JP5265149B2 - マルチカソード設計用冷却暗部シールド - Google Patents

マルチカソード設計用冷却暗部シールド Download PDF

Info

Publication number
JP5265149B2
JP5265149B2 JP2007189049A JP2007189049A JP5265149B2 JP 5265149 B2 JP5265149 B2 JP 5265149B2 JP 2007189049 A JP2007189049 A JP 2007189049A JP 2007189049 A JP2007189049 A JP 2007189049A JP 5265149 B2 JP5265149 B2 JP 5265149B2
Authority
JP
Japan
Prior art keywords
dark space
beams
assembly
shield
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007189049A
Other languages
English (en)
Other versions
JP2008025031A (ja
Inventor
真 稲川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2008025031A publication Critical patent/JP2008025031A/ja
Application granted granted Critical
Publication of JP5265149B2 publication Critical patent/JP5265149B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3464Sputtering using more than one target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

発明の背景
(技術分野)
本発明の実施形態は、近接するスパッタリングターゲット間に冷却暗部シールドを有する物理蒸着(PVD)システムに関する。
(背景技術)
マグネトロンを用いるPVDは、材料を基板に蒸着する1つの方法である。PVDプロセス中、ターゲットは電気的にバイアスがかけられて、プロセスで生成されたイオンが、原子をターゲットから除去する十分なエネルギーでターゲット表面に衝突する。ターゲットにバイアスをかけるとプラズマが生成され、これによってイオンが衝突し、原子をターゲット表面から除去するプロセスは、一般的に、スパッタリングと呼ばれる。スパッタされた原子はスパッタコートされている基板に向かって移動し、スパッタされた原子は基板上に蒸着する。あるいは、原子はプラズマ中でガス、例えば、窒素と反応して、基板上に化合物を反応的に蒸着する。反応性スパッタリングは、窒化チタン又は窒化タンタルの薄いバリア及び核生成層を基板上に形成するのに用いられることが多い。
直流(DC)スパッタリング及び交流(AC)スパッタリングはターゲットにバイアスをかけてイオンをターゲットに引き付けるスパッタリングの形態である。ターゲットを約−100〜−600Vの範囲で負バイアスまでバイアスをかけて、作動ガス(例えば、アルゴン)の正イオンをターゲットに引き付けて原子をスパッタする。通常、スパッタチャンバの側部はシールドでカバーされて、チャンバ壁をスパッタ蒸着から保護している。シールドは、電気的に接地されて、ターゲットカソードに対してアノードを提供し、ターゲット電力をスパッタチャンバで生成されたプラズマに容量結合する。
スパッタリング中、材料をチャンバ内の露出面にスパッタし、蒸着する。チャンバの露出面に蒸着した材料は剥離して、基板を汚染する恐れがある。従って、業界では基板の汚染を減じることが求められている。
発明の概要
マルチカソード大面積PVD装置用冷却暗部シールドが開示されている。マルチカソードシステムについては、近接するカソード/ターゲット間に暗部シールドがあると有益である。シールドは接地してもよく、スパッタリングプラズマ内に存在する電子の接地経路を提供する。シールドは近接するターゲット間にあるため、接地されたシールドは、アノードとして作用することにより処理空間内で均一なプラズマの形成に寄与する。チャンバ内の温度は処理温度とダウンタイム温度の間で変動するため、シールドは膨張及び収縮する。シールドを冷却すると、膨張及び収縮の可能性が減じ、生じる恐れのあるフレーキングの量を減じる。シールドの表面をエンボス加工すると、シールドに蒸着する材料の量が減じ、シールドの膨張及び収縮が制御される。
一実施形態において、スパッタリングターゲットフレームアセンブリが開示されている。本アセンブリは、複数のターゲットを囲む端部と、近接するターゲット間の長さに及ぶ1つ以上のビームであって、端部と結合された1つ以上のビームと、1つ以上のビームと結合された1つ以上の暗部シールドと、1つ以上のビームと結合された1つ以上の冷却チャネルとを含む。
他の実施形態において、スパッタリング装置が開示されている。本装置は、複数のスパッタリングターゲットと、複数のスパッタリングターゲットの一対のスパッタリングターゲット間に結合されたターゲットサポートフレームとを含む。ターゲットサポートフレームは、一対のスパッタリングターゲットをサポートするリッジを有する1つ以上のビームと、1つ以上のビームと結合された1つ以上の冷却チャネルと、1つ以上のビームと結合された1つ以上のクランピング機構とを有し、一対のスパッタリングターゲットが1つ以上のクランピング機構とリッジの間で結合されている。
他の実施形態において、エンボス加工された暗部シールドが開示されている。本シールドは、少なくとも1つの湾曲表面を有するシールド本体と、シールド本体から延在する複数の突出部とを含む。
他の実施形態において、スパッタリング方法が開示されている。本方法は、1つ以上のクランピング機構とサポートビームのリッジの間にスパッタリングターゲットを結合する工程であって、ビームが暗部シールドに結合されている工程と、暗部シールド及びビームに隣接して冷却チャネルを提供する工程と、冷却チャネル内に冷却流体を流す工程と、スパッタリングターゲットから基板に材料をスパッタリングする工程とを含む。
詳細な説明
マルチカソード大面積PVD装置用の冷却暗部シールドが開示されている。マルチカソードシステムについては、近接するカソード/ターゲット間に暗部シールドがあると有益である。シールドは接地してもよく、スパッタリングプラズマ内に存在する電子の接地経路を提供する。シールドは近接するターゲット間にあるため、接地されたシールドは、アノードとして作用することにより処理空間内で均一なプラズマの形成に寄与する。チャンバ内の温度は処理温度とダウンタイム温度の間で変動するため、シールドは膨張及び収縮する。シールドを冷却すると、膨張及び収縮の可能性が減じ、生じる恐れのあるフレーキングの量を減じる。シールドの表面をエンボス加工すると、シールドに蒸着する材料の量が減じ、シールドの膨張及び収縮が制御される。
本発明を例示して説明する。本発明は、カリフォルニア州、サンタクララのアプライドマテリアルズ社(Applied Materials、Inc.,Santa Clara,California)の子会社であるAKT(登録商標)より入手可能なPVDシステム等の大面積基板処理用のPVDシステムに用いられる。しかしながら、スパッタリングターゲットは、大面積丸基板を処理するように構成されたシステムをはじめとするその他のシステム構成で利用してもよいと考えられる。本発明を実施できる例示のシステムは、引用によりその全内容が本明細書に一体化される2005年9月13日出願の米国特許出願第11/225,922号に記載されている。
大きなフラットパネルディスプレイの需要が増すにつれて、基板のサイズも大きくならなければならない。基板のサイズが大きくなるにつれて、スパッタリングターゲットのサイズも大きくなければならない。フラットパネルディスプレイ及びソーラーパネルについては、1メートルを超える長さのスパッタリングターゲットは一般的ではない。インゴットから大きなサイズの単体スパッタリングターゲットを製造することは難しく費用がかかることが分かる。例えば、大きなモリブデン板(即ち、1.8mx2.2mx10mm、2.5mx2.8mx10mm等)を得ることは難しくかなりの費用がかかる。大面積モリブデンターゲットを製造するには多大な設備投資が必要である。大面積(即ち、1.8mx2.2x10mm)一体モリブデンターゲットは製造するのに15,000,000ドルものコストがかかる。従って、コストのみを考慮すると、複数の小さなターゲットを利用し、且つ大面積スパッタリングターゲットの蒸着均一性を達成することが有益である。複数のターゲットは同じ組成であっても異なる組成であってもよい。
基板及びチャンバサイズを増やすと、様々な課題が生じる。こうした課題の一つが均一な蒸着である。スパッタリングプラズマ内の電子は、接地された装置内の構成要素に引き付けられる。従来から、チャンバ壁及びサセプタ又は基板サポートは接地されており、カソードとして機能するスパッタリングターゲットに対してアノードとして機能する。
アノードとして機能する接地されたチャンバ壁は、プラズマからの電子を引き付け、チャンバ壁近傍に高密度のプラズマを生成する傾向がある。チャンバ壁近傍に高密度のプラズマがあると、チャンバ壁近傍の基板上への蒸着が増加し、チャンバ壁から離れる蒸着が減少する。一方、接地されたサセプタもまたアノードとして機能する。サセプタは長い処理空間に及ぶ。このように、サセプタは、サセプタの端部ばかりでなく、サセプタの中間部でも電子の接地経路を提供する。サセプタの中間部分での接地経路は、サセプタの端部及びチャンバ壁での接地経路と釣り合っている。チャンバ壁又はサセプタである各アノードは、アノードとして等しく機能し、処理空間を超えてプラズマを均一に広げるからである。処理空間を超えてプラズマを均一に分配することにより、基板を超えた均一な蒸着がなされる。
基板が絶縁基板(ガラス又はポリマー等)のときは、基板は非導電性であるため、電子は基板に従わない。結果として、基板が基板サポートを実質的にカバーしているときは、基板サポートは十分なアノード表面を提供しない。
ソーラーパネルやフラットパネルディスプレイの基板等大面積基板については、サセプタを通した接地経路をブロックする基板のサイズは大きい。1メートル×1メートルと大きな基板はフラットパネルディスプレイ業界では一般的ではない。1メートル×1メートルの基板については、サセプタを通した接地経路は1平方メートルの面積についてブロックされる。従って、基板にカバーされないチャンバ壁及びサセプタの端部はプラズマ中の電子の唯一の接地経路である。基板の中心近傍には接地経路は存在しない。大面積基板だと、基板によりカバーされないチャンバ壁及びサセプタ端部近傍で高密度プラズマが形成される。チャンバ壁及びサセプタ端部近傍の高密度プラズマは、接地経路が存在しない処理領域の中心近傍でプラズマを疎らにする。処理領域の中心近傍の接地経路がないと、プラズマは均一ではないため、大面積基板の蒸着も均一とならない。
均一なプラズマを確保するのを補助するために、サセプタ及びチャンバ壁に加えてアノードをチャンバに提供する。多数スパッタリングターゲットストリップ/パネルを用いるマルチカソードシステムについては、アノードを近接するターゲットストリップ/パネル間に配置する。
図1に本発明の一実施形態によるPVD装置100の断面図を示す。装置100は、装置100のチャンバ壁116内に含まれるサセプタ102にサポートされる基板104を含む。チャンバ壁116は接地されている。基板104は複数のスパッタリングターゲット106a〜106fの反対に置く。基板104とターゲット106a〜106fの間は処理領域112である。チャンバ壁116はシールド114により蒸着からシールドされている。
一実施形態において、各スパッタリングターゲット106a〜106fは対応のバッキングプレート108a〜108fを有している。他の実施形態において、各スパッタリングターゲット106a〜106fは単一の共通バッキングプレートと結合する。本発明を前述の実施形態を参照して説明してきたが、当然のことながら、その説明は単一の共通のバッキングプレート実施形態に等しく適用可能である。
バッキングプレート108a〜108c内は冷却チャネル110である。冷却流体が冷却チャネル110を通って流れて、バッキングプレート108a〜108f、従って、スパッタリングターゲット106a〜106fの温度を制御する。冷却流体は業界に公知の任意の通常の冷却流体である。一実施形態において、冷却流体は水である。他の実施形態において、冷却流体は気相状態にある。
マグネトロン118は、バッキングプレート108a〜108f背後にあるマグネトロンチャンバ120に配置されている。マグネトロン118は固定マグネトロンアセンブリ又は可動マグネトロンアセンブリである。一実施形態において、マグネトロン118は複数のマグネトロンアセンブリであり、マグネトロン118の数はターゲット106a〜106fの数に対応している。マグネトロン118の数がターゲット106a〜106fの数に対応しているときは、個々のターゲットの磁界を制御及び調整する。
ターゲット106a〜106fはボンディング層122によりバッキングプレート108a〜108fにボンドされている。ボンディング層122は業界に公知の任意の通常の公知のボンディング材料である。ターゲット106a〜106fをバッキングプレート108a〜108fをボンドするのに用いられる例示のボンディング材料は、引用によりその全内容が本明細書に一体化される2005年9月12日出願の米国特許出願第11/224,221号に開示されている。
スパッタリングターゲット106a〜106fはフレームアセンブリに配置する。フレームアセンブリは処理空間112にわたって1つ以上のビーム124a〜124eを有している。フレームアセンブリはまたフレームアセンブリに結合されたリッジ134を有している。スパッタリングターゲット106a〜106fはリッジ134及びビーム124a〜124eに配置されて、スパッタリングターゲット106a〜106fがリッジ134及びビーム124a〜124eに載るようにする。スパッタリングターゲット106a〜106fはビーム124a〜124e及びリッジ134から電気絶縁体140により電気的に分離されている。
各ターゲット106a〜106fは対応の電源128a〜128fに結合されて、各ターゲット106a〜106fに個別に電力供給される。別個の電源128a〜128fを各ターゲット106a〜106fに提供することによって、各ターゲット106a〜106fへの電力レベルを個別に制御して均一な蒸着を行う。電源128a〜128fはDC、AC、パルス、RF又はこれらの組み合わせであってもよい。装置はコントローラ132により制御される。例示の電力構成は、引用によりその全内容が本明細書に一体化される2006年6月30日出願の米国特許出願第11/428,226号に記載されている。
フレームアセンブリを含むビーム124a〜124e及びリッジ134は接地されて、フレームアセンブリはアノードとして機能するようになっている。一実施形態において、ビーム124a〜124e及びリッジ134を含むフレームアセンブリは単体構造を含む。各ビーム124a〜124eは、結合された対応の暗部シールド126a〜126eを有する。暗部シールド126a〜126eはビーム124a〜124eを不要な蒸着から保護し、ビーム124a〜124eに電気的に結合されて、暗部シールド126a〜126eがアノードとして機能するようにする。一実施形態において、暗部シールド126a〜126eは、スパッタリングターゲットと同じ材料から作製されていてよい。他の実施形態において、暗部シールド126a〜126eはステンレス鋼、ビーズブラスト及びアルミニウムでスプレーされたフレーム又はスパッタリングターゲットと同じ材料で作製してよい。
暗部シールド126a〜126eは処理領域112に露出して、処理とダウンタイムの間に大きな温度変化を受ける。温度の変動を補うために、暗部シールド126a〜126eは、冷却チャネル138に冷却流体を流すことにより冷却する。暗部シールド126a〜126eはビーム124a〜124eと取り外し可能に結合されている。
図2は本発明の一実施形態によるスパッタリングターゲットアセンブリ200の底面図である。複数のスパッタリングターゲット204a〜204fはスパッタリングターゲットアセンブリ200の幅方向に間隔があいており、フレームアセンブリ200に配置されている。フレームアセンブリ202は1つ以上のビーム206を含んでいる。一実施形態において、フレームアセンブリ202は、単体片の材料を含む。6つのスパッタリングターゲット204a〜204fが示されているが、当然のことながら、これより多い、又は少ないスパッタリングターゲット204a〜204fを用いてよい。更に、スパッタリングターゲット204a〜204fはスパッタリングターゲットストリップとして示されているが、その他の構成もまた本発明により考えられる。例えば、スパッタリングターゲットタイル及びスパッタリングターゲットストリップを作製するために結合されたスパッタリングターゲットタイルを用いてもよい。例示のスパッタリングターゲットストリップを作製するために結合されたスパッタリングターゲットタイルは、引用によりその全内容が本明細書に一体化される2006年6月15日出願の米国特許出願第11/424,467号及び2006年6月15日出願の米国特許出願第11/424,478号に記載されている。
図3は、本発明の一実施形態によるフレームアセンブリ300の概略斜視図である。フレームアセンブリ300は、外側フレーム部分302間に延在する1つ以上のビーム304を含んでいる。スパッタリングターゲットアセンブリ306は、ビーム304及び外側フレーム部分302に配置されたリッジ310上のフレームアセンブリ300内の開口部308内に載っている。
図4は、本発明の一実施形態による近接するターゲットアセンブリ間のビームアセンブリの断面図である。ターゲットアセンブリは各々、ボンディング層406a、406bによりバッキングプレート404a、404bにボンドされたスパッタリングターゲット402a、402bを含む。バッキングプレート402a、404bの温度は、バッキングプレート404a、404bに存在する1つ以上の冷却チャネル408により制御する。バッキングプレートコーティング410はバッキングプレート404a、404bの裏側にあって、バッキングプレート404a、404bの裏面の幅方向にあるマグネトロン(図示せず)の動きを促し、マグネトロンを絶縁する。
ビームアセンブリ412は暗部シールド414と結合されたビーム本体426を含んでいる。クランプ428が、ビーム本体426を通して配置されている。カップリング機構430はクランプ428をビーム本体426に固定して、クランプ428とビーム本体426のリッジ432の間でスパッタリングターゲットアセンブリを固定する。スパッタリングターゲットアセンブリは、電気的絶縁部材424によりビーム本体426から電気的に分離されていている。暗部シールド414は業界に公知の任意の通常の取り付け手段によりビームアセンブリ412に結合されている。同様に、絶縁部材424は業界に公知の任意の通常の取り付け手段によりビームアセンブリ412と結合されている。シーリング部材416は暗部シールド414とビーム本体426の間に存在している。追加のシーリング部材418はバッキングプレート404a、404bとビームアセンブリ412の間に存在している。上述した通り、ビームアセンブリ412及び暗部シールド414は接地されているため、アノードとして効果的に機能する。
マルチカソードPVD装置の独特な設計によって、アノードを処理空間外としてもプラズマ均一性に寄与する。共通のバッキングプレートを超えて間隔のあいた複数のスパッタリングターゲットストリップ(又は自身のバッキングプレートを備えた各スパッタリングターゲット)については、近接するスパッタリングターゲット間に空間が存在する。ターゲット間の空間がアーク放電を防ぐ。近接するターゲット間の空間にアノードを配置するのが有益である。アノードがアーク放電を減じるのを助けるからである。ビームアセンブリ412をターゲットアセンブリ間に配置するのが有益である。ビームアセンブリ412はスパッタリングターゲット402a、402bと基板の間の視角経路のいずれのラインもブロックしないためである。ビームアセンブリ412をターゲット402a、402bに近接して配置することにより、アノードによる基板のシャドーイングが減じる。
ビームアセンブリ412を、スパッタリングターゲット402a、402bを超えて処理空間へと延在させる必要がある。材料がスパッタリングターゲット402a、402bからスパッタオフされるにつれて、全方向に動く。このように、ターゲット402a、402bからスパッタされた材料はビームアセンブリ412に蒸着する。従って、暗部シールド414はビームアセンブリ412と結合する。ターゲット402a、402bからスパッタされた材料はビームアセンブリ412よりも暗部シールド414に蒸着する。暗部シールド414は交換及び/又は清浄にされて、ビームアセンブリ412が無期限で再使用されるようにする。暗部シールド414は、交換及び/又は清浄の必要がある場合はいつでもビームアセンブリ412から取り外してよい。暗部シールド414に角度を付けて暗部シールド414に蒸着する材料の量を減じる。
PVD装置400内の温度は処理温度とダウンタイム温度間で変動する。処理温度はチャンバのコンポーネントを「赤熱」に変えるほど高くてよい。ダウンタイム温度は室温と同じ位低い。温度が変動すると、暗部シールド414は膨張及び収縮する。暗部シールド414が膨張及び収縮すると、暗部シールド414に蒸着した材料が剥離して基板を汚染する。更に、処理温度がスパッタリング材料の融点に達する、又はそれを超える。万一、スパッタリング材料が暗部シールド414にあって、スパッタリング材料の融点に達すると、蒸着した材料が暗部シールド414から垂れて基板を汚染する。暗部シールド414の温度を制御することは有益である。暗部シールド414の膨張及び収縮が減じるからである。更に、暗部シールド414の温度を制御して、スパッタリング材料の融点より低いままとして、基板への滴下を減じる。
ビーム本体426内には少なくとも1つの冷却チャネル420が存在している。冷却チャネル420はビーム本体416と暗部シールド414の両方に近接している。冷却チャネル420はビームアセンブリ412の本体426を通過する連続チャネルであってもよいし、複数の冷却チャネル420であってもよい。冷却チャネル420はシーリング部材422によりシールされて、冷却流体が処理空間に入らず、基板を汚染しないようにしている。冷却流体は業界に公知の任意の通常の冷却流体である。一実施形態において冷却流体は水である。他の実施形態において、冷却流体は気相状態にある。
図5は、本発明の他の実施形態による近接するターゲットアセンブリ間のビームアセンブリの断面図である。冷却チャネル520は暗部シールド514の刻んだ部分に配置されて冷却チャネルフレーム530に囲まれている。冷却チャネル520はこのようにビーム本体526に近接している。
図6は、本発明の一実施形態による暗部シールド600の概略斜視図である。一実施形態において、暗部シールド600はエンボス加工されて、1つ以上の突出部602、604がPVDチャンバ内の処理空間に対向する表面に存在している。突出部602、604は個別の実質的に四角形の突出部602、細長い矩形突出部604又はこれらの組み合わせである。暗部シールド600の突出部602、604は、スパッタされた材料がスパッタリング中に蒸着する小さい表面を与える。しかしながら、暗部シールド600のエンボス加工された表面は、暗部シールド600の起こり得る膨張及び収縮中に有益である。温度変化中、突出部602、604は暗部シールド600全体よりも膨張及び収縮する。このように、突出部602、604は生じる恐れのあるフレーキングの量を減じる。一実施形態において、突出部602は約25平方ミリメートルの表面積を有する。ビーズブラスト等のプロセスにより表面を単に粗面化するのに対してエンボス加工は有益である。交換前に暗部シールド600に、より多くの量の材料を付着できる広い表面積を与えるからである。エンボス加工によって暗部シールド600は、粗面化した暗部シールドの長さの約2倍まで耐えられる。
図7Aは、本発明の一実施形態による暗部シールドのエンボス加工された表面に形成された突出部700の平面図である。図7Bは、図7Aの突出部700の断面図である。突出部700は傾斜した表面702及び実質的に平坦な上表面704を有する。一実施形態において、傾斜した表面702は約25度を超える角度で傾斜している。
アノードとして機能する冷却暗部シールドをマルチカソードPVDシステムにおいて近接するターゲット間に配置すると有益である。シャドーイングが減じてプラズマ均一性が増すからである。暗部シールドを冷却及びエンボス加工すると剥離や滴下が減じて、基板の汚染が減じる。
上記は本発明の実施形態に係るものであるが、本発明のその他及び更なる実施形態はその基本的な範囲から逸脱することなく考案され、その範囲は請求の範囲により決まる。
本発明の上述した構成を詳細に理解できるよう、上記に簡単にまとめた本発明のより詳細な説明を実施形態を参照して行い、そのいくつかは図面に例示されている。しかしながら、図面は本発明の代表的な実施形態を例示するだけであり、その範囲を制限するものではなく、本発明は他の同様に有効な実施形態も認められることに留意すべきである。
本発明の一実施形態によるPVD装置100の断面図である。 本発明の一実施形態によるスパッタリングターゲットアセンブリ200の底面図である。 本発明の一実施形態によるフレームアセンブリ300の概略斜視図である。 本発明の一実施形態による近接するターゲットアセンブリ間のビームアセンブリの断面図である。 本発明の他の実施形態による近接するターゲットアセンブリ間のビームアセンブリの断面図である。 本発明の一実施形態による暗部シールド600の概略斜視図である。 本発明の一実施形態による暗部シールドのエンボス加工された表面に形成された突出部700の平面図である。 図7Aの突出部700の断面図である。
理解を促すために、図面で共通の同一の構成要素を示すのに、可能な場合は、同一の参照番号を用いている。一実施形態に開示された構成要素は、特に断りなく、他の実施形態にも利用できるものと考えられる。

Claims (28)

  1. 複数のターゲットを囲む端部と、
    近接するターゲット間の長さに及ぶ1つ以上のビームであって、前記端部と結合された1つ以上のビームと、
    前記1つ以上のビームと結合された1つ以上の暗部シールドと、
    前記1つ以上のビームと結合された1つ以上の冷却チャネルとを含むスパッタリングターゲットサポートフレームアセンブリ。
  2. 前記1つ以上の暗部シールドがエンボス加工されている請求項1記載のアセンブリ。
  3. 前記1つ以上のエンボス加工された暗部シールドが前記1つ以上の暗部シールドから延在する複数の突出部を含み、前記突出部が互いに角度を成した複数の表面を有する請求項2記載のアセンブリ。
  4. 前記突出部が約25mmの表面積を有する請求項3記載のアセンブリ。
  5. 前記1つ以上のビームと結合された1つ以上のクランピング機構を含む請求項1記載のアセンブリ。
  6. 前記1つ以上のクランピング機構が前記1つ以上のビームを通して配置されている請求項5記載のアセンブリ。
  7. 前記暗部シールドがその中に前記1つ以上の冷却チャネルを配置するための1つ以上の溝を含む請求項1記載のアセンブリ。
  8. 前記1つ以上のビームがその中に前記1つ以上の冷却チャネルを配置するための1つ以上の溝を含む請求項1記載のアセンブリ。
  9. 前記端部及び前記1つ以上のビームが単体構造形成する請求項1記載のアセンブリ。
  10. 前記1つ以上の暗部シールドが前記1つ以上のビームと取り外し可能に結合されている請求項1記載のアセンブリ。
  11. 複数のスパッタリングターゲットと、
    前記複数のスパッタリングターゲットの一対のスパッタリングターゲット間に結合されたターゲットサポートフレームであって、
    前記一対のスパッタリングターゲットをサポートするリッジを有する1つ以上のビームと、
    前記1つ以上のビームと結合された1つ以上の冷却チャネルと、
    前記1つ以上のビームと結合されていて、前記一対のスパッタリングターゲットが前記1つ以上のクランピング機構と前記リッジの間で結合されている、1つ以上のクランピング機構とを有するターゲットサポートフレームとを含むスパッタリング装置。
  12. 前記1つ以上のビームと結合された暗部シールドを含む請求項11記載の装置。
  13. 前記暗部シールドがエンボス加工された表面を有する請求項12記載の装置。
  14. 前記エンボス加工された表面が、前記暗部シールドから延在する複数の表面を各々有し、互いに角度を成した複数の突出部を含む請求項13記載の装置。
  15. 前記突出部の表面積が約25mmである請求項14記載の装置。
  16. 前記暗部シールドが前記1つ以上のビームと取り外し可能に結合されている請求項12記載の装置。
  17. 前記暗部シールドがその中に前記1つ以上の冷却チャネルを配置するための1つ以上の溝を含む請求項12記載の装置。
  18. 前記1つ以上のビームがその中に前記1つ以上の冷却チャネルを配置するための1つ以上の溝を含む請求項12記載の装置。
  19. 前記1以上のエンボス加工された暗部シールドの夫々は、
    少なくとも1つの湾曲表面を有するシールド本体と、
    前記シールド本体から延在する複数の突出部とを含む請求項2記載のアセンブリ
  20. 前記突出部が実質的に平坦な表面と、前記実質的に平坦な表面に対して傾斜した少なくとも1つの表面とを含む請求項19記載のアセンブリ
  21. 前記少なくとも1つの突出部が少なくとも1つの湾曲表面に配置されている請求項19記載のアセンブリ
  22. 1つ以上のクランピング機構とサポートビームのリッジの間にスパッタリングターゲットを結合する工程であって、前記ビームが暗部シールドに結合されている工程と、
    前記暗部シールド及び前記ビームに隣接して冷却チャネルを提供する工程と、
    前記冷却チャネル内に冷却流体を流す工程と、
    前記スパッタリングターゲットから基板に材料をスパッタリングする工程とを含むスパッタリング方法。
  23. 前記リッジを前記スパッタリングターゲットから電気的に分離する工程を含む請求項22記載の方法。
  24. 前記暗部シールドが前記暗部シールドから延在する複数の表面を各々有する複数の突出部を有するエンボス加工された表面を含み、前記複数の突出部を膨張及び収縮させる工程を含む請求項22記載の方法。
  25. 前記暗部シールドを接地する工程を含む請求項22記載の方法。
  26. 前記基板の表面積が1平方メートル以上である請求項22記載の方法。
  27. 前記冷却チャネルが前記ビーム内に配置されている請求項22記載の方法。
  28. 前記冷却チャネルが前記暗部シールドと接触している請求項22記載の方法。
JP2007189049A 2006-07-21 2007-07-20 マルチカソード設計用冷却暗部シールド Active JP5265149B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US82002306P 2006-07-21 2006-07-21
US60/820023 2006-07-21

Publications (2)

Publication Number Publication Date
JP2008025031A JP2008025031A (ja) 2008-02-07
JP5265149B2 true JP5265149B2 (ja) 2013-08-14

Family

ID=39041325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007189049A Active JP5265149B2 (ja) 2006-07-21 2007-07-20 マルチカソード設計用冷却暗部シールド

Country Status (4)

Country Link
JP (1) JP5265149B2 (ja)
KR (1) KR100954248B1 (ja)
CN (1) CN101109069B (ja)
TW (1) TWI362427B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5725460B2 (ja) 2010-03-01 2015-05-27 株式会社アルバック スパッタリング装置
KR101311664B1 (ko) * 2011-02-08 2013-09-25 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 스퍼터링 타깃 조립체
KR20160008660A (ko) * 2011-04-26 2016-01-22 가부시키가이샤 아루박 캐소드 유닛
CN102978577A (zh) * 2011-09-06 2013-03-20 鸿富锦精密工业(深圳)有限公司 中频磁控溅射镀膜装置
KR102446178B1 (ko) * 2015-12-09 2022-09-22 삼성디스플레이 주식회사 스퍼터링 장치
CN111041434B (zh) * 2020-03-17 2020-06-19 上海陛通半导体能源科技股份有限公司 用于沉积绝缘膜的物理气相沉积设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0144572B1 (de) 1983-12-05 1989-10-18 Leybold Aktiengesellschaft Magnetronkatode zum Zerstäuben ferromagnetischer Targets
JPS62222059A (ja) * 1986-02-28 1987-09-30 Fujitsu Ltd スパツタリング方法
JPH03243761A (ja) * 1990-02-22 1991-10-30 Fuji Photo Film Co Ltd スパッタリング装置
US5441614A (en) 1994-11-30 1995-08-15 At&T Corp. Method and apparatus for planar magnetron sputtering
DE19506513C2 (de) * 1995-02-24 1996-12-05 Fraunhofer Ges Forschung Einrichtung zur reaktiven Beschichtung
JPH11229131A (ja) * 1998-02-17 1999-08-24 Nikon Corp 成膜用スパッタ装置
JP2000144399A (ja) * 1998-10-30 2000-05-26 Applied Materials Inc スパッタリング装置
WO2001006030A1 (en) * 1999-07-19 2001-01-25 Young Park High throughput thin film deposition for optical disk processing
US8775443B2 (en) * 2003-08-07 2014-07-08 Sap Ag Ranking of business objects for search engines

Also Published As

Publication number Publication date
TWI362427B (en) 2012-04-21
JP2008025031A (ja) 2008-02-07
KR100954248B1 (ko) 2010-04-23
CN101109069B (zh) 2010-12-08
TW200823308A (en) 2008-06-01
KR20080009031A (ko) 2008-01-24
CN101109069A (zh) 2008-01-23

Similar Documents

Publication Publication Date Title
US9222165B2 (en) Cooled PVD shield
US20070295598A1 (en) Backing plate assembly
US20090308739A1 (en) Wafer processing deposition shielding components
JP5222281B2 (ja) ラージエリア基板への酸化亜鉛透明導電性酸化物の反応性スパッタリング
KR100487059B1 (ko) 마그네트론 스퍼터링 소스
JP5265149B2 (ja) マルチカソード設計用冷却暗部シールド
US20090308732A1 (en) Apparatus and method for uniform deposition
US20070289864A1 (en) Large Area Sputtering Target
TWI789790B (zh) 晶圓處理沉積屏蔽部件
WO2007032858A1 (en) Large-area magnetron sputtering chamber with individually controlled sputtering zones
US20120000424A1 (en) Cooled dark space shield for multi-cathode design
US20070056845A1 (en) Multiple zone sputtering target created through conductive and insulation bonding
US20070289869A1 (en) Large Area Sputtering Target
US20080127887A1 (en) Vertically mounted rotary cathodes in sputtering system on elevated rails
US20080011601A1 (en) Cooled anodes
US20080000768A1 (en) Electrically Coupled Target Panels
JP4902051B2 (ja) バイアススパッタリング装置
US20080023319A1 (en) Magnetron assembly
CN214361638U (zh) 沉积设备
KR102535667B1 (ko) 스퍼터링 디바이스, 증착 장치, 및 스퍼터링 디바이스를 작동시키는 방법
US20080067058A1 (en) Monolithic target for flat panel application
US20170275762A1 (en) Polygon deposition sources with high materials utilization and increased time between chamber cleanings
JPH08176815A (ja) スパッタ方法及びスパッタ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130206

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130501

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5265149

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250