JP5264953B2 - アクティブケーブル - Google Patents
アクティブケーブル Download PDFInfo
- Publication number
- JP5264953B2 JP5264953B2 JP2011074208A JP2011074208A JP5264953B2 JP 5264953 B2 JP5264953 B2 JP 5264953B2 JP 2011074208 A JP2011074208 A JP 2011074208A JP 2011074208 A JP2011074208 A JP 2011074208A JP 5264953 B2 JP5264953 B2 JP 5264953B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- mcu
- transmission
- reset
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Conductors (AREA)
- Communication Cables (AREA)
- Optical Communication System (AREA)
- Optical Couplings Of Light Guides (AREA)
- Connector Housings Or Holding Contact Members (AREA)
Description
本発明は、電子機器間を接続し、大容量のデータを伝送させるためのアクティブケーブルに関する。
従来、電子機器間で光信号によりデータ伝送を行うには、光コネクタを介して光ファイバケーブルで電子機器間を繋ぎ、送信側の電子機器に設けられた光電変換モジュールで電気信号を光信号に変換し、受信側の電子機器に設けられた光電変換モジュールで光信号を電気信号に変換することが行われていた。
しかし、従来の方式では、ユーザが光コネクタに対して光ファイバの抜き差しを行う際、光ファイバ端面にゴミが付着した場合、光信号の強度が低下することで信号の劣化が起こるという問題があった。
そこで、光ファイバ端面におけるゴミの付着による信号劣化を抑えるため、従来、電子機器に設けられていた光電変換モジュールと光ファイバ両端とを一体化した伝送ケーブルがある。すなわち、光電変換モジュールを電気コネクタに内蔵し、電気コネクタの金属ピンのみを外部に露出させて電子機器と接続できるようにした伝送ケーブルが提案されている。
この伝送ケーブルとして、光電気複合ケーブルを用い、電力も同時に送ることができるものもある。例えば、特許文献１には、光ファイバ及び電力線の複合ケーブルの両端に、光電変換モジュール（光トランシーバ）を設け、電気コネクタを電源コンセント形状にした光電気複合ケーブルが開示されている。
しかし、従来の方式では、ユーザが光コネクタに対して光ファイバの抜き差しを行う際、光ファイバ端面にゴミが付着した場合、光信号の強度が低下することで信号の劣化が起こるという問題があった。
そこで、光ファイバ端面におけるゴミの付着による信号劣化を抑えるため、従来、電子機器に設けられていた光電変換モジュールと光ファイバ両端とを一体化した伝送ケーブルがある。すなわち、光電変換モジュールを電気コネクタに内蔵し、電気コネクタの金属ピンのみを外部に露出させて電子機器と接続できるようにした伝送ケーブルが提案されている。
この伝送ケーブルとして、光電気複合ケーブルを用い、電力も同時に送ることができるものもある。例えば、特許文献１には、光ファイバ及び電力線の複合ケーブルの両端に、光電変換モジュール（光トランシーバ）を設け、電気コネクタを電源コンセント形状にした光電気複合ケーブルが開示されている。
ところで、近年、家電の小型化と家電のデジタル化による情報伝送量の増大に伴い、より小さな電気コネクタで、多種類の信号を高速に伝送する必要がある。このため、コネクタケーブルのコネクタ部に電気回路部を設け、電気回路部において様々な処理を行うアクティブケーブルが登場している。
一方、コネクタ部に電気回路部がない従来のケーブルでは、ケーブルは電気信号の経路としての役割のみである。このため、ケーブルを含む電子機器間の伝送エラーは、ケーブルの両端に接続された電子機器によるエラーが原因であるケース、あるいはケーブル断線が原因であるケースがほとんどであった。しかしながら、アクティブケーブルを含む電子機器間の伝送では、上記原因以外に、アクティブケーブルに搭載した電気回路部のハードウェア的なエラーが起因となるエラー（通信障害）が起こり得る。
一方、コネクタ部に電気回路部がない従来のケーブルでは、ケーブルは電気信号の経路としての役割のみである。このため、ケーブルを含む電子機器間の伝送エラーは、ケーブルの両端に接続された電子機器によるエラーが原因であるケース、あるいはケーブル断線が原因であるケースがほとんどであった。しかしながら、アクティブケーブルを含む電子機器間の伝送では、上記原因以外に、アクティブケーブルに搭載した電気回路部のハードウェア的なエラーが起因となるエラー（通信障害）が起こり得る。
つまり、従来の技術では、アクティブケーブルにエラーが発生した場合に、両端に接続された電子機器間のエラーから回復できないという問題があった。例えば、送信側あるいは受信側の電気コネクタ内部で、ＩＣ（Integrated Circuit）、レーザー等の発光素子、またはフォトダイオード等の受光素子が故障する場合、供給される電源電圧低下による機能低下あるいは機能停止が発生する場合などがある。
こうした場合、従来技術では、ケーブル両端に接続された送信側の電子機器、受信側の電子機器は正常であるにも関わらず、受信側の電子機器が、送信側の電子機器が出力するデータを正しく受信できなくなるという問題があった。
また、このような故障時にも動作を継続することで、ケーブルに接続された電子機器の故障を誘発する危険性があるという問題もあった。
こうした場合、従来技術では、ケーブル両端に接続された送信側の電子機器、受信側の電子機器は正常であるにも関わらず、受信側の電子機器が、送信側の電子機器が出力するデータを正しく受信できなくなるという問題があった。
また、このような故障時にも動作を継続することで、ケーブルに接続された電子機器の故障を誘発する危険性があるという問題もあった。
本発明は、ケーブルと、前記ケーブルの一端に設けられ、前記ケーブルを介してデータを送信する送信側電気コネクタと、前記ケーブルの他端に設けられ、前記データを受信する受信側電気コネクタと、を備えたアクティブケーブルであって、前記受信側電気コネクタはデータ受信制御を行う第１のＭＣＵを、前記送信側電気コネクタはデータ送信制御を行う第２のＭＣＵをそれぞれ搭載し、前記第１のＭＣＵは、データ受信制御における処理に支障があるか否かをセルフモニタするとともに、前記第２のＭＣＵの送信制御における処理に支障があるか否かをモニタし、前記第１のＭＣＵは、前記データ受信制御における処理または前記データ送信制御における処理のいずれか一方に支障があると判定した場合、前記第１のＭＣＵを、前記データ受信制御を再起動するリセット状態に移行させるとともに、前記第２のＭＣＵに前記ケーブルが含む制御信号線を介してリセット信号を送信し、前記第２のＭＣＵを、データ送信制御を再起動するリセット状態に移行させる、ことを特徴とする。
また、前記ケーブルは、光ファイバと電線とを含む光電気複合ケーブルであって、前記制御信号線は前記電線である、ことを特徴とする。
また、前記第２のＭＣＵは、前記リセット信号の論理によりデータが書き込まれるリセットフラグを有し、前記第１のＭＣＵは、リセット状態に移行すると、前記リセットフラグにデータ１を書き込む指示を示す前記リセット信号を前記第２のＭＣＵに出力し、前記第２のＭＣＵは、前記リセットフラグのデータがデータ１のとき、前記データ送信制御を終了し、リセット状態に移行する、ことを特徴とする。
また、前記第２のＭＣＵは、リセット状態への移行に成功した場合に、データ１を書き込むスレーブ初期化完了フラグを有し、前記第１のＭＣＵは、前記スレーブ初期化完了フラグのデータがデータ１であるか否かを判定し、データ１の場合、前記リセットフラグのデータをデータ１にするリセット信号を前記第２のＭＣＵに出力し、前記リセット信号送信後、前記スレーブ初期化完了フラグのデータがデータ１であるか否かを判定し、データ１の場合、前記リセットフラグのデータをデータ０にするリセット解除信号を前記第２のＭＣＵに出力し、前記第２のＭＣＵは、前記リセットフラグのデータがデータ０のとき、前記データ送信制御を実行する、ことを特徴とする。
また、前記第１のＭＣＵは、前記スレーブ初期化完了フラグのデータがデータ０の場合、当該判定処理を継続して実行する、ことを特徴とする。
また、前記第１のＭＣＵは、予め設定された送信チェックデータを記憶する送信データ記憶領域を有し、前記第２のＭＣＵは、前記送信側電気コネクタと前記受信側電気コネクタとの間のデータ送受信が可能か否かを示すデータを書き込むリンク成立フラグ、及び前記送信チェックデータを記憶する受信データ記憶領域を有し、前記第１のＭＣＵは、リセット状態から前記データ受信制御を行うメインループへ移行する前に、前記送信チェックデータを、前記制御信号線を介して前記第２のＭＣＵに送信し、前記第２のＭＣＵは、前記送信チェックデータを前記受信データ記憶領域に記憶し、前記第１のＭＣＵは、前記第２のＭＣＵが前記受信データ記憶領域に記憶する前記送信チェックデータを、前記制御信号線を介して受信し、受信した前記送信チェックデータと送信した前記送信チェックデータとを比較し、一致した場合、前記第２のＭＣＵに前記リンク成立フラグにデータ１を設定させ、前記メインループへ移行し、前記第２のＭＣＵは、前記リンク成立フラグのデータがデータ１である場合、リセット状態から前記データ送信制御を行うメインループへ移行する、ことを特徴とする。
また、前記第２のＭＣＵは、リセット状態へ移行すると、前記リンク成立フラグにデータ０を設定し、前記第１のＭＣＵは、前記メインループにおいて、前記リンク成立フラグのデータがデータ０の場合、ＭＣＵ自身をリセットしてリセット状態へ移行する、ことを特徴とする。
本発明によれば、アクティブケーブルにエラーが発生すると、受信側及び送信側の電気コネクタに搭載されたＭＣＵ各々が、データ受信制御またはデータ送信制御を再起動させるリセット状態（電源投入時と同様の初期化状態）に移行する。これにより、受信側及び送信側の電気コネクタ各々は、電源投入時と同様の初期化状態となり、その後、ともに起動状態へ移行し、アクティブケーブルは、データ送受信におけるエラーから回復できる。
さらに、移行したリセット状態において、エラーが検出された場合、受信側及び送信側の電気コネクタに搭載されたＭＣＵ、ＭＣＵの周辺デバイスの動作を停止した状態としておくことができる。これにより、アクティブケーブルは、内部回路（ＭＣＵ及び周辺デバイス）の誤動作を防止することができ、また、アクティブケーブル及び電子機器から構成されるデータ送受信システムが誤ったデータを送受信することを防止することができる（アクティブケーブルのフェール・セーフ機能）。
さらに、移行したリセット状態において、エラーが検出された場合、受信側及び送信側の電気コネクタに搭載されたＭＣＵ、ＭＣＵの周辺デバイスの動作を停止した状態としておくことができる。これにより、アクティブケーブルは、内部回路（ＭＣＵ及び周辺デバイス）の誤動作を防止することができ、また、アクティブケーブル及び電子機器から構成されるデータ送受信システムが誤ったデータを送受信することを防止することができる（アクティブケーブルのフェール・セーフ機能）。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について説明する。
図１は、電子機器におけるアクティブケーブルを説明する図である。
図１（ａ）は、本実施形態におけるアクティブケーブルを、光カメラリンクケーブルに適用した場合の接続形態を示す図である。
図１（ａ）に示すように、アクティブケーブルは、光電気複合ケーブルａ１と、送信機である電気コネクタａ２と、受信機である電気コネクタａ３とから構成される。
光電気複合ケーブルａ１は、デジタル制御信号ラインｂ３（制御信号線）と光ファイバから構成される。なお、光電気複合ケーブルａ１は電線として、デジタル制御信号ラインｂ３とは異なる電力線（電気コネクタａ３から電気コネクタａ２へと電力を供給する電力線）を含んで構成される。
電気コネクタａ２は、光電気複合ケーブルａ１の一端に設けられ、電子機器であるカメラからの主信号（電気信号）を、光に変換して、光電気複合ケーブルａ１における光ファイバに送信する送信機である。
また、電気コネクタａ３は、光電気複合ケーブルａ１の他端に設けられ、光電気複合ケーブルａ１における光ファイバを介して入力される光信号（主信号）を受信する受信機であり、受信した光信号を電気信号に変換して、電子機器である画像入力ボードへ出力する。
図１は、電子機器におけるアクティブケーブルを説明する図である。
図１（ａ）は、本実施形態におけるアクティブケーブルを、光カメラリンクケーブルに適用した場合の接続形態を示す図である。
図１（ａ）に示すように、アクティブケーブルは、光電気複合ケーブルａ１と、送信機である電気コネクタａ２と、受信機である電気コネクタａ３とから構成される。
光電気複合ケーブルａ１は、デジタル制御信号ラインｂ３（制御信号線）と光ファイバから構成される。なお、光電気複合ケーブルａ１は電線として、デジタル制御信号ラインｂ３とは異なる電力線（電気コネクタａ３から電気コネクタａ２へと電力を供給する電力線）を含んで構成される。
電気コネクタａ２は、光電気複合ケーブルａ１の一端に設けられ、電子機器であるカメラからの主信号（電気信号）を、光に変換して、光電気複合ケーブルａ１における光ファイバに送信する送信機である。
また、電気コネクタａ３は、光電気複合ケーブルａ１の他端に設けられ、光電気複合ケーブルａ１における光ファイバを介して入力される光信号（主信号）を受信する受信機であり、受信した光信号を電気信号に変換して、電子機器である画像入力ボードへ出力する。
次に、図１（ｂ）は、電気コネクタａ２及び電気コネクタａ３各々の回路ブロック構成を示す図である。
なお、図１（ｂ）において、電気信号をＰ，Ｓで示しており、Ｐはパラレルデータ、Ｓはシリアルデータを示す。また、Ｉ２Ｃ（Inter-Integrated Circuit）バスは、フィリップス社が提唱しているシリアル・バスで、図２（ｂ）に示すデバイスの間を、シリアル・クロックとシリアルデータの２本の信号で結んでやり取りを行うバスである。なお、図２（ｂ）に示すデバイスの間のデータのやり取りを、ＲＳ−４２２等の他の通信方式により行うことも可能であり、Ｉ２Ｃバスを用いることに限定されるものではない。
電気コネクタａ２は、パラレルシリアル変換ＩＣｂ１（Ｍｕｘ）、マイクロコントロールユニットＭＣＵｂ５(Micro Control Unit)、ＬＤ（Laser Diode）ドライバ、及びＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser、垂直共振器面発光レーザー）を有する。
なお、図１（ｂ）において、電気信号をＰ，Ｓで示しており、Ｐはパラレルデータ、Ｓはシリアルデータを示す。また、Ｉ２Ｃ（Inter-Integrated Circuit）バスは、フィリップス社が提唱しているシリアル・バスで、図２（ｂ）に示すデバイスの間を、シリアル・クロックとシリアルデータの２本の信号で結んでやり取りを行うバスである。なお、図２（ｂ）に示すデバイスの間のデータのやり取りを、ＲＳ−４２２等の他の通信方式により行うことも可能であり、Ｉ２Ｃバスを用いることに限定されるものではない。
電気コネクタａ２は、パラレルシリアル変換ＩＣｂ１（Ｍｕｘ）、マイクロコントロールユニットＭＣＵｂ５(Micro Control Unit)、ＬＤ（Laser Diode）ドライバ、及びＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser、垂直共振器面発光レーザー）を有する。
マイクロコントローラＭＣＵｂ５（以下、スレーブ側ＭＣＵ）は、電気コネクタａ２に共通に搭載される周辺デバイス（パラレルシリアル変換回路ｂ１、及びＬＤドライバ）を制御して、カメラからのパラレルデータを光信号（主信号）へ変換する動作、及び変換後の光信号を光ファイバへ送信する動作を実行させる。
また、電気コネクタａ３は、シリアルパラレル変換ＩＣｂ２（Ｄｅｍｕｘ）、マイクロコントロールユニットＭＣＵｂ４、及びＰＤ（Photodiode）を有する。
マイクロコントローラＭＣＵｂ４（以下、マスター側ＭＣＵ）は、電気コネクタａ３に共通に搭載される周辺デバイス（シリアルパラレル変換回路ｂ２）を制御して、光ファイバからの光信号を電気信号に変換する動作、変換後の時系列に入力されるシリアルデータとしての電気信号をパラレルデータへ変換する動作、及び画像入力ボードへパラレルデータを出力する動作を実行させる。
スレーブ側ＭＣＵとマスター側ＭＣＵは、上述の通り、それぞれデータ送信制御、データ受信制御を行うとともに、デジタル制御信号ラインｂ３を用いて、双方向で信号のやり取り（通信）を実行する。
また、電気コネクタａ３は、シリアルパラレル変換ＩＣｂ２（Ｄｅｍｕｘ）、マイクロコントロールユニットＭＣＵｂ４、及びＰＤ（Photodiode）を有する。
マイクロコントローラＭＣＵｂ４（以下、マスター側ＭＣＵ）は、電気コネクタａ３に共通に搭載される周辺デバイス（シリアルパラレル変換回路ｂ２）を制御して、光ファイバからの光信号を電気信号に変換する動作、変換後の時系列に入力されるシリアルデータとしての電気信号をパラレルデータへ変換する動作、及び画像入力ボードへパラレルデータを出力する動作を実行させる。
スレーブ側ＭＣＵとマスター側ＭＣＵは、上述の通り、それぞれデータ送信制御、データ受信制御を行うとともに、デジタル制御信号ラインｂ３を用いて、双方向で信号のやり取り（通信）を実行する。
双方向での通信（詳細は後述）を実行するため、スレーブ側ＭＣＵとマスター側ＭＣＵは、図１（ｃ）に示す構成を備えている。
図１（ｃ）に示すように、マスター側ＭＣＵ（図１に示すｂ４）は、制御部ｂ４１、ウォッチドッグタイマｂ４２（以下、マスター側内蔵ＷＤＴｂ４２）、及びＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory、以下マスター側内蔵ＥＥＰＲＯＭ）を備えている。
制御部ｂ４１は、上述したデータ受信制御を実行するため、周辺デバイスに不図示のＩＯから制御信号を出力し、各処理を実行させる。制御部ｂ４１は、その際、マスター側内蔵ＷＤＴｂ４２に処理時間を設定して、ＷＤＴを起動し、ＷＤＴに設定された処理時間内に、各処理を実行させる周辺デバイスから処理終了信号を受け取ることで、各処理が時間内に終了したか否かを判定する（後述するマスター側ＭＣＵのメインループにおける処理）。
図１（ｃ）に示すように、マスター側ＭＣＵ（図１に示すｂ４）は、制御部ｂ４１、ウォッチドッグタイマｂ４２（以下、マスター側内蔵ＷＤＴｂ４２）、及びＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory、以下マスター側内蔵ＥＥＰＲＯＭ）を備えている。
制御部ｂ４１は、上述したデータ受信制御を実行するため、周辺デバイスに不図示のＩＯから制御信号を出力し、各処理を実行させる。制御部ｂ４１は、その際、マスター側内蔵ＷＤＴｂ４２に処理時間を設定して、ＷＤＴを起動し、ＷＤＴに設定された処理時間内に、各処理を実行させる周辺デバイスから処理終了信号を受け取ることで、各処理が時間内に終了したか否かを判定する（後述するマスター側ＭＣＵのメインループにおける処理）。
マスター側内蔵ＥＥＰＲＯＭは、送信データ記憶領域を有している。送信データ記憶領域は、制御部ｂ４１が、デジタル制御信号ラインｂ３を介して、スレーブ側ＭＣＵに送信するデータを記憶している。
制御部ｂ４１は、送信データ記憶領域が記憶するデータ（以下、送信チェックデータ）を、デジタル制御信号ラインｂ３を介して、スレーブ側ＭＣＵに送信する。その後、制御部ｂ４１は、スレーブ側ＭＣＵに送信した送信チェックデータをマスター側ＭＣＵに再送信させ、受信した送信チェックデータと先に送信した送信チェックデータとを比較する。制御部ｂ４１は、比較結果が一致した場合、リンク成立信号をスレーブ側ＭＣＵに送信し、マスター側ＭＣＵ及びスレーブ側ＭＣＵの両方が、それぞれのメインループへ移行することを許可する（後述するマスター側ＭＣＵ及びスレーブ側ＭＣＵの初期化ルーチンにおける処理）。
制御部ｂ４１は、送信データ記憶領域が記憶するデータ（以下、送信チェックデータ）を、デジタル制御信号ラインｂ３を介して、スレーブ側ＭＣＵに送信する。その後、制御部ｂ４１は、スレーブ側ＭＣＵに送信した送信チェックデータをマスター側ＭＣＵに再送信させ、受信した送信チェックデータと先に送信した送信チェックデータとを比較する。制御部ｂ４１は、比較結果が一致した場合、リンク成立信号をスレーブ側ＭＣＵに送信し、マスター側ＭＣＵ及びスレーブ側ＭＣＵの両方が、それぞれのメインループへ移行することを許可する（後述するマスター側ＭＣＵ及びスレーブ側ＭＣＵの初期化ルーチンにおける処理）。
スレーブ側ＭＣＵ（図１に示すｂ５）は、制御部ｂ５１、ウォッチドッグタイマｂ５２（以下、スレーブ側内蔵ＷＤＴｂ５２）、及びＲＡＭ（Random Access Memory、以下スレーブ側内蔵ＲＡＭ）を備えている。
制御部ｂ５１は、上述したデータ送信制御を実行するため、マスター側ＭＣＵにおける制御部ｂ４１と同様に、周辺デバイスに不図示のＩＯから制御信号を出力し、各処理を実行させる。制御部ｂ５１は、その際、マスター側内蔵ＷＤＴｂ４２に処理時間を設定して、ＷＤＴを起動し、ＷＤＴに設定された処理時間内に、制御部ｂ５１が各処理を実行させている周辺デバイスから処理終了信号を受け取ることで、周辺デバイスの各処理が時間内に終了したか否かを判定する（後述するスレーブ側ＭＣＵのメインループにおける処理）。
制御部ｂ５１は、上述したデータ送信制御を実行するため、マスター側ＭＣＵにおける制御部ｂ４１と同様に、周辺デバイスに不図示のＩＯから制御信号を出力し、各処理を実行させる。制御部ｂ５１は、その際、マスター側内蔵ＷＤＴｂ４２に処理時間を設定して、ＷＤＴを起動し、ＷＤＴに設定された処理時間内に、制御部ｂ５１が各処理を実行させている周辺デバイスから処理終了信号を受け取ることで、周辺デバイスの各処理が時間内に終了したか否かを判定する（後述するスレーブ側ＭＣＵのメインループにおける処理）。
スレーブ側内蔵ＲＡＭは、スレーブ初期化完了フラグ９ａ、リンク成立フラグ１０、リセットフラグ１３、及び受信データ記憶領域１６を有している。
制御部ｂ５１は、周辺デバイスの初期化（データ送信制御を再起動するため、リセット状態へ移行させる処理）を行った後、スレーブ初期化完了フラグ９ａにデータ１を設定する。（後述するスレーブ側ＭＣＵの初期化ルーチンにおける処理）。
受信データ記憶領域１６は、マスター側ＭＣＵにおける制御部ｂ４１がデジタル制御信号ラインｂ３を介して送信する、送信データ記憶領域が記憶するデータを受信し、記憶する領域である。
制御部ｂ５１は、周辺デバイスの初期化（データ送信制御を再起動するため、リセット状態へ移行させる処理）を行った後、スレーブ初期化完了フラグ９ａにデータ１を設定する。（後述するスレーブ側ＭＣＵの初期化ルーチンにおける処理）。
受信データ記憶領域１６は、マスター側ＭＣＵにおける制御部ｂ４１がデジタル制御信号ラインｂ３を介して送信する、送信データ記憶領域が記憶するデータを受信し、記憶する領域である。
制御部ｂ５１は、周辺デバイスの初期化を行った後、リンク成立フラグ１０にデータ０を設定する。また、制御部ｂ５１は、マスター側ＭＣＵにおける制御部ｂ４１から、上記リンク成立信号を受け取ると、リンク成立フラグ１０にデータ１を設定する。制御部ｂ５１は、このリンク成立フラグ１０に１が設定されているか否かをポーリングにより検出する（後述するスレーブ側ＭＣＵの初期化ルーチンにおける処理）。
マスター側ＭＣＵにおける制御部ｂ４１は、メインループにおいて周辺デバイスを制御してデータ受信制御を実行している時に、このリンク成立フラグ１０に設定されているデータを制御部ｂ５１から受信し、データ０が設定されているときは、周辺デバイスを制御する各処理を終了し、周辺デバイスを初期化する処理へ移行する（後述するマスター側ＭＣＵのメインループにおける処理）。
マスター側ＭＣＵにおける制御部ｂ４１は、メインループにおいて周辺デバイスを制御してデータ受信制御を実行している時に、このリンク成立フラグ１０に設定されているデータを制御部ｂ５１から受信し、データ０が設定されているときは、周辺デバイスを制御する各処理を終了し、周辺デバイスを初期化する処理へ移行する（後述するマスター側ＭＣＵのメインループにおける処理）。
制御部ｂ５１は、マスター側ＭＣＵにおける制御部ｂ４１が送信するリセット信号を受け取ると、リセットフラグ１３にデータ１を設定する。また、制御部ｂ５１は、マスター側ＭＣＵにおける制御部ｂ４１が送信するリセット解除信号を受け取ると、リセットフラグ１３にデータ０を設定する。（後述するマスター側ＭＣＵ及びスレーブ側ＭＣＵの初期化ルーチンにおける処理）。
スレーブ側ＭＣＵにおける制御部ｂ５１は、メインループにおいて周辺デバイスを制御してデータ送信制御を実行している時に、このリセットフラグ１３に設定されているデータが０であるか１であるかを判定し、データ１が設定されているときは、周辺デバイスを制御する各処理を終了し、周辺デバイスを初期化する処理へ移行する（後述するスレーブ側ＭＣＵのメインループにおける処理）。
スレーブ側ＭＣＵにおける制御部ｂ５１は、メインループにおいて周辺デバイスを制御してデータ送信制御を実行している時に、このリセットフラグ１３に設定されているデータが０であるか１であるかを判定し、データ１が設定されているときは、周辺デバイスを制御する各処理を終了し、周辺デバイスを初期化する処理へ移行する（後述するスレーブ側ＭＣＵのメインループにおける処理）。
上記構成により、本実施形態におけるアクティブケーブルは、電気コネクタａ２及び電気コネクタａ３において、電源投入時における初期化ルーチンの各処理、電源投入後の稼動時におけるメインループにおける各処理（稼動における初期化ルーチンへの移行を含む）を実行する。
続いて、図２及び図３を用いて、電気コネクタａ２及び電気コネクタａ３において行われる各処理について説明する。
図２は、本発明のアクティブケーブルのメインループにおける処理、セルフリセットへの移行動作、及びセルフリセット処理を説明するための処理フロー図である。また、図３は、本発明のアクティブケーブルの、電源投入時の処理、及び起動中からリセット状態へ移行する際の処理を説明するための処理フロー図である。
まず、図２及び図３を用いて、電源投入時におけるマスター側ＭＣＵ及びスレーブ側の初期化ルーチンにおける各処理を説明し、続いて、図２を用いて、初期化ルーチン後のマスター側ＭＣＵ及びスレーブ側のメインルーチンにおける各処理について説明する。
続いて、図２及び図３を用いて、電気コネクタａ２及び電気コネクタａ３において行われる各処理について説明する。
図２は、本発明のアクティブケーブルのメインループにおける処理、セルフリセットへの移行動作、及びセルフリセット処理を説明するための処理フロー図である。また、図３は、本発明のアクティブケーブルの、電源投入時の処理、及び起動中からリセット状態へ移行する際の処理を説明するための処理フロー図である。
まず、図２及び図３を用いて、電源投入時におけるマスター側ＭＣＵ及びスレーブ側の初期化ルーチンにおける各処理を説明し、続いて、図２を用いて、初期化ルーチン後のマスター側ＭＣＵ及びスレーブ側のメインルーチンにおける各処理について説明する。
［初期化ルーチンにおける処理］
アクティブケーブルの電気コネクタａ３（マスター側）に、接続された電子機器（画像入力ボード）から電源が供給されると、電気コネクタａ２（スレーブ側）にも、アクティブケーブルが含む電力線を介して、電源が供給される（ステップＳ１）。
これにより、マスター側ＭＣＵ及びスレーブ側ＭＣＵは、メインルーチンに移行する（ステップＳ２、ステップＳ６）。
マスター側ＭＣＵは、電源投入後メインルーチンに移行すると、最初に初期化ルーチンを開始する（ステップＳ３）。マスター側ＭＣＵは、周辺デバイスの初期化（データ受信制御を起動させるため、リセット状態に移行させること）を実行する（ステップＳ４）。
アクティブケーブルの電気コネクタａ３（マスター側）に、接続された電子機器（画像入力ボード）から電源が供給されると、電気コネクタａ２（スレーブ側）にも、アクティブケーブルが含む電力線を介して、電源が供給される（ステップＳ１）。
これにより、マスター側ＭＣＵ及びスレーブ側ＭＣＵは、メインルーチンに移行する（ステップＳ２、ステップＳ６）。
マスター側ＭＣＵは、電源投入後メインルーチンに移行すると、最初に初期化ルーチンを開始する（ステップＳ３）。マスター側ＭＣＵは、周辺デバイスの初期化（データ受信制御を起動させるため、リセット状態に移行させること）を実行する（ステップＳ４）。
マスター側ＭＣＵは、デバイス初期化終了後、スレーブ側ＭＣＵの初期化が終了したことを確認するため、スレーブ初期化完了フラグ９ａのポーリングを開始する（ステップＳ５）。
具体的には、マスター側ＭＣＵは、スレーブ初期化完了フラグ９ａのデータ送信を要求する送信要求信号をスレーブ側ＭＣＵに送信し、スレーブ側ＭＣＵは、これを受けて、スレーブ初期化完了フラグ９ａのデータをマスター側ＭＣＵへ送信する。マスター側ＭＣＵは、スレーブ初期化完了フラグ９ａのデータがデータ１である場合、ステップＳ１２の処理に移行する（ステップＳ５−Ｙｅｓ）。
一方、スレーブ初期化完了フラグ９ａのデータがデータ０である場合、本ステップＳ５（ポーリングによる検出）を、繰り返し実行することとなる（ステップＳ５−Ｎｏ）。このことは、電気コネクタａ２においてデバイス初期化が完了しないという不具合が発生したことを意味している。つまり、電気コネクタａ２における周辺デバイスは稼動状態（データ送信制御）に移行することはなく、内部回路（ＭＣＵ及び周辺デバイス）の誤動作を防止することができる（アクティブケーブルのフェール・セーフ機能）。
ここでは、スレーブ側ＭＣＵが、スレーブ初期化完了フラグ９ａにデータ１を設定するものとし、マスター側ＭＣＵは、ステップＳ１２の処理へ移行する（ステップＳ５−Ｙｅｓ）。
具体的には、マスター側ＭＣＵは、スレーブ初期化完了フラグ９ａのデータ送信を要求する送信要求信号をスレーブ側ＭＣＵに送信し、スレーブ側ＭＣＵは、これを受けて、スレーブ初期化完了フラグ９ａのデータをマスター側ＭＣＵへ送信する。マスター側ＭＣＵは、スレーブ初期化完了フラグ９ａのデータがデータ１である場合、ステップＳ１２の処理に移行する（ステップＳ５−Ｙｅｓ）。
一方、スレーブ初期化完了フラグ９ａのデータがデータ０である場合、本ステップＳ５（ポーリングによる検出）を、繰り返し実行することとなる（ステップＳ５−Ｎｏ）。このことは、電気コネクタａ２においてデバイス初期化が完了しないという不具合が発生したことを意味している。つまり、電気コネクタａ２における周辺デバイスは稼動状態（データ送信制御）に移行することはなく、内部回路（ＭＣＵ及び周辺デバイス）の誤動作を防止することができる（アクティブケーブルのフェール・セーフ機能）。
ここでは、スレーブ側ＭＣＵが、スレーブ初期化完了フラグ９ａにデータ１を設定するものとし、マスター側ＭＣＵは、ステップＳ１２の処理へ移行する（ステップＳ５−Ｙｅｓ）。
一方、スレーブ側ＭＣＵは、電源投入後メインルーチンに移行すると、最初に初期化ルーチンを実行する（ステップＳ７）。
スレーブ側ＭＣＵは、周辺デバイスの初期化（データ送信制御を起動させるため、リセット状態に移行させること）を実行する。なお、この初期化に先立って、スレーブ側ＭＣＵは、スレーブ初期化完了フラグ９ａのデータをデータ０へリセットする。
続いて、スレーブ側ＭＣＵは、リンク成立フラグ１０に、データ０を設定する（ステップＳ８）。
続いて、スレーブ側ＭＣＵは、内蔵ＲＡＭ内のスレーブ初期化完了フラグ９ａに、データ１をセットする（ステップＳ９）。
スレーブ側ＭＣＵは、周辺デバイスの初期化（データ送信制御を起動させるため、リセット状態に移行させること）を実行する。なお、この初期化に先立って、スレーブ側ＭＣＵは、スレーブ初期化完了フラグ９ａのデータをデータ０へリセットする。
続いて、スレーブ側ＭＣＵは、リンク成立フラグ１０に、データ０を設定する（ステップＳ８）。
続いて、スレーブ側ＭＣＵは、内蔵ＲＡＭ内のスレーブ初期化完了フラグ９ａに、データ１をセットする（ステップＳ９）。
続いて、スレーブＭＣＵは、リンク成立フラグ１０のポーリングを開始する（ステップＳ１１）。
具体的には、スレーブ側ＭＣＵは、リンク成立フラグ１０のデータがデータ１である場合、ステップＳ２３の処理に移行する（ステップＳ１１−Ｙｅｓ）。
一方、リンク成立フラグ１０のデータがデータ０である場合、本ステップＳ１１（ポーリングによる検出）を、繰り返し実行することとなる（ステップＳ１１−Ｎｏ）。このことは、電気コネクタａ２及び電気コネクタａ３の間にリンクが成立しないことを意味している。つまり、アクティブケーブル及び電子機器から構成されるデータ送受信システムが誤ったデータを送受信することを防止することができる（アクティブケーブルのフェール・セーフ機能）。
具体的には、スレーブ側ＭＣＵは、リンク成立フラグ１０のデータがデータ１である場合、ステップＳ２３の処理に移行する（ステップＳ１１−Ｙｅｓ）。
一方、リンク成立フラグ１０のデータがデータ０である場合、本ステップＳ１１（ポーリングによる検出）を、繰り返し実行することとなる（ステップＳ１１−Ｎｏ）。このことは、電気コネクタａ２及び電気コネクタａ３の間にリンクが成立しないことを意味している。つまり、アクティブケーブル及び電子機器から構成されるデータ送受信システムが誤ったデータを送受信することを防止することができる（アクティブケーブルのフェール・セーフ機能）。
一方、マスター側ＭＣＵは、スレーブ初期化完了フラグ９ａにデータ１が設定されたことを確認すると、スレーブ側ＭＣＵに対してリセット信号を送信する（ステップＳ１２）。スレーブ側ＭＣＵは、このリセット信号を受けて、内蔵ＲＡＭにおけるリセットフラグ１３にデータ１を設定する。
マスター側ＭＣＵは、リセット信号を送信終了後、スレーブ側のデバイス初期化処理（ステップＳ８）が終了したことを確認するため、スレーブ初期化完了フラグ９ａのポーリングを実行する（ステップＳ１４）。
マスター側ＭＣＵは、スレーブ初期化完了フラグ９ａにデータ１が設定されたことを確認すると、スレーブ側ＭＣＵに対してリセット解除信号を送信する（ステップＳ１５）。スレーブ側ＭＣＵは、このリセット解除信号を受けて、内蔵ＲＡＭにおけるリセットフラグ１３にデータ０を設定する。
なお、ステップＳ１２、ステップＳ１４、及びステップＳ１５における処理は、メインルーチンにおける処理に関連する処理であり、詳細については後述する。
マスター側ＭＣＵは、リセット信号を送信終了後、スレーブ側のデバイス初期化処理（ステップＳ８）が終了したことを確認するため、スレーブ初期化完了フラグ９ａのポーリングを実行する（ステップＳ１４）。
マスター側ＭＣＵは、スレーブ初期化完了フラグ９ａにデータ１が設定されたことを確認すると、スレーブ側ＭＣＵに対してリセット解除信号を送信する（ステップＳ１５）。スレーブ側ＭＣＵは、このリセット解除信号を受けて、内蔵ＲＡＭにおけるリセットフラグ１３にデータ０を設定する。
なお、ステップＳ１２、ステップＳ１４、及びステップＳ１５における処理は、メインルーチンにおける処理に関連する処理であり、詳細については後述する。
次に、マスター側ＭＣＵは、内蔵ＥＥＰＲＯＭにおける送信データ記憶領域の送信チェックデータをスレーブ側ＭＣＵに送信する（ステップＳ１７）。スレーブ側ＭＣＵは、マスター側ＭＣＵが送信する送信チェックデータを受信し、内蔵ＲＡＭにおける受信データ記憶領域１６に記憶する。
続いて、マスター側ＭＣＵは、スレーブ側ＭＣＵに対して、受信データ記憶領域１６が記憶する、自身が送信した送信チェックデータを送信するよう、送信要請信号を送信する。スレーブ側ＭＣＵは、この送信要請信号を受けると、内蔵ＲＡＭにおける受信データ記憶領域１６が記憶する、マスター側ＭＣＵが送信した送信チェックデータを、マスター側ＭＣＵに送信する。
マスター側ＭＣＵは、内蔵ＲＡＭにおける受信データ記憶領域１６が記憶する、自身が送信した送信チェックデータを受信する（ステップＳ１８）。
続いて、マスター側ＭＣＵは、スレーブ側ＭＣＵに対して、受信データ記憶領域１６が記憶する、自身が送信した送信チェックデータを送信するよう、送信要請信号を送信する。スレーブ側ＭＣＵは、この送信要請信号を受けると、内蔵ＲＡＭにおける受信データ記憶領域１６が記憶する、マスター側ＭＣＵが送信した送信チェックデータを、マスター側ＭＣＵに送信する。
マスター側ＭＣＵは、内蔵ＲＡＭにおける受信データ記憶領域１６が記憶する、自身が送信した送信チェックデータを受信する（ステップＳ１８）。
次に、マスター側ＭＣＵは、ステップ１７において送信した送信チェックデータと、ステップＳ１８において受信したデータが一致するか否かを判定する（ステップＳ２１）。
マスター側ＭＣＵは、自身が送信した送信チェックデータと、自身が受信した送信チェックデータ（送受信データ）が一致する場合、ステップＳ１９の処理に移行する（ステップＳ２１−Ｙｅｓ）。一方、マスター側ＭＣＵは、送受信データが一致しない場合、ステップ１７及びステップ１８の処理、つまり、内蔵ＥＥＰＲＯＭにおける送信データ記憶領域の送信チェックデータをスレーブ側ＭＣＵに送信し、マスター側ＭＣＵにおける受信データ記憶領域１６が記憶する、自身が送信した送信チェックデータを受信する処理を、送受信データが一致するまで実行する（ステップＳ２１−Ｎｏ）。
なお、一致しない場合、ステップＳ１７、ステップＳ１８、及びステップ２１は繰り返し、実行されることとなる。このことは、電気コネクタａ２及び電気コネクタａ３が起動状態へ移行できないという不具合が発生したことを意味している。これにより、電気コネクタａ２及び電気コネクタａ３における周辺デバイスは動作せず、アクティブケーブル及び電子機器から構成されるデータ送受信システムが誤ったデータを送受信することを防止することができる（アクティブケーブルのフェール・セーフ機能）。
ここでは、送受信データが一致したとして、マスター側ＭＣＵは、ステップＳ１９の処理へ移行する（ステップＳ２１−Ｙｅｓ）。
マスター側ＭＣＵは、リンク成立信号をスレーブ側ＭＣＵに送信し、スレーブ側ＭＣＵは、リンク成立フラグ１０にデータ１を設定する。マスター側ＭＣＵは、ステップＳ２０の処理に移行する（ステップＳ１９）。スレーブ側ＭＣＵは、リンク成立フラグ１０にデータ１が設定されたので、ステップＳ２３の処理に移行する（ステップＳ１１−Ｙｅｓ）。
マスター側ＭＣＵは、自身が送信した送信チェックデータと、自身が受信した送信チェックデータ（送受信データ）が一致する場合、ステップＳ１９の処理に移行する（ステップＳ２１−Ｙｅｓ）。一方、マスター側ＭＣＵは、送受信データが一致しない場合、ステップ１７及びステップ１８の処理、つまり、内蔵ＥＥＰＲＯＭにおける送信データ記憶領域の送信チェックデータをスレーブ側ＭＣＵに送信し、マスター側ＭＣＵにおける受信データ記憶領域１６が記憶する、自身が送信した送信チェックデータを受信する処理を、送受信データが一致するまで実行する（ステップＳ２１−Ｎｏ）。
なお、一致しない場合、ステップＳ１７、ステップＳ１８、及びステップ２１は繰り返し、実行されることとなる。このことは、電気コネクタａ２及び電気コネクタａ３が起動状態へ移行できないという不具合が発生したことを意味している。これにより、電気コネクタａ２及び電気コネクタａ３における周辺デバイスは動作せず、アクティブケーブル及び電子機器から構成されるデータ送受信システムが誤ったデータを送受信することを防止することができる（アクティブケーブルのフェール・セーフ機能）。
ここでは、送受信データが一致したとして、マスター側ＭＣＵは、ステップＳ１９の処理へ移行する（ステップＳ２１−Ｙｅｓ）。
マスター側ＭＣＵは、リンク成立信号をスレーブ側ＭＣＵに送信し、スレーブ側ＭＣＵは、リンク成立フラグ１０にデータ１を設定する。マスター側ＭＣＵは、ステップＳ２０の処理に移行する（ステップＳ１９）。スレーブ側ＭＣＵは、リンク成立フラグ１０にデータ１が設定されたので、ステップＳ２３の処理に移行する（ステップＳ１１−Ｙｅｓ）。
このように、マスター側ＭＣＵ及びスレーブ側ＭＣＵ各々は、自身が搭載されている電気コネクタにおける周辺デバイスの初期化が終了し、さらに、マスター側ＭＣＵからスレーブ側ＭＣＵへのデータ送受信により電子機器間でデータを送信するためのリンクを成立させることが可能か否かを判定してから、初期化ルーチンを終了する（それぞれステップＳ２０、ステップＳ２３）。
［メインループにおける処理とセルフリセットへの移行動作］
引き続き、アクティブケーブルの稼働中におけるマスター側ＭＣＵ及びスレーブ側ＭＣＵが、初期化ルーチン終了後行う各処理について説明する。
マスター側ＭＣＵは、初期化ルーチンを完了して（ステップＳ２０）、メインループに移行する（ステップＳ２２）。
マスター側ＭＣＵは、マスター側内蔵ＷＤＴｂ４２を起動する（ステップＳ２８）。
次に、マスター側ＭＣＵは、スレーブ側ＭＣＵに対して、リンク成立フラグ１０のデータを送信するよう送信要請信号を出力する。スレーブ側ＭＣＵは、マスター側ＭＣＵに対して、リンク成立フラグ１０のデータを送信する。
マスター側ＭＣＵは、リンク成立フラグ１０のデータがデータ１か否かを判定する（ステップＳ２６）。マスター側ＭＣＵは、リンク成立フラグ１０のデータがデータ１の場合、ステップＳ３１の処理に移行する。一方、リンク成立フラグ１０のデータがデータ０の場合、ステップＳ２７の処理に移行する。
引き続き、アクティブケーブルの稼働中におけるマスター側ＭＣＵ及びスレーブ側ＭＣＵが、初期化ルーチン終了後行う各処理について説明する。
マスター側ＭＣＵは、初期化ルーチンを完了して（ステップＳ２０）、メインループに移行する（ステップＳ２２）。
マスター側ＭＣＵは、マスター側内蔵ＷＤＴｂ４２を起動する（ステップＳ２８）。
次に、マスター側ＭＣＵは、スレーブ側ＭＣＵに対して、リンク成立フラグ１０のデータを送信するよう送信要請信号を出力する。スレーブ側ＭＣＵは、マスター側ＭＣＵに対して、リンク成立フラグ１０のデータを送信する。
マスター側ＭＣＵは、リンク成立フラグ１０のデータがデータ１か否かを判定する（ステップＳ２６）。マスター側ＭＣＵは、リンク成立フラグ１０のデータがデータ１の場合、ステップＳ３１の処理に移行する。一方、リンク成立フラグ１０のデータがデータ０の場合、ステップＳ２７の処理に移行する。
マスター側ＭＣＵは、リンク成立フラグ１０のデータがデータ１の場合（Ｓ２６−Ｙｅｓ）、電気コネクタａ２及び電気コネクタａ３間のリンクは正常であり、電気コネクタａ２（スレーブ側）が送信するデータ（主信号）を、電気コネクタａ３（マスター側）で処理しても支障はないと判定する。これにより、マスター側ＭＣＵは、電気コネクタａ３における周辺デバイスを制御して、各種処理（データ処理動作、及び電子機器（ここでは画像入力ボード）へのデータ出力動作）を実行させる（ステップＳ３１）。
マスター側ＭＣＵは、周辺デバイスに指示した各処理がマスター側内蔵ＷＤＴｂ４２に定められた時間内に終了するか否かを判定する（ステップＳ３２）。
マスター側ＭＣＵは、マスター側内蔵ＷＤＴｂ４２に定められた時間内に各処理が終了する場合（ＷＤＴがタイムオーバーしない場合）、ステップＳ２２の処理へ移行する（ステップＳ３２−Ｎｏ）。次に、次の各処理を実行できるか否かの判定を行い（ステップＳ２６）、実行できる場合（ステップＳ２６−Ｙｅｓ）、上記各種処理を周辺デバイスに実行させる（ステップＳ３１）。
一方、マスター側ＭＣＵは、マスター側内蔵ＷＤＴｂ４２に定められた時間内に各処理が終了しない場合（ＷＤＴがタイムオーバーした場合）、ステップＳ２９の処理へ移行する（ステップＳ３２−Ｙｅｓ）。マスター側ＭＣＵは、各種処理を時間内に実行できないため、ＭＣＵ自身または周辺デバイスに不具合があると判定し、まずＭＣＵ自身をリセット状態へ移行させる（ステップＳ２９）。
マスター側ＭＣＵは、周辺デバイスに指示した各処理がマスター側内蔵ＷＤＴｂ４２に定められた時間内に終了するか否かを判定する（ステップＳ３２）。
マスター側ＭＣＵは、マスター側内蔵ＷＤＴｂ４２に定められた時間内に各処理が終了する場合（ＷＤＴがタイムオーバーしない場合）、ステップＳ２２の処理へ移行する（ステップＳ３２−Ｎｏ）。次に、次の各処理を実行できるか否かの判定を行い（ステップＳ２６）、実行できる場合（ステップＳ２６−Ｙｅｓ）、上記各種処理を周辺デバイスに実行させる（ステップＳ３１）。
一方、マスター側ＭＣＵは、マスター側内蔵ＷＤＴｂ４２に定められた時間内に各処理が終了しない場合（ＷＤＴがタイムオーバーした場合）、ステップＳ２９の処理へ移行する（ステップＳ３２−Ｙｅｓ）。マスター側ＭＣＵは、各種処理を時間内に実行できないため、ＭＣＵ自身または周辺デバイスに不具合があると判定し、まずＭＣＵ自身をリセット状態へ移行させる（ステップＳ２９）。
マスター側ＭＣＵは、リンク成立フラグ１０のデータがデータ０の場合（Ｓ２６−Ｎｏ）、電気コネクタａ２及び電気コネクタａ３間のリンクは正常でなく、電気コネクタａ２（スレーブ側）が送信するデータ（主信号）を、電気コネクタａ３（マスター側）で処理することに支障があると判定する。また、電気コネクタａ２及び電気コネクタａ３間のリンクは正常である場合であっても、電気コネクタａ２（スレーブ側）でエラーが発生した場合、リンク成立フラグ１０のデータはデータ０となる（後述するスレーブ側ＭＣＵのステップＳ８における処理。段落「００４２」参照。）。この場合、マスター側ＭＣＵは、上記各種処理（ステップＳ３１における処理）を実行することに支障があると判定する。
次に、マスター側ＭＣＵは、再度ステップＳ２６と同じ処理を実行する（ステップＳ２７）。マスター側ＭＣＵが、ステップＳ２６と同じ処理を行う理由は、デジタル制御信号ラインｂ３が他の信号線（例えば電力線）からのノイズを受け、リンク成立フラグ１０のデータがデータ１であるにも関らず、データ０と判定する可能性もあるので、より判定の信頼性を向上させるためである。
マスター側ＭＣＵは、リンク成立フラグ１０のデータがデータ１の場合（Ｓ２７−Ｙｅｓ）、上記の通り、電気コネクタａ３における周辺デバイスを制御して、各種処理を実行させる（ステップＳ３１）。
一方、マスター側ＭＣＵは、リンク成立フラグ１０のデータがデータ０の場合（Ｓ２７−Ｎｏ）、電気コネクタａ３（マスター側）おいて電子機器からのデータを処理することに支障があると判定し、ステップＳ２８の処理へ移行する。
マスター側ＭＣＵは、マスター側内蔵ＷＤＴｂ４２を再起動する（ステップＳ２８）。
マスター側ＭＣＵは、マスター側内蔵ＷＤＴｂ４２に定められた時間が経過するのを待って（ＷＤＴがタイムオーバー）、ステップＳ２９の処理へ移行し（ステップＳ３０−Ｙｅｓ）、まずＭＣＵ自身をリセット状態へ移行させる（ステップＳ２９）。
次に、マスター側ＭＣＵは、再度ステップＳ２６と同じ処理を実行する（ステップＳ２７）。マスター側ＭＣＵが、ステップＳ２６と同じ処理を行う理由は、デジタル制御信号ラインｂ３が他の信号線（例えば電力線）からのノイズを受け、リンク成立フラグ１０のデータがデータ１であるにも関らず、データ０と判定する可能性もあるので、より判定の信頼性を向上させるためである。
マスター側ＭＣＵは、リンク成立フラグ１０のデータがデータ１の場合（Ｓ２７−Ｙｅｓ）、上記の通り、電気コネクタａ３における周辺デバイスを制御して、各種処理を実行させる（ステップＳ３１）。
一方、マスター側ＭＣＵは、リンク成立フラグ１０のデータがデータ０の場合（Ｓ２７−Ｎｏ）、電気コネクタａ３（マスター側）おいて電子機器からのデータを処理することに支障があると判定し、ステップＳ２８の処理へ移行する。
マスター側ＭＣＵは、マスター側内蔵ＷＤＴｂ４２を再起動する（ステップＳ２８）。
マスター側ＭＣＵは、マスター側内蔵ＷＤＴｂ４２に定められた時間が経過するのを待って（ＷＤＴがタイムオーバー）、ステップＳ２９の処理へ移行し（ステップＳ３０−Ｙｅｓ）、まずＭＣＵ自身をリセット状態へ移行させる（ステップＳ２９）。
スレーブ側ＭＣＵは、初期化ルーチンを完了して（ステップＳ２３）、メインループに移行する（ステップＳ２４）。
スレーブ側ＭＣＵは、スレーブ側内蔵ＷＤＴｂ５２を起動する（ステップＳ３３）。
次に、スレーブ側ＭＣＵは、内蔵ＲＡＭのリセットフラグ１３のデータがデータ０であるか否かを判定する（ステップＳ３４）。スレーブ側ＭＣＵは、リセットフラグ１３のデータがデータ０の場合、ステップＳ３７の処理に移行する。一方、リセットフラグ１３のデータがデータ１の場合、ステップＳ３５の処理に移行する。
スレーブ側ＭＣＵは、スレーブ側内蔵ＷＤＴｂ５２を起動する（ステップＳ３３）。
次に、スレーブ側ＭＣＵは、内蔵ＲＡＭのリセットフラグ１３のデータがデータ０であるか否かを判定する（ステップＳ３４）。スレーブ側ＭＣＵは、リセットフラグ１３のデータがデータ０の場合、ステップＳ３７の処理に移行する。一方、リセットフラグ１３のデータがデータ１の場合、ステップＳ３５の処理に移行する。
スレーブ側ＭＣＵは、リセットフラグ１３のデータがデータ０の場合（Ｓ３４−Ｙｅｓ）、マスター側ＭＣＵがスレーブ側ＭＣＵのリセットを要求していないと判定する。これにより、スレーブ側ＭＣＵは、電気コネクタａ２における周辺デバイスを制御して、各種処理（電子機器（ここではカメラ）からのデータ入力動作、データ処理動作、及び受信機である電気コネクタａ３へのデータ送信動作）を実行させる（ステップＳ３７）。
スレーブ側ＭＣＵは、周辺デバイスに指示した各処理がスレーブ側内蔵ＷＤＴｂ５２に定められた時間内に終了するか否かを判定する（ステップＳ３８）。
スレーブ側ＭＣＵは、スレーブ側内蔵ＷＤＴｂ５２に定められた時間内に各処理が終了する場合（ＷＤＴがタイムオーバーしない場合）、ステップＳ２４の処理へ移行し（ステップＳ３８−Ｎｏ）、次の各処理を実行できるか否かの判定を行い（ステップＳ３４）、実行できる場合（ステップＳ３４−Ｙｅｓ）、上記各種処理を周辺デバイスに実行させる（ステップＳ３７）。
一方、スレーブ側ＭＣＵは、スレーブ側内蔵ＷＤＴｂ５２に定められた時間内に各処理が終了しない場合（ＷＤＴがタイムオーバーした場合）、ステップＳ３６の処理へ移行する（ステップＳ３８−Ｙｅｓ）。スレーブ側ＭＣＵは、各種処理を時間内に実行できないため、ＭＣＵ自身または周辺デバイスに不具合があると判定し、まずＭＣＵ自身をリセット状態へ移行させる（ステップＳ３６）。
スレーブ側ＭＣＵは、周辺デバイスに指示した各処理がスレーブ側内蔵ＷＤＴｂ５２に定められた時間内に終了するか否かを判定する（ステップＳ３８）。
スレーブ側ＭＣＵは、スレーブ側内蔵ＷＤＴｂ５２に定められた時間内に各処理が終了する場合（ＷＤＴがタイムオーバーしない場合）、ステップＳ２４の処理へ移行し（ステップＳ３８−Ｎｏ）、次の各処理を実行できるか否かの判定を行い（ステップＳ３４）、実行できる場合（ステップＳ３４−Ｙｅｓ）、上記各種処理を周辺デバイスに実行させる（ステップＳ３７）。
一方、スレーブ側ＭＣＵは、スレーブ側内蔵ＷＤＴｂ５２に定められた時間内に各処理が終了しない場合（ＷＤＴがタイムオーバーした場合）、ステップＳ３６の処理へ移行する（ステップＳ３８−Ｙｅｓ）。スレーブ側ＭＣＵは、各種処理を時間内に実行できないため、ＭＣＵ自身または周辺デバイスに不具合があると判定し、まずＭＣＵ自身をリセット状態へ移行させる（ステップＳ３６）。
スレーブ側ＭＣＵは、リセットフラグ１３のデータがデータ１の場合（Ｓ３４−Ｎｏ）、マスター側ＭＣＵがスレーブ側ＭＣＵのリセットを要求していると判定する。スレーブ側ＭＣＵは、ステップＳ３５の処理へ移行する。
これにより、スレーブ側ＭＣＵは、スレーブ側内蔵ＷＤＴｂ５２を再起動する（ステップＳ３５）。スレーブ側ＭＣＵは、スレーブ側内蔵ＷＤＴｂ５２に定められた時間が経過するのを待って（ＷＤＴがタイムオーバー）、ステップＳ３６の処理へ移行し（ステップＳ３９−Ｙｅｓ）、まずＭＣＵ自身をリセット状態へ移行させる（ステップＳ３６）。
これにより、スレーブ側ＭＣＵは、スレーブ側内蔵ＷＤＴｂ５２を再起動する（ステップＳ３５）。スレーブ側ＭＣＵは、スレーブ側内蔵ＷＤＴｂ５２に定められた時間が経過するのを待って（ＷＤＴがタイムオーバー）、ステップＳ３６の処理へ移行し（ステップＳ３９−Ｙｅｓ）、まずＭＣＵ自身をリセット状態へ移行させる（ステップＳ３６）。
マスター側ＭＣＵは、ステップＳ２９においてＭＣＵ自身をリセットした後、電源投入時と同様に、メインルーチンへ移行し（ステップＳ２）、続いて初期化ルーチンを開始する（ステップＳ３）。
まず、マスター側ＭＣＵは、上記の通りデバイスの初期化（周辺デバイスをリセット状態へ移行させること）を行う（ステップＳ４）。
マスター側ＭＣＵは、スレーブ初期化完了フラグ９ａのデータがデータ１であるか否かを判定する（ステップＳ５）。マスター側ＭＣＵは、スレーブ側ＭＣＵが正常に初期化ルーチンを完了し、メインルーチンに移行している場合、スレーブ初期化完了フラグ９ａのデータはデータ１であるので、ステップＳ１２の処理へ移行する（ステップＳ５−Ｙｅｓ）。
一方、マスター側ＭＣＵは、スレーブ側ＭＣＵが電源投入時において正常に周辺デバイスの初期化を終了していない場合、スレーブ初期化完了フラグ９ａのデータはデータ０であるので、上述の通り、本ステップを繰り返し行う。電気コネクタａ３（マスター側）はリセット状態を継続することとなり、電気コネクタ（ａ２）からのデータ受信動作、電気機器へのデータ出力を実行しない。また、電気コネクタａ２（スレーブ側）も、リセット状態を継続し、電子機器からのデータ受信動作、及びデータを実行しない。このように、アクティブケーブルは、アクティブケーブル及び電子機器から構成されるデータ送受信システムが誤ったデータを送受信することを防止することができる。
まず、マスター側ＭＣＵは、上記の通りデバイスの初期化（周辺デバイスをリセット状態へ移行させること）を行う（ステップＳ４）。
マスター側ＭＣＵは、スレーブ初期化完了フラグ９ａのデータがデータ１であるか否かを判定する（ステップＳ５）。マスター側ＭＣＵは、スレーブ側ＭＣＵが正常に初期化ルーチンを完了し、メインルーチンに移行している場合、スレーブ初期化完了フラグ９ａのデータはデータ１であるので、ステップＳ１２の処理へ移行する（ステップＳ５−Ｙｅｓ）。
一方、マスター側ＭＣＵは、スレーブ側ＭＣＵが電源投入時において正常に周辺デバイスの初期化を終了していない場合、スレーブ初期化完了フラグ９ａのデータはデータ０であるので、上述の通り、本ステップを繰り返し行う。電気コネクタａ３（マスター側）はリセット状態を継続することとなり、電気コネクタ（ａ２）からのデータ受信動作、電気機器へのデータ出力を実行しない。また、電気コネクタａ２（スレーブ側）も、リセット状態を継続し、電子機器からのデータ受信動作、及びデータを実行しない。このように、アクティブケーブルは、アクティブケーブル及び電子機器から構成されるデータ送受信システムが誤ったデータを送受信することを防止することができる。
マスター側ＭＣＵは、スレーブ初期化完了フラグ９ａのデータがデータ１である場合、スレーブ側ＭＣＵにリセット信号を送信し、リセットフラグ１３にデータ１をセットさせる（ステップＳ１２）。
スレーブ側ＭＣＵは、リセットフラグ１３のデータがデータ１であるので、メインループにおいて上述の各種処理を行っている場合であっても、初期化ルーチンへ移行し、デバイス初期化を行う（ステップＳ３４−Ｎｏからステップ３５、ステップＳ３９、ステップＳ３６、ステップＳ６、ステップＳ７を経てステップＳ８の処理へ移行する）。
このように、マスター側ＭＣＵは、初期化ルーチンに移行すると、スレーブ側ＭＣＵを初期化ルーチンへ移行させる。
スレーブ側ＭＣＵは、リセットフラグ１３のデータがデータ１であるので、メインループにおいて上述の各種処理を行っている場合であっても、初期化ルーチンへ移行し、デバイス初期化を行う（ステップＳ３４−Ｎｏからステップ３５、ステップＳ３９、ステップＳ３６、ステップＳ６、ステップＳ７を経てステップＳ８の処理へ移行する）。
このように、マスター側ＭＣＵは、初期化ルーチンに移行すると、スレーブ側ＭＣＵを初期化ルーチンへ移行させる。
そして、マスター側ＭＣＵは、スレーブ側ＭＣＵが初期化を行い（ステップＳ８）、スレーブ初期化完了フラグ９ａにデータ１を設定したことを確認してから（ステップＳ１４−Ｙｅｓ）、リセット解除信号をスレーブ側へ送信し、リセットフラグ１３にデータ０を設定させる（ステップＳ１５）。これにより、スレーブ側ＭＣＵは、リンクが成立すること条件に（ステップＳ１９、ステップＳ１１）、メインルーチンへ移行し、その後、各種処理（ステップＳ３４）を実行することができる（ステップＳ３４−Ｙｅｓ）。
また、マスター側ＭＣＵは、スレーブ側ＭＣＵがデバイス初期化を行うことで、リンク成立フラグ１０のデータがデータ０となる（ステップＳ８）ので、メインループにおいて上述の各種処理を行っている場合であっても、初期化ルーチンへ移行し、デバイス初期化を行う（ステップＳ２６−ＮｏからステップＳ２７−Ｎｏ、ステップ２８、ステップＳ３０、ステップＳ２９、ステップＳ２、ステップＳ３を経てステップＳ４の処理へ移行する）。
つまり、スレーブ側ＭＣＵが、スレーブ側デバイス（スレーブ側ＭＣＵ、あるいはスレーブ側周辺デバイス）の不具合により初期化ルーチンへ移行すると、マスター側ＭＣＵも初期化ルーチンへ移行する。
つまり、スレーブ側ＭＣＵが、スレーブ側デバイス（スレーブ側ＭＣＵ、あるいはスレーブ側周辺デバイス）の不具合により初期化ルーチンへ移行すると、マスター側ＭＣＵも初期化ルーチンへ移行する。
このように、アクティブケーブルは、マスター側ＭＣＵまたはスレーブ側ＭＣＵの少なくとも一方がリセットされると、電源投入時と同様の手順で、マスター側ＭＣＵは初期化ルーチンに移行して周辺デバイスを初期化し、スレーブ側ＭＣＵは初期化ルーチンに移行して周辺デバイスを初期化する。
また、マスター側ＭＣＵまたはスレーブ側ＭＣＵいずれもが初期化ルーチンへ移行し、電気コネクタ間のリンクが成立することを条件に、両方のＭＣＵが、ともにメインループへ移行する。
また、マスター側ＭＣＵまたはスレーブ側ＭＣＵいずれもが初期化ルーチンへ移行し、電気コネクタ間のリンクが成立することを条件に、両方のＭＣＵが、ともにメインループへ移行する。
よって、本発明によれば、アクティブケーブルにエラーが発生すると、受信側及び送信側の電気コネクタに搭載されたＭＣＵ各々が、データ受信制御またはデータ送信制御を再起動させるリセット状態（電源投入時と同様の初期化状態）に移行する。これにより、受信側及び送信側の電気コネクタ各々は、電源投入時と同様の初期化状態となり、その後、ともに起動状態へ移行し、アクティブケーブルは、データ送受信におけるエラーから回復できる。
さらに、移行したリセット状態において、エラーが検出された場合、受信側及び送信側の電気コネクタに搭載されたＭＣＵ、ＭＣＵの周辺デバイスの動作を停止した状態としておくことができる。これにより、アクティブケーブルは、内部回路（ＭＣＵ及び周辺デバイス）の誤動作を防止することができ、また、アクティブケーブル及び電子機器から構成されるデータ送受信システムが誤ったデータを送受信することを防止することができる（アクティブケーブルのフェール・セーフ機能）。
さらに、移行したリセット状態において、エラーが検出された場合、受信側及び送信側の電気コネクタに搭載されたＭＣＵ、ＭＣＵの周辺デバイスの動作を停止した状態としておくことができる。これにより、アクティブケーブルは、内部回路（ＭＣＵ及び周辺デバイス）の誤動作を防止することができ、また、アクティブケーブル及び電子機器から構成されるデータ送受信システムが誤ったデータを送受信することを防止することができる（アクティブケーブルのフェール・セーフ機能）。
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の変更等も含まれる。例えば、上記実施形態の説明においては、光ファイバと電線とを含む光電気複合ケーブルを例にして説明をした。しかし、これは例示であって、本発明は、光ファイバのみから構成されるケーブル、あるいは電気ケーブルのみから構成されるケーブルも含み、広くアクティブケーブル一般に適用することができる。
ａ１…光電気複合ケーブル、ａ２，ａ３…電気コネクタ、９ａ…スレーブ初期化完了フラグ、１０…リンク成立フラグ、１３…リセットフラグ、１６…受信データ記憶領域
Claims (7)
- ケーブルと、
前記ケーブルの一端に設けられ、前記ケーブルを介してデータを送信する送信側電気コネクタと、
前記ケーブルの他端に設けられ、前記データを受信する受信側電気コネクタと、を備えたアクティブケーブルであって、
前記受信側電気コネクタはデータ受信制御を行う第１のＭＣＵを、前記送信側電気コネクタはデータ送信制御を行う第２のＭＣＵをそれぞれ搭載し、
前記第１のＭＣＵは、データ受信制御における処理に支障があるか否かをセルフモニタするとともに、前記第２のＭＣＵの送信制御における処理に支障があるか否かをモニタし、
前記第１のＭＣＵは、前記データ受信制御における処理または前記データ送信制御における処理のいずれか一方に支障があると判定した場合、前記第１のＭＣＵを、前記データ受信制御を再起動するリセット状態に移行させるとともに、前記第２のＭＣＵに前記ケーブルが含む制御信号線を介してリセット信号を送信し、前記第２のＭＣＵを、データ送信制御を再起動するリセット状態に移行させる、
ことを特徴とするアクティブケーブル。 - 前記ケーブルは、光ファイバと電線とを含む光電気複合ケーブルであって、
前記制御信号線は前記電線である、
ことを特徴とする請求項１に記載のアクティブケーブル。 - 前記第２のＭＣＵは、前記リセット信号の論理によりデータが書き込まれるリセットフラグを有し、
前記第１のＭＣＵは、リセット状態に移行すると、前記リセットフラグにデータ１を書き込む指示を示す前記リセット信号を前記第２のＭＣＵに出力し、
前記第２のＭＣＵは、前記リセットフラグのデータがデータ１のとき、前記データ送信制御を終了し、リセット状態に移行する、
ことを特徴とする請求項１または請求項２いずれか一項に記載のアクティブケーブル。 - 前記第２のＭＣＵは、リセット状態への移行に成功した場合に、データ１を書き込むスレーブ初期化完了フラグを有し、
前記第１のＭＣＵは、前記スレーブ初期化完了フラグのデータがデータ１であるか否かを判定し、データ１の場合、前記リセットフラグのデータをデータ１にするリセット信号を前記第２のＭＣＵに出力し、
前記リセット信号送信後、前記スレーブ初期化完了フラグのデータがデータ１であるか否かを判定し、データ１の場合、前記リセットフラグのデータをデータ０にするリセット解除信号を前記第２のＭＣＵに出力し、
前記第２のＭＣＵは、前記リセットフラグのデータがデータ０のとき、前記データ送信制御を実行する、
ことを特徴とする請求項３に記載のアクティブケーブル。 - 前記第１のＭＣＵは、前記スレーブ初期化完了フラグのデータがデータ０の場合、当該判定処理を継続して実行する、
ことを特徴とする請求項４に記載のアクティブケーブル。 - 前記第１のＭＣＵは、予め設定された送信チェックデータを記憶する送信データ記憶領域を有し、
前記第２のＭＣＵは、前記送信側電気コネクタと前記受信側電気コネクタとの間のデータ送受信が可能か否かを示すデータを書き込むリンク成立フラグ、及び前記送信チェックデータを記憶する受信データ記憶領域を有し、
前記第１のＭＣＵは、リセット状態から前記データ受信制御を行うメインループへ移行する前に、前記送信チェックデータを、前記制御信号線を介して前記第２のＭＣＵに送信し、
前記第２のＭＣＵは、前記送信チェックデータを前記受信データ記憶領域に記憶し、
前記第１のＭＣＵは、前記第２のＭＣＵが前記受信データ記憶領域に記憶する前記送信チェックデータを、前記制御信号線を介して受信し、受信した前記送信チェックデータと送信した前記送信チェックデータとを比較し、一致した場合、前記第２のＭＣＵに前記リンク成立フラグにデータ１を設定させ、前記メインループへ移行し、
前記第２のＭＣＵは、前記リンク成立フラグのデータがデータ１である場合、リセット状態から前記データ送信制御を行うメインループへ移行する、
ことを特徴とする請求項１から請求項５のいずれか一項に記載のアクティブケーブル。 - 前記第２のＭＣＵは、リセット状態へ移行すると、前記リンク成立フラグにデータ０を設定し、
前記第１のＭＣＵは、前記メインループにおいて、前記リンク成立フラグのデータがデータ０の場合、ＭＣＵ自身をリセットしてリセット状態へ移行する、
ことを特徴とする請求項６に記載のアクティブケーブル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011074208A JP5264953B2 (ja) | 2011-03-30 | 2011-03-30 | アクティブケーブル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011074208A JP5264953B2 (ja) | 2011-03-30 | 2011-03-30 | アクティブケーブル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012209790A JP2012209790A (ja) | 2012-10-25 |
| JP5264953B2 true JP5264953B2 (ja) | 2013-08-14 |
Family
ID=47189182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011074208A Expired - Fee Related JP5264953B2 (ja) | 2011-03-30 | 2011-03-30 | アクティブケーブル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5264953B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016061442A1 (en) * | 2014-10-17 | 2016-04-21 | Samtec, Inc. | Methods for determining receiver coupling efficiency, link margin, and link topology in active optical cables |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5528409A (en) * | 1994-10-13 | 1996-06-18 | Nt International, Inc. | Fiber-optic interface system |
| JP3979300B2 (ja) * | 2003-02-10 | 2007-09-19 | 住友電気工業株式会社 | デジタルビデオ信号伝送用インターフェースモジュール |
| US7186144B1 (en) * | 2005-12-01 | 2007-03-06 | Adc Telecommunications, Inc. | Connector including media converter |
| JP5003335B2 (ja) * | 2007-07-31 | 2012-08-15 | 住友電気工業株式会社 | 車載光通信システム |
| JP5439682B2 (ja) * | 2008-09-11 | 2014-03-12 | 株式会社フジクラ | 光アクティブコネクタ |
-
2011
- 2011-03-30 JP JP2011074208A patent/JP5264953B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012209790A (ja) | 2012-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7346764B2 (en) | Optical transceiver module initialization | |
| US6259706B1 (en) | Communication controlling apparatus and recording medium for recording communication controlling programs | |
| CN103827743A (zh) | 可换镜头 | |
| US10484100B2 (en) | Optical module, optical module system and monitor method using the same | |
| JP2011070282A (ja) | 通信システム、マスタ装置、および、スレーブ装置 | |
| JP2008113207A (ja) | 光データリンク | |
| US10740172B2 (en) | Communication apparatus, communication method, program, and communication system | |
| JP5264953B2 (ja) | アクティブケーブル | |
| US20130046916A1 (en) | Fibre adapter for a small form-factor pluggable unit | |
| KR101735919B1 (ko) | 인버터 제어 방법 | |
| EP2177999B1 (en) | Terminal device | |
| CN1983977A (zh) | 实现远程加载单板固件的方法和系统 | |
| CN102820930A (zh) | 光模块发射使能控制方法、控制装置及光模块 | |
| JP4906688B2 (ja) | 制御信号通信方法、光トランシーバ装置 | |
| CN113904723B (zh) | 一种红外通讯方法及装置、存储介质及电子装置 | |
| WO2017199761A1 (en) | Communication device, communication method, program, and communication system | |
| US20130058444A1 (en) | Fault Tolerant Communications Over a Two-Wire Interface | |
| JP2006106914A (ja) | ファームウェアで動作する処理装置およびファームウェア更新方法 | |
| JP7238647B2 (ja) | 信号処理装置 | |
| US10110304B2 (en) | Communication device and inspection method | |
| JP6241256B2 (ja) | 電子機器、制御装置および通信方法 | |
| TWI815689B (zh) | 多核系統溝通方法 | |
| US20240144846A1 (en) | Method and apparatus for stabilizing image display | |
| CN114784575B (zh) | 产品组装的防带电插拔方法、装置、电子设备及存储介质 | |
| TWI757233B (zh) | 通信裝置、通信方法及通信系統 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130430 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5264953 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |