JP5264013B2

JP5264013B2 - Organic semiconductor layer deposition system

Info

Publication number: JP5264013B2
Application number: JP2005234100A
Authority: JP
Inventors: 吉晴平形; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2004-08-13
Filing date: 2005-08-12
Publication date: 2013-08-14
Anticipated expiration: 2025-08-12
Also published as: JP2006080506A

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method that can reduce generation of characteristics failure due to mixing of impurities. <P>SOLUTION: The semiconductor device manufacturing method comprises a step of depositing an organic semiconductor. This method also includes a process of heating a processing vessel so that the inside temperature of the processing vessel becomes higher than the sublimation temperature of the organic semiconductor, after the object to be processed to which the organic semiconductor is deposited from the processing vessel and a gas of low reactivity is guided and discharged to and from the processing vessel. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は半導体装置の製造方法に関し、特に有機化合物から成る活性層を有するトランジスタの製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a transistor having an active layer made of an organic compound.

近年、有機化合物から成る活性層を有する有機トランジスタの開発が盛んに行われている。有機トランジスタの製造工程では、例えば、特許文献１に開示されているように、ＯＶＰＤ法等の成膜方法を用いて活性層を形成する。 In recent years, organic transistors having an active layer made of an organic compound have been actively developed. In the manufacturing process of the organic transistor, for example, as disclosed in Patent Document 1, an active layer is formed using a film forming method such as an OVPD method.

ところで、活性層を形成する時に使用する成膜装置には、成膜後、処理室内に有機物化合物が付着してしまう。付着した有機化合物が不純物として活性層に混入すると、トランジスタの特性不良を招くことがある。その為、純度の高い活性層を形成できるような技術の開発が求められる。 By the way, in a film forming apparatus used when forming an active layer, an organic compound is deposited in a processing chamber after film formation. When the attached organic compound is mixed into the active layer as an impurity, the transistor characteristics may be deteriorated. Therefore, development of a technique that can form an active layer with high purity is required.

“Ｓｅｌｆ−ＯｒｇａｎｉｚｅｄＯｒｇａｎｉｃＴｈｉｎ−ｆｉｌｍＴｒａｎｓｉｓｔｏｒｆｏｒＦｌｅｘｉｂｌｅＡｃｔｉｖｅ−ＭａｔｒｉｘＤｉｓｐｌａｙ”，ＳｕｎｇＨｗａｎＫｉｍｅｔ．ａｌ．，ＳＩＤ０４ＤＩＧＥＳＴ，ｐｐ．１２９４−１２９７“Self-Organized Organic Thin-film Transistor for Flexible Active-Matrix Display”, Sung Hwan Kim et. al. , SID 04 DIGEST, pp. 1294-1297

本発明は、不純物の混入による特性不良が低減できる半導体装置の製造方法について提供することを課題とする。また、本発明は、不純物の混入による特性不良が低減された半導体装置、電子機器について提供することを課題とする。 It is an object of the present invention to provide a method for manufacturing a semiconductor device that can reduce characteristic defects due to contamination of impurities. It is another object of the present invention to provide a semiconductor device and an electronic device that have reduced characteristic defects due to mixing of impurities.

本発明の半導体装置の製造方法は、有機半導体を堆積する工程を有する。そして、有機半導体が堆積された被処理物を処理器から取り出した後、処理器内が有機半導体の昇華温度よりも高い温度となるように処理器を加熱すると共に、反応性の低いガスを処理器内に導入および排出する工程を有する。 The method for manufacturing a semiconductor device of the present invention includes a step of depositing an organic semiconductor. Then, after taking out the object on which the organic semiconductor is deposited from the processing device, the processing device is heated so that the temperature inside the processing device is higher than the sublimation temperature of the organic semiconductor, and the gas with low reactivity is processed. A step of introducing into and discharging from the vessel.

ここで、被処理物は、有機半導体の昇華温度よりも低い温度となるように加熱されていることが好ましい。また、反応性の低いガスとしては、窒素ガス、希ガス等の不活性ガスを用いることが好ましい。 Here, the object to be processed is preferably heated so as to have a temperature lower than the sublimation temperature of the organic semiconductor. Moreover, it is preferable to use inert gas, such as nitrogen gas and a noble gas, as gas with low reactivity.

本発明の半導体装置の製造方法は、活性層を形成する工程を有する。活性層を形成する工程は、昇華させた有機半導体を被処理物の上に堆積する第１工程と、処理器内が有機半導体の昇華温度よりも高い温度となるように処理器を加熱すると共に、反応性の低いガスを処理器内に導入および排出する第２工程とを含む。 The method for manufacturing a semiconductor device of the present invention includes a step of forming an active layer. The step of forming the active layer includes a first step of depositing the sublimated organic semiconductor on the object to be processed, and heating the processing unit so that the inside of the processing unit is higher than the sublimation temperature of the organic semiconductor. And a second step of introducing and discharging a gas having low reactivity into the processor.

本発明の半導体装置は、不純物の混入が低減できる製造方法を用いて製造されている。その為、本発明によって、活性層へ混入した不純物に起因した素子不良が少ない半導体装置、若しくは電子機器を得ることができる。 The semiconductor device of the present invention is manufactured by using a manufacturing method that can reduce the mixing of impurities. Therefore, according to the present invention, it is possible to obtain a semiconductor device or an electronic device with few element defects due to impurities mixed in the active layer.

以下、本発明の一態様について説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本形態の記載内容に限定して解釈されるものではない。 Hereinafter, one embodiment of the present invention will be described. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of the embodiment.

（実施の形態１）
本発明の半導体装置の製造方法について図１を用いて説明する。 (Embodiment 1)
A method for manufacturing a semiconductor device of the present invention will be described with reference to FIG.

基板１０１上にゲート電極１０２を形成する。ゲート電極１０２の形成方法について特に限定は無く、成膜した導電層をフォトリソグラフィ法によって所望の形状に加工して形成してもよいし、または、導電物を含む液滴をタイミングや位置を調節しながら吐出して所望の形状になるように描画するインクジェット法等によって形成してもよい。また、ゲート電極１０２を形成する材料についても特に限定は無く、例えばアルミニウム、銅、金、銀等を用いることが出来る。また、基板１０１についても特に限定はなく、ガラス、石英等の他、プラスチック、ポリカーボネード等の可撓性を有する基板を用いることができる。 A gate electrode 102 is formed over the substrate 101. There is no particular limitation on the formation method of the gate electrode 102, and the formed conductive layer may be formed into a desired shape by photolithography, or the timing and position of a droplet containing a conductive material are adjusted. However, it may be formed by an ink jet method or the like in which the ink is ejected and drawn into a desired shape. A material for forming the gate electrode 102 is not particularly limited, and for example, aluminum, copper, gold, silver, or the like can be used. There is no particular limitation on the substrate 101, and a flexible substrate such as plastic or polycarbonate can be used in addition to glass, quartz, or the like.

次に、ゲート電極１０２を覆うゲート絶縁層１０３を形成する。ゲート絶縁層１０３について特に限定はなく、例えば、酸化珪素や窒化珪素等の絶縁物をＣＶＤ法等によって成膜して形成すればよい。この他、成膜時の処理物への印加温度にもよるがポリイミド、ポリアミックサン、ポリビニルフェノールなどの有機物をキャスト、スピナー、印刷、インクジェット等の方法により塗布してもよい。 Next, a gate insulating layer 103 that covers the gate electrode 102 is formed. There is no particular limitation on the gate insulating layer 103, and for example, an insulating material such as silicon oxide or silicon nitride may be formed by a CVD method or the like. In addition, although depending on the temperature applied to the processed material during film formation, an organic material such as polyimide, polyamic sun, or polyvinylphenol may be applied by a method such as casting, spinner, printing, or inkjet.

次に、ゲート絶縁層１０３の上に活性層１０４を形成する。活性層１０４の形成方法について特に限定はない。例えば、活性層１０４を形成したい部分に対し選択的に撥水処理し、その他の部分に対し親水処理した後に、自己組織化膜した半導体層を形成してもよい。これによって、特にペンタセン等、撥水処理をした部位において成長するという性質を有する半導体を、成膜後にパターニングをすることなく所望の形状に加工することができる。また、シャドウマスク等を用いて、所望の部分に対し選択的に半導体層を形成することによって活性層１０４を形成してもよい。この場合、シャドウマスクと被処理物との間隙から回り込んだ原料が堆積し、特に半導体層を形成する必要のない部分において半導体層が形成されてしまうのを防ぐことができるよう、シャドウマスクと被処理物との密着性を高めることが好ましい。また、半導体層を成膜した後、これを所望の形状に加工することによって活性層１０４を形成してもよい。このような場合は加工後の真空ベーク等の処理をすることが好ましい。このような処理をすることによって半導体装置の特性が向上する。 Next, the active layer 104 is formed over the gate insulating layer 103. There is no particular limitation on the method for forming the active layer 104. For example, a semiconductor layer having a self-organized film may be formed after selectively performing water-repellent treatment on a portion where the active layer 104 is to be formed and hydrophilic treatment on other portions. This makes it possible to process a semiconductor having a property of growing at a portion subjected to water repellent treatment, such as pentacene, into a desired shape without patterning after film formation. Alternatively, the active layer 104 may be formed by selectively forming a semiconductor layer on a desired portion using a shadow mask or the like. In this case, the shadow mask and the shadow mask can be prevented from being deposited in the gap between the shadow mask and the object to be processed, and in particular, the semiconductor layer can be prevented from being formed in a portion where the semiconductor layer need not be formed. It is preferable to improve the adhesion to the object to be processed. Alternatively, the active layer 104 may be formed by forming a semiconductor layer and then processing the semiconductor layer into a desired shape. In such a case, it is preferable to perform processing such as vacuum baking after processing. By performing such treatment, the characteristics of the semiconductor device are improved.

半導体層を成膜する前に、ゲート絶縁層１０３の表面に自己組織化膜（自発的に形成し、厚さ方向が単分子で出来た膜。）を形成するとよい。自己組織化膜は、例えば、アミノ基を有するシラン誘導体等を用いて形成することができる。具体的には、オクタデシルトリクロロシラン、（３−アミノプロピル）トリメトキシシラン、Ｎ−２（アミノエチル）γ−アミノプロピルメチルジメトキシシラン、Ｎ−２（アミノエチル）γ−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン等を用いて形成することができる。これらの物質をトルエンまたはヘキサン等の溶媒に溶解させた溶液でゲート絶縁層１０３の表面を処理して自己組織化膜を形成すればよい。これによって、任意の位置での膜形成を制御でき、かつ結晶性の向上が図れるので、移動度の高いトランジスタを得ることが出来る。また、ゲート絶縁層１０３の表面をラビング処理した後、半導体層を成膜してもよい。これによって、半導体層の配向性が揃い易くなる。 Before the semiconductor layer is formed, a self-assembled film (a film which is spontaneously formed and has a single molecule in the thickness direction) is preferably formed on the surface of the gate insulating layer 103. The self-assembled film can be formed using, for example, a silane derivative having an amino group. Specifically, octadecyltrichlorosilane, (3-aminopropyl) trimethoxysilane, N-2 (aminoethyl) γ-aminopropylmethyldimethoxysilane, N-2 (aminoethyl) γ-aminopropyltrimethoxysilane, 3 -It can be formed using aminopropyltrimethoxysilane or the like. A self-assembled film may be formed by treating the surface of the gate insulating layer 103 with a solution obtained by dissolving these substances in a solvent such as toluene or hexane. Accordingly, film formation at an arbitrary position can be controlled and crystallinity can be improved, so that a transistor with high mobility can be obtained. Alternatively, the semiconductor layer may be formed after the surface of the gate insulating layer 103 is rubbed. As a result, the orientation of the semiconductor layers is easily aligned.

活性層１０４は気相成膜される。ここでは、図２に本発明を実施するために用いる成膜装置について説明する。図２の成膜装置は、チューブ２０１と、チューブ２０１の内側に設けられたチューブ２０２とから成る処理器と、チューブ２０１の側面を囲むように設けられたヒーター２０３とを有する。チューブ２０１の先端部は曲率を有する形状となっている。またチューブ２０２の先端部は開口しており、チューブ２０１の先端部とチューブ２０２の開口部は重畳している。このような構成とすることによって、チューブ２０２を通った後チューブ２０２の開口部から流れ出た気体は、チューブ２０１の側壁に沿うように流れ易くなり、チューブ２０１とチューブ２０２との間へスムーズに流れる。これによって装置内を流れるガスの気流の乱れが少なくなり、均一に成膜することができる。成膜時、チューブ２０２の内側には、少なくとも一以上の被処理物（点線２１０）が載置されたボート２０４が搬入される。なお、本形態では、ゲート電極１０２等が形成された基板１０１が被処理物である。そして、ボート２０４は、ヒーター２０３によって加熱される。なお、ボート２０４には複数の被処理物を一度に載置することが可能であり、効率よく処理することができる。原料は坩堝２０５内に入っており、ヒーター２０６によって加熱され、昇華する。加熱直後の昇華成分には不純物が含まれるため、シャッター２０７により直接被処理物に不純物が成膜されるのを防ぐ。所定の時間不純物成分を含む気体を不活性ガスと共に流した後、シャッター２０７を開き、昇華した原料は、窒素ガス又はその他の不活性ガスと共にチューブ２０２内に導入され、被処理物上に堆積する。ここで、処理器内は、０．１〜５０ｔｏｒｒの低圧に保たれていることが好ましい。これによって、均一な膜を形成することができる。また、被処理物は、原料の昇華時の温度よりも７０℃〜１３０℃低く、また原料を保持、加熱するために設けられた坩堝２０５から被処理物までは、緩やかな温度勾配となるように調節されていることが好ましい。温度勾配は、必ずしも滑らかな勾配である必要はなく、屈曲した勾配であってもよい。具体的には、坩堝２０５から最も近い被処理物までの温度勾配（ΔTa）と、左記の被処理物から最遠い位置にある被処理物の間までの温度勾配（ΔTb）のように２種類あるいは、それ以上の傾きを有してもよい。２種類の傾きを有する場合は、ΔTa≧ΔTbの傾きであることが望ましい。また、傾きが２種類以上の場合でも、被処理物の周辺の温度勾配は小さいことが好ましい。さらに、坩堝２０５からの距離が遠い位置ほど温度が低い関係とすることが好ましい。その為に、例えば、ボートが設けられる部分を加熱するためのヒーター２０３の温度（Ｔ₁）が、原料を加熱するためのヒーター２０６の温度（Ｔ₂）よりも低くなるように調節することが好ましい。図２ではヒーターは２系統であるが、ヒーターの系統数について特に限定はなく、２系統以上であってもよい。さらにヒーターの系統数を増やすことで、より精密な温度分布制御をすることができる。なお、残余ガスは、チューブ２０１とチューブ２０２との間を通って、排気口から排気される。 The active layer 104 is formed in a vapor phase. Here, a film forming apparatus used for implementing the present invention will be described with reference to FIG. 2 includes a processing device including a tube 201, a tube 202 provided inside the tube 201, and a heater 203 provided so as to surround the side surface of the tube 201. The tip of the tube 201 has a curvature. Further, the distal end portion of the tube 202 is opened, and the distal end portion of the tube 201 and the opening portion of the tube 202 are overlapped. By adopting such a configuration, the gas that has flowed from the opening of the tube 202 after passing through the tube 202 easily flows along the side wall of the tube 201, and smoothly flows between the tube 201 and the tube 202. . As a result, the turbulence of the gas flowing through the apparatus is reduced, and a uniform film can be formed. During film formation, a boat 204 on which at least one object to be processed (dotted line 210) is placed is carried inside the tube 202. Note that in this embodiment mode, the substrate 101 over which the gate electrode 102 and the like are formed is an object to be processed. The boat 204 is heated by the heater 203. Note that a plurality of objects to be processed can be placed on the boat 204 at a time, and can be processed efficiently. The raw material is contained in the crucible 205 and is heated by the heater 206 to be sublimated. Since the sublimation component immediately after heating includes impurities, the shutter 207 prevents the impurities from being directly formed on the object to be processed. After flowing a gas containing impurity components for a predetermined time together with an inert gas, the shutter 207 is opened, and the sublimated raw material is introduced into the tube 202 together with nitrogen gas or other inert gas and deposited on the object to be processed. . Here, the inside of the processor is preferably kept at a low pressure of 0.1 to 50 torr. Thereby, a uniform film can be formed. In addition, the object to be processed is 70 ° C. to 130 ° C. lower than the temperature at the time of sublimation of the raw material, and a moderate temperature gradient is formed from the crucible 205 provided for holding and heating the raw material to the object to be processed. It is preferable to be adjusted to. The temperature gradient is not necessarily a smooth gradient, and may be a curved gradient. Specifically, there are two types of temperature gradients (ΔTa) from the crucible 205 to the closest object to be processed, and temperature gradients (ΔTb) between the object to be processed farthest from the object to be processed on the left. Or you may have the inclination beyond it. When there are two types of gradients, it is desirable that the gradient is ΔTa ≧ ΔTb. Even when there are two or more types of inclination, it is preferable that the temperature gradient around the object to be processed is small. Further, it is preferable that the temperature is lower as the distance from the crucible 205 is longer. For this purpose, for example, the temperature (T ₁ ) of the heater 203 for heating the portion where the boat is provided can be adjusted to be lower than the temperature (T ₂ ) of the heater 206 for heating the raw material. preferable. In FIG. 2, the number of heaters is two, but the number of heaters is not particularly limited, and may be two or more. Furthermore, more precise temperature distribution control can be performed by increasing the number of heater systems. The residual gas passes between the tube 201 and the tube 202 and is exhausted from the exhaust port.

排気された残余ガスには原料である有機半導体が含まれている。これらの原料は高価であることが一般的であり、また、環境への影響も考慮して回収し再利用することが望ましい。図２の回収ボックス２０８は、残余ガスが通過時に必要により冷却器２０９により冷却して残余ガス中の原料を凝集させ回収するものである。 The exhausted residual gas contains an organic semiconductor as a raw material. These raw materials are generally expensive, and it is desirable to recover and reuse them in consideration of environmental impact. The recovery box 208 in FIG. 2 is a system in which the residual gas is cooled by the cooler 209 as necessary when it passes, and the raw material in the residual gas is aggregated and recovered.

また、被処理物を処理器から取り出した後、成膜時に処理器内に付着した原料は、処理器内を原料の昇華温度よりも高くなるように調節した状態で、窒素ガス又はその他の不活性ガスを流すことによって除去するのが好ましい。その為、例えば、上記Ｔ₁、Ｔ₂よりも高い温度（Ｔ₃）になるように、ヒーター２０３、２０６の温度を調節することが好ましい。このように、成膜後に処理器内に付着した原料を除去することで、不純物の混入が少なく、良好な特性を示す膜を形成することができる。前述の成膜時と同様に、クリーンニング時においても排気中の残余ガスからの原料の回収を行うことが望ましい。 In addition, after removing the object to be processed from the processing unit, the raw material adhering to the processing unit at the time of film formation is adjusted to be higher than the sublimation temperature of the raw material in the processing unit with nitrogen gas or other impurities It is preferably removed by flowing an active gas. Therefore, for example, it is preferable to adjust the temperature of the heaters 203 and 206 so that the temperature (T ₃ ) is higher than the above T ₁ and T ₂ . In this manner, by removing the material attached to the processing vessel after the film formation, a film with less impurities and less favorable characteristics can be formed. As in the film formation described above, it is desirable to recover the raw material from the residual gas in the exhaust gas during cleaning.

このように、図２の成膜装置は、一度に複数の被処理物を処理することができ、量産に適したものである。また、成膜後、処理器内に付着した有機物のクリーングを簡便に行うことができ、良質な膜の形成を継続して行うことが容易な装置である。 2 can process a plurality of objects to be processed at a time, and is suitable for mass production. In addition, after the film formation, the organic substance adhering to the inside of the processor can be easily cleaned, and it is easy to continuously form a high-quality film.

なお、ボート２０４に被処理物をどのように載置するかについて特に限定はないが、図２を用いて説明した装置のように、被処理物における成膜面（原料を堆積し、膜を形成したい側の面）と、原料供給源（図２において坩堝２０５が原料供給源に該当する。）とが対向し、被処理物の成膜面の法線方向と重力方向とが平行になるように、つまり被処理物に対して原料供給源が下方となるように被処理物と原料供給源とを配置することによって成膜分布の均一化が図れる。さらに、成膜時のゴミが被処理物に付着する確率を減らすことができる。これは上方に原料供給源を配置した場合、シャッター等からのゴミや、チューブに厚く付着した材料から剥れたゴミが落下して被処理物に付着するためである。このため、原料供給源を下に配置し、上方に被処理物を配置することが望ましいが、ゴミ対策を考慮した場合は、この限りではない。また、図１０のように、成膜面と重力方向とが平行になるように被処理物と原料供給源とを配置してもよい。このように配置しても、成膜時のゴミが被処理物に付着する確率を減らすことができる。 Note that there is no particular limitation on how to place the object to be processed on the boat 204. However, as in the apparatus described with reference to FIG. 2, the film formation surface (raw material is deposited and the film is formed on the object to be processed). The surface to be formed) and the raw material supply source (the crucible 205 corresponds to the raw material supply source in FIG. 2) face each other, and the normal direction of the film formation surface of the object to be processed and the direction of gravity are parallel to each other. Thus, in other words, the distribution of film formation can be made uniform by arranging the object to be processed and the material supply source so that the material supply source is below the object to be processed. Furthermore, it is possible to reduce the probability that dust during film deposition adheres to the object to be processed. This is because when the raw material supply source is disposed above, dust from the shutter or the like, or dust peeled off from the material that is thickly attached to the tube falls and adheres to the object to be processed. For this reason, although it is desirable to arrange | position a raw material supply source below and to arrange | position a to-be-processed object, it is not this limitation when considering dust countermeasures. Further, as shown in FIG. 10, the object to be processed and the raw material supply source may be arranged so that the film formation surface and the direction of gravity are parallel. Even with this arrangement, it is possible to reduce the probability that dust during film deposition adheres to the object to be processed.

次に活性層１０４の上に、電極１０５、１０６を形成する。電極１０５、１０６について特に限定は無く、金、銀等の無機導電物の他、ポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）等を含む有機導電等を用いて形成すればよい。また、電極１０５、１０６の形成方法についても特に限定はなく、スパッタリング装置や蒸着装置等の成膜装置を用いて形成した導電層を、所望の形状に加工することによって形成してもよいし、または導電物を含む液滴をタイミングや位置を調節しながら吐出して所望の形状になるように描画するインクジェット法等によって形成してもよい。 Next, electrodes 105 and 106 are formed on the active layer 104. The electrodes 105 and 106 are not particularly limited. In addition to inorganic conductive materials such as gold and silver, organic conductive materials including poly (ethylenedioxythiophene) / poly (styrenesulfonic acid) aqueous solution (PEDOT / PSS) are used. What is necessary is just to form. In addition, the method for forming the electrodes 105 and 106 is not particularly limited, and the conductive layer formed using a film forming apparatus such as a sputtering apparatus or a vapor deposition apparatus may be formed by processing into a desired shape. Alternatively, it may be formed by an ink jet method or the like in which droplets containing a conductive material are ejected while adjusting timing and position to draw a desired shape.

ここで、電極１０５、１０６を形成する前に、活性層１０４上に、自己組織化膜を形成し、電極１０５、１０６と活性層１０４との間に自己組織化膜を設けてもよい。これによって、活性層１０４と電極１０５、１０６とのコンタクト抵抗を低下させることができる。ここで、自己組織化膜は、アミノ基を有するアルキルシラン等を用いて形成することができる。具体的には、オクタデシルトリクロロシラン、（３−アミノプロピル）トリメトキシシラン、Ｎ−２（アミノエチル）γ−アミノプロピルメチルジメトキシシラン、Ｎ−２（アミノエチル）γ−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン等を用いて形成することができる。 Here, before forming the electrodes 105 and 106, a self-assembled film may be formed on the active layer 104, and the self-assembled film may be provided between the electrodes 105 and 106 and the active layer 104. As a result, the contact resistance between the active layer 104 and the electrodes 105 and 106 can be reduced. Here, the self-assembled film can be formed using alkylsilane having an amino group or the like. Specifically, octadecyltrichlorosilane, (3-aminopropyl) trimethoxysilane, N-2 (aminoethyl) γ-aminopropylmethyldimethoxysilane, N-2 (aminoethyl) γ-aminopropyltrimethoxysilane, 3 -It can be formed using aminopropyltrimethoxysilane or the like.

以上のようにして作製した半導体装置は、ゲート電極１０２、電極１０５、１０６を有する三端子のトランジスタを含むものである。ここで、電極１０５、１０６は、一方がソースとして、他方がドレインとして機能する。このような、三端子のトランジスタを含む半導体装置は、例えば、液晶素子のスイッチング用回路の他、論理回路、ＤＲＡＭ等のメモリ回路等として用いられる。 The semiconductor device manufactured as described above includes a three-terminal transistor having the gate electrode 102 and the electrodes 105 and 106. Here, one of the electrodes 105 and 106 functions as a source and the other functions as a drain. Such a semiconductor device including a three-terminal transistor is used, for example, as a logic circuit, a memory circuit such as a DRAM, in addition to a switching circuit for a liquid crystal element.

また、以上のようにして、作製した本発明の半導体装置は、不純物の混入が少なく、良好な特性を示す活性層１０４を有する為、動作特性が良く、信頼性の高いものである。 In addition, the semiconductor device of the present invention manufactured as described above has good operation characteristics and high reliability because it has the active layer 104 which has less impurities and has good characteristics.

（実施の形態２）
本発明の半導体装置の製造方法について図３を用いて説明する。 (Embodiment 2)
A method for manufacturing a semiconductor device of the present invention will be described with reference to FIG.

基板３０１上にゲート電極３０２を形成する。ゲート電極３０２の形成方法について特に限定は無く、成膜した導電層をフォトリソグラフィ法によって所望の形状に加工して形成してもよいし、または、導電物を含む液滴をタイミングや位置を調節しながら吐出して所望の形状になるように描画するインクジェット法等によって形成してもよい。また、ゲート電極３０２を形成する材料についても特に限定は無く、例えばアルミニウム、銅、金、銀等を用いることが出来る。なお、ゲート電極３０２の側壁を本形態のように、傾斜を有するように形成することで、後の工程で形成するゲート絶縁層３０３の被覆性が良くなる。基板３０１についても特に限定はなく、ガラス、石英等の他、プラスチック等の可撓性を有する基板を用いることができる。 A gate electrode 302 is formed over the substrate 301. There is no particular limitation on the formation method of the gate electrode 302, and the formed conductive layer may be processed into a desired shape by a photolithography method, or the timing and position of a droplet containing a conductive material are adjusted. However, it may be formed by an ink jet method or the like in which the ink is ejected and drawn into a desired shape. A material for forming the gate electrode 302 is not particularly limited, and for example, aluminum, copper, gold, silver, or the like can be used. Note that when the sidewall of the gate electrode 302 is formed to have an inclination as in this embodiment mode, the coverage with the gate insulating layer 303 formed in a later step is improved. There is no particular limitation on the substrate 301, and a flexible substrate such as plastic other than glass and quartz can be used.

次に、ゲート電極３０２を覆うゲート絶縁層３０３を形成する。ゲート絶縁層３０３について特に限定はなく、例えば、酸化珪素や窒化珪素等の絶縁物をＣＶＤ法等によって成膜して形成すればよい。あるいは、成膜時の処理物への印加温度にもよるがポリイミド、ポリアミックサン、ポリビニルフェノールなどの有機物をキャスト、スピナー、印刷、インクジェット等の方法により塗布してもよい。 Next, a gate insulating layer 303 that covers the gate electrode 302 is formed. There is no particular limitation on the gate insulating layer 303, and for example, an insulator such as silicon oxide or silicon nitride may be formed by a CVD method or the like. Alternatively, although depending on the temperature applied to the processed material during film formation, an organic material such as polyimide, polyamic sun, or polyvinylphenol may be applied by a method such as casting, spinner, printing, or inkjet.

次にゲート絶縁層３０３の上に、電極３０４、３０５を形成する。電極３０４、３０５について特に限定は無く、金、銀等の無機導電物の他、ＰＥＤＯＴ等を含む有機導電等を用いて形成すればよい。また、電極３０４，３０５の形成方法についても特に限定はなく、スパッタリング装置や蒸着装置等の成膜装置を用いて形成した導電層を、所望の形状に加工することによって形成してもよいし、または導電物を含む液滴をタイミングや位置を調節しながら吐出して所望の形状になるように描画するインクジェット法等によって形成してもよい。 Next, electrodes 304 and 305 are formed over the gate insulating layer 303. The electrodes 304 and 305 are not particularly limited, and may be formed using an organic conductive material including PEDOT or the like in addition to an inorganic conductive material such as gold or silver. In addition, the method for forming the electrodes 304 and 305 is not particularly limited, and the conductive layer formed using a film forming apparatus such as a sputtering apparatus or a vapor deposition apparatus may be formed by processing into a desired shape. Alternatively, it may be formed by an ink jet method or the like in which droplets containing a conductive material are ejected while adjusting timing and position to draw a desired shape.

次に、ゲート絶縁層３０３、電極３０４、３０５の上に活性層３０６を形成する。活性層３０６について特に限定は無く、例えばペンタセン等を用いて形成すればよい。実施の形態１に記載の活性層１０４と同様、活性層３０６の形成方法について特に限定はない。例えば、活性層３０６を形成したい部分に対し選択的に撥水処理し、その他の部分に対し親水処理した後に、自己組織化膜した半導体層を形成してもよい。これによって、特にペンタセン等、撥水処理をした部位において成長するという性質を有する半導体を、成膜後にパターニングをすることなく所望の形状に加工することができる。また、シャドウマスク等を用いて、所望の部分に対し選択的に半導体層を形成することによって活性層３０６を形成してもよい。この場合、シャドウマスクと被処理物との間隙から回り込んだ原料が堆積し、特に半導体層を形成する必要のない部分において半導体層が形成されてしまうのを防ぐことができるよう、シャドウマスクと被処理物との密着性を高めることが好ましい。また、半導体層を成膜した後、これを所望の形状に加工することによって活性層３０６を形成してもよい。このような場合は加工後の真空ベーク等の処理をすることが好ましい。このような処理をすることによって半導体装置の特性が向上する。 Next, an active layer 306 is formed over the gate insulating layer 303 and the electrodes 304 and 305. The active layer 306 is not particularly limited and may be formed using, for example, pentacene. As with the active layer 104 described in Embodiment 1, there is no particular limitation on the method for forming the active layer 306. For example, a semiconductor layer having a self-assembled film may be formed after selectively performing water-repellent treatment on a portion where the active layer 306 is to be formed and hydrophilic treatment on other portions. This makes it possible to process a semiconductor having a property of growing at a portion subjected to water repellent treatment, such as pentacene, into a desired shape without patterning after film formation. Alternatively, the active layer 306 may be formed by selectively forming a semiconductor layer on a desired portion using a shadow mask or the like. In this case, the shadow mask and the shadow mask can be prevented from being deposited in the gap between the shadow mask and the object to be processed, and in particular, the semiconductor layer can be prevented from being formed in a portion where the semiconductor layer need not be formed. It is preferable to improve the adhesion to the object to be processed. Alternatively, the active layer 306 may be formed by forming a semiconductor layer and then processing the semiconductor layer into a desired shape. In such a case, it is preferable to perform processing such as vacuum baking after processing. By performing such treatment, the characteristics of the semiconductor device are improved.

半導体層を成膜する前に、ゲート絶縁層３０３の表面に自己組織化膜を形成することが好ましい。自己組織化膜は、アミノ基を有するアルキルシラン等を用いて形成することができる。具体的には、オクタデシルトリクロロシラン、（３−アミノプロピル）トリメトキシシラン、Ｎ−２（アミノエチル）γ−アミノプロピルメチルジメトキシシラン、Ｎ−２（アミノエチル）γ−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン等を用いて形成することができる。任意の位置での膜形成を制御でき、かつ結晶性の向上が図れるので、移動度の高いトランジスタを得ることが出来る。また、電極３０４、３０５と活性層３０６との間に自己組織化膜を設けることによって、活性層３０６と電極３０４、３０５とのコンタクト抵抗を低下させることができる。 It is preferable to form a self-assembled film on the surface of the gate insulating layer 303 before forming the semiconductor layer. The self-assembled film can be formed using an alkylsilane having an amino group. Specifically, octadecyltrichlorosilane, (3-aminopropyl) trimethoxysilane, N-2 (aminoethyl) γ-aminopropylmethyldimethoxysilane, N-2 (aminoethyl) γ-aminopropyltrimethoxysilane, 3 -It can be formed using aminopropyltrimethoxysilane or the like. Since film formation at an arbitrary position can be controlled and crystallinity can be improved, a transistor with high mobility can be obtained. Further, by providing a self-assembled film between the electrodes 304 and 305 and the active layer 306, the contact resistance between the active layer 306 and the electrodes 304 and 305 can be reduced.

また、成膜時に処理器内に付着した原料は、処理器内を原料の昇華温度よりも高くなるように調節した状態で、窒素ガス又はその他の不活性ガスを流すことによって除去するのが好ましい。このように、成膜後に処理器内に付着した原料を除去することで、不純物の混入が少なく、良好な特性を示す膜を形成することができる。
除去した原料は回収することが望ましい。 Further, the raw material adhering to the inside of the processor during film formation is preferably removed by flowing nitrogen gas or other inert gas while the inside of the processor is adjusted to be higher than the sublimation temperature of the raw material. . In this manner, by removing the material attached to the processing vessel after the film formation, a film with less impurities and less favorable characteristics can be formed.
It is desirable to recover the removed raw material.

以上のようにして作製した半導体装置は、ゲート電極３０２、電極３０４、３０５を有する三端子のトランジスタを含むものである。ここで、電極３０４、３０５は、一方がソースとして、他方がドレインとして機能する。このような、三端子のトランジスタを含む半導体装置は、例えば、液晶素子のスイッチング用回路の他、論理回路、ＤＲＡＭ等のメモリ回路等として用いられる。 The semiconductor device manufactured as described above includes a three-terminal transistor including the gate electrode 302 and the electrodes 304 and 305. Here, one of the electrodes 304 and 305 functions as a source and the other functions as a drain. Such a semiconductor device including a three-terminal transistor is used, for example, as a logic circuit, a memory circuit such as a DRAM, in addition to a switching circuit for a liquid crystal element.

以上のようにして、作製した本発明の半導体装置は、不純物の混入が少なく、良好な特性を示す活性層３０６を有する為、動作特性が良く、信頼性の高いものである。 As described above, the manufactured semiconductor device of the present invention has good operation characteristics and high reliability because the semiconductor device of the present invention has an active layer 306 which has less impurities and has good characteristics.

（実施の形態３）
本発明の半導体装置の製造方法について、図４を用いて説明する。 (Embodiment 3)
A method for manufacturing a semiconductor device of the present invention will be described with reference to FIGS.

基板４０１上に、第１ゲート電極４０２を形成する。第１ゲート電極４０２の形成方法について特に限定は無く、成膜した導電層をフォトリソグラフィ法によって所望の形状に加工して形成してもよいし、または、導電物を含む液滴をタイミングや位置を調節しながら吐出して所望の形状になるように描画するインクジェット法等によって形成してもよい。また、第１ゲート電極４０２を形成する材料についても特に限定は無く、例えばアルミニウム、銅、金、銀等を用いることが出来る。また、基板４０１についても特に限定はなく、ガラス、石英等の他、プラスチック等の可撓性を有する基板を用いることができる。 A first gate electrode 402 is formed on the substrate 401. There is no particular limitation on the formation method of the first gate electrode 402, and the formed conductive layer may be processed into a desired shape by a photolithography method, or a droplet including a conductive material may be formed at a timing or a position. You may form by the inkjet method etc. which draw it so that it may discharge and adjust to desired shape, adjusting. A material for forming the first gate electrode 402 is not particularly limited, and for example, aluminum, copper, gold, silver, or the like can be used. The substrate 401 is not particularly limited, and a flexible substrate such as plastic can be used in addition to glass, quartz, and the like.

次に、第１ゲート電極４０２を覆うゲート絶縁層４０３を形成する。ゲート絶縁層４０３について特に限定はなく、例えば、酸化珪素や窒化珪素等の絶縁物をＣＶＤ法等によって成膜して形成すればよい。 Next, a gate insulating layer 403 that covers the first gate electrode 402 is formed. There is no particular limitation on the gate insulating layer 403, and for example, an insulator such as silicon oxide or silicon nitride may be formed by a CVD method or the like.

次に、第２のゲート電極４０４をゲート絶縁層４０３上に、第１ゲート電極４０２と重畳するように形成する。第２ゲート電極４０４について特に限定は無く、例えば燐、若しくはボロンを含む珪素等、不純物を含む半導体等を用いて形成することができる。また第２ゲート電極４０４の形成方法についても特に限定は無く、成膜した半導体層等をフォトリソグラフィ法によって所望の形状に加工して形成してもよいし、または、半導体等を含む液滴をタイミングや位置を調節しながら吐出して所望の形状になるように描画するインクジェット法等によって形成してもよい。 Next, the second gate electrode 404 is formed over the gate insulating layer 403 so as to overlap with the first gate electrode 402. There is no particular limitation on the second gate electrode 404, and the second gate electrode 404 can be formed using a semiconductor containing an impurity such as phosphorus or silicon containing boron. There is no particular limitation on the method for forming the second gate electrode 404, and the formed semiconductor layer or the like may be processed into a desired shape by a photolithography method, or a droplet containing a semiconductor or the like may be formed. You may form by the inkjet method etc. which draw it so that it may discharge and adjust to a desired shape, adjusting a timing and a position.

以上に記載したように、第１ゲート電極４０２を形成した後、これを覆うようにゲート絶縁層４０３を形成することで、後の工程で形成する活性層４０６と第１ゲート電極４０２とが干渉することを防ぐことができる。 As described above, after the first gate electrode 402 is formed, the gate insulating layer 403 is formed so as to cover the first gate electrode 402, so that the active layer 406 and the first gate electrode 402 formed in a later step interfere with each other. Can be prevented.

次に、第２ゲート電極４０４を覆う絶縁層４０５を形成する。絶縁層４０５の形成方法について特に限定は無く、例えば、酸化珪素や窒化珪素等の絶縁物をＣＶＤ法等によって成膜して形成すればよい。なお、絶縁層４０５は、半導体装置を動作させたときに、活性層４０６から第２ゲート電極４０４へ電子が注入できるようなエネルギー障壁を有する膜厚となるように形成することが好ましい。 Next, an insulating layer 405 that covers the second gate electrode 404 is formed. There is no particular limitation on a method for forming the insulating layer 405. For example, an insulating material such as silicon oxide or silicon nitride may be formed by a CVD method or the like. Note that the insulating layer 405 is preferably formed to have a thickness with an energy barrier so that electrons can be injected from the active layer 406 to the second gate electrode 404 when the semiconductor device is operated.

次に、絶縁層４０５の上に活性層４０６を形成する。活性層４０６の形成方法について特に限定はないが、実施の形態１に記載の活性層１０４と同様、図２に示すような成膜装置を用いて、半導体層を成膜した後、これを所望の形状に加工することによって形成することが好ましい。ここで、活性層４０６について特に限定はなく、例えばペンタセン等を用いて形成すればよい。 Next, the active layer 406 is formed over the insulating layer 405. Although there is no particular limitation on the method for forming the active layer 406, as in the active layer 104 described in Embodiment 1, a semiconductor layer is formed using a film formation apparatus as illustrated in FIG. It is preferable to form by processing into the shape. Here, the active layer 406 is not particularly limited, and may be formed using, for example, pentacene.

また、成膜時に処理器内に付着した原料は、処理器内を原料の昇華温度よりも高くなるように調節した状態で、窒素ガス又はその他の不活性ガスを流すことによって除去するのが好ましい。このように、成膜後に処理器内に付着した原料を除去することで、不純物の混入が少なく、良好な特性を示す膜を形成することができる。 Further, the raw material adhering to the inside of the processor during film formation is preferably removed by flowing nitrogen gas or other inert gas while the inside of the processor is adjusted to be higher than the sublimation temperature of the raw material. . In this manner, by removing the material attached to the processing vessel after the film formation, a film with less impurities and less favorable characteristics can be formed.

次に活性層４０６の上に、電極４０７、４０８を形成する。電極４０７、４０８について特に限定は無く、金、銀等の無機導電物の他、ＰＥＤＯＴ等を含む有機導電等を用いて形成すればよい。また、電極４０７、４０８の形成方法についても特に限定はなく、スパッタリング装置や蒸着装置等の成膜装置を用いて形成した導電層を、所望の形状に加工することによって形成してもよいし、または導電物を含む液滴をタイミングや位置を調節しながら吐出して所望の形状になるように描画するインクジェット法等によって形成してもよい。 Next, electrodes 407 and 408 are formed on the active layer 406. The electrodes 407 and 408 are not particularly limited, and may be formed using an organic conductive material including PEDOT or the like in addition to an inorganic conductive material such as gold or silver. In addition, the method for forming the electrodes 407 and 408 is not particularly limited, and the conductive layer formed using a film forming apparatus such as a sputtering apparatus or a vapor deposition apparatus may be formed by processing into a desired shape. Alternatively, it may be formed by an ink jet method or the like in which droplets containing a conductive material are ejected while adjusting timing and position to draw a desired shape.

ここで、電極４０７、４０８を形成する前に、活性層４０６上に自己組織化膜を形成し、電極４０７、４０８と活性層４０６との間に自己組織化膜を設けてもよい。これによって、活性層４０６と電極４０７、４０８とのコンタクト抵抗を低下させることができる。ここで、自己組織化膜は、アミノ基を有するアルキルシラン等を用いて形成することができる。具体的には、オクタデシルトリクロロシラン、、（３−アミノプロピル）トリメトキシシラン、Ｎ−２（アミノエチル）γ−アミノプロピルメチルジメトキシシラン、Ｎ−２（アミノエチル）γ−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン等を用いて形成することができる。 Here, before the electrodes 407 and 408 are formed, a self-assembled film may be formed on the active layer 406, and the self-assembled film may be provided between the electrodes 407 and 408 and the active layer 406. As a result, the contact resistance between the active layer 406 and the electrodes 407 and 408 can be reduced. Here, the self-assembled film can be formed using alkylsilane having an amino group or the like. Specifically, octadecyltrichlorosilane, (3-aminopropyl) trimethoxysilane, N-2 (aminoethyl) γ-aminopropylmethyldimethoxysilane, N-2 (aminoethyl) γ-aminopropyltrimethoxysilane, It can be formed using 3-aminopropyltrimethoxysilane or the like.

以上のようにして作製した半導体装置は、第１ゲート電極４０２、電極４０７、４０８を有する三端子の記憶素子を含むものである。ここで、電極４０７、４０８は、一方がソースとして、他方がドレインとして機能する。そして、本形態の半導体装置は、第２ゲート電極４０４へ電子を捕獲、若しくは第２のゲート電極４０４から電子を解放することで、データの消去、書込を行う機能を有するものである。このように、第１ゲート電極４０２は、所謂コントロールゲートとして機能し、また第２ゲート電極４０４は所謂フローティングゲートとして機能する。 The semiconductor device manufactured as described above includes a three-terminal memory element having the first gate electrode 402 and the electrodes 407 and 408. Here, one of the electrodes 407 and 408 functions as a source and the other functions as a drain. The semiconductor device of this embodiment has a function of erasing and writing data by capturing electrons in the second gate electrode 404 or releasing electrons from the second gate electrode 404. Thus, the first gate electrode 402 functions as a so-called control gate, and the second gate electrode 404 functions as a so-called floating gate.

なお、本形態では、活性層を形成した後、その上にソース若しくはドレインとして機能する電極を形成しているが、これに限らず、例えば実施の形態２のように、ソース若しくはドレインとして機能する電極を形成した後、それらの少なくとも一部を覆うように活性層を形成しても構わない。 In this embodiment, after the active layer is formed, an electrode functioning as a source or drain is formed thereon. However, the present invention is not limited to this. For example, as in Embodiment 2, the electrode functions as a source or drain. After the electrodes are formed, an active layer may be formed so as to cover at least a part of them.

以上のようにして、作製した本発明の半導体装置は、不純物の混入が少なく、良好な特性を示す活性層４０６を有する為、動作特性が良く、信頼性の高いものである。 As described above, the manufactured semiconductor device of the present invention has good operation characteristics and high reliability because the semiconductor device of the present invention has an active layer 406 which has less impurities and has good characteristics.

（実施の形態４）
本発明の半導体装置を含む液晶装置の態様について、図５を用いて説明する。 (Embodiment 4)
A mode of a liquid crystal device including the semiconductor device of the present invention will be described with reference to FIGS.

図５は液晶装置を模式的に表した上面図である。本形態の液晶装置は、素子基板５０１と対向基板５０２とが対向するように貼り合わせられて成る。本形態の液晶装置は、画素部５０３を有する。そして、画素部５０３の一端に沿うように設けられた端子部５０４には、フレキシブルプリント配線（ＦＰＣ）５０５が装着され、フレキシブルプリント配線５０５を介して駆動回路から画素部５０３に信号が入力される。なお、本形態のように、駆動回路とフレキシブルプリント配線とは独立して設けられていてもよいし、または配線パターンが形成されたＦＰＣ上にＩＣチップが実装されたＴＣＰ等の様に複合していてもよい。 FIG. 5 is a top view schematically showing the liquid crystal device. The liquid crystal device of this embodiment is formed by bonding an element substrate 501 and a counter substrate 502 so as to face each other. The liquid crystal device of this embodiment includes a pixel portion 503. A flexible printed wiring (FPC) 505 is attached to a terminal portion 504 provided along one end of the pixel portion 503, and a signal is input from the drive circuit to the pixel portion 503 through the flexible printed wiring 505. . Note that, as in this embodiment, the drive circuit and the flexible printed wiring may be provided independently, or may be combined such as TCP in which an IC chip is mounted on an FPC on which a wiring pattern is formed. It may be.

画素部５０３について特に限定はなく、例えば図６（Ａ）または図６（Ｂ）の断面図で表されるように、液晶素子とそれを駆動するためのトランジスタとを含む。図６（Ａ）と図６（Ｂ）とは、それぞれ、液晶装置の断面構造の態様であり、含まれるトランジスタの構造が異なる。 The pixel portion 503 is not particularly limited, and includes a liquid crystal element and a transistor for driving the liquid crystal element as shown in the cross-sectional view of FIG. 6A or 6B, for example. FIG. 6A and FIG. 6B each illustrate a cross-sectional structure of the liquid crystal device, and the structures of the included transistors are different.

図６（Ａ）の断面図で表される液晶装置は、実施の形態１の半導体装置と同様に活性層５２４の上にソース若しくはドレインとして機能する電極５２５、５２６を有するトランジスタ５２７が設けられた素子基板５２１を有する。また、液晶素子は、画素電極５２９と対向電極５３２との間に液晶層５３４を挟んで成る。画素電極５２９、対向電極５３２のそれぞれにおいて液晶層５３４と接する側の表面には、配向膜５３０、５３３が設けられている。液晶層５３４には、スペーサ５３５が分散し、セルギャップを保っている。トランジスタ５２７は、コンタクトホールが設けられた絶縁層５２８によって覆われており、電極５２６と画素電極５２９とは電気的に接続している。ここで、対向電極５３２は、対向基板５３１によって支持されている。また、トランジスタ５２７において、活性層５２４とゲート電極５２２とは、間にゲート絶縁層５２３を挟んで重畳している。 In the liquid crystal device illustrated in the cross-sectional view of FIG. 6A, a transistor 527 including electrodes 525 and 526 functioning as a source or a drain is provided over the active layer 524 as in the semiconductor device of Embodiment 1. An element substrate 521 is included. In addition, the liquid crystal element includes a liquid crystal layer 534 sandwiched between a pixel electrode 529 and a counter electrode 532. Alignment films 530 and 533 are provided on the surfaces of the pixel electrode 529 and the counter electrode 532 that are in contact with the liquid crystal layer 534. Spacers 535 are dispersed in the liquid crystal layer 534 to maintain a cell gap. The transistor 527 is covered with an insulating layer 528 provided with a contact hole, and the electrode 526 and the pixel electrode 529 are electrically connected. Here, the counter electrode 532 is supported by the counter substrate 531. In the transistor 527, the active layer 524 and the gate electrode 522 overlap with each other with the gate insulating layer 523 interposed therebetween.

また、図６（Ｂ）の断面図で表される液晶装置は、実施の形態２の半導体装置と同様にソース若しくはドレインとして機能する電極５５５、５５４の少なくとも一部が活性層５５６によって覆われた構造を有するトランジスタ５５７を含む素子基板５５１を有する。また、液晶素子は、画素電極５５９と対向電極５６２との間に液晶層５６４を挟んで成る。画素電極５５９、対向電極５６２のそれぞれにおいて液晶層５６４と接する側の表面には、配向膜５６０、５６３が設けられている。液晶層５６４には、スペーサ５６５が分散し、セルギャップを保っている。トランジスタ５５７は、コンタクトホールが設けられた絶縁層５５８ａ、５５８ｂによって覆われており、電極５５４と画素電極５５９とは電気的に接続している。なお、トランジスタを覆う絶縁層は、図６（Ｂ）のように絶縁層５５８ａと絶縁層５５８ｂとから成る多層であってもよいし、または図６（Ａ）のように絶縁層５２８から成る単層であってもよい。また、図６（Ｂ）のように、トランジスタを覆う絶縁層は、絶縁層５５８ｂのように表面が平坦化された層であってもよい。ここで、対向電極５６２は、対向基板５６１によって支持されている。また、トランジスタ５５７において、活性層５５６とゲート電極５５２とは、間にゲート絶縁層５５３を挟んで重畳している。 In the liquid crystal device shown in the cross-sectional view of FIG. 6B, at least part of the electrodes 555 and 554 functioning as a source or a drain is covered with the active layer 556 as in the semiconductor device of Embodiment 2. An element substrate 551 including a transistor 557 having a structure is included. In addition, the liquid crystal element includes a liquid crystal layer 564 sandwiched between a pixel electrode 559 and a counter electrode 562. Alignment films 560 and 563 are provided on surfaces of the pixel electrode 559 and the counter electrode 562 that are in contact with the liquid crystal layer 564, respectively. Spacers 565 are dispersed in the liquid crystal layer 564 to maintain a cell gap. The transistor 557 is covered with insulating layers 558a and 558b provided with contact holes, and the electrode 554 and the pixel electrode 559 are electrically connected to each other. Note that the insulating layer covering the transistor may be a multilayer formed of an insulating layer 558a and an insulating layer 558b as shown in FIG. 6B, or a single layer of an insulating layer 528 as shown in FIG. 6A. It may be a layer. Further, as illustrated in FIG. 6B, the insulating layer covering the transistor may be a layer whose surface is planarized like the insulating layer 558b. Here, the counter electrode 562 is supported by the counter substrate 561. In the transistor 557, the active layer 556 and the gate electrode 552 overlap with the gate insulating layer 553 interposed therebetween.

なお、液晶装置の構成について特に限定は無く、本形態で示した態様の他、例えば、素子基板上に、駆動回路が設けられたものであってもよい。 Note that there is no particular limitation on the structure of the liquid crystal device, and a driving circuit may be provided over an element substrate, for example, in addition to the embodiment described in this embodiment.

以上のような液晶装置は、図７（Ａ）、（Ｂ）、（Ｃ）に示すように、電話機や、テレビ受像機等に実装される表示装置として用いることができる。また、ＩＤカードの様な個人情報を管理する機能を有するカード等に実装してもよい。 The liquid crystal device as described above can be used as a display device mounted on a telephone, a television receiver, or the like, as shown in FIGS. 7A, 7B, and 7C. Moreover, you may mount in the card etc. which have a function which manages personal information like an ID card.

図７（Ａ）は電話機の図であり、本体５５５２には表示部５５５１と、音声出力部５５５４、音声入力部５５５５、操作スイッチ５５５６、５５５７、アンテナ５５５３等によって構成されている。この電話機は、動作特性が良く、信頼性の高いものである。本発明の半導体装置を表示部に組み込むことでこのような電話機を完成できる。 FIG. 7A is a diagram of a telephone set. A main body 5552 includes a display portion 5551, an audio output portion 5554, an audio input portion 5555, operation switches 5556 and 5557, an antenna 5553, and the like. This telephone has good operating characteristics and high reliability. Such a telephone can be completed by incorporating the semiconductor device of the present invention into the display portion.

図７（Ｂ）は、本発明を適用して作製したテレビ受像機であり、表示部５５３１、筐体５５３２、スピーカー５５３３などによって構成されている。このテレビ受像機は、動作特性が良く、信頼性の高いものである。本発明の半導体装置を表示部に組み込むことでこのようなテレビ受像機を完成できる。 FIG. 7B illustrates a television set manufactured by applying the present invention, which includes a display portion 5531, a housing 5532, a speaker 5533, and the like. This television receiver has good operation characteristics and high reliability. Such a television receiver can be completed by incorporating the semiconductor device of the present invention into the display portion.

図７（Ｃ）は、本発明を適用して作製したＩＤカードであり、支持体５５４１、表示部５５４２、支持体５５４１内に組み込まれた集積回路チップ５５４３等によって構成されている。なお、表示部５５４２を駆動するための集積回路５５４４、５５４５についても支持体５５４１内に組み込まれている。このＩＤカードは、信頼性の高いものである。また、例えば、表示部５５４２において、集積回路チップ５５４３において入出力された情報を表示し、どのような情報が入出力されたかを確認することができる。 FIG. 7C illustrates an ID card manufactured by applying the present invention, which includes a support body 5541, a display portion 5542, an integrated circuit chip 5543 incorporated in the support body 5541, and the like. Note that integrated circuits 5544 and 5545 for driving the display portion 5542 are also incorporated in the support body 5541. This ID card is highly reliable. Further, for example, information input / output in the integrated circuit chip 5543 can be displayed on the display portion 5542 to check what information is input / output.

（実施の形態５）
本発明の半導体装置を含む記憶装置について図８のブロック図を用いて説明する。 (Embodiment 5)
A memory device including the semiconductor device of the present invention will be described with reference to the block diagram of FIG.

図８は、実施の形態３に記載したものと同様の記憶素子を含む記憶装置の回路図である。メモリセルアレイ８０１において、記憶素子８０２は、行方向、列方向に配列されている。そして、同列に並んだ記憶素子８０２のそれぞれに含まれるゲート電極は、共通のワード線８０３に接続している。また、同行に並んだ記憶素子８０２のそれぞれに含まれるドレイン電極は、共通のビット線８０４に接続している。 FIG. 8 is a circuit diagram of a memory device including a memory element similar to that described in Embodiment 3. In the memory cell array 801, the memory elements 802 are arranged in the row direction and the column direction. The gate electrodes included in the memory elements 802 arranged in the same column are connected to the common word line 803. Further, the drain electrode included in each of the memory elements 802 arranged in the same row is connected to the common bit line 804.

メモリセルアレイ８０１内に記憶されたデータ、若しくはメモリセルアレイ８０１内に記憶するデータは、周辺回路８０５、８０６によって、読み出し若しくは書込される。 Data stored in the memory cell array 801 or data stored in the memory cell array 801 is read or written by the peripheral circuits 805 and 806.

このような、記憶装置は、例えば図９のコンピュータに実装することができる。図９は、本発明を適用して作製したノート型のコンピュータであり、本体５５２１、筐体５５２２、表示部５５２３、キーボード５５２４などによって構成されている。本発明の半導体装置を内部に組み込むことでこのようなコンピュータを完成できる。 Such a storage device can be implemented, for example, in the computer of FIG. FIG. 9 illustrates a laptop computer manufactured by applying the present invention, which includes a main body 5521, a housing 5522, a display portion 5523, a keyboard 5524, and the like. Such a computer can be completed by incorporating the semiconductor device of the present invention inside.

本発明の半導体装置の製造方法について説明する図。8A and 8B illustrate a method for manufacturing a semiconductor device of the present invention. 本発明の実施に用いる成膜装置の図。The figure of the film-forming apparatus used for implementation of this invention. 本発明の半導体装置の製造方法について説明する図。8A and 8B illustrate a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の製造方法について説明する図。8A and 8B illustrate a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置を含む液晶装置の上面図。4 is a top view of a liquid crystal device including a semiconductor device of the present invention. FIG. 本発明の半導体装置を含む液晶装置の断面図。FIG. 14 is a cross-sectional view of a liquid crystal device including a semiconductor device of the present invention. 本発明を適用した電子機器等の図。The figure of electronic equipment etc. to which the present invention is applied. 本発明の半導体装置を含む記憶装置の図。FIG. 11 is a diagram of a memory device including a semiconductor device of the present invention. 本発明を適用した電子機器の図。The figure of the electronic device to which this invention is applied. 本発明の実施に用いる成膜装置の図。The figure of the film-forming apparatus used for implementation of this invention.

Explanation of symbols

１０１基板
１０２ゲート電極
１０３ゲート絶縁層
１０４活性層
１０５電極
２０１チューブ
２０２チューブ
２０３ヒーター
２０４ボート
２０５坩堝
２０６ヒーター
２０７シャッター
２０８回収ボックス
２０９冷却器
３０１基板
３０２ゲート電極
３０３ゲート絶縁層
３０４電極
３０５ソースまたはドレイン
３０６活性層
４０１基板
４０２ゲート電極
４０３ゲート絶縁層
４０４ゲート電極
４０６活性層
４０５絶縁層
４０７電極
５０１素子基板
５０２対向基板
５０３画素部
５０４端子部
５０５フレキシブルプリント配線
５２１素子基板
５２２ゲート電極
５２３ゲート絶縁層
５２４活性層
５２５電極
５２６電極
５２７トランジスタ
５２８絶縁層
５２９画素電極
５３０配向膜
５３１対向基板
５３２対向電極
５３３配向膜
５３４液晶層
５３５スペーサ
５５１素子基板
５５２ゲート電極
５５３ゲート絶縁層
５５４電極
５５５電極
５５６活性層
５５７トランジスタ
５５８ａ絶縁層
５５８ｂ絶縁層
５５９画素電極
５６０配向膜
５６１対向基板
５６２対向電極
５６３配向膜
５６４液晶層
５６５スペーサ
５５５１表示部
５５５２本体
５５５３アンテナ
５５５４音声出力部
５５５５音声入力部
５５５６操作スイッチ
５５３１表示部
５５３２筐体
５５３３スピーカー
５５４１支持体
５５４２表示部
５５４３集積回路チップ
５５４４駆動回路
５５４５駆動回路
８０１メモリセルアレイ
８０２記憶素子
８０３ワード線
８０４ビット線
８０５周辺回路
８０６周辺回路
５５２１本体
５５２２筐体
５５２３表示部
５５２４キーボード 101 Substrate 102 Gate electrode 103 Gate insulating layer 104 Active layer 105 Electrode 201 Tube 202 Tube 203 Heater 204 Boat 205 Crucible 206 Heater 207 Shutter 208 Recovery box 209 Cooler 301 Substrate 302 Gate electrode 303 Gate insulating layer 304 Electrode 305 Source or drain 306 Active layer 401 Substrate 402 Gate electrode 403 Gate insulating layer 404 Gate electrode 406 Active layer 405 Insulating layer 407 Electrode 501 Element substrate 502 Counter substrate 503 Pixel portion 504 Terminal portion 505 Flexible printed wiring 521 Element substrate 522 Gate electrode 523 Gate insulating layer 524 Active Layer 525 Electrode 526 Electrode 527 Transistor 528 Insulating layer 529 Pixel electrode 530 Alignment film 531 Counter substrate 532 Counter electrode 533 Alignment film 5 4 liquid crystal layer 535 spacer 551 element substrate 552 gate electrode 553 gate insulating layer 554 electrode 555 electrode 556 active layer 557 transistor 558a insulating layer 558b insulating layer 559 pixel electrode 560 alignment film 561 counter substrate 562 counter electrode 563 alignment film 564 liquid crystal layer 565 spacer 5551 Display unit 5552 Main body 5553 Antenna 5554 Audio output unit 5555 Audio input unit 5556 Operation switch 5531 Display unit 5532 Housing 5533 Speaker 5541 Support body 5542 Display unit 5543 Integrated circuit chip 5544 Driver circuit 5545 Driver circuit 801 Memory cell array 802 Memory element 803 Word Line 804 Bit line 805 Peripheral circuit 806 Peripheral circuit 5521 Main body 5522 Housing 5523 Display portion 5524 Keyboard

Claims

A crucible containing raw materials,
A first portion on the crucible where a workpiece is provided;
A first tube having the crucible and the first portion disposed inside, and having an opening at the top of the first portion;
A second tube in which the first tube is arranged on the inner side and the tip has a curvature such that the center of the tip protrudes ;
A first heater for heating the first portion and a second heater for heating the raw material, which are provided outside the second tube;
A shutter provided between the crucible in the first tube and the object to be processed ,
Above the opening of the first tube is provided so that the tip of the second tube overlaps,
The inner diameter of the second tube is larger than the outer diameter of the first tube,
The material sublimed immediately after heating by the second heater, a predetermined time, by closing the shutter, stopped the deposition on the article to be treated,
After the predetermined time has elapsed, the raw material sublimated by opening the shutter is introduced into the first tube together with the first gas, and is deposited on the object to be processed, whereby the organic semiconductor layer Is deposited,
During the formation of the organic semiconductor layer, the first gas flows from below the first tube to the opening, and between the inner wall of the second tube and the outer wall of the first tube from the opening. Exhausted through the
During the formation of the organic semiconductor layer, the raw material exhausted together with the first gas is cooled, agglomerated, and collected.

A crucible containing raw materials,
A first portion on the crucible where a workpiece is provided;
A first tube having the crucible and the first portion disposed inside, and having an opening at the top of the first portion such that the center of the tip portion protrudes ;
A first tube disposed inside, a second tube having a curvature at the tip;
A first heater for heating the first portion and a second heater for heating the raw material, which are provided outside the second tube;
A shutter provided between the crucible in the first tube and the object to be processed ,
Above the opening of the first tube is provided so that the tip of the second tube overlaps,
The inner diameter of the second tube is larger than the outer diameter of the first tube,
The material sublimed immediately after heating by the second heater, a predetermined time, by closing the shutter, stopped the deposition on the article to be treated,
After the predetermined time has elapsed, the raw material sublimated by opening the shutter is introduced into the first tube together with the first gas, and is deposited on the object to be processed, whereby the organic semiconductor layer Is deposited,
During the formation of the organic semiconductor layer, the first gas flows from below the first tube to the opening, and between the inner wall of the second tube and the outer wall of the first tube from the opening. Exhausted through the
During the formation of the organic semiconductor layer, the raw material exhausted together with the first gas is cooled, aggregated, recovered,
During the formation of the organic semiconductor layer, the heating temperature of the first heater is lower than the heating temperature of the second heater.

In claim 2,
During the formation of the organic semiconductor layer, the organic material is heated by the first heater so that the temperature of the object to be processed is 70 ° C. to 130 ° C. lower than the temperature during sublimation of the raw material. Semiconductor layer deposition apparatus.

In any one of Claims 1 thru | or 3,
The organic semiconductor layer deposition apparatus, wherein the first part is provided with a plurality of the objects to be processed.

In any one of Claims 1 thru | or 4,
In the first tube, the object to be processed is provided so that the normal direction of the film forming surface of the object to be processed and the direction of gravity are parallel to each other. .

In any one of Claims 1 thru | or 4,
In the first tube, the object to be processed is provided so that the film forming surface of the object to be processed and the direction of gravity are parallel to each other.