JP5263915B2 - Capacitor element manufacturing method - Google Patents

Capacitor element manufacturing method Download PDF

Info

Publication number
JP5263915B2
JP5263915B2 JP2006185096A JP2006185096A JP5263915B2 JP 5263915 B2 JP5263915 B2 JP 5263915B2 JP 2006185096 A JP2006185096 A JP 2006185096A JP 2006185096 A JP2006185096 A JP 2006185096A JP 5263915 B2 JP5263915 B2 JP 5263915B2
Authority
JP
Japan
Prior art keywords
dielectric
dielectric layer
electrode layer
capacitor element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006185096A
Other languages
Japanese (ja)
Other versions
JP2008016578A (en
Inventor
佳彦 今中
信幸 林
正寿 竹野内
純 明渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fujitsu Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fujitsu Ltd
Priority to JP2006185096A priority Critical patent/JP5263915B2/en
Publication of JP2008016578A publication Critical patent/JP2008016578A/en
Application granted granted Critical
Publication of JP5263915B2 publication Critical patent/JP5263915B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Ceramic Capacitors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a capacitor element that can substantially improve the dielectric constant of a dielectric material film, and also can control the deterioration of insulation characteristics. <P>SOLUTION: A lower electrode layer 12, a dielectric material layer 13, and an upper electrode layer 14 are sequentially laminated on a substrate 11. The dielectric material layer 13 is formed by an aerosol deposition method, by utilizing a fine particle material of fine particle formed of a composite material of a dielectric material member and a conductive material. The fine particle material may adopt ceramic particles, covered at least at a part of the surface with the conductive material, conductive particles covered at least at a part of the surface with the ceramic material, and fine particles on which the conductive particle and ceramic particle are mutually deposited. The dielectric material layer 13 has a structure where the fine particle is solidified through the application of impacts, and a conductor 16b is dispersed at random and is connected electrically to each other inside a dielectric material 16a. <P>COPYRIGHT: (C)2008,JPO&amp;INPIT

Description

本発明は、エアロゾル化した微粒子材料を吹き付けて衝撃・固化した誘電体膜を備えるキャパシタ素子の製造方法に関する。   The present invention relates to a method of manufacturing a capacitor element including a dielectric film that is impacted and solidified by spraying an aerosolized fine particle material.

パソコンや、オフコン、携帯電話、PDA等の情報処理関連電子機器、通信関連電子機器および半導体製造装置等の制御機械装置の中に組み込まれている実装用基板・パッケージ、メモリ・ロジック等の半導体、実装用個別電子部品には、記憶・演算等の能動的機能、アンテナ、フィルター、コンデンサ等の受動機能を実現させるための種々の誘電体セラミックが膜状・バルク状で形成されている。これらのデバイス・部品では、誘電体セラミックに、金属や半導体の無機系材料や、ガラスエポキシ樹脂などの有機系材料などを複合化・多層化することによって集積化して構成されている。   Information processing related electronic equipment such as personal computers, office computers, mobile phones, PDAs, etc., communication related electronic equipment and semiconductors such as mounting boards and packages incorporated in control machine equipment such as semiconductor manufacturing equipment, semiconductors such as memory and logic, In the individual electronic components for mounting, various dielectric ceramics for realizing active functions such as memory / calculation and passive functions such as an antenna, a filter, and a capacitor are formed in a film or a bulk. These devices / parts are configured by integrating dielectric ceramics with inorganic materials such as metals and semiconductors, organic materials such as glass epoxy resins, and the like by combining and multilayering them.

セラミック微粒子材料を基板等に噴射することにより、衝撃・固化して基板上にセラミック膜を形成可能なエアロゾルデポジション法が提案されている。エアロゾルデポジション法は、振動により舞い上がったセラミック微粒子がエアロゾルを形成し、そのエアロゾルをガスで搬送し、ノズルから基板に高速で噴射する成膜方法である。エアロゾルデポジション法は、室温で成膜可能なため、複合材料を形成可能な方法として注目されている(例えば、特許文献1または2参照。)。   There has been proposed an aerosol deposition method capable of forming a ceramic film on a substrate by impact and solidification by injecting a ceramic fine particle material onto the substrate or the like. The aerosol deposition method is a film forming method in which ceramic fine particles raised by vibrations form an aerosol, the aerosol is transported with a gas, and sprayed from a nozzle to a substrate at a high speed. The aerosol deposition method is attracting attention as a method capable of forming a composite material because it can be formed at room temperature (see, for example, Patent Document 1 or 2).

特許文献1では、誘電体微粒子材料と導電性微粒子材料とを同時に噴射して形成した誘電体層を有するキャパシタ素子が提案されている。誘電体層は、誘電体微粒子間に導電性微粒子が入り込むことで、多数の微小なキャパシタが電気的に並列に接続されたようになるため、実質的な誘電率が増加すると推察されている。
特開2005−109017号公報 特開2005−005645号公報
Patent Document 1 proposes a capacitor element having a dielectric layer formed by simultaneously spraying a dielectric fine particle material and a conductive fine particle material. It is presumed that the dielectric layer has a substantial increase in dielectric constant because conductive fine particles enter between the fine dielectric particles so that a large number of minute capacitors are electrically connected in parallel.
JP 2005-109017 A JP-A-2005-005645

しかしながら、上記特許文献1では、誘電体微粒子材料と導電性微粒子材料とを同時に噴射して形成しているため、微視的には誘電体微粒子材料と導電性微粒子材料とが不均一になる領域が形成され易く、このような場合、絶縁特性が劣化してリーク電流が増加するという問題がある。   However, in Patent Document 1, since the dielectric fine particle material and the conductive fine particle material are formed by jetting simultaneously, a region where the dielectric fine particle material and the conductive fine particle material are non-uniformly microscopically. In such a case, there is a problem that the insulation characteristics deteriorate and the leakage current increases.

そこで、本発明は上記の懸念に鑑みてなされたもので、本発明の目的は、誘電体膜の実質的な誘電率を向上すると共に、絶縁特性の劣化を抑制可能なキャパシタ素子の製造方法を提供することである。   Accordingly, the present invention has been made in view of the above-mentioned concerns, and an object of the present invention is to improve a substantial dielectric constant of a dielectric film and to provide a capacitor element manufacturing method capable of suppressing deterioration of insulation characteristics. Is to provide.

本発明の一観点によれば、第1の電極層を形成する工程と、該第1の電極層の表面に誘電体層を形成する工程と、該誘電体層上に第2の電極層を形成する工程とを含み、前記第1の電極層の形成工程と前記誘電体層の形成工程との間、および前記誘電体層の形成工程と前記第2の電極層の形成工程との間の少なくともいずれか一方の間に、誘電体材料のみからなる微粒子のエアロゾルを形成し、該エアロゾルを前記第1の電極層あるいは前記誘電体層の表面に吹き付ける工程をさらに含み、前記誘電体層を形成する工程は、誘電体材料と導電性材料との複合材料からなる微粒子をエアロゾル化し、エアロゾル化された微粒子材料を前記第1の電極層の表面に吹き付けて堆積させることを特徴とするキャパシタ素子の製造方法が提供される。 According to one aspect of the present invention, a step of forming a first electrode layer, a step of forming a dielectric layer on the surface of the first electrode layer, and a second electrode layer on the dielectric layer A step of forming, between the step of forming the first electrode layer and the step of forming the dielectric layer, and between the step of forming the dielectric layer and the step of forming the second electrode layer The method further includes forming a fine particle aerosol made of only a dielectric material between at least one of the dielectric material and spraying the aerosol onto the surface of the first electrode layer or the dielectric layer, thereby forming the dielectric layer. to process the fine particles of composite material of a dielectric material and a conductive material aerosolized, the capacitor element, characterized in that depositing by blowing aerosolized particulate material to the surface of the first electrode layer A manufacturing method is provided.

本発明によれば、誘電体材料と導電性材料との複合材料からなる微粒子をエアロゾル化させて電極層に吹き付けて衝撃・固化させる。そのため、微視的には誘電体部と導電部とが交互に堆積した状態になり、微小なキャパシタが多数接続された構造が形成されていると推定される。さらに、誘電体部および導電部は、それぞれ個々の微粒子の誘電体材料および導電性材料に由来するので、誘電体層中に均一に配置される。したがって、誘電体層の絶縁特性の劣化を抑制できる。よって、誘電体層の実質的な誘電率が増加すると共に、絶縁特性の劣化を抑制可能なキャパシタ素子を形成できる。   According to the present invention, fine particles made of a composite material of a dielectric material and a conductive material are aerosolized and sprayed onto the electrode layer to be impacted and solidified. Therefore, microscopically, dielectric parts and conductive parts are alternately deposited, and it is estimated that a structure in which a large number of minute capacitors are connected is formed. Further, since the dielectric portion and the conductive portion are derived from the dielectric material and conductive material of the respective fine particles, they are uniformly arranged in the dielectric layer. Therefore, it is possible to suppress the deterioration of the insulating characteristics of the dielectric layer. Therefore, it is possible to form a capacitor element capable of increasing the substantial dielectric constant of the dielectric layer and suppressing the deterioration of the insulation characteristics.

本発明によれば、誘電体膜の実質的な誘電率を向上すると共に、絶縁特性の劣化を抑制可能なキャパシタ素子の製造方法を提供できる。   ADVANTAGE OF THE INVENTION According to this invention, while improving the substantial dielectric constant of a dielectric film, the manufacturing method of the capacitor element which can suppress deterioration of an insulation characteristic can be provided.

以下、必要に応じて図面を参照しつつ本発明をさらに具体的に説明する。   Hereinafter, the present invention will be described more specifically with reference to the drawings as necessary.

(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る製造方法によるキャパシタ素子の断面図である。図1を参照するに、本実施の形態に係る製造方法によるキャパシタ素子10は、基板11と、基板11上に下部電極層12、誘電体層13、上部電極層14が順次積層された構成となっている。
(First embodiment)
FIG. 1 is a cross-sectional view of a capacitor element manufactured by the manufacturing method according to the first embodiment of the present invention. Referring to FIG. 1, a capacitor element 10 according to the manufacturing method according to the present embodiment has a structure in which a substrate 11 and a lower electrode layer 12, a dielectric layer 13, and an upper electrode layer 14 are sequentially stacked on the substrate 11. It has become.

本願発明者は、鋭意検討の結果、エアロゾルデポジション法(以下「AD法」と略称する。)を用いて、誘電体材料と導電性材料との複合材料からなる微粒子を使用して、キャパシタ素子の誘電体層を形成すると、誘電体材料だけの微粒子を使用した場合と比較して、静電容量が著しく増大することを見出した。さらに、誘電体微粒子材料と導電性微粒子材料を独立にエアロゾル化して吹き付けて形成した誘電体層と比較して、均質で、より特性が安定した誘電体層が形成できることを見出した。そのメカニズムは以下のように推察される。   As a result of earnest study, the inventor of the present application uses a fine particle made of a composite material of a dielectric material and a conductive material by using an aerosol deposition method (hereinafter abbreviated as “AD method”), and a capacitor element. It was found that when the dielectric layer is formed, the capacitance is remarkably increased as compared with the case where fine particles of only the dielectric material are used. Furthermore, the present inventors have found that a dielectric layer having a more uniform and more stable characteristic can be formed as compared with a dielectric layer formed by spraying a dielectric fine particle material and a conductive fine particle material independently by aerosolization. The mechanism is guessed as follows.

図2はキャパシタ素子の模式的な要部断面図である。図2を参照するに、誘電体層13は、誘電体材料が固化して形成された誘電体部16a中に、導電性材料が形成する導電体部16bがランダムに分散しながら互いに電気的に接続され、導電体部16bは下部電極層12あるいは上部電極層14に電気的に接続されている構造を有すると推察される。   FIG. 2 is a schematic cross-sectional view of the main part of the capacitor element. Referring to FIG. 2, the dielectric layers 13 are electrically connected to each other while the conductor portions 16b formed of the conductive material are randomly dispersed in the dielectric portions 16a formed by solidifying the dielectric material. It is assumed that the conductor portion 16b has a structure in which the conductor portion 16b is electrically connected to the lower electrode layer 12 or the upper electrode layer 14.

図3は、図2に示すキャパシタ素子の等価回路図である。図3を図2と共に参照するに、誘電体層13中には、多数の微小キャパシタ18が形成されている。導電体部16b(図2に示す。)が微小キャパシタ18の電極および配線18bとして機能し、誘電体部16a(図2に示す。)が微小キャパシタ18の誘電体層18aとして機能する。微小キャパシタ18は互いに電気的に接続され、下部電極層12あるいは上部電極層14に接続される。誘電体層13はこのような構造をとるため、キャパシタ素子は通常のAD法により形成された誘電体材料だけからなる誘電体層を有する場合よりもの静電容量が増加すると推察される。したがって、誘電体層13は、実質的な誘電率がAD法により形成された誘電体材料だけからなる誘電体層よりも増加していることになる。   FIG. 3 is an equivalent circuit diagram of the capacitor element shown in FIG. Referring to FIG. 3 together with FIG. 2, a large number of microcapacitors 18 are formed in the dielectric layer 13. The conductor portion 16b (shown in FIG. 2) functions as the electrode and wiring 18b of the microcapacitor 18, and the dielectric portion 16a (shown in FIG. 2) functions as the dielectric layer 18a of the microcapacitor 18. The micro capacitors 18 are electrically connected to each other and are connected to the lower electrode layer 12 or the upper electrode layer 14. Since the dielectric layer 13 has such a structure, it is presumed that the capacitance increases more than when the capacitor element has a dielectric layer made of only a dielectric material formed by a normal AD method. Therefore, the dielectric layer 13 has a substantial dielectric constant higher than that of a dielectric layer made of only a dielectric material formed by the AD method.

図1に戻り、本発明の第1の実施の形態に係るキャパシタ素子の製造方法は、基板11上に下部電極層12を形成する工程と、下部電極層12の表面に誘電体層13を形成する工程と、誘電体層13上に上部電極層14を形成する工程からなる。   Returning to FIG. 1, the capacitor element manufacturing method according to the first embodiment of the present invention includes a step of forming the lower electrode layer 12 on the substrate 11, and a formation of the dielectric layer 13 on the surface of the lower electrode layer 12. And a step of forming the upper electrode layer 14 on the dielectric layer 13.

基板11は、例えばシリコン基板、ガラスエポキシ基板などであり、基板の代わりに層間絶縁膜であってもよく、キャパシタ素子を形成した後に除去される工程用基板であってもよい。   The substrate 11 is, for example, a silicon substrate or a glass epoxy substrate, and may be an interlayer insulating film instead of the substrate, or may be a process substrate that is removed after the capacitor element is formed.

下部電極層12および上部電極層14は、導電性材料、例えばAl、Cu、W、Au、Pt、Mo、Pd、Ir等の金属あるいはこれらの合金材料、導電性酸化物材料よりなり、例えばめっき法、スパッタ法、真空蒸着法、CVD(化学的気相成長)法などにより形成することができる。   The lower electrode layer 12 and the upper electrode layer 14 are made of a conductive material, for example, a metal such as Al, Cu, W, Au, Pt, Mo, Pd, Ir, or an alloy material thereof, or a conductive oxide material. It can be formed by a method, a sputtering method, a vacuum deposition method, a CVD (chemical vapor deposition) method, or the like.

誘電体層13は、AD法により個々の微粒子が誘電体材料と導電性材料との複合材料からなる微粒子材料を使用して形成された衝撃固化膜である。誘電体層13の厚さは、キャパシタ素子に求められる静電容量や用途に応じて適宜選択されるが、例えば0.3μm〜300μmの範囲から選択される。   The dielectric layer 13 is an impact solidified film formed by using a fine particle material in which individual fine particles are made of a composite material of a dielectric material and a conductive material by an AD method. Although the thickness of the dielectric material layer 13 is suitably selected according to the electrostatic capacitance calculated | required by a capacitor element and a use, it is selected from the range of 0.3 micrometer-300 micrometers, for example.

微粒子材料としては、例えば、(1)表面の少なくとも一部が導電性材料に覆われたセラミック粒子、(2)表面の少なくとも一部がセラミック材料に覆われた導電性粒子、(3)導電性粒子とセラミック粒子とが互いに付着してなる微粒子が挙げられる。   Examples of the particulate material include (1) ceramic particles in which at least part of the surface is covered with a conductive material, (2) conductive particles in which at least part of the surface is covered with a ceramic material, and (3) conductivity. Examples thereof include fine particles in which particles and ceramic particles adhere to each other.

上記(1)の微粒子としては、セラミック粒子の表面に、電気めっき法、無電解めっき法、スパッタ法、および真空蒸着法のうちいずれかの方法により導電性材料を形成した微粒子が挙げられる。導電性材料は、セラミック粒子の表面の一部に形成されていてもよく、表面全部に形成されていてもよい。   Examples of the fine particles of (1) include fine particles in which a conductive material is formed on the surface of ceramic particles by any one of an electroplating method, an electroless plating method, a sputtering method, and a vacuum deposition method. The conductive material may be formed on a part of the surface of the ceramic particles, or may be formed on the entire surface.

また、上記(2)の微粒子としては、導電性粒子の表面に、スパッタ法、化学的気相成長法、熱酸化法、陽極酸化法、およびパルスレーザアブレーション法のうちいずれかの方法によりセラミック材料を形成した微粒子が挙げられる。セラミック材料は、導電性粒子の表面の一部に形成されていてもよく、表面全部に形成されていてもよい。   In addition, as the fine particles of (2), a ceramic material is formed on the surface of conductive particles by any one of sputtering, chemical vapor deposition, thermal oxidation, anodic oxidation, and pulsed laser ablation. And fine particles formed. The ceramic material may be formed on a part of the surface of the conductive particles, or may be formed on the entire surface.

また、上記(3)の微粒子としては、導電性粒子とセラミック粒子とを機械的に混合し衝撃を印加して複合化された微粒子が挙げられる。かかる微粒子の形成には、例えば、ピンミルや、ディスクミル、遠心分級機等の高速回転式衝撃粉砕方式の装置を用いることができる。高速回転式衝撃粉砕方式では、導電性粒子とセラミック粒子を混合して同時に衝撃を与えることで、導電性粒子あるいはセラミック粒子のいずれか一方を核粒子として、他方が核粒子の表面に付着する。この場合、核粒子の平均粒径を付着させる微粒子よりも大きく設定すると好ましい。   Moreover, as the fine particles of (3), fine particles obtained by mechanically mixing conductive particles and ceramic particles and applying an impact are combined. For the formation of such fine particles, for example, a high-speed rotary impact pulverization apparatus such as a pin mill, a disk mill, or a centrifugal classifier can be used. In the high-speed rotational impact pulverization method, conductive particles and ceramic particles are mixed and simultaneously subjected to impact, whereby either the conductive particles or the ceramic particles are used as core particles, and the other adheres to the surface of the core particles. In this case, it is preferable that the average particle size of the core particles is set larger than the fine particles to be adhered.

上記(1)および(3)のセラミック粒子の具体的な材料としては、TiO2、MgO、SiO2、AlN、Al23などのセラミック粒子が挙げられ、さらに、ペロブスカイト構造を有する酸化物セラミック、例えば、Pb系のPbTiO3、PbZrO3、Pb(Zr1-xTix)O3(0≦x≦1)の一般式で示されるPZT、(Pb1-yLay)(Zr1-xTix)O3(0≦x、y≦1)の一般式で示されるPLZT、Pb(Mg1/3Nb2/3)O3、Pb(Ni1/3Nb2/3)O3、Pb(Zn1/3Nb2/3)O3、Ba系のBaTiO3、BaTi49、Ba2Ti920、Ba(Zn1/3Ta2/3)O3、Ba(Zn1/3Nb2/3)O3、Ba(Mg1/3Ta2/3)O3、Ba(Co1/3Ta2/3)O3、Ba(Co1/3Nb2/3)O3、Ba(Ni1/3Ta2/3)O3、(BaSr)TiO3、Ba(TiZr)O3、その他、CaTiO3、CaZrO3、MgTiO3、MgZrO3、Nd2Ti27、SrTiO3、SrZrO3、ZrSnTiO4が挙げられる。 Specific examples of the ceramic particles (1) and (3) include ceramic particles such as TiO 2 , MgO, SiO 2 , AlN, and Al 2 O 3, and oxide ceramics having a perovskite structure. For example, PbT-based PbTiO 3 , PbZrO 3 , PbT (Zr 1−x Ti x ) O 3 (0 ≦ x ≦ 1) represented by the general formula, (Pb 1−y La y ) (Zr 1− PLZT, Pb (Mg 1/3 Nb 2/3 ) O 3 , Pb (Ni 1/3 Nb 2/3 ) O 3 represented by the general formula of x Ti x ) O 3 (0 ≦ x, y ≦ 1) Pb (Zn 1/3 Nb 2/3 ) O 3 , Ba-based BaTiO 3 , BaTi 4 O 9 , Ba 2 Ti 9 O 20 , Ba (Zn 1/3 Ta 2/3 ) O 3 , Ba (Zn) 1/3 Nb 2/3 ) O 3 , Ba (Mg 1/3 Ta 2/3 ) O 3 , Ba (Co 1/3 Ta 2/3 ) O 3 , Ba (Co 1/3 Nb 2/3 ) O 3 Ba (Ni 1/3 Ta 2/3) O 3, (BaSr) TiO 3, Ba (TiZr) O 3, other, CaTiO 3, CaZrO 3, MgTiO 3, MgZrO 3, Nd 2 Ti 2 O 7, SrTiO 3 , SrZrO 3 , and ZrSnTiO 4 .

また、上記(1)および(3)のセラミック粒子の材料は、高誘電率かつ高周波における低損失の点から、TiO2、BaTiO3、BaSrTiO3、BaTiZrO3、BaTi49、Ba2Ti920、Ba(Mg1/3Ta2/3)O3、Ba(Zn1/3Ta2/3)O3、Ba(Zn1/3Nb2/3)O3、ZrSnTiO4、PbZrTiO3、Pb(Mg1/3Nb2/3)O3、及びPb(Ni1/3Nb2/3)O3から選択される1種あるいは2種以上の混合物が好ましい。 The ceramic particles of the above (1) and (3) are made of TiO 2 , BaTiO 3 , BaSrTiO 3 , BaTiZrO 3 , BaTi 4 O 9 , Ba 2 Ti 9 from the viewpoint of high dielectric constant and low loss at high frequency. O 20 , Ba (Mg 1/3 Ta 2/3 ) O 3 , Ba (Zn 1/3 Ta 2/3 ) O 3 , Ba (Zn 1/3 Nb 2/3 ) O 3 , ZrSnTiO 4 , PbZrTiO 3 One or a mixture of two or more selected from Pb (Mg 1/3 Nb 2/3 ) O 3 and Pb (Ni 1/3 Nb 2/3 ) O 3 is preferred.

上記(2)の導電性粒子の表面に形成されるセラミック材料は、上記(1)および(3)のセラミック粒子と同様の材料から選択される。   The ceramic material formed on the surface of the conductive particles (2) is selected from the same materials as the ceramic particles (1) and (3).

また、上記(2)および(3)の導電性粒子の具体的な材料としては、B、Ge、Si、Bi、Ti、Cr、Pt、Pd、In、Ru、Ni、Mo、Co、W、Ir、Al、Au、Cu、Auなどの金属元素やこれらの金属元素からなる合金が挙げられる。   Specific examples of the conductive particles of the above (2) and (3) include B, Ge, Si, Bi, Ti, Cr, Pt, Pd, In, Ru, Ni, Mo, Co, W, Examples thereof include metal elements such as Ir, Al, Au, Cu, and Au, and alloys composed of these metal elements.

さらに、上記(2)および(3)の導電性粒子の具体的な材料としては、RuO2、IrO2、ReO3、SrVO3、SrRuO3、SrMoO3、CaRuO3、BaRuO3、PbRuO3、BiRuO3、LaTaO3、Bi2Ru27などの導電性酸化物、LaB6等が挙げられる。 上記(1)のセラミック粒子の表面に形成される導電性材料は、上記(2)および(3)の導電性粒子と同様の材料から選択される。 Further, specific materials for the conductive particles of the above (2) and (3) include RuO 2 , IrO 2 , ReO 3 , SrVO 3 , SrRuO 3 , SrMoO 3 , CaRuO 3 , BaRuO 3 , PbRuO 3 , BiRuO. 3 , conductive oxides such as LaTaO 3 and Bi 2 Ru 2 O 7 , LaB 6 and the like. The conductive material formed on the surface of the ceramic particle (1) is selected from the same materials as the conductive particles (2) and (3).

導電性粒子は、室温での比抵抗が1×10-2Ω・cm以下であることが好ましく、1×10-3Ω・cm以下であることがさらに好ましい。比抵抗は小さいほどよいが、1×10-7Ω・cm以上に設定される。 The conductive particles preferably have a specific resistance at room temperature of 1 × 10 −2 Ω · cm or less, and more preferably 1 × 10 −3 Ω · cm or less. The specific resistance is preferably as small as possible, but is set to 1 × 10 −7 Ω · cm or more.

また、上記(1)の導電性材料、(2)および(3)の導電性粒子は、それぞれ、セラミック粒子およびセラミック材料の体積を基準として、0.01vol%〜20vol%の範囲に設定され、0.1vol%〜5vol%の範囲に設定されることが好ましい。20vol%より多くなると導電性が顕著となり高周波における誘電損失が増加する。   In addition, the conductive material of (1) and the conductive particles of (2) and (3) are set in a range of 0.01 vol% to 20 vol% based on the volume of the ceramic particles and the ceramic material, respectively. It is preferably set in the range of 0.1 vol% to 5 vol%. If it exceeds 20 vol%, the conductivity becomes remarkable and the dielectric loss at high frequency increases.

また、上記(1)〜(3)の微粒子の平均粒径は、10nm〜10μmの範囲に設定される。10nmより小さいと基板への密着強度が不足し、10μmより大きいと連続膜が形成しにくくなり脆弱な膜になってしまう。   Moreover, the average particle diameter of the fine particles (1) to (3) is set in the range of 10 nm to 10 μm. If it is smaller than 10 nm, the adhesion strength to the substrate is insufficient, and if it is larger than 10 μm, it becomes difficult to form a continuous film, resulting in a fragile film.

次に、AD法による誘電体層13の形成工程を説明する。   Next, a process for forming the dielectric layer 13 by the AD method will be described.

図4は、本発明に用いられるAD法による成膜装置の概略構成図である。図4を参照するに、AD膜形成装置50は、大略、微粒子材料をエアロゾル化するエアロゾル発生器51と、エアロゾル化された微粒子材料を噴射して基板11やその上に形成された下部電極層上に誘電体層を形成する成膜室52などから構成されている。   FIG. 4 is a schematic configuration diagram of a film forming apparatus using the AD method used in the present invention. Referring to FIG. 4, an AD film forming apparatus 50 generally includes an aerosol generator 51 that aerosolizes a particulate material, and a lower electrode layer formed on the substrate 11 by spraying the aerosolized particulate material. The film forming chamber 52 is formed with a dielectric layer formed thereon.

エアロゾル発生器51には、ガスボンベ53及びマスフローコントローラ54が配管66を介して接続されている。ガスボンベ53に充填された高圧のアルゴン等のキャリアガスをマスフローコントローラ54において制御する。マスフローコントローラ54によりエアロゾル発生器51の容器56内での微粒子の発塵量や成膜室52におけるエアロゾル化された微粒子の噴出量を制御することができる。キャリアガスは、アルゴンガスの他、ヘリウム、ネオン、窒素の不活性ガスを用いることができる。なお、微粒子材料としてペロブスカイト構造を有する酸化物セラミックを用いる場合は、キャリアガスは酸化性のガス、例えば酸素や空気を用いてもよく、不活性ガスにこれらのガスを添加してもよい。成膜の際に酸化物セラミックス微粒子材料の酸素欠損を補うことができる。   A gas cylinder 53 and a mass flow controller 54 are connected to the aerosol generator 51 via a pipe 66. A mass flow controller 54 controls a carrier gas such as high-pressure argon filled in the gas cylinder 53. The mass flow controller 54 can control the amount of fine particles generated in the container 56 of the aerosol generator 51 and the amount of aerosolized fine particles ejected in the film forming chamber 52. As the carrier gas, an inert gas such as helium, neon, or nitrogen can be used in addition to argon gas. When an oxide ceramic having a perovskite structure is used as the fine particle material, the carrier gas may be an oxidizing gas such as oxygen or air, or these gases may be added to an inert gas. Oxygen vacancies in the oxide ceramic fine particle material can be compensated for during film formation.

容器56には、個々の微粒子が誘電体材料と導電性材料との複合材料からなる、上述した(1)〜(3)のいずれかの微粒子材料が充填される。   The container 56 is filled with the fine particle material of any one of (1) to (3) described above, in which each fine particle is made of a composite material of a dielectric material and a conductive material.

また、エアロゾル発生器51には、容器56に超音波振動や電磁振動、機械的振動により微粒子を一次粒子化する振動機58が設けられている。振動機58により微粒子を一次粒子化させることができ、その結果、緻密かつ均一な層間絶縁層等を形成することができる。   Further, the aerosol generator 51 is provided with a vibrator 58 for converting the fine particles into primary particles by ultrasonic vibration, electromagnetic vibration, or mechanical vibration in the container 56. The fine particles can be made primary particles by the vibrator 58, and as a result, a dense and uniform interlayer insulating layer or the like can be formed.

成膜室52には、エアロゾル発生器51から配管59を介して接続されたノズル60と、ノズル60と対向して基板11を保持する基板保持台61が設けられ、さらに、基板11の位置を制御するXYZステージ62が基板保持台61に連結されている。また、成膜室52内の圧力を低圧とするためのメカニカルブースタ64とロータリポンプ65が接続されている。XYZステージ62は基板保持台61を定速・繰り返し駆動動作を行うものであってもよい。   The film formation chamber 52 is provided with a nozzle 60 connected from the aerosol generator 51 via a pipe 59, and a substrate holding table 61 that holds the substrate 11 so as to face the nozzle 60. An XYZ stage 62 to be controlled is connected to the substrate holder 61. Further, a mechanical booster 64 and a rotary pump 65 for connecting the film forming chamber 52 to a low pressure are connected. The XYZ stage 62 may perform a constant speed / repetitive driving operation of the substrate holder 61.

膜形成材料となる微粒子をエアロゾル発生器51の容器56に充填して、ガスボンベ53から、例えば19.6Pa〜49Pa(2〜5kg/cm2)の圧力のアルゴンガスをキャリアガスとして成膜室52に供給し、微粒子を振動機58により加振してエアロゾル化する。エアロゾル化した微粒子はキャリアガス共に、容器56内の圧力より低圧に設定されている成膜室52に配管59を通じて搬送される。成膜室52においてノズル60からキャリアガスと共に微粒子が噴射され、ジェット流となって微粒子が基板11上の下部電極層(不図示)上に堆積し、誘電体層が形成される。噴射速度は、ノズル60の形状、導入されるキャリアガスの圧力および容器56内と成膜室52内との圧力差により制御することができ、3m/秒〜400m/秒(好ましくは200m/秒〜400m/秒)の範囲に設定される。この範囲に噴射速度を設定することにより、基板11等の下地との密着強度が高い誘電体層を形成することができる。微粒子が基板11との衝突の際に基板11等の表面の汚染層や水分を除去して表面を活性化し、微粒子自体の表面も微粒子相互の衝突により同様に活性化される。その結果、微粒子が基板11等の表面や微粒子同士が結合するので付着強度が高く緻密な誘電体層が形成される。なお、噴射速度が400m/秒より大となると基板11に損傷を与えるおそれがあり、3m/秒より小さいと十分な付着強度を確保することができない。 Fine particles as a film forming material are filled in the container 56 of the aerosol generator 51, and from the gas cylinder 53, for example, an argon gas having a pressure of 19.6 Pa to 49 Pa (2 to 5 kg / cm 2 ) is used as a carrier gas to form a film forming chamber 52. The fine particles are vibrated by the vibrator 58 to be aerosolized. The aerosolized fine particles are transferred together with the carrier gas through the pipe 59 to the film forming chamber 52 set to a pressure lower than the pressure in the container 56. In the film forming chamber 52, fine particles are ejected together with the carrier gas from the nozzle 60, and the fine particles are deposited on a lower electrode layer (not shown) on the substrate 11 to form a dielectric layer. The injection speed can be controlled by the shape of the nozzle 60, the pressure of the introduced carrier gas, and the pressure difference between the inside of the container 56 and the film forming chamber 52, and is 3 m / second to 400 m / second (preferably 200 m / second). ˜400 m / sec). By setting the ejection speed within this range, a dielectric layer having high adhesion strength with the substrate such as the substrate 11 can be formed. When the fine particles collide with the substrate 11, the surface of the substrate 11 or the like is removed to activate the surface by removing the contaminated layer, and the surface of the fine particles themselves is similarly activated by the collision of the fine particles. As a result, since the fine particles are bonded to the surface of the substrate 11 or the like and the fine particles are bonded together, a dense dielectric layer having high adhesion strength is formed. Note that if the jetting speed is higher than 400 m / sec, the substrate 11 may be damaged, and if it is lower than 3 m / sec, sufficient adhesion strength cannot be ensured.

図5(A)〜(D)は誘電体層がAD法により形成される様子を示す図である。ここでは、上記(1)の微粒子を使用する場合を例に説明する。   FIGS. 5A to 5D are diagrams showing how the dielectric layer is formed by the AD method. Here, the case where the fine particles (1) are used will be described as an example.

図5(A)に示すように、エアロゾル化した微粒子16が高速度で下部電極層12に吹き付けられる。なお、微粒子16はセラミック粒子16aが金属被膜16bに覆われた構造を有する。   As shown in FIG. 5A, aerosolized fine particles 16 are sprayed onto the lower electrode layer 12 at a high speed. The fine particles 16 have a structure in which ceramic particles 16a are covered with a metal film 16b.

次いで、図5(B)に示すように、微粒子16が下部電極層12に衝突し、微粒子16が衝撃により変形してつぶれる。   Next, as shown in FIG. 5B, the fine particles 16 collide with the lower electrode layer 12, and the fine particles 16 are deformed and crushed by the impact.

次いで、図5(C)に示すように、微粒子16の変形に伴い金属被膜16bが破壊される。   Next, as shown in FIG. 5C, the metal coating 16 b is destroyed as the fine particles 16 are deformed.

次いで、図5(D)に示すように、他の微粒子16が既に堆積した微粒子16上に、図5(A)〜(C)の過程を経て同様に堆積し、金属被膜16b同士が接触して電気的に接続される。このようにして、先の図2に示した誘電体層13の構造が形成される。   Next, as shown in FIG. 5D, other fine particles 16 are similarly deposited on the fine particles 16 already deposited through the processes of FIGS. 5A to 5C, and the metal coatings 16b come into contact with each other. Are electrically connected. In this way, the structure of the dielectric layer 13 shown in FIG. 2 is formed.

第1の実施の形態によれば、キャパシタ素子10は、AD法により微粒子材料を使用して衝突・固化された固化膜からなる誘電体層13を有する。微粒子材料は、個々の微粒子が誘電体材料と導電性材料との複合材料からなる。そのため、微視的には微粒子の誘電体材料に誘電体部と導電部とが交互に堆積した状態になり、誘電体層13は微小なキャパシタが均一に多数接続された構造が形成されていると推定される。したがって、キャパシタ素子10は、誘電体層13の実質的な誘電率が増加可能であると共に、絶縁特性の劣化を抑制できる。   According to the first embodiment, the capacitor element 10 includes the dielectric layer 13 made of a solidified film that is collided and solidified using a fine particle material by the AD method. In the fine particle material, each fine particle is composed of a composite material of a dielectric material and a conductive material. Therefore, microscopically, dielectric portions and conductive portions are alternately deposited on a fine particle dielectric material, and the dielectric layer 13 has a structure in which a large number of minute capacitors are uniformly connected. It is estimated to be. Therefore, the capacitor element 10 can increase the substantial dielectric constant of the dielectric layer 13 and can suppress deterioration of the insulation characteristics.

(第2の実施の形態)
図6は、本発明の第2の実施の形態に係る製造方法によるキャパシタ素子の断面図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
(Second Embodiment)
FIG. 6 is a cross-sectional view of a capacitor element manufactured by the manufacturing method according to the second embodiment of the present invention. In the figure, portions corresponding to the portions described above are denoted by the same reference numerals, and description thereof is omitted.

図6を参照するに、本実施の形態に係る製造方法によるキャパシタ素子20は、基板11と、基板11上に、下部電極層12、第2誘電体層21、第1誘電体層13、第3誘電体層22、上部電極層14が順次積層された構成となっている。本実施の形態のキャパシタ素子20は、下部電極層12と、第1誘電体層13(図1に示すキャパシタ素子の誘電体層13と同一である。)との間、および第1誘電体層13と上部電極層14との間に、それぞれ第2誘電体層21および第3誘電体層22が形成されていることに主な特徴がある。   Referring to FIG. 6, capacitor element 20 according to the manufacturing method according to the present embodiment includes substrate 11, lower electrode layer 12, second dielectric layer 21, first dielectric layer 13, first dielectric layer 13 on substrate 11. The three dielectric layers 22 and the upper electrode layer 14 are sequentially stacked. Capacitor element 20 of the present embodiment includes a lower electrode layer 12 and a first dielectric layer 13 (same as dielectric layer 13 of the capacitor element shown in FIG. 1), and the first dielectric layer. The main feature is that the second dielectric layer 21 and the third dielectric layer 22 are formed between the upper electrode layer 14 and the upper dielectric layer 13, respectively.

本発明の第2の実施の形態に係るキャパシタ素子の製造方法は、基板11上に下部電極層12を形成する工程と、下部電極層12の表面に第2誘電体層21を形成する工程と、第2誘電体層21の表面に第1誘電体層13を形成する工程と、第1誘電体層13の表面に第3誘電体層22を形成する工程と、第3誘電体層22上に上部電極層14を形成する工程からなる。なお、第2誘電体層21を形成する工程および第3誘電体層22を形成する工程のいずれかは省略してもよい。   The capacitor element manufacturing method according to the second embodiment of the present invention includes a step of forming the lower electrode layer 12 on the substrate 11 and a step of forming the second dielectric layer 21 on the surface of the lower electrode layer 12. A step of forming the first dielectric layer 13 on the surface of the second dielectric layer 21; a step of forming the third dielectric layer 22 on the surface of the first dielectric layer 13; And the step of forming the upper electrode layer 14. Note that either the step of forming the second dielectric layer 21 or the step of forming the third dielectric layer 22 may be omitted.

第2誘電体層21および第3誘電体層22は誘電体材料だけからなり、導電性材料を含んでいない。第2誘電体層21および第3誘電体層22の少なくとも一方を設けることで、キャパシタ素子のリーク電流を大幅に低減できる。第2誘電体層21および第3誘電体層22は、例えば第1の実施の形態において誘電体層13に使用するセラミック粒子を使用してAD法により形成する。また、第2誘電体層21および第3誘電体層22は、スパッタ法、化学的気相成長法、熱酸化法、陽極酸化法、およびパルスレーザアブレーション法のいずれかを用いて形成してもよい。第2誘電体層21および第3誘電体層22の膜厚は適宜選択可能であるが、例えば0.3μm〜300μmの範囲から選択される。   The second dielectric layer 21 and the third dielectric layer 22 are made of only a dielectric material and do not contain a conductive material. By providing at least one of the second dielectric layer 21 and the third dielectric layer 22, the leakage current of the capacitor element can be greatly reduced. The second dielectric layer 21 and the third dielectric layer 22 are formed by the AD method using ceramic particles used for the dielectric layer 13 in the first embodiment, for example. Further, the second dielectric layer 21 and the third dielectric layer 22 may be formed using any one of a sputtering method, a chemical vapor deposition method, a thermal oxidation method, an anodic oxidation method, and a pulse laser ablation method. Good. Although the film thickness of the 2nd dielectric material layer 21 and the 3rd dielectric material layer 22 can be selected suitably, it selects from the range of 0.3 micrometer-300 micrometers, for example.

第1誘電体層13は、図1に示すキャパシタ素子の誘電体層13に対応する層であり、第1の実施の形態において説明した材料および形成方法により形成される。   The first dielectric layer 13 is a layer corresponding to the dielectric layer 13 of the capacitor element shown in FIG. 1, and is formed by the material and the forming method described in the first embodiment.

第2の実施の形態によれば、下部電極層12と、第1誘電体層13(図1に示すキャパシタ素子の誘電体層13と同一である。)との間、および第1誘電体層13と上部電極層14との間に、導電性材料を含まない誘電体材料からなる第2誘電体層21および第3誘電体層22の少なくとも一方を設けることで、キャパシタ素子20のリーク電流を大幅に低減できる。   According to the second embodiment, between the lower electrode layer 12 and the first dielectric layer 13 (the same as the dielectric layer 13 of the capacitor element shown in FIG. 1), and the first dielectric layer. 13 and the upper electrode layer 14 are provided with at least one of the second dielectric layer 21 and the third dielectric layer 22 made of a dielectric material not including a conductive material, thereby reducing the leakage current of the capacitor element 20. It can be greatly reduced.

以下、第1および第2の実施の形態の実施例および本発明によらない比較例について説明する。   Examples of the first and second embodiments and comparative examples not according to the present invention will be described below.

[実施例1]
表面に厚さ約0.1μmのAu膜を有する平均粒径0.5μmのBaTiO粉末(金被膜BaTiO粉末)をエアロゾル発生器の容器に入れ、容器全体に超音波を加え、約150度で加熱しながら、30分真空脱気して、金被膜BaTiO3粉末表面に形成した水分を除去した。
[Example 1]
BaTiO 3 powder (gold-coated BaTiO 3 powder) with an average particle size of 0.5 μm having an Au film with a thickness of about 0.1 μm on the surface is placed in an aerosol generator container, and ultrasonic waves are applied to the entire container, about 150 degrees. While being heated at 50 ° C., it was vacuum degassed for 30 minutes to remove moisture formed on the surface of the gold-coated BaTiO 3 powder.

なお、金被膜BaTiO粉末は無電解めっきを用いて作製した。無電解めっき浴には以下のような液を用いる。塩化金10g、塩化ナトリウム5gを水で希釈し、全体を800mLとし、金液を作製する。次に、酒石酸22.5g、水酸化ナトリウム300g、アルコール380mL、水600mLの還元液を作る。無電解めっき浴には、金液30mL、還元液70mLを混合して調製する。この無電解めっき浴に、BaTiO3粉末を20分浸し、表面に金を析出させる。この後、水洗し、液体分を150℃で3時間の乾燥を行い、金コーティング粉末を作製した。 The gold-coated BaTiO 3 powder was produced using electroless plating. The following liquid is used for the electroless plating bath. A gold solution is prepared by diluting 10 g of gold chloride and 5 g of sodium chloride with water to make a total of 800 mL. Next, a reducing solution of 22.5 g of tartaric acid, 300 g of sodium hydroxide, 380 mL of alcohol, and 600 mL of water is prepared. The electroless plating bath is prepared by mixing 30 mL of gold solution and 70 mL of reducing solution. BaTiO 3 powder is immersed in this electroless plating bath for 20 minutes to deposit gold on the surface. Thereafter, it was washed with water, and the liquid content was dried at 150 ° C. for 3 hours to prepare a gold coating powder.

なお、無電解めっき浴には,金成分としてシアン化金カリウムを用いてもよい。無電解めっき浴は、例えば、シアン化金カリウム2g/L,塩化アンモニウム75g/L、クエン酸ナトリウム50g/L、次亜リン酸ナトリウム10g/Lで調合したものを、pH7〜7.5、温度95℃程度に調整する。   In the electroless plating bath, potassium gold cyanide may be used as a gold component. The electroless plating bath is, for example, a mixture of potassium gold cyanide 2 g / L, ammonium chloride 75 g / L, sodium citrate 50 g / L, sodium hypophosphite 10 g / L, pH 7 to 7.5, temperature Adjust to about 95 ° C.

次いで、図4に示すAD法による成膜装置50を使用し、圧力19.6Paの高純度窒素ガス(純度99.9%)をキャリアガスとして流量を4L/分に設定して金被膜BaTiO粉末のエアロゾルを形成した。成膜室を5Pa〜10Paに設定して30分間噴射し、下部電極層を形成したガラス基板に厚さ2μmの誘電体層を形成した。さらにその上にスパッタ法により上部電極層を形成した。 Next, using the film formation apparatus 50 by the AD method shown in FIG. 4, the flow rate is set to 4 L / min using high purity nitrogen gas (purity 99.9%) at a pressure of 19.6 Pa as a carrier gas, and the gold film BaTiO 3 is used. A powder aerosol was formed. The film formation chamber was set to 5 Pa to 10 Pa and sprayed for 30 minutes to form a dielectric layer having a thickness of 2 μm on the glass substrate on which the lower electrode layer was formed. Further, an upper electrode layer was formed thereon by sputtering.

なお、下部電極層をガラス基板側からCr膜(厚さ0.1μm)/Cu膜(厚さ0.5μm)の積層体、上部電極をCu膜(厚さ0.5μm)とした。   The lower electrode layer was a Cr film (thickness 0.1 μm) / Cu film (thickness 0.5 μm) laminate from the glass substrate side, and the upper electrode was a Cu film (thickness 0.5 μm).

[実施例2]
実施例2では、表面に厚さ0.1μmの酸化アルミニウム層が表面に形成された平均粒径1μmのAl粉末(酸化被膜Al粉末)を使用した以外は実施例1と同様にしてキャパシタ素子を形成した。なお、酸化被膜Al粉末は、オーブンを用いて350℃で30時間加熱し、粉末表面に酸化アルミニウム層0.1μmを形成した。
[Example 2]
In Example 2, a capacitor element was prepared in the same manner as in Example 1 except that Al powder (oxide film Al powder) having an average particle diameter of 1 μm with an aluminum oxide layer having a thickness of 0.1 μm formed on the surface was used. Formed. The oxide-coated Al powder was heated in an oven at 350 ° C. for 30 hours to form an aluminum oxide layer of 0.1 μm on the powder surface.

[実施例3]
実施例3では、表面に部分的に厚さ約0.1μmのAu膜を有する平均粒径0.5μmのBaTiO3粉末(Au膜付着BaTiO3粉末)を用いた以外は実施例1と同様にしてキャパシタ素子を形成した。
[Example 3]
In Example 3, except for using the BaTiO 3 powder of an average particle size 0.5μm having a Au film partially having a thickness of about 0.1μm on the surface (Au film deposited BaTiO 3 powder) in the same manner as in Example 1 Thus, a capacitor element was formed.

なお、Au膜付着BaTiO3粉末は、スパッタ法により、投入電力DC4000W、Arガス供給流量50sccmに設定して、Auターゲットを使用してBaTiO3粉末に1分間のスパッタを行った。なお、Au膜付着BaTiO3粉末全体の体積に対して、Au膜の体積比率を1vol%に設定した。 Note that the Au film-attached BaTiO 3 powder was sputtered for 1 minute on the BaTiO 3 powder using an Au target with a sputtering power of DC 4000 W and an Ar gas supply flow rate of 50 sccm. Note that the volume ratio of the Au film was set to 1 vol% with respect to the volume of the entire Au film-attached BaTiO 3 powder.

なお、蒸着法の場合、電流80mA、電圧10kVの条件下で1分間のAu蒸着を行うことで、厚さ0.1umのAu膜を形成できる。   In the case of the vapor deposition method, an Au film having a thickness of 0.1 μm can be formed by performing Au vapor deposition for 1 minute under the conditions of a current of 80 mA and a voltage of 10 kV.

[実施例4]
実施例4は、図6に示す第2の実施の形態に係るキャパシタ素子の実施例である。実施例4のキャパシタ素子は、ガラス基板側から、Cr膜(厚さ0.1μm)/Cu膜(厚さ0.5μm)の積層体の下部電極層、AD法によって平均粒径0.05μmのアルミナ粒子を堆積させたアルミナ膜(厚さ0.2μm)の第2誘電体層、AD法によって複合化粉末を堆積させた第1誘電体層(厚さ2μm)、AD法によって平均粒径0.05μmのアルミナ粒子を堆積させたアルミナ膜(厚さ0.2μm)の第3誘電体層、Cu膜(厚さ0.5μm)の上部電極層を積層した。第1〜第3誘電体層の成膜条件は実施例1と同様とした。
[Example 4]
Example 4 is an example of the capacitor element according to the second embodiment shown in FIG. The capacitor element of Example 4 is a lower electrode layer of a laminate of Cr film (thickness 0.1 μm) / Cu film (thickness 0.5 μm) from the glass substrate side, having an average particle diameter of 0.05 μm by AD method. Second dielectric layer of alumina film (thickness 0.2 μm) on which alumina particles are deposited, first dielectric layer (thickness 2 μm) on which composite powder is deposited by AD method, average particle size 0 by AD method A third dielectric layer of alumina film (thickness 0.2 μm) on which 0.05 μm alumina particles were deposited and an upper electrode layer of Cu film (thickness 0.5 μm) were laminated. The film forming conditions for the first to third dielectric layers were the same as in Example 1.

第1誘電体層の複合化粉末は、平均粒径0.5μmのBaTiO3粉末と平均粒径約1μmのAu粉末とをディスクミルを用いて複合化したものである。なお、粉末全体の体積に対して、Au粉末の体積比率を5vol%に設定した。 The composite powder of the first dielectric layer is a composite of BaTiO 3 powder having an average particle size of 0.5 μm and Au powder having an average particle size of about 1 μm using a disk mill. In addition, the volume ratio of Au powder was set to 5 vol% with respect to the volume of the whole powder.

[比較例1]
比較例1では、平均粒径0.5μmのBaTiO3粉末と平均粒径約1μmのAu粉末とをボールミルにより混合した混合粉末を使用した以外は実施例1と同様にしてキャパシタ素子を形成した。なお、粉末全体の体積に対して、Au粉末の体積比率を5vol%に設定した。
[Comparative Example 1]
In Comparative Example 1, a capacitor element was formed in the same manner as in Example 1 except that a mixed powder obtained by mixing a BaTiO 3 powder having an average particle diameter of 0.5 μm and an Au powder having an average particle diameter of about 1 μm by a ball mill was used. In addition, the volume ratio of Au powder was set to 5 vol% with respect to the volume of the whole powder.

[比較例2]
平均粒径0.5μmのBaTiO粉末をエアロゾル発生器の容器に入れ、容器全体に超音波を加え、約150度で加熱しながら、30分真空脱気して、BaTiO3粉末表面に形成した水分を除去した。
[Comparative Example 2]
BaTiO 3 powder having an average particle size of 0.5 μm was placed in an aerosol generator container, and ultrasonic waves were applied to the entire container and vacuum degassed for 30 minutes while heating at about 150 ° C. to form the surface of the BaTiO 3 powder. Water was removed.

次いで、図4に示すAD法による成膜装置50を使用し、圧力19.6Paの高純度窒素ガス(純度99.9%)をキャリアガスとして流量を4L/分に設定してBaTiO3粉末のエアロゾルを形成した。成膜室を5Pa〜10Paに設定して30分間噴射し、下部電極層を形成したガラス基板上に厚さ2μmの誘電体層を形成した。さらにその上にスパッタ法により上部電極層を形成した。なお、下部電極層および上部電極層の構成は実施例1と同様とした。   Next, an aerosol of BaTiO3 powder is formed by using the film formation apparatus 50 by the AD method shown in FIG. Formed. The film formation chamber was set to 5 Pa to 10 Pa and sprayed for 30 minutes to form a dielectric layer having a thickness of 2 μm on the glass substrate on which the lower electrode layer was formed. Further, an upper electrode layer was formed thereon by sputtering. The configurations of the lower electrode layer and the upper electrode layer were the same as in Example 1.

図7は、実施例および比較例のキャパシタ素子の特性図である。比較例のリーク電流の欄の「測定不能」はリーク電流が過大なため測定できなかったことを示す。   FIG. 7 is a characteristic diagram of the capacitor elements of the example and the comparative example. “Unmeasurable” in the leakage current column of the comparative example indicates that the measurement was not possible because the leakage current was excessive.

図7を参照するに、実施例1〜4は、比較例1と比較すると、リーク電流が極めて低く、絶縁特性が比較例1よりも優れていることが分かる。また、実施例4は、実施例1〜4の中では最もリーク電流が低い。これは、BaTiO3粉末とAu粉末との複合化粉末による第1誘電体層と下部および上部電極層との間に形成されたアルミナ膜により、いっそう絶縁特性が良好になったことが分かる。 Referring to FIG. 7, it can be seen that Examples 1 to 4 have extremely low leakage current and superior insulation characteristics to Comparative Example 1 compared to Comparative Example 1. In addition, Example 4 has the lowest leakage current among Examples 1 to 4. It can be seen that the insulating properties were further improved by the alumina film formed between the first dielectric layer and the lower and upper electrode layers made of the composite powder of BaTiO 3 powder and Au powder.

また、実施例1は、比較例2と比較すると、平均比誘電率が大幅に増加しており、BaTiO3粉末に対して金被膜BaTiO3粉末を用いることで平均比誘電率が大幅に増加することが分かる。その結果、実施例1は比較例2に対して静電容量密度が大幅に増加することが分かる。 In Example 1, when compared with Comparative Example 2, the mean relative permittivity has increased significantly, the mean relative permittivity by using gold film BaTiO 3 powder with respect to BaTiO 3 powder is greatly increased I understand that. As a result, it can be seen that the capacitance density of Example 1 is significantly increased compared to Comparative Example 2.

なお、平均比誘電率はキャパシタの電極に周波数1GHzの高周波電圧を印加して測定した。誘電損失は摂動法を用いて、ネットワークアナライザを使用して測定した。   The average relative dielectric constant was measured by applying a high frequency voltage of 1 GHz to the capacitor electrode. Dielectric loss was measured using a network analyzer using the perturbation method.

また、静電容量密度は、各実施例および比較例において、層状に形成されているキャパシタの静電容量の総和を求め、回路基板の面積で除したものであり、単位面積あたりの静電容量を表すものである。   The capacitance density is the total capacitance of the capacitors formed in layers in each of the examples and comparative examples, divided by the area of the circuit board, and the capacitance per unit area. Is expressed.

(第3の実施の形態)
図8は第3の実施の形態に係る回路基板の概略構成を示す断面図である。
(Third embodiment)
FIG. 8 is a cross-sectional view showing a schematic configuration of a circuit board according to the third embodiment.

図8を参照するに、回路基板30は、スルーホール32Aおよび導電体層32Bが形成された両面銅張り板FR−4基板よりなるベース基板31と、ベース基板31の一方の主面上に形成された絶縁層33−1〜33−4と、絶縁層33−1〜33−4間に配置された誘電体層34−1〜34−3を下側電極層36−1〜36−3と上側電極層38−1〜38−3により挟んで形成されたキャパシタ37−1〜37−3と、ベース基板31の他方の主面上に形成された、第1電極層46/誘電体層44/第2電極層48/誘電体層44が交互に繰り返されて形成されたキャパシタ47などから構成されている。さらに回路基板30の表面には、抵抗素子42やLSI40等が形成されている。   Referring to FIG. 8, a circuit board 30 is formed on a base board 31 made of a double-sided copper-clad board FR-4 board on which through holes 32A and conductor layers 32B are formed, and on one main surface of the base board 31. And the dielectric layers 34-1 to 34-3 disposed between the insulating layers 33-1 to 33-4 and the lower electrode layers 36-1 to 36-3. The capacitors 37-1 to 37-3 formed between the upper electrode layers 38-1 to 38-3 and the first electrode layer 46 / dielectric layer 44 formed on the other main surface of the base substrate 31. / Second electrode layer 48 / dielectric layer 44 is composed of a capacitor 47 formed by alternately repeating. Further, a resistance element 42, an LSI 40, and the like are formed on the surface of the circuit board 30.

回路基板30はキャパシタ37−1〜37−3やキャパシタ47が、図1および図6に示す第1および第2の実施の形態に係るキャパシタ素子10、20と同様の構成を有することに特徴がある。それ故、キャパシタ37−1〜37−3,47は高静電容量を有しているので層内方向の大きさ(面積に相当する。)を小型化できる。   The circuit board 30 is characterized in that the capacitors 37-1 to 37-3 and the capacitor 47 have the same configuration as the capacitor elements 10 and 20 according to the first and second embodiments shown in FIGS. is there. Therefore, since the capacitors 37-1 to 37-3, 47 have a high capacitance, the size (corresponding to the area) in the in-layer direction can be reduced.

特に、デカップリング用として用いられるキャパシタ47は、通常、回路基板の比較的大きな面積を占めるが、本実施の形態では小型化が可能となり、ひいては、回路基板30の小型化を図ることができる。   In particular, the capacitor 47 used for decoupling usually occupies a relatively large area of the circuit board. However, in the present embodiment, the capacitor 47 can be reduced in size, and the circuit board 30 can be reduced in size.

また、キャパシタ37−1〜37−3,47は低温プロセスで形成することができるので、寸法ばらつき等を低減することができる。例えばキャパシタ37−1〜37−3の寸法変化に起因する静電容量のばらつきを低減することができる。   In addition, since the capacitors 37-1 to 37-3, 47 can be formed by a low temperature process, dimensional variations and the like can be reduced. For example, it is possible to reduce the variation in capacitance caused by the dimensional change of the capacitors 37-1 to 37-3.

さらに、回路基板30の熱変形、寸法ばらつき等を低減することができ、キャパシタ37−1〜37−3,47を内蔵した小型で高精度の回路基板を実現することができる。ひいては、小型化された回路基板30を用いることにより、LSI40間などの能動素子間の配線を短縮することができ、伝送速度、動作速度の向上を図ることができる。   Furthermore, thermal deformation, dimensional variation, etc. of the circuit board 30 can be reduced, and a small and highly accurate circuit board incorporating the capacitors 37-1 to 37-3, 47 can be realized. As a result, by using the miniaturized circuit board 30, wiring between active elements such as the LSIs 40 can be shortened, and transmission speed and operation speed can be improved.

なお、本実施の形態において、誘電層34−1〜34−3を回路基板に層状に形成した例を示したが、絶縁層33−1〜33−4の一部に誘電体層を形成してキャパシタを設けてもよい。誘電体層をドライエッチング等のパターニングにより形成することができる。   In this embodiment, the example in which the dielectric layers 34-1 to 34-3 are formed in layers on the circuit board is shown. However, a dielectric layer is formed on part of the insulating layers 33-1 to 33-4. A capacitor may be provided. The dielectric layer can be formed by patterning such as dry etching.

以上、本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。例えば、第1および第2の実施の形態に係る製造方法により形成されるキャパシタ素子は、特に限定されず、例えば積層セラミックコンデンサのような単体のコンデンサでもよい。   The preferred embodiment of the present invention has been described in detail above, but the present invention is not limited to the specific embodiment, and various modifications can be made within the scope of the present invention described in the claims.・ Change is possible. For example, the capacitor element formed by the manufacturing method according to the first and second embodiments is not particularly limited, and may be a single capacitor such as a multilayer ceramic capacitor.

なお、以上の説明に関してさらに以下の付記を開示する。
(付記1) 第1の電極層を形成する工程と、該第1の電極層の表面に誘電体層を形成する工程と、該誘電体層上に第2の電極層を形成する工程とを含み、
前記誘電体層を形成する工程は、誘電体材料と導電性材料との複合材料からなる微粒子をエアロゾル化し、エアロゾル化された微粒子材料を第1の電極層の表面に吹き付けて堆積させることを特徴とするキャパシタ素子の製造方法。
(付記2) 前記微粒子は、表面の少なくとも一部が導電性材料に覆われたセラミック粒子からなることを特徴とする付記1記載のキャパシタ素子の製造方法。
(付記3) 前記微粒子は、セラミック粒子の表面に、電気めっき法、無電解めっき法、スパッタ法、および真空蒸着法のうちいずれかの方法により導電性材料を形成することを特徴とする付記2記載のキャパシタ素子の製造方法。
(付記4) 前記微粒子は、表面の少なくとも一部がセラミック材料に覆われた導電性粒子からなることを特徴とする付記1記載のキャパシタ素子の製造方法。
(付記5) 前記微粒子は、導電性粒子の表面に、スパッタ法、化学的気相成長法、熱酸化法、陽極酸化法、およびパルスレーザアブレーション法のうちいずれかの方法によりセラミック材料を形成することを特徴とする付記4記載のキャパシタ素子の製造方法。
(付記6) 前記微粒子は、導電性粒子とセラミック粒子とが互いに付着してなることを特徴とする付記1記載のキャパシタ素子の製造方法。
(付記7) 前記微粒子は、導電性粒子とセラミック粒子とを機械的に混合し衝撃を印加して複合化されてなることを特徴とする付記6記載のキャパシタ素子の製造方法。
(付記8) 前記第1の電極層の形成工程と誘電体層の形成工程との間、および前記誘電体層の形成工程と第2の電極層の形成工程との間の少なくともいずれか一方の間に、誘電体材料のみからなる微粒子のエアロゾルを形成し、該エアロゾルを第1の電極層あるいは誘電体層の表面に吹き付ける工程をさらに含むことを特徴とする付記1〜7のうち、いずれか一項記載のキャパシタ素子の製造方法。
(付記9) 配線層と、層間絶縁層が積層されてなり、付記1〜8のうちいずれか一項記載の製造方法により製造されたキャパシタ素子を備えた回路基板。
In addition, the following additional notes are disclosed regarding the above description.
(Appendix 1) A step of forming a first electrode layer, a step of forming a dielectric layer on the surface of the first electrode layer, and a step of forming a second electrode layer on the dielectric layer Including
The step of forming the dielectric layer is characterized by aerosolizing fine particles made of a composite material of a dielectric material and a conductive material, and spraying and depositing the aerosolized fine particle material on the surface of the first electrode layer. A method for manufacturing a capacitor element.
(Additional remark 2) The said microparticles | fine-particles consist of ceramic particle | grains by which at least one part of the surface was covered with the electroconductive material, The manufacturing method of the capacitor element of Additional remark 1 characterized by the above-mentioned.
(Additional remark 3) The said microparticles | fine-particles form the electroconductive material on the surface of a ceramic particle by any one method among an electroplating method, an electroless-plating method, a sputtering method, and a vacuum evaporation method, It is characterized by the above-mentioned. The manufacturing method of the capacitor element of description.
(Additional remark 4) The said microparticles | fine-particles consist of electroconductive particle by which at least one part of the surface was covered with the ceramic material, The manufacturing method of the capacitor element of Additional remark 1 characterized by the above-mentioned.
(Supplementary Note 5) The fine particles form a ceramic material on the surface of the conductive particles by any one of sputtering, chemical vapor deposition, thermal oxidation, anodic oxidation, and pulsed laser ablation. The method for manufacturing a capacitor element according to appendix 4, wherein:
(Supplementary note 6) The method for producing a capacitor element according to supplementary note 1, wherein the fine particles are formed by attaching conductive particles and ceramic particles to each other.
(Supplementary note 7) The method of manufacturing a capacitor element according to supplementary note 6, wherein the fine particles are formed by mechanically mixing conductive particles and ceramic particles and applying impact.
(Supplementary Note 8) At least one of the step of forming the first electrode layer and the step of forming the dielectric layer and the step of forming the dielectric layer and the step of forming the second electrode layer Any one of Supplementary notes 1 to 7, further comprising a step of forming an aerosol of fine particles made of only a dielectric material and spraying the aerosol on the surface of the first electrode layer or the dielectric layer. A method for manufacturing a capacitor element according to one item.
(Additional remark 9) The circuit board provided with the capacitor element by which the wiring layer and the interlayer insulation layer were laminated | stacked, and was manufactured by the manufacturing method as described in any one of additional marks 1-8.

本発明の第1の実施の形態に係る製造方法によるキャパシタ素子の断面図である。It is sectional drawing of the capacitor element by the manufacturing method which concerns on the 1st Embodiment of this invention. キャパシタ素子の模式的な要部断面図である。It is a typical principal part sectional view of a capacitor element. 図2に示すキャパシタ素子の等価回路図である。FIG. 3 is an equivalent circuit diagram of the capacitor element shown in FIG. 2. 本発明に用いられるAD法による成膜装置の概略構成図である。It is a schematic block diagram of the film-forming apparatus by AD method used for this invention. (A)〜(D)は誘電体層が形成される様子を示す図である。(A)-(D) are figures which show a mode that a dielectric material layer is formed. 本発明の第2の実施の形態に係る製造方法によるキャパシタ素子の断面図である。It is sectional drawing of the capacitor element by the manufacturing method which concerns on the 2nd Embodiment of this invention. 実施例および比較例のキャパシタ素子の特性図である。It is a characteristic view of the capacitor element of an Example and a comparative example. 本発明の第3の実施の形態に係る回路基板の概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the circuit board based on the 3rd Embodiment of this invention.

符号の説明Explanation of symbols

10、20 キャパシタ素子
11 基板
12 下部電極層
13 誘電体層(第1誘電体層)
14 上部電極層
16 微粒子
16a 誘電体部
16b 導電体部
18 微小キャパシタ
18a 誘電体層
18b 電極および配線
21 第2誘電体層
22 第3誘電体層
30 回路基板
50 AD膜形成装置
10, 20 Capacitor element 11 Substrate 12 Lower electrode layer 13 Dielectric layer (first dielectric layer)
DESCRIPTION OF SYMBOLS 14 Upper electrode layer 16 Fine particle 16a Dielectric part 16b Conductor part 18 Micro capacitor 18a Dielectric layer 18b Electrode and wiring 21 2nd dielectric layer 22 3rd dielectric layer 30 Circuit board 50 AD film formation apparatus

Claims (4)

第1の電極層を形成する工程と、該第1の電極層の表面に誘電体層を形成する工程と、該誘電体層上に第2の電極層を形成する工程とを含み、
前記第1の電極層の形成工程と前記誘電体層の形成工程との間、および前記誘電体層の形成工程と前記第2の電極層の形成工程との間の少なくともいずれか一方の間に、誘電体材料のみからなる微粒子のエアロゾルを形成し、該エアロゾルを前記第1の電極層あるいは前記誘電体層の表面に吹き付ける工程をさらに含み、
前記誘電体層を形成する工程は、誘電体材料と導電性材料との複合材料からなる微粒子をエアロゾル化し、エアロゾル化された微粒子材料を前記第1の電極層の表面に吹き付けて堆積させることを特徴とするキャパシタ素子の製造方法。
Forming a first electrode layer; forming a dielectric layer on the surface of the first electrode layer; and forming a second electrode layer on the dielectric layer;
Between the formation process of the first electrode layer and the formation process of the dielectric layer and between at least one of the formation process of the dielectric layer and the formation process of the second electrode layer Forming a fine particle aerosol made of only a dielectric material, and spraying the aerosol onto the surface of the first electrode layer or the dielectric layer;
The step of forming the dielectric layer, the fine particles of composite material of a dielectric material and a conductive material aerosolized to be deposited by blowing aerosolized particulate material to the surface of the first electrode layer A method of manufacturing a capacitor element.
誘電体材料と導電性材料との複合材料からなる前記微粒子は、表面の少なくとも一部が導電性材料に覆われたセラミック粒子からなることを特徴とする請求項1記載のキャパシタ素子の製造方法。 2. The method of manufacturing a capacitor element according to claim 1, wherein the fine particles made of a composite material of a dielectric material and a conductive material are made of ceramic particles having at least a part of the surface covered with the conductive material. 誘電体材料と導電性材料との複合材料からなる前記微粒子は、セラミック粒子の表面に、電気めっき法、無電解めっき法、スパッタ法、および真空蒸着法のうちいずれかの方法により導電性材料を形成することを特徴とする請求項2記載のキャパシタ素子の製造方法。 The fine particles made of a composite material of a dielectric material and a conductive material are coated with a conductive material on the surface of the ceramic particles by any one of electroplating, electroless plating, sputtering, and vacuum deposition. 3. The method of manufacturing a capacitor element according to claim 2, wherein the capacitor element is formed. 誘電体材料と導電性材料との複合材料からなる前記微粒子は、表面の少なくとも一部がセラミック材料に覆われた導電性粒子からなることを特徴とする請求項1記載のキャパシタ素子の製造方法。 2. The method of manufacturing a capacitor element according to claim 1, wherein the fine particles made of a composite material of a dielectric material and a conductive material are made of conductive particles having at least a part of the surface covered with a ceramic material.
JP2006185096A 2006-07-05 2006-07-05 Capacitor element manufacturing method Active JP5263915B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006185096A JP5263915B2 (en) 2006-07-05 2006-07-05 Capacitor element manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006185096A JP5263915B2 (en) 2006-07-05 2006-07-05 Capacitor element manufacturing method

Publications (2)

Publication Number Publication Date
JP2008016578A JP2008016578A (en) 2008-01-24
JP5263915B2 true JP5263915B2 (en) 2013-08-14

Family

ID=39073327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006185096A Active JP5263915B2 (en) 2006-07-05 2006-07-05 Capacitor element manufacturing method

Country Status (1)

Country Link
JP (1) JP5263915B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008132829A1 (en) 2007-04-20 2008-11-06 Fujitsu Limited Electrode foil, process for producing the electrode foil, and electrolytic capacitor
JP4978509B2 (en) * 2008-02-22 2012-07-18 富士通株式会社 Manufacturing method of electrode foil
KR101025973B1 (en) 2008-10-23 2011-03-30 삼성전기주식회사 Capacitor embedded ltcc board and method of producing the same
JP5321001B2 (en) * 2008-11-17 2013-10-23 富士通株式会社 Structure, capacitor, and method of manufacturing capacitor
JP5182129B2 (en) * 2009-02-02 2013-04-10 富士通株式会社 Multilayer capacitor and manufacturing method thereof
JP5177036B2 (en) * 2009-03-19 2013-04-03 富士通株式会社 Capacitor, structure, and method of manufacturing capacitor
WO2011084502A2 (en) * 2009-12-16 2011-07-14 Apricot Materials Technologies, LLC Capacitor with three-dimensional high surface area electrode and methods of manufacture
KR20140001896A (en) 2010-10-12 2014-01-07 애프리콧 머티어리얼즈 테크놀로지스, 엘엘씨 Ceramic capacitor and methods of manufacture

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1227388C (en) * 2000-10-23 2005-11-16 独立行政法人产业技术综合研究所 Composite structure and method for mfg. thereof
JP3809860B2 (en) * 2001-11-29 2006-08-16 独立行政法人産業技術総合研究所 Composite structure manufacturing method and composite structure manufacturing apparatus
JP4491214B2 (en) * 2003-09-29 2010-06-30 富士通株式会社 Capacitor element

Also Published As

Publication number Publication date
JP2008016578A (en) 2008-01-24

Similar Documents

Publication Publication Date Title
JP5263915B2 (en) Capacitor element manufacturing method
US7579251B2 (en) Aerosol deposition process
JP4431747B2 (en) Manufacturing method of semiconductor device
Imanaka et al. Aerosol deposition for post-LTCC
JP4491214B2 (en) Capacitor element
US20150143679A1 (en) Method for manufacturing capacitor, and capacitor
JP4478401B2 (en) Circuit board, electronic device, and circuit board manufacturing method
US8957499B2 (en) Laminate stacked capacitor, circuit substrate with laminate stacked capacitor and semiconductor apparatus with laminate stacked capacitor
Nam et al. Alumina thick films as integral substrates using aerosol deposition method
JP5099468B2 (en) Film forming apparatus and electronic component manufacturing method
JP4904891B2 (en) Circuit board, electronic device, and method for manufacturing circuit board
JP5617291B2 (en) Aerosol deposition apparatus and aerosol deposition method
JP4190358B2 (en) Circuit board, passive component, electronic device, and circuit board manufacturing method
WO2011118307A1 (en) Production method for substrate with built-in capacitor and production method for element sheets that can be used in aforementioned production method
JP2009202129A (en) Film forming method
JP4077372B2 (en) Deposition equipment
Imanaka et al. Integrated RF module produced by aerosol deposition method
US20070202655A1 (en) Method of providing a via opening in a dielectric film of a thin film capacitor
JP4466992B2 (en) Circuit board, passive component, and method of manufacturing circuit board
JP4088199B2 (en) Method for forming a structure including a film-shaped formed body
JP2013127993A (en) Capacitor element, capacitor built-in substrate, element sheet, and manufacturing methods of capacitor element, capacitor built-in substrate, and element sheet
WO2010150595A1 (en) Laminated structure and method for producing the same
JP4239526B2 (en) CAPACITOR, COMPOSITE CIRCUIT BOARD AND CAPACITOR MANUFACTURING METHOD
JP3985661B2 (en) Device unit and manufacturing method thereof
JP5664075B2 (en) Film forming apparatus and film forming method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130426

R150 Certificate of patent or registration of utility model

Ref document number: 5263915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250