JP5257696B2 - 復調器および通信装置 - Google Patents
復調器および通信装置 Download PDFInfo
- Publication number
- JP5257696B2 JP5257696B2 JP2009131094A JP2009131094A JP5257696B2 JP 5257696 B2 JP5257696 B2 JP 5257696B2 JP 2009131094 A JP2009131094 A JP 2009131094A JP 2009131094 A JP2009131094 A JP 2009131094A JP 5257696 B2 JP5257696 B2 JP 5257696B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- demodulated signal
- local oscillation
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
cos(w1)×cos(w1+θ)=1/2×cos(θ)・・・(1)
1.第1の実施の形態(復調信号のDC電圧の補正制御例)
2.第2の実施の形態(DC電圧の補正の制御例:差動出力を用いた例)
3.第3の実施の形態(DC電圧の補正の制御例:差動出力を用いた例)
4.第4の実施の形態(局部発振信号の位相の補正制御例)
5.第5の実施の形態(局部発振信号の位相の補正制御例:差動出力を用いた例)
6.第6の実施の形態(局部発振信号の位相の補正制御例:差動出力を用いた例)
[通信装置の構成例]
図1は、本発明の一実施形態に係るダイレクトコンバージョン型の通信装置100の構成例を示している。通信装置100は、変調器10と復調器30Aとを備えており、伝送する信号の周波数が30GHz〜300GHzのミリ波帯の信号を高速伝送するものである。
変調器10は、増幅器12,18とミキサ14と局部発振器16とアンテナ20とを備えている。増幅器12は、入力される被変調信号SBB(ベースバンド信号等)を増幅してミキサ14に供給する。局部発振器16は、ミリ波帯の局部発振信号SLOを生成してミキサ14に供給する。ミキサ14は、増幅器12から入力される被変調信号SBBと局部発振器16から入力される局部発振信号SLOとを掛け算することにより変調信号SRFを生成する。増幅器18は、ミキサ14から供給される変調信号SRFを増幅してアンテナ20に供給する。増幅器18により増幅された変調信号SRFは、アンテナ20により復調器30Aに送信される。
復調器30Aは、アンテナ32と増幅器34,90とミキサ40と局部発振器70とDC補正部50とを備えている。変調器10から送信された変調信号SRFは、復調器30Aのアンテナ32により受信されて増幅器34に供給される。増幅器34は、入力される変調信号SRFを増幅する。増幅された変調信号SRFは、ミキサ40および局部発振器70のそれぞれに分配される。以下、局部発振器70に分配される変調信号SRFを注入信号SRFと呼ぶ。
図3は、復調器30Aのミキサ40およびDC補正部50の回路構成の一例を示している。ミキサ40は、差動対のトランジスタ400,402とトランジスタ404と負荷抵抗406,408とから構成されている。本例では、トランジスタ400,402,404をn型のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)により構成した例を示す。以下の第2〜第6の実施の形態でも同様にトランジスタをn型のMOSFETにより構成した例を示す。
ミキサ40およびDC補正部50の動作の一例について説明する。図4(A)はドレイン電流IadjとDC補正電圧Vadjの関係例を示すグラフであり、縦軸がDC補正電圧であり、横軸がドレイン電流である。図4(B)はドレイン電流IadjとDCオフセットの関係例を示すグラフであり、縦軸がドレイン電流であり、横軸がDCオフセットである。図4(C)はDC補正電圧VadjとDCオフセットの関係例を示すグラフであり、縦軸がDCオフセットであり、横軸がDC補正電圧である。
Vadj=−RL×Iadj・・・(2)
第2の実施の形態は、ミキサ40から差動の復調信号SDM1,SDM2を取り出してこれらのDC電圧を補正する点において上記第1の実施の形態と異なっている。なお、上述した第1の実施の形態で説明した復調器30Aと共通する構成要素には同一の符号を付し、詳細な説明は省略する。
図5は、第2の実施の形態に係る復調器30Bのブロック構成例を示している。復調器30Bは、アンテナ32と前段の増幅器34と後段の増幅器90,92とミキサ40と局部発振器70と第1のDC補正部50と第2のDC補正部60とを備えている。第2のDC補正部60は、ミキサ40のもう一方の負荷抵抗406側から取り出した復調信号SDM2のDC電圧Vdc2(図6参照)を基準電圧Vref2に補正するものである。なお、第1のDC補正部50は、上記第1の実施の形態のDC補正部50と同様の機能を有するため、説明を省略する。
第1のDC補正部50は、上記第1の実施の形態のDC補正部50と同様の動作を実行する。具体的には、ローパスフィルタ500は、ミキサ40の負荷抵抗408側から出力された復調信号SDM1の変調信号成分を遮断して復調信号SDM1のDC電圧Vdc1のみを通過させてコンパレータ502に出力する。
第3の実施の形態は、ミキサ40から出力が反転した差動の復調信号SDM1,SDM2を取り出してこれらのDC電圧を補正する点において上記第1の実施の形態と異なっている。なお、上述した第1の実施の形態で説明した復調器30Aと共通する構成要素には同一の符号を付し、詳細な説明は省略する。
図7は、第3の実施の形態に係る復調器30Cのブロック構成例を示している。復調器30Cは、アンテナ32と前段の増幅器34と後段の増幅器90,92とミキサ40と局部発振器70とDC補正部50とを備えている。
DC補正部50の第1のローパスフィルタ500は、ミキサ40の負荷抵抗408側から出力された復調信号SDM1の変調信号成分を遮断して復調信号SDM1のDC電圧Vdc1のみを通過させ、コンパレータ502に出力する。また第2のローパスフィルタ501は、ミキサ40の負荷抵抗406側から出力された復調信号SDM2の変調信号成分を遮断して復調信号SDM2のDC電圧Vdc2のみを通過させ、コンパレータ502に出力する。ここで、ミキサ40の負荷抵抗406側から出力される復調信号SDM2は、負荷抵抗408側から出力される復調信号SDM1と逆相になっている。
以下、図面を参照しながら、この発明の第4の実施の形態について説明する。上記第1の実施の形態で説明したように、局部発振信号SLOと注入信号SRFとが位相同期するとき、DC電圧Vdcが最大となり、DC補正電圧Vadjの値も最大となる(図12参照)。そこで、第4の実施の形態では、DC補正電圧Vadjを調整することで、変調信号SFRと局部発振信号SLOとの間の位相同期を制御する。なお、上述した第1の実施の形態で説明した復調器30Aと共通する構成要素には同一の符号を付し、詳細な説明は省略する。
図9は、本発明の第4の実施の形態に係る復調器30Dの構成の一例を示す図である。復調器30Dは、アンテナ32と増幅器34,90とミキサ40と局部発振器70とDC補正部50と位相補正部80とを備えている。復調器30Dは、変調信号SRFおよび局部発振信号SLO間の位相同期を行う位相補正モードを有している。位相補正モードは、上述した復調信号SDMのDC電圧Vdcの補正を行うDC電圧補正モードと時間的に分離して設けられている。
次に、局部発振信号SLOと変調信号SRFとの位相同期を行う場合の制御の一例について説明する。図11は、DC補正部50および位相補正部80の動作例を示すタイミングチャートである。図12(A)はDCオフセットと位相差の関係例を示す図であり、縦軸はDCオフセットであり、横軸は位相差である。図12(B)はDC補正電圧Vadjと位相差の関係例を示す図であり、縦軸はDC補正電圧であり、横軸は位相差である。図12(C)は位相補正信号Vtuneと位相差の関係例を示す図であり、縦軸は位相差であり、横軸は位相補正信号の出力レベルである。
第5の実施の形態は、ミキサ40から差動出力の復調信号SDM1,SDM2を取り出すことにより局部発振信号SLOの位相を調整する点において上記第4の実施の形態と異なっている。なお、上述した第4の実施の形態で説明した復調器30Dと共通する構成要素には同一の符号を付し、詳細な説明は省略する。また、第1および第2のDC補正部50,60の構成は、上記第2の実施の形態で説明した第1および第2のDC補正部50,60と同様の構成、機能を有するため説明を省略する。
図13は、第5の実施の形態に係る復調器30Eのブロック構成例を示している。復調器30Eは、アンテナ32と前段の増幅器34と後段の増幅器90,92とミキサ40と局部発振器70と第1のDC補正部50と第2のDC補正部60と位相補正部80とを備えている。
位相補正部80の制御部802には、図示しないクロック制御部からイネーブル信号Senとクロック信号Sclkが入力される。位相補正部80の制御部802は、入力されるイネーブル信号Senおよびクロック信号Sclkに基づいて、段階的に振幅レベルを可変させた位相補正信号Vtuneを生成してD/A変換部804に出力する(図11(C)参照)。
第6の実施の形態は、ミキサ40から差動出力を取り出すことにより局部発振信号SLOの位相を調整する点において上記第4の実施の形態と異なっている。なお、上述した第1および第3の実施の形態で説明した復調器30A,30C(DC補正部50等)と共通する構成要素には同一の符号を付し、詳細な説明は省略する。
図15は、第6の実施の形態に係る復調器30Fのブロック構成例を示している。復調器30Fは、アンテナ32と前段の増幅器34と後段の増幅器90,92とミキサ40と局部発振器70とDC補正部50と位相補正部80とを備えている。
第6の実施の形態では、上記第4の実施の形態で説明した復調器30Dの位相同期動作と同様の動作が行われる。具体的には、位相補正部80は、クロック信号Sclkに基づいて段階的に振幅レベルを可変させた位相補正信号Vtuneを局部発振器70に出力する(図11(C)参照)。DC補正部50は、局部発振信号SLOと位相同期した変調信号SRFとの位相差により発生する復調信号SDM1,SDM2のDC電圧Vdc1,Vdc2を補正するためのDC補正電圧Vadj1,Vadj2を生成する(図11(E)参照)。
Claims (8)
- 変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、
前記周波数同期部により同期された前記局部発振信号と前記変調器から送信された前記変調信号とに基づいて復調信号を生成する復調信号生成部と、
前記復調信号生成部により生成された前記復調信号から当該復調信号のDC電圧を検出し、当該DC電圧が予め設定されている基準電圧となるように前記復調信号の前記DC電圧を補正するDC補正部と、
前記DC補正部により検出された前記復調信号の前記DC電圧の値が最大になるとき、前記局部発振信号の位相と前記変調信号の位相とを同期させる位相補正部と
を備える復調器。 - 前記位相補正部は、
複数段階にレベルを可変させた、前記局部発振信号の位相を制御するための位相補正信号を生成して前記周波数同期部に供給し、
前記位相補正信号に基づいて前記周波数同期部から出力される前記局部発振信号と前記変調信号との乗算により得られる前記復調信号の前記DC電圧に応じて生成されるDC補正電圧を前記DC補正部から取得し、
前記DC補正部から取得した前記DC補正電圧のうち当該DC補正電圧の値が最大となるときの前記位相補正信号を前記局部発振信号および前記変調信号間の位相を同期させる位相補正信号として選択する
請求項1に記載の復調器。 - 前記復調信号生成部は、
差動の前記局部発振信号が入力される差動対の第1および第2のトランジスタと、
前記第1および第2のトランジスタのソースにドレインが接続されると共にソースが低電位の電源に接続され、前記変調信号が入力される第3のトランジスタと、
前記第1のトランジスタのドレインと高電位の電源との間に接続された第1の抵抗と、
前記第2のトランジスタのドレインと前記高電位の電源との間に接続された第2の抵抗とを有し、
前記DC補正部は、
前記復調信号生成部の前記第1の抵抗または前記第2の抵抗から出力される前記復調信号の前記DC電圧を通過させるローパスフィルタと、
前記ローパスフィルタを通過した前記復調信号の前記DC電圧と前記基準電圧とを比較して得られる差分電圧をDCオフセットとして出力する比較部と、
前記第1の抵抗または前記第2の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続されたトランジスタとを有する
請求項1に記載の復調器。 - 変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、
前記周波数同期部により同期された前記局部発振信号と前記変調器から送信された前記変調信号とに基づいて差動の第1および第2の復調信号を生成する復調信号生成部と、
前記復調信号生成部により生成された前記第1の復調信号から第1のDC電圧を検出し、当該第1のDC電圧が予め設定されている第1の基準電圧となるように前記第1のDC電圧を補正する第1のDC補正部と、
前記復調信号生成部により生成された前記第2の復調信号から第2のDC電圧を検出し、当該第2のDC電圧が予め設定されている第2の基準電圧となるように前記第2のDC電圧を補正する第2のDC補正部と、
前記第1のDC補正部により検出された前記第1のDC電圧と前記第2のDC補正部により検出された前記第2のDC電圧との差分電圧が最大となるとき、前記局部発振信号の位相と前記変調信号の位相とを同期させる位相補正部と
を備える復調器。 - 前記復調信号生成部は、
差動の前記局部発振信号が入力される差動対の第1および第2のトランジスタと、
前記第1および第2のトランジスタのソースにドレインが接続されると共にソースが低電位の電源に接続され、前記変調信号が入力される第3のトランジスタと、
前記第1のトランジスタのドレインと高電位の電源との間に接続された第1の抵抗と、
前記第2のトランジスタのドレインと前記高電位の電源との間に接続された第2の抵抗とを有し、
前記第1のDC補正部は、
前記復調信号生成部の前記第1の抵抗から出力される前記第1の復調信号の前記第1のDC電圧を通過させるローパスフィルタと、
前記ローパスフィルタを通過した前記第1の復調信号の前記第1のDC電圧と前記第1の基準電圧とを比較して得られる差分電圧をDCオフセットとして出力する比較部と、
前記第1の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続されたトランジスタとを有し、
前記第2のDC補正部は、
前記復調信号生成部の前記第2の抵抗から出力される前記第2の復調信号の前記第2のDC電圧を通過させるローパスフィルタと、
前記ローパスフィルタを通過した前記第2の復調信号の前記第2のDC電圧と前記第2の基準電圧とを比較して得られる差分電圧をDCオフセットとして出力する比較部と、
前記第2の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続されたトランジスタとを有する
請求項4に記載の復調器。 - 変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、
前記周波数同期部により同期された前記局部発振信号と前記変調器から送信された前記変調信号とに基づいて、差動の第1の復調信号および第2の変調信号を生成する復調信号生成部と、
前記復調信号生成部により生成された前記第1の復調信号から当該復調信号の第1のDC電圧を検出すると共に前記第2の復調信号から当該復調信号の第2のDC電圧を検出し、前記第1のDC電圧および前記第2のDC電圧間の電位差が最小となるように前記第1のDC電圧および前記第2のDC電圧の少なくとも一方を補正するDC補正部と、
前記DC補正部により検出された前記第1のDC電圧および前記第2のDC電圧間の差分電圧が最大となるとき、前記局部発振信号の位相と前記変調信号の位相とを同期させる位相補正部と
を備える復調器。 - 前記復調信号生成部は、
差動の前記局部発振信号が入力される差動対の第1および第2のトランジスタと、
前記第1および第2のトランジスタのソースにドレインが接続されると共にソースが低電位の電源に接続され、前記変調信号が入力される第3のトランジスタと、
前記第1のトランジスタのドレインと高電位の電源との間に接続された第1の抵抗と、
前記第2のトランジスタのドレインと前記高電位の電源との間に接続された第2の抵抗とを有し、
前記DC補正部は、
前記復調信号生成部の前記第1の抵抗に接続され、当該復調信号生成部から出力される前記第1の復調信号の第1のDC電圧を通過させる第1のローパスフィルタと、
前記復調信号生成部の前記第2の抵抗に接続され、当該復調信号生成部から出力される前記第2の復調信号の第2のDC電圧を通過させる第2のローパスフィルタと、
前記第1のローパスフィルタを通過した前記第1の復調信号の第1のDC電圧と前記第2のローパスフィルタを通過した前記第2の復調信号の第2のDC電圧とを比較して得られる差分電圧をDCオフセットとして出力する比較部と、 前記復調信号生成部の前記第1の抵抗にドレインが接続され、前記比較部にゲートが接
続され、前記低電位の電源にソースが接続された第1のトランジスタと、
前記復調信号生成部の前記第2の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続された第2のトランジスタとを有する
請求項6に記載の復調器。 - 被変調信号を第1の局部発振信号により変調して変調信号を生成し、生成した当該変調信号を送信する変調器と、
前記変調器から送信される前記変調信号の局部発振周波数に復調器側で生成する第2の局部発振信号の周波数を同期させる周波数同期部と、
前記周波数同期部により同期された前記第2の局部発振信号と前記変調器から送信された前記変調信号とに基づいて復調信号を生成する復調信号生成部と、
前記復調信号生成部により生成された前記復調信号から当該復調信号のDC電圧を検出し、当該DC電圧が予め設定されている基準電圧となるように前記復調信号の前記DC電圧を補正するDC補正部と、
前記DC補正部により検出された前記復調信号の前記DC電圧の値が最大になるとき、前記局部発振信号の位相と前記変調信号の位相とを同期させる位相補正部とを有する復調器と
を備える通信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009131094A JP5257696B2 (ja) | 2009-05-29 | 2009-05-29 | 復調器および通信装置 |
US12/662,670 US8310303B2 (en) | 2009-05-29 | 2010-04-28 | Demodulator and communication apparatus |
CN201010189795.7A CN101902235B (zh) | 2009-05-29 | 2010-05-24 | 解调器和通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009131094A JP5257696B2 (ja) | 2009-05-29 | 2009-05-29 | 復調器および通信装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010278896A JP2010278896A (ja) | 2010-12-09 |
JP2010278896A5 JP2010278896A5 (ja) | 2012-05-17 |
JP5257696B2 true JP5257696B2 (ja) | 2013-08-07 |
Family
ID=43220208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009131094A Expired - Fee Related JP5257696B2 (ja) | 2009-05-29 | 2009-05-29 | 復調器および通信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8310303B2 (ja) |
JP (1) | JP5257696B2 (ja) |
CN (1) | CN101902235B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8831073B2 (en) | 2009-08-31 | 2014-09-09 | Sony Corporation | Wireless transmission system, wireless communication device, and wireless communication method |
CN103180758B (zh) * | 2010-08-29 | 2018-02-23 | 金翼设计与建筑私人有限公司 | 用于金属探测系统的方法及装置 |
CN102916659B (zh) * | 2011-08-04 | 2015-11-25 | 联芯科技有限公司 | 电感电容自动校准方法及电路 |
JP5776495B2 (ja) | 2011-10-31 | 2015-09-09 | 富士通株式会社 | 利得測定回路、利得測定方法および通信装置 |
JP5853881B2 (ja) * | 2012-06-26 | 2016-02-09 | 三菱電機株式会社 | 無線通信装置 |
US8787503B2 (en) * | 2012-09-18 | 2014-07-22 | Vixs Systems, Inc. | Frequency mixer with compensated DC offset correction to reduce linearity degradation |
JP5711718B2 (ja) * | 2012-10-26 | 2015-05-07 | 旭化成エレクトロニクス株式会社 | Ask受信器およびこれを備えるicチップ |
JP2015026890A (ja) * | 2013-07-24 | 2015-02-05 | 富士通株式会社 | Pll装置 |
JP6488674B2 (ja) * | 2013-12-25 | 2019-03-27 | パナソニック株式会社 | Dcオフセットキャンセル回路 |
JP6780226B2 (ja) * | 2015-08-11 | 2020-11-04 | 富士通株式会社 | 増幅回路及び送信装置 |
CN114389924B (zh) * | 2021-12-27 | 2024-04-05 | 浙江巨磁智能技术有限公司 | 一种适用于ook调制的解调方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5650749A (en) * | 1996-06-10 | 1997-07-22 | Motorola, Inc. | FM demodulator using injection locked oscillator having tuning feedback and linearizing feedback |
JP3968250B2 (ja) * | 2002-02-05 | 2007-08-29 | 富士通株式会社 | Dcオフセットキャンセル回路 |
JP2003283358A (ja) * | 2002-03-22 | 2003-10-03 | Asahi Kasei Corp | 半導体装置及びそれを用いた受信機 |
US7116729B2 (en) * | 2002-04-29 | 2006-10-03 | Broadcom Corporation | Trimming of local oscillation in an integrated circuit radio |
JP4218436B2 (ja) * | 2003-06-18 | 2009-02-04 | ソニー株式会社 | Dcオフセット調整回路、チューナユニット、および受信装置 |
JP4235841B2 (ja) * | 2004-05-14 | 2009-03-11 | 日本電気株式会社 | 信号処理装置および信号処理方法 |
US7421260B2 (en) * | 2004-10-29 | 2008-09-02 | Broadcom Corporation | Method and system for a second order input intercept point (IIP2) correction |
JP2005295594A (ja) * | 2005-05-30 | 2005-10-20 | Sharp Corp | ミリ波帯無線通信装置 |
-
2009
- 2009-05-29 JP JP2009131094A patent/JP5257696B2/ja not_active Expired - Fee Related
-
2010
- 2010-04-28 US US12/662,670 patent/US8310303B2/en not_active Expired - Fee Related
- 2010-05-24 CN CN201010189795.7A patent/CN101902235B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010278896A (ja) | 2010-12-09 |
CN101902235A (zh) | 2010-12-01 |
US20100303184A1 (en) | 2010-12-02 |
US8310303B2 (en) | 2012-11-13 |
CN101902235B (zh) | 2014-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5257696B2 (ja) | 復調器および通信装置 | |
JP4323968B2 (ja) | 無線通信装置のタイミング調整方法 | |
US7276985B2 (en) | Transmission modulation apparatus, communication apparatus and mobile wireless apparatus | |
US7826811B2 (en) | Phase modulation apparatus and wireless communication apparatus | |
US8934858B2 (en) | Digital demodulation circuit using automatic gain control circuit having temperature compensation function | |
US20060088136A1 (en) | Complex filter circuit and receiver circuit | |
US9667204B2 (en) | Dynamic bias modulator with multiple output voltage converter and power amplification apparatus using the same | |
JP2004173249A (ja) | 送信機 | |
US20080298495A1 (en) | Method and apparatus for generating corrected quadrature phase signal pairs in a communication device | |
US20080233878A1 (en) | Radio System and Radio Communication Device | |
JP2007020192A (ja) | 伝送構造、伝送構造を有するトランシーバ、および、信号処理方法 | |
US9059837B1 (en) | Clock data recovery circuit and clock data recovery method | |
US20120307947A1 (en) | Signal processing circuit, wireless communication device, and signal processing method | |
KR100602192B1 (ko) | 위상 오차를 보정하기 위한 링 오실레이터 및 위상 오차 보정 방법 | |
JP2004356835A (ja) | 送信装置および受信装置 | |
US10594342B1 (en) | Power amplifying system and associated power amplifying method for bluetooth device | |
EP1936898A1 (en) | Phase modulation device and wireless communication device | |
US20050084047A1 (en) | Clock signal correcting circuit and communicating apparatus | |
WO2009093482A1 (ja) | ノイズ抑制装置 | |
US9281988B2 (en) | Receiving device, receiving method, and non-transitory computer-readable storage medium storing program | |
EP1977526B1 (en) | A method of reducing d.c. offset | |
JP2007124582A (ja) | 遅延検波回路、同期検波回路、無線受信装置および無線送信装置 | |
JP2015159374A (ja) | 受信回路、および、受信装置 | |
JP6950043B2 (ja) | 無線送信装置及び無線送信方法 | |
US10033562B2 (en) | Apparatus for envelope delay control in an envelope-tracking power amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120323 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130410 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |