JP5250868B2 - Chip storage tray - Google Patents

Chip storage tray Download PDF

Info

Publication number
JP5250868B2
JP5250868B2 JP2008200320A JP2008200320A JP5250868B2 JP 5250868 B2 JP5250868 B2 JP 5250868B2 JP 2008200320 A JP2008200320 A JP 2008200320A JP 2008200320 A JP2008200320 A JP 2008200320A JP 5250868 B2 JP5250868 B2 JP 5250868B2
Authority
JP
Japan
Prior art keywords
tray
release material
chip
storage tray
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008200320A
Other languages
Japanese (ja)
Other versions
JP2010040681A (en
Inventor
秀一 室井
典雄 鈴木
幸治 金古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko NPC Corp
Original Assignee
Seiko NPC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko NPC Corp filed Critical Seiko NPC Corp
Priority to JP2008200320A priority Critical patent/JP5250868B2/en
Publication of JP2010040681A publication Critical patent/JP2010040681A/en
Application granted granted Critical
Publication of JP5250868B2 publication Critical patent/JP5250868B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体装置の製造工程に用いられるチップ収納トレイの構造に関するものである。   The present invention relates to a structure of a chip storage tray used in a semiconductor device manufacturing process.

従来の半導体装置の製造工程において、半導体ウェーハからスクライビングされた複数の半導体チップは、前工程からダイボンディング工程に移行する間は、一時的にチップ収納トレイに収納される。ダイボンディング工程に先立ち、ソート装置のニードルピンによって押し上げられた半導体チップは、ダイコレットによって真空吸着され、一時的にチップ収納トレイに収納される。その半導体チップを次工程でピックアップする際にチップ収納トレイへ半導体チップが貼り付くことがある。 In a conventional semiconductor device manufacturing process, a plurality of semiconductor chips scribed from a semiconductor wafer are temporarily stored in a chip storage tray during the transition from the previous process to the die bonding process. Prior to the die bonding process, the semiconductor chips pushed up by the needle pins of the sorting device are vacuum-sucked by the die collet and temporarily stored in the chip storage tray. When the semiconductor chip is picked up in the next process, the semiconductor chip may stick to the chip storage tray.

特許文献1は、チップ収納トレイへ半導体チップが貼つくのを防止する手段を有するチップ収納トレイを開示している。この公知例では半導体チップがチップ収納トレイの収納ポケット(凹部)の底面に付着するのを防止して半導体チップの取り出しを容易にする手段として収納ポケットの底面の形状を半導体チップとの接触面積を小さくした構造を有している。図7は、従来のチップ収納トレイの部分断面図である。チップ収納トレイは、トレイ本体とトレイ本体に形成された複数の凹部(これを収納ポケットという)から構成され、収納ポケットは、格子状に複数配置されている。トレイ本体100に形成された凹部101の底面は、格子状又はすだれ状に設けられた凹凸部104を有している。半導体チップ102は、その上に載置されている(図7(a))。また、凹部101の底面を1つの凹面105にするように構成することが出来る(図7(b))。凹部101の底面に突起106を設けることも出来る(図7(c))。さらに、凹部101の底面を1つの凸面107にするように構成することも出来る(図7(d))。いずれの場合にも、凹部101の底面が平坦な場合に比べて、半導体チップ102の裏面と凹部101の底面との接触面積を大きく減らすことが出来る。 Patent Document 1 discloses a chip storage tray having means for preventing a semiconductor chip from sticking to the chip storage tray. In this known example, the shape of the bottom surface of the storage pocket is set as the contact area with the semiconductor chip as means for preventing the semiconductor chip from adhering to the bottom surface of the storage pocket (recess) of the chip storage tray and facilitating the removal of the semiconductor chip. It has a reduced structure. FIG. 7 is a partial cross-sectional view of a conventional chip storage tray. The chip storage tray is composed of a tray main body and a plurality of recesses (which are referred to as storage pockets) formed in the tray main body, and a plurality of storage pockets are arranged in a lattice shape. The bottom surface of the recess 101 formed in the tray main body 100 has a concavo-convex portion 104 provided in a lattice shape or an interdigital shape. The semiconductor chip 102 is placed thereon (FIG. 7 (a)). Moreover, it can comprise so that the bottom face of the recessed part 101 may be made into the one concave surface 105 (FIG.7 (b)). A protrusion 106 can also be provided on the bottom surface of the recess 101 (FIG. 7C). Further, the bottom surface of the concave portion 101 can be configured as one convex surface 107 (FIG. 7D). In any case, the contact area between the back surface of the semiconductor chip 102 and the bottom surface of the recess 101 can be greatly reduced as compared with the case where the bottom surface of the recess 101 is flat.

特許文献2には、表面を離型被膜で覆った金型が開示されている。プラスチック成形用、ゴム成形用などの成形金型の離型性が改善される新規な離型被膜を提供する。離型被膜は、成形金型表面上の下地被膜と、下地被膜上に付着している均一な厚さの非晶質フッ素樹脂被膜とからなる。この離型被膜を得る方法は、成形金型表面に下地被膜を形成し、その上にフッ素系不活性液体に溶解した非晶質フッ素樹脂を塗布した後、フッ素系不活性液体を揮発、乾燥させ、次いで加熱処理する工程からなる。
特開昭60−109217号公報(第3図) 特開平5−245848号公報
Patent Document 2 discloses a mold whose surface is covered with a release film. Disclosed is a novel release coating that improves the mold release of molding dies for plastic molding, rubber molding, and the like. The release coating is composed of a base coating on the surface of the molding die and an amorphous fluororesin coating with a uniform thickness attached on the base coating. This mold release film is obtained by forming a base film on the mold surface, applying an amorphous fluororesin dissolved in a fluorine-based inert liquid thereon, volatilizing and drying the fluorine-based inert liquid. Followed by heat treatment.
JP-A-60-109217 (FIG. 3) JP-A-5-245848

近年、半導体チップは、小型化の傾向にある。半導体チップが小型化されると当然チップ収納トレイの凹部のサイズも小型にする必要がある。また、チップ収納トレイは、鋳型成形により形成されるので、トレイの凹部底面に設けられる溝や突起物を小さく形成するには限界があった。
また、半導体チップの小型化が進むと、半導体チップに対して凹部の溝や突起物が相対的に大きくなり、静電気の影響や、半導体ウェーハのスクライビングの際に半導体チップを保持する粘着テープに用いられた粘着剤の影響等を受け易くなって、チップ収納トレイ底面へ半導体チップが貼り付き易くなる。また、半導体チップの小型化により、チップに対して相対的に大きくなった凹部の溝に半導体チップが陥落し易くなり、これが半導体チップの欠けやピックアップ操作の困難に繋がる。また、半導体チップの小型化により、チップに対して異物が相対的に大きくなり、異物が付着し易くなって、半導体チップのピックアップが困難になると共に、半導体チップに傷が付き易くなる。
In recent years, semiconductor chips tend to be miniaturized. When the semiconductor chip is miniaturized, it is natural that the size of the concave portion of the chip storage tray needs to be reduced. Further, since the chip storage tray is formed by molding, there is a limit in forming a small groove or protrusion provided on the bottom surface of the concave portion of the tray.
In addition, as semiconductor chips become smaller, the grooves and protrusions in the recesses become larger relative to the semiconductor chip, which is used for adhesive tape that holds the semiconductor chip during the effects of static electricity and semiconductor wafer scribing. It becomes easy to be influenced by the applied adhesive and the like, and the semiconductor chip is easily attached to the bottom surface of the chip storage tray. In addition, the downsizing of the semiconductor chip makes it easier for the semiconductor chip to fall into a recess groove that is relatively large with respect to the chip, leading to chipping of the semiconductor chip and difficulty in picking up the semiconductor chip. Further, due to the miniaturization of the semiconductor chip, the foreign matter is relatively large with respect to the chip, and the foreign matter is likely to adhere to the semiconductor chip, making it difficult to pick up the semiconductor chip and easily scratching the semiconductor chip.

本発明は、このような事情によりなされたものであり、小型化の進んだ半導体チップがチップ収納トレイのチップ収納用凹部底面に付着するのを防ぎ、その取り出しを容易にすると共に半導体チップの欠けやキズを防ぐことのできるチップ収納トレイを提供する。   The present invention has been made under such circumstances, and it is possible to prevent a semiconductor chip whose size has been reduced from adhering to the bottom surface of the chip storage recess of the chip storage tray, thereby making it easy to remove the chip. Provide a chip storage tray that can prevent damage and scratches.

本発明のチップ収納トレイの一態様は、半導体素子が形成された半導体チップを取り出し可能に収納する複数の凹部を有するトレイ本体と、前記半導体チップの前記凹部の底面への付着を防ぐためであって前記凹部を含めてトレイ本体表面に形成された離型材から構成された薄膜とを備えたことを特徴としている。前記薄膜の表面は、凹凸処理されているようにしても良い。 One aspect of the chip storage tray of the present invention is to prevent a tray body having a plurality of recesses for detachably storing semiconductor chips on which semiconductor elements are formed, and to prevent the semiconductor chips from adhering to the bottom surfaces of the recesses. And a thin film made of a release material formed on the surface of the tray main body including the concave portion. The surface of the thin film may be subjected to uneven processing.

本発明のチップ収納トレイの製造方法の一態様は、半導体素子が形成された半導体チップを取り出し可能に収納する複数の凹部を有するトレイ本体を前記半導体チップの前記凹部の底面への付着を防ぐための離型材の溶液に浸ける工程と、前記トレイ本体を前記溶液から取り出す工程と、取り出した前記トレイ本体の表面に付着している前記離型材を乾燥し硬化させて前記トレイ本体表面に離型材薄膜を形成する工程とを具備したことを特徴としている。前記トレイ本体を前記離型材の溶液に浸ける工程中、前記離型材の溶液には超音波振動を与えるようにしても良い。前記離型材薄膜の表面をエッチングあるいはブラスト処理によって凹凸処理を施す工程を更に有するようにしても良い。前記離型材は、シリコン系もしくは弗素系樹脂又はゴムから選ばれるようにしても良い。
According to one aspect of the method for manufacturing a chip storage tray of the present invention, a tray body having a plurality of recesses for removably storing a semiconductor chip on which a semiconductor element is formed is prevented from adhering to the bottom surface of the recess. A step of immersing in the release material solution, a step of removing the tray body from the solution, and drying and curing the release material adhering to the surface of the removed tray body to release the release material thin film on the surface of the tray body. And a step of forming the structure. During the step of immersing the tray body in the release material solution, ultrasonic vibration may be applied to the release material solution. You may make it further have the process of giving an unevenness | corrugation process to the surface of the said mold release material thin film by an etching or a blast process. The release material may be selected from silicon-based or fluorine-based resin or rubber.

本発明は、以上の構成により、小型化の進んだ半導体チップがチップ収納トレイの凹部底面に付着するのを防ぎ、その取り出しを容易にする。また、離型材薄膜の形成によって、チップ収納トレイの凹部に存する異物を排除でき、また、凹部に存する突起や溝を被覆することができるため、半導体チップのキズや欠けを防ぐことができる。   The present invention prevents the semiconductor chip whose size has been reduced from adhering to the bottom surface of the concave portion of the chip storage tray and facilitates its removal by the above configuration. Further, by forming the release material thin film, foreign substances existing in the recesses of the chip storage tray can be eliminated, and the protrusions and grooves existing in the recesses can be covered, so that the semiconductor chip can be prevented from being scratched or chipped.

以下、実施例を参照して発明の実施の形態を説明する。   Hereinafter, embodiments of the invention will be described with reference to examples.

図1乃至図4を参照して実施例1を説明する。
図1は、この実施例で説明するチップ収納トレイの平面図、図2は、図1に示すチップ収納トレイのA−A′線に沿う部分の断面図、図3は、半導体チップを搭載した図1に示すチップ収納トレイの平面図、図4は、図3に示すチップ収納トレイのB−B′線に沿う部分の断面図である。
図1及び図2に示すように、チップ収納トレイ10は、半導体チップが収納される凹部3を有するトレイ本体1及びトレイ本体1の表面に形成された離型材薄膜2から構成されている。トレイ本体1は、金属、ガラス、樹脂などを素材としている。トレイ本体1は、主面に複数の凹部3が格子状もしくはすだれ状に形成されている。この凹部3は、半導体チップを収納するために設けられたもので、収納ポケット3という。
Embodiment 1 will be described with reference to FIGS.
1 is a plan view of a chip storage tray described in this embodiment, FIG. 2 is a cross-sectional view of the chip storage tray shown in FIG. 1, taken along the line AA ', and FIG. 3 is mounted with a semiconductor chip. 1 is a plan view of the chip storage tray shown in FIG. 1, and FIG. 4 is a cross-sectional view of a portion along the line BB ′ of the chip storage tray shown in FIG.
As shown in FIGS. 1 and 2, the chip storage tray 10 includes a tray main body 1 having a recess 3 in which semiconductor chips are stored, and a release material thin film 2 formed on the surface of the tray main body 1. The tray body 1 is made of metal, glass, resin, or the like. The tray body 1 has a plurality of recesses 3 formed on the main surface in a lattice shape or an interdigital shape. The recess 3 is provided for storing a semiconductor chip and is referred to as a storage pocket 3.

離型材薄膜2は、数10μmの厚さがあり、トレイ本体1の全表面にほぼ均一に形成されている。離型材には、シリコン系もしくは弗素系樹脂又はゴム等から選ばれる。
離型材、例えば、シリコーンは、高い離型性を有している。離型性の高い材料は、他の分子に比べて表面張力が低いことに特徴がある。表面張力は、分子同士が引き合う結果生じる力である。表面張力が低いことは、同じ分子同士を引き付ける力が弱いと共に、他種分子に対する引力も小さい。
The release material thin film 2 has a thickness of several tens of μm and is formed almost uniformly on the entire surface of the tray body 1. The release material is selected from silicon-based or fluorine-based resin, rubber, or the like.
A mold release material such as silicone has a high mold release property. A material having a high releasability is characterized by a lower surface tension than other molecules. The surface tension is a force generated as a result of molecules attracting each other. The low surface tension means that the force to attract the same molecules is weak and the attractive force to other types of molecules is also small.

半導体装置が作り込まれた半導体チップは、シリコンなどの半導体ウェーハからスクライビングされて形成される。半導体チップ9は、前工程からダイボンディング工程に移行する間、一時的にチップ収納トレイ10に収納される(図3、図4)。半導体チップ9は、チップ収納トレイ10の収納ポケット3内に載置される。即ち、ダイボンディング工程に先立ち、ソート装置のニードルピンによって押し上げられた半導体チップ9は、ダイコレットによって真空吸着され、一時的にチップ収納トレイ10に収納される。その半導体チップ9を次工程に入ってピックアップする際に、チップ収納トレイ10に半導体チップ9が貼り付いて取り出せなくなることがある。   A semiconductor chip in which a semiconductor device is fabricated is formed by being scribed from a semiconductor wafer such as silicon. The semiconductor chip 9 is temporarily stored in the chip storage tray 10 during the transition from the previous process to the die bonding process (FIGS. 3 and 4). The semiconductor chip 9 is placed in the storage pocket 3 of the chip storage tray 10. That is, prior to the die bonding step, the semiconductor chip 9 pushed up by the needle pin of the sorting device is vacuum-sucked by the die collet and temporarily stored in the chip storage tray 10. When the semiconductor chip 9 enters the next process and is picked up, the semiconductor chip 9 may stick to the chip storage tray 10 and cannot be taken out.

実施例によればトレイ本体が離型材薄膜により被覆されているので、表面が離型性を有し、その結果、小型化の進んだ半導体チップがチップ収納トレイの収納ポケット底面に付着するのを防いでその取り出しを容易にする。また、離型材薄膜がトレイ本体を被覆しているので、トレイの収納ポケット3内に存在する異物がその薄膜形成工程において排除され、また、収納ポケット3内に存在する微細な突起や溝も被覆されるため、半導体チップに対するキズや半導体チップ端部の欠落を防止することができる。   According to the embodiment, since the tray main body is covered with the release material thin film, the surface has releasability, and as a result, the semiconductor chip which has been downsized can adhere to the bottom surface of the storage pocket of the chip storage tray. Prevent and facilitate its removal. In addition, since the release material thin film covers the tray body, foreign substances existing in the storage pocket 3 of the tray are eliminated in the thin film forming process, and fine protrusions and grooves existing in the storage pocket 3 are also covered. Therefore, it is possible to prevent scratches on the semiconductor chip and missing of the end portion of the semiconductor chip.

次に、図5及び図6を参照して実施例2を説明する。
図5は、チップ収納トレイの製造工程を説明するフロー図、図6は、チップ収納トレイ表面の離型材薄膜を形成する製造装置の模式断面図である。離型材の材料には、例えば、シリコン系もしくは弗素系樹脂又はゴムから選ばれる。まず、離型材、例えば、シリコン系樹脂を少量のメタノールを含むエタノールからなる溶剤に溶かしてシリコン系樹脂の溶液5を調製する。このシリコン系樹脂の溶液5を処理容器4に収納する。
Next, Example 2 will be described with reference to FIGS.
FIG. 5 is a flowchart for explaining a manufacturing process of the chip storage tray, and FIG. 6 is a schematic cross-sectional view of a manufacturing apparatus for forming a release material thin film on the surface of the chip storage tray. The material of the release material is selected from, for example, silicon-based or fluorine-based resin or rubber. First, a release resin, for example, a silicon resin is dissolved in a solvent made of ethanol containing a small amount of methanol to prepare a silicon resin solution 5. The silicon resin solution 5 is stored in the processing container 4.

図5及び図6に従って離型材薄膜の形成方法を説明する。まず、チップ収納トレイ10のトレイ本体1の脱脂洗浄を行う。例えば、純水フロー中で5分、超音波振動を与えながら脱脂洗浄する(1)。脱脂洗浄を行ったトレイ本体1は、例えば、100℃で60分脱水乾燥を行う(2)。その後、脱水処理したトレイ本体1の複数個を網状のバスケット6に入れる。複数のトレイ本体1が入ったバスケット6は、処理容器4に充填されたシリコン系樹脂の溶液5に、トレイ本体1が十分漬かるように浸し、この状態で超音波振動7を与える。例えば、超音波振動を5分間与えてトレイ本体1の表面上に均一にシリコン系樹脂を付着させるとともに、シリコン系樹脂をトレイ本体1の表面から内部に入り込むようにする。また、トレイ本体1の表面上に存在する微細な異物を払い除ける(3)。   A method for forming a release material thin film will be described with reference to FIGS. First, the tray body 1 of the chip storage tray 10 is degreased and cleaned. For example, degreasing and cleaning are performed while applying ultrasonic vibration for 5 minutes in a pure water flow (1). The tray body 1 that has been degreased and washed is dehydrated and dried at 100 ° C. for 60 minutes, for example (2). Thereafter, a plurality of tray bodies 1 that have been dehydrated are placed in a net-like basket 6. A basket 6 containing a plurality of tray main bodies 1 is immersed in a silicon resin solution 5 filled in a processing container 4 so that the tray main body 1 is sufficiently immersed, and in this state, ultrasonic vibration 7 is applied. For example, ultrasonic vibration is applied for 5 minutes to uniformly adhere the silicon resin on the surface of the tray main body 1, and the silicon resin enters the inside of the tray main body 1 from the inside. Further, fine foreign matters existing on the surface of the tray body 1 can be removed (3).

次に、バスケット6をシリコン系樹脂の溶液5から取り出す。その後、各トレイ本体1を水洗し、自然乾燥する。この工程により約10〜20μmの膜厚の離型材薄膜が形成される。離型材薄膜のむらを無くすためにこの工程は、2〜3回繰り返される。その後、冷却(徐冷する)して、トレイ本体1に膜厚が数10μm程度の離型材薄膜2が形成される。   Next, the basket 6 is taken out of the silicon resin solution 5. Thereafter, each tray body 1 is washed with water and dried naturally. By this step, a release material thin film having a thickness of about 10 to 20 μm is formed. This process is repeated 2-3 times in order to eliminate unevenness of the release material thin film. Thereafter, it is cooled (slowly cooled), and a release material thin film 2 having a film thickness of about several tens of μm is formed on the tray body 1.

実施例によればトレイ本体が離型材薄膜により被覆されているので、表面が離型性を有し、その結果、小型化の進んだ半導体チップがチップ収納トレイの凹部底面に付着するのを防いでその取り出しを容易にする。また、離型材薄膜がトレイ本体を被覆しているので、トレイの収納ポケット3内に存在する異物がその薄膜形成工程において排除され、また、収納ポケット3内に存在する微細な突起や溝も被覆されるため、半導体チップに対するキズや半導体チップ端部の欠落を防止することができる。更に、超音波振動を与えることにより、離型材がトレイ本体の表面から内部に入り込むので、離型材薄膜は、強固にトレイ本体に形成される。   According to the embodiment, since the tray main body is covered with the release material thin film, the surface has releasability, and as a result, the semiconductor chip whose size has been reduced is prevented from adhering to the bottom surface of the recess of the chip storage tray. Makes it easy to remove. In addition, since the release material thin film covers the tray body, foreign substances existing in the storage pocket 3 of the tray are eliminated in the thin film forming process, and fine protrusions and grooves existing in the storage pocket 3 are also covered. Therefore, it is possible to prevent scratches on the semiconductor chip and missing of the end portion of the semiconductor chip. Furthermore, since the release material enters the inside of the tray main body by applying ultrasonic vibration, the release material thin film is firmly formed on the tray main body.

次に、実施例3を説明する。
この実施例は、チップ収納トレイを構成するトレイ本体表面に形成される離型材薄膜の構造に特徴がある。
チップ収納トレイ10は、半導体チップが収納される収納ポケット3を有するトレイ本体1及びトレイ本体1の表面に形成された離型材薄膜2から構成されている(図2参照)。離型材薄膜2は、トレイ本体1の全表面にほぼ均一に形成されている。離型材、例えば、シリコーンは、高い離型性を有している。この実施例では、高い離型性を有する離型材薄膜の表面をブラスト処理してその表面を凹凸状にし、チップ収納トレイの収納ポケットの底面と半導体チップとの接触面積を小さくしてその離型性を補強する。
Next, Example 3 will be described.
This embodiment is characterized by the structure of the release material thin film formed on the surface of the tray main body constituting the chip storage tray.
The chip storage tray 10 includes a tray main body 1 having a storage pocket 3 for storing semiconductor chips and a release material thin film 2 formed on the surface of the tray main body 1 (see FIG. 2). The release material thin film 2 is formed substantially uniformly on the entire surface of the tray body 1. A mold release material such as silicone has a high mold release property. In this embodiment, the surface of the release material thin film having high releasability is blasted to make the surface uneven, and the contact area between the bottom surface of the storage pocket of the chip storage tray and the semiconductor chip is reduced to release the surface. Reinforce sex.

上記離型性を補強するためにこの表面処理にあっては、トレイ本体1の少なくとも収納ポケット3底部の半導体チップ9と接触する表面に、粒子状の樹脂などの非金属や金属によるブラスト処理を施す。粒子状の樹脂材料としては、低表面エネルギーの樹脂材料である、PTFE,シリコン樹脂,ポリプロピレン樹脂等が単独又は混合して用いられる。ブラスト処理に際して、低表面エネルギーの樹脂材料のみを用いても良いし、SiO2 、ポリエステル樹脂、ユリア樹脂、メラミン樹脂と混合することも可能である。粒子の粒径は、10μmから1000μm好ましくは20μmから200μmである。吹き付ける圧力は、ブラスト装置に応じて適宜設定されるが2〜3barの範囲で実施する。 In this surface treatment to reinforce the releasability, a blasting treatment with a nonmetal or metal such as particulate resin is performed on the surface of the tray body 1 that contacts the semiconductor chip 9 at the bottom of the storage pocket 3. Apply. As the particulate resin material, PTFE, silicon resin, polypropylene resin, or the like, which is a low surface energy resin material, is used alone or in combination. In the blast treatment, only a low surface energy resin material may be used, or it may be mixed with SiO 2 , polyester resin, urea resin, or melamine resin. The particle size of the particles is 10 μm to 1000 μm, preferably 20 μm to 200 μm. Although the pressure to spray is suitably set according to a blast apparatus, it implements in the range of 2-3 bar.

この実施例によればトレイ本体が離型材薄膜により被覆されているので、表面が離型性を有し、その結果、小型化の進んだ半導体チップがチップ収納トレイの収納ポケット底面に付着するのを防いでその取り出しを容易にする。また、離型材薄膜がトレイ本体を被覆しているので、トレイの収納ポケット3内に存在する異物がその薄膜形成工程において排除され、また、収納ポケット3内に存在する微細な突起や溝も被覆されるため、半導体チップに対するキズや半導体チップ端部の欠落を防止することができる。更に、ブラスト処理を行なうことにより、表面に樹脂材料の微細片が付着し、収納ポケット表面の凹凸が著しくなり、チップ収納トレイの離型性を補うことができる。   According to this embodiment, since the tray body is covered with the release material thin film, the surface has releasability, and as a result, the semiconductor chip whose size has been reduced adheres to the bottom surface of the storage pocket of the chip storage tray. To make it easier to remove. In addition, since the release material thin film covers the tray body, foreign substances existing in the storage pocket 3 of the tray are eliminated in the thin film forming process, and fine protrusions and grooves existing in the storage pocket 3 are also covered. Therefore, it is possible to prevent scratches on the semiconductor chip and missing of the end portion of the semiconductor chip. Further, by performing the blasting process, fine pieces of the resin material adhere to the surface, the irregularities on the surface of the storage pocket become remarkable, and the mold releasability of the chip storage tray can be compensated.

実施例1において説明するチップ収納トレイの平面図。FIG. 3 is a plan view of a chip storage tray described in the first embodiment. 図1に示すチップ収納トレイのA−A′線に沿う部分の断面図。Sectional drawing of the part which follows the AA 'line of the chip | tip storage tray shown in FIG. 半導体チップを搭載したチップ収納トレイの平面図。The top view of the chip | tip storage tray which mounts a semiconductor chip. 図3に示すチップ収納トレイのB−B′線に沿う部分の断面図。Sectional drawing of the part which follows the BB 'line of the chip | tip storage tray shown in FIG. 実施例2に係るチップ収納トレイの製造方法を示すフロー図。FIG. 9 is a flowchart showing a method for manufacturing a chip storage tray according to the second embodiment. 実施例2に係るチップ収納トレイの製造方法を示す図。FIG. 6 is a diagram illustrating a method for manufacturing a chip storage tray according to the second embodiment. 従来のチップ収納トレイの部分断面図。The fragmentary sectional view of the conventional chip storage tray.

符号の説明Explanation of symbols

1・・・トレイ本体
2・・・離型材薄膜
3・・・収納ポケット(凹部)
4・・・処理容器
5・・・離型材溶液
6・・・バスケット
7・・・超音波振動
9・・・半導体チップ
10・・・チップ収納トレイ
DESCRIPTION OF SYMBOLS 1 ... Tray body 2 ... Release material thin film 3 ... Storage pocket (recessed part)
DESCRIPTION OF SYMBOLS 4 ... Processing container 5 ... Release material solution 6 ... Basket 7 ... Ultrasonic vibration 9 ... Semiconductor chip 10 ... Chip storage tray

Claims (6)

半導体素子が形成された半導体チップを取り出し可能に収納する複数の凹部を有するトレイ本体と、前記半導体チップの前記凹部の底面への付着を防ぐためであって前記凹部を含めてトレイ本体表面に形成された離型材から構成された薄膜とを備えたことを特徴とするチップ収納トレイ。 A tray body having a plurality of recesses for detachably storing semiconductor chips on which semiconductor elements are formed, and a surface of the tray body including the recesses to prevent the semiconductor chips from adhering to the bottom surface of the recesses. A chip storage tray, comprising: a thin film made of a released release material. 前記薄膜の表面は、凹凸処理がなされていることを特徴とする請求項1に記載のチップ収納トレイ。 The chip storage tray according to claim 1, wherein the surface of the thin film is subjected to an unevenness treatment. 半導体素子が形成された半導体チップを取り出し可能に収納する複数の凹部を有するトレイ本体を前記半導体チップの前記凹部の底面への付着を防ぐための離型材の溶液に浸ける工程と、前記トレイ本体を前記溶液から取り出す工程と、取り出した前記トレイ本体の表面に付着している前記離型材を乾燥し硬化させて前記トレイ本体表面に離型材薄膜を形成する工程とを具備したことを特徴とするチップ収納トレイの製造方法。 A step of immersing a tray body having a plurality of recesses for removably storing semiconductor chips on which semiconductor elements are formed in a release material solution for preventing the semiconductor chips from adhering to the bottom surfaces of the recesses; and A chip comprising: a step of removing from the solution; and a step of drying and curing the release material adhering to the surface of the removed tray body to form a release material thin film on the surface of the tray body. Storage tray manufacturing method. 前記トレイ本体を前記離型材の溶液に浸ける工程中、前記離型材の溶液には超音波振動を与えることを特徴とする請求項3に記載のチップ収納トレイの製造方法。 4. The method for manufacturing a chip storage tray according to claim 3, wherein ultrasonic vibration is applied to the release material solution during the step of immersing the tray body in the release material solution. 前記離型材薄膜の表面をエッチングあるいはブラスト処理によって凹凸処理を施す工程を更に有することを特徴とする請求項3又は請求項4に記載のチップ収納トレイの製造方法。 5. The method for manufacturing a chip storage tray according to claim 3, further comprising a step of subjecting the surface of the release material thin film to an unevenness process by etching or blasting. 前記離型材は、シリコン系もしくは弗素系樹脂又はゴムから選ばれることを特徴とする請求項3乃至請求項5のいずれかに記載のチップ収納トレイの製造方法。

6. The method for manufacturing a chip storage tray according to claim 3, wherein the release material is selected from silicon-based or fluorine-based resin or rubber.

JP2008200320A 2008-08-04 2008-08-04 Chip storage tray Expired - Fee Related JP5250868B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008200320A JP5250868B2 (en) 2008-08-04 2008-08-04 Chip storage tray

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008200320A JP5250868B2 (en) 2008-08-04 2008-08-04 Chip storage tray

Publications (2)

Publication Number Publication Date
JP2010040681A JP2010040681A (en) 2010-02-18
JP5250868B2 true JP5250868B2 (en) 2013-07-31

Family

ID=42012932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008200320A Expired - Fee Related JP5250868B2 (en) 2008-08-04 2008-08-04 Chip storage tray

Country Status (1)

Country Link
JP (1) JP5250868B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5901110B2 (en) * 2010-10-06 2016-04-06 三木ポリマー株式会社 Transport tray for surface mount electronic components
JP2015164157A (en) * 2014-02-28 2015-09-10 北川工業株式会社 Embossment carrier tape and packaging device
JP2016058525A (en) 2014-09-09 2016-04-21 シナプティクス・ディスプレイ・デバイス合同会社 Semiconductor chip tray
JP6861602B2 (en) * 2017-09-15 2021-04-21 Towa株式会社 Holding member, manufacturing method of holding member, holding mechanism and product manufacturing equipment

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60109217A (en) * 1983-12-08 1985-06-14 Fuji Xerox Co Ltd Tray for containing semiconductor chip
JPH05245848A (en) * 1992-03-04 1993-09-24 Shigetoshi Watanabe Release film of mold and method for forming the same
JPH09172059A (en) * 1995-12-18 1997-06-30 Nippon Precision Circuits Kk Chip tray for ic

Also Published As

Publication number Publication date
JP2010040681A (en) 2010-02-18

Similar Documents

Publication Publication Date Title
JP5386490B2 (en) Debris removal in high aspect structures
US7462551B2 (en) Adhesive system for supporting thin silicon wafer
JP5250868B2 (en) Chip storage tray
US10361169B2 (en) Semiconductor wire bonding machine cleaning device and method
CN107059128B (en) Lithium tantalate or lithium niobate monocrystal film in a kind of micron silicon substrate and preparation method thereof
KR101006526B1 (en) Wafer maount tape and apparatus and method for processing wafer using the wafer mount tape
KR20160038752A (en) Method for removing deposited material
US3988196A (en) Apparatus for transferring an oriented array of articles
US3899379A (en) Releasable mounting and method of placing an oriented array of devices on the mounting
US3992236A (en) Releasable mounting and method of placing an oriented array of devices on the mounting
JP2002096037A (en) Tool and device for cleaning substrate
KR20070074398A (en) Semiconductor wafer including contamination removal part
TW200836252A (en) Method of thinning wafer
JP2005019700A (en) Method of manufacturing attracting and fixing apparatus
JP2010137329A (en) Tweezers and coating component for the same
JP2019125795A (en) Method of peeling pasting substrate and method of removing adhesive
TW201509772A (en) Cassette fixture for holding film frames with affixed thin substrates during liquid chemical batch removal of carriers
JP2010080829A (en) Cleaning device, method of manufacturing substrate, and solar battery element
CN116325095A (en) Dry adhesive for temporarily bonding semiconductor devices
JP6095151B2 (en) Substrate container and foreign substance removal method
US4023997A (en) Method of placing an oriented array of devices on a releasable mounting
CN103128073A (en) Wafer washing method, wafer washing device and wafer
TWI614089B (en) Protective film forming method of semiconductor substrate
CN110217785B (en) Transfer operation method of CVD-grown graphene
US7172977B1 (en) Method for non-destructive removal of cured epoxy from wafer backside

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130326

R150 Certificate of patent or registration of utility model

Ref document number: 5250868

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees