JP5249068B2

JP5249068B2 - 走査型電子顕微鏡

Info

Publication number: JP5249068B2
Application number: JP2009026076A
Authority: JP
Inventors: 貢山田
Original assignee: Jeol Ltd
Current assignee: Jeol Ltd
Priority date: 2009-02-06
Filing date: 2009-02-06
Publication date: 2013-07-31
Anticipated expiration: 2029-02-06
Also published as: JP2010182573A

Description

本発明は走査型電子顕微鏡に関し、更に詳しくは１次ビーム電流や試料の２次電子放出効率が小さくてもコントラストのよい画像が得られるようにした走査型電子顕微鏡に関する。

図８は従来装置の信号検出系の構成例を示す図である。ここでいう従来装置とは、走査型電子顕微鏡（ＳＥＭ）である。図はＡチャンネル、Ｂチャンネルの２系統の入力があることを示している。１はＡチャンネルの信号を検出する検出器、４はＢチャンネルの信号を検出する検出器である。これら検出器１，４としては、２次電子や反射電子検出器が用いられる。２は検出器１の出力を増幅する増幅器、５は検出器４の出力を増幅する増幅器である。

３は増幅器２の出力を受けてディジタルデータに変換するＡ／Ｄ変換器、６は増幅器５の出力を受けてディジタルデータに変換するＡ／Ｄ変換器である。７は２チャンネルの信号の合成を行なうチャンネル合成器である。具体的には、Ａチャンネルの信号とＢチャンネルの信号を交互に出力するものである。８はディジタル信号のフレーム間演算を行なってフレーム間で無相関なノイズを低減させるフレーム積算器である。

該フレーム積算器８は、乗算器９，１０と、加算器１１とフレームメモリ１２から構成されている。即ち、チャンネル合成器７の出力は乗算器９に入り、所定の係数、例えば０．２と乗算された後加算器１１の一方の入力に入る。加算器１１の他方には乗算器１０の出力が入っている。加算器１１の出力はフレームメモリ１２に入って記憶されると共に、その出力が前記乗算器１０に入り、所定の係数、例えば０．８と乗算され、前記加算器１１に入るようになっている。１３は該フレーム積算器８の出力を観察像として表示される観察画像表示器である。このように構成された装置の動作を説明すれば、以下の通りである。

１次電子ビームで試料（図示せず）上を走査し、試料が発生する２次電子や反射電子を検出器１，４で電気信号に変換する。この検出信号は、続く増幅器２，５で増幅され、Ａ／Ｄ変換器３，６でディジタルデータに変換される。この複数のチャンネルのディジタル信号はチャンネル合成器７で時分割合成され、ＡチャンネルとＢチャンネルの信号が交互に出力される。

フレーム積算器８では、チャンネル合成器７から出力されるディジタル信号のフレーム間演算を行なってフレーム間で無相関なノイズを低減させる。ここで、フレーム積算器８はその内部に前述した乗算器９，１０、加算器１１及びフレームメモリ１２から構成されており、フレーム間積算を実行する。フレーム積算器８は、ディジタル化された直流信号の飽和を防ぐため、その直流利得は１倍となっている。前記乗算器９，１０の係数、０．２，０．８は加算すると１となり、フレーム積算器８の直流利得は１となっていることが分かる。観察画像表示器１３では、フレーム積算器８でノイズが低減されたディジタル信号を画像として表示する。

従来のこの種の装置としては、スリミング（基材の電子線照射による体積減少）に対して影響が少ないプローブ電流量を大きくして、試料から発せられる２次電子量を多く検出することにより、フレーム積算数を低減しても、従来方法で得た試料像と同等の画質を得るようにした技術が知られている（例えば特許文献１参照）。

また、入力画像のうち、任意に指定された特定領域について、階調値の分布状況を評価する階調分布評価部と、階調分布評価部の評価結果に基づいて、特定領域内の入力画像に階調歪が生じないように、特定領域の入力画像のみを階調変換する階調変換部を有する技術が知られている（例えば特許文献２参照）。

特開２００５−１７４５５５号公報（段落００２０〜００３１、図１，図３，図４）特開２００６−２６１８３号公報（段落００１３〜００１９、図１〜図４）

従来の２次電子検出器で２次電子を検出する場合において、発生２次電子の量が少ない場合、検出器の出力はパルス状になる。検出信号がパルス状の信号である場合、図９（ａ）に示すようにフレームメモリのある画素について、複数のフレームにわたってフルスケールに近い波高値のパルスが存在する場合について考える。図では、Ｎフレーム目のある画素のサンプリング時点フレーム積算器入力と、続く（Ｎ＋１）フレーム目〜（Ｎ＋３）フレーム目まで信号パルスは高くなっている。この場合、フレーム積算器８の直流利得は１倍だから、この場合フレーム積算器８の出力は図９の右に示すようにほぼフルスケールに近い値となる。この場合、画像の最大輝度は十分白レベルに達するので、コントラストの良い画像が得られる。

しかしながら、１次ビーム電流が小さい場合や、試料の２次電子放出効率が小さい場合、連続する複数のフレームの同じ画素に信号パルスが稀にしか存在しなくなる。図９の（ｂ）のように、フレーム積算器８にフルスケールに近い波高値がＮフレーム目にあっても、この場合残りのフレームに信号パルスがない場合は、フレーム積算器８の出力は図９の（ｂ）の右に示すようにその出力はフルスケールに対して小さな値となる。この結果、観察画像の最大輝度は白レベルに達せずコントラストの悪い画像になってしまう。

本発明はこのような課題に鑑みてなされたものであって、連続する複数のフレームの同じ画素に信号パルスが稀にしか存在しなくても、観察画像の最大輝度が白レベルに達するようにすることで、１次ビーム電流が小さい場合や試料の２次電子放出効率が小さくてもコントラストの良い画像を得ることができる走査型電子顕微鏡を提供することを目的としている。

（１）請求項１記載の発明は、少なくとも１チャンネルの検出信号を増幅してディジタルデータに変換し、ディジタルデータに変換した検出信号をフレーム間で無相関なノイズを低減させるためのフレーム積算器に入力し、その出力を観察画像表示器に表示するようにした走査型電子顕微鏡において、前記フレーム積算器の出力とある係数を乗算する乗算手段を設け、該乗算手段の出力を前記観察画像表示器に表示させるようにしたことを特徴とする。

（２）請求項２記載の発明は、前記乗算手段をシフト型演算器で構成したことを特徴とする。
（３）請求項３記載の発明は、前記乗算手段又はシフト型演算器の入力段に入るディジタルデータの最大ビットを含む数ビットを入力して、オーバーフローを検出するオーバーフロー検出器と、該オーバーフロー検出器がオーバーフローを検出した場合にはその出力でディジタルデータ入力の全ビットを１になるようにした飽和演算器とを設けたことを特徴とする。

（４）請求項４記載の発明は、検出器の信号チャンネル毎に前記フレーム積算器と前記乗算手段を設けたことを特徴とする。
（５）請求項５記載の発明は、前記乗算手段はソフトウェアにより実現することを特徴とする。

（１）請求項１記載の発明によれば、フレーム積算器の後に乗算手段を設けて、フレーム積算器の出力を必要に応じた倍率に設定することが可能となり、１次ビーム電流が小さい場合や試料の２次電子放出効率が小さくてもコントラストの良い画像を得ることができる。

（２）請求項２記載の発明によれば、乗算器をシフト型演算器で実現できるので、演算はバスの結線だけで実現できるため、ハードウェアのゲート数を大幅に削減することが゛てきる。

（３）請求項３記載の発明によれば、最大ビットを含む数ビットを入力して、最大ビットに“１”が立っていることを認識し、その時のディジタルデータを全て“１”にすることで、本来輝度が最大にならなければならないディジタルデータが“０”になり、コントラストが真っ黒になる不具合を除去することができる。

（４）請求項４記載の発明によれば、検出器の信号チャンネルごとにフレーム積算器と乗算手段を設けることで、チャンネル毎に時分割で切り替えて信号処理するという手間を省くことができる。

（５）請求項５記載の発明によれば、乗算手段をパソコン等のソフトウェアを用いて実現するので、ハードウェアが必要でなくなり、回路構成が簡単になる。

本発明の実施例１の信号検出系の構成例を示す図である。本発明の実施例１の動作説明図である。本発明の実施例２のシフト演算器の構成を示す図である。本発明の実施例３の要部の構成例を示す図である。飽和演算器の構成を示す図である。本発明の実施例４の信号検出系の構成例を示す図である。フレーム積算器の他の構成を示す図である。従来装置の信号検出系の構成例を示す図である。従来装置の動作説明図である。

以下、本発明の実施の形態について、図面を用いて詳細に説明する。
（実施例１）
図１は本発明の実施例１の信号検出系の構成を示す図である。図８と同一のものは、同一の符号を付して示す。図８に示す従来構成例と異なるのは、フレーム積算器８と観察画像表示器１３との間に、フレーム積算器８の出力を大きくするための乗算手段を設けた点である。この乗算手段は、乗算器１４とスケーリング係数設定器１５とで構成されている。乗算器１４は入力される２つの信号を乗算するものであり、スケーリング係数設定器１５は、フレーム積算器８の出力の倍率を変えるための係数を設定するものである。つまり、乗算器１４は、フレーム積算器８の出力とスケーリング係数設定器１５による設定値とを乗算する。スケーリング係数としては、例えば×２，×４，×８等が用いられ、スケーリング係数は、時分割されたチャンネル毎に設定されるようになっている。このように構成された装置の動作を説明すれば、以下の通りである。

図１の実施例１では、ディジタル化された直流信号の飽和を防ぐために、フレーム積算器８の直流利得は１倍としている。例えば、乗算器９の係数が０．２の場合、乗算器１０の係数は０．８とする。これで、フレーム積算器８の直流利得は１倍となる。

フレーム積算器８では、チャンネル合成器７から出力されるディジタル信号のフレーム間演算を行なってフレーム間で無相関なノイズを低減させる。ここで、フレーム積算器８はその内部が前述した乗算器９，１０、加算器１１及びフレームメモリ１２から構成されており、フレーム間積算を実行する。フレーム積算器８の出力は乗算器１４の一方の入力に入る。該乗算器１４の他方の入力にはスケーリング係数設定器１５から乗算係数が与えられるようになっている。乗算器１４はフレーム積算器８の出力とスケーリング係数設定器１５の乗算係数とを乗算する。

この場合、乗算器１４によって、図２に示すようにフレーム積算後のディジタル画像輝度を増幅し、パルスの最大輝度がフルスケール近くになるようにする。図２は本発明の実施例１の動作説明図である。Ｎフレーム目は波高の高い信号パルスであるが、（Ｎ＋１）〜（Ｎ＋３）までは振幅の小さな信号パルスである。このような信号パルスの小さな信号であっても、スケーリング係数設定器１５の値を例えば×８倍にすることにより、その出力値がフルスケール値になるようにすることができる。図２の右側は乗算器１４の出力を示している。図より、ダイナミックレンジぎりぎりの値、つまりフルスケール値にまで乗算器１４の出力が大きくなっていることが分かる。

ここで、増幅の度合いはスケーリング係数設定器１５に時分割されたチャンネル毎に最適な値を設定するようになっている。例えば、２倍から８倍程度増幅するスケーリングとすれば、パルスの数がサンプリング周期数回に数回に１回程度に小さくても、多くの場合は十分なパルス輝度が得られるようになる。

このように実施例１によれば、フレーム積算器の後に乗算手段を設けて、フレーム積算器の出力を必要に応じた倍率に設定することが可能となり、１次ビーム電流が小さい場合や試料の２次電子放出効率が小さくてもコントラストの良い画像を得ることができる。

この増幅倍率を大きくすることは、信号系全体の直流利得を大きくすることであるから、検出器１や増幅器２の信号以外のノイズも増幅され、観察画像の妨げになることがある。よって、ノイズの大きな検出系チャンネルは増幅の度合いを小さく設定し、ノイズの小さな検出系チャンネルは増幅の度合いを大きく設定するとよい。このようにして、フレーム積算器８でノイズ低減されたディジタル信号が出力され、観察画像表示器１３に表示されることになる。

上述の実施の形態では、フレームをＮフレームから（Ｎ＋３）フレームまでの演算について説明したが、本発明はこれに限るものではないことは言うまでもなく、任意の数のフレームに適用することができる。
（実施例２）
図１の乗算器１４の構成を２のべき乗演算するものであれば、図３に示すようなシフト演算器１６で実現することができる。図３は利得４倍の場合である。シフト演算器１６は、入力データを２ビット上シフト演算していることが分かる。即ち、２のべき乗の利得値に比例して入力バスの各ビットをそれぞれ上シフトして出力バスに接続する。ここで、データの重み付けの大きい方を上（Ｄ７）とする。乗算をシフト演算器で実施すると、演算はバスの結線だけで実現され、ハードウェアのゲート数を大幅に節約することができる。
（実施例３）
図４は本発明の実施例３の要部の構成例を示す図である。この実施例は、乗算手段部にオーバーフロー検出器１７と飽和演算器（リミッタ）１８を設けたものである。オーバーフロー検出器１７は最上位ビットｄ７とｄ６のデータを受けてオーバーフローを検出する。飽和演算器１８は、シフト演算器１６の出力を受けてＤ０〜Ｄ７までの８ビットのデータを出力する。該飽和演算器１８にはオーバーフロー検出器１７の出力が与えられており、このオーバーフロー信号が“１”の時、飽和演算器１８はＤ０〜Ｄ７までのビットを全て“１”にする。オーバーフロー検出器１７の出力が“０”の場合、シフト演算器１６の出力をそのまま出力する。

シフト演算器１６で大きい数値が入力された場合、出力に入力の大きい数値の下位ビットが巡回的に現れて小さい数値として出力される場合がある。例えば０１１１１１１１１ビットにあと１個入力されると、出力は１００００００００となり、ＭＳＢのみ１ビットとなり、シフト演算器１６からは００００００００のデータが出力される。最も輝度が強いはずの信号が真っ黒になってしまう。これを防ぐために、入力ビットの最上位ビットとそれより１ビット小さい２つのビットｄ６，ｄ７のオアをとり、最大信号が入力されている場合には、その出力を“１”とし、飽和演算器１８に“１”信号を与える。

図５は飽和演算器の構成を示す図である。シフト演算器１６の出力は、８個のオアゲートＧに入っている。８個のオアゲートＧの他方の入力には、共通にオーバーフロー検出器１７からの信号が入力される。オーバーフロー検出器１７からの“１”信号を受けた飽和演算器１８はその出力が全て“１”になるビットデータを出力する。つまり、飽和演算器は８ビットのオアゲートとなっており、シフト演算器１６の出力が各ゲートの一方の入力に入り、他方の入力にはオーバーフロー検出器１７の出力が入っている。従って、オーバーフロー検出器１７の出力が“１”の場合、飽和演算器の各ゲートは全て“１”になる。オーバーフロー検出器１７の出力が“０”の場合、シフト演算器１６の出力がそのまま出力される。

この実施例によれば、最大ビットを含む数ビットを入力して、それらの少なくとも一つのビットに“１”が立っていることを認識し、その時のディジタルデータを全て“１”にすることで、本来輝度が最大にならなければならないディジタルデータが“０”になり、コントラストが真っ黒になる不具合を除去することができる。
（実施例４）
図６は本発明の実施例４の信号検出系の構成例を示す図である。この実施例は、図１に示すフレーム積算器８と乗算手段を入力チャンネルの数だけ設けたものである。図１と同一のものは、同一の符号を付して示す。Ａチャンネルにはフレーム積算器８と乗算手段（１４，１５）が設けられ、Ｂチャンネルにはフレーム積算器１９と乗算手段（２４，２５）が設けられている。フレーム積算器８とフレーム積算器１９、及び乗算手段（１４，１５）と乗算手段（２４，２５）は対応しており、同じ構成のものである。

このように信号検出系をチャンネル毎に設けると、図１に示したようなチャンネル合成器７は不要となる。更に、スケーリング係数設定器１５と２５も常時固定値を設定しておけばよい。観察画像表示器１３には各チャンネルの信号が同時に２つ表示されることになる。実施例４によれば、検出器の信号チャンネルごとにフレーム積算器と乗算手段を設けることで、チャンネル毎に時分割で切り替えて信号処理するという手間を省くことができる。
（実施例５）
上述の実施例では、乗算器１４及びスケーリング係数設定器１５としてハードウェアで実現した場合について説明した。しかしながら、乗算器１４及びスケーリング係数設定器１５に相当する演算は、観察画像表示器１３の中の例えばパーソナルコンピュータ、マイクロコンピュータ、ディジタル信号処理プロセッサなどのソフトウェァ処理によって実現することもできる。このように実現すれば、ハードウェアが不要になり、回路構成が簡単になるという利点がある。
（実施例６）
図７は図１に示すフレーム積算器の他の構成を示す図である。図１と同一のものは、同一の符号を付して示す。図において、３０がフレーム積算器である。１２はフレーム画像を蓄えるフレームメモリ、２０，２１は加算器、２２は乗算器である。入力Ｘは加算器２０と２１に入力されている。乗算器には係数αが設定されている。加算器２１の出力は、乗算器２２でαと乗算され、加算器２０でＸと乗算器２２の出力が加算されたものがＹとなる。

図１において、チャンネル合成器７の出力をＸ、フレームメモリ１２の出力をＹとすると、Ｙ＝（１−α）Ｘ＋αＹ（１）
と表すことができる。一方、図７の出力Ｙを求めると、
Ｙ＝（Ｙ−Ｘ）・α＋Ｘ（２）
と表される。（２）式を変形すると、
Ｙ＝Ｙα−Ｘα＋Ｘ
＝（１−α）Ｘ＋αＹとなる。

この式は（１）式と同じである。即ち、図７に示すフレーム積算器３０の回路は、図１に示すフレーム積算器８と等価である。この実施例によれば、乗算器が１個ですむ。
以上詳細に説明したように、本発明によれば、ＳＥＭの信号検出系において、乗算器をフレーム積算器と観察画像表示器の間に設け、その乗算係数はスケーリング設定器で時分割されたチャンネル毎に設定するように構成したので、連続する複数のフレームの同じ画素に信号パルスが稀にしか存在しなくても、観察画像の最大輝度は白レベルに達するようになり、１次ビーム電流が小さい場合や試料の２次電子放出効率が小さくても、コントラストのよい画像を得ることができるようになった。

１検出器
２増幅器
３Ａ／Ｄ変換器
４検出器
５増幅器
６Ａ／Ｄ変換器
７チャンネル合成器
８フレーム積算器
９乗算器
１０乗算器
１１加算器
１２フレームメモリ
１３観察画像表示器
１４乗算器
１５スケーリング係数設定器

Claims

少なくとも１チャンネルの検出信号を増幅してディジタルデータに変換し、ディジタルデータに変換した検出信号をフレーム間で無相関なノイズを低減させるためのフレーム積算器に入力し、その出力を観察画像表示器に表示するようにした走査型電子顕微鏡において、
前記フレーム積算器の出力とある係数を乗算する乗算手段を設け、
該乗算手段の出力を前記観察画像表示器に表示させるようにしたことを特徴とする走査型電子顕微鏡。
前記乗算手段をシフト型演算器で構成したことを特徴とする請求項１記載の走査型電子顕微鏡。
前記乗算手段又はシフト型演算器の入力段に入るディジタルデータの最大ビットを含む数ビットを入力して、オーバーフローを検出するオーバーフロー検出器と、該オーバーフロー検出器がオーバーフローを検出した場合にはその出力でディジタルデータ入力の全ビットを１になるようにした飽和演算器とを設けたことを特徴とする請求項１又は２記載の走査型電子顕微鏡。
検出器の信号チャンネル毎に前記フレーム積算器と前記乗算手段を設けたことを特徴とする請求項１乃至３の何れか１項に記載の走査型電子顕微鏡。
前記乗算手段はソフトウェアにより実現することを特徴とする請求項１乃至４の何れか１項に記載の走査型電子顕微鏡。