JP5246390B2 - Thin film device manufacturing method, thin film device forming substrate, and liquid jet head manufacturing method - Google Patents

Thin film device manufacturing method, thin film device forming substrate, and liquid jet head manufacturing method Download PDF

Info

Publication number
JP5246390B2
JP5246390B2 JP2007196510A JP2007196510A JP5246390B2 JP 5246390 B2 JP5246390 B2 JP 5246390B2 JP 2007196510 A JP2007196510 A JP 2007196510A JP 2007196510 A JP2007196510 A JP 2007196510A JP 5246390 B2 JP5246390 B2 JP 5246390B2
Authority
JP
Japan
Prior art keywords
thin film
flow path
forming
film
path forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007196510A
Other languages
Japanese (ja)
Other versions
JP2009032974A (en
Inventor
勝人 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007196510A priority Critical patent/JP5246390B2/en
Publication of JP2009032974A publication Critical patent/JP2009032974A/en
Application granted granted Critical
Publication of JP5246390B2 publication Critical patent/JP5246390B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、デバイス基板上に薄膜素子を有する薄膜デバイスの製造方法及び薄膜デバイスを複数一体的に有する薄膜デバイス形成基板に関し、特に、薄膜素子として圧電素子を有しこの圧電素子の変位により液滴を噴射する液体噴射ヘッドの製造方法に関する。   The present invention relates to a method for manufacturing a thin film device having a thin film element on a device substrate, and a thin film device forming substrate having a plurality of thin film devices integrally. The present invention relates to a method of manufacturing a liquid ejecting head that ejects water.

液体噴射ヘッド等に用いられる圧電素子は、電気機械変換機能を呈する圧電材料等の強誘電材料からなる圧電体層を2つの電極で挟んだ素子であり、圧電体層は、例えば、結晶化した圧電性セラミックスにより構成されている。このような圧電素子を用いた液体噴射ヘッドとしては、例えば、インク滴を吐出するノズルと連通する圧力発生室の一部を振動板で構成し、この振動板を圧電素子により変形させて圧力発生室のインクを加圧してノズルからインク滴を吐出させるインクジェット式記録ヘッドがある。   A piezoelectric element used for a liquid jet head or the like is an element in which a piezoelectric layer made of a ferroelectric material such as a piezoelectric material exhibiting an electromechanical conversion function is sandwiched between two electrodes, and the piezoelectric layer is crystallized, for example. It is composed of piezoelectric ceramics. As a liquid ejecting head using such a piezoelectric element, for example, a part of a pressure generating chamber communicating with a nozzle for ejecting ink droplets is constituted by a diaphragm, and the diaphragm is deformed by the piezoelectric element to generate pressure. There is an ink jet recording head that pressurizes ink in a chamber and ejects ink droplets from nozzles.

ここで、インクジェット式記録ヘッドを構成する流路形成基板は、例えば、シリコンウェハからなる流路形成基板用ウェハに複数一体的に形成される。そして、流路形成基板用ウェハの状態で薄膜素子である圧電素子、圧力発生室等を形成した後、各流路形成基板に分割される。また、圧電素子を構成する素子形成膜は、流路形成基板用ウェハ上に全面に亘って形成された後、レジスト膜等をマスクとしてエッチングすることにより、所定形状にパターニングされている(例えば、特許文献1参照)。   Here, a plurality of flow path forming substrates constituting the ink jet recording head are integrally formed on a flow path forming substrate wafer made of, for example, a silicon wafer. And after forming the piezoelectric element which is a thin film element, a pressure generation chamber, etc. in the state of the wafer for channel formation substrates, it is divided into each channel formation substrate. The element forming film constituting the piezoelectric element is formed over the entire surface of the flow path forming substrate wafer and then patterned into a predetermined shape by etching using a resist film or the like as a mask (for example, Patent Document 1).

特開2004−050487号公報Japanese Patent Laid-Open No. 2004-054087

このような方法で圧電素子を形成した場合、圧電素子の寸法精度が低くなってしまう虞がある。具体的には、流路形成基板用ウェハと圧電素子を構成する素子形成膜とは線膨張係数が異なるため、流路形成基板用ウェハ上に素子形成膜が形成されていると流路形成基板用ウェハに反りが生じてしまう。圧電素子は、例えば、レジスト膜をマスクとして素子形成膜をパターニングすることによって形成される。このため、流路形成基板用ウェハに反りが生じているとレジスト膜の位置精度が低下してしまう。したがって、このようなレジスト膜をマスクとして素子形成膜をパターニングすると、圧電素子の寸法精度が低下してしまう虞がある。   When the piezoelectric element is formed by such a method, the dimensional accuracy of the piezoelectric element may be lowered. Specifically, the flow path forming substrate wafer and the element forming film constituting the piezoelectric element have different linear expansion coefficients. Therefore, if the element forming film is formed on the flow path forming substrate wafer, the flow path forming substrate The wafer will be warped. The piezoelectric element is formed, for example, by patterning an element forming film using a resist film as a mask. For this reason, the position accuracy of the resist film is lowered when the flow path forming substrate wafer is warped. Therefore, if the element formation film is patterned using such a resist film as a mask, the dimensional accuracy of the piezoelectric element may be reduced.

なお、このような問題は、インク滴を吐出するインクジェット式記録ヘッド等の液体噴射ヘッドの製造方法だけでなく、あらゆる薄膜素子を有するデバイス基板の製造方法においても同様に存在する。   Such a problem exists not only in a manufacturing method of a liquid ejecting head such as an ink jet recording head that discharges ink droplets but also in a manufacturing method of a device substrate having all thin film elements.

本発明はこのような事情に鑑み、薄膜素子の形成精度を向上した薄膜デバイスの製造方法及び薄膜デバイス形成基板、並びに薄膜素子である圧電素子の寸法精度を向上した液体噴射ヘッドの製造方法を提供することを目的とする。   In view of such circumstances, the present invention provides a thin film device manufacturing method and thin film device forming substrate with improved thin film element formation accuracy, and a liquid jet head manufacturing method with improved dimensional accuracy of a piezoelectric element which is a thin film element. The purpose is to do.

上記課題を解決する本発明は、デバイス基板上に薄膜素子が設けられた薄膜デバイスの製造方法であって、前記デバイス基板が複数一体的に形成されるデバイス用ウェハ上に前記薄膜素子を構成する素子形成膜を形成し、この素子形成膜をパターニングすることによって前記薄膜素子を形成する工程と、前記デバイス用ウェハをブレイクパターンに沿って複数の前記デバイス基板に分割する工程とを有し、且つ前記薄膜素子を形成する工程は、前記素子形成膜をパターニングする前に、前記デバイス用ウェハの中央部に、前記ブレイクパターンで囲まれて前記デバイス基板が形成されないデバイス非形成部を設け、且つこのデバイス非形成部上に、前記素子形成膜の一部が形成されていない薄膜部を形成する工程を含むことを特徴とする薄膜デバイスの製造方法にある。 The present invention for solving the above problems is a method of manufacturing a thin film device in which a thin film element is provided on a device substrate, wherein the thin film element is formed on a device wafer on which a plurality of the device substrates are integrally formed. Forming a thin film element by patterning the element forming film and patterning the element forming film; and dividing the device wafer into a plurality of device substrates along a break pattern ; and In the step of forming the thin film element, before patterning the element formation film, a device non-formation part that is surrounded by the break pattern and is not formed with the device substrate is provided at the center of the device wafer. on the device-forming portion, a thin film which comprises a step of forming a thin film portion which is not partially formed of said element forming layer In the method of manufacturing the device.

かかる本発明では、薄膜素子をパターニングにより形成する際に、デバイス用ウェハの反りが低減されているため、薄膜素子を高精度に形成し寸法精度を向上することができる。また不良品の発生を防止することができ、薄膜デバイスの取り個数が増加する。 In the present invention, since the warpage of the device wafer is reduced when the thin film element is formed by patterning, the thin film element can be formed with high accuracy and the dimensional accuracy can be improved. Moreover, generation | occurrence | production of inferior goods can be prevented and the number of thin film devices increases.

また、前記薄膜部を、前記デバイス用ウェハの各デバイス基板間にそれぞれ形成することが好ましい。これにより、デバイス用ウェハの反りをより確実に低減させることができる。   Further, it is preferable that the thin film portion is formed between the device substrates of the device wafer. Thereby, the curvature of the device wafer can be more reliably reduced.

さらに本発明は、液体を噴射するノズル開口に連通する圧力発生室が形成される流路形成基板と、該流路形成基板の一方面側に設けられて前記圧力発生室に圧力を付与する圧電素子とを有する液体噴射ヘッドの製造方法であって、前記流路形成基板が複数一体的に形成される流路形成基板用ウェハ上に前記圧電素子を構成する素子形成膜を形成し、前記素子形成膜をパターニングすることによって前記圧電素子を形成する工程と、前記流路形成基板用ウェハに前記圧力発生室を形成する工程と、前記流路形成基板用ウェハをブレイクパターンに沿って複数の前記流路形成基板に分割する工程とを有し、且つ前記圧電素子を形成する工程は、前記素子形成膜をパターニングする前に、前記流路形成基板用ウェハの中央部に、前記ブレイクパターンで囲まれて前記流路形成基板が形成されない流路形成基板非形成部を設け、且つこの流路形成基板非形成部上に前記素子形成膜の一部が形成されていない薄膜部を形成する工程を含むことを特徴とする液体噴射ヘッドの製造方法にある。 Furthermore, the present invention provides a flow path forming substrate in which a pressure generating chamber communicating with a nozzle opening for ejecting a liquid is formed, and a piezoelectric element that is provided on one side of the flow path forming substrate and applies pressure to the pressure generating chamber. An element forming film constituting the piezoelectric element is formed on a flow path forming substrate wafer in which a plurality of the flow path forming substrates are integrally formed. Forming the piezoelectric element by patterning a forming film; forming the pressure generating chamber in the flow path forming substrate wafer; and forming a plurality of the flow path forming substrate wafers along a break pattern. and a step of dividing the flow path forming substrate, and the step of forming the piezoelectric element, before patterning the device forming layer, a central portion of the flow path forming wafer substrate, the break putter A flow path forming substrate non-forming portion that is surrounded by and in which the flow path forming substrate is not formed is provided, and a thin film portion in which a part of the element forming film is not formed is formed on the flow path forming substrate non-forming portion. A method of manufacturing a liquid ejecting head including a process .

かかる本発明では、圧電素子をパターニングにより形成する際に、流路形成基板用ウェハの反りが低減されているため、圧電素子を高精度に形成し寸法精度を向上することができる。これにより、不良品の発生を防止することができ、歩留まりが向上する。 In the present invention, when the piezoelectric element is formed by patterning, warpage of the flow path forming substrate wafer is reduced, so that the piezoelectric element can be formed with high accuracy and the dimensional accuracy can be improved. Thereby, generation | occurrence | production of inferior goods can be prevented and a yield improves.

また、前記薄膜部を、前記流路形成基板用ウェハの前記流路形成基板間にそれぞれ形成することが好ましい。これにより、流路形成基板用ウェハの反りをより確実に低減することができる。   In addition, it is preferable that the thin film portion is formed between the flow path forming substrates of the flow path forming substrate wafer. Thereby, the curvature of the wafer for flow path formation substrates can be reduced more reliably.

さらに本発明は、デバイス基板上に薄膜素子が形成された薄膜デバイスを複数一体的に有する薄膜デバイス形成基板であって、前記デバイス基板がブレイクパターンを挟んで複数一体的に形成されたデバイス用ウェハの中央部に、前記ブレイクパターンで囲まれて前記デバイス基板が形成されていないデバイス非形成部を有し、且つこのデバイス非形成部は前記薄膜素子を構成する素子形成膜の一部が形成されていない薄膜部となっていることを特徴とする薄膜デバイス形成基板にある。
Furthermore, the present invention provides a thin film device forming substrate integrally including a plurality of thin film devices having thin film elements formed on a device substrate, wherein the device substrate is formed integrally with a break pattern interposed therebetween. A device non-formation portion that is surrounded by the break pattern and is not formed with the device substrate, and the device non-formation portion is formed with a part of an element formation film constituting the thin film element. The thin film device forming substrate is characterized in that the thin film portion is not formed.

かかる本発明では、薄膜素子の特性を向上することができると共に、歩留まりを向上させることができる。   In the present invention, the characteristics of the thin film element can be improved and the yield can be improved.

以下に本発明を一実施形態に基づいて詳細に説明する。
図1は、液体噴射ヘッドの一例であるインクジェット式記録ヘッドの概略を示す分解斜視図であり、図2は、図1の平面図及びA−A’断面図である。図示するように、インクジェット式記録ヘッドを構成する流路形成基板(デバイス基板)10は、例えば、面方位(110)のシリコン単結晶基板からなり、その一方の面には二酸化シリコンからなる弾性膜50が形成されている。流路形成基板10には、隔壁11によって区画された複数の圧力発生室12がその幅方向に並設されている。流路形成基板10の圧力発生室12の長手方向一端部側には、隔壁11によって区画され各圧力発生室12に連通するインク供給路13と連通路14とが設けられている。連通路14の外側には、各連通路14と連通する連通部15が設けられている。この連通部15は、後述する保護基板30のリザーバ部32と連通して、各圧力発生室12の共通するリザーバ100の一部を構成する。
Hereinafter, the present invention will be described in detail based on an embodiment.
FIG. 1 is an exploded perspective view illustrating an outline of an ink jet recording head which is an example of a liquid ejecting head, and FIG. 2 is a plan view and a cross-sectional view taken along line AA ′ of FIG. As shown in the figure, a flow path forming substrate (device substrate) 10 constituting an ink jet recording head is made of, for example, a silicon single crystal substrate having a plane orientation (110), and an elastic film made of silicon dioxide on one surface thereof. 50 is formed. In the flow path forming substrate 10, a plurality of pressure generating chambers 12 partitioned by a partition wall 11 are arranged in parallel in the width direction. An ink supply path 13 and a communication path 14 that are partitioned by a partition wall 11 and communicate with each pressure generation chamber 12 are provided on one end side in the longitudinal direction of the pressure generation chamber 12 of the flow path forming substrate 10. A communication portion 15 that communicates with each communication path 14 is provided outside the communication path 14. The communication portion 15 communicates with a reservoir portion 32 of the protective substrate 30 described later, and constitutes a part of the reservoir 100 common to the pressure generation chambers 12.

インク供給路13は、圧力発生室12よりも狭い断面積となるように形成されており、連通部15から圧力発生室12に流入するインクの流路抵抗を一定に保持している。このインク供給路13は、具体的には、リザーバ100と各圧力発生室12との間の圧力発生室12側の流路を幅方向に絞ることで、圧力発生室12の幅より小さい幅で形成されている。各連通路14は、圧力発生室12の幅方向両側の隔壁11を連通部15側に延設してインク供給路13と連通部15との間の空間を区画することで形成されている。なお、インク供給路13は、上述した構成に限定されず、例えば、流路の幅が両側から絞られていてもよい。また、流路の幅を絞るのではなく、厚さ方向から絞ることでインク供給路を形成してもよい。このような流路形成基板10の材料として、上述したようにシリコン単結晶基板が好適に用いられるが、勿論これに限定されず、例えば、ガラスセラミックス、ステンレス鋼等を用いてもよい。   The ink supply path 13 is formed so as to have a narrower cross-sectional area than the pressure generation chamber 12, and maintains a constant flow path resistance of ink flowing into the pressure generation chamber 12 from the communication portion 15. Specifically, the ink supply path 13 has a width smaller than the width of the pressure generation chamber 12 by narrowing the flow path on the pressure generation chamber 12 side between the reservoir 100 and each pressure generation chamber 12 in the width direction. Is formed. Each communication path 14 is formed by extending the partition walls 11 on both sides in the width direction of the pressure generating chamber 12 to the communication part 15 side to partition the space between the ink supply path 13 and the communication part 15. The ink supply path 13 is not limited to the above-described configuration, and for example, the width of the flow path may be narrowed from both sides. Further, the ink supply path may be formed by narrowing from the thickness direction instead of narrowing the width of the flow path. As described above, the silicon single crystal substrate is preferably used as the material of the flow path forming substrate 10 as described above. However, the material is not limited to this, and for example, glass ceramics, stainless steel, or the like may be used.

流路形成基板10の開口面側には、各圧力発生室12のインク供給路13とは反対側の端部近傍に連通するノズル21が穿設されたノズルプレート20が接着剤や熱溶着フィルム等を介して固着されている。ノズルプレート20は、例えば、ガラスセラミックス、シリコン単結晶基板又はステンレス鋼(SUS)などからなる。   On the opening surface side of the flow path forming substrate 10, a nozzle plate 20 in which a nozzle 21 communicating with the vicinity of the end portion of each pressure generating chamber 12 on the side opposite to the ink supply path 13 is formed is an adhesive or a heat welding film. And so on. The nozzle plate 20 is made of, for example, glass ceramics, a silicon single crystal substrate, or stainless steel (SUS).

一方、このような流路形成基板10の開口面とは反対側には、上述したように弾性膜50が形成され、この弾性膜50上には、絶縁体膜55が形成されている。さらに、この絶縁体膜55上には、下電極膜60と、厚さが1.0〜5.0μm程度の圧電体層70と、上電極膜80とからなる圧電素子(薄膜素子)300が形成されている。ここで、圧電素子300は、下電極膜60、圧電体層70及び上電極膜80を含む部分をいう。一般的には、圧電素子300の何れか一方の電極を共通電極とし、他方の電極を圧電体層70と共に圧力発生室12毎にパターニングして個別電極とする。本実施形態では、下電極膜60を圧電素子300の共通電極とし、上電極膜80を圧電素子300の個別電極としているが、駆動回路や配線の都合でこれを逆にしても支障はない。なお、上述した例では、弾性膜50、絶縁体膜55及び下電極膜60が実質的に振動板として作用するが、弾性膜50、絶縁体膜55を設けずに、下電極膜60のみを残して下電極膜60を振動板としてもよい。また、圧電素子300自体が実質的に振動板を兼ねるようにしてもよい。   On the other hand, the elastic film 50 is formed on the side opposite to the opening surface of the flow path forming substrate 10 as described above, and the insulator film 55 is formed on the elastic film 50. Furthermore, a piezoelectric element (thin film element) 300 including a lower electrode film 60, a piezoelectric layer 70 having a thickness of about 1.0 to 5.0 μm, and an upper electrode film 80 is formed on the insulator film 55. Is formed. Here, the piezoelectric element 300 refers to a portion including the lower electrode film 60, the piezoelectric layer 70, and the upper electrode film 80. In general, one of the electrodes of the piezoelectric element 300 is used as a common electrode, and the other electrode is patterned together with the piezoelectric layer 70 for each pressure generating chamber 12 to form individual electrodes. In the present embodiment, the lower electrode film 60 is used as a common electrode of the piezoelectric element 300 and the upper electrode film 80 is used as an individual electrode of the piezoelectric element 300. However, there is no problem even if this is reversed for convenience of a drive circuit and wiring. In the above-described example, the elastic film 50, the insulator film 55, and the lower electrode film 60 substantially function as a vibration plate, but only the lower electrode film 60 is provided without providing the elastic film 50 and the insulator film 55. The lower electrode film 60 may be left as a diaphragm. Further, the piezoelectric element 300 itself may substantially serve as a diaphragm.

また流路形成基板10上には、圧電素子300を保護するための圧電素子保持部31を有する保護基板30が接合されている。なお、この圧電素子保持部31は密封されていてもよいが、密封されていなくてもよい。さらに保護基板30には、各圧力発生室12の共通のインク室となるリザーバ100の少なくとも一部を構成するリザーバ部32が設けられている。保護基板30上には、剛性が低く可撓性を有する材料で形成される封止膜41と金属等の硬質の材料で形成される固定板42とからなるコンプライアンス基板40が接合されている。なお、固定板42のリザーバ100に対向する領域は、厚さ方向に完全に除去された開口部43となっており、リザーバ100の一方面は封止膜41のみで封止されている。   A protective substrate 30 having a piezoelectric element holding portion 31 for protecting the piezoelectric element 300 is bonded onto the flow path forming substrate 10. The piezoelectric element holding portion 31 may be sealed, but may not be sealed. Further, the protective substrate 30 is provided with a reservoir portion 32 that constitutes at least a part of the reservoir 100 serving as an ink chamber common to the pressure generating chambers 12. On the protective substrate 30, a compliance substrate 40 including a sealing film 41 made of a material having low rigidity and flexibility and a fixing plate 42 made of a hard material such as metal is joined. A region of the fixing plate 42 facing the reservoir 100 is an opening 43 that is completely removed in the thickness direction, and one surface of the reservoir 100 is sealed only by the sealing film 41.

このようなインクジェット式記録ヘッドでは、図示しない外部インク供給手段からインクを取り込み、リザーバ100からノズル21に至るまで内部をインクで満たした後、図示しない駆動回路からの記録信号に従い、外部配線を介して圧力発生室12に対応するそれぞれの下電極膜60と上電極膜80との間に電圧を印加し、圧電素子300及び振動板をたわみ変形させることにより、各圧力発生室12内の圧力が高まりノズル21からインク滴が吐出する。   In such an ink jet recording head, ink is taken in from an external ink supply means (not shown), filled with ink from the reservoir 100 to the nozzle 21, and then passed through external wiring in accordance with a recording signal from a drive circuit (not shown). By applying a voltage between each of the lower electrode film 60 and the upper electrode film 80 corresponding to the pressure generation chamber 12 and bending the piezoelectric element 300 and the diaphragm, the pressure in each pressure generation chamber 12 is changed. The ink droplets are ejected from the rising nozzle 21.

以下、本実施形態に係るインクジェット式記録ヘッドの製造方法、特に、圧電素子の形成方法について説明する。   Hereinafter, a method for manufacturing an ink jet recording head according to the present embodiment, particularly a method for forming a piezoelectric element will be described.

上述の流路形成基板10は、図3に示すように、シリコンウェハからなる流路形成基板用ウェハ(デバイス用ウェハ)110に複数一体的に形成され、その後、この流路形成基板用ウェハ110を分割することによって形成される。このとき本実施形態では、流路形成基板用ウェハ110の中央部に流路形成基板10が形成されない流路形成基板非形成部(デバイス非形成部)111を形成するようにした。   As shown in FIG. 3, a plurality of the above-described flow path forming substrates 10 are integrally formed on a flow path forming substrate wafer (device wafer) 110 made of a silicon wafer, and then the flow path forming substrate wafer 110 is formed. It is formed by dividing. At this time, in this embodiment, the flow path forming substrate non-forming part (device non-forming part) 111 in which the flow path forming substrate 10 is not formed is formed in the central part of the flow path forming substrate wafer 110.

ここで、一般的に流路形成基板用ウェハ110には、複数の各流路形成基板10が個々に分割するためのブレイクパターンを挟んで連続して並設されている。つまり、各流路形成基板10は、流路形成基板用ウェハ110の中央部側に密集して形成されている。これに対し、本発明では、流路形成基板10の配置を、図中矢印で示すように流路形成基板用ウェハ110の外周部側に若干ずらすことで、中央部に流路形成基板非形成部(以下、「非形成部」と呼ぶ)111を形成している。   Here, in general, the plurality of flow path forming substrates 10 are continuously arranged in parallel on the flow path forming substrate wafer 110 with a break pattern for dividing them individually. That is, the respective flow path forming substrates 10 are densely formed on the central portion side of the flow path forming substrate wafer 110. On the other hand, in the present invention, the flow path forming substrate 10 is not formed in the central portion by slightly shifting the arrangement of the flow path forming substrate 10 toward the outer peripheral portion side of the flow path forming substrate wafer 110 as shown by the arrows in the figure. Part (hereinafter referred to as “non-formation part”) 111 is formed.

なお、流路形成基板10をこのように配置した場合でも、流路形成基板用ウェハ110の外周部には、所定幅のスペース(図3中点線の外側)を形成しておく必要がある。このスペースは、流路形成基板用ウェハ110の剛性を確保してウェハの割れを防止するために必要である。   Even when the flow path forming substrate 10 is arranged in this manner, it is necessary to form a space having a predetermined width (outside the dotted line in FIG. 3) on the outer peripheral portion of the flow path forming substrate wafer 110. This space is necessary to ensure the rigidity of the flow path forming substrate wafer 110 and prevent the wafer from cracking.

そして、まずはこの流路形成基板用ウェハ110に、図4(a)に示すように、弾性膜50となる二酸化シリコン膜51を形成する。次いで、図4(b)に示すように、弾性膜50(二酸化シリコン膜51)上に酸化ジルコニウム(ZrO2)からなる絶縁体膜55を形成する。次に、図4(c)に示すように、絶縁体膜55上の全面に下電極膜60を形成すると共に所定形状にパターニングする。この下電極膜60の材料は、特に限定されないが、圧電体層70としてチタン酸ジルコン酸鉛(PZT)を用いる場合には、酸化鉛の拡散による導電性の変化が少ない材料であることが望ましい。このため、下電極膜60の材料としては白金、イリジウム等が好適に用いられる。 First, as shown in FIG. 4A, a silicon dioxide film 51 to be an elastic film 50 is formed on the flow path forming substrate wafer 110. Next, as shown in FIG. 4B, an insulator film 55 made of zirconium oxide (ZrO 2 ) is formed on the elastic film 50 (silicon dioxide film 51). Next, as shown in FIG. 4C, the lower electrode film 60 is formed on the entire surface of the insulator film 55 and patterned into a predetermined shape. The material of the lower electrode film 60 is not particularly limited. However, when lead zirconate titanate (PZT) is used as the piezoelectric layer 70, it is desirable that the material has little change in conductivity due to diffusion of lead oxide. . For this reason, platinum, iridium or the like is preferably used as the material of the lower electrode film 60.

次いで、図4(d)に示すように、下電極膜60上に、例えば、圧電体層70及び上電極膜80を順次形成する。例えば、本実施形態では、いわゆるMOD(Metal-Organic Decomposition)法によって圧電体層70を形成している。すなわち、金属アルコキシド等の有機金属化合物をアルコールに溶解し、これに加水分解抑制剤等を加えて得たコロイド溶液を、例えば、スピンコート法等により塗布して圧電体前駆体膜を形成した後、この圧電体前駆体膜を乾燥・脱脂して有機成分を離脱させた後、焼成して結晶化させることで圧電体層70を得ている。   Next, as illustrated in FIG. 4D, for example, a piezoelectric layer 70 and an upper electrode film 80 are sequentially formed on the lower electrode film 60. For example, in the present embodiment, the piezoelectric layer 70 is formed by a so-called MOD (Metal-Organic Decomposition) method. That is, after a colloidal solution obtained by dissolving an organometallic compound such as a metal alkoxide in alcohol and adding a hydrolysis inhibitor or the like to this is applied by, for example, a spin coating method to form a piezoelectric precursor film The piezoelectric precursor layer 70 is obtained by drying and degreasing this piezoelectric precursor film to release organic components, followed by firing and crystallization.

なお、圧電体層70の材料としては、例えば、チタン酸ジルコン酸鉛(PZT)等の圧電材料が用いられる。また焼成によって形成される圧電体層70中の鉛の欠けを防止するために過剰鉛(化学量論比を上回る鉛)を含有する圧電材料が用いられる。勿論、圧電体層70の材料は、チタン酸ジルコン酸鉛(PZT)に限定されるものではない。例えば、チタン酸ジルコン酸鉛(PZT)にニオブ、ニッケル、マグネシウム、ビスマス又はイットリウム等の金属を添加したリラクサ強誘電体等を用いてもよい。その組成は、圧電素子300の特性、用途等を考慮して適宜選択すればよいが、例えば、PbTiO3(PT)、PbZrO3(PZ)、Pb(ZrxTi1-x)O3(PZT)、Pb(Mg1/3Nb2/3)O3−PbTiO3(PMN−PT)、Pb(Zn1/3Nb2/3)O3−PbTiO3(PZN−PT)、Pb(Ni1/3Nb2/3)O3−PbTiO3(PNN−PT)、Pb(In1/2Nb1/2)O3−PbTiO3(PIN−PT)、Pb(Sc1/2Ta1/2)O3−PbTiO3(PST−PT)、Pb(Sc1/2Nb1/2)O3−PbTiO3(PSN−PT)、BiScO3−PbTiO3(BS−PT)、BiYbO3−PbTiO3(BY−PT)等が挙げられる。また、本実施形態では、圧電体層70を、MOD法により形成するようにしたが、これに限定されず、いわゆるゾル−ゲル法によって形成するようにしてもよい。 In addition, as a material of the piezoelectric layer 70, for example, a piezoelectric material such as lead zirconate titanate (PZT) is used. In addition, a piezoelectric material containing excess lead (lead exceeding the stoichiometric ratio) is used in order to prevent lead chipping in the piezoelectric layer 70 formed by firing. Of course, the material of the piezoelectric layer 70 is not limited to lead zirconate titanate (PZT). For example, a relaxor ferroelectric material in which a metal such as niobium, nickel, magnesium, bismuth or yttrium is added to lead zirconate titanate (PZT) may be used. The composition may be appropriately selected in consideration of the characteristics, use, etc. of the piezoelectric element 300. For example, PbTiO 3 (PT), PbZrO 3 (PZ), Pb (Zr x Ti 1-x ) O 3 (PZT) ), Pb (Mg 1/3 Nb 2/3 ) O 3 —PbTiO 3 (PMN-PT), Pb (Zn 1/3 Nb 2/3 ) O 3 —PbTiO 3 (PZN—PT), Pb (Ni 1 ) / 3 Nb 2/3 ) O 3 -PbTiO 3 (PNN-PT), Pb (In 1/2 Nb 1/2 ) O 3 -PbTiO 3 (PIN-PT), Pb (Sc 1/2 Ta 1/2 ) O 3 -PbTiO 3 (PST- PT), Pb (Sc 1/2 Nb 1/2) O 3 -PbTiO 3 (PSN-PT), BiScO 3 -PbTiO 3 (BS-PT), BiYbO 3 -PbTiO 3 (BY-PT) and the like. In this embodiment, the piezoelectric layer 70 is formed by the MOD method. However, the present invention is not limited to this, and the piezoelectric layer 70 may be formed by a so-called sol-gel method.

ここで、流路形成基板用ウェハ110上に圧電素子300を構成する素子形成膜(下電極膜60、圧電体層70及び上電極膜80)が形成された状態では、これら素子形成膜と流路形成基板用ウェハ110との線膨張係数の違いにより、流路形成基板用ウェハ110には反りが生じてしまう。例えば、本実施形態に係る流路形成基板用ウェハ110の場合、図5(a)に示すように、常温においては、下電極膜60とは反対面側が凸となる反りが生じてしまう。この状態で、圧電体層70及び上電極膜80をパターニングした場合、マスクとなるレジスト膜の形成精度が低下し、それに伴い圧電素子300の寸法精度も低下してしまう虞がある。   Here, in the state where the element forming films (the lower electrode film 60, the piezoelectric layer 70, and the upper electrode film 80) constituting the piezoelectric element 300 are formed on the flow path forming substrate wafer 110, the element forming film and the flow are formed. Due to the difference in linear expansion coefficient from the path forming substrate wafer 110, the flow path forming substrate wafer 110 is warped. For example, in the case of the flow path forming substrate wafer 110 according to the present embodiment, as shown in FIG. 5A, a warpage occurs in which the opposite side of the lower electrode film 60 is convex at room temperature. In this state, when the piezoelectric layer 70 and the upper electrode film 80 are patterned, the formation accuracy of the resist film serving as a mask is lowered, and the dimensional accuracy of the piezoelectric element 300 may be lowered accordingly.

このため本発明では、これら素子形成膜をパターニングして圧電素子300を形成する前に、流路形成基板用ウェハ110の流路形成基板10間の所定位置に、素子形成膜の一部、つまり、素子形成膜を構成する複数の膜の何れかが形成されていない薄膜部112を設けるようにしている。本実施形態では、圧電体層70上に上電極膜80を形成後、これら圧電体層70及び上電極膜80をパターニングすることにより、図5(b)に示すように、流路形成基板用ウェハ110の中央部の非形成部111内の圧電体層70及び上電極膜80を除去して下電極膜60のみが存在する薄膜部112を形成した。つまり、本実施形態の構成では、非形成部111が薄膜部112となっている。   Therefore, in the present invention, before patterning these element formation films to form the piezoelectric element 300, a part of the element formation film, that is, a predetermined position between the flow path formation substrates 10 of the flow path formation substrate wafer 110, that is, The thin film portion 112 in which any of a plurality of films constituting the element formation film is not formed is provided. In the present embodiment, after the upper electrode film 80 is formed on the piezoelectric layer 70, the piezoelectric layer 70 and the upper electrode film 80 are patterned to obtain a flow path forming substrate as shown in FIG. 5B. The piezoelectric layer 70 and the upper electrode film 80 in the non-formed part 111 at the center of the wafer 110 were removed to form a thin film part 112 in which only the lower electrode film 60 was present. That is, in the configuration of the present embodiment, the non-formed part 111 is the thin film part 112.

上述した線膨張係数の違いによって流路形成基板用ウェハ110にかかる応力は、流路形成基板用ウェハ110の中央部が最も大きくなる。したがって、本実施形態のように流路形成基板用ウェハ110の中央部に薄膜部112を形成することで、流路形成基板用ウェハ110にかかる応力は大幅に緩和される。すなわち、流路形成基板用ウェハ110の反り量が大幅に減少する。   The stress applied to the flow path forming substrate wafer 110 due to the above-described difference in linear expansion coefficient is greatest at the center of the flow path forming substrate wafer 110. Therefore, the stress applied to the flow path forming substrate wafer 110 is greatly relieved by forming the thin film portion 112 at the center of the flow path forming substrate wafer 110 as in the present embodiment. That is, the warpage amount of the flow path forming substrate wafer 110 is greatly reduced.

そして、このように流路形成基板用ウェハ110の反りを低減させた状態で、圧電体層70及び上電極膜80をパターニングして各圧力発生室12に対向する領域に圧電素子300を形成する。具体的には、まず図6(a)に示すように、上電極膜80上にレジストを塗布してレジスト膜150を形成する。次いで、図6(b)に示すように、所定のマスク200を介してレジスト膜150を露光し、その後、現像することにより所定パターンのレジスト膜150とする。ここで、レジスト膜150は、例えば、ネガレジストをスピンコート法等により塗布し、その後、所定のマスクを用いて露光・現像・ベークを行うことにより形成する。勿論、ネガレジストの代わりにポジレジストを用いてもよい。そして、図6(c)に示すように、このようなレジスト膜150をマスクとして上電極膜80及び圧電体層70をイオンミリングすることによって圧電素子300を形成する。これによりデバイス基板としての流路形成基板上に薄膜素子としての圧電素子を有する薄膜デバイスを複数一体的に有する薄膜デバイス形成基板が形成されたことになる。   The piezoelectric element 300 is formed in a region facing each pressure generating chamber 12 by patterning the piezoelectric layer 70 and the upper electrode film 80 in a state where the warpage of the flow path forming substrate wafer 110 is reduced as described above. . Specifically, first, as shown in FIG. 6A, a resist film 150 is formed by applying a resist on the upper electrode film 80. Next, as shown in FIG. 6B, the resist film 150 is exposed through a predetermined mask 200 and then developed to form a resist film 150 having a predetermined pattern. Here, the resist film 150 is formed, for example, by applying a negative resist by a spin coating method or the like and then performing exposure, development, and baking using a predetermined mask. Of course, a positive resist may be used instead of the negative resist. Then, as shown in FIG. 6C, the piezoelectric element 300 is formed by ion milling the upper electrode film 80 and the piezoelectric layer 70 using the resist film 150 as a mask. As a result, a thin film device forming substrate integrally formed with a plurality of thin film devices having piezoelectric elements as thin film elements is formed on a flow path forming substrate as a device substrate.

このように本実施形態では、素子形成膜である圧電体層70及び上電極膜80をパターニングして圧電素子300を形成する前に、流路形成基板用ウェハ110の中央部に薄膜部112を形成するようにした。これにより、上述したように圧電素子300をパターニングする際の流路形成基板用ウェハ110の反りは実質的に解消されている(図5(b))。したがって、圧電素子300をパターニングするためのレジスト膜150を高精度に形成することができる。つまり、露光用のマスク200を高精度に位置合わせしてレジスト膜150を露光することができるため、レジスト膜150の形成精度が大幅に向上する(図6(b))。よって、このようなレジスト膜150をマスクとして上電極膜80及び圧電体層70をパターニングして圧電素子300を形成することで、圧電素子300を極めて高精度に形成することができる(図6(c))。   As described above, in this embodiment, before the piezoelectric element 300 is formed by patterning the piezoelectric layer 70 and the upper electrode film 80 which are element forming films, the thin film portion 112 is formed at the center of the flow path forming substrate wafer 110. It was made to form. Thereby, as described above, the warp of the flow path forming substrate wafer 110 when patterning the piezoelectric element 300 is substantially eliminated (FIG. 5B). Therefore, the resist film 150 for patterning the piezoelectric element 300 can be formed with high accuracy. That is, since the resist film 150 can be exposed with the exposure mask 200 positioned with high accuracy, the formation accuracy of the resist film 150 is greatly improved (FIG. 6B). Therefore, by patterning the upper electrode film 80 and the piezoelectric layer 70 using the resist film 150 as a mask to form the piezoelectric element 300, the piezoelectric element 300 can be formed with extremely high accuracy (FIG. 6 ( c)).

さらに、本実施形態では、流路形成基板用ウェハ110の中央部に非形成部111が設けられていることで、1枚の流路形成基板用ウェハ110からの流路形成基板10の取り個数が実質的に向上する。流路形成基板用ウェハ110の中央部では、圧電体層70の圧電特性が他の部分と異なってしまう場合がある。このため、流路形成基板用ウェハ110の中央部から切り出した流路形成基板10に形成されている各圧電素子300は、変位特性にばらつきが生じてしまい不良品扱いとなることがある。特に、圧電体層70となる圧電体前駆体膜をスピンコートによって形成した場合には、このような問題が生じやすい。   Further, in the present embodiment, the non-forming portion 111 is provided in the central portion of the flow path forming substrate wafer 110 so that the number of flow path forming substrates 10 taken from one flow path forming substrate wafer 110 is increased. Is substantially improved. In the central portion of the flow path forming substrate wafer 110, the piezoelectric characteristics of the piezoelectric layer 70 may differ from other portions. For this reason, each piezoelectric element 300 formed on the flow path forming substrate 10 cut out from the central portion of the flow path forming substrate wafer 110 may have a variation in displacement characteristics and may be treated as a defective product. In particular, when a piezoelectric precursor film to be the piezoelectric layer 70 is formed by spin coating, such a problem is likely to occur.

しかしながら、本実施形態のように、流路形成基板用ウェハ110の中央部に非形成部111を設けるようにしたので、不良品の発生が抑えられて取り個数が実質的に増加する。したがって、歩留まりが大幅に向上する。   However, since the non-formed part 111 is provided in the central part of the flow path forming substrate wafer 110 as in this embodiment, the occurrence of defective products is suppressed and the number of picked up parts substantially increases. Therefore, the yield is greatly improved.

なお、本実施形態では、流路形成基板用ウェハ110の中央部のみに薄膜部112を形成するようにしたが、薄膜部112の形成位置は、特に限定されるものではない。例えば、薄膜部112は、流路形成基板用ウェハ110の反りを解消できる場所であれば、流路形成基板10間の何れの部分に設けられていてもよい。例えば、図7に示すように、非形成部111及び薄膜部112を、流路形成基板用ウェハ110の中央部と共に、各流路形成基板10間にそれぞれ形成するようにしてもよい。これにより、流路形成基板用ウェハ110の反りをさらに確実に防止することができる。また、流路形成基板10の取り個数を増やすという観点からは、上述したように非形成部111を流路形成基板用ウェハ110の中央部に形成するのが好ましい。ただし、圧電素子300の寸法精度を向上するという観点からは、非形成部111は必ずしも設けられている必要はない。   In the present embodiment, the thin film portion 112 is formed only in the central portion of the flow path forming substrate wafer 110, but the formation position of the thin film portion 112 is not particularly limited. For example, the thin film portion 112 may be provided at any portion between the flow path forming substrates 10 as long as the warp of the flow path forming substrate wafer 110 can be eliminated. For example, as shown in FIG. 7, the non-formed part 111 and the thin film part 112 may be formed between the flow path forming substrates 10 together with the central part of the flow path forming substrate wafer 110. Thereby, the curvature of the flow path forming substrate wafer 110 can be more reliably prevented. Further, from the viewpoint of increasing the number of the flow path forming substrates 10, it is preferable to form the non-formed portion 111 at the center of the flow path forming substrate wafer 110 as described above. However, the non-forming portion 111 is not necessarily provided from the viewpoint of improving the dimensional accuracy of the piezoelectric element 300.

このように圧電素子300を形成した後は、図8(a)に示すように、金(Au)からなる金属層91を流路形成基板用ウェハ110の全面に亘って形成後、例えば、レジスト等からなるマスクパターン(図示なし)を介してこの金属層91を圧電素子300毎にパターニングすることによってリード電極90を形成する。次に、図8(b)に示すように、複数の保護基板30が一体的に形成される保護基板用ウェハ130を、流路形成基板用ウェハ110上に接着剤35によって接着する。ここで、保護基板用ウェハ130には、圧電素子保持部31、リザーバ部32等が予め形成されている。次いで、図8(c)に示すように、流路形成基板用ウェハ110をある程度の厚さとなるまで研磨した後、さらにフッ硝酸によってウェットエッチングすることにより流路形成基板用ウェハ110を所定の厚みにする。   After the piezoelectric element 300 is formed in this way, as shown in FIG. 8A, a metal layer 91 made of gold (Au) is formed over the entire surface of the flow path forming substrate wafer 110. A lead electrode 90 is formed by patterning the metal layer 91 for each piezoelectric element 300 through a mask pattern (not shown) made of the like. Next, as shown in FIG. 8B, a protective substrate wafer 130 on which a plurality of protective substrates 30 are integrally formed is bonded onto the flow path forming substrate wafer 110 with an adhesive 35. Here, a piezoelectric element holding portion 31, a reservoir portion 32, and the like are formed in advance on the protective substrate wafer 130. Next, as shown in FIG. 8C, after the flow path forming substrate wafer 110 is polished to a certain thickness, it is further wet-etched with hydrofluoric acid so that the flow path forming substrate wafer 110 has a predetermined thickness. To.

次いで、図9(a)に示すように、流路形成基板用ウェハ110上に、例えば、窒化シリコン(SiN)からなる保護膜52を新たに形成し、所定形状にパターニングする。そして、図9(b)に示すように、この保護膜52を介して流路形成基板用ウェハ110を異方性エッチング(ウェットエッチング)して、流路形成基板用ウェハ110に、圧力発生室12、インク供給路13、連通路14及び連通部15を形成する。その後、流路形成基板用ウェハ110の保護基板用ウェハ130とは反対側の面にノズル21が穿設されたノズルプレート20を接合すると共に、保護基板用ウェハ130にコンプライアンス基板40を接合し、これら流路形成基板用ウェハ110等を、図1に示すような一つのチップサイズの流路形成基板10等に分割することによって上述した構造のインクジェット式記録ヘッドが製造される。   Next, as shown in FIG. 9A, a protective film 52 made of, for example, silicon nitride (SiN) is newly formed on the flow path forming substrate wafer 110 and patterned into a predetermined shape. Then, as shown in FIG. 9B, the flow path forming substrate wafer 110 is anisotropically etched (wet etching) through the protective film 52, so that the pressure generating chamber is formed in the flow path forming substrate wafer 110. 12, an ink supply path 13, a communication path 14, and a communication portion 15 are formed. Thereafter, the nozzle plate 20 having the nozzles 21 formed on the surface of the flow path forming substrate wafer 110 opposite to the protective substrate wafer 130 is bonded, and the compliance substrate 40 is bonded to the protective substrate wafer 130. The ink jet type recording head having the above-described structure is manufactured by dividing the flow path forming substrate wafer 110 and the like into a single chip size flow path forming substrate 10 as shown in FIG.

(他の実施形態)
以上、本発明の一実施形態を説明したが、本発明の構成は上述したものに限定されるものではない。例えば、上述の実施形態では、圧電体層70及び上電極膜80を流路形成基板用ウェハ110の全面に形成後に、薄膜部112を形成するようにしたが、これに限定されるものではない。薄膜部112は、パターニングにより圧電素子300を形成する前に形成されていればよく、例えば、圧電体層70及び上電極膜80を形成する際に、これら圧電体層70及び上電極膜80を流路形成基板用ウェハ110の中央部(非形成部111)を除いた部分に形成するようにしてもよい。
(Other embodiments)
As mentioned above, although one Embodiment of this invention was described, the structure of this invention is not limited to what was mentioned above. For example, in the above-described embodiment, the thin film portion 112 is formed after the piezoelectric layer 70 and the upper electrode film 80 are formed on the entire surface of the flow path forming substrate wafer 110. However, the present invention is not limited to this. . The thin film portion 112 may be formed before the piezoelectric element 300 is formed by patterning. For example, when the piezoelectric layer 70 and the upper electrode film 80 are formed, the piezoelectric layer 70 and the upper electrode film 80 are formed. You may make it form in the part except the center part (non-formation part 111) of the wafer 110 for flow path formation substrates.

また、上述の実施形態では、圧電体層70及び上電極膜80を除去することで薄膜部112を形成するようにしたが、勿論、下電極膜60は必ずしも残っている必要はなく、圧電体層70等と共に除去されていてもよい。さらに、下電極膜60のみを除去して薄膜部112を形成するようにしてもよい。つまり、薄膜部112には圧電体層70及び上電極膜80が残っていてもよい。なお、このような薄膜部112は、例えば、圧電体層70及び上電極膜80を形成する前の下電極膜60パターニング工程で、同時に形成すればよい。   In the above-described embodiment, the thin film portion 112 is formed by removing the piezoelectric layer 70 and the upper electrode film 80. Of course, the lower electrode film 60 does not necessarily remain, and the piezoelectric body It may be removed together with the layer 70 and the like. Furthermore, the thin film portion 112 may be formed by removing only the lower electrode film 60. That is, the piezoelectric layer 70 and the upper electrode film 80 may remain in the thin film portion 112. Such a thin film portion 112 may be formed at the same time in the patterning step of the lower electrode film 60 before forming the piezoelectric layer 70 and the upper electrode film 80, for example.

また、例えば、上述の実施形態では、液体噴射ヘッドとしてインクを吐出するインクジェット式記録ヘッドを例示したが、本発明は、広く液体噴射ヘッドを対象としたものである。液体噴射ヘッドとしては、例えば、プリンタ等の画像記録装置に用いられる記録ヘッド、液晶ディスプレー等のカラーフィルタの製造に用いられる色材噴射ヘッド、有機ELディスプレー、FED(電界放出ディスプレー)等の電極形成に用いられる電極材料噴射ヘッド、バイオchip製造に用いられる生体有機物噴射ヘッド等を挙げることができる。   For example, in the above-described embodiment, an ink jet recording head that ejects ink is exemplified as the liquid ejecting head. However, the present invention is widely intended for the liquid ejecting head. Examples of the liquid ejecting head include a recording head used for an image recording apparatus such as a printer, a color material ejecting head used for manufacturing a color filter such as a liquid crystal display, an organic EL display, and an electrode formation such as an FED (field emission display). Electrode material ejecting heads used in manufacturing, bioorganic matter ejecting heads used in biochip production, and the like.

また、本発明は、液体噴射ヘッドに利用される圧電素子の製造方法だけでなく、他のあらゆる装置、例えば、マイクロホン、発音体、各種振動子、発信子等に搭載される圧電素子の製造方法にも適用できることは言うまでもない。   The present invention is not limited to a method for manufacturing a piezoelectric element used in a liquid ejecting head, but also a method for manufacturing a piezoelectric element mounted on any other device, for example, a microphone, a sounding body, various vibrators, an oscillator, and the like. Needless to say, it can also be applied.

また、本発明は、液体噴射ヘッドだけでなく、デバイス基板上に圧電素子などの薄膜素子が形成された薄膜デバイスの製造に適用することができるものであり、その対象は特に限定されるものではない。   Further, the present invention can be applied not only to the liquid ejecting head but also to the manufacture of a thin film device in which a thin film element such as a piezoelectric element is formed on a device substrate, and the object is not particularly limited. Absent.

実施形態1に係る記録ヘッドの概略構成を示す分解斜視図である。FIG. 2 is an exploded perspective view illustrating a schematic configuration of the recording head according to the first embodiment. 実施形態1に係る記録ヘッドの平面図及び断面図である。2A and 2B are a plan view and a cross-sectional view of the recording head according to the first embodiment. 実施形態1に係る流路形成基板用ウェハの平面図である。2 is a plan view of a flow path forming substrate wafer according to Embodiment 1. FIG. 実施形態1に係る記録ヘッドの製造工程を示す断面図である。5 is a cross-sectional view illustrating a manufacturing process of the recording head according to Embodiment 1. FIG. 実施形態1に係る記録ヘッドの製造工程を示す概略図である。FIG. 4 is a schematic diagram illustrating a manufacturing process of the recording head according to the first embodiment. 実施形態1に係る記録ヘッドの製造工程を示す断面図である。5 is a cross-sectional view illustrating a manufacturing process of the recording head according to Embodiment 1. FIG. 流路形成基板用ウェハの変形例を示す平面図である。It is a top view which shows the modification of the wafer for flow-path formation board | substrates. 実施形態1に係る記録ヘッドの製造工程を示す断面図である。5 is a cross-sectional view illustrating a manufacturing process of the recording head according to Embodiment 1. FIG. 実施形態1に係る記録ヘッドの製造工程を示す断面図である。5 is a cross-sectional view illustrating a manufacturing process of the recording head according to Embodiment 1. FIG.

符号の説明Explanation of symbols

10 流路形成基板、 12 圧力発生室。 13 インク供給路、 14 連通路、 15 連通部、 20 ノズルプレート、 30 保護基板、 40 コンプライアンス基板、 50 弾性膜、 55 絶縁体膜、 60 下電極膜、 70 圧電体層、 80 上電極膜、 90 リード電極、 110 流路形成基板用ウェハ、 111 デバイス非形成部、 112 薄膜部、 130 保護基板用ウェハ、 150 レジスト膜、 200 マスク、 300 圧電素子 10 flow path forming substrate, 12 pressure generating chamber. DESCRIPTION OF SYMBOLS 13 Ink supply path, 14 Communication path, 15 Communication part, 20 Nozzle plate, 30 Protection board, 40 Compliance board, 50 Elastic film, 55 Insulator film, 60 Lower electrode film, 70 Piezoelectric layer, 80 Upper electrode film, 90 Lead electrode, 110 Channel forming substrate wafer, 111 Device non-forming portion, 112 Thin film portion, 130 Protective substrate wafer, 150 Resist film, 200 Mask, 300 Piezoelectric element

Claims (5)

デバイス基板上に薄膜素子が設けられた薄膜デバイスの製造方法であって、
前記デバイス基板が複数一体的に形成されるデバイス用ウェハ上に前記薄膜素子を構成する素子形成膜を形成し、この素子形成膜をパターニングすることによって前記薄膜素子を形成する工程と、前記デバイス用ウェハをブレイクパターンに沿って複数の前記デバイス基板に分割する工程とを有し、
且つ前記薄膜素子を形成する工程は、前記素子形成膜をパターニングする前に、前記デバイス用ウェハの中央部に、前記ブレイクパターンで囲まれて前記デバイス基板が形成されないデバイス非形成部を設け、且つこのデバイス非形成部上に、前記素子形成膜の一部が形成されていない薄膜部を形成する工程を含むことを特徴とする薄膜デバイスの製造方法。
A method of manufacturing a thin film device in which a thin film element is provided on a device substrate,
Forming a thin film element by forming an element forming film constituting the thin film element on a device wafer on which a plurality of the device substrates are integrally formed, and patterning the element forming film; Dividing the wafer into a plurality of the device substrates along a break pattern ,
And the step of forming the thin film element includes, before patterning the element formation film , providing a device non-formation portion in which the device substrate is not formed by being surrounded by the break pattern at the center of the device wafer ; and A method of manufacturing a thin film device, comprising a step of forming a thin film portion in which a part of the element formation film is not formed on the device non-forming portion .
前記薄膜部を、前記デバイス用ウェハの各デバイス基板間にそれぞれ形成することを特徴とする請求項1に記載の薄膜デバイスの製造方法。   The method of manufacturing a thin film device according to claim 1, wherein the thin film portion is formed between the device substrates of the device wafer. 液体を噴射するノズル開口に連通する圧力発生室が形成される流路形成基板と、該流路形成基板の一方面側に設けられて前記圧力発生室に圧力を付与する圧電素子とを有する液体噴射ヘッドの製造方法であって、
前記流路形成基板が複数一体的に形成される流路形成基板用ウェハ上に前記圧電素子を構成する素子形成膜を形成し、前記素子形成膜をパターニングすることによって前記圧電素子を形成する工程と、前記流路形成基板用ウェハに前記圧力発生室を形成する工程と、前記流路形成基板用ウェハをブレイクパターンに沿って複数の前記流路形成基板に分割する工程とを有し、
且つ前記圧電素子を形成する工程は、前記素子形成膜をパターニングする前に、前記流路形成基板用ウェハの中央部に、前記ブレイクパターンで囲まれて前記流路形成基板が形成されない流路形成基板非形成部を設け、且つこの流路形成基板非形成部上に前記素子形成膜の一部が形成されていない薄膜部を形成する工程を含むことを特徴とする液体噴射ヘッドの製造方法。
A liquid having a flow path forming substrate in which a pressure generating chamber communicating with a nozzle opening for ejecting liquid is formed, and a piezoelectric element that is provided on one side of the flow path forming substrate and applies pressure to the pressure generating chamber A method for manufacturing an ejection head, comprising:
Forming a piezoelectric element by forming an element forming film constituting the piezoelectric element on a flow path forming substrate wafer on which a plurality of the flow path forming substrates are integrally formed, and patterning the element forming film; And forming the pressure generating chamber in the flow path forming substrate wafer, and dividing the flow path forming substrate wafer into a plurality of flow path forming substrates along a break pattern ,
The step of forming the piezoelectric element includes forming a flow path in which the flow path forming substrate is not formed by being surrounded by the break pattern at the center of the flow path forming substrate wafer before patterning the element forming film. A method of manufacturing a liquid ejecting head, comprising a step of providing a substrate non-forming portion and forming a thin film portion in which a part of the element forming film is not formed on the flow path forming substrate non-forming portion .
前記薄膜部を、前記流路形成基板用ウェハの前記流路形成基板間にそれぞれ形成することを特徴とする請求項3に記載の液体噴射ヘッドの製造方法。   The method of manufacturing a liquid jet head according to claim 3, wherein the thin film portion is formed between the flow path forming substrates of the flow path forming substrate wafer. デバイス基板上に薄膜素子が形成された薄膜デバイスを複数一体的に有する薄膜デバイス形成基板であって、
前記デバイス基板がブレイクパターンを挟んで複数一体的に形成されたデバイス用ウェハの中央部に、前記ブレイクパターンで囲まれて前記デバイス基板が形成されていないデバイス非形成部を有し、且つこのデバイス非形成部は前記薄膜素子を構成する素子形成膜の一部が形成されていない薄膜部となっていることを特徴とする薄膜デバイス形成基板。
A thin film device forming substrate integrally including a plurality of thin film devices in which thin film elements are formed on a device substrate,
A device non-formation portion in which the device substrate is not formed by being surrounded by the break pattern at a central portion of a device wafer in which a plurality of the device substrates are integrally formed with a break pattern interposed therebetween , and this device The thin film device forming substrate, wherein the non-formed part is a thin film part in which a part of the element forming film constituting the thin film element is not formed.
JP2007196510A 2007-07-27 2007-07-27 Thin film device manufacturing method, thin film device forming substrate, and liquid jet head manufacturing method Active JP5246390B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007196510A JP5246390B2 (en) 2007-07-27 2007-07-27 Thin film device manufacturing method, thin film device forming substrate, and liquid jet head manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007196510A JP5246390B2 (en) 2007-07-27 2007-07-27 Thin film device manufacturing method, thin film device forming substrate, and liquid jet head manufacturing method

Publications (2)

Publication Number Publication Date
JP2009032974A JP2009032974A (en) 2009-02-12
JP5246390B2 true JP5246390B2 (en) 2013-07-24

Family

ID=40403155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007196510A Active JP5246390B2 (en) 2007-07-27 2007-07-27 Thin film device manufacturing method, thin film device forming substrate, and liquid jet head manufacturing method

Country Status (1)

Country Link
JP (1) JP5246390B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056512A (en) * 1991-02-04 1993-01-14 Alps Electric Co Ltd Production of thin-film magnetic head
JP3719110B2 (en) * 2000-06-20 2005-11-24 カシオ計算機株式会社 Inkjet printer head manufacturing method
JP4159317B2 (en) * 2002-07-23 2008-10-01 株式会社リコー Droplet discharge head manufacturing method, microdevice, inkjet head, ink cartridge, inkjet recording apparatus, image forming apparatus, and droplet discharge apparatus
WO2006126382A1 (en) * 2005-05-24 2006-11-30 Murata Manufacturing Co., Ltd. Piezoelectric device
JP4798348B2 (en) * 2005-09-30 2011-10-19 セイコーエプソン株式会社 Silicon wafer processing method and liquid jet head manufacturing method
JP2007123683A (en) * 2005-10-31 2007-05-17 National Institute Of Advanced Industrial & Technology Ferroelectric thin film and manufacturing method thereof

Also Published As

Publication number Publication date
JP2009032974A (en) 2009-02-12

Similar Documents

Publication Publication Date Title
JP5251031B2 (en) Piezoelectric element, liquid ejecting head, liquid ejecting apparatus, sensor
KR20080033099A (en) Actuator device, liquid-jet head and method of manufacturing actuator device
JP2008060259A (en) Piezoelectric element, its manufacturing method, and liquid jetting head
JP2009279830A (en) Liquid jet head and liquid jet apparatus equipped with it
JP5187489B2 (en) Method for manufacturing actuator device and method for manufacturing liquid jet head
JP2006255972A (en) Liquid jetting head, and liquid jetting device
JP5257580B2 (en) Liquid ejecting head, liquid ejecting apparatus, and piezoelectric element
JP2007173691A (en) Method of manufacturing piezoelectric element, actuator device and liquid jetting head
JP5152461B2 (en) Piezoelectric element, manufacturing method thereof, liquid jet head, and liquid jet apparatus
US7887164B2 (en) Liquid jet head, a liquid jet apparatus and a piezoelectric element
JP2010214800A (en) Manufacturing method for liquid droplet jetting head, and manufacturing method for piezoelectric element
JP2008016586A (en) Method of manufacturing dielectric film, piezoelectric element, and liquid ejection head
JP6394901B2 (en) Liquid jet head
JP5246390B2 (en) Thin film device manufacturing method, thin film device forming substrate, and liquid jet head manufacturing method
JP2008205048A (en) Manufacturing method of piezoelectric element, and manufacturing method of liquid jetting head
JP2009208411A (en) Method for manufacturing liquid injection head
JP2010173197A (en) Liquid discharge head, liquid discharge device, actuator device, and manufacturing method of liquid discharge head
JP2009076819A (en) Actuator device, liquid jetting head and liquid jetting device
JP2007173605A (en) Method of manufacturing piezoelectric element and method of manufacturing liquid jetting head
JP2006196547A (en) Method of manufacturing piezo-electric element and method of manufacturing liquid injection head
JP2005096230A (en) Manufacturing method for liquid jetting head, and liquid jetting head
JP2005209898A (en) Piezoelectric material element, manufacturing method thereof, and liquid injection head
JP2007152912A (en) Manufacturing method for piezoelectric element, piezoelectric element and liquid jet head
JP2005209912A (en) Piezoelectric element, and liquid injection head, as well as manufacturing method of piezoelectric element
JP2007335537A (en) Method of forming dielectric film, piezoelectric element, and liquid jetting head

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130326

R150 Certificate of patent or registration of utility model

Ref document number: 5246390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350