JP5246130B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5246130B2 JP5246130B2 JP2009239479A JP2009239479A JP5246130B2 JP 5246130 B2 JP5246130 B2 JP 5246130B2 JP 2009239479 A JP2009239479 A JP 2009239479A JP 2009239479 A JP2009239479 A JP 2009239479A JP 5246130 B2 JP5246130 B2 JP 5246130B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cooling
- cooling end
- semiconductor device
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体装置に関し、特に半導体素子が冷却または加熱される半導体装置に関する。 The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a semiconductor element is cooled or heated.
半導体素子を冷却(または加熱)するため、半導体素子を基板に実装し、基板に冷却部を熱的に接触させる半導体装置が知られている。例えば、パッケージ基板上に半導体素子を固定し、半導体素子と冷却モジュールとの間に伝熱体を設け、フレームを用いパッケージ基板と冷却モジュールと挟持する半導体装置が知られている(例えば、特許文献1)。また、表面に半導体素子を接合し裏面が冷却体に固定される放熱板を三層とし、三層のうち中心層の線熱膨張係数を両側層より小さくすることが知られている(例えば、特許文献2)。 In order to cool (or heat) a semiconductor element, a semiconductor device is known in which a semiconductor element is mounted on a substrate and a cooling unit is in thermal contact with the substrate. For example, a semiconductor device is known in which a semiconductor element is fixed on a package substrate, a heat transfer body is provided between the semiconductor element and the cooling module, and the package substrate and the cooling module are sandwiched using a frame (for example, Patent Documents). 1). Moreover, it is known that the heat sink with the semiconductor element bonded to the front surface and the back surface fixed to the cooling body is made into three layers, and the linear thermal expansion coefficient of the central layer among the three layers is made smaller than both side layers (for example, Patent Document 2).
半導体素子の回収等のため、半導体素子を固着した基板は、基板を冷却する冷却部(または、基板を加熱する加熱部)から離脱可能であることが好ましい。しかしながら、例えば、基板と冷却部とをクランプやネジ等で固着させると、クランプした箇所やネジ止めした箇所では、基板と冷却部とが密着するが、その他の箇所では基板と冷却部との密着が確保できない場合がある。 In order to recover the semiconductor element, the substrate to which the semiconductor element is fixed is preferably removable from a cooling unit that cools the substrate (or a heating unit that heats the substrate). However, for example, when the substrate and the cooling unit are fixed with clamps or screws, the substrate and the cooling unit are in close contact with each other at the clamped or screwed locations, but the substrate and the cooling unit are in close contact with each other at other locations. May not be secured.
本半導体装置は、基板と冷却部または加熱部とをより密着させることを目的とする。 An object of the present semiconductor device is to make the substrate and the cooling unit or the heating unit more closely contact each other.
例えば、半導体素子と、内部と前記内部より線熱膨張係数が大きく前記内部を囲む外部とを含み、前記半導体素子が固着された第1面を含む基板と、前記基板の前記第1面と反対の面である第2面と接する面を含み、前記基板を冷却する冷却部と、前記冷却部の前記面と前記基板の前記第2面とが接するように、前記冷却部と前記基板とを挟持する挟保部と、を具備する半導体装置を用いる。 For example, a semiconductor element, a substrate including a first surface to which the semiconductor element is fixed, and a substrate opposite to the first surface of the substrate, the substrate including a semiconductor element, an interior and an exterior having a larger linear thermal expansion coefficient than the interior and surrounding the interior A cooling unit that cools the substrate, and the cooling unit and the substrate so that the surface of the cooling unit and the second surface of the substrate are in contact with each other. A semiconductor device including a holding portion for holding is used.
例えば、半導体素子と、内部と前記内部より線熱膨張係数が小さく前記内部を囲む外部とを含み、前記半導体素子が固着された第1面を含む基板と、前記基板の前記第1面と反対の面である第2面と接する面を含み、前記基板を加熱する加熱部と、前記加熱部の前記面と前記基板の前記第2面とが接するように、前記加熱部と前記基板とを挟持する挟保部と、を具備する半導体装置を用いる。 For example, a semiconductor element, a substrate including a first surface to which the semiconductor element is fixed, and a substrate opposite to the first surface of the substrate, the substrate including a semiconductor element, an interior and an exterior having a smaller linear thermal expansion coefficient than the interior, and surrounding the interior A heating unit that heats the substrate, and the heating unit and the substrate so that the surface of the heating unit and the second surface of the substrate are in contact with each other. A semiconductor device including a holding portion for holding is used.
本半導体装置によれば、基板と冷却部または加熱部とをより密着させることができる。 According to this semiconductor device, the substrate and the cooling unit or the heating unit can be more closely attached.
以下に、図面を参照に実施例について説明する。 Embodiments will be described below with reference to the drawings.
実施例1は、赤外線を検知するハイブリッド素子を冷却する例である。図1は、赤外線検知装置の全体図である。赤外線検知を行なうハイブリッド素子は、例えば80K程度まで冷却することが求められている。そこで、赤外線検知器は、以下のような構成となっている。筐体70内にハイブリッド素子が配置されている。排気路76は、真空ポンプに接続されており、排気路76から筐体70内の空気を排出する。これにより、筐体70内は真空に保持されている。筐体70の上方にはレンズ90が設けられている。レンズ90を通過した赤外線は、筐体70内のバイブリッド素子に照射される。筐体70には取付用のフランジ80が設けられている。コンプレッサ86は、冷媒であるHeを圧縮することにより冷却する。通路84は、冷却されたHeを筐体70内の冷却ヘッドに導きハイブリッド素子を冷却する。また、通路84は、冷却ヘッドを冷却したHeをコンプレッサに戻す。
Example 1 is an example of cooling a hybrid element that detects infrared rays. FIG. 1 is an overall view of an infrared detection device. The hybrid element that performs infrared detection is required to be cooled to, for example, about 80K. Therefore, the infrared detector has the following configuration. A hybrid element is disposed in the
図2は、筐体70内を示す図である。冷媒用孔82には通路84が取り付けられ、冷媒用孔82を介しHeが導入される。冷却ヘッド50は、冷媒用孔82から導入されたHeにより冷却される。冷却端40は、冷却ヘッド50に例えば溶接により固定されている。冷却部である例えば冷却端40にはハイブリッド素子30を実装した基板10が取り付けられている。挟持部20は、基板10と冷却端40とを挟持する。これにより、ハイブリッド素子30が冷却される。筐体70の上面には、フィルタ72が設けられている。フィルタ72は、ハイブリッド素子30が検出する赤外線73を透過させ、他の光を遮蔽する。これにより、レンズ90(図1参照)により集光された光のうち所望の波長の赤外線がハイブリッド素子30に照射される。フィルタ72とハイブリッド素子30との間の側面には、コールドシールド74が設けられている。コールドシールド74は、冷却ヘッド50により冷却されている。コールドシールド74により、温度の比較的高い筐体70等から迷光がハイブリッド素子30に至ることを抑制する。筐体70内の空気は排気路76から排出されるため、筐体70内は真空に保持されている。これにより、筐体70と冷却ヘッド50およびハイブリッド素子30等とが熱的に分離される。
FIG. 2 is a view showing the inside of the
図3(a)は、冷却部である例えば冷却端40の上面図、図3(b)は、図3(a)のA−A断面図である。図3(a)および図3(b)のように、冷却端40は平板状であり、四方に凸部48aおよび48bが設けられている。冷却端40の裏面には冷却ヘッド50が例えば溶接等により熱的に接触されている。冷却端40の上面41は、基板10が密着する面である。
3A is a top view of, for example, the cooling
図4(a)は、冷却端40に基板10を配置した上面図、図4(b)は、図4(a)のA−A断面図である。図4(a)および図4(b)のように、基板10は内部12と外部14とを備えている。外部14は内部12を囲み包み設けられている。言い換えれば、内部12の周囲は全て外部14で覆われている。基板10の上面は、ハイブリッド素子30が固着される第1面11である。第1面11の反対の面は、冷却端40の上面41と密着する第2面13である。基板10の中央領域には、ハイブリッド素子30が例えば接着により固着される。基板10の周辺には、中央領域より膜厚の小さい薄部16aおよび16bが設けられている。薄部16aおよび16bの側面が凸部48aおよび48bの側面に当接するように、基板10が冷却端40に嵌め込まれる。このように、基板10を凸部48aおよび48bに嵌めこむことにより、冷却端40を薄くすることができ、冷却端40の熱抵抗を小さくできる。
4A is a top view in which the
ハイブリッド素子30は、赤外線検知素子32と回路素子34とが積層し接着されている。赤外線検知素子32は、例えば、赤外線を検知し電気信号に変換する素子である。回路素子34は、検知された電気信号を増幅し外部に出力する素子である。赤外線検知素子32は、例えばHg−CdTe基板を用いた半導体素子である。回路素子34は、例えばシリコン基板を用いた半導体素子である。ハイブリッド素子30は、例えば接着剤を用い基板10の第1面11に固着される。ハイブリット素子30は非常に脆いため、ハイブリット素子30を基板10に固着した状態で、ハイブリッド素子30は取り扱いされる。
In the
図5(a)は、冷却端40に基板10を取り付けた上面図、図5(b)は、図5(a)のA−A断面図である。図5(a)および図5(b)のように、挟持部20aの内側面には凹部26aおよび28aが形成され、挟持部20bの内側面には凹部26bおよび28bが形成されている。冷却端40の凸部48aが挟持部20aの凹部28aに、基板10の薄部16aが挟持部20aの凹部26aにそれぞれ嵌合する。また、冷却端40の凸部48bが挟持部20bの凹部28bに、基板10の薄部16bが挟持部20bの凹部26aにそれぞれ嵌合する。これにより、挟持部20aおよび挟持部20bは、冷却端40の上面41と基板10の第2面13とが接するように、基板10および冷却端40を挟持する。
5A is a top view in which the
図6(a)から図6(c)は、挟持部20を取り付ける方法を示した図である。なお、ハイブリッド素子は図示を省略している。凹部26a、26b、28aおよび28bは挟持部20aおよび20bを透視し破線で示している。図6(a)のように、挟持部20aを基板10および冷却端40の右下に配置する。図6(b)のように、挟持部20aを基板10および冷却端40の右辺および下辺に嵌め込む。冷却端40の凸部48aが挟持部20aの凹部28aに、基板10の薄部16aが挟持部20aの凹部26aにそれぞれ嵌合する。図6(c)のように、挟持部20bを基板10および冷却端40の左上に配置する。挟持部20bを基板10および冷却端40の右辺および下辺に嵌め込む。冷却端40の凸部48bが挟持部20bの凹部28bに、基板10の薄部16bが挟持部20bの凹部26aにそれぞれ嵌合する。このとき、挟持部20aの片部23は挟持部20bの凹部26bおよび28bに勘合し、挟持部20aの片部25は挟持部20bの凹部27に勘合する。これにより、図5(a)および図5(b)のように、挟持部20aおよび20bが基板10および冷却端40を挟持する。
FIG. 6A to FIG. 6C are diagrams showing a method of attaching the clamping
挟持部20aおよび20bを脱離することにより、冷却端40から基板10を取り外すことができる。これにより、高価なハイブリット素子30を回収することができる。また、ハイブリッド素子30に不具合があった場合、簡単にハイブリッド素子30を交換することができる。
The
図7(a)は、基板10、冷却端40および挟持部20を示す断面模式図である。基板10と冷却端40との端部62では矢印のように、基板10と冷却端40とが密着するような力が挟持部20により加わる。内部12と外部14との線熱膨張係数が同じである場合、基板10および冷却端40の中央領域60では、基板10と冷却端40とを密着させる力が加わらない。このため、基板10の第2面13と冷却端40の上面41との密着が図られず、基板10から冷却端40への熱伝導が悪くなってしまう。
FIG. 7A is a schematic cross-sectional view showing the
そこで、実施例1では、基板10の外部14の線膨張係数を内部12の線熱膨張係数より大きくなるように、内部12および外部14の材料を選択する。例えば、内部12の材料をC/SiC、外部14の材料をサファイアとする。図7(b)は、基板10が冷却された場合の模式図である。外部14の線熱膨張係数が内部12より大きいため、基板10が冷却されると、外部14には矢印のように内部12に向かって応力が発生する。一方、内部12の線熱膨張係数は小さいため、基板10が冷却されても形状を保持しようとする。このため、図7(b)のように、基板10の第1面11および第2面13は凸状となる。これにより、基板10の第2面13の中央領域が冷却端40の上面41の中央領域に押し当てられる。よって、第2面13と上面41とが密着する。以上により、基板10から冷却端40への熱抵抗を低減することができる。なお、図7(b)における基板10の凸状の歪みは誇張して図示している。
Therefore, in Example 1, the materials of the inner 12 and the outer 14 are selected so that the linear expansion coefficient of the outer 14 of the
さらに、冷却端40の線熱膨張係数が外部14より大きくなるように冷却端40の材料を選択する。例えば、冷却端40の材料をMoとする。これにより、冷却端40は、冷却されると外部14以上に収縮しようとする。基板10の第2面13と冷却端40の上面41とがより密着する。よって、基板10から冷却端40への熱抵抗をより低減することができる。
Further, the material of the cooling
さらに、挟持部20の線熱膨張係数が外部14より大きくなるように挟持部20の材料を選択する。例えば、挟持部20の材料をMoとする。これにより、挟持部20は、冷却されると外部14以上に収縮しようとする。よって、挟持部20は、基板10と冷却端40とをより挟持する。よって、基板10から冷却端40への熱抵抗をより低減することができる。
Furthermore, the material of the clamping
実施例2は、基板の第2面に溝を形成する例である。図8(a)は、実施例2の基板10、冷却端40および挟持部20を示す断面模式図である。図8(a)のように、基板10の第2面13に外部14を貫通し内部12に達する溝45が形成されている。図8(b)は基板10の断面模式図である。図8(b)のように、基板10が冷却されると、実施例1のように、内部12と外部14との線熱膨張係数の差に起因し基板10の第2面13は凸状となる。実施例2によれば、溝45により、第1面11を凹状とすることができる。なお、図8(b)における基板10の凸状および凹状の歪みは誇張して図示している。
Example 2 is an example in which a groove is formed on the second surface of the substrate. FIG. 8A is a schematic cross-sectional view illustrating the
例えば、図8(b)のように、冷却によりハイブリッド素子30の下面が凸状となるように反っている場合、基板10の第1面11が実施例1の図7(b)のように凸状となると、ハイブリッド素子30と基板10との歪が大きくなる。実施例2によれば、溝45の幅、長さまたは深さを任意に設定することで、第1面11の反りを任意に設定することができる。これにより、ハイブリッド素子30の下面の反りと第1面11の反りとの形状を合わせ、ハイブリッド素子30と基板10との歪を抑制することができる。
For example, when the lower surface of the
溝45の効果を調べるため、有限要素法を用い各部材を室温から約80Kに冷却した際の各部材の歪みの計算を行なった。図9は、実施例2における計算に用いた2次元断面形状を示す図である。基板10は対称であり、中央に溝が形成されているとした。図9は、基板10の右半分を示している。基板10の内部12はC/SiC、外部14はサファイア、冷却端40および挟持部20はMoの線熱膨張係数を有するとした。長さL1、L2およびL3は、それぞれ13.5mm、9.5mmおよび10.5mmとした。挟持部20の厚さt1は1.2mm、冷却端40の膜厚t2、外部14の膜厚t3、内部12の膜厚t4および外部14の膜厚t5は、それぞれ、0.3、0.3、0.3および0.4mmとした。溝の幅W1は0.1mmとした。
In order to investigate the effect of the
図10は、実施例2における計算結果を示す図である。点線は、冷却前の状態を示し、クロスした実線は冷却後の状態を示している。なお、歪み量は誇張して図示している。図10のように、基板10の第1面11が凹状になるように歪んでいる。挟持部20の端の上方への変位量dは0.067mmであった。なお、この計算では、実施例1の図7(b)で説明したメカニズムにより第1面11および第2面13が凸状になるような歪みについては考慮されていない。
FIG. 10 is a diagram illustrating a calculation result in the second embodiment. A dotted line indicates a state before cooling, and a crossed solid line indicates a state after cooling. Note that the distortion amount is exaggerated. As shown in FIG. 10, the
実施例2によれば、基板10の第2面13に溝45を形成することにより、ハイブリッド素子30の下面の反りと第1面11の反りの形状を合わせ、ハイブリッド素子30と基板10との歪を抑制することができる。また、第2面13の反りの大きさを調整し、基板10と冷却端40との密着をより向上させることもできる。
According to the second embodiment, by forming the
実施例1によれば、第1面11と第2面13とを共に凸状とすることができる。一方、実施例2では、溝45を形成することにより、基板10の第1面11と第2面13とをほぼ同じ曲率で同じ方向に反らせることができる。このように、実施例1に加え、基板10の第2面13に溝45を形成することにより、基板10の第1面11の反りの方向および曲率と第2面13の反りの方向および曲率とを独立に調整することができる。よって、ハイブリッド素子30に加わる応力を抑制するように基板10の第1面11の反りの方向および曲率を設定し、かつ基板10と冷却端40との密着がより向上するように基板10の第2面13の反りの方向および曲率を設定することができる。
According to the first embodiment, both the
溝45は、第2面13に複数設けることもできる。また、溝45が基板10を横断するように設けることもできるし、基板10を横断しないように設けることもできる。溝45による効果を十分発揮するためには、外溝45は外部14を貫通し内部12に達することが好ましい。また、基板10が長方形状をなしている場合、歪みを緩和する観点から、溝45は長方形状の短辺方向に設けることが好ましい。
A plurality of
例えば、赤外線検知素子32と回路素子34との線熱膨張係数が異なる場合、冷却によりハイブリッド素子30は冷却されることにより反る。例えば、赤外線検知素子32が回路素子34より線熱膨張係数が大きい場合、ハイブリッド素子30は、図8(b)のように下面が凸状に反る。この場合、溝45を設けることにより、ハイブリット素子30の下面の反りと基板10の第1面11の反りとを合わせることがきる。ハイブリッド素子30が、第1面11に固着された第1素子(例えば回路素子34)と、第1素子上に固着された第2素子(例えば赤外線検知素子32)と、を含む場合、ハイブリッド素子30は冷却により反りやすい。よって、溝45を設けることが好ましい。
For example, when the linear thermal expansion coefficients of the
また、回路素子34と赤外線検知素子32との間を複数の接続金属で固着している場合、ハイブリッド素子30と基板10との反りが異なると、冷却により接続金属に応力が加わる。実施例2によれば、冷却により接続金属に加わる応力を軽減することができる。
Further, when the
実施例1および実施例2においては、半導体素子として赤外線を検知するハイブリッド素子30を例に説明した。半導体素子はハイブリッド素子以外でもよい。例えば、シリコンを用いた素子でもよい。また、半導体素子は、複数の半導体チップを積層していてもよく、単数の半導体チップでもよい。半導体素子が複数の材料の異なるチップが積層されている場合、冷却により半導体チップは反りやすい。よって、この場合、基板10に溝45を形成することが好ましい。また、熱歪の観点から、半導体素子の少なくとも基板10に接する半導体チップの線熱膨張係数は基板10の外部14と同じであることが好ましい。
In the first embodiment and the second embodiment, the
赤外線を検知するハイブリッド素子30の場合、80K近くまで冷却することが求められ、反りやすい。よって、半導体素子は赤外線を検知するハイブリッド素子30であることが好ましい。
In the case of the
実施例1および実施例2において、冷却部の代わりに半導体素子を加熱する加熱部が用いられた場合、基板10の外部14は内部12より線熱膨張係数が小さいことが好ましい。加熱部は外部より線熱膨張係数が小さいことが好ましい。さらに、挟持部20は外部14より線熱膨張係数が小さいことが好ましい。これらにより、基板10を加熱した際、実施例1および2と同様に、加熱部の上面と基板の第2面と密着を向上させることができる。
In the first and second embodiments, when a heating unit that heats the semiconductor element is used instead of the cooling unit, the
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.
10 基板
12 内部
14 外部
11 第1面
13 第2面
20 挟持部
30 ハイブリッド素子
40 冷却端
41 上面
DESCRIPTION OF
Claims (8)
内部と前記内部より線熱膨張係数が大きく前記内部を囲む外部とを含み、前記半導体素子が固着された第1面を含む基板と、
前記基板の前記第1面と反対の面である第2面と接する面を含み、前記基板を冷却する冷却部と、
前記冷却部の前記面と前記基板の前記第2面とが接するように、前記冷却部と前記基板とを挟持する挟保部と、
を具備する半導体装置。 A semiconductor element;
A substrate including a first surface to which the semiconductor element is fixed, including an inner portion and an outer portion that has a larger linear thermal expansion coefficient than the inner portion and surrounds the inner portion;
A cooling part including a surface in contact with a second surface that is opposite to the first surface of the substrate, and cooling the substrate;
A holding part for holding the cooling part and the substrate so that the surface of the cooling part and the second surface of the substrate are in contact with each other;
A semiconductor device comprising:
内部と前記内部より線熱膨張係数が小さく前記内部を囲む外部とを含み、前記半導体素子が固着された第1面を含む基板と、
前記基板の前記第1面と反対の面である第2面と接する面を含み、前記基板を加熱する加熱部と、
前記加熱部の前記面と前記基板の前記第2面とが接するように、前記加熱部と前記基板とを挟持する挟保部と、
を具備する半導体装置。 A semiconductor element;
A substrate including an inside and an outside having a smaller linear thermal expansion coefficient than the inside and surrounding the inside, and including a first surface to which the semiconductor element is fixed;
A heating unit that heats the substrate, including a surface in contact with a second surface that is opposite to the first surface of the substrate;
A holding portion for holding the heating portion and the substrate so that the surface of the heating portion and the second surface of the substrate are in contact with each other;
A semiconductor device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009239479A JP5246130B2 (en) | 2009-10-16 | 2009-10-16 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009239479A JP5246130B2 (en) | 2009-10-16 | 2009-10-16 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011086818A JP2011086818A (en) | 2011-04-28 |
JP5246130B2 true JP5246130B2 (en) | 2013-07-24 |
Family
ID=44079547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009239479A Expired - Fee Related JP5246130B2 (en) | 2009-10-16 | 2009-10-16 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5246130B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08255921A (en) * | 1995-03-17 | 1996-10-01 | Fujitsu Ltd | Cooled element device |
JP2004281676A (en) * | 2003-03-14 | 2004-10-07 | Toyota Motor Corp | Heat radiator and its producing method |
JP2007258435A (en) * | 2006-03-23 | 2007-10-04 | Mitsubishi Electric Corp | Semiconductor device |
-
2009
- 2009-10-16 JP JP2009239479A patent/JP5246130B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011086818A (en) | 2011-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7745928B2 (en) | Heat dissipation plate and semiconductor device | |
JP5892281B2 (en) | Power module substrate with heat sink and power module | |
US8317413B2 (en) | Packaging for fused fiber devices for high power applications | |
JP4737294B2 (en) | Heat dissipation device, power module, and method of manufacturing heat dissipation device | |
JP6361532B2 (en) | Manufacturing method of power module substrate with heat sink | |
JP2017123379A (en) | Semiconductor device | |
US11908768B2 (en) | Method of manufacturing bonded body for insulation circuit substrate board and bonded body for insulation circuit substrate board | |
JP6455056B2 (en) | Manufacturing method and pressure device for power module substrate with heat sink | |
WO2008075409A1 (en) | Base for power module, method for producing base for power module and power module | |
JP6201828B2 (en) | Manufacturing method of power module substrate with heat sink | |
JP5246130B2 (en) | Semiconductor device | |
WO2016166891A1 (en) | Imaging device | |
JP2013069767A (en) | Power module substrate and method of manufacturing the same | |
JP5123223B2 (en) | Infrared sensor element package | |
JP5367287B2 (en) | Heat transfer components and electronic equipment | |
JP7205214B2 (en) | Insulated circuit board with heat sink | |
JP5949817B2 (en) | Power module substrate manufacturing method | |
JP2007228347A (en) | Vacuum package and method of manufacturing same | |
JP2012049437A (en) | Substrate for power module and method of manufacturing the same | |
JP2011014678A (en) | Semiconductor device | |
JP7322626B2 (en) | Cooling device manufacturing method | |
JP3123354U (en) | Heater device for semiconductor wafer | |
JP6973109B2 (en) | Manufacturing method of semiconductor device | |
JP2002026068A (en) | Method and device for manufacturing solid-state image pickup device | |
JPH06188166A (en) | Electrostatic bonding method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130325 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |