JP5235604B2 - 画像処理装置および画像処理方法 - Google Patents
画像処理装置および画像処理方法 Download PDFInfo
- Publication number
- JP5235604B2 JP5235604B2 JP2008270291A JP2008270291A JP5235604B2 JP 5235604 B2 JP5235604 B2 JP 5235604B2 JP 2008270291 A JP2008270291 A JP 2008270291A JP 2008270291 A JP2008270291 A JP 2008270291A JP 5235604 B2 JP5235604 B2 JP 5235604B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- pixels
- input
- image data
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Editing Of Facsimile Originals (AREA)
- Image Processing (AREA)
- Television Systems (AREA)
Description
また、本発明は、入力された所定の画素数の画像データの画素数を変換する画像処理方法であって、入力された前記所定の画素数の画像データに同期した入力クロックに基づき、前記入力クロックに同期し且つ前記入力クロックより高い固定周波数の第1のクロックと、前記入力クロックに同期し且つ前記第1のクロックより高い周波数の第2のクロックとを発生する同期クロック発生ステップと、入力された前記所定の画素数の画像データを前記第1のクロックに従ってサンプリングすることにより画素数を増加すると共に、画素数が増加された前記画像データに対してFIRフィルタの処理を施すフィルタステップと、所定のカウント値に達するまで巡回的にカウントするステップであって、前記第2のクロックに従い所定の調整値を順次加算するカウントステップと、前記カウントステップのカウント値に従って、前記第2のクロックに同期し且つ変換後の画素数に応じた周波数の第3のクロックを生成するクロック生成ステップと、前記FIRフィルタの処理が施された画像データを前記第3のクロックに従ってサンプリングすることにより画素数を減少する第2のサンプリングステップとを有することを特徴とする画像処理方法である。
13.5MHz×(5/9)=7.5MHz …(1)
13.5MHz×(71/120)=7.9875MHz …(2)
となる。
次に、本発明の実施形態について、図面を参照しながら説明する。図1は、本発明の実施形態による解像度変換回路101の一例の構成を示す。この解像度変換回路101は、上述した第1および第2の変換を共通の構成で実行可能としたものである。
fgate=(135MHz/2m)×n …(3)
fgate={S×fpix)/2m}×n …(4)
fgate=P×fpix …(5)
n=(P/S)×2m …(6)
次に、本発明の実施形態の変形例について説明する。本変形例では、上述した実施形態におけるデジタル周波数可変回路108で、カウンタを構成するフリップフロップ602を入力同期信号104に基づく信号でリセットするようにしている。
図10は、上述の実施形態および実施形態の変形例に共通して適用可能な撮像装置200の一例の構成を示す。撮像装置200は、HD画像の解像度での撮影が可能なハイビジョンデジタルビデオカメラである。レンズ群201は、複数のレンズと絞り機構、ズーム機構、フォーカス機構などを含む光学系を構成する。絞り機構、ズーム機構およびフォーカス機構は、後述するカメラ信号処理部206から供給されるタイミング信号に従って、レンズ駆動部208により駆動される。
102 入力データ
103 入力クロック
104 入力同期信号
105,110,111 フリップフロップ
106 オーバーサンプリングフィルタ
107 同期クロック発生回路
108 デジタル周波数可変回路
109 遅延調整回路
200 撮像装置
216 ビデオ制御部
223,224 表示部
601 PLLクロック
602 フリップフロップ
604 加算器
603 周波数調整値
606 ANDゲート
607 ゲーテッドクロック
702 リセット制御回路
Claims (8)
- 入力された所定の画素数の画像データの水平方向の画素数を所定の変換比で変換する画像処理装置であって、
入力された前記所定の画素数の画像データに同期した入力クロックに基づき、前記入力クロックに同期し且つ前記入力クロックより高い固定周波数の第1のクロックと、前記入力クロックに同期し且つ前記第1のクロックより高い周波数の第2のクロックとを発生する同期クロック発生手段と、
入力された前記所定の画素数の画像データを前記第1のクロックに従ってサンプリングすることにより前記画像データの画素数を増加すると共に、画素数が増加された前記画像データに対してフィルタ処理を施すFIRフィルタを含む第1のサンプリング手段と、
所定のカウント値までを巡回的にカウントするカウンタであって、前記第2のクロックに応じて、前記変換比と、前記第2のクロックおよび前記入力クロックの周波数の比とに基づく所定値を順次加算するカウンタと、
前記カウンタのカウント値が前記所定のカウント値になる毎に前記第2のクロックをゲートすることにより、第3のクロックを生成するクロック生成手段と、
前記第1のサンプリング手段からの画像データを、前記クロック生成手段により生成された前記第3のクロックに従ってサンプリングすることにより、前記第1のサンプリング手段からの画像データの画素数を減少する第2のサンプリング手段とを有することを特徴とする画像処理装置。 - 入力された所定の画素数の画像データの画素数を変換する画像処理装置であって、
入力された前記所定の画素数の画像データに同期した入力クロックに基づき、前記入力クロックに同期し且つ前記入力クロックより高い固定周波数の第1のクロックと、前記入力クロックに同期し且つ前記第1のクロックより高い周波数の第2のクロックとを発生する同期クロック発生手段と、
入力された前記所定の画素数の画像データを前記第1のクロックに従ってサンプリングすることにより画素数を増加すると共に、画素数が増加された前記画像データに対してフィルタ処理を施すFIRフィルタを含む第1のサンプリング手段と、
所定のカウント値に達するまで巡回的にカウントするカウンタであって、前記第2のクロックに従い所定の調整値を順次加算するカウンタと、
前記カウンタのカウント値に従って、前記第2のクロックに同期し且つ変換後の画素数に応じた周波数の第3のクロックを生成するクロック生成手段と、
前記第1のサンプリング手段から出力された画像データを前記第3のクロックに従ってサンプリングすることにより画素数を減少する第2のサンプリング手段とを有することを特徴とする画像処理装置。 - 前記FIRフィルタは、タップ毎にタップ係数が設定されたFIRフィルタであることを特徴とする請求項1または2に記載の画像処理装置。
- 前記第1のサンプリング手段は、前記入力クロックにおける同じ位相でサンプリングされた複数のサンプルのうち1個だけが用いられるように、前記タップ係数を前記第1のクロックごとに変更することを特徴とする請求項3に記載の画像処理装置。
- 前記カウンタは、前記画像データの水平ライン毎に前記カウント値をリセットすることを特徴とする請求項1から4の何れか1項に記載の画像処理装置。
- 前記第1のサンプリング手段に前記画像データを出力する撮像手段と、
前記第2のサンプリング手段からの画像データを表示する表示手段とを備えたことを特徴とする請求項1から5の何れか1項に記載の画像処理装置。 - 入力された所定の画素数の画像データの水平方向の画素数を所定の変換比で変換する画像処理方法であって、
入力された前記所定の画素数の画像データに同期した入力クロックに基づき、前記入力クロックに同期し且つ前記入力クロックより高い固定周波数の第1のクロックと、前記入力クロックに同期し且つ前記第1のクロックより高い周波数の第2のクロックとを発生する同期クロック発生ステップと、
入力された前記所定の画素数の画像データを前記第1のクロックに従ってサンプリングすることにより前記画像データの画素数を増加すると共に、画素数が増加された前記画像データに対してFIRフィルタの処理を施す第1のサンプリングステップと、
所定のカウント値までを巡回的にカウントするステップであって、前記第2のクロックに従い、前記変換比と、前記第2のクロックおよび前記入力クロックの周波数の比とに基づく所定値を順次加算するカウントステップと、
前記カウントステップのカウント値が前記所定のカウント値になる毎に前記第2のクロックをゲートすることにより、第3のクロックを生成するクロック生成ステップと、
前記第1のサンプリングステップにより出力された画像データを、前記クロック生成ステップで生成された前記第3のクロックに従ってサンプリングすることにより、前記第1のサンプリングステップにより出力された画像データの画素数を減少する第2のサンプリングステップとを有することを特徴とする画像処理方法。 - 入力された所定の画素数の画像データの画素数を変換する画像処理方法であって、
入力された前記所定の画素数の画像データに同期した入力クロックに基づき、前記入力クロックに同期し且つ前記入力クロックより高い固定周波数の第1のクロックと、前記入力クロックに同期し且つ前記第1のクロックより高い周波数の第2のクロックとを発生する同期クロック発生ステップと、
入力された前記所定の画素数の画像データを前記第1のクロックに従ってサンプリングすることにより画素数を増加すると共に、画素数が増加された前記画像データに対してFIRフィルタの処理を施すフィルタステップと、
所定のカウント値に達するまで巡回的にカウントするステップであって、前記第2のクロックに従い所定の調整値を順次加算するカウントステップと、
前記カウントステップのカウント値に従って、前記第2のクロックに同期し且つ変換後の画素数に応じた周波数の第3のクロックを生成するクロック生成ステップと、
前記FIRフィルタの処理が施された画像データを前記第3のクロックに従ってサンプリングすることにより画素数を減少する第2のサンプリングステップとを有することを特徴とする画像処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008270291A JP5235604B2 (ja) | 2008-10-20 | 2008-10-20 | 画像処理装置および画像処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008270291A JP5235604B2 (ja) | 2008-10-20 | 2008-10-20 | 画像処理装置および画像処理方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010098700A JP2010098700A (ja) | 2010-04-30 |
JP2010098700A5 JP2010098700A5 (ja) | 2011-12-08 |
JP5235604B2 true JP5235604B2 (ja) | 2013-07-10 |
Family
ID=42260039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008270291A Expired - Fee Related JP5235604B2 (ja) | 2008-10-20 | 2008-10-20 | 画像処理装置および画像処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5235604B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106131531B (zh) | 2010-03-31 | 2019-04-26 | 汤姆森特许公司 | 视频处理方法和装置 |
AU2011368712A1 (en) * | 2011-05-26 | 2013-12-05 | Thomson Licensing | Scale-independent maps |
CN114252697B (zh) * | 2020-09-23 | 2024-02-13 | 麦克维尔空调制冷(武汉)有限公司 | 一种apf过采样方法、系统和存储介质 |
CN117389128B (zh) * | 2023-12-08 | 2024-02-23 | 深圳市山海半导体科技有限公司 | 一种数字时钟自动校准方法及系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5274469A (en) * | 1991-12-23 | 1993-12-28 | Eastman Kodak Company | Sample rate converter circuit for image data |
JPH09270999A (ja) * | 1996-03-29 | 1997-10-14 | Sony Corp | サンプリングレート変換方法及びサンプリングレート変換回路 |
JP2008021119A (ja) * | 2006-07-13 | 2008-01-31 | Neuro Solution Corp | デジタルフィルタおよびこれを用いた画像処理装置 |
-
2008
- 2008-10-20 JP JP2008270291A patent/JP5235604B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010098700A (ja) | 2010-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1739959B1 (en) | Image pickup apparatus and method | |
US20080297613A1 (en) | Image pickup apparatus and method for controlling the same | |
EP2161928B1 (en) | Image processing device, image processing method, and program | |
JP2008312163A (ja) | 画像処理装置、画像処理方法、及びプログラム | |
JP5235604B2 (ja) | 画像処理装置および画像処理方法 | |
KR20100094401A (ko) | 동영상을 기록하는 기록 장치, 기록 방법 및 컴퓨터로 판독 가능한 기록 매체 | |
JP2006101389A (ja) | ディジタルカメラ及び画像処理方法 | |
JP2010130540A (ja) | 映像表示装置 | |
JP4497233B2 (ja) | 画素補間回路、およびプログラム | |
JP6351212B2 (ja) | 撮像装置、撮像装置の制御方法及びシステム | |
TW201223268A (en) | Imaging apparatus, signal processing method, and program | |
US8363128B2 (en) | Image processing apparatus and image processing method | |
JP6032912B2 (ja) | 撮像装置、その制御方法及びプログラム | |
WO2012070440A1 (ja) | 画像処理装置、画像処理方法、および、画像処理プログラム | |
JP2009207192A (ja) | 撮像装置、撮像方法、プログラム、及び記録媒体 | |
JP6242244B2 (ja) | 撮像装置、撮像方法、およびプログラム | |
JP2008182486A (ja) | 撮影装置及び画像処理方法 | |
JP6602425B2 (ja) | 撮像装置、撮像装置の制御方法及びシステム | |
JP6351213B2 (ja) | 撮像装置、撮像装置の制御方法及びシステム | |
JP6594485B2 (ja) | 撮像装置、撮像装置の制御方法及びシステム | |
JP2012151787A (ja) | 撮像装置及び電子ズーム方法 | |
WO2014013619A1 (ja) | 撮像装置及び電子ズーム方法 | |
JP2012034310A (ja) | 画像撮像装置および信号処理方法 | |
JP2004228775A (ja) | フレーム変換方法、フレーム変換回路および電子カメラ | |
JP2007180689A (ja) | 撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111020 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130326 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |