JP5234256B2 - 雷サージシミュレータおよび制御方法 - Google Patents

Description

本発明は、雷サージシミュレータに関し、特に、尖頭サージ電流特性の評価をはじめとする動作確認試験に適した雷サージシミュレータに関するものである。

特許文献１には、低電圧から高電圧の領域までの広い範囲で安定的なサージ出力を発生させると共に、安定した高電圧、大電流のサージ出力を得ること、また、モニタされ
るサージ波形の表示位置がずれないようにすることを目的とした技術が開示されている。そのため、電圧および電流を制御する制御回路部と、高圧発生回路部と、制御回路部からのタイミングによってサージ出力を発生するサージ発生回路部とを備え、サージ発生回路部に、高電圧領域でサージ出力を発生させる高圧スイッチング部と、低電圧領域でサージ出力を発生させる低圧スイッチング部とを設け、両スイッチング部の特性をほぼ同一としている。また、サージ波形をモニタするためのモニタ用トリガ信号を、発生したサージ出力を利用して生成するモニタトリガ用回路部を設けている。

具体的には、特許文献１のサージ発生回路部は、充放電部と、サージ用スイッチング部と、波形成形部とから構成される。そして、充放電部は、充電抵抗と、充放電コンデンサとから主に構成される。サージ用スイッチング部は、トリガパルス発生部と、スイッチング部とから構成される。そしてサージ用スイッチング部は、トリガパルス発生部からトリガパルスを受けて高圧のサージ電圧を発生する高圧スイッチング部と、バイポーラパワートランジスタの一種であるＩＧＢＴ（Insulated Gate Bipoler Transister )等からなる低圧のサージ電圧を発生する低圧スイッチング部とから主に構成される。また、波形成形部は、コンビネーション波形を成形するコンビネーション波形成形回路部と、ＣＣＩＴＴ波形を成形するＣＣＩＴＴ波形成形回路部とから主に構成される。

特開平１０−３３２７５８号公報

特許文献１においては、高圧スイッチング部および低圧スイッチング部に共通して放電電力を供給する数１０μＦの高電圧大容量コンデンサでありオイルコンデンサ等が使用されている。さらに、高電圧大容量コンデンサの放電電圧をスイッチングするために高圧スイッチング部には、球ギャップ方式で形成されるギャップで高圧のスイッチングがなされる方式が採用され、球ギャップ方式のスイッチング特性に合わせ、低圧スイッチング部のＩＧＢＴによるスイッチング特性を調整し、両者を同等にしている。さらに、これらのスイッチング部の下流に、それぞれの規格により定義される波形を成形するための複数の波形成形部が設けられている。例えば、特許文献１では、ＩＥＣ９５０に適合するサージ電圧・電流のコンビネーション波形とＣＣＩＴＴ（現在のＩＴＵ）のサージ電圧波形とが得られるようにしている。

インパルス電流を印加する試験方法をカバーする雷サージシミュレータにおいて、インパルス波形を比較的自由に設定できることは重要である。本明細書における尖頭サージ電流特性ＩＴＳＭ（Surge On-state Current、以降ＩＴＳＭ）は、ＩＥＣ６１６４７−４規格の「非繰り返しサージインパルス電流ＩＰＰＳＭ（Non-repetitive Surge Impulse Current）に相当し、インパルス波形における波頭長（Ｔ１）と波尾長（Ｔ２）の定義は、デバイスが含まれる関連規格によりさまざまである。したがって、上記の装置のように、低圧スイッチング部のＩＧＢＴによるスイッチング特性を、球ギャップ方式のスイッチング特性に合わせて調整するような方式に対し、さらに、自由にスイッチング特性を設定できる装置が要望されている。

また、高圧スイッチング部および低圧スイッチング部の他に、各規格に対応した波形を成形する回路が必要になると、規格毎にハードウェアを交換または選択することになる。したがって、試験に要する工数およびコストを低減するためには、より簡易な構成で種々のインパルス電流波形を被試験体に印加できる装置が要望されている。

本発明の一態様は、被試験体に、雷サージ試験用の電流・電圧波形（の電力）を印加するための雷サージシミュレータである。この雷サージシミュレータは、被試験体に、高電圧小電流の第１のタイプの波形（の電力）を印加するための第１の出力ユニットと、第１の出力ユニットと並列に接続された第２の出力ユニットであって、被試験体に低電圧大電流の第２のタイプの波形（の電力）を印加するための第２の出力ユニットとを有する。第１の出力ユニットは、第１の電圧の電力供給を行う第１の電源ユニットと、第１の電源ユニットにより充電され、第１のタイプの波形を出力するための第１の波形成形ユニットとを含む。第２の出力ユニットは、第１の電圧より低い第２の電圧の電力供給を行う第２の電源ユニットと、第２の電源ユニットにより充電され、第１のタイプの波形と関連したタイミングで第２のタイプの波形を出力するための第２の波形成形ユニットとを含む。

この雷サージシミュレータは、高電圧小電流および低電圧大電流という出力電圧および電流の異なる複数のタイプの出力ユニットを含み、それぞれの出力ユニットは、それぞれの出力電圧に対応した充電電圧を出力する電源ユニットと、波形成形ユニットとを含む。したがって、波形成形ユニットは、出力する（担当する）電圧および電流に適合した充電用のキャパシタとスイッチング素子とを含むことが可能となり、高電圧小電流の波形を出力するために高電圧大電流をスイッチングするような事態を抑制できる。このため、各出力ユニットにおいて、電圧および電流波形を成形するためのスイッチング特性の制限は低減される。

さらに、被試験体には、並列（平列）に接続されたそれぞれの出力ユニットから出力される電流・電圧波形の電力が合成された電流・電圧波形の電力が印加される。このため、それぞれの出力ユニットを関連したタイミング（例えば、同期）で制御することにより、それぞれの出力ユニットから、異なるタイプの波形をフレキシブルに出力でき、それらを組み合わせることにより、種々の電流および電圧波形を備えた電力を被試験体に印加できる。したがって、簡易な構成で、容易に種々のタイプのインパルス波形を被試験体に印加できる雷サージシミュレータを提供できる。

さらに、各波形成形ユニットは、出力する（担当する）電圧および電流に適合した充電用のキャパシタを備えれば良く、高価な高電圧大容量のキャパシタは不要になるというメリットも得られる。また、それぞれの波形成形ユニットは、高電圧小容量のキャパシタを充電する回路、低電圧大容量のキャパシタを充電する回路というように、キャパシタのタイプに適した充電回路を採用できるので、充電する際の損失を低減でき、さらに充電時間も短縮できる可能性がある。したがって、雷サージ試験をさらに効率良く、低コストで実施できる。

したがって、第１の波形成形ユニットは、第１の電源ユニットにより充電される第１の容量の第１のキャパシタ（すなわち、高電圧小容量の第１のキャパシタ。）と、この第１のキャパシタに充電された電荷を放電するための第１のスイッチング素子と、第１のスイッチング素子の出力側に接続された第１の一方向性素子とを含むことが望ましい。また、第２の波形成形ユニットは、第２の電源ユニットにより充電され、第１の容量より大きな第２の容量の第２のキャパシタ（すなわち、低電圧大容量の第２のキャパシタ。）と、この第２のキャパシタに充電された電荷を放電するための第２のスイッチング素子であって、第１のスイッチング素子に関連したタイミングで操作される第２のスイッチング素子と、第２のスイッチング素子の出力側に接続された第２の一方向性素子とを含むことが望ましい。

雷サージシミュレータにおいては、第１の出力ユニットは、並列に接続された複数の第１の波形成形ユニットをさらに含むことが望ましい。
被試験体に印加するインパルス波形の高電圧小電流の領域のバリエーションをさらに増やすことができる。

雷サージシミュレータにおいては、第２の出力ユニットは、並列に接続された複数の第２の波形成形ユニットをさらに含むことが望ましい。
被試験体に印加するインパルス波形の低電圧大電流の領域のバリエーションをさらに増やすことができる。

雷サージシミュレータは、第１のスイッチング素子および第２のスイッチング素子がそれぞれＩＧＢＴであり、それぞれのＩＧＢＴのオンタイミングおよび出力電圧上昇率を制御するコントロールユニットをさらに有することが望ましい。
各出力ユニットは、それぞれが担当する電圧および電流範囲の電力を扱えば良いので、高電圧の波形を成形する場合でもスイッチング特性を制御できるＩＧＢＴを採用でき、さらに、それぞれのスイッチング特性をさらにフレキシブルに制御できる。このため、被試験体に印加するインパルス波形のバリエーションをさらに増やすことができる。
被試験体の典型的なものは、シリコン２方向性２端子サイリスタである。

本発明の異なる態様は、被試験体に、雷サージ試験のための電流・電圧波形を印加する雷サージシミュレータの制御方法である。雷サージシミュレータは、被試験体に、第１のタイプの波形を印加するための第１の出力ユニットと、第１の出力ユニットと並列に接続された第２の出力ユニットであって、被試験体に第２のタイプの波形を印加するための第２の出力ユニットとを有する。第１の出力ユニットは、第１の電圧の電力供給を行う第１の電源ユニットと、第１の電源ユニットにより充電され、第１のタイプの波形を出力するための第１の波形成形ユニットとを含み、第１の波形成形ユニットは、第１の電源ユニットにより充電される第１の容量の第１のキャパシタと、第１のキャパシタに充電された電荷を放電するための第１のスイッチング素子とを含む。第２の出力ユニットは、第１の電圧より低い第２の電圧の電力供給を行う第２の電源ユニットと、第２の電源ユニットにより充電され、第２のタイプの波形を出力するための第２の波形成形ユニットとを含み、第２の波形成形ユニットは、第２の電源ユニットにより充電され、第１の容量より大きな第２の容量の第２のキャパシタと、第２のキャパシタに充電された電荷を放電するための第２のスイッチング素子とを含む。制御方法は、第１のスイッチング素子および第２のスイッチング素子を関連したタイミングで制御する工程を含む。

この制御方法を用いることにより、被試験体に印加するインパルス波形のバリエーションをさらに増やすことができ、様々な規格に適合する雷サージ試験を低コストで実施することができ、そのような雷サージ試験が製造工程に含まれる被試験体、例えば、半導体デバイス、回路素子などを、低コストで製造できる。

図１は、本発明に係る雷サージシミュレータの概略構成を示すブロック図である。この雷サージシミュレータは、サージ防護素子を被試験体として試験を行い、それらのスクリーニングに使用しているＩＴＳＭ試験機１である。この雷サージシミュレータにより試験されるサージ防護素子は、典型的には、シリコン２方向性２端子サイリスタや避雷管のように高抵抗なオフ領域と低抵抗なオン領域とを持つサージ防護素子である。ＩＴＳＭ試験機（以降では試験機）１は、サージ防護素子の特性上、ターンオンさせるために高電圧を要し、ターンオン後は大電流を通電する。このため、試験機１は、１〜３ｋＶの電圧で５０〜３００Ａの電流の電力を供給するため高電圧大電流出力設備である。

試験機１は、被試験体（ＤＵＴ）９に、雷サージ試験用の電流・電圧波形の電圧を印加する。このため、試験機１は、ＤＵＴ９に、高電圧小電流（高電圧小電荷量）の第１のタイプの波形を印加するための第１の出力ユニット（高電圧ユニット）１０と、高電圧ユニット１０と並列に接続された第２の出力ユニットであって、ＤＵＴに低電圧大電流（低電圧大電荷量）の第２のタイプの波形を印加するための第２の出力ユニット（低電圧ユニット）２０とを有する。

高電圧ユニット１０は、第１の電圧（高電圧）Ｖ１の電力供給を行う第１の電源ユニット（高電圧電源ユニット）１１と、高電圧電源ユニット１１により充電され、第１のタイプの波形の電力Ｗ１を出力するための第１の波形成形ユニット（高電圧波形成形ユニット）１２とを含む。高電圧ユニット１０には、並列に接続された複数の高電圧波形成形ユニット１２ａおよび１２ｂが含まれている。高電圧ユニット１０に含まれる波形成形ユニット１２の数は限定されない。しかしながら、以下では、説明を簡単にするために、２つの波形成形ユニット１２ａおよび１２ｂを備えた試験機１に基づき、さらに詳しく説明する。

波形成形ユニット１２ａおよび１２ｂは同じ構成であり、高電圧電源ユニット１１により充電される第１の容量Ｃ１の第１のキャパシタ１４と、充電電流を制限するための制限抵抗１３と、第１のキャパシタ１４に充電された電荷を放電するための第１のスイッチング素子１５と、第１のスイッチング素子１５の出力側に接続された第１の一方向性素子１６と、放電電流を調整するための抵抗１７とを含む。高電圧Ｖ１は典型的には８００Ｖである。第１のキャパシタ１４は、８００Ｖの高電圧を印加できる高電圧小容量のキャパシタであり、典型的には容量Ｃ１が０．１μＦ程度のコンデンサである。第１のスイッチング素子１５は、典型的にはＩＧＢＴである。

この明細書において高電圧とは５００Ｖ程度以上を示し、それ以下は低電圧である。低電圧の領域をさらに、１００−５００Ｖを中電圧、１００Ｖ以下を低電圧と呼ぶことがある。この明細書において、大電流とは３０Ａ程度以上を示し、それ以下は小電流である。

低電圧ユニット２０は、第１の電圧Ｖ１より低い第２の電圧Ｖ２の電力供給を行う第２の電源ユニット（低電圧電源ユニット）２１と、低電圧電源ユニット２１により充電され、第１のタイプの波形の電力Ｗ１と関連したタイミングで、第２のタイプの波形の電力Ｗ２を出力するための第２の波形成形ユニット（低電圧波形成形ユニット）２２とを含む。高電圧ユニット１０と同様に、低電圧ユニット２０も、並列に接続された複数の低電圧波形成形ユニット２２ａおよび２２ｂが含まれている。低電圧ユニット２０に含まれる波形成形ユニット２２の数は限定されない。しかしながら、以下では、説明を簡単にするために、２つの波形成形ユニット２２ａおよび２２ｂを備えた試験機１に基づき、さらに詳しく説明する。

波形成形ユニット２２ａおよび２２ｂは同じ構成であり、低電圧電源ユニット２１により充電され、第１の容量Ｃ１よりも大きな第２の容量Ｃ２の第２のキャパシタ２４と、充電電流を制限するための制限抵抗２３と、第２のキャパシタ２４に充電された電荷を放電するための第２のスイッチング素子２５と、第２のスイッチング素子２５の出力側に接続された第２の一方向性素子２６と、放電電流を調整するための抵抗２７とを含む。第２のキャパシタ２４は、低電圧大容量のキャパシタであり、典型的には容量Ｃ２が３３０μＦのコンデンサである。第２のスイッチング素子２５は、典型的にはＩＧＢＴである。

試験機１は、さらに、それぞれの波形成形ユニット１２ａおよび１２ｂのスイッチング素子（ＩＧＢＴ）１５と、波形成形ユニット２２ａおよび２２ｂのスイッチング素子（ＩＧＢＴ）２５とを独立して、関連したタイミングで制御できるコントロールユニット（コントローラ）３０を有する。このコントローラ３０は、ＩＧＢＴ１５および２５のオンタイミングおよび出力電圧上昇率を制御できる。この試験機１は、それぞれの波形成形ユニット１２ａおよび１２ｂから高電圧小電流で、波形が同じまたは異なる電力Ｗ１ａおよびＷ１ｂを、関連したタイミングで、例えば、同期させたり、若干の遅延を持たせたりして出力できる。また、それぞれの波形成形ユニット２２ａおよび２２ｂから、低電圧大電流で、波形が同じまたは異なる電力Ｗ２ａおよびＷ２ｂを、上記の電力Ｗ１ａおよびＷ１ｂと、関連したタイミング、例えば、同期させたり、若干の遅延を持たせたりして出力できる。これらの波形成形ユニット１２ａ、１２ｂ、２２ａおよび２２ｂはＤＵＴ９に対して並列に接続されている。したがって、ＤＵＴ９に対して、電力Ｗ１ａ、Ｗ１ｂ、Ｗ２ａおよびＷ２ｂが合成された波形の電力を雷サージ試験用の波形（インパルス波形）の電力Ｗとして印加することができる。

ＤＵＴ９には、測定装置、典型的にはオシロスコープ７が接続されており、インパルス波形の電力が印加されたとき、およびその後のＤＵＴ９の挙動を観察する。試験機１を用いることにより、典型的には、ＤＵＴ９が双方向型のサージ防護素子の場合、例えば、シリコン２方向性２端子サイリスタの場合は、両方向について各々別にサージ電流耐量を測定する。ＤＵＴ９が片方向型のサージ防護素子の場合は、片方向についてのみサージ電流耐量測定を行う。サージ試験に当たっては、設計規格書などに規定されているサージ規格値（波形）のインパルス電力Ｗを印加することから始め、あるステップ幅にて徐々に印加するインパルス電力Ｗのサージ電流値をアップする。ＤＵＴ９の破損が判定された場合、そのインパルス電力Ｗの１つ前の値がサージ試験により得られる値となる。

この試験機１においては、インパルス電力Ｗのサージ電流値をアップすることは、高電圧ユニット１０および低電圧ユニット２０に複数の波形成形ユニット１２および２２を用意しておき、それらのうちの所定の数の波形成形ユニット１２および２２を使用するかということである。すなわち、インパルス電力Ｗのサージ電力値をアップすることは、インパルス電力Ｗを合成するために用いる波形成形ユニット１２および／または２２の数を増加することで、極めて簡単に対応できる。

図２は、雷サージ試験の概略工程を示す図である。ステップ５１において、被試験体のＤＵＴ９をセットする。ステップ５２において、波形成形ユニット１２ａおよび１２ｂのキャパシタ１４と、波形成形ユニット２２ａおよび２２ｂのキャパシタ２４を充電する。キャパシタの充電が終了すると、ステップ５３において、コントローラ３０は、波形成形ユニット１２ａおよび１２ｂのスイッチであるＩＧＢＴ１５と、波形成形ユニット２２ａおよび２２ｂのスイッチであるＩＧＢＴ２５を関連したタイミングでオンし、波形成形ユニット１２ａおよび１２ｂのキャパシタ１４と、波形成形ユニット２２ａおよび２２ｂのキャパシタ２４を放電する。ステップ５４において、放電が終了すると、ステップ５５において、ＤＵＴ９をチェックする。

図３は、スイッチングによりトリガ出力Ｗ１ａおよびＷ１ｂと、サージ出力Ｗ２ａおよびＷ２ｂとが出力されるタイミングを示す図である。図３には、コントローラ３０により各ＩＧＢＴ１５および２５を制御して放電し、所定のインパルス波形の電力ＷをＤＵＴ９に印加する様子が示されている。コントローラ３０は、時刻ｔ１に、高電圧の波形成形回路１２ａのＩＧＢＴ１５と、低電圧の波形成形回路２２ａおよび２２ｂのＩＧＢＴ２５とをオンする。高電圧の波形成形回路１２ｂのＩＧＢＴ１５については、時間ｔｄ後、例えば、０．１μｓ後にオンする。さらに、高電圧の波形成形回路１２ａおよび１２ｂのＩＧＢＴ１５については、オン後、ｄｖ／ｄｔが３００Ｖ／１００ｎｓのトリガ電圧が得られるように、ＩＧＢＴ１５の出力電圧上昇率を制御する。高電圧の波形成形回路１２ａおよび１２ｂについては、放電電流を制御する抵抗１７の抵抗値が異なっており、タイミングのみならず、ピーク値および幅（長さ）が異なる波形のトリガ電流を持った出力Ｗ１ａおよびＷ１ｂが得られるようになっている。例えば、波形成形回路１２ａの抵抗１７は４０Ωであり、得られるトリガ出力Ｗ１ａの電流（トリガ電流）のピーク値は２０Ａ、長さは１３μｓである。波形成形回路１２ｂの抵抗１７は５０Ωであり、得られるトリガ出力Ｗ１ｂの電流（トリガ電流）のピーク値は１５Ａ、長さは１６μｓである。このように、高電圧の波形成形回路１２ａおよび１２ｂからは、それぞれ高電圧小電流の第１のタイプの波形の出力が得られる。

低電圧の波形成形回路２２ａおよび２２ｂについては、放電電流を制御する抵抗２７の抵抗値は同じであり、同じタイミングで、同じピーク値および幅（長さ）が異なる波形のサージ電流を持った出力Ｗ２ａおよびＷ２ｂが得られるようになっている。例えば、波形成形回路２２ａおよび２２ｂの抵抗２７は５．３Ωであり、得られるサージ出力Ｗ２ａおよび２ｂの電流（サージ電流）のピーク値は５０Ａ、波頭長（Ｔ１）が１０μｓ、波尾長（Ｔ２）が１０００μｓである。このように、低電圧の波形成形回路２２ａおよび２２ｂからは、それぞれ低電圧大電流の第２のタイプの波形の出力が得られる。

これらの出力Ｗ１ａ、Ｗ１ｂ、Ｗ２ａおよびＷ２ｂの合成されたものが、インパルス波形を持った出力（インパルス出力）ＷとしてＤＵＴ９に印加される。したがって、インパルス出力Ｗの電流波形は、ピーク値は１００Ａ、波頭長（Ｔ１）が１０μｓ、波尾長（Ｔ２）が１０００μｓとなる。各波形成形回路１２ａおよび１２ｂのキャパシタ１４および各波形成形回路２２ａおよび２２ｂのキャパシタ２４の放電が終了したタイミング（時刻ｔ２）に、ＩＧＢＴ１５および２５をオフにする。ＩＧＢＴ１５および２５がオフになると、キャパシタ１４および２４への充電が開始される。

図４は、トリガ出力Ｗ１ａおよびＷ１ｂと、サージ出力Ｗ２ａおよびＷ２ｂと、それらが合成されたインパルス出力を示す図である。被試験体の電気的特性上、各出力とも電圧が先に立ち上がるので、トリガ出力Ｗ１ａの電圧の立ち上がりを時刻ｔ０として、電圧と電流の波形を示している。トリガ出力Ｗ１ａは、時刻ｔ０に、電圧が、電圧上昇率（ｄｖ／ｄｔ）が３００Ｖ／１００ｎｓで、被試験体の耐圧（最大８００Ｖ）まで立ち上がり、トリガ出力Ｗ１ｂは、時刻ｔ０から遅延時間ｔｄ後に、電圧が、電圧上昇率（ｄｖ／ｄｔ）が３００Ｖ／１００ｎｓで８００Ｖまで立ち上がる。したがって、これらの電圧波形が合成された電圧波形と、合成されたトリガ電流（３５Ａ）を持つトリガ出力Ｗ１が得られる。サージ出力Ｗ２ａおよびＷ２ｂも、同様に合成される。したがって、これらのトリガ出力Ｗ１ａおよびＷ１ｂ並びにサージ出力Ｗ２ａおよびＷ２ｂが合成された出力がＤＵＴ９に印加されるインパルス出力Ｗとなり、インパルス出力Ｗは、急峻（この例では３００Ｖ／１００ｎｓ）で高電圧（８００Ｖ）まで立ち上がり、ＤＵＴ９をオンさせる機能と、その後、サージ電力に対応する大電流（１００Ａ）を流す機能とを持つ。

従来、このような高電圧大電流のインパルス波形を備えた出力をＤＵＴに印加する試験機では、内部電源に使用されるコンデンサは必然的に高電圧・大容量をカバーする特殊品となることから、納期・価格面が問題の１つであり、試験機自体も高額で巨大な装置となる。これに対し、本例の試験機１においては、高電圧小電流（高電圧小電荷量）をカバーするキャパシタ（コンデンサ）１４と、低電圧大電流（低電圧大電荷量）をカバーするキャパシタ（コンデンサ）２４との組み合わせで高電圧大電流を出力できる。したがって、キャパシタ１４は高電圧向けのものを使用でき、キャパシタ２４は大容量向けを使用できるので、より市販品に近いキャパシタを採用でき、納期・価格といった経済的な問題を抑制できる。また、試験機１を低コストでコンパクトに製造できる。

また、高電圧・大容量のキャパシタに高電圧電源で充電する場合は、高電圧電源から抵抗を通して大電流を制御する必要がある。同様に、高電圧・大容量のキャパシタから放電する場合も、抵抗を通して大電流を制御する必要がある。このため、キャパシタに充電および放電する際に、電荷の大部分が ジュール熱による損失となる。したがって、放電時の損失をカバーするためにキャパシタの容量を大きくする必要があり、さらに、その大容量のキャパシタを充電するために損失を含めて電源側では電力を消費する必要がある。このため、充電に長時間を有し、試験時間の短縮が困難で自動化ラインに適用が難しいと言う問題があった。これに対し、試験機１においては、高電圧小容量のキャパシタ１４と、低電圧大容量のキャパシタ２４とを採用しており、それぞれを高電圧電源１１と、低電圧電源２１とで充電できるようにしている。このため、充電および放電における損失を抑制できる。したがって、試験機１を採用することにより、雷サージ試験に要する充電時間を短縮でき、試験時間を短縮できるので、雷サージ試験を含む、デバイスの製造工程および／または試験工程の自動化ラインに、試験機１を適用することも容易となる。

さらに、この試験機１においては、高電圧大電流のスイッチングが不要になる。したがって、この試験機１においては、高電圧出力を生成する波形成形ユニット１２ａおよび１２ｂでは、高電圧小容量コンデンサ１４と、抵抗１７と、ＩＧＢＴ素子およびＩＧＢＴドライバからなるスイッチング素子１５とを含み、高電圧出力もＩＧＢＴによりフレキシブルに制御できる。このため、出力電圧上昇率（ｄｖ/ｄｔ）の制御あるいは設定もフレキシブルであり、各規格に対応した波形のトリガ高電圧を出力できる。さらに、複数の波形成形ユニット１２ａおよび１２ｂを組み合わせることにより、いっそう複雑な波形のトリガ高電圧であっても生成することが可能である。上述したように、高電圧波形を生成する波形成形ユニット１２は２つに限定されることはなく、３つ以上であっても良い。そして、トリガ電流も、複数の波形成形ユニット１２ａおよび１２ｂにより分散できるので、ＤＵＴ９のターンオン動作が完全に終わるまでの極短時間だけ大電流を出力できるトリガ出力Ｗ１を得ることができる。

また、大電流出力を生成する波形成形ユニット２２ａおよび２２ｂにおいても、低電圧（中電圧）大容量のコンデンサ２４、抵抗２７、ＩＧＢＴ素子およびＩＧＢＴドライバからなるスイッチング素子２５とを含み、ＩＧＢＴ素子のスイッチング速度制御とコンデンサ容量の可変で 任意の出力電流上昇率（ｄｉ/ｄｔ）の波形を持ったサージ出力Ｗ２を出力できる。さらに、複数の波形成形ユニット２２ａおよび２２ｂを組み合わせることにより、いっそう複雑で、大電流の波形を持ったサージ出力Ｗ２であっても生成することが可能である。上述したように、大電流波形を生成する波形成形ユニット２２は２つに限定されることはなく、３つ以上であっても良い。そして、サージ電流は、複数の波形成形ユニット２２ａおよび２２ｂにより分散できるので、ＤＵＴ９のサージ電流耐量を測定するのに十分な大電流をＤＵＴ９に印加できる。

そして、試験機１においては、これらの高電圧用の複数の波形成形回路１２ａおよび１２ｂと、大電流用の複数の波形成形回路２２ａおよび２２ｂとを並列接続することで大電流出力化と高速充電の両立を図ることができる。このため、上述したように、電源電圧を従来よりも低くでき、ジュール熱も小さくでき、エネルギー消費を大幅低減できる。

本発明に係る雷サージシミュレータの概略構成を示すブロック図である。 雷サージ試験の概略工程を示す図である。 スイッチングによりトリガ出力Ｗ１ａおよびＷ１ｂと、サージ出力Ｗ２ａおよびＷ２ｂとが出力されるタイミングを示す図である。 トリガ出力Ｗ１ａおよびＷ１ｂと、サージ出力Ｗ２ａおよびＷ２ｂと、それらが合成されたインパルス出力を示す図である。

符号の説明

１…雷サージ試験機、９…試験体（ＤＵＴ）、１０…第１の出力ユニット（高電圧ユニット）、１１…第１の電源ユニット（高電圧ユニット）、１２ａ，１２ｂ…第１の波形成形ユニット（高電圧波形成形ユニット）、１３，２３…制限抵抗、１４，２４…キャパシタ（コンデンサ）、１５，２５…スイッチング素子（ＩＧＢＴ）、１６，２６…一方向素子（ダイオード）、２０…第２の出力ユニット（低電圧ユニット）、２１…第２の電源ユニット（低電圧ユニット）、２２ａ，２２ｂ…第２の波形成形ユニット（低電圧波形成形ユニット）、３０…コントローラ

Claims (5)

1. 被試験体に、雷サージ試験用の電流・電圧波形を印加するための雷サージシミュレータであって、
   前記被試験体に、高電圧小電流の第１のタイプの波形を印加するための第１の出力ユニットと、
   前記第１の出力ユニットと並列に接続された第２の出力ユニットであって、前記被試験体に低電圧大電流の第２のタイプの波形を印加するための第２の出力ユニットとを有し、
   前記第１の出力ユニットは、
   第１の電圧の電力供給を行う第１の電源ユニットと、
   前記第１の電源ユニットにより充電され、前記第１のタイプの波形を出力するための第１の波形成形ユニットとを含み、
   前記第２の出力ユニットは、
   前記第１の電圧より低い第２の電圧の電力供給を行う第２の電源ユニットと、
   前記第２の電源ユニットにより充電され、前記第１のタイプの波形と関連したタイミングで前記第２のタイプの波形を出力するための第２の波形成形ユニットとを含み、
   前記第１の波形成形ユニットは、
   前記第１の電源ユニットにより充電される第１の容量の第１のキャパシタと、
   前記第１のキャパシタに充電された電荷を放電するための第１のスイッチング素子と、
   前記第１のスイッチング素子の出力側に接続された第１の一方向性素子とを含み、
   前記第２の波形成形ユニットは、
   前記第２の電源ユニットにより充電され、前記第１の容量より大きな第２の容量の第２のキャパシタと、
   前記第２のキャパシタに充電された電荷を放電するための第２のスイッチング素子であって、前記第１のスイッチング素子に関連したタイミングで操作される第２のスイッチング素子と、
   前記第２のスイッチング素子の出力側に接続された第２の一方向性素子とを含み、
   前記第１のスイッチング素子および前記第２のスイッチング素子はそれぞれＩＧＢＴであり、それぞれのＩＧＢＴのオンタイミングおよび出力電圧上昇率を制御するコントロールユニットをさらに有する、雷サージシミュレータ。
2. 請求項１において、
   前記第１の出力ユニットは、並列に接続された複数の前記第１の波形成形ユニットを含む、雷サージシミュレータ。
3. 請求項１または２のいずれかにおいて、
   前記第２の出力ユニットは、並列に接続された複数の前記第２の波形成形ユニットを含む、雷サージシミュレータ。
4. 請求項１ないし３のいずれかにおいて、
   前記被試験体は、シリコン２方向性２端子サイリスタである、雷サージシミュレータ。
5. 被試験体に、雷サージ試験のための電流・電圧波形を印加する雷サージシミュレータの制御方法であって、
   前記雷サージシミュレータは、前記被試験体に、第１のタイプの波形を印加するための第１の出力ユニットと、
   前記第１の出力ユニットと並列に接続された第２の出力ユニットであって、前記被試験体に第２のタイプの波形を印加するための第２の出力ユニットとを有し、
   前記第１の出力ユニットは、
   第１の電圧の電力供給を行う第１の電源ユニットと、
   前記第１の電源ユニットにより充電され、前記第１のタイプの波形を出力するための第１の波形成形ユニットとを含み、
   前記第１の波形成形ユニットは、
   前記第１の電源ユニットにより充電される第１の容量の第１のキャパシタと、
   前記第１のキャパシタに充電された電荷を放電するための第１のスイッチング素子とを含み、
   前記第２の出力ユニットは、
   前記第１の電圧より低い第２の電圧の電力供給を行う第２の電源ユニットと、
   前記第２の電源ユニットにより充電され、前記第２のタイプの波形を出力するための第２の波形成形ユニットとを含み、
   前記第２の波形成形ユニットは、
   前記第２の電源ユニットにより充電され、前記第１の容量より大きな第２の容量の第２のキャパシタと、
   前記第２のキャパシタに充電された電荷を放電するための第２のスイッチング素子とを含んでおり、
   前記第１のスイッチング素子および前記第２のスイッチング素子はそれぞれＩＧＢＴであり、それぞれのＩＧＢＴのオンタイミングおよび出力電圧上昇率を制御するコントロールユニットをさらに有し、
   当該制御方法は、前記第１のスイッチング素子および前記第２のスイッチング素子を関連したタイミングで制御する工程を含む、制御方法。

Images