JP5233791B2 - Electronic component module - Google Patents

Electronic component module Download PDF

Info

Publication number
JP5233791B2
JP5233791B2 JP2009076579A JP2009076579A JP5233791B2 JP 5233791 B2 JP5233791 B2 JP 5233791B2 JP 2009076579 A JP2009076579 A JP 2009076579A JP 2009076579 A JP2009076579 A JP 2009076579A JP 5233791 B2 JP5233791 B2 JP 5233791B2
Authority
JP
Japan
Prior art keywords
hole
terminal
resin layer
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009076579A
Other languages
Japanese (ja)
Other versions
JP2010232313A (en
Inventor
満 石橋
広忠 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009076579A priority Critical patent/JP5233791B2/en
Publication of JP2010232313A publication Critical patent/JP2010232313A/en
Application granted granted Critical
Publication of JP5233791B2 publication Critical patent/JP5233791B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、例えばＤＣ−ＤＣコンバータ用モジュール等の電子部品モジュールに関する。   The present invention relates to an electronic component module such as a DC-DC converter module.

近年、携帯電話機等の電子機器に用いられるＤＣ−ＤＣコンバータ用モジュール等の電子部品モジュールにおいては、高集積化がとどまるところを知らず、そのような電子部品モジュールには、更なる小型化が要求されている。そのため、ＩＣ等の回路部品を内蔵する基板と、基板の一主面側に配置されて回路部品と電気的に接続されたインダクタ部品等の受動部品と、を備える電子部品モジュールが開発されている（例えば、特許文献１参照）。   In recent years, electronic component modules such as DC-DC converter modules used in electronic devices such as mobile phones are not known to remain highly integrated, and such electronic component modules are required to be further miniaturized. ing. Therefore, an electronic component module has been developed that includes a substrate containing a circuit component such as an IC and a passive component such as an inductor component that is disposed on one main surface of the substrate and electrically connected to the circuit component. (For example, refer to Patent Document 1).

特開２００４−６３６７６号公報Japanese Patent Laid-Open No. 2004-63676

上述したような電子部品モジュールには、安定した電圧が出力されることが求められている。そこで、本発明者等は、上述したような電子部品モジュールにおいては、電圧出力端子に接続された配線と回路部品のスイッチング端子に接続された配線との間で、容量結合によるノイズの伝達が行われるのを抑制することが重要である、と考えた。   The electronic component module as described above is required to output a stable voltage. Therefore, the present inventors, in the electronic component module described above, transmit noise by capacitive coupling between the wiring connected to the voltage output terminal and the wiring connected to the switching terminal of the circuit component. I thought that it was important to suppress it.

そこで、本発明は、安定した電圧を出力することができる電子部品モジュールを提供することを課題とする。   Therefore, an object of the present invention is to provide an electronic component module that can output a stable voltage.

上記課題を解決するため、本発明に係る電子部品モジュールは、回路部品を含む基板と、基板の一主面側に配置され、回路部品と電気的に接続されるインダクタ部品と、を備え、基板には、電圧出力端子とインダクタ部品の第１の端子とを電気的に接続するための第１の配線として第１のスルーホールが設けられていると共に、回路部品のスイッチング端子とインダクタ部品の第２の端子とを電気的に接続するための第２の配線として第２のスルーホールが設けられており、第１のスルーホールと第２のスルーホールとの間には導電層が設けられており、導電層は、第１のスルーホールと第２のスルーホールとの間から、一主面に垂直な方向における一方の側にて回路部品と少なくとも一部が重なるように広がっており、導電層は、一主面に垂直な方向における他方の側にて回路部品と少なくとも一部が重なるように広がる電極層と電気的に接続されている、ことを特徴とする。 In order to solve the above-described problems, an electronic component module according to the present invention includes a substrate including a circuit component, and an inductor component that is disposed on one main surface side of the substrate and is electrically connected to the circuit component. Includes a first through-hole as a first wiring for electrically connecting the voltage output terminal and the first terminal of the inductor component, and the switching terminal of the circuit component and the first of the inductor component. A second through hole is provided as a second wiring for electrically connecting the two terminals, and a conductive layer is provided between the first through hole and the second through hole. The conductive layer extends from between the first through hole and the second through hole so as to at least partially overlap the circuit component on one side in a direction perpendicular to the main surface. Layer on one main surface The other side at least a part of the circuit components in the in the linear direction is the electrode layer electrically connected spread overlap, characterized in that.

この電子部品モジュールでは、電圧出力端子とインダクタ部品の第１の端子とを電気的に接続するための第１の配線として基板に設けられた第１のスルーホールと、回路部品のスイッチング端子とインダクタ部品の第２の端子とを電気的に接続するための第２の配線として基板に設けられた第２のスルーホールとの間に、導電層が設けられている。これにより、第１の配線と第２の配線との間で容量結合により伝達され得るノイズの発生が抑制されることになる。従って、この電子部品モジュールによれば、電圧出力端子に接続された第１の配線と回路部品のスイッチング端子に接続された第２の配線との間で、容量結合によるノイズの伝達が行われるのを抑制することが可能となる。また、この構成によれば、導電層を介して、第１の配線及び第２の配線並びに回路部品で発生した熱を放熱させることができる。さらに、この構成によれば、導電層及び電極層を介して、第１の配線及び第２の配線並びに回路部品で発生した熱をより効率良く放熱させることができる。 In this electronic component module, the first through hole provided in the substrate as the first wiring for electrically connecting the voltage output terminal and the first terminal of the inductor component, the switching terminal of the circuit component, and the inductor A conductive layer is provided between a second through hole provided in the substrate as a second wiring for electrically connecting the second terminal of the component. Thereby, generation | occurrence | production of the noise which can be transmitted by capacitive coupling between the 1st wiring and the 2nd wiring is suppressed. Therefore, according to this electronic component module, noise is transmitted by capacitive coupling between the first wiring connected to the voltage output terminal and the second wiring connected to the switching terminal of the circuit component. Can be suppressed. Further, according to this configuration, heat generated in the first wiring, the second wiring, and the circuit component can be radiated through the conductive layer. Furthermore, according to this configuration, the heat generated in the first wiring, the second wiring, and the circuit component can be radiated more efficiently through the conductive layer and the electrode layer.

ここで、導電層はグランドと電気的に接続されている、ことが好ましい。この構成によれば、第１の配線と第２の配線との間で容量結合により伝達され得るノイズの発生をより確実に抑制することができる。   Here, the conductive layer is preferably electrically connected to the ground. According to this configuration, generation of noise that can be transmitted by capacitive coupling between the first wiring and the second wiring can be more reliably suppressed.

本発明によれば、安定した電圧を出力することが可能となる。   According to the present invention, it is possible to output a stable voltage.

本発明に係る電子部品モジュールの一実施形態であるＤＣ−ＤＣコンバータ用モジュールの断面図である。It is sectional drawing of the module for DC-DC converters which is one Embodiment of the electronic component module which concerns on this invention. 図１のＤＣ−ＤＣコンバータ用モジュールの回路図である。It is a circuit diagram of the module for DC-DC converters of FIG. 図１の他方の側の樹脂層と他方の側のレジスト層との境界部分を他方の側から見た図である。It is the figure which looked at the boundary part of the resin layer of the other side of FIG. 1, and the resist layer of the other side from the other side. 図１の中央の樹脂層と他方の側の樹脂層との境界部分を他方の側から見た図である。It is the figure which looked at the boundary part of the resin layer of the center of FIG. 1, and the resin layer of the other side from the other side. 図１の中央の樹脂層の断面を他方の側から見た図である。It is the figure which looked at the cross section of the resin layer of the center of FIG. 1 from the other side. 図１の一方の側の樹脂層と中央の樹脂層との境界部分を他方の側から見た図である。It is the figure which looked at the boundary part of the resin layer of one side of FIG. 1, and the center resin layer from the other side. 図１の一方の側のレジスト層と一方の側の樹脂層との境界部分を他方の側から見た図である。It is the figure which looked at the boundary part of the resist layer of one side of FIG. 1, and the resin layer of one side from the other side. 図１の基板の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the board | substrate of FIG. 図１の基板の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the board | substrate of FIG. 図１の基板の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the board | substrate of FIG. 図１の基板の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the board | substrate of FIG.

以下、本発明の好適な実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。   DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. In addition, in each figure, the same code | symbol is attached | subjected to the same or an equivalent part, and the overlapping description is abbreviate | omitted.

図１は、本発明に係る電子部品モジュールの一実施形態であるＤＣ−ＤＣコンバータ用モジュールの断面図である。図１に示されるように、ＤＣ−ＤＣコンバータ用モジュール（電子部品モジュール）１は、ＩＣ（回路部品）２を内蔵する基板３と、基板３の表面（一主面）３ａ側に配置され、ＩＣ２と電気的に接続されるインダクタ部品４と、を備えている。ＤＣ−ＤＣコンバータ用モジュール１は、例えば携帯電話機等の電子機器のマザーボード２０上に実装される小型の一体化電源モジュールである。なお、マザーボード２０上にはコンデンサ（不図示）が別途実装され、これにより、ＤＣ−ＤＣコンバータ用モジュール１はＤＣ−ＤＣコンバータとして動作する。   FIG. 1 is a cross-sectional view of a DC-DC converter module which is an embodiment of an electronic component module according to the present invention. As shown in FIG. 1, a DC-DC converter module (electronic component module) 1 is disposed on a substrate 3 containing an IC (circuit component) 2 and a surface (one main surface) 3a side of the substrate 3, And an inductor component 4 electrically connected to the IC 2. The DC-DC converter module 1 is a small integrated power supply module mounted on a mother board 20 of an electronic device such as a mobile phone. Note that a capacitor (not shown) is separately mounted on the mother board 20, whereby the DC-DC converter module 1 operates as a DC-DC converter.

インダクタ部品４は、いわゆるチップインダクタであって、直方体状の本体４１と、一対の端子（第１の端子及び第２の端子）４２ａ，４２ｂと、を有している。本体４１は、コイルを内部に有するフェライト等の磁性材料からなるものである。一対の端子４２ａ，４２ｂは、本体４１の長手方向における両端部に設けられている。   The inductor component 4 is a so-called chip inductor, and has a rectangular parallelepiped main body 41 and a pair of terminals (a first terminal and a second terminal) 42a and 42b. The main body 41 is made of a magnetic material such as ferrite having a coil therein. The pair of terminals 42 a and 42 b are provided at both ends in the longitudinal direction of the main body 41.

図２は、図１のＤＣ−ＤＣコンバータ用モジュールの回路図である。図２に示されるように、ＤＣ−ＤＣコンバータ用モジュール１は、一般的なチョッパー型のＤＣ−ＤＣコンバータ回路である回路１０を構成する。ＩＣ２は、制御回路ＣＵ及びスイッチング素子Ｓ１，Ｓ２を有している。制御回路ＣＵは、電圧入力端子ＶＩＮから入力された入力直流電圧に対し、スイッチング素子Ｓ１，Ｓ２を駆動して所定の昇圧・降圧を行う。制御回路ＣＵには、イネーブル（enable）端子ＥＮが取り付けられている。インダクタ部品４は、コンデンサと平滑回路を構成し、電圧出力端子Ｖｏｕｔから平滑な出力直流電圧を出力する。なお、回路図上、図示されていないが、その平滑後の出力直流電圧を監視するため、電圧出力端子Ｖｏｕｔから制御回路ＣＵへフィードバックする回路が設けられている。 FIG. 2 is a circuit diagram of the DC-DC converter module of FIG. As shown in FIG. 2, the DC-DC converter module 1 constitutes a circuit 10 that is a general chopper type DC-DC converter circuit. IC2 has a control circuit CU and switching elements S1, S2. The control circuit CU performs a predetermined step-up / step-down operation by driving the switching elements S1 and S2 with respect to the input DC voltage input from the voltage input terminal VIN . An enable terminal EN is attached to the control circuit CU. The inductor component 4 constitutes a capacitor and a smoothing circuit, and outputs a smooth output DC voltage from the voltage output terminal Vout . Although not shown in the circuit diagram, a circuit that feeds back from the voltage output terminal Vout to the control circuit CU is provided to monitor the smoothed output DC voltage.

続いて、上述した基板３の構成について具体的に説明する。図１に示されるように、基板３は、ＩＣ２が埋設された樹脂層５を有しており、樹脂層５の一方の側（図１において上側、すなわち、インダクタ部品４側）には樹脂層６が積層され、樹脂層５の他方の側（図１において下側）には樹脂層７が積層されている。更に、樹脂層６の一方の側にはレジスト層８が積層され、樹脂層７の他方の側にはレジスト層９が積層されている。このように、基板３は、長方形板状の多層積層体として構成されている。   Next, the configuration of the substrate 3 described above will be specifically described. As shown in FIG. 1, the substrate 3 has a resin layer 5 in which an IC 2 is embedded, and a resin layer is provided on one side of the resin layer 5 (the upper side in FIG. 1, ie, the inductor component 4 side). 6 is laminated, and a resin layer 7 is laminated on the other side (lower side in FIG. 1) of the resin layer 5. Further, a resist layer 8 is laminated on one side of the resin layer 6, and a resist layer 9 is laminated on the other side of the resin layer 7. Thus, the board | substrate 3 is comprised as a rectangular-plate-shaped multilayer laminated body.

図３は、図１の他方の側の樹脂層と他方の側のレジスト層との境界部分を他方の側から見た図である。図１，３に示されるように、樹脂層７とレジスト層９との間には、ＤＣ−ＤＣコンバータ用モジュール１の端子となる電極層１１ａ〜１１ｆが形成されており、各電極層１１ａ〜１１ｆは、レジスト層９に形成された開口から他方の側に露出している。各電極層１１ａ〜１１ｆには、ＤＣ−ＤＣコンバータ用モジュール１をマザーボード２０に電気的且つ機械的に接合するためのハンダバンプ１３が配置されており、各ハンダバンプ１３は、レジスト層９に形成された開口を介して他方の側に突出している。   FIG. 3 is a view of a boundary portion between the resin layer on the other side and the resist layer on the other side in FIG. 1 as viewed from the other side. As shown in FIGS. 1 and 3, electrode layers 11 a to 11 f serving as terminals of the DC-DC converter module 1 are formed between the resin layer 7 and the resist layer 9. 11 f is exposed to the other side from the opening formed in the resist layer 9. Solder bumps 13 for electrically and mechanically joining the DC-DC converter module 1 to the mother board 20 are disposed on each of the electrode layers 11 a to 11 f, and each solder bump 13 is formed on the resist layer 9. It protrudes to the other side through the opening.

電極層（モジュール１の電圧出力端子）１１ａは、図２に示された電圧出力端子Ｖｏｕｔに相当し、電極層１１ｃ，１１ｆは、図２に示されたグランド端子Ｇ１，Ｇ２に相当する。また、電極層１１ｄは、図２に示された電圧入力端子ＶＩＮに相当し、電極層１１ｅは、図２に示されたイネーブル端子ＥＮに相当する。そして、電極層１１ｂは、スイッチング素子Ｓ１，Ｓ２の切替えタイミングを制御するための制御信号が入力されるモード端子として機能する。また、上述したフィードバック回路は、電極層（電圧出力端子）１１ａからスルーホール７ｂ、ＩＣ２の電圧出力制御端子２ｃまでの回路に相当する。 The electrode layer (voltage output terminal of the module 1) 11a corresponds to the voltage output terminal Vout shown in FIG. 2, and the electrode layers 11c and 11f correspond to the ground terminals G1 and G2 shown in FIG. The electrode layer 11d corresponds to the voltage input terminal VIN shown in FIG. 2, and the electrode layer 11e corresponds to the enable terminal EN shown in FIG. The electrode layer 11b functions as a mode terminal to which a control signal for controlling the switching timing of the switching elements S1 and S2 is input. The feedback circuit described above corresponds to a circuit from the electrode layer (voltage output terminal) 11a to the through hole 7b and the voltage output control terminal 2c of IC2.

樹脂層７には、スルーホール７ａ〜７ｄが設けられている。スルーホール７ａは、樹脂層７とレジスト層９との間に形成された電極層１２ａを介して電極層（電圧出力端子）１１ａと電気的に接続されており、スルーホール７ｂは、樹脂層７とレジスト層９との間に形成された電極層（フィードバック線）１２ｂを介して電極層（電圧出力端子）１１ａと電気的に接続されている。また、スルーホール７ｃ，７ｄは、樹脂層７とレジスト層９との間に形成された電極層１２ｃを介して電極層１１ｃ，１１ｆと電気的に接続されている。   The resin layer 7 is provided with through holes 7a to 7d. The through hole 7 a is electrically connected to an electrode layer (voltage output terminal) 11 a through an electrode layer 12 a formed between the resin layer 7 and the resist layer 9, and the through hole 7 b is connected to the resin layer 7. Is electrically connected to an electrode layer (voltage output terminal) 11a through an electrode layer (feedback line) 12b formed between the resist layer 9 and the resist layer 9. The through holes 7c and 7d are electrically connected to the electrode layers 11c and 11f through an electrode layer 12c formed between the resin layer 7 and the resist layer 9.

なお、スルーホール７ａ〜７ｄは、樹脂層７に形成された貫通孔内に銅等の導電材が配置されて構成された貫通電極であって、貫通孔の内面に導電材が膜状に形成されたものであっても、或いは貫通孔内に導電材が充填されたものであってもよい。また、電極層１１ａ〜１１ｆ，１２ａ〜１２ｃは、銅等の導電材からなる膜状の電極パターンである。これらのことは、以下に述べるスルーホール及び電極層についても同様である。   The through holes 7a to 7d are through electrodes formed by arranging a conductive material such as copper in the through hole formed in the resin layer 7, and the conductive material is formed in a film shape on the inner surface of the through hole. Even if it is what was made, or what was filled with the electrically conductive material in the through-hole may be sufficient. The electrode layers 11a to 11f and 12a to 12c are film-like electrode patterns made of a conductive material such as copper. The same applies to the through holes and electrode layers described below.

図４は、図１の中央の樹脂層と他方の側の樹脂層との境界部分を他方の側から見た図である。図１，４に示されるように、樹脂層５と樹脂層７との間には、樹脂層５に埋設されたＩＣ２の端子２ａ〜２ｆが露出している。端子２ａはＩＣ２のモード端子であり、端子２ｂはＩＣ２のスイッチング端子である。また、端子２ｃはＩＣ２の電圧出力制御端子であり、端子２ｄはＩＣ２の電圧入力端子である。更に、端子２ｅはＩＣ２のイネーブル端子であり、端子２ｆはＩＣ２のグランド端子である。端子２ｃは、樹脂層５と樹脂層７との間に形成された電極層１５ｄを介して、樹脂層７に設けられたスルーホール７ｂと電気的に接続されている。   FIG. 4 is a view of the boundary portion between the central resin layer and the resin layer on the other side in FIG. 1 as viewed from the other side. As shown in FIGS. 1 and 4, the terminals 2 a to 2 f of the IC 2 embedded in the resin layer 5 are exposed between the resin layer 5 and the resin layer 7. Terminal 2a is a mode terminal of IC2, and terminal 2b is a switching terminal of IC2. The terminal 2c is a voltage output control terminal of the IC2, and the terminal 2d is a voltage input terminal of the IC2. Further, the terminal 2e is an enable terminal of the IC2, and the terminal 2f is a ground terminal of the IC2. The terminal 2 c is electrically connected to a through hole 7 b provided in the resin layer 7 through an electrode layer 15 d formed between the resin layer 5 and the resin layer 7.

樹脂層５には、スルーホール１４ａ〜１４ｃが設けられている。スルーホール（第１のスルーホール）１４ａは、樹脂層５と樹脂層７との間に形成された電極層１５ａを介して、樹脂層７に設けられたスルーホール７ａと電気的に接続されており、スルーホール（第２のスルーホール）１４ｂは、樹脂層５と樹脂層７との間に形成された電極層１５ｂを介してＩＣ２の端子２ｂと電気的に接続されている。また、スルーホール１４ｃは、樹脂層５と樹脂層７との間に形成された電極層１５ｃを介して、樹脂層７に設けられたスルーホール７ｃ，７ｄ及びＩＣ２の端子２ｆと電気的に接続されている。電極層１５ｃは、基板３の表面３ａに垂直な方向における他方の側（図１において下側）にて、その方向から見てＩＣ２と少なくとも一部が重なるように広がっている。   Through holes 14 a to 14 c are provided in the resin layer 5. The through hole (first through hole) 14 a is electrically connected to the through hole 7 a provided in the resin layer 7 through the electrode layer 15 a formed between the resin layer 5 and the resin layer 7. The through hole (second through hole) 14 b is electrically connected to the terminal 2 b of the IC 2 through the electrode layer 15 b formed between the resin layer 5 and the resin layer 7. The through hole 14c is electrically connected to the through holes 7c and 7d provided in the resin layer 7 and the terminal 2f of the IC 2 through an electrode layer 15c formed between the resin layer 5 and the resin layer 7. Has been. The electrode layer 15c extends on the other side (lower side in FIG. 1) in the direction perpendicular to the surface 3a of the substrate 3 so as to at least partially overlap the IC 2 when viewed from the direction.

なお、ＩＣ２のモード端子である端子２ａは、所定の電極層及びスルーホール（不図示）を介して、ＤＣ−ＤＣコンバータ用モジュール１のモード端子として機能する電極層１１ｂと電気的に接続されており、ＩＣ２の電圧入力端子である端子２ｄは、所定の電極層及びスルーホール（不図示）を介して、ＤＣ−ＤＣコンバータ用モジュール１の電圧入力端子ＶＩＮに相当する電極層１１ｄと電気的に接続されている。また、ＩＣ２のイネーブル端子である端子２ｅは、所定の電極層及びスルーホール（不図示）を介して、ＤＣ−ＤＣコンバータ用モジュール１のイネーブル端子ＥＮに相当する電極層１１ｅと電気的に接続されている。 The terminal 2a which is a mode terminal of the IC 2 is electrically connected to an electrode layer 11b which functions as a mode terminal of the DC-DC converter module 1 through a predetermined electrode layer and a through hole (not shown). The terminal 2d which is a voltage input terminal of the IC 2 is electrically connected to the electrode layer 11d corresponding to the voltage input terminal VIN of the DC-DC converter module 1 through a predetermined electrode layer and a through hole (not shown). It is connected to the. The terminal 2e, which is an enable terminal of the IC 2, is electrically connected to an electrode layer 11e corresponding to the enable terminal EN of the DC-DC converter module 1 through a predetermined electrode layer and a through hole (not shown). ing.

図５は、図１の中央の樹脂層の断面を他方の側から見た図である。図１，５に示されるように、スルーホール１４ａ〜１４ｃは、基板３の長手方向（基板の一主面に平行な方向）においてＩＣ２に対し一方の側（図５において左側）に位置している。また、ＩＣ２の中心は、基板３の長手方向において樹脂層５の中心（すなわち、基板３の中心）に対し他方の側（図５において右側）に位置している。   FIG. 5 is a view of the cross section of the central resin layer in FIG. 1 as viewed from the other side. As shown in FIGS. 1 and 5, the through holes 14 a to 14 c are located on one side (left side in FIG. 5) with respect to the IC 2 in the longitudinal direction of the substrate 3 (direction parallel to one main surface of the substrate). Yes. The center of the IC 2 is located on the other side (right side in FIG. 5) with respect to the center of the resin layer 5 (that is, the center of the substrate 3) in the longitudinal direction of the substrate 3.

図６は、図１の一方の側の樹脂層と中央の樹脂層との境界部分を他方の側から見た図である。図１，６に示されるように、樹脂層６には、スルーホール１６ａ，１６ｂが設けられている。スルーホール１６ａは、樹脂層５と樹脂層６との間に形成された電極層１７ａを介して、樹脂層５に設けられたスルーホール１４ａと電気的に接続されており、スルーホール１６ｂは、樹脂層５と樹脂層６との間に形成された電極層１７ｂを介して、樹脂層５に設けられたスルーホール１４ｂと電気的に接続されている。また、樹脂層５に設けられたスルーホール１４ｃは、樹脂層５と樹脂層６との間に形成された電極層（導電層）１７ｃと接続されている。電極層１７ｃは、スルーホール１４ａの一端部とスルーホール１４ｂの一端部との間に配置し、その間から、基板３の表面３ａに垂直な方向における一方の側（図１において上側）にて、その方向から見てＩＣ２と少なくとも一部が重なるように広がっている。   FIG. 6 is a view of the boundary portion between the resin layer on one side and the central resin layer in FIG. 1 as viewed from the other side. As shown in FIGS. 1 and 6, the resin layer 6 is provided with through holes 16 a and 16 b. The through hole 16a is electrically connected to a through hole 14a provided in the resin layer 5 through an electrode layer 17a formed between the resin layer 5 and the resin layer 6, and the through hole 16b is The electrode layer 17b formed between the resin layer 5 and the resin layer 6 is electrically connected to a through hole 14b provided in the resin layer 5. The through hole 14 c provided in the resin layer 5 is connected to an electrode layer (conductive layer) 17 c formed between the resin layer 5 and the resin layer 6. The electrode layer 17c is disposed between one end portion of the through hole 14a and one end portion of the through hole 14b, and from one side to the other side in the direction perpendicular to the surface 3a of the substrate 3 (upper side in FIG. 1) It spreads so that at least a part of IC2 overlaps when viewed from the direction.

図７は、図１の一方の側のレジスト層と一方の側の樹脂層との境界部分を他方の側から見た図である。図１，７に示されるように、樹脂層６とレジスト層８との間には、電極層１８ａ，１８ｂが形成されている。電極層１８ａは、樹脂層６に設けられたスルーホール１６ａと接続されており、電極層１８ｂは、樹脂層６に設けられたスルーホール１６ｂと接続されている。各電極層１８ａ，１８ｂの一部は、レジスト層８に形成された開口から一方の側に露出しており、その長方形状の露出部には、ハンダ層１９を介してインダクタ部品４の端子４２ａ，４２ｂが電気的且つ機械的に接合されている。なお、電極層１８ａと端子４２ａとの接続及び電極層１８ｂと端子４２ｂとの接続は、ハンダフィレット２１によって確実化されている。   FIG. 7 is a view of a boundary portion between the resist layer on one side and the resin layer on one side of FIG. 1 as viewed from the other side. As shown in FIGS. 1 and 7, electrode layers 18 a and 18 b are formed between the resin layer 6 and the resist layer 8. The electrode layer 18 a is connected to the through hole 16 a provided in the resin layer 6, and the electrode layer 18 b is connected to the through hole 16 b provided in the resin layer 6. A part of each electrode layer 18a, 18b is exposed to one side from the opening formed in the resist layer 8, and the rectangular exposed portion has a terminal 42a of the inductor component 4 via the solder layer 19. , 42b are electrically and mechanically joined. The connection between the electrode layer 18a and the terminal 42a and the connection between the electrode layer 18b and the terminal 42b are ensured by the solder fillet 21.

スルーホール１６ａとスルーホール１６ｂとは、基板３の表面３ａにおけるインダクタ部品４の配置領域Ｒ内に位置しており、インダクタ部品４において端子４２ａと端子４２ｂとが対向する方向（すなわち、基板３及びインダクタ部品４の長手方向）と交差する方向において対向している。ここでは、基板３及びインダクタ部品４の長手方向と直交する方向において、スルーホール１６ｂが樹脂層６の中心に位置しており、スルーホール１６ａが樹脂層６の中心から偏倚している。電極層１８ａは、基板３及びインダクタ部品４の長手方向において、スルーホール１６ａからスルーホール１６ｂの反対側に広がっており、電極層１８ｂは、基板３及びインダクタ部品４の長手方向において、スルーホール１６ｂからスルーホール１６ａの反対側に広がっている。   The through hole 16a and the through hole 16b are located in the arrangement region R of the inductor component 4 on the surface 3a of the substrate 3, and the terminal 42a and the terminal 42b are opposed to each other in the inductor component 4 (that is, the substrate 3 and the through hole 16b). It is opposed in the direction intersecting the longitudinal direction of the inductor component 4. Here, in the direction orthogonal to the longitudinal direction of the substrate 3 and the inductor component 4, the through hole 16 b is located at the center of the resin layer 6, and the through hole 16 a is offset from the center of the resin layer 6. The electrode layer 18 a extends from the through hole 16 a to the opposite side of the through hole 16 b in the longitudinal direction of the substrate 3 and the inductor component 4, and the electrode layer 18 b extends through the through hole 16 b in the longitudinal direction of the substrate 3 and the inductor component 4. To the opposite side of the through hole 16a.

以上のように構成された基板３においては、電極層（電圧出力端子）１１ａ、電極層１２ａ、スルーホール７ａ、電極層１５ａ、スルーホール１４ａ、電極層１７ａ、スルーホール１６ａ及び電極層１８ａがこの順序で接続されることにより、電極層（電圧出力端子）１１ａとインダクタ部品４の端子４２ａとを電気的に接続するための配線（第１の配線）Ｌ１が実現されている。また、電極層１５ｂ、スルーホール１４ｂ、電極層１７ｂ、スルーホール１６ｂ及び電極層１８ｂがこの順序で接続されることにより、ＩＣ２のスイッチング端子である端子２ｂとインダクタ部品４の端子４２ｂとを電気的に接続するための配線（第２の配線）Ｌ２が実現されている。   In the substrate 3 configured as described above, the electrode layer (voltage output terminal) 11a, the electrode layer 12a, the through hole 7a, the electrode layer 15a, the through hole 14a, the electrode layer 17a, the through hole 16a, and the electrode layer 18a By connecting in order, the wiring (first wiring) L1 for electrically connecting the electrode layer (voltage output terminal) 11a and the terminal 42a of the inductor component 4 is realized. Further, the electrode layer 15b, the through hole 14b, the electrode layer 17b, the through hole 16b, and the electrode layer 18b are connected in this order, so that the terminal 2b that is the switching terminal of the IC 2 and the terminal 42b of the inductor component 4 are electrically connected. A wiring (second wiring) L2 for connecting to is realized.

次に、ＤＣ−ＤＣコンバータ用モジュール１の基板３の製造方法について、図８〜１１を参照しつつ説明する。   Next, the manufacturing method of the board | substrate 3 of the module 1 for DC-DC converters is demonstrated, referring FIGS.

図８（ａ）に示されるように、樹脂層６の裏面に、電極層１７ａ〜１７ｃをパターニングする。続いて、図８（ｂ）に示されるように、樹脂層６の裏面に、電極層１７ａ〜１７ｃを覆うように樹脂層５を所定の厚さだけ積層する。続いて、図８（ｃ）に示されるように、所定の厚さだけ積層された樹脂層５の裏面に、ＩＣ２をマウントする。   As shown in FIG. 8A, the electrode layers 17 a to 17 c are patterned on the back surface of the resin layer 6. Subsequently, as illustrated in FIG. 8B, the resin layer 5 is laminated on the back surface of the resin layer 6 by a predetermined thickness so as to cover the electrode layers 17 a to 17 c. Subsequently, as shown in FIG. 8C, the IC 2 is mounted on the back surface of the resin layer 5 laminated by a predetermined thickness.

続いて、図９（ａ）に示されるように、ＩＣ２を埋設するように樹脂層５を積層して、樹脂層５に、スルーホール１４ａ〜１４ｃとなる貫通孔を形成すると共に、ＩＣ２の端子２ａ〜２ｆに対しバンプ接続を行う。続いて、図９（ｂ）に示されるように、樹脂層５の裏面に、電極層１５ａ〜１５ｄとなる電極層を形成すると共に、スルーホール１４ａ〜１４ｃとなる貫通孔内に導電材を配置する。続いて、図９（ｃ）に示されるように、樹脂層５の裏面に形成された電極層にエッチングを施して電極層１５ａ〜１５ｄを形成する。   Subsequently, as shown in FIG. 9A, the resin layer 5 is laminated so as to bury the IC 2, and through holes to be through holes 14 a to 14 c are formed in the resin layer 5, and the terminals of the IC 2 Bump connection is performed to 2a to 2f. Subsequently, as shown in FIG. 9B, an electrode layer to be the electrode layers 15a to 15d is formed on the back surface of the resin layer 5, and a conductive material is disposed in the through holes to be the through holes 14a to 14c. To do. Subsequently, as shown in FIG. 9C, the electrode layers formed on the back surface of the resin layer 5 are etched to form electrode layers 15 a to 15 d.

続いて、図１０（ａ）に示されるように、樹脂層５の裏面に、電極層１５ａ〜１５ｄを覆うように樹脂層７を積層する。続いて、図１０（ｂ）に示されるように、樹脂層７に、スルーホール７ａ〜７ｄとなる貫通孔を形成し、また、樹脂層６に、スルーホール１６ａ，１６ｂとなる貫通孔を形成する。続いて、図１０（ｃ）に示されるように、樹脂層７の裏面に、電極層１１ａ〜１１ｆ，１２ａ〜１２ｃとなる電極層を形成すると共に、スルーホール７ａ〜７ｄとなる貫通孔内に導電材を配置する。また、樹脂層６の表面に、電極層１８ａ，１８ｂとなる電極層を形成すると共に、スルーホール１６ａ，１６ｂとなる貫通孔内に導電材を配置する。   Subsequently, as illustrated in FIG. 10A, the resin layer 7 is laminated on the back surface of the resin layer 5 so as to cover the electrode layers 15 a to 15 d. Subsequently, as shown in FIG. 10 (b), through holes to be the through holes 7 a to 7 d are formed in the resin layer 7, and through holes to be the through holes 16 a and 16 b are formed in the resin layer 6. To do. Subsequently, as shown in FIG. 10C, electrode layers 11a to 11f and 12a to 12c are formed on the back surface of the resin layer 7, and the through holes 7a to 7d are formed in the through holes. Conductive material is placed. In addition, electrode layers to be the electrode layers 18a and 18b are formed on the surface of the resin layer 6, and a conductive material is disposed in the through holes to be the through holes 16a and 16b.

続いて、図１１（ａ）に示されるように、樹脂層７の裏面に形成された電極層にエッチングを施して電極層１１ａ〜１１ｆ，１２ａ〜１２ｃし、また、樹脂層６の表面に形成された電極層にエッチングを施して電極層１８ａ，１８ｂを形成する。続いて、図１１（ｂ）に示されるように、樹脂層７の裏面に、電極層１１ａ〜１１ｆが露出するようにレジスト層９を形成し、また、樹脂層６の表面に、電極層１８ａ，１８ｂの一部が露出するようにレジスト層８を形成することにより、基板３を得る。   Subsequently, as shown in FIG. 11A, the electrode layer formed on the back surface of the resin layer 7 is etched to form electrode layers 11 a to 11 f and 12 a to 12 c, and also formed on the surface of the resin layer 6. Etching is performed on the formed electrode layer to form electrode layers 18a and 18b. Subsequently, as shown in FIG. 11B, a resist layer 9 is formed on the back surface of the resin layer 7 so that the electrode layers 11 a to 11 f are exposed, and an electrode layer 18 a is formed on the surface of the resin layer 6. , 18b to form a resist layer 8 so that a substrate 3 is obtained.

以上説明したように、ＤＣ−ＤＣコンバータ用モジュール１では、電極層（モジュール１の電圧出力端子）１１ａとインダクタ部品４の端子４２ａとを電気的に接続するための配線Ｌ１として基板３に設けられたスルーホール１４ａと、ＩＣ２のスイッチング端子２ｂとインダクタ部品４の端子４２ｂとを電気的に接続するための配線Ｌ２として基板３に設けられたスルーホール１４ｂとの間に、グランドと電気的に接続される電極層１７ｃが設けられている。これにより、配線Ｌ１と配線Ｌ２との間で容量結合により伝達され得るノイズの発生が抑制されることになる。従って、ＤＣ−ＤＣコンバータ用モジュール１によれば、電極層（電圧出力端子）１１ａとインダクタ部品４の端子４２ａに接続された配線Ｌ１とＩＣ２のスイッチング端子２ｂに接続された配線Ｌ２との間で、容量結合によるノイズの伝達が行われるのを抑制することが可能となる。   As described above, the DC-DC converter module 1 is provided on the substrate 3 as the wiring L1 for electrically connecting the electrode layer (voltage output terminal of the module 1) 11a and the terminal 42a of the inductor component 4. The through hole 14a is electrically connected to the ground between the through hole 14b provided in the substrate 3 as a wiring L2 for electrically connecting the switching terminal 2b of the IC 2 and the terminal 42b of the inductor component 4. An electrode layer 17c is provided. As a result, generation of noise that can be transmitted by capacitive coupling between the wiring L1 and the wiring L2 is suppressed. Therefore, according to the DC-DC converter module 1, between the electrode layer (voltage output terminal) 11a and the wiring L1 connected to the terminal 42a of the inductor component 4 and the wiring L2 connected to the switching terminal 2b of the IC2. It is possible to suppress the transmission of noise due to capacitive coupling.

また、電極層１７ｃは、スルーホール１４ａの一端部とスルーホール１４ｂの一端部との間から、基板３の表面３ａに垂直な方向における一方の側（図１において上側）にて、その方向から見てＩＣ２と少なくとも一部が重なるように広がっている。更に、電極層１７ｃは、基板３の表面３ａに垂直な方向における他方の側（図１において下側）にて、その方向から見てＩＣ２と少なくとも一部が重なるように広がる電極層１５ｃと電気的に接続されている。これらにより、電極層１７ｃ，１５ｃを介して、配線Ｌ１，Ｌ２及びＩＣ２で発生した熱をより効率良く放熱させることができる。しかも、電極層１７ｃ，１５ｃがスルーホール１４ｃを介してグランドと電気的に接続されることから、ＩＣ２に対するノイズの影響を抑制することができる。なお、電極層１７ｃ，１５ｃを網目状に形成するなど、電極層１７ｃ，１５ｃに複数の開口を形成すれば、樹脂層５と樹脂層７との密着性、及び樹脂層６と樹脂層５との密着性を向上させることができる。   Further, the electrode layer 17c extends from between one end of the through hole 14a and one end of the through hole 14b on one side (upper side in FIG. 1) in the direction perpendicular to the surface 3a of the substrate 3. As seen, it spreads so that at least a part of IC2 overlaps. Further, the electrode layer 17c is electrically connected to the electrode layer 15c and the electric layer 15c which spread on the other side (lower side in FIG. 1) in the direction perpendicular to the surface 3a of the substrate 3 so as to at least partially overlap with the IC 2 when viewed from the direction. Connected. Accordingly, the heat generated in the wirings L1, L2 and IC2 can be radiated more efficiently through the electrode layers 17c and 15c. In addition, since the electrode layers 17c and 15c are electrically connected to the ground through the through hole 14c, the influence of noise on the IC 2 can be suppressed. If a plurality of openings are formed in the electrode layers 17c and 15c, such as forming the electrode layers 17c and 15c in a mesh shape, the adhesion between the resin layer 5 and the resin layer 7, and the resin layer 6 and the resin layer 5 It is possible to improve the adhesion.

以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではない。例えば、インダクタ部品には、３端子型の素子のように、一対の端子の他に、更に別の端子が設けられていてもよい。   The preferred embodiment of the present invention has been described above, but the present invention is not limited to the above embodiment. For example, the inductor component may be provided with another terminal in addition to the pair of terminals, like a three-terminal element.

１…ＤＣ−ＤＣコンバータ用モジュール（電子部品モジュール）、２…ＩＣ（回路部品）、２ｂ…端子（スイッチング端子）、３…基板、３ａ…表面（一主面）、４…インダクタ部品、１１ａ…電極層（電圧出力端子）、１４ａ…スルーホール（第１のスルーホール）、１４ｂ…スルーホール（第２のスルーホール）、１５ｃ…電極層、１７ｃ…電極層（導電層）、４２ａ…端子（第１の端子）、４２ｂ…端子（第２の端子）、Ｌ１…配線（第１の配線）、Ｌ２…配線（第２の配線）。   DESCRIPTION OF SYMBOLS 1 ... DC-DC converter module (electronic component module), 2 ... IC (circuit component), 2b ... Terminal (switching terminal), 3 ... Board | substrate, 3a ... Surface (one main surface), 4 ... Inductor component, 11a ... Electrode layer (voltage output terminal), 14a ... through hole (first through hole), 14b ... through hole (second through hole), 15c ... electrode layer, 17c ... electrode layer (conductive layer), 42a ... terminal ( First terminal), 42b... Terminal (second terminal), L1... Wiring (first wiring), L2... Wiring (second wiring).

Claims (2)

回路部品を含む基板と、
前記基板の一主面側に配置され、前記回路部品と電気的に接続されるインダクタ部品と、を備え、
前記基板には、電圧出力端子と前記インダクタ部品の第１の端子とを電気的に接続するための第１の配線として第１のスルーホールが設けられていると共に、前記回路部品のスイッチング端子と前記インダクタ部品の第２の端子とを電気的に接続するための第２の配線として第２のスルーホールが設けられており、
前記第１のスルーホールと前記第２のスルーホールとの間には導電層が設けられており、
前記導電層は、前記第１のスルーホールと前記第２のスルーホールとの間から、前記一主面に垂直な方向における一方の側にて前記回路部品と少なくとも一部が重なるように広がっており、
前記導電層は、前記一主面に垂直な方向における他方の側にて前記回路部品と少なくとも一部が重なるように広がる電極層と電気的に接続されている、ことを特徴とする電子部品モジュール。 A substrate containing circuit components;
An inductor component disposed on one main surface side of the substrate and electrically connected to the circuit component;
The substrate is provided with a first through hole as a first wiring for electrically connecting a voltage output terminal and a first terminal of the inductor component, and a switching terminal of the circuit component and A second through hole is provided as a second wiring for electrically connecting the second terminal of the inductor component;
A conductive layer is provided between the first through hole and the second through hole ,
The conductive layer extends from between the first through hole and the second through hole so as to at least partially overlap the circuit component on one side in a direction perpendicular to the one main surface. And
The electronic component module , wherein the conductive layer is electrically connected to an electrode layer extending so as to at least partially overlap the circuit component on the other side in a direction perpendicular to the one main surface. . 前記導電層はグランドと電気的に接続されている、ことを特徴とする請求項１記載の電子部品モジュール。   The electronic component module according to claim 1, wherein the conductive layer is electrically connected to a ground.
JP2009076579A 2009-03-26 2009-03-26 Electronic component module Active JP5233791B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009076579A JP5233791B2 (en) 2009-03-26 2009-03-26 Electronic component module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009076579A JP5233791B2 (en) 2009-03-26 2009-03-26 Electronic component module

Publications (2)

Publication Number Publication Date
JP2010232313A JP2010232313A (en) 2010-10-14
JP5233791B2 true JP5233791B2 (en) 2013-07-10

Family

ID=43047892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009076579A Active JP5233791B2 (en) 2009-03-26 2009-03-26 Electronic component module

Country Status (1)

Country Link
JP (1) JP5233791B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100989A (en) * 2001-09-27 2003-04-04 Hitachi Ltd High-frequency module
JP2003218601A (en) * 2002-01-18 2003-07-31 Kyocera Corp High frequency wiring board
JP2004179573A (en) * 2002-11-29 2004-06-24 Sony Corp Substrate with built-in element, and its manufacturing method
JP2008042063A (en) * 2006-08-09 2008-02-21 Renesas Technology Corp Semiconductor device
JP2009049046A (en) * 2007-08-13 2009-03-05 Tdk Corp Electronic component module
JP4354472B2 (en) * 2006-08-31 2009-10-28 Ｔｄｋ株式会社 Electronic component module

Also Published As

Publication number Publication date
JP2010232313A (en) 2010-10-14

Similar Documents

Publication Publication Date Title
JP5549600B2 (en) Manufacturing method of module with flat coil and module with flat coil
JP4711026B2 (en) Compound module
JP4953034B2 (en) Voltage converter
JP4354472B2 (en) Electronic component module
JP2008270532A (en) Substrate with built-in inductor and manufacturing method thereof
WO2011129130A1 (en) Board and method for manufacturing board
JP5697020B2 (en) Substrate and substrate manufacturing method
US9750134B2 (en) Method for producing a printed circuit board with multilayer sub-areas in sections
JP2008060427A (en) Passive component and electronic component module
US8218331B2 (en) Electronic component module
JP2010103388A (en) Laminated flexible wiring board and method of manufacturing the same, and antenna of electronic tag for rfid using the same
US8592689B2 (en) Voltage conversion module
JP5190811B2 (en) Power module
KR20110128227A (en) Multilayer printed circuit board and method of making same
JP2008112941A (en) Electronic component module
US10609820B2 (en) Electronic component module, DC-DC converter, and electronic device
JP5233791B2 (en) Electronic component module
JP2013102047A (en) Component built-in wiring board and method of manufacturing the same
JP5099063B2 (en) Electronic component module
JP4985852B2 (en) Mounted electronic circuit module
WO2022091479A1 (en) Power supply circuit module
CN114513892A (en) Power conversion module
JP2017204490A (en) Component mounting board, manufacturing method of component mounting board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5233791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3