JP5220960B2 - 先進テレビジョンシステム委員会(atsc)デジタルテレビジョン(dtv)受信器 - Google Patents
先進テレビジョンシステム委員会(atsc)デジタルテレビジョン(dtv)受信器 Download PDFInfo
- Publication number
- JP5220960B2 JP5220960B2 JP2012517900A JP2012517900A JP5220960B2 JP 5220960 B2 JP5220960 B2 JP 5220960B2 JP 2012517900 A JP2012517900 A JP 2012517900A JP 2012517900 A JP2012517900 A JP 2012517900A JP 5220960 B2 JP5220960 B2 JP 5220960B2
- Authority
- JP
- Japan
- Prior art keywords
- tap
- taps
- principal
- cursor
- portable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
本発明は受信器に関し、より具体的には先進テレビジョンシステム委員会(ATSC)デジタルテレビジョン(DTV)受信器に関する。
先進テレビジョンシステム委員会(ATSC)などの標準に基づく無線通信システムは、一般的に、送信器と受信器を有する。受信器を用いて送信信号にできるだけ近い信号を再生する。送信信号はチャネルを介して送信されたものであり、チャネルによりシンボル間干渉(ISI)やノイズが加わり、送信信号が歪められているかも知れない。受信器はイコライザを有する。イコライザは時間的に変化するマルチパスチャネルの効果とチャネルにより生じた干渉とを逆転(reverse or the inverse)させる。かかるATSC DTV受信器はコンピュータシステムで用いられる。
コンピュータシステムや周辺機器における高いクロック周波数により生じる電磁的な干渉を低減するため、拡散スペクトルクロック発生(SSCG)を用いる。SSCGは、クロック信号を変調して電磁的干渉(EMI)を低減するのに有利に用いることができる。しかし、拡散スペクトルクロックは干渉を生じる。ベース周波数が40−80MHz(LCDピクセルクロック)、33.33MHz(PCIクロック)、100MHz(PCI−eクロック)である複数の拡散クロックのハーモニクス、データバス、及びビデオ信号により生じる干渉は、プラットフォームノイズ(PFN)と呼ばれる。
プラットフォームノイズ(PFN)は、ラップトップコンピュータシステム、ネットブック、モバイルインターネットデバイス、パーソナルデジタルアシスタントなどのポータブル環境における大きな問題である。
一実施形態による、受信器における等価を実行する方法は、
通信チャネルで送信された信号を受信する段階と、
イコライザのフィードフォワードパス中のプリンシパルタップ、プラットフォームノイズタップ、及びプリカーソルタップの位置を決定する段階と、
前記イコライザのフィードバックパス中のポストカーソルタップ、クロスタームタップ、及びポータブルタップの位置を決定する段階と、
前記フィードバックパス中のポータブルタップを前記フィードフォワードパス中のプリンシパルタップと位置合わせする段階とを有し、
前記プラットフォームノイズタップの位置と前記ポータブルタップの位置が、プラットフォームノイズの効果と、前記プリンシパルタップのところにあるプリンシパルにおけるポータブルチャネルの効果とをキャンセルする、方法である。
通信チャネルで送信された信号を受信する段階と、
イコライザのフィードフォワードパス中のプリンシパルタップ、プラットフォームノイズタップ、及びプリカーソルタップの位置を決定する段階と、
前記イコライザのフィードバックパス中のポストカーソルタップ、クロスタームタップ、及びポータブルタップの位置を決定する段階と、
前記フィードバックパス中のポータブルタップを前記フィードフォワードパス中のプリンシパルタップと位置合わせする段階とを有し、
前記プラットフォームノイズタップの位置と前記ポータブルタップの位置が、プラットフォームノイズの効果と、前記プリンシパルタップのところにあるプリンシパルにおけるポータブルチャネルの効果とをキャンセルする、方法である。
他の一実施形態による、受信器において等価を実行する機械読み取り可能記憶媒体は、複数の命令を含み、プロセッサにおいて実行されると、
通信チャネルで送信された信号を受信する段階と、
イコライザのフィードフォワードパス中のプリンシパルタップ、プラットフォームノイズタップ、及びプリカーソルタップの位置を決定する段階と、
前記イコライザのフィードバックパス中のポストカーソルタップ、クロスタームタップ、及びポータブルタップの位置を決定する段階と、
前記フィードバックパス中のポータブルタップを前記フィードフォワードパス中のプリンシパルタップと位置合わせする段階とを有し、
前記プラットフォームノイズタップの位置は前記プリンシパルタップにあるプリンシパルにおけるプラットフォームノイズの効果をキャンセルする、機械読み取り可能記憶媒体である。
通信チャネルで送信された信号を受信する段階と、
イコライザのフィードフォワードパス中のプリンシパルタップ、プラットフォームノイズタップ、及びプリカーソルタップの位置を決定する段階と、
前記イコライザのフィードバックパス中のポストカーソルタップ、クロスタームタップ、及びポータブルタップの位置を決定する段階と、
前記フィードバックパス中のポータブルタップを前記フィードフォワードパス中のプリンシパルタップと位置合わせする段階とを有し、
前記プラットフォームノイズタップの位置は前記プリンシパルタップにあるプリンシパルにおけるプラットフォームノイズの効果をキャンセルする、機械読み取り可能記憶媒体である。
さらに他の一実施形態による、等価を実行する受信器は、
通信チャネルに結合した、前記通信チャネルで送信された信号を受信する無線周波数チューナと、
前記無線周波数チューナに結合した、パルス振幅変調信号を直交振幅変調信号に変換する同期検出器と、
前記同期検出器に結合したイコライザとを有し、
前記イコライザは処理ユニットと等価ユニットとをさらに有し、
前記処理ユニットは、イコライザのフィードフォワードパス中のプリンシパルタップとプラットフォームノイズタップとプリカーソルタップのロケーションを決定し、前記イコライザのフィードバックパス中のポストカーソルタップとクロスタームタップとポストカーソルタップのロケーションを決定し、前記フィードバックパス中のポータブルタップを前記フィードフォワードパスのプリンシパルタップと位置合わせし、
前記プラットフォームノイズタップの位置は前記プリンシパルタップにあるプリンシパルにおけるプラットフォームノイズの効果をキャンセルする、レシーバである。
通信チャネルに結合した、前記通信チャネルで送信された信号を受信する無線周波数チューナと、
前記無線周波数チューナに結合した、パルス振幅変調信号を直交振幅変調信号に変換する同期検出器と、
前記同期検出器に結合したイコライザとを有し、
前記イコライザは処理ユニットと等価ユニットとをさらに有し、
前記処理ユニットは、イコライザのフィードフォワードパス中のプリンシパルタップとプラットフォームノイズタップとプリカーソルタップのロケーションを決定し、前記イコライザのフィードバックパス中のポストカーソルタップとクロスタームタップとポストカーソルタップのロケーションを決定し、前記フィードバックパス中のポータブルタップを前記フィードフォワードパスのプリンシパルタップと位置合わせし、
前記プラットフォームノイズタップの位置は前記プリンシパルタップにあるプリンシパルにおけるプラットフォームノイズの効果をキャンセルする、レシーバである。
さらに他の一実施形態による、システムは、
1つ以上のプロセッサとメモリとディスプレイデバイスとバスとを有するプラットフォームと、
前記プラットフォームに結合した、送信器と受信器とを有するネットワークインタフェースカードとを有するシステムであって、
前記受信器は、
通信チャネルで送信された信号を受信し、
パルス振幅変調信号を直交振幅変調信号に変換し、
イコライザのフィードフォワードパス中のプリンシパルタップ、プラットフォームノイズタップ、及びプリカーソルタップの位置を決定し、
前記イコライザのフィードバックパス中のポストカーソルタップ、クロスタームタップ、及びポータブルタップの位置を決定し、
前記フィードバックパス中のポータブルタップを前記フィードフォワードパス中のプリンシパルタップと位置合わせし、
前記プラットフォームノイズタップの位置は前記プリンシパルタップにあるプリンシパルにおけるプラットフォームノイズの効果をキャンセルする、システムである。
1つ以上のプロセッサとメモリとディスプレイデバイスとバスとを有するプラットフォームと、
前記プラットフォームに結合した、送信器と受信器とを有するネットワークインタフェースカードとを有するシステムであって、
前記受信器は、
通信チャネルで送信された信号を受信し、
パルス振幅変調信号を直交振幅変調信号に変換し、
イコライザのフィードフォワードパス中のプリンシパルタップ、プラットフォームノイズタップ、及びプリカーソルタップの位置を決定し、
前記イコライザのフィードバックパス中のポストカーソルタップ、クロスタームタップ、及びポータブルタップの位置を決定し、
前記フィードバックパス中のポータブルタップを前記フィードフォワードパス中のプリンシパルタップと位置合わせし、
前記プラットフォームノイズタップの位置は前記プリンシパルタップにあるプリンシパルにおけるプラットフォームノイズの効果をキャンセルする、システムである。
ここで説明する発明を、添付した図面において、限定ではなく実施例により説明する。説明を単純かつ明確にするため、図に示した要素は必ずしもスケール通りには描いていない。例えば、明確にするため、一部の要素の大きさを他の要素の大きさより誇張する場合もある。さらに、適当であれば、対応または類似する要素を示すため、複数の図面で同じ参照レベルを用いた。
一実施形態によるプラットフォームノイズの効果を低減する技術を含む受信器100を示す図である。
一実施形態による、フィードフォワードまたはフィードバックパスにおける係数またはタップ(taps)を決定し、プラットフォームノイズの効果をキャンセルし、信号対干渉比(SIR)を向上するイコライザを示す図である。
一実施形態による、フィードフォワードまたはフィードバックパスにおける非ゼロ値タップの位置を決定及び選択し、プラットフォームノイズの影響をキャンセルし、SIRを改善する技術を示すフローチャートである。
一実施形態による、プラットフォームノイズと、静的マルチパス及びポータブルチャネルとの効果をキャンセルしSIRを改善する、フィードフォワードまたはフィードバックパスにおける様々なタップの位置を示す線図400である。
一実施形態による、イコライザの規格化周波数における変化に対して振幅と位相をプロットしたグラフ500である。
一実施形態による、イコライザの性能の大幅な改善を示すグラフ600である。
一実施形態による、厳しいプラットフォームノイズ条件下において静的及びポータブルチャンネルを有するイコライザの性能の大幅な改善を示すグラフ700である。
一実施形態による、ATSC DTV受信器をサポートするコンピュータシステム800を示す図である。
以下、ATSC DTV受信器の実施形態を説明する。以下の説明では、本発明を良く理解してもらうため、ロジック実装、リソース分割、または共有、または複製実装、システムコンポーネントの種類と相互関係、ロジック分割または統合選択などの具体的な詳細事項を記載する。しかし、言うまでもなく、本発明はこれらの詳細事項がなくても実施することができる。他の例では、発明が分かりにくくならないように、制御構造、ゲートレベルの回路、完全なソフトウェア命令シーケンスは詳細に示していない。当業者は、以下の説明を読めば、過度の実験をしなくても、適切な機能を実施することができるだろう。
本明細書において「one embodiment」、「an embodiment」、「example embodiment」、「an example embodiment」と言う場合、記載した実施形態が、ある機能、構造、または特徴を含むが、かならずしもすべての実施形態がその機能、構造、または特徴を含むとは限らないことを意味する。さらに、かかる文言は必ずしも同じ実施形態を参照しているとは限らない。さらに、ある機能、構造、または特徴をある実施形態について説明した場合、明示的に記載していようがいまいが、他の実施形態に関するそれらの機能、構造、または特徴に影響が及ぶことは、当業者には自明である。
本発明の実施形態は、ハードウェア、ファームウェア、ソフトウェア、またはそれらの任意の組み合わせで実施できる。本発明の実施形態は、少なくとも1つのプロセッサにより読み出し実行される、機械読み取り可能媒体に格納された命令として実施することもできる。機械読み取り可能媒体には、機械(コンピューティングデバイスなど)による読み取りが可能な形式で情報を格納または伝送する任意のメカニズムが含まれる。
例えば、機械読み取り可能媒体は、リードオンリーメモリ(ROM)、ランダムアクセスメモリ(RAM)、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス、電気信号、光信号、音響信号、その他の同様な信号が含まれる。さらに、ある動作を実行するとして、ファームウェア、ソフトウェア、ルーチン、及び命令をここで説明する。しかし、言うまでもなく、かかる説明は便宜上のものであり、かかる動作はコンピューティングデバイス、コントローラ、及びその他の、ファームウェア、ソフトウェア、ルーチン、及び命令を実行するデバイスによるものである。
ATSC DTV受信器100の一実施形態は、プラットフォームノイズの影響を低減する技術をサポートするものであり、これを図1に示した。一実施形態では、受信器100は、無線周波数チューナ110、同期検出器120、同期・タイミングブロック140、イコライザ150、位相トラッカ170、及びデコーダ180を有する。一実施形態では、受信器100はチャネル105を介して送信された信号を受信する。一実施形態では、チャネル105は無線または空中(radio or air)チャネルを表し、送信された信号はノイズその他の干渉によりチャネル105の影響を受けることがある。一実施形態では、チャネル105はbirth-deathタイプのチャネルとしてモデル化してもよい。
一実施形態では、無線周波数(RF)チューナ110は、チャネル105を介して送信された複数の異なる周波数の信号を受信できる。RFチューナ110は、受信器100のフロントエンドとして動作し、チャネル105から、UHF(ultra high frequency)またはVHF(very high frequency)の6MHz信号を受信する。一実施形態では、デジタル信号はスクランブルされ、スクランブルされたデジタル信号は直交振幅変調(QAM)チューナを用いてデスクランブルされる。位相ロックループ回路は、6MHz信号内のパイロットトーンからキャリアを再生し、同期検出器120は、残留側波帯(VSB)信号の同期検出のために用いられ、複素ベースバンド信号を生成する。
一実施形態では、同期検出器120は、8−PAM(パルス振幅変調)フォーマットの複素信号を受け取り、それを処理して同相(I)及び直交(Q)コンポーネントまたはデータストリームを生成する。一実施形態では、同相(I)データストリームと直交(Q)データストリームはイコライザ150に送られる。一実施形態では、実数値8−PAM信号x(t)が解析信号xa(t)=x(t)+jxh(t)に変換される。この解析信号では、直交成分は同相成分のヒルベルト変換である。解析信号は−fs/4だけスペクトルがシフトしている。ここでfsはVSBシンボルレートである。
デジタル信号はセグメントシンクシーケンス、データフィールドシンク、及びPN511などのPNシーケンスを有する。同期・タイミングブロック140は、タイミング同期用のセグメントシンクシーケンスを用いて(77.3マイクロ秒の各セグメントの始めにあるパターン1 −1 −1 1)、位相が適切な10.76MHzシンボルクロックを再生(recover)する。同期・タイミングブロック140は、相関法を用いてタイミング同期を実行できる。
一実施形態では、イコライザ150はマルチパス/エコーを抑制し、様々な歪みを補正できる。一実施形態では、イコライザ150の伝達関数は、チャネル105の伝達関数H(Z)の逆関数H−1(Z)である。一実施形態では、イコライザ150の逆伝達関数により、送信器により送信された元の信号を回復でき、または少なくとも大部分回復できる。一実施形態では、イコライザ150は、プリンシパル(principal)のプラットフォームノイズの効果をキャンセルし、イコライザを静的環境及びポータブル環境において素早く収束させる技術を用いることができる。一実施形態では、イコライザ150は、視認性閾値(TOV、threshold of visibility)SIRをMからXdbに改善できる(例えば、Mは13dbであり、Xは6dbである)。これによるゲインはKdb(=M−Xdb)である。一実施形態では、イコライザ150は、プリンシパルタップセットで受信したデータを1単位の振幅まで適宜スケーリングすることにより、さらに、TOV SIRをYdbまで改善できる。一実施形態では、Yはー15dbであり、イコライザ150による総ゲインは21db(6dbとー15dbの差)である。
一実施形態では、イコライザ150は、干渉パワーを含まないメインパス信号を正確に推定するチャネル推定を実行する。一実施形態では、イコライザ150は、相互相関の結果を用いて閾値を精密化、規格化、及び設定できる。一実施形態では、閾値より上のピークは、最大振幅のピークがプリンシパルタップ(principal tap)を表し、最初のピークがプリンシパルより前に(すなわち左側に)生じる(プリンシパルより短いパスを通った)ものはプリカーソル(プリエコー)を表し、最初のピークがプリンシパルより遅く(すなわち右側に)生じる(プリンシパルより長いパスを通った)ものはポストカーソル(ポストエコー)を表す、パスを表す。一実施形態では、イコライザ150は、チャネル推定に基づき、プリンシパル、プリカーソル、ポストカーソル、及びクロスタームタップ(cross term tap)の位置を決定できる。一実施形態では、イコライザ150は、フォワードパスのプラットフォームノイズ(PFN)タップの位置を決定して、プリンシパルタップへのプラットフォームノイズの影響を相殺できる。一実施形態では、イコライザ150は、フィードバックパスにおけるポータブルタップの位置を決定して、時間変化するbirth-deathタイプのチャンネル105により生じる遅延して受信したコピー信号(delayed received copies)の効果を効果的に低減できる。
一実施形態において、イコライザ150は、プリカーソル、ポストカーソル、PFNタップ、クロスタームタップ、ポータブルタップ、及びプリンシパルなどのタップを決定することもできる。一実施形態では、イコライザ150はチャネル105の逆として機能する。一実施形態では、H(Z)がチャネル105の伝達関数であるとき、イコライザ150はチャネル105の伝達関数の逆関数(inverse)を実行できる。この逆関数は次の式(1)のように表せる。
一実施形態では、イコライザ150のフィードフォワードパスを用いてプリカーソルとPFNを処理する。PFNを処理するため、フィードフォワードパスのプリンシパルの右側に別のD個のタップを追加する。一実施形態では、イコライザ150のフィードバックパスを用いてポストカーソルを処理する。
一実施形態では、位相トラッカ(phase tracker)170が、イコライザ150から受け取った信号の高周波ノイズを抑制する。一実施形態では、イコライザ150により生成された信号には高周波ノイズ成分がある。位相ロックループ回路が狭帯域で動作し、チャネル105を介して受信した信号の高周波ノイズを抑制できないからである。一実施形態では、デコーダ180は、信号をインパルスノイズその他の干渉から保護する。一実施形態では、デコーダ180はトレリスとリードソロモン(RS)デコーダとを有する。
ATSC DTVイコライザ150の一実施形態は、プラットフォームノイズの影響を低減する技術をサポートするものであり、これを図2に示した。一実施形態では、イコライザ150はデシジョンフィードバックイコライザ(DFE)を表す。一実施形態では、イコライザ150は、8−PAM VSG信号と等価な複素64スタガードQAM(SQAM)に基づく。一実施形態では、イコライザ150は、処理ユニット201とイコライジングユニット202を有する。
一実施形態では、処理ユニット201は、チャネル推定、イコライザ長・初期化、イコライザトレーニング、その他のタスクを実行する。一実施形態では、処理ユニット201はメインパス信号パワーを用いて、プリンシパルタップの振幅または値が1になるように受信データをスケーリングする。一実施形態では、イコライザ150は、データストリームからPNシーケンスを抽出し、データフィールドシンクの始めにあるPNシーケンス(例えば、PN511)を用い、メインパス信号パワーを決定する。一実施形態では、受信したデータフィールドシンク内のPNシーケンスを、理想的なまたは標準的なPNシーケンスと相互相関する。一実施形態では、処理ユニット201は、相関ノイズをキャンセルし、規格化し、プリンシパル、プリカーソル、及びポストカーソルを識別するために用いる閾値を適用する。一実施形態では、処理ユニット201は、プリカーソルとポストカーソルのプリンシパルからの変位に基づき、プリンシパルパスとイコライザ長を決定できる。一実施形態では、処理ユニット201は、チャネル推定に基づいてタップを設定させることにより、イコライザ150を初期化する。
一実施形態では、イコライジングユニット202は、フィードフォワードフィルタ(FFF)210、スライサ250、及びフィードバックフィルタ(FBF)260を有する。一実施形態では、FFF210は10.76MHzで動作し、FBF260は5.38MHzで動作する。
一実施形態では、フィードフォワードフィルタ(FFF)210は、遅延要素205−1、205−2と、(重み更新ブロックWU210、IQFタップブロック215、QIFタップブロック220を有する)同相(I)セクションと、(IQFタップブロック225、QQFタップブロック235、及び重み更新ブロック240を有する)直交セクションとを有する。一実施形態では、WU210は、スライサ250の同相エラーeI出力から制御信号を受け取り、IIFタップ215とIQFタップ220を更新する。一実施形態では、IIFタップ215とIQFタップ220の出力は合計ブロック222の入力とされ、合計ブロック222の出力は加算器228の入力とされる。一実施形態では、加算器228はフィードバックフィルタ260の同相セクションからの他の入力を受け取り、加算器228の出力はスライサ250の第1の入力とされる。一実施形態では、WU240は、スライサ250の直交エラーeQ出力から制御信号を受け取り、IQFタップ225とQQFタップ235を更新する。一実施形態では、IQFタップ225とQQFタップ235の出力は合計ブロック242の入力とされ、合計ブロック242の出力は加算器248の入力とされる。一実施形態では、加算器248はフィードバックフィルタ260の直交セクションからの他の入力を受け取り、加算器248の出力はスライサ250の第2の入力とされる。
一実施形態では、FFF210は(I0+jQ0,I1+jQ1)などの2つのサンプルを同時に処理する。一実施形態では、2つのシンボルの処理は、入力における遅延205−1と205−2により示す。一実施形態では、時間インスタンスn=0,1について、DFE同相及び直交出力はそれぞれI0,I1の推定である。wfi=wIfi+jwQfi、ただしi=0,1,...Nf−1をFFF重みとすると、同相パスのIIFタップ215と直交パスのQQFタップ235は等しく(wIfi)、同相パスのQIFタップ220とFFF210の直交セクションのIQFタップ225とは等しい(wQfi)。
一実施形態では、FBF260は同相セクションと直交セクションを有する。一実施形態では、WU260は、スライサ250の同相エラーeI出力から制御信号を受け取り、IIFタップ270とIQFタップ280を更新する。一実施形態では、IIFタップ270とIQFタップ280の出力は合計ブロック255の入力とされ、合計ブロック255の出力は加算器228の入力とされる。一実施形態では、WU285は、スライサ250の直交エラーeQ出力から制御信号を受け取り、IQFタップ265とQQFタップ275を更新する。一実施形態では、IQFタップ265とQQFタップ275の出力は合計ブロック256の入力とされ、合計ブロック256の出力は加算器248の入力とされる。一実施形態では、スライサ250は、加算器228と248から入力を受け取ると、制御信号を発生する。
一実施形態では、FBF260は(I0+jI1)または(−I2+jI3)などの各SQAMシンボルを同時に処理できる。wbi=wIbi+jwQbi、ただしi=1,...NbをFBF重みとすると、同相セクションのIIFタップ270と直交セクションのQQFタップ275とは等しく(wIbi)、同相セクションのQIFタップ280とFBF260の直交セクションのIQFタップ265とは等しい(wQbi)。一実施形態では、遅延290−1と290−2(z−2)(2乗は5.38MHzレートを表す)を設定して、FBF260に過去のシンボルのみを使わせる。例えば、SQAM時点n=3において、同相FBF出力は遅延したFBF入力I0,I1に基づく。I2は以前のサンプル時点n=2のものなので、直交出力において、遅延した入力I0,I1またはその他I2,I1を用いる。
一実施形態では、スライサ250は送信シンボルを推定する。一実施形態では、スライサ250は、同相(I)シンボルと同相エラー(eI)シンボルと直交(Q)シンボルと直交エラー(eQ)シンボルとを発生する。一実施形態では、スライサ250は、同相(I)シンボルを、遅延要素290−2を介してIQFタップ265とIIFタップ270とに送る。一実施形態では、同相エラー(eI)成分は重み更新ユニット210と260に入力として送られる。一実施形態では、スライサ250は、直交(Q)シンボルを、遅延要素290−1を介してQQFタップ275とQIFタップ280とに送る。一実施形態では、直交エラー(eQ)成分は重み更新ユニット240と285に入力として送られる。
図3には、付加的白色ガウスノイズ(AWGN)がある静的かつポータブル環境において、プラットフォームノイズをキャンセルするイコライザ150の動作の一実施形態を示した。一例として、イコライザ150は次のような複合環境に合わせて設計されている:25dB SNR、0を中心として広がる1MHzに対して32kHz変調周波数のPFN、[−25 47]の静的マルチパス、[−10 −10]dB、200nsec遅延したbirth-deathマルチパス(ポータブルチャンネルモデル)、−20dBから−3dBまで0.1秒で立ち上がり、0.1秒間一定であり、0.1秒でたち下がる、20Hzドップラー。
低パワーイコライザ設計の場合、ポータブル、静的、及びPFNとの要請を考慮して、イコライザ150の設計は、フィードフォワードパスに607タップを有する。フィードフォワードパスの253タップはフィードフォワードパスのロケーション270にプリンシパルタップを有し、プリンシパルタップの両側と両端の5タップ(プリンシパルタップの左のプリカーソルとプリンシパルタップの右のPFNタップ)ではフィードフォワードパスはゼロではなく、フィードバック端の3タップとクロスタームロケーション(タップ115−122)はゼロではない。
一実施形態では、フローチャート300は、上記の例を参照して説明し、フィードフォワードパスとフィードバックパスのタップのロケーションを決定する技術を説明する。
ブロック310において、受信器100は通信チャネル105を介して送信された信号を受信する。一実施形態では、送信される信号は8−PAM VSBフォーマットである。一実施形態では、8−PAMフォーマットの信号は、I成分とQ成分を有する解析信号に変換される。
ブロック320において、受信器100は、プリカーソルの位置に基づき、フィードフォワードパスのプリンシパルタップのロケーションを決定する。一実施形態では、処理ユニット201は、遅延値λβ=25μsecに基づき、プリンシパルタップの位置を決定する。一実施形態では、プリンシパルタップは、プリカーソルの発生後25μsecで生じる。一実施形態では、処理ユニット201は、プリンシパルタップのロケーションを決定する。
一実施形態では、フィードフォワードパスのサンプリングレートは10.76MHzであり、フィードバックパスのサンプリングレートは5.38MHzである。一実施形態では、記号「T」sec(=1/5.38e6)を用いてフィードバックパスのサンプリング時間を表し、記号T/2(=1/10.76e6=92.9e−9)secを用いてフィードフォワードパスのサンプリング時間を表す。一実施形態では、プリンシパルタップの位置を次の式(4)で決定する。
一実施形態では、処理ユニット201は、プリンシパルタップの位置に基づき、PFNタップがプリンシパルタップにおけるプラットフォームノイズの効果をキャンセルするように、フィードフォワードパスのプラットフォームノイズ(PFN)タップの位置を決定する。一実施形態では、拡散スペクトルクロック生成技術を用いてクロック信号の幅を広げることにより、コンピュータシステムと周辺機器における高クロック周波数による電磁的干渉を低減できる。一実施形態では、ベース周波数が40−80MHz(LCDピクセルクロック)、33.33MHz(PCIクロック)、100MHz(PCI−eクロック)などのである複数の拡散クロックのハーモニクス、データバス、及びビデオ信号により生じる干渉は、プラットフォームノイズ(PFN)と呼ばれ、ノートブックやネットブックなどのポータブル環境において、特に低SNRの場合に、問題となっている。一実施形態では、コンピュータ拡散クロックの大半は、約32kHzの変調周波数を用い、拡散(FM信号帯域幅)は1ないし3MHzに及ぶ。一実施形態では、FM生成に基づく関連信号帯域幅モデルは次の式(5)で与えられる。
fsc=0,p(nT−(1/fm)T)=p(nT)は、(1/fm)TにあるフィードフォワードタップがプリンシパルにおけるPFNの効果をキャンセルすることを意味している。fsc=0であるとき、p(nT)は、プリンシパルにおけるPFNの効果が、プリンシパルよりも1/fmだけ早い又は遅い時点におけるPFNの影響と同じであるような周期的信号を表す。一実施形態では、プリンシパルにおけるPFNの影響は、プリンシパルより1/fmだけ早い時点におけるPFNの効果の遅延したコピーと見なせる。一実施形態では、プリンシパルにおいて受信した信号は、PFNと所望の信号とを有する。一実施形態では、所望の信号を保持するようにプリンシパルにおいてPFNをキャンセルするため、受信信号に、プリンシパルから(1/fm)離れた、符号が逆のPFNタップを有するイコライザ150のフィードフォワードパスを通過させる。一実施形態では、PFNタップを、プリンシパルタップから(1/fm)時間ポイント離して設定し、フィードフォワードパスでPFNタップがプリンシパルタップの後になるようにする。しかし、プリカーソル410は、プリンシパルタップ430の前に配置できる。一実施形態では、プリカーソル410がプリンシパルの左にあれば、PFNタップはプリンシパルの右側に設定でき、プリンシパルタップとの距離は以下に示すように決定できる。
式(5)にfsc=0を代入し、次の式(6)を求める。
上記の通り、kT=1/fmであり、k=(1/fm)/T=(1/32e3)/92.9e−9=336.3であり、これは336と337の間にある。一実施形態では、図4に示したPFNタップ450は、プリンシパルタップ430の右側にあり、プリンシパルタップから337離れた位置に設定される。一実施形態では、PFNタップの位置は607(=プリンシパルタップのロケーション+kの値=270+337=607)である。一実施形態では、ロケーション607にPFNを設定することにより、イコライザ150は、プリカーソル410の効果とプリンシパルにおけるPFNの効果を効果的に低減することができる。
ブロック340において、処理ユニット201は、プリカーソル410から始まる個数(L)の第1のタップと、プリンシパルタップ430の周りの個数(M)の第2のタップと、PFNタップ450で終わる個数(S)の第3のタップとを非ゼロの実又は複素値に割り当てる。一実施形態では、第1のタップの個数(L)と第3のタップの個数(S)とは5であり、ロケーション1においてプリカーソルタップ410から始まるタップ2,3,4,5及び6と、ロケーション607においてPFNタップ450で終わるタップ602,603,604,605及び606を、非ゼロの実又は複素値に設定してもよい。一実施形態では、プリンシパルタップ430を中心ロケーション270に有するタップ267,268、269及び271,272,及び273(個数Sの第2のタップ)は非ゼロの実または複素値に設定される。
ブロック350において、処理ユニット201は、残りのタップ、すなわち第1、第2、及び第3のタップ以外のタップの値をゼロに設定する。一実施形態では、残りのタップの値をゼロに設定することにより非ゼロタップの総数(=L+M+S)が大幅に減り、適応定数μが非ゼロタップの総数に反比例する。結果として、非ゼロタップの総数が少なければ、イコライザ150は速く収束し、モバイルチャネルを効果的にトラッキングできる。
ブロック360において、処理ユニット201は、ポストカーソルのラグすなわち遅延時間に基づき、フィードバックパスにおけるポストカーソルのロケーションを決定する。一実施形態では、フィードバックパスのサンプリングレートは5.38MHzである。一実施形態において、「T」の値は等しく(=1/5.38e6)、フィードバックパスにおけるサンプリング時間を表すのに使われる。一実施形態では、ポストカーソルタップの位置を次の式(8)で決定する。
ブロック365において、処理ユニット201は、プリカーソル410とポストカーソル460に関連する遅延値(λβ、λα)を用いて、フィードバックパスのクロスタームタップのロケーションを決定する。一実施形態では、クロスタームは(2αβzλβ−λα)に等しい。一実施形態では、λβ=25μ秒であり、λα=47μ秒であり、λβ−λα=(25−47)=−22μ秒であり、クロスタームロケーションは237 T/2スペーシング(spacing)、すなわち118.5Tスペーシングに等しい。フィードバックパスにおけるサンプリングレートはT(=1/5.38e6)であり、クロスタームタップ470はロケーション119になる。
ブロック370において、処理ユニット201は、ポータブルチャンネル遅延に基づき、クロスタームタップ470の位置に対するポータブルタップのロケーションを決定する。一実施形態では、ポータブルチャンネル遅延またはマルチパス遅延は200ナノ秒に等しい。一実施形態では、処理ユニット201は、次の式(9)で与えられるように、ポータブルタップのロケーションを決定する。
ブロック380において、処理ユニット201は、ポータブルタップ490から始まる個数(A)の第5のタップと、クロスタームタップ470の周りの個数(B)の第6のタップと、ポストカーソルタップ460で終わる個数(C)の第7のタップとを非ゼロの正の実数値又は複素値に割り当てる。一実施形態では、タップ495は、フィードバックパスのタップ2、3、及び4を含む。一実施形態では、タップ475は、クロスタームタップ470が中心ロケーションにあるタップ116,117,118及び120,121,122を有する。一実施形態では、タップ465はタップ250,251及び252を含む。
ブロック390において、処理ユニット201は、残りのタップ、すなわち第5、第6、及び第7のタップ以外のタップの値をゼロに設定する。一実施形態では、残りのタップの値をゼロに設定することにより非ゼロタップの総数(=A+B+C)が大幅に減り、適応定数(ADP)が非ゼロタップの総数に反比例する。結果として、非ゼロタップの総数が少なければ、イコライザ150は速く収束し、モバイルチャネルを効果的にトラッキングできる。
図5に、32kHzの周波数(fm)の変調信号を用いた、イコライザ150の周波数応答を示すグラフを示した。一実施形態では、プロット510は、強さと正規化した周波数との変化を示している。一実施形態では、プロット520は、位相と正規化した周波数との変化を示している。一実施形態では、プロット510と520に示した応答は改善されており、所望の信号への影響の程度が小さくなっており、周期的なプラットフォームノイズ周波数に大きなスパイクがある。一実施形態では、プロット510の周波数応答は、干渉またはプラットフォームノイズにおいて1つ以上のノッチ(notch)を示し、そのノッチの幅はプラットフォームノイズの広がりに依存する。一実施形態では、プロット520は、規格化周波数約0.14単位と約1.88単位のところに、それぞれノッチ511と512を示す。一実施形態では、規格化周波数1.0は5.38MHzを示し、0.14単位と1.88単位のところのノッチは、イコライザ150が、0.753MHz(=0.14×5.38MHz)と10.1MHz(=1.88×5.38MHz)にそれぞれあるプラットフォームノイズまたは干渉を通過させないことを意味する。
図6に、イコライザ150の信号対干渉比(SIR)と信号対エラー比(SER)の関係を示す。一実施形態では、SIRをx軸601にプロットし、SER(またはESR)をy軸602にプロットした。一実施形態では、プロット610は、SIRが6dbから26dbまで変化してもSERが約27dbでほぼ一定である理想的なイコライザのグラフを表す。プロット630はスパースイコライザ(sparse equalizer)150のグラフを示す。フィードフォワードパスに、プリンシパルタップ430から数えて337個のタップ(または607にあるPFNタップ450)が設けられ、プラットフォームノイズがあるときに視認性閾値(TOV)を改善する。一実施形態では、プロット630のTOVは、従来のイコライザのプロット640のTOV13dbと比較して、6dbである。また、プロット630は、拡散クロックの場合、信号対エラー比(SER)は、従来のイコライザのプロット640のSERと比較して、一様に高い。一実施形態では、プロット630のSERは、従来のイコライザのプロット640のSERより、約1.5ないし2dbだけ一様に高い。一実施形態では、決定指向ゲインコントロールされた受信信号の適切なスケーリングにより、TOV SIRを大幅に改善でき、SIRにおけるゲインが(約)20dBとすると6dBないし−15dBも低減できる。
図7に、PFN+AGWNチャネル105に静的かつポータブル環境を加えたイコライザ150の信号対干渉比(SIR)と信号対エラー比(SER)の関係のプロットを示す。一実施形態では、SIRをx軸701にプロットし、SER(またはESR)をy軸702にプロットした。一実施形態では、プロット710は、SIRが6dbから26db単位まで変化してもSERが約27db単位でほぼ一定である理想的なイコライザのグラフを表す。上記の通り、プロット730は、視認性閾値(TOV)が13dbから6dbに改善し、SERが一様に高い。一実施形態では、従来のイコライザは、SIRが25dbより低くても収束せず、静的マルチパスとポータブルチャンネルが両方ともある。一実施形態では、プロット750は、PFNとAGWNが加わった静的及びポータブル環境において動作するスパースイコライザ150のグラフを示す。一実施形態では、プロット750は、一般的なPFN条件を超えると効率的な等価動作ができない従来のイコライザと比較して、イコライザ150がPFN条件が厳しくても等価動作を実行できることを示す。
図8を参照するに、コンピュータシステム800は汎用プロセッサ802を含み、汎用プロセッサ802は単一命令複数データ(SIMD)プロセッサとグラフィックスプロセッサユニット(GPU)805とを含む。一実施形態では、プロセッサ802は、他の様々なタスクの実行に加えてエンハンスメント動作(enhancement operations)を実行し、または一連の命令を記憶し、機械読み取り可能記憶媒体825においてエンハンスメント動作を提供する。しかし、一連の命令はメモリ820に記憶しても、その他の任意の好適な記憶媒体に記憶してもよい。
図8にはグラフィックスプロセッサユニット805を分けて示したが、実施形態によっては、プロセッサ802を用いてエンハンスメント動作を実行してもよい。プロセッサ802は、コンピュータシステム800を操作するが、ロジック830に結合した1つ以上のプロセッサコアである。ロジック830は、1つ以上のI/Oデバイス880に結合され、コンピュータシステム800のインタフェースとなってもよい。一実施形態では、例えば、ロジック830は、チップセットロジックである。ロジック830はメモリ820に結合されている。メモリ820は光記憶装置、磁気記憶装置、または半導体記憶装置を含む任意の種類の記憶装置である。グラフィクスプロセッサユニット805は、フレームバッファ810を介してディスプレイ840に結合している。
一実施形態では、コンピュータシステム800はネットワークインタフェースカード(NIC)860を有する。一実施形態では、NIC860はトランシーバ870をサポートする。トランシーバ870は送信器875と受信器879とを有する。一実施形態では、受信器879は上記の受信器100と同様である。一実施形態では、受信器879は、イコライザ150などのスパースイコライザを有する。一実施形態では、受信器879は、PFNとAGWNが加わった静的及びポータブル環境において信頼性の高い等価動作を提供できる。
一実施形態では、受信器879は、PFNタップ430などのPFNタップと、ポータブルタップ490などのポータブルタップのロケーションを決定する方法をサポートする。これによりイコライザは厳しいPFN条件下で動作できる。また、非ゼロ値のタップは少数なので、かかるイコライザの収束は速く、かかるイコライザを利用する受信器879の複雑性や電力消費量は低い。一実施形態では、受信器879のイコライザは、TOV SIRを大幅に改善できる。
ここに記載した等価技術は、グラフィクスプロセッサ805、汎用プロセッサ802、またはネットワークインタフェースカード860内に設けられたカスタマイズした通信チップによりサポートされた様々なハードウェアアーキテクチャで実施できる。一実施形態では、この等価技術は、機械読み取り可能記憶媒体825に記憶された一組のソフトウェア命令として、ソフトウェアで実施することができる。ここに説明した等価技術は、移動電話、パーソナルデジタルアシスタント、移動インターネットデバイスその他のシステムで用いることができる。
実施形態を参照して本発明の特徴を説明した。しかし、この説明は限定を意図したものではない。実施形態のいろいろな修正や本発明の他の実施形態は、本発明が関係する技術分野の当業者には明らかであり、本発明の精神と範囲に含まれる。
Claims (30)
- 受信器における等価を実行する方法であって、
通信チャネルで送信された信号を受信する段階と、
イコライザのフィードフォワードパス中のプリンシパルタップ、プラットフォームノイズタップ、及びプリカーソルタップの位置を決定する段階と、
前記イコライザのフィードバックパス中のポストカーソルタップ、クロスタームタップ、及びポータブルタップの位置を決定する段階と、
前記フィードバックパス中のポータブルタップを前記フィードフォワードパス中のプリンシパルタップと位置合わせする段階とを有し、
前記プラットフォームノイズタップの位置と前記ポータブルタップの位置が、プラットフォームノイズの効果と、前記プリンシパルタップのところにあるプリンシパルにおけるポータブルチャネルの効果とをキャンセルする、方法。 - 前記プラットフォームノイズタップは前記イコライザの前記フィードフォワードパスの前記プリンシパルタップの後にある、請求項1に記載の方法。
- 前記プラットフォームノイズタップは前記フィードフォワードパス中のプリンシパルタップの後の時点にあり、前記時点は拡散スペクトルクロックの発生に用いられる変調信号の周波数に基づいて決まる、請求項2に記載の方法。
- 前記プリカーソルタップを初めのタップとして有するタップの第1の組と、前記プラットフォームノイズタップを終わりのタップとして有するタップの第2の組と、前記プリンシパルタップを前記フィードフォワードパスの中心に有するタップの第3の組とを特定する段階と、
前記プリカーソルタップ、プリンシパルタップ、及びプラットフォームノイズタップに影響を与えずに、前記タップの第1の組と、前記タップの第2の組と、前記タップの第3の組とを、非ゼロ値に設定する段階と、
前記タップの第1の組と、前記タップの第2の組と、前記タップの第3の組以外のタップを、ゼロ値に設定する段階と、を更に有する、請求項1に記載の方法。 - 前記ポータブルタップは、前記イコライザの前記フィードバックパス中の前記クロスタームタップとポストカーソルタップのロケーションより前のロケーションにある、請求項1に記載の方法。
- 前記ポータブルタップは前記クロスタームタップの前の時点にあり、前記時点は前記通信チャネルにより生じるマルチパス遅延に基づき決定される、請求項5に記載の方法。
- 前記ポータブルタップは前記プリンシパルタップのロケーションに非常に近いロケーションにある、請求項6に記載の方法。
- 前記ポストカーソルタップを終わりのタップとして有するタップの第4の組と、前記ポータブルタップを初めのタップとして有するタップの第5の組と、前記クロスタームタップを前記フィードフォワードパスの中心に有するタップの第6の組とを特定する段階と、
前記ポストカーソルタップ、クロスタームタップ、及びポータブルタップに影響を与えずに、前記タップの第4の組と、前記タップの第5の組と、前記タップの第6の組とを、非ゼロ値に設定する段階と、
前記タップの第4の組と、前記タップの第5の組と、前記タップの第6の組以外のタップを、ゼロ値に設定する段階と、を更に有する、請求項4に記載の方法。 - 前記タップの第1の組と、前記タップの第2の組と、前記タップの第3の組と、前記タップの第4の組と、前記タップの第5の組と、前記タップの第6の組との総計は、前記タップの第1の組と、前記タップの第2の組と、前記タップの第3の組と、前記タップの第4の組と、前記タップの第5の組と、前記タップの第6の組と以外のタップと比較して大幅に少なく、非ゼロタップの総数の逆数である適応定数により前記イコライザの収束が速くなる、請求項8に記載の方法。
- 受信器において等価を実行する機械読み取り可能記憶媒体であって、複数の命令を含み、プロセッサにおいて実行されると、
通信チャネルで送信された信号を受信する段階と、
イコライザのフィードフォワードパス中のプリンシパルタップ、プラットフォームノイズタップ、及びプリカーソルタップの位置を決定する段階と、
前記イコライザのフィードバックパス中のポストカーソルタップ、クロスタームタップ、及びポータブルタップの位置を決定する段階と、
前記フィードバックパス中のポータブルタップを前記フィードフォワードパス中のプリンシパルタップと位置合わせする段階とを有し、
前記プラットフォームノイズタップの位置は前記プリンシパルタップにあるプリンシパルにおけるプラットフォームノイズの効果をキャンセルする、機械読み取り可能記憶媒体。 - 前記プラットフォームノイズタップは前記イコライザの前記フィードフォワードパスの前記プリンシパルタップの後にある、請求項10に記載の機械読み取り可能記憶媒体。
- 前記プラットフォームノイズタップは前記フィードフォワードパス中のプリンシパルタップの後の時点にあり、前記時点は拡散スペクトルクロックの発生に用いられる変調信号の周波数に基づいて決まる、請求項11に記載の機械読み取り可能記憶媒体。
- 前記プリカーソルタップを初めのタップとして有するタップの第1の組と、前記プラットフォームノイズタップを終わりのタップとして有するタップの第2の組と、前記プリンシパルタップを前記フィードフォワードパスの中心に有するタップの第3の組とを特定する段階と、
前記プリカーソルタップ、プリンシパルタップ、及びプラットフォームノイズタップに影響を与えずに、前記タップの第1の組と、前記タップの第2の組と、前記タップの第3の組とを、非ゼロ値に設定する段階と、
前記タップの第1の組と、前記タップの第2の組と、前記タップの第3の組以外のタップを、ゼロ値に設定する段階と、を更に有する、請求項10に記載の機械読み取り可能記憶媒体。 - 前記ポータブルタップは、前記イコライザの前記フィードバックパス中の前記クロスタームタップとポストカーソルタップのロケーションより前のロケーションにある、請求項10に記載の機械読み取り可能記憶媒体。
- 前記ポータブルタップは前記クロスタームタップの前の時点にあり、前記時点は前記通信チャネルにより生じるマルチパス遅延に基づき決定される、請求項14に記載の機械読み取り可能記憶媒体。
- 前記ポータブルタップは前記プリンシパルタップのロケーションに非常に近いロケーションにある、請求項15に記載の機械読み取り可能記憶媒体。
- 前記ポストカーソルタップを終わりのタップとして有するタップの第4の組と、前記ポータブルタップを初めのタップとして有するタップの第5の組と、前記クロスタームタップを前記フィードフォワードパスの中心に有するタップの第6の組とを特定する段階と、
前記ポストカーソルタップ、クロスタームタップ、及びポータブルタップに影響を与えずに、前記タップの第4の組と、前記タップの第5の組と、前記タップの第6の組とを、非ゼロ値に設定する段階と、
前記タップの第4の組と、前記タップの第5の組と、前記タップの第6の組以外のタップを、ゼロ値に設定する段階と、を更に有する、請求項13に記載の機械読み取り可能記憶媒体。 - 前記タップの第1の組と、前記タップの第2の組と、前記タップの第3の組と、前記タップの第4の組と、前記タップの第5の組と、前記タップの第6の組との総計は、前記タップの第1の組と、前記タップの第2の組と、前記タップの第3の組と、前記タップの第4の組と、前記タップの第5の組と、前記タップの第6の組と以外のタップと比較して大幅に少なく、非ゼロタップの総数の逆数である適応定数により前記イコライザの収束が速くなる、請求項17に記載の機械読み取り可能記憶媒体。
- 等価を実行する受信器であって、
通信チャネルに結合した、前記通信チャネルで送信された信号を受信する無線周波数チューナと、
前記無線周波数チューナに結合した、パルス振幅変調信号を直交振幅変調信号に変換する同期検出器と、
前記同期検出器に結合したイコライザとを有し、
前記イコライザは処理ユニットと等価ユニットとをさらに有し、
前記処理ユニットは、イコライザのフィードフォワードパス中のプリンシパルタップとプラットフォームノイズタップとプリカーソルタップのロケーションを決定し、前記イコライザのフィードバックパス中のポストカーソルタップとクロスタームタップとポストカーソルタップのロケーションを決定し、前記フィードバックパス中のポータブルタップを前記フィードフォワードパスのプリンシパルタップと位置合わせし、
前記プラットフォームノイズタップの位置は前記プリンシパルタップにあるプリンシパルにおけるプラットフォームノイズの効果をキャンセルする、レシーバ。 - 前記プラットフォームノイズタップは前記イコライザの前記フィードフォワードパス中のプリンシパルタップの後の時点にあり、前記時点は拡散スペクトルクロックの発生に用いられる変調信号の周波数に基づいて決まる、請求項19に記載のレシーバ。
- 前記処理ユニットは、
前記プリカーソルタップを初めのタップとして有するタップの第1の組と、前記プラットフォームノイズタップを終わりのタップとして有するタップの第2の組と、前記プリンシパルタップを前記フィードフォワードパスの中心に有するタップの第3の組とを特定し、
前記プリカーソルタップ、プリンシパルタップ、及びプラットフォームノイズタップに影響を与えずに、前記タップの第1の組と、前記タップの第2の組と、前記タップの第3の組とを、非ゼロ値に設定し、
前記タップの第1の組と、前記タップの第2の組と、前記タップの第3の組以外のタップを、ゼロ値に設定する、請求項20に記載のレシーバ。 - 前記ポータブルタップは、前記イコライザのフィードバックパス中の前記クロスタームタップとポストカーソルタップのロケーションの前にあり、前記ポータブルタップは前記クロスタームタップの前の時点にあり、前記時点は前記通信チャネルにより生じるマルチパス遅延に基づき決定される、請求項21に記載のレシーバ。
- 前記ポータブルタップは前記プリンシパルタップのロケーションに非常に近いロケーションにある、請求項22に記載のレシーバ。
- 前記処理ユニットは、
前記ポストカーソルタップを終わりのタップとして有するタップの第4の組と、前記ポータブルタップを初めのタップとして有するタップの第5の組と、前記クロスタームタップを前記フィードフォワードパスの中心に有するタップの第6の組とを特定し、
前記ポストカーソルタップ、クロスタームタップ、及びポータブルタップに影響を与えずに、前記タップの第4の組と、前記タップの第5の組と、前記タップの第6の組とを、非ゼロ値に設定し、
前記タップの第4の組と、前記タップの第5の組と、前記タップの第6の組以外のタップを、ゼロ値に設定する、請求項23に記載のレシーバ。 - 前記タップの第1の組と、前記タップの第2の組と、前記タップの第3の組と、前記タップの第4の組と、前記タップの第5の組と、前記タップの第6の組との総計は、前記タップの第1の組と、前記タップの第2の組と、前記タップの第3の組と、前記タップの第4の組と、前記タップの第5の組と、前記タップの第6の組と以外のタップと比較して大幅に少なく、非ゼロタップの総数の逆数である適応定数により前記イコライザの収束が速くなる、請求項24に記載のレシーバ。
- 1つ以上のプロセッサとメモリとディスプレイデバイスとバスとを有するプラットフォームと、
前記プラットフォームに結合した、送信器と受信器とを有するネットワークインタフェースカードとを有するシステムであって、
前記受信器は、
通信チャネルで送信された信号を受信し、
パルス振幅変調信号を直交振幅変調信号に変換し、
イコライザのフィードフォワードパス中のプリンシパルタップ、プラットフォームノイズタップ、及びプリカーソルタップの位置を決定し、
前記イコライザのフィードバックパス中のポストカーソルタップ、クロスタームタップ、及びポータブルタップの位置を決定し、
前記フィードバックパス中のポータブルタップを前記フィードフォワードパス中のプリンシパルタップと位置合わせし、
前記プラットフォームノイズタップの位置は前記プリンシパルタップにあるプリンシパルにおけるプラットフォームノイズの効果をキャンセルする、システム。 - 前記プラットフォームノイズタップは前記イコライザの前記フィードフォワードパス中のプリンシパルタップの後にあり、前記プラットフォームノイズタップは前記フィードフォワードパス中のプリンシパルタップの後の時点にあり、前記時点は拡散スペクトルクロックの発生に用いられる変調信号の周波数に基づいて決まる、請求項26に記載のシステム。
- 前記受信器は、
前記プリカーソルタップを初めのタップとして有するタップの第1の組と、前記プラットフォームノイズタップを終わりのタップとして有するタップの第2の組と、前記プリンシパルタップを前記フィードフォワードパスの中心に有するタップの第3の組とを特定し、
前記プリカーソルタップ、プリンシパルタップ、及びプラットフォームノイズタップに影響を与えずに、前記タップの第1の組と、前記タップの第2の組と、前記タップの第3の組とを、非ゼロ値に設定し、
前記タップの第1の組と、前記タップの第2の組と、前記タップの第3の組以外のタップを、ゼロ値に設定する、請求項26に記載のシステム。 - 前記ポータブルタップは、前記イコライザのフィードバックパス中の前記クロスタームタップとポストカーソルタップのロケーションの前にあり、前記ポータブルタップは前記クロスタームタップの前の時点にあり、前記時点は前記通信チャネルにより生じるマルチパス遅延に基づき決定される、請求項28に記載のシステム。
- 前記受信器は、
前記ポストカーソルタップを終わりのタップとして有するタップの第4の組と、前記ポータブルタップを初めのタップとして有するタップの第5の組と、前記クロスタームタップを前記フィードフォワードパスの中心に有するタップの第6の組とを特定し、
前記ポストカーソルタップ、クロスタームタップ、及びポータブルタップに影響を与えずに、前記タップの第4の組と、前記タップの第5の組と、前記タップの第6の組とを、非ゼロ値に設定し、
前記タップの第4の組と、前記タップの第5の組と、前記タップの第6の組以外のタップを、ゼロ値に設定する、請求項29に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/495,594 | 2009-06-30 | ||
US12/495,594 US8275028B2 (en) | 2009-06-30 | 2009-06-30 | Advanced television systems committee (ATSC) digital television (DTV) receiver |
PCT/US2010/040680 WO2011002940A2 (en) | 2009-06-30 | 2010-06-30 | An advanced television systems committee (atsc) digital television (dtv) receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012531839A JP2012531839A (ja) | 2012-12-10 |
JP5220960B2 true JP5220960B2 (ja) | 2013-06-26 |
Family
ID=43380696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012517900A Expired - Fee Related JP5220960B2 (ja) | 2009-06-30 | 2010-06-30 | 先進テレビジョンシステム委員会(atsc)デジタルテレビジョン(dtv)受信器 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8275028B2 (ja) |
EP (1) | EP2449768A2 (ja) |
JP (1) | JP5220960B2 (ja) |
KR (1) | KR101308342B1 (ja) |
CN (1) | CN101938436B (ja) |
BR (1) | BRPI1015926A2 (ja) |
SG (1) | SG175957A1 (ja) |
WO (1) | WO2011002940A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8275028B2 (en) | 2009-06-30 | 2012-09-25 | Intel Corporation | Advanced television systems committee (ATSC) digital television (DTV) receiver |
US8274566B2 (en) * | 2009-10-09 | 2012-09-25 | John Mezzalingua Associates, Inc. | Modulation analyzer and level measurement device |
US8549057B1 (en) * | 2010-10-04 | 2013-10-01 | Xilinx, Inc. | Signal level control |
US8737459B2 (en) * | 2011-07-08 | 2014-05-27 | Texas Instruments Incorporated | Transmitter equalizer optimization |
JP6282216B2 (ja) * | 2014-11-20 | 2018-02-21 | 国立大学法人名古屋大学 | 通信システム及び通信装置 |
US11665029B2 (en) * | 2021-07-01 | 2023-05-30 | Nvidia Corporation | Feed forward filter equalizer adaptation using a constrained filter tap coefficient value |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54149550A (en) * | 1978-05-17 | 1979-11-22 | Toshiba Corp | Automatic equalizer |
US5414733A (en) * | 1993-12-20 | 1995-05-09 | Adtran | Decision feedback equalizer employing fixed ratio postcursor taps for minimizing noise and intersymbol interference in signals conveyed over high speed data service loop |
US5777910A (en) * | 1996-11-19 | 1998-07-07 | Thomson Multimedia S.A. | Sparse equalization filter adaptive in two dimensions |
GB2355629B (en) * | 1999-10-18 | 2004-02-11 | Mitel Corp | Precursor decision feedback equalizer (PDFE) |
US7006564B2 (en) * | 2001-08-15 | 2006-02-28 | Intel Corporation | Adaptive equalizer |
US6961373B2 (en) * | 2002-07-01 | 2005-11-01 | Solarflare Communications, Inc. | Method and apparatus for channel equalization |
KR100451750B1 (ko) * | 2002-10-31 | 2004-10-08 | 엘지전자 주식회사 | 디지털 텔레비전 수신기의 채널 등화 장치 |
KR100463544B1 (ko) * | 2002-12-14 | 2004-12-29 | 엘지전자 주식회사 | 채널 등화 장치 및 이를 이용한 디지털 tv 수신기 |
US8275028B2 (en) | 2009-06-30 | 2012-09-25 | Intel Corporation | Advanced television systems committee (ATSC) digital television (DTV) receiver |
-
2009
- 2009-06-30 US US12/495,594 patent/US8275028B2/en not_active Expired - Fee Related
-
2010
- 2010-06-30 SG SG2011082252A patent/SG175957A1/en unknown
- 2010-06-30 WO PCT/US2010/040680 patent/WO2011002940A2/en active Application Filing
- 2010-06-30 CN CN201010253491.2A patent/CN101938436B/zh not_active Expired - Fee Related
- 2010-06-30 KR KR1020117030528A patent/KR101308342B1/ko not_active IP Right Cessation
- 2010-06-30 BR BRPI1015926A patent/BRPI1015926A2/pt not_active IP Right Cessation
- 2010-06-30 EP EP10794739A patent/EP2449768A2/en not_active Withdrawn
- 2010-06-30 JP JP2012517900A patent/JP5220960B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2011002940A3 (en) | 2011-03-24 |
KR20120014593A (ko) | 2012-02-17 |
CN101938436A (zh) | 2011-01-05 |
US20100329309A1 (en) | 2010-12-30 |
JP2012531839A (ja) | 2012-12-10 |
US8275028B2 (en) | 2012-09-25 |
EP2449768A2 (en) | 2012-05-09 |
WO2011002940A2 (en) | 2011-01-06 |
CN101938436B (zh) | 2014-06-04 |
SG175957A1 (en) | 2011-12-29 |
KR101308342B1 (ko) | 2013-09-17 |
BRPI1015926A2 (pt) | 2016-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Fevrier et al. | Reduced complexity decision feedback equalization for multipath channels with large delay spreads | |
JP5220960B2 (ja) | 先進テレビジョンシステム委員会(atsc)デジタルテレビジョン(dtv)受信器 | |
US8135058B2 (en) | Adaptive known signal canceller | |
CN1193563C (zh) | 多载波接收机和含此类接收机的发射系统 | |
US8121186B2 (en) | Systems and methods for speculative signal equalization | |
US7688888B2 (en) | CIR estimating decision feedback equalizer with phase tracker | |
KR101241824B1 (ko) | Ofdm 통신 시스템의 수신 장치 및 그의 위상 잡음 완화 방법 | |
US20130230092A1 (en) | Sparse and reconfigurable floating tap feed forward equalization | |
KR100469283B1 (ko) | 디지털 티브이의 채널 추정 장치 | |
WO2022242573A1 (zh) | 数据传输方法、装置、通信设备及存储介质 | |
US20050180558A1 (en) | Method and apparatus for equalizing strong pre-echoes in a multi-path communication channel | |
US8744024B2 (en) | Clock-data recovery with non-zero h(−1) target | |
US9667449B1 (en) | Channel estimator, demodulator and method for channel estimation | |
US10764095B1 (en) | Method and apparatus for tuning a continuous time linear equalizer | |
TWI404378B (zh) | 通道估測器及通道估測方法 | |
Qing et al. | Turbo equalization for underwater acoustic faster-than-Nyquist signaling system | |
Soni et al. | Analysis and synthesis of adaptive equalization techniques under various modulation techniques | |
CN115378769B (zh) | 数据传输方法、装置、通信设备及存储介质 | |
US8537884B2 (en) | Single path detection and equalizer optimization | |
Li et al. | Robust adaptive blind equalisation in impulsive noise | |
Fan et al. | Efficient fast blind equalization with two‐stage single/multilevel modulus and DD algorithm for 64/256/1024qam wired cable communications | |
Wu et al. | An efficient iterative frequency domain equalization for ATSC DTV receiver | |
Heo et al. | Adaptive sparse equalizer robust to fast fading and long delay spread for ATSC DTV | |
Elghetany et al. | Channel estimation techniques based on intrinsic interference mitigation for FBMC/OQAM systems | |
Su et al. | Performance Comparison of Blind Equalization Algorithm |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130306 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |