JP5212299B2 - Electronic component and manufacturing method thereof - Google Patents
Electronic component and manufacturing method thereof Download PDFInfo
- Publication number
- JP5212299B2 JP5212299B2 JP2009172836A JP2009172836A JP5212299B2 JP 5212299 B2 JP5212299 B2 JP 5212299B2 JP 2009172836 A JP2009172836 A JP 2009172836A JP 2009172836 A JP2009172836 A JP 2009172836A JP 5212299 B2 JP5212299 B2 JP 5212299B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- axis direction
- coil
- layer
- insulator layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Description
本発明は、電子部品及びその製造方法に関し、より特定的には、導体層により構成されている回路素子を内蔵する積層体を備えている電子部品及びその製造方法に関する。 The present invention relates to an electronic component and a method for manufacturing the electronic component, and more particularly, to an electronic component including a multilayer body including a circuit element formed of a conductor layer and a method for manufacturing the electronic component.
従来の電子部品としては、例えば、特許文献１に記載の積層インダクタが知られている。図７は、特許文献１に記載の積層インダクタの積層体５０２の分解斜視図である。
As a conventional electronic component, for example, a multilayer inductor described in
積層体５０２は、絶縁体層５０４（５０４ａ〜５０４ｉ）、コイル用導体パターン５０６（５０６ａ〜５０６ｉ）及びスルーホールｂ５０１〜ｂ５０８を備えている。絶縁体層５０４は、長方形状をなしている磁性体層であり、積層体５０２を構成している。
The
コイル用導体パターン５０６ｂ〜５０６ｈはそれぞれ、絶縁体層５０４ｂ〜５０４ｈ上に設けられており、１／２ターンのターン数を有している。コイル用導体パターン５０６ａは、絶縁体層５０４ａ上に設けられており、該絶縁体層５０４ａの短辺に引き出されている。また、コイル用導体パターン５０６ｉは、絶縁体層５０４ｉ上に設けられており、該絶縁体層５０４ｉの短辺に引き出されている。コイル用導体パターン５０６ａ，５０６ｉは、積層方向から平面視したときに、互いに対向する短辺に引き出されており、それぞれ異なる端子電極（図示せず）に接続されている。
The
スルーホールｂ５０１〜ｂ５０８はそれぞれ、絶縁体層５０４ａ〜５０４ｈを貫通しており、積層方向に隣り合うコイル用導体パターン５０６同士を接続している。これにより、積層体５０２内には、螺旋状のコイルＬが内蔵されている。以上のような積層インダクタでは、コイル用導体パターン５０６ａとコイル用導体パターン５０６ｉとが同じ形状を有している。よって、コイル用導体パターン５０６ａ，５０６ｉを同じスクリーン板を用いてスクリーン印刷によって形成することができる。その結果、積層インダクタの製造工程を簡素化できる。
The through holes b501 to b508 penetrate the insulator layers 504a to 504h, respectively, and connect the
しかしながら、特許文献１に記載の積層インダクタは、製造ばらつきによる特性ばらつきが大きいという問題を有している。より詳細には、コイル用導体パターン５０６ｉは、絶縁体層５０４ｉの主面に対する法線を中心として１８０度回転させると、コイル用導体パターン５０６ａと一致する。すなわち、コイル用導体パターン５０６ａとコイル用導体パターン５０６ｉとは、同じ形状を有し、かつ、異なる方向を向いている。したがって、積層インダクタの製造時には、コイル用導体パターン５０６ａと同じコイル用導体パターン５０６ｉを絶縁体層５０４ｉに形成し、該絶縁体層５０４ｉを法線周りに１８０度回転させて積層している。
However, the multilayer inductor described in
ここで、コイル用導体パターン５０６ａ〜５０６ｉを印刷するためのスクリーン板はそれぞれ、固有のばらつきを有している。よって、コイル用導体パターン５０６ａは、固有のずれを有した状態で印刷される。一方、コイル用導体パターン５０６ｉには、コイル用導体パターン５０６ａと同じスクリーン板が用いられるので、１８０度回転させる前の状態において、コイル用導体パターン５０６ａと同じ固有のずれが発生する。ところが、コイル用導体パターン５０６ｉを１８０度回転させると、コイル用導体パターン５０６ｉの固有のずれの方向も、１８０度回転してしまう。その結果、集合基板の状態から個別の積層体５０２にカットする際に、コイル用導体パターン５０６ａ，５０６ｉのカット位置にばらつきが発生したり、積層ずれが発生したりしてしまう。その結果、特許文献１に記載の積層インダクタでは、直流抵抗値や浮遊容量、インダクタンス値等において特性ばらつきが発生してしまう。
Here, the screen plates for printing the coil conductor patterns 506a to 506i have inherent variations. Therefore, the coil conductor pattern 506a is printed in a state having an inherent deviation. On the other hand, since the same screen plate as the coil conductor pattern 506a is used for the coil conductor pattern 506i, the same inherent deviation as that of the coil conductor pattern 506a occurs before the coil conductor pattern 506i is rotated by 180 degrees. However, when the coil conductor pattern 506i is rotated by 180 degrees, the inherent deviation direction of the coil conductor pattern 506i is also rotated by 180 degrees. As a result, when cutting from the state of the collective substrate to the individual laminated
そこで、本発明の目的は、特性ばらつきの発生を抑制できる電子部品及びその製造方法を提供することである。 Accordingly, an object of the present invention is to provide an electronic component that can suppress the occurrence of characteristic variation and a method for manufacturing the same.
本発明の一形態に係る電子部品は、第２の絶縁体層、第１の絶縁体層及び第３の絶縁体層がこの順に並ぶように積層されてなる積層体と、前記積層体の表面に設けられている第１の外部電極及び第２の外部電極と、前記第１の絶縁体層上に設けられている第１の導体層により構成されている回路素子と、前記第２の絶縁体層上に設けられている第２の導体層であって、前記回路素子に対して電気的に接続され、かつ、前記第１の外部電極に接続されている第２の導体層と、前記第３の絶縁体層上に設けられている第３の導体層であって、前記回路素子に対して電気的に接続され、かつ、前記第２の外部電極に接続されている第３の導体層と、前記第２の絶縁体層上に設けられ、かつ、積層方向から平面視したときに、前記第３の導体層と一致した状態で重なっている第４の導体層と、前記第３の絶縁体層上に設けられ、かつ、積層方向から平面視したときに、前記第２の導体層と一致した状態で重なっている第５の導体層と、を備えていること、を特徴とする。 An electronic component according to one embodiment of the present invention includes a stacked body in which a second insulator layer, a first insulator layer, and a third insulator layer are stacked in this order, and a surface of the stacked body A circuit element including a first external electrode and a second external electrode provided on the first insulating layer, a first conductor layer provided on the first insulator layer, and the second insulation. A second conductor layer provided on the body layer, the second conductor layer being electrically connected to the circuit element and connected to the first external electrode; A third conductor layer provided on the third insulator layer, the third conductor layer being electrically connected to the circuit element and connected to the second external electrode And the third conductor layer provided on the second insulator layer and in plan view from the stacking direction. A fourth conductor layer that overlaps with the third conductor layer, and overlaps with the second conductor layer when viewed in plan from the stacking direction. And a fifth conductor layer.
前記電子部品の製造方法であって、前記第１の絶縁体層、前記第２の絶縁体層及び前記第３の絶縁体層を準備する工程と、前記第１の導体層を前記第１の絶縁体層上に形成する工程と、前記第２の導体層及び前記第４の導体層を前記第２の絶縁体層上にマスクを介して形成する工程と、前記第２の導体層及び前記第４の導体層の形成に用いた前記マスクを用いて、前記第３の導体層及び前記第５の導体層を前記第３の絶縁体層上に形成する工程と、積層方向から平面視したときに、前記第２の導体層と前記第５の導体層とが重なり、かつ、前記第３の導体層と前記第４の導体層とが重なるように、前記第２の絶縁体層、前記第１の絶縁体層及び前記第３の絶縁体層をこの順に並べて積層して積層体を得る工程と、前記積層体の表面に第１の外部電極及び第２の外部電極を形成する工程と、を備えていること、を特徴とする。 A method for manufacturing the electronic component, the step of preparing the first insulator layer, the second insulator layer, and the third insulator layer, and the first conductor layer as the first conductor layer. Forming on the insulator layer; forming the second conductor layer and the fourth conductor layer on the second insulator layer through a mask; and the second conductor layer and the Using the mask used for forming the fourth conductor layer, the step of forming the third conductor layer and the fifth conductor layer on the third insulator layer and a plan view from the stacking direction The second conductor layer and the fifth conductor layer, and the third conductor layer and the fourth conductor layer so that the second conductor layer and the fourth conductor layer overlap, A first insulator layer and a third insulator layer arranged in this order and stacked to obtain a stacked body; and a first outer layer on the surface of the stacked body It comprises a step of forming an electrode and the second external electrode, characterized by.
本発明によれば、電子部品の特性ばらつきの発生を抑制できる。 According to the present invention, it is possible to suppress the occurrence of variation in characteristics of electronic components.
以下に、本発明の実施形態に係る電子部品及びその製造方法について説明する。 Below, the electronic component which concerns on embodiment of this invention, and its manufacturing method are demonstrated.
（第１の実施形態）
（電子部品の構成）
第１の実施形態に係る電子部品について図面を参照しながら説明する。図１は、本発明の実施形態に係る電子部品１０ａ〜１０ｄの外観斜視図である。図２は、第１の実施形態に係る電子部品１０ａの積層体１２ａの分解斜視図である。図３（ａ）は、図１の電子部品１０ａをｙ軸方向から透視した図である。図３（ｂ）は、図１の電子部品１０ａをｘ軸方向から透視した図である。図３において、点線は、外部電極１４ａ，１４ｂを示している。以下、電子部品１０ａの積層方向をｚ軸方向と定義し、電子部品１０ａの長辺に沿った方向をｘ軸方向と定義し、電子部品１０ａの短辺に沿った方向をｙ軸方向と定義する。
(First embodiment)
(Configuration of electronic parts)
The electronic component according to the first embodiment will be described with reference to the drawings. FIG. 1 is an external perspective view of
電子部品１０ａは、図１及び図２に示すように、積層体１２ａ、外部電極１４（１４ａ，１４ｂ）、引き出し導体２０（２０ａ，２０ｂ），２２（２２ａ，２２ｂ）（図１には図示せず）、コイル（回路素子）Ｌ（図１には図示せず）及びビアホール導体ｂ１，Ｂ（図１には図示せず）を備えている。積層体１２ａは、直方体状をなしており、コイルＬを内蔵している。外部電極１４ａは、ｘ軸方向の負方向側に位置する積層体１２ａの側面（表面）に設けられている。外部電極１４ｂは、ｘ軸方向の正方向側に位置する積層体１２ａの側面（表面）に設けられている。すなわち、外部電極１４ａ，１４ｂは、積層体１２ａの互いに対向する側面に設けられている。
1 and 2, the
積層体１２ａは、図２に示すように、絶縁体層１６（１６ａ〜１６ｍ）がｚ軸方向の正方向側からこの順に並ぶように積層されてなる。絶縁体層１６は、磁性体材料（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト）からなり、長方形状をなしている。なお、絶縁体層１６は磁性体材料に限らず、非磁性体材料であってもよいし、非磁性体材料と磁性体材料の混合物であってもよい。
As shown in FIG. 2, the
コイルＬは、図２に示すように、コイル導体（導体層）１８（１８ａ〜１８ｅ）及びビアホール導体ｂ２〜ｂ６により構成されている。より詳細には、コイルＬは、コイル導体１８ａ〜１８ｅ及びビアホール導体ｂ２〜ｂ６が接続されることにより構成されており、ｚ軸方向と平行なコイル軸を有する螺旋状のコイルである。
The coil L is comprised by the coil conductor (conductor layer) 18 (18a-18e) and the via-hole conductors b2-b6, as shown in FIG. More specifically, the coil L is configured by connecting
コイル導体１８ａ〜１８ｅはそれぞれ、絶縁体層１６ｅ〜１６ｉのｚ軸方向の正方向側の主面上に設けられている。コイル導体１８はそれぞれ、互いに重なり合うことにより長方形状の環状の軌道Ｒを形成しており、３／４ターンのターン数を有している線状導体である。すなわち、コイル導体１８は、前記軌道Ｒの１／４ターン分が切り欠かれた形状をなしている。以下では、コイル導体１８において、ｚ軸方向の正方向側から平面視したときに、反時計回りの上流側の端部を上流端とし、反時計回りの下流側の端部を下流端とする。なお、コイル導体１８のターン数は、３／４ターンに限らない。よって、コイル導体１８のターン数は、例えば、１／２ターンであってもよいし、７／８ターンであってもよい。
The
ビアホール導体ｂ２〜ｂ６は、絶縁体層１６ｅ〜１６ｉをｚ軸方向に貫通するように設けられており、ｚ軸方向に隣り合っているコイル導体１８同士もしくはコイル導体１８と引き出し導体２０を接続している。具体的には、ビアホール導体ｂ２は、絶縁体層１６ｅをｚ軸方向に貫通し、コイル導体１８ａの下流端及びコイル導体１８ｂの上流端に接続されている。ビアホール導体ｂ３は、絶縁体層１６ｆをｚ軸方向に貫通し、コイル導体１８ｂの下流端及びコイル導体１８ｃの上流端に接続されている。ビアホール導体ｂ４は、絶縁体層１６ｇをｚ軸方向に貫通し、コイル導体１８ｃの下流端及びコイル導体１８ｄの上流端に接続されている。ビアホール導体ｂ５は、絶縁体層１６ｈをｚ軸方向に貫通し、コイル導体１８ｄの下流端及びコイル導体１８ｅの上流端に接続されている。ビアホール導体ｂ６は、絶縁体層１６ｉをｚ軸方向に貫通し、コイル導体１８ｅの下流端に接続されている。
The via-hole conductors b2 to b6 are provided so as to penetrate the insulator layers 16e to 16i in the z-axis direction, and connect the
引き出し導体２０ａは、図２に示すように、コイル導体１８ａ〜１８ｅが設けられている絶縁体層１６ｅ〜１６ｉよりもｚ軸方向の正方向側に設けられている絶縁体層１６ｄのｚ軸方向の正方向側の主面に設けられ、コイルＬに対して電気的に接続されている。具体的には、引き出し導体２０ａは、ｚ軸方向から平面視したときに、コイル導体１８ａの上流端と重なっている。特に、本実施形態では、引き出し導体２０ａは、ｚ軸方向から平面視したときに、全てのコイル導体１８ａ〜１８ｅが重なり合っている部分（軌道Ｒの角部）と、重なっている。そして、ビアホール導体ｂ１は、絶縁体層１６ｄをｚ軸方向に貫通し、引き出し導体２０ａとコイル導体１８ａの上流端とに接続されている。これにより、ビアホール導体ｂ１は、引き出し導体２０ａとコイルＬとを接続している。
As shown in FIG. 2, the
更に、引き出し導体２０ａは、絶縁体層１６ｄのｘ軸方向の負方向側の短辺に引き出されることにより、外部電極１４ａに接続されている。
Furthermore, the
引き出し導体２０ｂは、図２に示すように、コイル導体１８ａ〜１８ｅが設けられている絶縁体層１６ｅ〜１６ｉよりもｚ軸方向の負方向側に設けられている絶縁体層１６ｊのｚ軸方向の正方向側の主面に設けられ、コイルＬに対して電気的に接続されている。具体的には、引き出し導体２０ｂは、ｚ軸方向から平面視したときに、コイル導体１８ｅの下流端と重なっている。特に、本実施形態では、引き出し導体２０ｂは、ｚ軸方向から平面視したときに、全てのコイル導体１８ａ〜１８ｅが重なり合っている部分（軌道Ｒの角部）と、重なっている。これにより、引き出し導体２０ｂは、ビアホール導体ｂ６に対して接続されている
As shown in FIG. 2, the
更に、引き出し導体２０ｂは、絶縁体層１６ｊのｘ軸方向の正方向側の短辺に引き出されることにより、外部電極１４ｂに接続されている。
Furthermore, the
引き出し導体２２ａは、図２に示すように、絶縁体層１６ｄのｚ軸方向の正方向側の主面に設けられ、かつ、ｚ軸方向から平面視したときに、引き出し導体２０ｂと一致した状態で重なっている。すなわち、引き出し導体２２ａは、ｚ軸方向から平面視したときに、引き出し導体２０ｂと同じ形状及び同じ位置に設けられている。ただし、引き出し導体２２ａは、コイルＬには直接に接続されていないダミー導体である。
As shown in FIG. 2, the
引き出し導体２２ｂは、図２に示すように、絶縁体層１６ｊのｚ軸方向の正方向側の主面に設けられ、かつ、ｚ軸方向から平面視したときに、引き出し導体２０ａと一致した状態で重なっている。すなわち、引き出し導体２２ｂは、ｚ軸方向から平面視したときに、引き出し導体２０ａと同じ形状及び同じ位置に設けられている。ただし、引き出し導体２２ｂは、コイルＬには直接に接続されていないダミー導体である。
As shown in FIG. 2, the
ビアホール導体Ｂは、図２に示すように、絶縁体層１６ｊをｚ軸方向に貫通し、引き出し導体２２ｂに接続されている。これにより、図３（ａ）及び図３（ｂ）に示すように、ビアホール導体Ｂは、引き出し導体２２ｂからｚ軸方向の負方向側に向かって突出した構造をとっている。更に、ビアホール導体Ｂは、ｚ軸方向から平面視したときに、ビアホール導体ｂ１と重なっている。これにより、絶縁体層１６ｄ、引き出し導体２０ａ，２２ａ及びビアホール導体ｂ１と、絶縁体層１６ｊ、引き出し導体２０ｂ，２２ｂ及びビアホール導体Ｂとは、同じ構造をとっている。
As shown in FIG. 2, the via-hole conductor B penetrates the insulator layer 16j in the z-axis direction and is connected to the
更に、ビアホール導体Ｂは、図２に示すように、ｚ軸方向から平面視したときに、絶縁体層１６ｊの対角線Ｃ１，Ｃ２の交点Ｐとは重ならないように設けられている。更に、ビアホール導体Ｂは、図２に示すように、ｚ軸方向から平面視したときに、絶縁体層１６ｊの長辺に平行であって交点Ｐを通過する直線Ｃ３、及び、絶縁体層１６ｊの短辺に平行であって交点Ｐを通過する直線Ｃ４にも重ならないように設けられている。 Further, as shown in FIG. 2, the via-hole conductor B is provided so as not to overlap the intersection point P of the diagonal lines C1 and C2 of the insulator layer 16j when viewed in plan from the z-axis direction. Further, as shown in FIG. 2, the via-hole conductor B includes a straight line C3 that is parallel to the long side of the insulator layer 16j and passes through the intersection P when viewed in plan from the z-axis direction, and the insulator layer 16j. It is provided so as not to overlap with the straight line C4 that is parallel to the short side and passes through the intersection point P.
（電子部品の製造方法）
以下に、電子部品１０ａの製造方法について図２を参照しながら説明する。
(Method for manufacturing electronic parts)
Below, the manufacturing method of the
まず、絶縁体層１６となるべきセラミックグリーンシートを準備する。具体的には、酸化第二鉄（Ｆｅ2Ｏ3）、酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）及び酸化銅（ＣｕＯ）を所定の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を８００℃で１時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、フェライトセラミック粉末を得る。
First, a ceramic green sheet to be the
このフェライトセラミック粉末に対して結合剤と可塑剤、湿潤材及び分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、絶縁体層１６となるべきセラミックグリーンシートを作製する。
A binder, a plasticizer, a wetting material, and a dispersant are added to the ferrite ceramic powder and mixed by a ball mill, and then defoamed by decompression. The obtained ceramic slurry is formed into a sheet shape on a carrier sheet by a doctor blade method and dried to produce a ceramic green sheet to be the
次に、絶縁体層１６ｄ〜１６ｊとなるべきセラミックグリーンシートのそれぞれに、ビアホール導体ｂ１〜ｂ６，Ｂを形成する。具体的には、絶縁体層１６ｄ〜１６ｊとなるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。更に、ビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性材料からなるペーストを印刷塗布などの方法により充填して、ビアホール導体ｂ１〜ｂ６，Ｂを形成する。 Next, via-hole conductors b1 to b6 and B are formed in the ceramic green sheets to be the insulator layers 16d to 16j, respectively. Specifically, via holes are formed by irradiating a ceramic green sheet to be the insulator layers 16d to 16j with a laser beam. Further, the via holes are filled with a paste made of a conductive material such as Ag, Pd, Cu, Au, or an alloy thereof by a method such as printing and coating to form via hole conductors b1 to b6, B.
次に、絶縁体層１６ｅ〜１６ｉとなるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法又はフォトリソグラフィ法で塗布することにより、コイル導体１８ａ〜１８ｅを形成する。また、絶縁体層１６ｄとなるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法又はフォトリソグラフィ法で塗布することにより、引き出し導体２０ａ，２２ａを形成する。更に、引き出し導体２０ａ，２２ａの形成に用いたスクリーン板（マスク）を用いて、絶縁体層１６ｊとなるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法又はフォトリソグラフィ法で塗布することにより、引き出し導体２０ｂ，２２ｂを形成する。該導電性材料からなるペーストは、例えば、Ａｇに、ワニス及び溶剤が加えられたものである。なお、コイル導体１８ａ〜１８ｅ及び引き出し導体２０ａ，２０ｂ，２２ａ，２２ｂを形成する工程とビアホールに対して導電性材料からなるペーストを充填する工程とは、同じ工程において行われてもよい。
Next, the
次に、絶縁体層１６となるべきセラミックグリーンシートを積層して未焼成のマザー積層体を得る。具体的には、絶縁体層１６ａ〜１６ｍとなるべきセラミックグリーンシートを１枚ずつ積層及び仮圧着する。圧着条件は、１００トン〜１２０トンの圧力及び３秒間から３０秒間程度の時間である。なお、この際、ｚ軸方向から平面視したときに、引き出し導体２０ａと引き出し導体２２ｂとが重なり、かつ、引き出し導体２２ａと引き出し導体２０ｂとが重なるように、絶縁体層１６ａ〜１６ｍとなるべきセラミックグリーンシートを積層する。この後、未焼成のマザー積層体に対して、静水圧プレスにて本圧着を施す。
Next, ceramic green sheets to be the
次に、マザー積層体をカット刃により所定寸法（２．５ｍｍ×２．０ｍｍ×１．２ｍｍ）の積層体１２ａにカットする。これにより未焼成の積層体１２ａが得られる。この未焼成の積層体１２ａには、脱バインダー処理及び焼成がなされる。脱バインダー処理は、例えば、低酸素雰囲気中において５００℃で２時間の条件で行う。焼成は、例えば、８７０℃〜９００℃で２．５時間の条件で行う。
Next, the mother laminate is cut into a
以上の工程により、焼成された積層体１２ａが得られる。積層体１２ａには、バレル加工が施されて、面取りが行われる。その後、Ａｇを主成分とする導電性材料からなる電極ペーストを、積層体１２ａの表面に塗布する。そして、塗布した電極ペーストを約８００℃の温度で１時間の条件で焼き付ける。これにより、外部電極１４となるべき銀電極を形成する。
The fired laminated
最後に、銀電極の表面に、Ｎｉめっき／Ｓｎめっきを施すことにより、外部電極１４を形成する。以上の工程を経て、図１に示すような電子部品１０ａが完成する。なお、電子部品１０ａを印刷法によって作製してもよい。
Finally, the
（効果）
電子部品１０ａ及びその製造方法によれば、以下に説明するように、特性ばらつきの発生を抑制できる。より詳細には、特許文献１に記載の積層インダクタの製造時には、コイル用導体パターン５０６ａと同じコイル用導体パターン５０６ｉを絶縁体層５０４ｉに形成し、該絶縁体層５０４ｉを主面に対する法線周りに１８０度回転させて積層している。よって、コイル用導体パターン５０６ａの形成とコイル用導体パターン５０６ｉの形成には、同じスクリーン板を使用できる。その結果、特許文献１に記載の積層インダクタの製造工程を簡素化できる。
(effect)
According to the
しかしながら、コイル用導体パターン５０６ｉを１８０度回転させると、コイル用導体パターン５０６ｉのずれの方向（所定方向）も、１８０度回転してしまう。その結果、個別の積層体５０２にカットする際に、コイル用導体パターン５０６ａ，５０６ｉのカット位置にばらつきが発生してしまう。その結果、特許文献１に記載の積層インダクタでは、直流抵抗値や浮遊容量、インダクタンス値等において特性ばらつきが発生してしまう。また、コイル導体パターン５０６ｉを１８０度回転させる場合、回転という作業が必要となり、工程が煩雑となる。
However, if the coil conductor pattern 506i is rotated 180 degrees, the direction of deviation of the coil conductor pattern 506i (predetermined direction) is also rotated 180 degrees. As a result, when cutting into
一方、電子部品１０ａ及びその製造方法では、引き出し導体２０ａ，２２ｂが一致した状態で重なっており、かつ、引き出し導体２０ｂ，２２ａが一致した状態で重なっている。すなわち、絶縁体層１６ｄ上に設けられている導体層と、絶縁体層１６ｊ上に設けられている導体層とは同じ形状をなしている。よって、引き出し導体２０ａ，２２ａの形成と、引き出し導体２０ｂ，２２ｂの形成には、同じスクリーン板を使用できる。そのため、特許文献１に記載の積層インダクタと同様に、電子部品１０ａの製造工程を簡素化できる。更に、電子部品１０ａでは、引き出し導体２０ｂ，２２ｂを１８０度回転させていない。そのため、引き出し導体２０ａ，２０ｂ，２２ａ，２２ｂにずれが発生したとしても、引き出し導体２０ａ，２０ｂ，２２ａ，２２ｂは同じスクリーン板を用いて形成されるので、同じ方向に同じ大きさだけずれる。その結果、電子部品１０ａ及びその製造方法では、特許文献１に記載の積層インダクタに比べて、引き出し導体２０ａ，２０ｂ，２２ａ，２２ｂのカット位置のばらつき及び積層ずれを抑制でき、直流抵抗値や浮遊容量、インダクタンス値等において特性ばらつきを抑制できる。
On the other hand, in the
更に、電子部品１０ａ及びその製造方法では、ビアホール導体ｂ１とビアホール導体Ｂとは、ｚ軸方向から平面視したときに、重なっている。そのため、絶縁体層１６ｄ、引き出し導体２０ａ，２２ａ及びビアホール導体ｂ１と、絶縁体層１６ｊ、引き出し導体２０ｂ，２２ｂ及びビアホール導体Ｂとは、同じ構造をとっており、同じ製造工程にて製造可能である。よって、電子部品１０ａの製造工程がより簡素化される。
Furthermore, in the
また、電子部品１０ａ及びその製造方法では、以下に説明するように、Ｘ線を用いた透視により電子部品１０ａのｚ軸方向の方向を識別できる。より詳細には、コイルＬは、図３（ａ）に示すように、ｙ軸方向から平面視したときに、積層体１２ａの側面の対角線の交点を中心として点対称な構造をなしている。また、コイルＬは、図３（ｂ）に示すように、ｘ軸方向から平面視したときに、積層体１２ａの側面の対角線の交点を通過するｙ軸方向に平行な直線に関して線対称な構造を有している。よって、ビアホール導体Ｂが設けられていなければ、ｘ軸方向又はｙ軸方向からコイルＬの構造をＸ線により透視しても、電子部品１０ａのｚ軸方向の方向を識別することが困難である。
Further, in the
そこで、電子部品１０ａ及びその製造方法では、コイルＬよりもｚ軸方向の負方向側に設けられている絶縁体層１６ｊをｚ軸方向に貫通するビアホール導体Ｂが設けられている。これにより、図３（ａ）及び図３（ｂ）に示すように、ｘ軸方向又はｙ軸方向から積層体１２ａをＸ線により透視して、ビアホール導体Ｂの位置を確認することによって、電子部品１０ａのｚ軸方向を識別できるようになる。すなわち、図３（ａ）及び図３（ｂ）に示す状態を、電子部品１０ａの正立状態とした場合には、ビアホール導体ＢがコイルＬよりもｚ軸方向の負方向側に位置しているときには、電子部品１０ａが正立状態にあることが分かり、ビアホール導体ＢがコイルＬよりもｚ軸方向の正方向側に位置しているときには、電子部品１０ａが倒立状態にあることが分かる。その結果、電子部品１０ａをプリント基板に正確に実装できるようになる。そして、電子部品１０ａを正確に実装できるので、電子部品１０ａのコイルＬと他のコイルとが正確にカップリング又はデカップリングするようになり、これらのコイルの合成インダクタンスの設定や評価なども正確にできるようになる。
Therefore, in the
また、電子部品１０ａ及びその製造方法では、以下に説明するように、ｘ軸方向又はｙ軸方向からのＸ線を用いた透視により電子部品１０ａのｚ軸方向に加えてｘ軸方向又はｙ軸方向の少なくとも一方の方向を識別できる。仮にビアホール導体が、ｚ軸方向から平面視したときに交点Ｐと重なっていると、図３（ａ）及び図３（ｂ）では、積層体１２ａのｘ軸方向及びｙ軸方向の中点において絶縁体層１６ｊからｚ軸方向の負方向側に突出するようになる。そのため、ビアホール導体Ｂの位置を確認しても、電子部品１０ａのｘ軸方向及びｙ軸方向の方向を識別できない。
In addition, in the
そこで、ビアホール導体Ｂは、図２に示すように、ｚ軸方向から平面視したときに、絶縁体層１６ｊの対角線Ｃ１，Ｃ２の交点Ｐとは重ならないように設けられている。これにより、ｘ軸方向又はｙ軸方向から積層体１２ａをＸ線により透視した場合に、ビアホール導体Ｂは、図３（ａ）又は図３（ｂ）の少なくともいずれか一方において、積層体１２ａのｘ軸方向及びｙ軸方向の中点からずれた位置にて絶縁体層１６ｊからｚ軸方向の負方向側に突出するようになる。よって、電子部品１０ａでは、ｘ軸方向又はｙ軸方向からのＸ線を用いた透視によりビアホール導体Ｂの位置を確認することで電子部品１０ａのｚ軸方向に加えてｘ軸方向又はｙ軸方向の少なくとも一方の方向を識別できる。
Therefore, as shown in FIG. 2, the via-hole conductor B is provided so as not to overlap the intersection point P of the diagonal lines C1 and C2 of the insulator layer 16j when viewed in plan from the z-axis direction. As a result, when the
更に、電子部品１０ａ及びその製造方法では、以下に説明するように、ｘ軸方向又はｙ軸方向からのＸ線を用いた透視により、電子部品１０ａのｘ軸方向及びｙ軸方向の両方の方向を識別できる。つまり、電子部品１０ａについて、全方向を識別できる。仮にビアホール導体Ｂが、ｚ軸方向から平面視したときに直線Ｃ３又は直線Ｃ４と重なっていると、図３（ａ）又は図３（ｂ）のいずれか一方において、積層体１２ａのｘ軸方向又はｙ軸方向の中点において絶縁体層１６ｊからｚ軸方向の負方向側に突出するようになる。そのため、ビアホール導体Ｂの位置を確認しても、電子部品１０ａのｘ軸方向又はｙ軸方向のいずれか一方の方向しか識別できない。
Furthermore, in the
そこで、ビアホール導体Ｂは、図２に示すように、ｚ軸方向から平面視したときに、直線Ｃ３及び直線Ｃ４に重ならないように設けられている。これにより、ｘ軸方向又はｙ軸方向から積層体１２ａをＸ線により透視した場合に、ビアホール導体Ｂは、図３（ａ）及び図３（ｂ）の両方において、積層体１２ａのｘ軸方向及びｙ軸方向の中点からずれた位置にて絶縁体層１６ｊからｚ軸方向の負方向側に突出するようになる。よって、電子部品１０ａ及びその製造方法では、ｘ軸方向又はｙ軸方向からのＸ線を用いた透視により電子部品１０ａのｘ軸方向及びｙ軸方向の両方の方向を識別できる。
Therefore, as shown in FIG. 2, the via-hole conductor B is provided so as not to overlap the straight line C3 and the straight line C4 when viewed in plan from the z-axis direction. Thereby, when the
なお、電子部品１０ａ及びその製造方法では、電子部品１０ａの方向を容易に識別できる。仮に、電子部品１０ａの方向の識別用に別の導体層を用いることが考えられる。しかしながら、導体層は、ｘ軸方向又はｙ軸方向に広がっており、導体層を非常に薄く形成した場合は、ｘ軸方向又はｙ軸方向からＸ線により透視した際に視認できないおそれがある。一方、電子部品１０ａでは方向の識別にビアホール導体Ｂを用いている。ビアホール導体Ｂは、ｚ軸方向に延在しているので、ｘ軸方向又はｙ軸方向からＸ線により透視した際に、導体層に比べて容易に視認できる。よって、電子部品１０ａ及びその製造方法では、電子部品１０ａの方向を容易に識別することが可能となる。
In the
また、電子部品１０ａ及びその製造方法では、ビアホール導体Ｂは、ｚ軸方向から平面視したときに、軌道Ｒと重なる位置に設けられている。よって、ビアホール導体Ｂは、コイルＬが発生した磁束を殆ど妨げない。その結果、電子部品１０ａ及びその製造方法では、高いインダクタンス値を得ることが可能である。
In the
また、電子部品１０ａ及びその製造方法では、引き出し導体２０ａは、ｚ軸方向から平面視したときに、全てのコイル導体１８ａ〜１８ｅが重なり合っている部分（軌道Ｒの角部）と、重なっている。そのため、コイル導体１８ａと引き出し導体２０ａとの間に、新たなコイル導体１８を追加したとしても、新たなコイル導体１８と引き出し導体２０ａとをビアホール導体ｂ１により接続することができる。すなわち、電子部品１０ａ及びその製造方法では、引き出し導体２０ａの形状を変更することなく、コイルＬのターン数を増加させることができる。なお、電子部品１０ａでは、同じ理由により、コイルＬのターン数を減少させることもできる。
Further, in the
なお、電子部品１０ａ及びその製造方法では、引き出し導体２０ａは、全てのコイル導体１８ａ〜１８ｅが重なり合っている部分と、重なっている。しかしながら、引き出し導体２０ａは、複数のコイル導体１８が重なり合っている部分と、重なっていればよい。
In the
（第２の実施形態）
次に、第２の実施形態に係る電子部品について図面を参照しながら説明する。図４は、第２の実施形態に係る電子部品１０ｂの積層体１２ｂの分解斜視図である。電子部品１０ｂの外観斜視図については、図１を援用する。
(Second Embodiment)
Next, an electronic component according to a second embodiment will be described with reference to the drawings. FIG. 4 is an exploded perspective view of the multilayer body 12b of the electronic component 10b according to the second embodiment. FIG. 1 is used for an external perspective view of the electronic component 10b.
電子部品１０ｂは、図１及び図４に示すように、積層体１２ｂ、外部電極１４（１４ａ，１４ｂ）、引き出し導体３０（３０ａ〜３０ｄ），３２（３２ａ〜３２ｄ）（図１には図示せず）、コイル（回路素子）Ｌ（図１には図示せず）及びビアホール導体ｂ１１，Ｂ１〜Ｂ６（図１には図示せず）を備えている。積層体１２ｂは、直方体状をなしており、コイルＬを内蔵している。外部電極１４ａは、ｘ軸方向の負方向側に位置する積層体１２ｂの側面（表面）に設けられている。外部電極１４ｂは、ｘ軸方向の正方向側に位置する積層体１２ｂの側面（表面）に設けられている。すなわち、外部電極１４ａ，１４ｂは、積層体１２ｂの互いに対向する側面に設けられている。
As shown in FIGS. 1 and 4, the electronic component 10b includes a laminated body 12b, external electrodes 14 (14a, 14b), lead conductors 30 (30a-30d), 32 (32a-32d) (not shown in FIG. 1). 1), a coil (circuit element) L (not shown in FIG. 1), and via-hole conductors b11, B1 to B6 (not shown in FIG. 1). The laminated body 12b has a rectangular parallelepiped shape and incorporates a coil L. The external electrode 14a is provided on the side surface (surface) of the multilayer body 12b located on the negative direction side in the x-axis direction. The
積層体１２ｂは、図４に示すように、絶縁体層２６（２６ａ〜２６ｍ）がｚ軸方向の正方向側からこの順に積層されてなる。絶縁体層２６は、磁性体材料（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト）からなり、長方形状をなしている。
As shown in FIG. 4, the stacked body 12 b is formed by stacking the insulator layers 26 (26 a to 26 m) in this order from the positive direction side in the z-axis direction. The
コイルＬは、図４に示すように、コイル導体（導体層）２８（２８ａ〜２８ｃ）及びビアホール導体ｂ１２〜ｂ１４により構成されている。より詳細には、コイルＬは、コイル導体２８ａ〜２８ｃ及びビアホール導体ｂ１２〜ｂ１４が接続されることにより構成されており、ｚ軸方向と平行なコイル軸を有する螺旋状のコイルである。 As shown in FIG. 4, the coil L includes coil conductors (conductor layers) 28 (28a to 28c) and via-hole conductors b12 to b14. More specifically, the coil L is configured by connecting coil conductors 28a to 28c and via-hole conductors b12 to b14, and is a spiral coil having a coil axis parallel to the z-axis direction.
コイル導体２８ａ〜２８ｃはそれぞれ、絶縁体層２６ｆ〜２６ｈのｚ軸方向の正方向側の主面上に設けられている。コイル導体２８はそれぞれ、互いに重なり合うことにより長方形状の環状の軌道Ｒを形成しており、３／４ターンのターン数を有している線状導体である。すなわち、コイル導体２８は、前記軌道Ｒの１／４ターン分が切り欠かれた形状をなしている。以下では、コイル導体２８において、ｚ軸方向の正方向側から平面視したときに、反時計回りの上流側の端部を上流端とし、反時計回りの下流側の端部を下流端とする。なお、コイル導体２８のターン数は、３／４ターンに限らない。よって、コイル導体２８のターン数は、例えば、１／２ターンであってもよいし、７／８ターンであってもよい。
The coil conductors 28a to 28c are provided on the principal surfaces on the positive direction side in the z-axis direction of the insulator layers 26f to 26h, respectively. The
ビアホール導体ｂ１２〜ｂ１４は、絶縁体層２６ｆ〜２６ｈをｚ軸方向に貫通するように設けられており、ｚ軸方向に隣り合っているコイル導体２８同士を接続している。具体的には、ビアホール導体ｂ１２は、絶縁体層２６ｆをｚ軸方向に貫通し、コイル導体２８ａの下流端及びコイル導体２８ｂの上流端に接続されている。ビアホール導体ｂ１３は、絶縁体層２６ｇをｚ軸方向に貫通し、コイル導体２８ｂの下流端及びコイル導体２８ｃの上流端に接続されている。ビアホール導体ｂ１４は、絶縁体層２６ｈをｚ軸方向に貫通し、コイル導体２８ｃの下流端に接続されている。
The via-hole conductors b12 to b14 are provided so as to penetrate the insulator layers 26f to 26h in the z-axis direction, and connect the
引き出し導体３０ａ，３０ｂはそれぞれ、図４に示すように、コイル導体２８ａ〜２８ｃが設けられている絶縁体層２６ｆ〜２６ｈよりもｚ軸方向の正方向側に設けられている絶縁体層２６ｄ，２６ｅのｚ軸方向の正方向側の主面に設けられ、コイルＬに対して電気的に接続されている。具体的には、引き出し導体３０ａ，３０ｂは、ｚ軸方向から平面視したときに、コイル導体２８ａの上流端と重なっている。そして、ビアホール導体ｂ１１は、絶縁体層２６ｅをｚ軸方向に貫通し、引き出し導体３０ｂとコイル導体２８ａの上流端とに接続されている。更に、ビアホール導体Ｂ２は、絶縁体層２６ｄをｚ軸方向に貫通し、引き出し導体３０ａと引き出し導体３０ｂとに接続されている。これにより、ビアホール導体ｂ１１，Ｂ２は、引き出し導体３０ａ，３０ｂとコイルＬとを接続している。なお、本実施形態では、ビアホール導体ｂ１１とビアホール導体Ｂ２とは、ｚ軸方向から平面視したときに、重なるように設けられている。
As shown in FIG. 4, each of the
更に、引き出し導体３０ａ，３０ｂは、絶縁体層２６ｄ，２６ｅのｘ軸方向の負方向側の短辺に引き出されることにより、外部電極１４ａに接続されている。
Furthermore, the
引き出し導体３０ｃ，３０ｄはそれぞれ、図４に示すように、コイル導体２８ａ〜２８ｃが設けられている絶縁体層２６ｆ〜２６ｈよりもｚ軸方向の負方向側に設けられている絶縁体層２６ｉ，２６ｊのｚ軸方向の正方向側の主面に設けられ、コイルＬに対して電気的に接続されている。具体的には、引き出し導体３０ｃ，３０ｄは、ｚ軸方向から平面視したときに、コイル導体２８ｃの下流端と重なっている。そして、ビアホール導体Ｂ３は、絶縁体層２６ｉをｚ軸方向に貫通し、引き出し導体３０ｃと引き出し導体３０ｄとに接続されている。これにより、引き出し導体３０ｃ，３０ｄは、ビアホール導体ｂ１４に対して電気的に接続されている
As shown in FIG. 4, each of the
更に、引き出し導体３０ｃ，３０ｄは、絶縁体層２６ｉ，２６ｊのｘ軸方向の正方向側の短辺に引き出されることにより、外部電極１４ｂに接続されている。
Further, the
引き出し導体３２ａ，３２ｂはそれぞれ、図４に示すように、絶縁体層２６ｄ，２６ｅのｚ軸方向の正方向側の主面に設けられ、かつ、ｚ軸方向から平面視したときに、引き出し導体３０ｃ，３０ｄと一致した状態で重なっている。すなわち、引き出し導体３２ａ，３２ｂは、ｚ軸方向から平面視したときに、引き出し導体３０ｃ，３０ｄと同じ形状及び同じ位置に設けられている。ただし、引き出し導体３２ａ，３２ｂは、コイルＬには直接に接続されていないダミー導体である。
As shown in FIG. 4, each of the
引き出し導体３２ｃ，３２ｄは、図４に示すように、絶縁体層２６ｉ，２６ｊのｚ軸方向の正方向側の主面に設けられ、かつ、ｚ軸方向から平面視したときに、引き出し導体３０ａ，３０ｂと一致した状態で重なっている。すなわち、引き出し導体３２ｃ，３２ｄは、ｚ軸方向から平面視したときに、引き出し導体３０ａ，３０ｂと同じ形状及び同じ位置に設けられている。ただし、引き出し導体３２ｃ，３２ｄは、コイルＬには直接に接続されていないダミー導体である。
As shown in FIG. 4, the
ビアホール導体Ｂ１は、絶縁体層２６ｄをｚ軸方向に貫通し、引き出し導体３２ａと引き出し導体３２ｂとに接続されている。ビアホール導体Ｂ３は、絶縁体層２６ｉをｚ軸方向に貫通し、引き出し導体３０ｃと引き出し導体３０ｄとに接続されている。ビアホール導体Ｂ５は、絶縁体層２６ｊをｚ軸方向に貫通し、引き出し導体３０ｄに接続されている。ビアホール導体Ｂ１，Ｂ３，Ｂ５は、ｚ軸方向から平面視したときに重なるように設けられている。
The via-hole conductor B1 penetrates the
ビアホール導体Ｂ４は、絶縁体層２６ｉをｚ軸方向に貫通し、引き出し導体３２ｃと引き出し導体３２ｄとに接続されている。ビアホール導体Ｂ６は、絶縁体層２６ｊをｚ軸方向に貫通し、引き出し導体３２ｄに接続されている。ビアホール導体Ｂ２，Ｂ４，Ｂ６は、ｚ軸方向から平面視したときに重なるように設けられている。
The via-hole conductor B4 penetrates the insulator layer 26i in the z-axis direction and is connected to the
以上のような電子部品１０ｂでは、ビアホール導体Ｂ５，Ｂ６は、引き出し導体３０ｄ，３２ｄからｚ軸方向の負方向側に向かって突出した構造をとっている。
In the electronic component 10b as described above, the via-hole conductors B5 and B6 have a structure protruding from the
（効果）
以上のような構成を有する電子部品１０ｂは、電子部品１０ａと同じ作用効果を奏することができる。更に、電子部品１０ｂは、引き出し導体３０ａ，３０ｂが並列接続されていると共に、引き出し導体３０ｃ，３０ｄが並列接続されている。そのため、電子部品１０ｂの外部電極１４ａ，１４ｂ間の直流抵抗を低減することができる。なお、第２の実施形態に係る電子部品１０ｂの製造方法は、電子部品１０ａの製造方法と同様であるので、説明を省略する。
(effect)
The electronic component 10b having the above configuration can exhibit the same effects as the
なお、電子部品１０ｂにおいて、ビアホール導体Ｂ１〜Ｂ６は、必ずしも設けられていなくてもよい。 In the electronic component 10b, the via-hole conductors B1 to B6 are not necessarily provided.
（第３の実施形態）
次に、第３の実施形態に係る電子部品について図面を参照しながら説明する。図５は、第３の実施形態に係る電子部品１０ｃの積層体１２ｃの分解斜視図である。電子部品１０ｃの外観斜視図については、図１を援用する。
(Third embodiment)
Next, an electronic component according to a third embodiment will be described with reference to the drawings. FIG. 5 is an exploded perspective view of the
電子部品１０ｃは、図１及び図５に示すように、積層体１２ｃ、外部電極１４（１４ａ，１４ｂ）、引き出し導体４０（４０ａ〜４０ｄ），４２（４２ａ〜４２ｄ）（図１には図示せず）、コイル（回路素子）Ｌ１，Ｌ２（図１には図示せず）及びビアホール導体ｂ２１，ｂ２５，Ｂ７，Ｂ８（図１には図示せず）を備えている。積層体１２ｃは、直方体状をなしており、コイルＬ１，Ｌ２を内蔵している。外部電極１４ａは、ｘ軸方向の負方向側に位置する積層体１２ｃの側面に設けられている。外部電極１４ｂは、ｘ軸方向の正方向側に位置する積層体１２ｃの側面に設けられている。すなわち、外部電極１４ａ，１４ｂは、積層体１２ｃの互いに対向する側面に設けられている。
1 and 5, the electronic component 10c includes a
積層体１２ｃは、図５に示すように、絶縁体層３６（３６ａ〜３６ｐ）がｚ軸方向の正方向側からこの順に積層されてなる。絶縁体層３６は、磁性体材料（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト）からなり、長方形状をなしている。
As shown in FIG. 5, the
コイルＬ１は、図５に示すように、コイル導体（導体層）３８（３８ａ〜３８ｃ）及びビアホール導体ｂ２２〜ｂ２４により構成されている。より詳細には、コイルＬ１は、コイル導体３８ａ〜３８ｃ及びビアホール導体ｂ２２〜ｂ２４が接続されることにより構成されており、ｚ軸方向と平行なコイル軸を有する螺旋状のコイルである。 As shown in FIG. 5, the coil L1 includes a coil conductor (conductor layer) 38 (38a to 38c) and via hole conductors b22 to b24. More specifically, the coil L1 is configured by connecting the coil conductors 38a to 38c and the via-hole conductors b22 to b24, and is a spiral coil having a coil axis parallel to the z-axis direction.
コイル導体３８ａ〜３８ｃはそれぞれ、絶縁体層３６ｅ〜３６ｇのｚ軸方向の正方向側の主面上に設けられている。コイル導体３８はそれぞれ、互いに重なり合うことにより長方形状の環状の軌道Ｒを形成している線状導体である。すなわち、コイル導体３８は、前記軌道Ｒの１／４ターン分が切り欠かれた形状をなしている。以下では、コイル導体３８において、ｚ軸方向の正方向側から平面視したときに、反時計回りの上流側の端部を上流端とし、反時計回りの下流側の端部を下流端とする。なお、コイル導体３８のターン数は、３／４ターンに限らない。よって、コイル導体３８のターン数は、例えば、１／２ターンであってもよいし、７／８ターンであってもよい。
The coil conductors 38a to 38c are respectively provided on the principal surfaces on the positive side in the z-axis direction of the insulator layers 36e to 36g. Each of the
ビアホール導体ｂ２２〜ｂ２４は、絶縁体層３６ｅ〜３６ｇをｚ軸方向に貫通するように設けられており、ｚ軸方向に隣り合っているコイル導体３８同士を接続している。具体的には、ビアホール導体ｂ２２は、絶縁体層３６ｅをｚ軸方向に貫通し、コイル導体３８ａの下流端及びコイル導体３８ｂの上流端に接続されている。ビアホール導体ｂ２３は、絶縁体層３６ｆをｚ軸方向に貫通し、コイル導体３８ｂの下流端及びコイル導体３８ｃの上流端に接続されている。ビアホール導体ｂ２４は、絶縁体層３６ｇをｚ軸方向に貫通し、コイル導体３８ｃの下流端に接続されている。
The via-hole conductors b22 to b24 are provided so as to penetrate the insulator layers 36e to 36g in the z-axis direction, and connect the
引き出し導体４０ａはそれぞれ、図５に示すように、コイル導体３８ａ〜３８ｃが設けられている絶縁体層３６ｅ〜３６ｇよりもｚ軸方向の正方向側に設けられている絶縁体層３６ｄのｚ軸方向の正方向側の主面に設けられ、コイルＬ１に対して電気的に接続されている。具体的には、引き出し導体４０ａは、ｚ軸方向から平面視したときに、コイル導体３８ａの上流端と重なっている。そして、ビアホール導体ｂ２１は、絶縁体層３６ｄをｚ軸方向に貫通し、引き出し導体４０ａとコイル導体３８ａの上流端とに接続されている。これにより、ビアホール導体ｂ２１は、引き出し導体４０ａとコイルＬ１とを接続している。
As shown in FIG. 5, each of the lead conductors 40a has a z-axis of an
更に、引き出し導体４０ａは、絶縁体層３６ｄのｘ軸方向の負方向側の短辺に引き出されることにより、外部電極１４ａに接続されている。
Furthermore, the lead conductor 40a is connected to the external electrode 14a by being drawn out to the short side of the
引き出し導体４０ｂはそれぞれ、図５に示すように、コイル導体３８ａ〜３８ｃが設けられている絶縁体層３６ｅ〜３６ｇよりもｚ軸方向の負方向側に設けられている絶縁体層３６ｈのｚ軸方向の正方向側の主面に設けられ、コイルＬ１に対して電気的に接続されている。具体的には、引き出し導体４０ｂは、ｚ軸方向から平面視したときに、コイル導体３８ｃの下流端と重なっている。これにより、引き出し導体４０ｂは、ビアホール導体ｂ２４に対して電気的に接続されている。
As shown in FIG. 5, each of the lead conductors 40b has a z-axis of an insulator layer 36h provided on the negative side in the z-axis direction with respect to the insulator layers 36e to 36g provided with the coil conductors 38a to 38c. It is provided on the main surface on the positive direction side of the direction and is electrically connected to the coil L1. Specifically, the lead conductor 40b overlaps the downstream end of the
更に、引き出し導体４０ｂは、絶縁体層３６ｈのｘ軸方向の正方向側の短辺に引き出されることにより、外部電極１４ｂに接続されている。
Further, the lead conductor 40b is connected to the
引き出し導体４２ａは、図５に示すように、絶縁体層３６ｄのｚ軸方向の正方向側の主面に設けられ、かつ、ｚ軸方向から平面視したときに、引き出し導体４０ｂと一致した状態で重なっている。すなわち、引き出し導体４２ａは、ｚ軸方向から平面視したときに、引き出し導体４０ｂと同じ形状及び同じ位置に設けられている。ただし、引き出し導体４２ａは、コイルＬ１には直接に接続されていないダミー導体である。
As shown in FIG. 5, the lead conductor 42a is provided on the main surface on the positive side in the z-axis direction of the
引き出し導体４２ｂは、図５に示すように、絶縁体層３６ｈのｚ軸方向の正方向側の主面に設けられ、かつ、ｚ軸方向から平面視したときに、引き出し導体４０ａと一致した状態で重なっている。すなわち、引き出し導体４２ｂは、ｚ軸方向から平面視したときに、引き出し導体４０ａと同じ形状及び同じ位置に設けられている。
As shown in FIG. 5, the
コイルＬ２は、図５に示すように、コイル導体（導体層）３８（３８ｄ〜３８ｆ）及びビアホール導体ｂ２６〜ｂ２８により構成されている。より詳細には、コイルＬ２は、コイル導体３８ｄ〜３８ｆ及びビアホール導体ｂ２６〜ｂ２８が接続されることにより構成されており、ｚ軸方向と平行なコイル軸を有する螺旋状のコイルである。
As shown in FIG. 5, the coil L2 includes a coil conductor (conductor layer) 38 (38d to 38f) and via-hole conductors b26 to b28. More specifically, the coil L2 is formed by connecting
コイル導体３８ｄ〜３８ｆはそれぞれ、絶縁体層３６ｊ〜３６ｌのｚ軸方向の正方向側の主面上に設けられている。コイル導体３８はそれぞれ、互いに重なり合うことにより長方形状の環状の軌道Ｒを形成している線状導体である。すなわち、コイル導体３８は、前記軌道Ｒの１／４ターン分が切り欠かれた形状をなしている。以下では、コイル導体３８において、ｚ軸方向の正方向側から平面視したときに、反時計回りの上流側の端部を上流端とし、反時計回りの下流側の端部を下流端とする。なお、コイル導体３８のターン数は、３／４ターンに限らない。よって、コイル導体３８のターン数は、例えば、１／２ターンであってもよいし、７／８ターンであってもよい。
The
ビアホール導体ｂ２６〜ｂ２８は、絶縁体層３６ｊ〜３６ｌをｚ軸方向に貫通するように設けられており、ｚ軸方向に隣り合っているコイル導体３８同士を接続している。具体的には、ビアホール導体ｂ２６は、絶縁体層３６ｊをｚ軸方向に貫通し、コイル導体３８ｄの下流端及びコイル導体３８ｅの上流端に接続されている。ビアホール導体ｂ２７は、絶縁体層３６ｋをｚ軸方向に貫通し、コイル導体３８ｅの下流端及びコイル導体３８ｆの上流端に接続されている。ビアホール導体ｂ２８は、絶縁体層３６ｌをｚ軸方向に貫通し、コイル導体３８ｆの下流端に接続されている。
The via-hole conductors b26 to b28 are provided so as to penetrate the insulator layers 36j to 36l in the z-axis direction, and connect the
引き出し導体４０ｃは、図５に示すように、コイル導体３８ｄ〜３８ｆが設けられている絶縁体層３６ｊ〜３６ｌよりもｚ軸方向の正方向側に設けられている絶縁体層３６ｉのｚ軸方向の正方向側の主面に設けられ、コイルＬ２に対して電気的に接続されている。具体的には、引き出し導体４０ｃは、ｚ軸方向から平面視したときに、コイル導体３８ｄの上流端と重なっている。そして、ビアホール導体ｂ２５は、絶縁体層３６ｉをｚ軸方向に貫通し、引き出し導体４０ｃとコイル導体３８ｄの上流端とに接続されている。これにより、ビアホール導体ｂ２５は、引き出し導体４０ｃとコイルＬ２とを接続している。
As shown in FIG. 5, the
更に、引き出し導体４０ｃは、絶縁体層３６ｉのｘ軸方向の負方向側の短辺に引き出されることにより、外部電極１４ａに接続されている。
Furthermore, the
引き出し導体４０ｄは、図５に示すように、コイル導体３８ｄ〜３８ｆが設けられている絶縁体層３６ｊ〜３６ｌよりもｚ軸方向の負方向側に設けられている絶縁体層３６ｍのｚ軸方向の正方向側の主面に設けられ、コイルＬ２に対して電気的に接続されている。具体的には、引き出し導体４０ｄは、ｚ軸方向から平面視したときに、コイル導体３８ｆの下流端と重なっている。これにより、引き出し導体４０ｄは、ビアホール導体ｂ２８に対して電気的に接続されている。
As shown in FIG. 5, the
更に、引き出し導体４０ｄは、絶縁体層３６ｍのｘ軸方向の正方向側の短辺に引き出されることにより、外部電極１４ｂに接続されている。
Furthermore, the
引き出し導体４２ｃは、図５に示すように、絶縁体層３６ｉのｚ軸方向の正方向側の主面に設けられ、かつ、ｚ軸方向から平面視したときに、引き出し導体４０ｄと一致した状態で重なっている。すなわち、引き出し導体４２ｃは、ｚ軸方向から平面視したときに、引き出し導体４０ｄと同じ形状及び同じ位置に設けられている。ただし、引き出し導体４２ｃは、コイルＬ２には直接に接続されていないダミー導体である。
As shown in FIG. 5, the
引き出し導体４２ｄは、図５に示すように、絶縁体層３６ｍのｚ軸方向の正方向側の主面に設けられ、かつ、ｚ軸方向から平面視したときに、引き出し導体４０ｃと一致した状態で重なっている。すなわち、引き出し導体４２ｄは、ｚ軸方向から平面視したときに、引き出し導体４０ｃと同じ形状及び同じ位置に設けられている。ただし、引き出し導体４２ｄは、コイルＬ２には直接に接続されていないダミー導体である。
As shown in FIG. 5, the lead conductor 42d is provided on the main surface on the positive side in the z-axis direction of the
ビアホール導体Ｂ７は、絶縁体層３６ｈをｚ軸方向に貫通し、引き出し導体４０ｃと引き出し導体４２ｂとに接続されている。これにより、引き出し導体４０ｃと引き出し導体４２ｂとは並列接続されている。また、ビアホール導体Ｂ８は、絶縁体層３６ｍをｚ軸方向に貫通し、引き出し導体４２ｄに接続されている。ビアホール導体ｂ２１、Ｂ７，ｂ２５，Ｂ８は、ｚ軸方向から平面視したときに重なるように設けられている。これにより、絶縁体層３６ｄ、引き出し導体４０ａ，４２ａ及びビアホール導体ｂ２１と、絶縁体層３６ｈ、引き出し導体４０ｂ，４２ｂ及びビアホール導体Ｂ７と、絶縁体層３６ｉ、引き出し導体４０ｃ，４２ｃ及びビアホール導体ｂ２５と、絶縁体層３６ｍ、引き出し導体４０ｄ，４２ｄ及びビアホール導体Ｂ８とは、同じ構造をとっている。
The via-hole conductor B7 penetrates the insulator layer 36h in the z-axis direction and is connected to the
以上のような構成を有する電子部品１０ｃでは、コイルＬ１，Ｌ２が外部電極１４ａ，１４ｂ間に並列接続されている。
In the electronic component 10c having the above configuration, the coils L1 and L2 are connected in parallel between the
（効果）
以上のような構成を有する電子部品１０ｃは、電子部品１０ａと同じ作用効果を奏することができる。更に、電子部品１０ｃは、引き出し導体４２ｂ，４０ｃが並列接続されている。そのため、電子部品１０ｃの外部電極１４ａ，１４ｂ間の直流抵抗を低減することができる。なお、第３の実施形態に係る電子部品１０ｃの製造方法は、電子部品１０ａの製造方法と同様であるので、説明を省略する。
(effect)
The electronic component 10c having the above configuration can achieve the same operational effects as the
（第４の実施形態）
次に、第４の実施形態に係る電子部品について図面を参照しながら説明する。図６は、第４の実施形態に係る電子部品１０ｄの積層体１２ｄの分解斜視図である。電子部品１０ｄの外観斜視図については、図１を援用する。
(Fourth embodiment)
Next, an electronic component according to a fourth embodiment will be described with reference to the drawings. FIG. 6 is an exploded perspective view of the
電子部品１０ｄは、図１及び図６に示すように、積層体１２ｄ、外部電極１４（１４ａ，１４ｂ）、引き出し導体５０（５０ａ〜５０ｄ），５２（５２ａ〜５２ｄ）（図１には図示せず）、コイル（回路素子）Ｌ３，Ｌ４（図１には図示せず）及びビアホール導体ｂ３１，ｂ３４，Ｂ９，Ｂ１０（図１には図示せず）を備えている。積層体１２ｄは、直方体状をなしており、コイルＬ３，Ｌ４を内蔵している。外部電極１４ａは、ｘ軸方向の負方向側に位置する積層体１２ｄの側面に設けられている。外部電極１４ｂは、ｘ軸方向の正方向側に位置する積層体１２ｄの側面に設けられている。すなわち、外部電極１４ａ，１４ｂは、積層体１２ｄの互いに対向する側面に設けられている。
As shown in FIGS. 1 and 6, the
積層体１２ｄは、図６に示すように、絶縁体層４６（４６ａ〜４６ｎ）がｚ軸方向の正方向側からこの順に積層されてなる。絶縁体層４６は、磁性体材料（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト）からなり、長方形状をなしている。
As shown in FIG. 6, the
コイルＬ３は、図６に示すように、コイル導体（導体層）４８（４８ａ，４８ｂ）及びビアホール導体ｂ３２，ｂ３３により構成されている。より詳細には、コイルＬ３は、コイル導体４８ａ，４８ｂ及びビアホール導体ｂ３２，ｂ３３が接続されることにより構成されており、ｚ軸方向と平行なコイル軸を有する螺旋状のコイルである。
As shown in FIG. 6, the coil L3 includes a coil conductor (conductor layer) 48 (48a, 48b) and via-hole conductors b32, b33. More specifically, the coil L3 is configured by connecting
コイル導体４８ａ，４８ｂはそれぞれ、絶縁体層４６ｅ，４６ｆのｚ軸方向の正方向側の主面上に設けられている。コイル導体４８はそれぞれ、互いに重なり合うことにより長方形状の環状の軌道Ｒを形成している線状導体である。すなわち、コイル導体４８は、前記軌道Ｒの１／４ターン分が切り欠かれた形状をなしている。以下では、コイル導体４８において、ｚ軸方向の正方向側から平面視したときに、時計回りの上流側の端部を上流端とし、時計回りの下流側の端部を下流端とする。なお、コイル導体４８のターン数は、３／４ターンに限らない。よって、コイル導体４８のターン数は、例えば、１／２ターンであってもよいし、７／８ターンであってもよい。
The
ビアホール導体ｂ３２，ｂ３３は、絶縁体層４６ｅ，４６ｆをｚ軸方向に貫通するように設けられており、ｚ軸方向に隣り合っているコイル導体４８同士を接続している。具体的には、ビアホール導体ｂ３２は、絶縁体層４６ｅをｚ軸方向に貫通し、コイル導体４８ａの下流端及びコイル導体４８ｂの上流端に接続されている。ビアホール導体ｂ３３は、絶縁体層４６ｆをｚ軸方向に貫通し、コイル導体４８ｂの下流端に接続されている。
The via-hole conductors b32 and b33 are provided so as to penetrate the insulator layers 46e and 46f in the z-axis direction, and connect the
引き出し導体５０ａは、図６に示すように、コイル導体４８ａ，４８ｂが設けられている絶縁体層４６ｅ，４６ｆよりもｚ軸方向の正方向側に設けられている絶縁体層４６ｄのｚ軸方向の正方向側の主面に設けられ、コイルＬ３に対して電気的に接続されている。具体的には、引き出し導体５０ａは、ｚ軸方向から平面視したときに、コイル導体４８ａの上流端と重なっている。そして、ビアホール導体ｂ３１は、絶縁体層４６ｄをｚ軸方向に貫通し、引き出し導体５０ａとコイル導体４８ａの上流端とに接続されている。これにより、ビアホール導体ｂ３１は、引き出し導体５０ａとコイルＬ３とを接続している。
As shown in FIG. 6, the lead conductor 50a is formed in the z-axis direction of the
更に、引き出し導体５０ａは、絶縁体層４６ｄのｘ軸方向の正方向側の短辺に引き出されることにより、外部電極１４ｂに接続されている。
Furthermore, the lead conductor 50a is connected to the
引き出し導体５０ｂはそれぞれ、図６に示すように、コイル導体４８ａ，４８ｂが設けられている絶縁体層４６ｅ，４６ｆよりもｚ軸方向の負方向側に設けられている絶縁体層４６ｇのｚ軸方向の正方向側の主面に設けられ、コイルＬ３に対して電気的に接続されている。具体的には、引き出し導体５０ｂは、ｚ軸方向から平面視したときに、コイル導体４８ｂの下流端と重なっている。これにより、引き出し導体５０ｂは、ビアホール導体ｂ３３に対して電気的に接続されている。
As shown in FIG. 6, each of the
更に、引き出し導体５０ｂは、絶縁体層４６ｇのｘ軸方向の負方向側の短辺に引き出されることにより、外部電極１４ａに接続されている。
Furthermore, the
引き出し導体５２ａは、図６に示すように、絶縁体層４６ｄのｚ軸方向の正方向側の主面に設けられ、かつ、ｚ軸方向から平面視したときに、引き出し導体５０ｂと一致した状態で重なっている。すなわち、引き出し導体５２ａは、ｚ軸方向から平面視したときに、引き出し導体５０ｂと同じ形状及び同じ位置に設けられている。ただし、引き出し導体５２ａは、コイルＬ３には直接に接続されていないダミー導体である。
As shown in FIG. 6, the lead conductor 52a is provided on the main surface on the positive side in the z-axis direction of the
引き出し導体５２ｂは、図６に示すように、絶縁体層４６ｇのｚ軸方向の正方向側の主面に設けられ、かつ、ｚ軸方向から平面視したときに、引き出し導体５０ａと一致した状態で重なっている。すなわち、引き出し導体５２ｂは、ｚ軸方向から平面視したときに、引き出し導体５０ａと同じ形状及び同じ位置に設けられている。ただし、引き出し導体５２ｂは、コイルＬ３には直接に接続されていないダミー導体である。
As shown in FIG. 6, the
コイルＬ４は、図６に示すように、コイル導体（導体層）４８（４８ｃ，４８ｄ）及びビアホール導体ｂ３５，ｂ３６により構成されている。より詳細には、コイルＬ４は、コイル導体４８ｃ，４８ｄ及びビアホール導体ｂ３５，ｂ３６が接続されることにより構成されており、ｚ軸方向と平行なコイル軸を有する螺旋状のコイルである。
As shown in FIG. 6, the coil L4 includes a coil conductor (conductor layer) 48 (48c, 48d) and via-hole conductors b35, b36. More specifically, the coil L4 is configured by connecting
コイル導体４８ｃ，４８ｄはそれぞれ、絶縁体層４６ｉ，４６ｊのｚ軸方向の正方向側の主面上に設けられている。コイル導体４８はそれぞれ、互いに重なり合うことにより長方形状の環状の軌道Ｒを形成している線状導体である。すなわち、コイル導体４８は、前記軌道Ｒの１／４ターン分が切り欠かれた形状をなしている。以下では、コイル導体４８において、ｚ軸方向の正方向側から平面視したときに、反時計回りの上流側の端部を上流端とし、反時計回りの下流側の端部を下流端とする。なお、コイル導体４８のターン数は、３／４ターンに限らない。よって、コイル導体４８のターン数は、例えば、１／２ターンであってもよいし、７／８ターンであってもよい。
The
ビアホール導体ｂ３５，ｂ３６は、絶縁体層４６ｉ，４６ｊをｚ軸方向に貫通するように設けられており、ｚ軸方向に隣り合っているコイル導体４８同士を接続している。具体的には、ビアホール導体ｂ３５は、絶縁体層４６ｉをｚ軸方向に貫通し、コイル導体４８ｃの下流端及びコイル導体４８ｄの上流端に接続されている。ビアホール導体ｂ３６は、絶縁体層４６ｊをｚ軸方向に貫通し、コイル導体４８ｄの下流端に接続されている。
The via-hole conductors b35 and b36 are provided so as to penetrate the insulator layers 46i and 46j in the z-axis direction, and connect the
引き出し導体５０ｃはそれぞれ、図６に示すように、コイル導体４８ｃ，４８ｄが設けられている絶縁体層４６ｉ，４６ｊよりもｚ軸方向の正方向側に設けられている絶縁体層４６ｈのｚ軸方向の正方向側の主面に設けられ、コイルＬ４に対して電気的に接続されている。具体的には、引き出し導体５０ｃは、ｚ軸方向から平面視したときに、コイル導体４８ｃと重なっている。そして、ビアホール導体ｂ３４は、絶縁体層４６ｈをｚ軸方向に貫通し、引き出し導体５０ｃとコイル導体４８ｃとに接続されている。これにより、ビアホール導体ｂ３４は、引き出し導体５０ｃとコイルＬ４とを接続している。
As shown in FIG. 6, each of the
更に、引き出し導体５０ｃは、絶縁体層４６ｈのｘ軸方向の負方向側の短辺に引き出されることにより、外部電極１４ａに接続されている。
Furthermore, the
引き出し導体５０ｄはそれぞれ、図６に示すように、コイル導体４８ｃ，４８ｄが設けられている絶縁体層４６ｉ，４６ｊよりもｚ軸方向の負方向側に設けられている絶縁体層４６ｋのｚ軸方向の正方向側の主面に設けられ、コイルＬ４に対して電気的に接続されている。具体的には、引き出し導体５０ｄは、ｚ軸方向から平面視したときに、コイル導体４８ｄの下流端と重なっている。これにより、引き出し導体５０ｄは、ビアホール導体ｂ３６に対して電気的に接続されている。
As shown in FIG. 6, each of the
更に、引き出し導体５０ｄは、絶縁体層４６ｋのｘ軸方向の正方向側の短辺に引き出されることにより、外部電極１４ｂに接続されている。
Furthermore, the
引き出し導体５２ｃは、図６に示すように、絶縁体層４６ｈのｚ軸方向の正方向側の主面に設けられ、かつ、ｚ軸方向から平面視したときに、引き出し導体５０ｄと一致した状態で重なっている。すなわち、引き出し導体５２ｃは、ｚ軸方向から平面視したときに、引き出し導体５０ｄと同じ形状及び同じ位置に設けられている。ただし、引き出し導体５２ｃは、コイルＬ４には直接に接続されていないダミー導体である。
As shown in FIG. 6, the
引き出し導体５２ｄは、図６に示すように、絶縁体層４６ｋのｚ軸方向の正方向側の主面に設けられ、かつ、ｚ軸方向から平面視したときに、引き出し導体５０ｃと一致した状態で重なっている。すなわち、引き出し導体５２ｄは、ｚ軸方向から平面視したときに、引き出し導体５０ｃと同じ形状及び同じ位置に設けられている。ただし、引き出し導体５２ｄは、コイルＬ４には直接に接続されていないダミー導体である。
As shown in FIG. 6, the
ビアホール導体Ｂ９は、絶縁体層４６ｇをｚ軸方向に貫通し、引き出し導体５０ｂと引き出し導体５０ｃとに接続されている。これにより、引き出し導体５０ｂと引き出し導体５０ｃとは並列接続されている。また、ビアホール導体Ｂ１０は、絶縁体層４６ｋをｚ軸方向に貫通し、引き出し導体５２ｄに接続されている。ビアホール導体Ｂ９，ｂ３４，Ｂ１０は、ｚ軸方向から平面視したときに重なるように設けられている。これにより、絶縁体層４６ｇ、引き出し導体５０ｂ，５２ｂ及びビアホール導体Ｂ９と、絶縁体層４６ｈ、引き出し導体５０ｃ，５２ｃ及びビアホール導体ｂ３４と、絶縁体層４６ｋ、引き出し導体５０ｄ，５２ｄ及びビアホール導体Ｂ１０とは、同じ構造をとっている。
The via-hole conductor B9 penetrates the insulating
以上のような構成を有する電子部品１０ｄでは、コイルＬ３，Ｌ４が外部電極１４ａ，１４ｂ間に並列接続されている。
In the
（効果）
以上のような構成を有する電子部品１０ｄは、電子部品１０ａと同じ作用効果を奏することができる。更に、電子部品１０ｄは、引き出し導体５０ｂ，５０ｃが並列接続されている。そのため、電子部品１０ｄの外部電極１４ａ，１４ｂ間の直流抵抗を低減することができる。なお、第４の実施形態に係る電子部品１０ｄの製造方法は、電子部品１０ａの製造方法と同様であるので、説明を省略する。
(effect)
The
なお、電子部品１０ｄにおいて、ビアホール導体Ｂ９，Ｂ１０は、必ずしも設けられていなくてもよい。
In the
本発明は、電子部品及びその製造方法に有用であり、特性ばらつきの発生を抑制できる点において優れている。 The present invention is useful for an electronic component and a manufacturing method thereof, and is excellent in that the occurrence of characteristic variation can be suppressed.
Ｂ，Ｂ１〜Ｂ１０，ｂ１〜ｂ６，ｂ１１〜ｂ１４，ｂ２１〜ｂ２８，ｂ３１〜ｂ３６
ビアホール導体
Ｃ１，Ｃ２ 対角線
Ｃ３，Ｃ４ 直線
Ｌ，Ｌ１〜Ｌ４ コイル
Ｐ 交点
Ｒ 軌道
１０ａ〜１０ｄ 電子部品
１２ａ〜１２ｄ 積層体
１４ａ，１４ｂ 外部電極
１６ａ〜１６ｍ，２６ａ〜２６ｍ，３６ａ〜３６ｐ，４６ａ〜４６ｎ 絶縁体層
１８ａ〜１８ｅ，２８ａ〜２８ｃ，３８ａ〜３８ｆ，４８ａ〜４８ｄ コイル導体
２０ａ，２０ｂ，２２ａ，２２ｂ，３０ａ〜３０ｄ，３２ａ〜３２ｄ，４０ａ〜４０ｄ，４２ａ〜４２ｄ，５０ａ〜５０ｄ，５２ａ〜５２ｄ 引き出し導体
B, B1 to B10, b1 to b6, b11 to b14, b21 to b28, b31 to b36
Via hole conductor C1, C2 Diagonal line C3, C4 Straight line L, L1-L4 Coil P
Claims (7)
前記積層体の表面に設けられている第１の外部電極及び第２の外部電極と、
前記第１の絶縁体層上に設けられている第１の導体層により構成されている回路素子と、
前記第２の絶縁体層上に設けられている第２の導体層であって、前記回路素子に対して電気的に接続され、かつ、前記第１の外部電極に接続されている第２の導体層と、
前記第３の絶縁体層上に設けられている第３の導体層であって、前記回路素子に対して電気的に接続され、かつ、前記第２の外部電極に接続されている第３の導体層と、
前記第２の絶縁体層上に設けられ、かつ、積層方向から平面視したときに、前記第３の導体層と一致した状態で重なっている第４の導体層と、
前記第３の絶縁体層上に設けられ、かつ、積層方向から平面視したときに、前記第２の導体層と一致した状態で重なっている第５の導体層と、
を備えていること、
を特徴とする電子部品。 A stacked body in which the second insulator layer, the first insulator layer, and the third insulator layer are stacked in this order;
A first external electrode and a second external electrode provided on the surface of the laminate;
A circuit element constituted by a first conductor layer provided on the first insulator layer;
A second conductor layer provided on the second insulator layer, the second conductor layer being electrically connected to the circuit element and connected to the first external electrode; A conductor layer;
A third conductor layer provided on the third insulator layer, electrically connected to the circuit element and connected to the second external electrode; A conductor layer;
A fourth conductor layer that is provided on the second insulator layer and overlaps with the third conductor layer when viewed in plan from the stacking direction;
A fifth conductor layer provided on the third insulator layer and overlapping with the second conductor layer when viewed in plan from the stacking direction;
Having
Electronic parts characterized by
更に備えていること、
を特徴とする請求項１に記載の電子部品。 A first via-hole conductor provided in the second insulator layer and connecting the second conductor layer and the circuit element;
More
The electronic component according to claim 1.
更に備えていること、
を特徴とする請求項２に記載の電子部品。 A second via-hole conductor that is provided on the third insulator layer and overlaps the first via-hole conductor when viewed in plan from the stacking direction;
More
The electronic component according to claim 2.
前記第２のビアホール導体は、積層方向から平面視したときに、前記第３の絶縁体層の対角線の交点と重ならないように設けられていること、
を特徴とする請求項３に記載の電子部品。 The third insulator layer has a rectangular shape, and is provided below the first insulator layer in the stacking direction,
The second via-hole conductor is provided so as not to overlap an intersection of diagonal lines of the third insulator layer when viewed in plan from the stacking direction;
The electronic component according to claim 3.
前記複数の第１の導体層は、積層方向から平面視したときに、重なり合うことによって環状の軌道を形成しており、
前記第２の導体層及び前記第３の導体層は、積層方向から平面視したときに、複数の前記第１の導体層が重なり合っている部分と、重なっていること、
を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。 The circuit element is a spiral coil configured by connecting a plurality of the first conductor layers,
The plurality of first conductor layers form an annular track by overlapping when viewed in plan from the stacking direction,
The second conductor layer and the third conductor layer overlap with a portion where the plurality of first conductor layers overlap when viewed in plan from the stacking direction;
The electronic component according to claim 1, wherein:
を特徴とする請求項５に記載の電子部品。 The second conductor layer and the third conductor layer overlap with a portion where all the first conductor layers overlap when viewed in plan from the stacking direction;
The electronic component according to claim 5.
前記第１の絶縁体層、前記第２の絶縁体層及び前記第３の絶縁体層を準備する工程と、
前記第１の導体層を前記第１の絶縁体層上に形成する工程と、
前記第２の導体層及び前記第４の導体層を前記第２の絶縁体層上にマスクを介して形成する工程と、
前記第２の導体層及び前記第４の導体層の形成に用いた前記マスクを用いて、前記第３の導体層及び前記第５の導体層を前記第３の絶縁体層上に形成する工程と、
積層方向から平面視したときに、前記第２の導体層と前記第５の導体層とが重なり、かつ、前記第３の導体層と前記第４の導体層とが重なるように、前記第２の絶縁体層、前記第１の絶縁体層及び前記第３の絶縁体層をこの順に並べて積層して積層体を得る工程と、
前記積層体の表面に第１の外部電極及び第２の外部電極を形成する工程と、
を備えていること、
を特徴とする電子部品の製造方法。 A method of manufacturing an electronic component according to any one of claims 1 to 6,
Preparing the first insulator layer, the second insulator layer, and the third insulator layer;
Forming the first conductor layer on the first insulator layer;
Forming the second conductor layer and the fourth conductor layer on the second insulator layer through a mask; and
Forming the third conductor layer and the fifth conductor layer on the third insulator layer using the mask used for forming the second conductor layer and the fourth conductor layer; When,
The second conductor layer and the fifth conductor layer overlap each other, and the third conductor layer and the fourth conductor layer overlap each other when viewed in plan from the stacking direction. A step of obtaining a laminated body by laminating the first insulating layer, the first insulating layer, and the third insulating layer in this order; and
Forming a first external electrode and a second external electrode on the surface of the laminate;
Having
A method of manufacturing an electronic component characterized by the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009172836A JP5212299B2 (en) | 2009-07-24 | 2009-07-24 | Electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009172836A JP5212299B2 (en) | 2009-07-24 | 2009-07-24 | Electronic component and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011029362A JP2011029362A (en) | 2011-02-10 |
| JP5212299B2 true JP5212299B2 (en) | 2013-06-19 |
Family
ID=43637777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009172836A Active JP5212299B2 (en) | 2009-07-24 | 2009-07-24 | Electronic component and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5212299B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158244A (en) * | 2014-10-02 | 2016-11-23 | 三星电机株式会社 | chip assembly and manufacture method thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7318592B2 (en) * | 2020-06-16 | 2023-08-01 | 株式会社村田製作所 | common mode choke coil |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2607638Y2 (en) * | 1993-09-22 | 2002-03-04 | ティーディーケイ株式会社 | Multilayer chip inductance components |
| JP2001167965A (en) * | 1999-12-07 | 2001-06-22 | Koa Corp | Laminated chip component and manufacturing method therefor |
| JP2002305111A (en) * | 2001-04-05 | 2002-10-18 | Fdk Corp | Laminated inductor |
| JP2003209016A (en) * | 2002-01-15 | 2003-07-25 | Tdk Corp | Stacked inductor |
| JP2005101276A (en) * | 2003-09-25 | 2005-04-14 | Murata Mfg Co Ltd | Multilayer structure component and manufacturing method thereof |
| JP4312186B2 (en) * | 2005-09-30 | 2009-08-12 | Ｔｄｋ株式会社 | Inductor element |
| WO2007080680A1 (en) * | 2006-01-16 | 2007-07-19 | Murata Manufacturing Co., Ltd. | Method for manufacturing inductor |
-
2009
- 2009-07-24 JP JP2009172836A patent/JP5212299B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158244A (en) * | 2014-10-02 | 2016-11-23 | 三星电机株式会社 | chip assembly and manufacture method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011029362A (en) | 2011-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5614479B2 (en) | Coil parts manufacturing method | |
| JP5381956B2 (en) | Coil parts | |
| KR102193643B1 (en) | Multilayer coil component | |
| WO2012053439A1 (en) | Coil component and method for producing same | |
| KR101156987B1 (en) | Electronic component | |
| JP5644957B2 (en) | Electronic components | |
| KR20210013259A (en) | Multilayer coil component | |
| WO2015016079A1 (en) | Multilayer chip coil | |
| KR101593599B1 (en) | Method of manufacturing laminated inductor | |
| WO2012023315A1 (en) | Electronic component and method for manufacturing same | |
| JP2010062502A (en) | Electronic component, and electronic device equipped with the same | |
| JP2000182834A (en) | Laminate inductance element and manufacture thereof | |
| CN212461291U (en) | Laminated coil component | |
| JP5212299B2 (en) | Electronic component and manufacturing method thereof | |
| US9123465B2 (en) | Electronic component | |
| JP5553550B2 (en) | Electronic components | |
| JP2022191427A (en) | Lamination type coil component | |
| JP2005259774A (en) | Open magnetic circuit type laminated coil component | |
| JP4930228B2 (en) | Laminated electronic components | |
| JP5957895B2 (en) | Manufacturing method of electronic parts | |
| JP5637282B2 (en) | Electronic components | |
| JP2013258433A (en) | Electronic component | |
| JP5119837B2 (en) | Common mode noise filter | |
| JP2012060049A (en) | Electronic component | |
| JP2011091221A (en) | Electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120530 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130211 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5212299 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |