JP5210226B2 - Signal state notification device, change circuit function determination device, signal state notification method, and change circuit function determination method - Google Patents
Signal state notification device, change circuit function determination device, signal state notification method, and change circuit function determination method Download PDFInfo
- Publication number
- JP5210226B2 JP5210226B2 JP2009086355A JP2009086355A JP5210226B2 JP 5210226 B2 JP5210226 B2 JP 5210226B2 JP 2009086355 A JP2009086355 A JP 2009086355A JP 2009086355 A JP2009086355 A JP 2009086355A JP 5210226 B2 JP5210226 B2 JP 5210226B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- change
- state
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008859 change Effects 0.000 title claims description 193
- 238000000034 method Methods 0.000 title claims description 15
- 230000006870 function Effects 0.000 claims description 82
- 239000004065 semiconductor Substances 0.000 claims description 35
- 230000000630 rising effect Effects 0.000 claims description 16
- 230000003111 delayed effect Effects 0.000 claims description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 239000000872 buffer Substances 0.000 description 56
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 230000002950 deficient Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010998 test method Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- CQZCVYWWRJDZBO-UHFFFAOYSA-N diphenyliodanium;nitrate Chemical compound [O-][N+]([O-])=O.C=1C=CC=CC=1[I+]C1=CC=CC=C1 CQZCVYWWRJDZBO-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000009131 signaling function Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、信号状態報知装置、変化回路機能判定装置、信号状態報知方法、及び変化回路機能判定方法に係り、特に、半導体回路内から外部素子へ入力される入力信号の状態変化を緩やかに変化させて出力する変化回路が出力する当該入力信号の状態を報知する信号状態報知装置及び方法、及び、該変化回路が正常に機能しているか否かを判定する変化回路機能判定装置及び方法に関するものである。 The present invention relates to a signal state notification device, a change circuit function determination device, a signal state notification method, and a change circuit function determination method, and in particular, gently changes a state change of an input signal input from an inside of a semiconductor circuit to an external element. The present invention relates to a signal state notification device and method for notifying the state of the input signal output by the change circuit that outputs the signal, and a change circuit function determination device and method for determining whether or not the change circuit is functioning normally It is.
従来、半導体回路内に、該半導体回路内から外部素子へ入力されると共に立ち上がり又は立下りの状態変化が生ずる入力信号の該状態変化を緩やかに変化させて当該入力信号を出力する変化回路（出力バッファ）が用いられているものがある。 2. Description of the Related Art Conventionally, a change circuit (output) that gradually changes the state change of an input signal that is input to an external element from within the semiconductor circuit and causes a state change of rising or falling in the semiconductor circuit and outputs the input signal. Some buffers are used.
これは、半導体回路を実装するシステム基板上における半導体回路の信号出力先（外部にある素子）に、状態が急激に変化する上記入力信号を入力したのでは、外部素子に、インダクタンス等に影響してノイズ等のオーバードライブ等が発生してしまうことに鑑み、このような悪影響が及ばないようにするためである This is because if the above input signal whose state changes suddenly is input to the signal output destination (external element) of the semiconductor circuit on the system board on which the semiconductor circuit is mounted, the external element will be affected by inductance, etc. In view of the occurrence of noise overdrive, etc., to prevent such adverse effects
なお、このように、入力信号の該状態変化を緩やかに変化させる機能のことをスリューレート機能と一般的に言われている。 Note that the function of gradually changing the state change of the input signal is generally called a slew rate function.
そして、従来、スリューレート機能が正常に機能しているかを次のようにテストすることが行なわれている。 Conventionally, the following tests are performed to check whether the slew rate function is functioning normally.
まず、上記出力バッファの構成を図９に示す。出力バッファ(５００)は入力ピンとして、半導体回路内部に接続されるスリューレート設定信号SR(１０１)と入力信号I(１０２)を持ち、出力ピンとして、外部に接続される出力信号O(１０３)を持つ。スリューレート設定信号SR(１０１)と入力信号I(１０２)は、半導体回路の内部ロジックで使用する電源 COREVDDのレベルで出力バッファ(５００)に入力され、出力バッファ(５００)の内部にある出力ドライバ(１００)で入力信号(１０１,１０２)に応じた出力信号O(１０３)を、出力ドライバで使用する電源（外部ＩＦ電源）IOVDDのレベルで外部に出力する。 First, the configuration of the output buffer is shown in FIG. The output buffer (500) has a slew rate setting signal SR (101) and an input signal I (102) connected to the inside of the semiconductor circuit as input pins, and an output signal O (103) connected to the outside as an output pin. )have. The slew rate setting signal SR (101) and the input signal I (102) are input to the output buffer (500) at the level of the power supply COREVDD used in the internal logic of the semiconductor circuit, and are output in the output buffer (500). The driver (100) outputs an output signal O (103) corresponding to the input signal (101, 102) to the outside at the level of the power supply (external IF power supply) IOVDD used by the output driver.
次に、スリューレート機能の有無による動作の違いについて図１０にタイムチャートで示す。図１０に示すようにスリューレート機能を有効にした場合（Ｂ）は、無効にした場合（Ａ）と比べ、出力信号O(１０３)の立ち上がりを遅くすることができる。なお、立下りについても同様である。この機能を用いて信号波形の遷移（状態変化）を遅くする（緩やかにする）ことにより、出力ドライバ(１００)の能力に比べて、出力信号O(１０３)に接続される外部負荷容量が小さい場合に発生してしまうオーバードライブを低減することができる。 Next, FIG. 10 is a time chart showing the difference in operation depending on the presence or absence of the slew rate function. As shown in FIG. 10, when the slew rate function is enabled (B), the rise of the output signal O (103) can be delayed compared to when the slew rate function is disabled (A). The same applies to the falling. By using this function to delay (slow) the transition (state change) of the signal waveform, the external load capacitance connected to the output signal O (103) is smaller than the capability of the output driver (100). It is possible to reduce overdrive that occurs in some cases.
次に、半導体回路のテスト環境について図１１をもとに説明する。半導体回路(６００)にはn個の出力バッファがあり、１個の出力バッファに対して２個の保持回路を持つ回路構成となっている。保持回路１(２０１)は出力バッファ１(５０１)のスリューレート設定信号を保持する回路で、保持回路２(２０２)は出力バッファ１(５０１)の入力信号を保持する回路である。出力バッファ１(５０１)の出力信号は、LSIテスタ(７００)のピンDPIN１に接続され、出力バッファn(５０２)の出力信号は、LSIテスタ(７００)のピンDPINnに接続され、半導体回路(６００)の出力信号の全てをLSIテスタ(７００)でモニターできるテスト環境となっている。 Next, the test environment of the semiconductor circuit will be described with reference to FIG. The semiconductor circuit (600) has n output buffers, and has a circuit configuration having two holding circuits for one output buffer. A holding circuit 1 (201) is a circuit that holds a slew rate setting signal of the output buffer 1 (501), and a holding circuit 2 (202) is a circuit that holds an input signal of the output buffer 1 (501). The output signal of the output buffer 1 (501) is connected to the pin DPIN1 of the LSI tester (700), and the output signal of the output buffer n (502) is connected to the pin DPINn of the LSI tester (700). ), All the output signals can be monitored by the LSI tester (700).
LSIテスタ(７００)を用いたスリューレート機能の従来テスト手法について図１２をもとに説明する。 A conventional test method of the slew rate function using the LSI tester (700) will be described with reference to FIG.
スリューレート機能を無効にした状態（Ａ）で、出力バッファの出力信号の立ち上がりがIOVDDの１０％のレベルに達する時刻(T１)と、IOVDDの９０％のレベルに達する時刻(T２)をLSIテスタ(７００)のバイナリサーチ機能を使用して取得し、立ち上がり時間(Troff)を算出する。同様に、スリューレート機能を有効にした状態（Ｂ）で、出力バッファの出力信号の立ち上がりがIOVDDの１０％のレベルに達する時刻T１’, IOVDDの９０％のレベルに達する時刻T２’を取得し、立ち上がり時間(Tron)を算出する。 When the slew rate function is disabled (A), the time (T1) when the rising edge of the output signal of the output buffer reaches 10% level of IOVDD and the time (T2) when it reaches 90% level of IOVDD Obtained using the binary search function of the tester (700), and the rise time (Troff) is calculated. Similarly, when the slew rate function is enabled (B), the time T1 ′ when the rising edge of the output signal of the output buffer reaches 10% level of IOVDD and the time T2 ′ when the level of IOVDD reaches 90% are obtained. The rise time (Tron) is calculated.
算出したスリューレート機能無効時の立ち上がり時間(Troff)と有効時の立ち上がり時間(Tron)の差分(Tron−Troff)とテスト規格を比較することで、スリューレート機能が正常に動作しているかをテストする。なお、スリューレート機能は出力ドライバに対する負荷を設定信号に応じてON/OFFさせることで実現しているため、立ち上がり信号に対する動作が機能していれば、立下り信号についても正常に機能する。このため、立下り信号に対するテストは行わない。即ち、立ち上がり信号に対する機能確認のみで正常に機能するかどうかを判定することができる。 Whether the slew rate function is operating normally by comparing the test standard with the difference between the calculated rise time (Troff) when the slew rate function is disabled and the rise time (Tron) when it is enabled (Tron-Troff) To test. Since the slew rate function is realized by turning on / off the load on the output driver according to the setting signal, if the operation for the rising signal is functioning, the falling signal functions normally. For this reason, the test for the falling signal is not performed. In other words, it is possible to determine whether or not it functions normally only by checking the function with respect to the rising signal.
ところで、図１１に示すように、ＬＳＩテスタ７００では、各出力バッファに対して１つずつピンＤＰＩＮを備えているが、ピンＤＰＩＮの数に制限があり、制限数を超える多ピンの同時測定は不可能であることに鑑み、制限数を超える多ピンの同時測定を可能にする次の技術が提案されている（例えば特許文献１参照）。
As shown in FIG. 11, the
即ち、半導体回路からの出力信号と、外部から出力される、該半導体回路が正常に機能した場合に出力される出力信号の期待値の信号と、を各出力バッファに対応して設けられたＥＸＯＲ回路に入力し、各ＥＸＯＲ回路において２つの入力が一致する場合は、ＥＸＯＲ回路の出力は、論理値「０」であり、不一致の場合は「１」の信号を、ＮＯＲ回路に入力する。従って、各ＥＸＯＲゲ−トより少なくとも１つの論理値「１」が出力されれば、他のＥＸＯＲゲ−トの出力の論理値にかかわらず、ＮＯＲゲート７１の出力は論理値「０」となる。よって、ＮＯＲゲート７１の出力をテスタに入力すれば、この信号に基づき、複数の半導体回路の内に少なくとも１つが正常に機能していないと判定することができる。
In other words, an output signal from the semiconductor circuit and an expected value of the output signal that is output from the outside and output when the semiconductor circuit functions normally, are provided for each output buffer. When the two inputs coincide with each other in each EXOR circuit, the output of the EXOR circuit is a logical value “0”, and when they do not coincide, a signal “1” is inputted to the NOR circuit. Therefore, if at least one logical value “1” is output from each EXOR gate, the output of the
しかしながら、まず、スリューレート機能の上記従来のテスト手法では、LSIテスタ(７００)のバイナリサーチによる値を取得し、設定信号をＯＮにした場合の立ち上がり時間と、設定信号をＯＦＦにした場合の立ち上がり時間と、を計算し、その差を計算し、その差とテスト規格とを比較するようにしているので、テスト対象となる出力端子が１００本を超えるような半導体回路では、数秒から数十秒のテスト時間が必要となり、テストコストを大幅に増大させてしまう。 However, first, in the above conventional test method of the slew rate function, the value obtained by the binary search of the LSI tester (700) is acquired, the rise time when the setting signal is turned on, and the case when the setting signal is turned off. The rise time is calculated, the difference is calculated, and the difference is compared with the test standard. Therefore, in a semiconductor circuit having more than 100 output terminals to be tested, it is several seconds to several tens. Test time of 2 seconds is required, and the test cost is greatly increased.
また、上記特許文献１では、外部から、出力バッファが正常に機能した場合に出力される出力信号の期待値の信号をＥＸＯＲ回路に入力しなければならない。 Further, in Patent Document 1, an expected value signal of an output signal that is output when the output buffer functions normally must be input to the EXOR circuit from the outside.
本発明は、上記事実に鑑み成されたもので、外部からの信号を得なくとも変化回路が正常に機能しているか否かをより速く判定することが可能な信号状態報知装置、変化回路機能判定装置、信号状態報知方法、及び変化回路機能判定方法を提供することを目的とする。 The present invention has been made in view of the above facts, and is a signal state notification device and a change circuit function capable of determining more quickly whether or not the change circuit is functioning normally without obtaining an external signal. It is an object of the present invention to provide a determination device, a signal state notification method, and a change circuit function determination method.
上記目的を達成するために、請求項１記載の発明は、半導体回路内から外部素子へ入力されると共に立ち上がり又は立下りの状態変化が生ずる入力信号と、該入力信号の該状態変化を緩やかに変化させる指示を与える変化指示信号と、が入力され、該変化指示信号の入力に応じて該入力信号の該状態変化を緩やかに変化させて当該入力信号を出力する変化回路へ入力される前記入力信号が入力され、該入力信号に基づいて、前記入力信号の状態変化開始時から、前記変化回路が機能しないことにより前記入力信号に元々の状態変化が生じた直後と認められる時以後でかつ前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化し始めたと認められる前までの予め定められた時間が経過した経過時に、保持信号を発生させる保持信号発生手段と、前記変化回路から出力された前記入力信号と、前記保持信号発生手段により発生された前記保持信号と、が入力され、該保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の状態報知信号を出力する信号状態報知手段と、を備えている。 In order to achieve the above object, the invention according to claim 1 is an input signal that is input from an inside of a semiconductor circuit to an external element and causes a rising or falling state change, and the state change of the input signal is moderated. A change instruction signal that gives an instruction to change, and the input that is input to a change circuit that gradually changes the state change of the input signal according to the input of the change instruction signal and outputs the input signal A signal is input and, based on the input signal, after the start of the state change of the input signal, after the time when it is recognized immediately after the original state change has occurred in the input signal due to the change circuit not functioning, and When a predetermined time elapses before it is recognized that the state change of the input signal has started to change slowly due to the normal function of the change circuit, the holding signal is Holding signal generating means to be generated, the input signal output from the change circuit, and the holding signal generated by the holding signal generating means are input, and the input when the holding signal is input Signal state notifying means for holding the state of the input signal and outputting a state notifying signal in a state corresponding to the held state.
請求項２記載の発明は、請求項１記載の発明において、前記保持信号発生手段は、前記変化回路へ入力される前記入力信号を、前記予め定められた時間遅延させて出力することにより、前記経過時に、前記保持信号を発生させることを特徴とする。 According to a second aspect of the present invention, in the first aspect of the invention, the holding signal generating means outputs the input signal input to the change circuit with a delay of the predetermined time. The holding signal is generated at the elapse of time.
請求項３記載の発明は、複数の前記変化回路各々に対応して設けられた請求項１又は請求項２の複数の信号状態報知装置と、前記複数の信号状態報知装置各々の状態報知信号に基づいて、前記複数の変化回路の何れかが正常に機能していないか否かを示す判定信号を出力する判定信号出力手段と、を備えている。 According to a third aspect of the present invention, a plurality of signal state notification devices according to claim 1 or 2 provided corresponding to each of the plurality of change circuits and a state notification signal of each of the plurality of signal state notification devices. And a determination signal output means for outputting a determination signal indicating whether any of the plurality of change circuits is not functioning normally.
請求項４記載の発明は、半導体回路内から外部へ出力されると共に立ち上がり又は立下りの状態変化が生ずる入力信号と、該入力信号の該状態変化を緩やかに変化させる指示を与える変化指示信号と、が入力され、該変化指示信号の入力に応じて該入力信号の該状態変化を緩やかに変化させて当該入力信号を出力する変化回路へ入力される前記入力信号が入力され、該入力信号に基づいて、前記入力信号の状態変化開始時から、前記変化回路が機能しないことにより前記入力信号に元々の状態変化が生じた直後と認められる時以後でかつ前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化し始めたと認められる前までの予め定められた第１の時間が経過した第１の経過時に、第１の保持信号を発生させる第１の保持信号発生手段と、前記変化回路へ入力される前記入力信号の状態変化開始時から、前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化したと認められる予め定められた第２の時間が経過した第２の経過時に、第２の保持信号を発生させる第２の保持信号発生手段と、前記変化回路から出力された前記入力信号と、前記第１の保持信号発生手段により発生された前記第１の保持信号と、が入力され、該第１の保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の第１の状態報知信号を出力する第１の信号状態報知手段と、前記変化回路から出力された前記入力信号と、前記第２の保持信号発生手段により発生された前記第２の保持信号と、が入力され、該第２の保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の第２の状態報知信号を出力する第２の信号状態報知手段と、を備えている。 According to a fourth aspect of the present invention, there is provided an input signal that is output from the semiconductor circuit to the outside and causes a rising or falling state change, and a change instruction signal that gives an instruction to gently change the state change of the input signal. , And the input signal input to the change circuit that outputs the input signal by gradually changing the state change of the input signal according to the input of the change instruction signal is input to the input signal. Based on the fact that the change circuit functions normally after the start of the change of state of the input signal and after the time when it is recognized that the change of the input circuit has caused the original change of state due to the change circuit not functioning. A first holding signal is generated at a first time when a predetermined first time elapses before it is recognized that the state change of the input signal starts to change gently. It is recognized in advance that the state change of the input signal has been changed gently by the normal functioning of the change circuit from the start of the state change of the input signal inputted to the change circuit. A second holding signal generating means for generating a second holding signal when the predetermined second time has elapsed, the input signal output from the change circuit, and the first holding; The first holding signal generated by the signal generating means is input, and the state of the input signal when the first holding signal is input is held and corresponds to the held state First signal state notification means for outputting a first state notification signal of the state; the input signal output from the change circuit; and the second hold signal generated by the second hold signal generation means. And The second signal state that holds the state of the input signal when the second holding signal is input and outputs the second state notification signal in a state corresponding to the held state. And an informing means.
請求項５記載の発明は、請求項４記載の発明において、前記第１の保持信号発生手段は、前記変化回路へ入力される前記入力信号を、前記第１の時間遅延させて出力することにより、前記第１の経過時に、前記第１の保持信号を発生させ、前記第２の保持信号発生手段は、（ａ）前記変化回路へ入力される前記入力信号が入力可能に構成されかつ該入力された入力信号を前記第２の時間遅延させて出力することにより、または、（ｂ）前記第１の保持信号が入力されるように構成されかつ該入力された第１の保持信号を、前記第２の時間から前記第１の時間を減算した時間だけ遅延させて出力することにより、前記第２の経過時に、前記第２の保持信号を発生させることを特徴とする。 According to a fifth aspect of the present invention, in the fourth aspect of the present invention, the first holding signal generating means outputs the input signal input to the change circuit after delaying the first time. The first holding signal is generated when the first time elapses, and the second holding signal generating means is configured to (a) be able to input the input signal input to the change circuit and the input The delayed input signal is output after being delayed by the second time, or (b) the first hold signal is input and the input first hold signal is The second hold signal is generated when the second time elapses by outputting the output after being delayed by a time obtained by subtracting the first time from the second time.
請求項６記載の発明は、請求項４又は請求項５の複数の信号状態報知装置と、前記複数の信号状態報知装置各々の前記状態報知信号に基づいて、前記複数の変化回路の何れかが正常に機能していないか否かを示す判定信号を出力する判定信号出手段と、を備えている。 According to a sixth aspect of the present invention, any one of the plurality of change circuits is based on the plurality of signal state notification devices according to the fourth or fifth aspect and the state notification signal of each of the plurality of signal state notification devices. Determination signal output means for outputting a determination signal indicating whether or not it is functioning normally.
請求項７記載の発明は、半導体回路内から外部素子へ入力されると共に立ち上がり又は立下りの状態変化が生ずる入力信号と、該入力信号の該状態変化を緩やかに変化させる指示を与える変化指示信号と、が入力され、該変化指示信号の入力に応じて該入力信号の該状態変化を緩やかに変化させて当該入力信号を出力する変化回路へ入力される前記入力信号に基づいて、前記入力信号の状態変化開始時から、前記変化回路が機能しないことにより前記入力信号に元々の状態変化が生じた直後と認められる時以後でかつ前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化し始めたと認められる前までの予め定められた時間が経過した経過時に、保持信号発生手段が保持信号を発生させるステップと、前記変化回路から出力された前記入力信号と、前記保持信号発生手段により発生された前記保持信号と、が入力される信号状態報知手段が、該保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の状態報知信号を出力するステップと、を備えている。 According to a seventh aspect of the present invention, there is provided an input signal that is input from an inside of a semiconductor circuit to an external element and causes a rising or falling state change, and a change instruction signal that gives an instruction to gently change the state change of the input signal And the input signal based on the input signal that is input to the change circuit that outputs the input signal by gradually changing the state change of the input signal according to the input of the change instruction signal. The state of the input signal after the start of the state change after the time when it is recognized immediately after the original state change has occurred in the input signal due to the change circuit not functioning and the function of the change circuit normally. A step in which a holding signal generating means generates a holding signal when a predetermined time elapses before it is recognized that the change starts to change slowly; and the change The signal state notifying means to which the input signal output from the path and the holding signal generated by the holding signal generating means are input is the input signal that is input when the holding signal is input. And a step of outputting a state notification signal in a state corresponding to the held state.
請求項８記載の発明は、請求項７記載の発明において、前記保持信号発生手段は、前記変化回路へ入力される前記入力信号を、前記予め定められた時間遅延させて出力することにより、前記経過時に、前記保持信号を発生させることを特徴とする。 According to an eighth aspect of the present invention, in the invention according to the seventh aspect, the holding signal generating means outputs the input signal input to the change circuit with a delay of the predetermined time. The holding signal is generated at the elapse of time.
請求項９記載の発明は、複数の前記変化回路各々に対応して設けられた請求項７又は請求項８の複数の信号状態報知装置各々が、前記状態報知信号を出力するステップと、判定信号出力手段が、前記複数の信号状態報知装置各々の状態報知信号に基づいて、前記複数の変化回路の何れかが正常に機能していないか否かを示す判定信号を出力するステップと、を備えている。 According to a ninth aspect of the present invention, there is provided a step in which each of the plurality of signal state notification devices according to claim 7 or 8 provided corresponding to each of the plurality of change circuits outputs the state notification signal; And an output unit that outputs a determination signal indicating whether any of the plurality of change circuits is not functioning normally based on a state notification signal of each of the plurality of signal state notification devices. ing.
請求項１０記載の発明は、半導体回路内から外部へ出力されると共に立ち上がり又は立下りの状態変化が生ずる入力信号と、該入力信号の該状態変化を緩やかに変化させる指示を与える変化指示信号と、が入力され、該変化指示信号の入力に応じて該入力信号の該状態変化を緩やかに変化させて当該入力信号を出力する変化回路へ入力される前記入力信号が入力され、該入力信号に基づいて、前記入力信号の状態変化開始時から、前記変化回路が機能しないことにより前記入力信号に元々の状態変化が生じた直後と認められる時以後でかつ前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化し始めたと認められる前までの予め定められた第１の時間が経過した第１の経過時に、第１の保持信号発生手段が、第１の保持信号を発生させるステップと、前記変化回路へ入力される前記入力信号の状態変化開始時から、前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化したと認められる予め定められた第２の時間が経過した第２の経過時に、第２の保持信号発生手段が、第２の保持信号を発生させるステップと、前記変化回路から出力された前記入力信号と、前記第１の保持信号発生手段により発生された前記第１の保持信号と、が入力される第１の信号状態報知手段が、該第１の保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の第１の状態報知信号を出力するステップと、前記変化回路から出力された前記入力信号と、前記第２の保持信号発生手段により発生された前記第２の保持信号と、が入力される第２の信号状態報知手段が、該第２の保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の第２の状態報知信号を出力するステップと、を備えている。 According to a tenth aspect of the present invention, there is provided an input signal that is output from the semiconductor circuit to the outside and causes a rising or falling state change, and a change instruction signal that gives an instruction to gently change the state change of the input signal. , And the input signal input to the change circuit that outputs the input signal by gradually changing the state change of the input signal according to the input of the change instruction signal is input to the input signal. Based on the fact that the change circuit functions normally after the start of the change of state of the input signal and after the time when it is recognized that the change of the input circuit has caused the original change of state due to the change circuit not functioning. At the first lapse of a predetermined first time before it is recognized that the state change of the input signal has started to change gently, the first holding signal generating means includes: The state change of the input signal has changed gradually due to the normal functioning of the change circuit from the step of generating a holding signal of 1 and the state change start of the input signal input to the change circuit. A second holding signal generating means for generating a second holding signal at a second lapse of a predetermined second time allowed; and the input signal output from the change circuit; The first holding signal generated by the first holding signal generating means is inputted to the first signal state notifying means when the first holding signal is inputted. Holding the state of the input signal and outputting a first state notification signal in a state corresponding to the held state; the input signal output from the change circuit; and the second holding signal generating means And a second signal state notifying means for receiving the generated second holding signal holds the state of the inputted input signal when the second holding signal is input. Outputting a second state notification signal in a state corresponding to the held state.
請求項１１記載の発明は、請求項１０記載の発明において、前記第１の保持信号発生手段は、前記変化回路へ入力される前記入力信号を、前記第１の時間遅延させて出力することにより、前記第１の経過時に、前記第１の保持信号を発生させ、前記第２の保持信号発生手段は、（ａ）前記変化回路へ入力される前記入力信号が入力可能に構成されかつ該入力された入力信号を前記第２の時間遅延させて出力することにより、または、（ｂ）前記第１の保持信号が入力されるように構成されかつ該入力された第１の保持信号を、前記第２の時間から前記第１の時間を減算した時間だけ遅延させて出力することにより、前記第２の経過時に、前記第２の保持信号を発生させることを特徴とする。 According to an eleventh aspect of the present invention, in the tenth aspect of the invention, the first hold signal generating means outputs the input signal input to the change circuit with a delay of the first time. The first holding signal is generated when the first time elapses, and the second holding signal generating means is configured to (a) be able to input the input signal input to the change circuit and the input The delayed input signal is output after being delayed by the second time, or (b) the first hold signal is input and the input first hold signal is The second hold signal is generated when the second time elapses by outputting the output after being delayed by a time obtained by subtracting the first time from the second time.
請求項１２記載の発明は、請求項１０又は請求項１１の複数の信号状態報知装置各々が、前記状態報知信号を出力するステップと、判定信号出手段が、前記複数の信号状態報知装置各々の前記状態報知信号に基づいて、前記複数の変化回路の何れかが正常に機能していないか否かを示す判定信号を出力するステップと、を備えている。 According to a twelfth aspect of the present invention, each of the plurality of signal state notification devices according to the tenth or eleventh aspect outputs the state notification signal, and a determination signal output means is provided for each of the plurality of signal state notification devices. Outputting a determination signal indicating whether any of the plurality of change circuits is not functioning normally based on the state notification signal.
本発明によれば、変化回路から出力された入力信号（外部からの信号ではない）について、具体的に計算をするのではなく変化回路が正常か否かを判断することの可能な時の入力信号の状態を保持すると共に保持した状態に対応した状態の状態報知信号を出力しているので、外部からの信号を得なくとも変化回路が正常に機能しているか否かをより早く判定することができる、という効果を奏する。 According to the present invention, an input when it is possible to determine whether or not the change circuit is normal, instead of specifically calculating the input signal (not an external signal) output from the change circuit. Since the status notification signal of the state corresponding to the held state is output while holding the state of the signal, it is determined earlier whether the change circuit is functioning normally without obtaining an external signal. There is an effect that can be.
以下、本発明の好ましい実施の形態について図面を参照しながら詳細に説明する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.
本発明の実施の形態の構成を図１に示す。本実施の形態は、スリューレート機能が正常に動作するかどうかをファンクション的に、即ち、設定信号のＯＮ、ＯＦＦの切り替えではなく、出力バッファへの入力信号の状態に基づいて判定できる回路（信号状態報知回路（１００Ｎ１〜１００Ｎｎ））を半導体回路内に追加している。以下、本実施の形態で追加した回路に着目して回路構成を説明する。 The configuration of the embodiment of the present invention is shown in FIG. In the present embodiment, a circuit that can determine whether the slew rate function operates normally functionally, that is, based on the state of the input signal to the output buffer (not on / off of the setting signal) ( A signal state notification circuit (100N1 to 100Nn) is added in the semiconductor circuit. Hereinafter, the circuit configuration will be described focusing on the circuit added in the present embodiment.
本実施の形態の半導体回路６５０は、複数の出力バッファ１（５５０Ｎ１）〜出力バッファｎ（５５０Ｎｎ）（変化回路）と、各出力バッファ（５５０Ｎ１〜５５０Ｎｎ）に対応して設けられた信号状態報知回路（１００Ｎ１〜１００Ｎｎ）（信号状態報知装置）及び保持回路（２０１、２０２、２０３、２０４）と、信号状態報知回路（１００Ｎ１〜１００Ｎｎ）に対応して設けられたＡＮＤ回路２１５、２１６、保持回路Ｆ、Ｇ（２１７、２１８）と、を備えている。
The
なお、各出力バッファ（５５０Ｎ１〜５５０Ｎｎ）及び各信号状態報知回路（１００Ｎ１〜１００Ｎｎ）はそれぞれ同一の構成であるので、以下、出力バッファ（５５０Ｎ１）及び信号状態報知回路（１００Ｎ１）のみ説明し、他の説明を省略する。 Since each output buffer (550N1 to 550Nn) and each signal state notification circuit (100N1 to 100Nn) have the same configuration, only the output buffer (550N1) and the signal state notification circuit (100N1) will be described below. The description of is omitted.
本実施の形態の出力バッファ(５５０Ｎ１)は、出力信号(３０３)をレベルシフト(LS)して内部に出力する経路を備えている。即ち、スリューレート設定信号SR(１０１)と入力信号I(１０２)は、半導体回路の内部ロジックで使用する電源COREVDD（例えば、１.２Ｖ）のレベルで出力バッファ(５００)に入力され、出力バッファ(５００)の内部にある出力ドライバ(１００)で入力信号(３０１,３０２)に応じた出力信号(３０３)を、出力ドライバで使用する電源（外部ＩＦ電源）IOVDDのレベル（例えば、３.３Ｖ）で外部に出力する。 The output buffer (550N1) of the present embodiment has a path for level-shifting (LS) the output signal (303) and outputting it to the inside. That is, the slew rate setting signal SR (101) and the input signal I (102) are input to the output buffer (500) at the level of the power supply COREVDD (for example, 1.2 V) used in the internal logic of the semiconductor circuit, and output. The output signal (303) corresponding to the input signal (301, 302) is output from the output driver (100) in the buffer (500) to the power supply (external IF power supply) IOVDD level (for example, 3. 3V) and output to the outside.
出力バッファ１(５５０Ｎ１)の出力信号ＣＯ(３０４)は、信号状態報知回路１００Ｎ１の保持回路３(２１２)（信号状態保持手段、第１の信号状態保持手段）のD端子と、保持回路４(２１３) （第２の信号状態保持手段）のD端子に接続されている。出力バッファ１(５５０Ｎ１)に入力される入力信号I(３０２)は、遅延回路１(２１０) （保持信号発生手段、第１の保持信号発生手段）にも接続され、遅延回路１(２１０)の出力信号(３０５)は、保持回路３(２１２)のクロック端子と遅延回路２(２１１)（第２の保持信号発生手段）に接続され、遅延回路２(２１１)の出力信号(３０６)は、保持回路４(２１３)のクロック端子に接続されている。保持回路３(２１２)の出力信号(３０７)と保持回路４(２１３)の出力信号(３０８)はそれぞれ、片側が反転入力のＡＮＤ回路(２１４)と２入力のＡＮＤ回路(２１９)に接続されている。 The output signal CO (304) of the output buffer 1 (550N1) is connected to the D terminal of the holding circuit 3 (212) (signal state holding means, first signal state holding means) of the signal state notification circuit 100N1 and the holding circuit 4 ( 213) It is connected to the D terminal of (second signal state holding means). The input signal I (302) input to the output buffer 1 (550N1) is also connected to the delay circuit 1 (210) (holding signal generating means, first holding signal generating means), and the delay circuit 1 (210) The output signal (305) is connected to the clock terminal of the holding circuit 3 (212) and the delay circuit 2 (211) (second holding signal generating means), and the output signal (306) of the delay circuit 2 (211) is It is connected to the clock terminal of the holding circuit 4 (213). The output signal (307) of the holding circuit 3 (212) and the output signal (308) of the holding circuit 4 (213) are respectively connected to an AND circuit (214) having an inverting input and an AND circuit (219) having two inputs. ing.
なお、遅延回路は、例えば、バッファを積み重ねたり、ＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を使用したりして、構成することができる。 The delay circuit can be configured by stacking buffers or using a DLL (Delay Locked Loop) circuit, for example.
ＡＮＤ回路(２１４)の出力信号Det(３０９)は、その他の出力バッファに対応する出力信号Det(３１５)とともにn個の入力を持つＡＮＤ回路(２１５)に入力され、ＡＮＤ回路(２１９)の出力信号UnDet(３１４)は、その他の出力バッファ５５０Ｎ２〜５５０Ｎｎに対応する出力信号UnDet(３１６)とともにn個の入力を持つＡＮＤ回路(２１６)に入力される。 The output signal Det (309) of the AND circuit (214) is input to the AND circuit (215) having n inputs together with the output signal Det (315) corresponding to the other output buffers, and the output of the AND circuit (219). The signal UnDet (314) is input to an AND circuit (216) having n inputs together with the output signal UnDet (316) corresponding to the other output buffers 550N2 to 550Nn.
ＡＮＤ回路(２１５)の出力信号(３１０)は、保持回路Ｆ(２１７)のD端子に接続され、その出力信号(３１２)は、全ての出力バッファが正常にスリューレート機能を有効にできるかどうかを示す信号として外部端子、またはCPUへのリードデータとして送出される。 The output signal (310) of the AND circuit (215) is connected to the D terminal of the holding circuit F (217), and the output signal (312) indicates that all the output buffers can normally enable the slew rate function. A signal indicating whether or not is sent as an external terminal or read data to the CPU.
ＡＮＤ回路(２１６)の出力信号(３１１)は、保持回路Ｇ(２１８)のD端子に接続され、保持回路Ｇ(２１８)の出力信号(３１３)は、全ての出力バッファが正常にスリューレート機能を無効にできるかどうかを示す信号として外部端子、またはCPUへのリードデータとして送出される。なお、ＡＮＤ回路２１４、２１５、２１６、２１９、保持回路Ｆ（２１７）、及び保持回路Ｇ（２１８）は、本発明の判定信号出力手段を構成する。
The output signal (311) of the AND circuit (216) is connected to the D terminal of the holding circuit G (218), and the output signal (313) of the holding circuit G (218) is normally slewed by all output buffers. A signal indicating whether the function can be disabled is sent as an external terminal or read data to the CPU. The AND
保持回路３(２１２)と保持回路４(２１３)以外の保持回路のクロック端子には内部のシステムクロックclkが接続され、全ての保持回路の初期値は、テスト開始時に印加されるシステムリセットによりLow(信号が立ち下がった状態）となる。 The internal system clock clk is connected to the clock terminals of the holding circuits other than the holding circuit 3 (212) and the holding circuit 4 (213), and the initial values of all the holding circuits are set to low by a system reset applied at the start of the test. (Signal fall state).
本発明の第１の実施の形態の動作タイムチャートを図２及び図３に示す。まず、図２を参照して、スリューレート機能が無効な場合の動作について説明する。 An operation time chart of the first embodiment of the present invention is shown in FIGS. First, an operation when the slew rate function is disabled will be described with reference to FIG.
テストパタンにより保持回路２(２０２)に値を設定し、出力バッファ１(５５１)に入力される入力信号I(３０２)をLowからHigh（立ち上がった状態）に遷移（状態変化）させる(時刻T１)。 A value is set in the holding circuit 2 (202) by the test pattern, and the input signal I (302) input to the output buffer 1 (551) is changed (changed) from Low to High (rise state) (time T1). ).
入力信号I(３０２)の遷移に応じて出力信号O(３０３)がLowからHighに遷移する(時刻T２)。このとき、スリューレート機能が無効のため、有効の場合と比べ、出力信号の立ち上がりは速くなる。 In response to the transition of the input signal I (302), the output signal O (303) transitions from Low to High (time T2). At this time, since the slew rate function is invalid, the rise of the output signal is faster than when the slew rate function is valid.
さらに、出力信号O(３０３)の遷移に応じて、内部に折り返す信号ＣＯ(３０４)がLowからHighに遷移する(時刻T３)。 Further, in response to the transition of the output signal O (303), the signal CO (304) that is turned inside transitions from Low to High (time T3).
遅延回路１(２１０)では、入力信号I(３０２)の元々の状態変化が開始したとき（Ｔ１）から、スリューレート機能が無効の場合に、入力信号I(３０２)の元々の状態変化が生じた直後と認められる時以後でかつスリューレート機能が有効の場合に、入力信号I(３０２)が緩やかに変化し始めたと認められる前までの予め定められた時間（第１の時間）が経過した時（Ｔ４）に出力信号が出力されるように、入力信号I(３０２)を遅延させて、出力信号３０５（第１の保持信号）として、保持回路３（２１２）に出力する。なお、入力信号I(３０２)の元々の状態変化が開始したときから上記第１の時間が経過したときが第１の経過時である。 In the delay circuit 1 (210), when the original state change of the input signal I (302) starts (T1), when the slew rate function is disabled, the original state change of the input signal I (302) is changed. A predetermined time (first time) before the time when it is recognized that the input signal I (302) starts to change slowly after the time when it is recognized that it immediately occurs and the slew rate function is effective The input signal I (302) is delayed so that the output signal is output when it has elapsed (T4), and is output to the holding circuit 3 (212) as the output signal 305 (first holding signal). The first elapsed time is when the first time elapses from when the original state change of the input signal I (302) starts.
なお、図１に示す例では、遅延回路１(２１０)は、入力信号I(３０２)を、入力信号I(３０２)の元々の状態変化が開始したとき（Ｔ１）から、スリューレート機能が無効の場合に、入力信号I(３０２)の元々の状態変化が生じた直後と認められる時（Ｔ４）までの予め定められた時間遅延させて、出力信号３０５（第１の保持信号）として、保持回路３（２１２）に出力している（時刻Ｔ４）。 In the example shown in FIG. 1, the delay circuit 1 (210) has an input signal I (302) that has a slew rate function when the original state change of the input signal I (302) starts (T 1). When the input signal I (302) is invalid, the output signal 305 (first holding signal) is delayed by a predetermined time until it is recognized that the input signal I (302) has just changed its state (T4). It is output to the holding circuit 3 (212) (time T4).
ここで、入力信号I(３０２)の元々の状態変化が生じた直後と認められる時としては、入力信号I(３０２)に対応する出力信号ＣＯ（３０４）が、例えば、９０％立ち上がった時である。 Here, the time when it is recognized that the original state change of the input signal I (302) has occurred is when the output signal CO (304) corresponding to the input signal I (302) rises, for example, by 90%. is there.
また、スリューレート機能が有効の場合に、入力信号I(３０２)が緩やかに変化し始めたと認められる前までとしては、出力信号ＣＯ(３０４)が、例えば、１０％立ち上がるまでである。 In addition, when the slew rate function is valid, before the input signal I (302) is recognized to begin to change gently, the output signal CO (304) rises, for example, by 10%.
これらの出力信号ＣＯ(３０４）が、９０％立ち上がった時や、１０％立ち上がるまでの時や、上記第１の時間は、予め実験や理論的に認識することができる。 When the output signal CO (304) rises by 90% or until it rises by 10%, the first time can be recognized experimentally or theoretically in advance.
遅延回路２(２１１)では、入力信号I(３０２)の元々の状態変化が開始したときから、スリューレート機能が有効の場合に、入力信号I(３０２)が緩やかに変化したと認められる予め定められた時間（第２の時間）が経過した時（第２の経過時）に、出力信号３０６（第２の保持信号）として、保持回路４（２１３）に出力する。図１に示す例では、入力信号I(３０２)が緩やかに変化した直後と認められる時を上記第２の経過時としている。 In the delay circuit 2 (211), when the slew rate function is valid from when the original state change of the input signal I (302) starts, it is recognized in advance that the input signal I (302) has changed gradually. When a predetermined time (second time) elapses (second time), an output signal 306 (second holding signal) is output to the holding circuit 4 (213). In the example shown in FIG. 1, the time when the input signal I (302) is recognized as being immediately after the gradual change is set as the second elapsed time.
ここで、入力信号I(３０２)が緩やかに変化した直後と認められる時としては、出力信号ＣＯ(３０４)が、例えば、９０％立ち上がった直後である。 Here, the time when it is recognized that the input signal I (302) has just changed gently is immediately after the output signal CO (304) has risen by 90%, for example.
上記のように、出力信号ＣＯ（３０４）が９０％立ち上がった時、上記第２の時間は、予め実験や理論的に認識することができる。 As described above, when the output signal CO (304) rises by 90%, the second time can be recognized experimentally or theoretically in advance.
そして、図１の例では、遅延回路２(２１１)は、出力信号３０５を、上記第２の時間から上記第１の時間を減算した時間、遅延させて、出力信号３０６として、保持回路４（２１３）に出力している（時刻Ｔ５）。
In the example of FIG. 1, the delay circuit 2 (211) delays the
保持回路３（２１２）は、遅延回路１(２１０)の出力信号(３０５)の立ち上がりで、内部に折り返す信号ＣＯ(３０４)を取得し(時刻T６)、保持回路４（２１３）は、遅延回路２(２１１)の出力信号(３０６)の立ち上がりで、内部に折り返す信号ＣＯ(３０４)を取得する(時刻T７)。 The holding circuit 3 (212) acquires the signal CO (304) that turns back at the rising edge of the output signal (305) of the delay circuit 1 (210) (time T6), and the holding circuit 4 (213) 2 (211), the signal CO (304) turning back inside is obtained at the rise of the output signal (306) (time T7).
なお、スリューレート機能が無効の場合、上記時刻Ｔ４では、出力信号ＣＯ（３０４）は立ち上がっており、時刻Ｔ６における保持回路３（２１２）からの出力信号３０７の状態がHighであれば、スリューレート機能が無効であると判定することができる。
If the slew rate function is disabled, the output signal CO (304) rises at time T4, and if the state of the
保持回路３(２１２)の出力信号(３０７)と保持回路４(２１３)の出力信号(３０８)の論理により、ＡＮＤ回路(２１９)の出力信号UnDet(３１４)がHighになる(時刻T８)。なお、スリューレート機能が無効の場合、ＡＮＤ回路（２１４）の出力信号Det（３０９）はLow状態のままである。 Due to the logic of the output signal (307) of the holding circuit 3 (212) and the output signal (308) of the holding circuit 4 (213), the output signal UnDet (314) of the AND circuit (219) becomes High (time T8). When the slew rate function is disabled, the output signal Det (309) of the AND circuit (214) remains in the low state.
その他の信号状態報知回路１００Ｎ２〜１００Ｎｎの対応する出力バッファ１００Ｎ２〜１００Ｎｎに対しても並列して同様の動作を行い、正常に全ての出力バッファのスリューレート機能が無効になっている場合は、ＡＮＤ回路(２１６)の出力信号(３１１)がHighになり、その信号を保持回路Ｇ(２１８)でシステムクロックclkの立ち上がりで取得し、保持回路Ｇ(２１８)の出力信号(３１３)がHigh状態になる(時刻T９)。なお、正常に全ての出力バッファのスリューレート機能が無効になっている場合は、ＡＮＤ回路（２１５）の出力信号（３１０）はLow状態のままであり、保持回路Ｆ（２１７）の出力信号はLow状態のままである。 When the same operation is performed in parallel with the corresponding output buffers 100N2 to 100Nn of the other signal state notification circuits 100N2 to 100Nn, and the slew rate function of all the output buffers is normally disabled, The output signal (311) of the AND circuit (216) becomes High, the signal is acquired by the holding circuit G (218) at the rising edge of the system clock clk, and the output signal (313) of the holding circuit G (218) is in the High state. (Time T9). When the slew rate function of all output buffers is normally disabled, the output signal (310) of the AND circuit (215) remains in the low state, and the output signal of the holding circuit F (217). Remains low.
次に、図３を参照して、スリューレート機能が有効な場合の動作について前述した無効な場合の動作と異なる点に着目して説明する。 Next, the operation when the slew rate function is valid will be described with reference to FIG. 3 while focusing on the difference from the above-described invalid operation.
出力バッファ１(５５０Ｎ１)のスリューレート機能が有効なため、出力信号O(３０３)の立ち上がりが遅くなり(時刻T２’)、これに伴って、内部に折り返す信号ＣＯ(３０４)の立ち上がりが遅くなる(時刻T３’)。 Since the slew rate function of the output buffer 1 (550N1) is effective, the rise of the output signal O (303) is delayed (time T2 ′), and accordingly, the rise of the signal CO (304) that turns back is delayed. (Time T3 ').
遅延回路１(２１０)と遅延回路２(２１１)の遅延量は前述の通りであり、保持回路３(２１２)のクロック信号、すなわち遅延回路１(２１０)の出力信号(３０５)が立上ったタイミング(時刻T４’)では、内部に折り返す信号ＣＯ(３０４)はまだLowのままであり、保持回路３(２１２)の出力信号(３０７)はLowのままとなる(時刻T６’)。よって、時刻Ｔ６′における保持回路３（２１２）の出力信号（３０７）がLow状態であれば、スリューレート機能が有効であると判定することができる。 The delay amounts of the delay circuit 1 (210) and the delay circuit 2 (211) are as described above, and the clock signal of the holding circuit 3 (212), that is, the output signal (305) of the delay circuit 1 (210) rises. At the same timing (time T4 ′), the signal CO (304) turned back still remains low, and the output signal (307) of the holding circuit 3 (212) remains low (time T6 ′). Therefore, if the output signal (307) of the holding circuit 3 (212) at the time T6 ′ is in the low state, it can be determined that the slew rate function is effective.
一方、保持回路４(２１３)のクロック信号、すなわち遅延回路２(２１１)の出力信号(３０６)が立上ったタイミング(時刻T５’)では、内部に折り返す信号ＣＯ(３０４)はすでにHighに立上っており、保持回路４(２１３)の出力信号(３０８)はHighになる(時刻T７’)。 On the other hand, at the timing (time T5 ′) when the clock signal of the holding circuit 4 (213), that is, the output signal (306) of the delay circuit 2 (211) rises, the signal CO (304) that returns to the inside is already high. The output signal (308) of the holding circuit 4 (213) becomes High (time T7 ′).
保持回路３(２１２)の出力信号(３０７)と保持回路４(２１３)の出力信号(３０８)の論理により、ＡＮＤ回路(２１４)の出力信号Det(３０９)がHighになる(時刻T８’)。なお、スリューレート機能が有効であれば、保持回路３（２１２）の出力信号（３０７）は、Low状態のままである。よって、ＡＮＤ回路（２１９）の信号Undet（３１４）はLow状態のままである。 Due to the logic of the output signal (307) of the holding circuit 3 (212) and the output signal (308) of the holding circuit 4 (213), the output signal Det (309) of the AND circuit (214) becomes High (time T8 ′). . If the slew rate function is valid, the output signal (307) of the holding circuit 3 (212) remains in the low state. Therefore, the signal Undet (314) of the AND circuit (219) remains in the low state.
その他の信号状態報知回路１００Ｎ２〜１００Ｎｎの対応する出力バッファ１００Ｎ２〜１００Ｎｎに対しても並列して同様の動作を行い、正常に全ての出力バッファのスリューレート機能が有効になっている場合は、ＡＮＤ回路(２１５)の出力信号(３１０)がHighになり、その信号を保持回路Ｆ(２１７)でシステムクロックclkの立ち上がりで取得し、保持回路Ｆ(２１７)の出力信号(３１２)がHighになる(時刻T９’)。なお、保持回路Ｇ（２１８）の出力信号はLow状態のままである。 When the same operation is performed in parallel with the corresponding output buffers 100N2 to 100Nn of the other signal state notification circuits 100N2 to 100Nn, and the slew rate function of all the output buffers is normally enabled, The output signal (310) of the AND circuit (215) becomes High, the signal is acquired at the rising edge of the system clock clk by the holding circuit F (217), and the output signal (312) of the holding circuit F (217) becomes High. (Time T9 '). Note that the output signal of the holding circuit G (218) remains low.
このように本実施の形態では、まず、前提として、上記時刻Ｔ６における保持回路３（２１２）の出力信号（３０７）の状態をみれば、テスト対象の出力バッファのスリューレート機能が有効なのか無効なのかを判定することができる。 Thus, in this embodiment, first, as a premise, if the state of the output signal (307) of the holding circuit 3 (212) at the time T6 is examined, is the slew rate function of the output buffer to be tested effective? It can be determined whether it is invalid.
また、本実施の形態では、スリューレート信号SRが“High”の時、出力バッファで正常にスリューレート機能が動いていれば出力信号312が“High”になり、半導体回路６５０が良品と、出力バッファで正常にスリューレート機能が動いていなければ出力信号312が“Low”になり、半導体回路６５０が不良品と、判定される。
Further, in this embodiment, when the slew rate signal SR is “High”, the
一方、スリューレート信号SRが“Low”の時、出力信号313が“High”の場合には、半導体回路６５０が良品と、出力信号313が“Low”の場合には、半導体回路６５０が不良品と、判定される。
On the other hand, when the slew rate signal SR is “Low”, if the
ところで、本実施の形態のスリューレート機能テストは、量産出荷の際に行うテストするようにしてもよい。スリューレート機能が正常に作用していない出力バッファが１つでも見つかった場合は、その量産デバイスは不良と判断される。つまり、本実施の形態の回路を設けることで、各量産デバイスがスリューレート機能において、全てのバッファが正常に動く良品なのか、それとも、何れか１つでもバッファが正常に動かない不良品なのかを判断し、量産品を選別することができる。即ち、本実施の形態に係る装置は、量産出荷の際に、短時間で良品のみを選別することを可能とする。 By the way, the slew rate function test of the present embodiment may be performed at the time of mass production shipment. If even one output buffer in which the slew rate function is not functioning normally is found, the mass production device is determined to be defective. In other words, by providing the circuit of the present embodiment, each mass production device is a non-defective product in which all the buffers operate normally in the slew rate function, or any one of the buffers does not operate normally. It is possible to sort out mass-produced products. That is, the apparatus according to the present embodiment makes it possible to select only non-defective products in a short time during mass production shipment.
そして、本実施の形態では、各ピンそれぞれでテストを行う場合に比べると全てのピンで一度にテストを行うことができ、テスト時間が大幅に短縮できる。 In this embodiment, the test can be performed on all the pins at the same time as compared with the case where the test is performed on each pin, and the test time can be greatly shortened.
なお、追加するレベルシフト（ＬＳ）と追加回路（信号状態報知回路１００Ｎ１〜１００Ｎｎ）の部分は、出力バッファ近傍の空き領域に配置することができ面積増大を招くことはなく、比較的簡単な回路構成でテスト時間の短縮を実現できる。 Note that the level shift (LS) and additional circuit (signal state notification circuits 100N1 to 100Nn) to be added can be arranged in an empty area in the vicinity of the output buffer, which does not cause an increase in area and is a relatively simple circuit. The test time can be shortened by the configuration.
以上説明したように、本実施の形態では、外部から期待値の信号を入力せずに、また、具体的に計算をせずに、出力バッファのスリューレート機能が有効なのか、無効なのかを論理的に判定することができる。 As described above, in this embodiment, whether the slew rate function of the output buffer is valid or invalid without inputting an expected value signal from the outside and without performing a specific calculation. Can be logically determined.
これにより、従来のLSIテスタのバイナリサーチを使用したテスト手法では、多くのテスト時間を必要としていたが、本回路を適用することによりスリューレート機能のテストを論理的にテストすることができ、テストコストを削減できる、という効果が期待できる。 As a result, the test method using the binary search of the conventional LSI tester required a lot of test time, but by applying this circuit, the slew rate function test can be logically tested. The effect of reducing test costs can be expected.
（変形例） （第１の変形例） 上記実施の形態では、遅延回路２（２１１）は、遅延回路１（２１０）からの出力信号３０５を、上記第２の時間から第１の時間減算した時間遅延させているが、本発明はこれに限定されるものではなく、入力信号Ｉ（３０２）を、上記第２の時間遅延させるようにしてもよい。
(Modification) (First Modification) In the above embodiment, the delay circuit 2 (211) subtracts the
（第２の変形例） ところで、前述した実施の形態では、出力バッファ５５１のスリューレート機能が正常か否か判断するためであれば、図２及び図３を比較して理解されるように、保持回路３の出力信号３０７の状態を見れば足りる。即ち、スリューレート機能が正常でなければ（図２参照）、保持回路３の出力信号３０７はHigh状態であるのに対し、スリューレート機能が正常であれば（図３参照）、保持回路３の出力信号３０７はLow状態である。よって、保持回路３からの出力信号を見れば、スリューレート機能が正常か否かを判断することができる。
(Second Modification) By the way, in the above-described embodiment, if it is to determine whether or not the slew rate function of the
しかし、上記実施の形態では、保持回路３（２１２）及び遅延回路１（２１０）ばかりではなく、保持回路４（２１３）及び遅延回路２（２１１）も備えている。これは、上記効果を得ることに加えて、保持回路１（２０１）、保持回路２（２０２）が正常に機能しないことがあることに鑑みたものである。即ち、保持回路１（２０１）、保持回路２（２０２）が正常に機能していなければ、入力信号Ｉ（３０２）が立ち上がらず、よって、出力バッファ１（５５１）のスリューレート機能が正常でなくとも、上記タイミングで保持回路３（２１２）が出力した信号は、Low状態となっており、出力バッファ１（５５１）のスリューレート機能が正常であると判定されることになる。一方、保持回路１（２０１）、保持回路２（２０２）が正常に機能していなければ、上記タイミングで保持回路４（２１３）が出力した信号は、Low状態となる。 However, in the above embodiment, not only the holding circuit 3 (212) and the delay circuit 1 (210) but also the holding circuit 4 (213) and the delay circuit 2 (211) are provided. This is in consideration of the fact that the holding circuit 1 (201) and the holding circuit 2 (202) may not function normally in addition to obtaining the above effect. That is, if the holding circuit 1 (201) and the holding circuit 2 (202) are not functioning normally, the input signal I (302) does not rise, and therefore the slew rate function of the output buffer 1 (551) is normal. Even if not, the signal output from the holding circuit 3 (212) at the above timing is in the Low state, and it is determined that the slew rate function of the output buffer 1 (551) is normal. On the other hand, if the holding circuit 1 (201) and the holding circuit 2 (202) are not functioning normally, the signal output from the holding circuit 4 (213) at the above timing is in a low state.
そこで、上記実施の形態では、保持回路４（２１３）が出力した信号がHigh状態である場合に、保持回路３（２１２）が出力した信号は、Low状態かHigh状態かによって、スリューレート機能の正常・異常を判定するようにしている。 Therefore, in the above embodiment, when the signal output from the holding circuit 4 (213) is in the high state, the slew rate function depends on whether the signal output from the holding circuit 3 (212) is in the low state or the high state. Normality / abnormality is judged.
よって、保持回路１（２０１）、保持回路２（２０２）が正常に機能することを前提とすれば、本発明は、保持回路４（２１３）及び遅延回路２（２１１）を省略することも可能である。即ち、図５に示すように、信号状態報知回路を、保持回路４（２１３）及び遅延回路２（２１１）を省略し、保持回路３（２１２）及び遅延回路１（２１０）のみを備えるようにしてもよい。 Therefore, assuming that the holding circuit 1 (201) and the holding circuit 2 (202) function normally, the present invention can omit the holding circuit 4 (213) and the delay circuit 2 (211). It is. That is, as shown in FIG. 5, in the signal state notification circuit, the holding circuit 4 (213) and the delay circuit 2 (211) are omitted, and only the holding circuit 3 (212) and the delay circuit 1 (210) are provided. May be.
（第３の変形例） そして、上記第２の変形例を更に応用して、図６に示すように、複数の出力バッファ５５０Ｎ１〜５５０Ｎｎ各々に対して、上記第２に変形例における信号状態報知回路１００Ｍ１〜１００Ｍｎを備え、信号状態報知回路１００Ｍ１〜１００Ｍｎの保持回路３（２１２）の出力信号をＯＲ回路に入力するようにしてもよい。 (Third Modification) Further, by applying the second modification further, as shown in FIG. 6, the signal status notification in the second modification is provided to each of the plurality of output buffers 550N1 to 550Nn. The circuits 100M1 to 100Mn may be provided, and the output signal of the holding circuit 3 (212) of the signal state notification circuits 100M1 to 100Mn may be input to the OR circuit.
即ち、スリューレート機能が正常であれば、図３に示すように、信号状態報知回路１００Ｍ１〜１００Ｍｎの保持回路３（２１２）の出力信号は、Low状態であり、よって、全ての出力バッファ５５０Ｎ１〜５５０Ｎｎが正常であれば、ＯＲ回路の出力はLow状態であるのに対し、出力バッファ５５０Ｎ１〜５５０Ｎｎの内の何れか正常でなければ、保持回路３（２１２）の出力信号はHigh状態となり、ＯＲ回路の出力もHigh状態となる。よって、スリューレート機能の正常・異常を判定することができる。 That is, if the slew rate function is normal, as shown in FIG. 3, the output signals of the holding circuits 3 (212) of the signal state notification circuits 100M1 to 100Mn are in the low state, and therefore all the output buffers 550N1. If ˜550Nn is normal, the output of the OR circuit is in the low state, whereas if any of the output buffers 550N1 to 550Nn is not normal, the output signal of the holding circuit 3 (212) is in the high state, The output of the OR circuit is also in the high state. Therefore, normality / abnormality of the slew rate function can be determined.
（第４の変形例） 前述した実施の形態では、入力した信号を、上記時間遅延させて出力する遅延回路を備えるようにしているが、本発明はこれに限定されるものではなく、上記遅延回路１（２１０）に代えて、例えば、図６に示すように、上記経過時に信号を発生させる信号発生回路２１０Ｍで構成するようにしてもよい。
(Fourth Modification) In the above-described embodiment, a delay circuit that outputs the input signal with the time delay described above is provided. However, the present invention is not limited to this, and the delay described above. Instead of the circuit 1 (210), for example, as shown in FIG. 6, a
即ち、信号発生回路２１０Ｍは、所定の周波数（システムクロックclkよりも高い周波数）のクロック信号を発生させるクロック発生回路２１０Ｍ１と、入力信号Ｉ（３０２）とクロック発生回路２１０Ｍ１からのクロック信号とが入力され、クロック発生回路２１０Ｍ１からのクロック信号を、上記入力信号Ｉ（３０２）の変化開始時からカウントし、当該変化開始時から上記第１の時間に対応する数までカウントしたとき、出力信号３０５を保持回路３に入力するカウンタ２１０Ｍ２と、を備えるようにしてもよい。なお、遅延回路２（２１１）に代えて上記と同様の構成の信号発生回路を備える。
That is, the
（第５の変形例） 上記第４の変形例では、遅延回路１（２１０）及び遅延回路２（２１１）に代えて信号発生回路を備えるものであるが、本発明はこれに限定されるものではなく、図８に示すように、遅延回路１（２１０）のみを、上記信号発生回路２１０Ｍで代替するようにしてもよい。
(Fifth Modification) In the fourth modification, a signal generation circuit is provided instead of the delay circuit 1 (210) and the delay circuit 2 (211), but the present invention is limited to this. Instead, as shown in FIG. 8, only the delay circuit 1 (210) may be replaced with the
１００Ｎ１〜１００Ｎｎ 信号状態報知回路（信号状態報知装置）
５５０Ｎ１〜５５０Ｎｎ 出力バッファ（変化回路）
２１０ 遅延回路（保持信号発生手段、第１の保持信号発生手段）
２１１ 遅延回路（第２の保持信号発生手段）
２１２ 保持回路（信号状態報知手段、第１の信号状態報知手段）
２１２ 保持回路（第２の信号状態報知手段）
２１４、２１９、２１５、２１６ ＡＮＤ回路（判定信号出力手段）
２１７、２１８ 保持回路（判定信号出力手段）
100N1 to 100Nn Signal status notification circuit (signal status notification device)
550N1 to 550Nn Output buffer (change circuit)
210 Delay circuit (holding signal generating means, first holding signal generating means)
211 Delay circuit (second holding signal generating means)
212 holding circuit (signal state notifying means, first signal state notifying means)
212 holding circuit (second signal state notifying means)
214, 219, 215, 216 AND circuit (judgment signal output means)
217, 218 holding circuit (determination signal output means)
Claims (12)
前記変化回路から出力された前記入力信号と、前記保持信号発生手段により発生された前記保持信号と、が入力され、該保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の状態報知信号を出力する信号状態報知手段と、
を備えた信号状態報知装置。 An input signal that is input from an inside of a semiconductor circuit to an external element and causes a state change of rising or falling, and a change instruction signal that gives an instruction to gently change the state change of the input signal are input and the change The input signal input to the change circuit that outputs the input signal by gradually changing the state change of the input signal according to the input of the instruction signal is input, and based on the input signal, the input signal The state change of the input signal after the start of the state change and after the time when the change circuit is recognized to be immediately after the original state change has occurred due to the change circuit not functioning and the change circuit normally functions. Holding signal generating means for generating a holding signal when a predetermined time elapses before it is recognized that has started to change slowly,
The input signal output from the change circuit and the holding signal generated by the holding signal generating means are input, and the state of the input signal input when the holding signal is input is held. And a signal state notification means for outputting a state notification signal in a state corresponding to the held state;
A signal status notification device.
前記複数の信号状態報知装置各々の状態報知信号に基づいて、前記複数の変化回路の何れかが正常に機能していないか否かを示す判定信号を出力する判定信号出力手段と、
を備えた変化回路機能判定装置。 A plurality of signal status notification devices according to claim 1 or 2 provided corresponding to each of the plurality of change circuits;
A determination signal output means for outputting a determination signal indicating whether any of the plurality of change circuits is not functioning normally based on the state notification signal of each of the plurality of signal state notification devices;
A change circuit function determination device comprising:
前記変化回路へ入力される前記入力信号の状態変化開始時から、前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化したと認められる予め定められた第２の時間が経過した第２の経過時に、第２の保持信号を発生させる第２の保持信号発生手段と、
前記変化回路から出力された前記入力信号と、前記第１の保持信号発生手段により発生された前記第１の保持信号と、が入力され、該第１の保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の第１の状態報知信号を出力する第１の信号状態報知手段と、
前記変化回路から出力された前記入力信号と、前記第２の保持信号発生手段により発生された前記第２の保持信号と、が入力され、該第２の保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の第２の状態報知信号を出力する第２の信号状態報知手段と、
を備えた信号状態報知装置。 An input signal that is output from the semiconductor circuit to the outside and causes a state change of rising or falling, and a change instruction signal that gives an instruction to gently change the state change of the input signal are input and the change instruction The input signal is input to a change circuit that outputs the input signal by gradually changing the state change of the input signal according to the input of the signal, and based on the input signal, the state of the input signal From the start of the change, after the time when it is recognized that the original state change has occurred in the input signal due to the change circuit not functioning and the change circuit functions normally, the change in the state of the input signal First holding signal generating means for generating a first holding signal at a first lapse of a predetermined first time before it is recognized that it has started to change gently;
A predetermined second time when it is recognized that the state change of the input signal has changed gradually due to the normal functioning of the change circuit from the start of the state change of the input signal input to the change circuit. Second holding signal generating means for generating a second holding signal at the second elapse of elapse of time;
The input when the input signal outputted from the change circuit and the first holding signal generated by the first holding signal generating means are inputted, and the first holding signal is inputted. First signal state notifying means for holding the state of the input signal and outputting a first state notifying signal in a state corresponding to the held state;
The input when the input signal outputted from the change circuit and the second holding signal generated by the second holding signal generating means are inputted, and the second holding signal is inputted. Second signal state notification means for holding the state of the input signal and outputting a second state notification signal in a state corresponding to the held state;
A signal status notification device.
前記第２の保持信号発生手段は、（ａ）前記変化回路へ入力される前記入力信号が入力可能に構成されかつ該入力された入力信号を前記第２の時間遅延させて出力することにより、または、（ｂ）前記第１の保持信号が入力されるように構成されかつ該入力された第１の保持信号を、前記第２の時間から前記第１の時間を減算した時間だけ遅延させて出力することにより、前記第２の経過時に、前記第２の保持信号を発生させる
ことを特徴とする請求項４記載の信号状態報知装置。 The first holding signal generating means generates the first holding signal when the first time elapses by outputting the input signal input to the changing circuit with a delay of the first time. Let
The second holding signal generating means is configured such that (a) the input signal input to the change circuit is input and the input input signal is output after being delayed by the second time, Or (b) configured to receive the first hold signal and delay the input first hold signal by a time obtained by subtracting the first time from the second time. 5. The signal state notification device according to claim 4, wherein the second hold signal is generated when the second elapsed by outputting.
前記複数の信号状態報知装置各々の前記状態報知信号に基づいて、前記複数の変化回路の何れかが正常に機能していないか否かを示す判定信号を出力する判定信号出手段と、
を備えた変化回路機能判定装置。 A plurality of signal status notification devices according to claim 4 or claim 5;
A determination signal output means for outputting a determination signal indicating whether any of the plurality of change circuits is not functioning normally based on the state notification signal of each of the plurality of signal state notification devices;
A change circuit function determination device comprising:
前記変化回路から出力された前記入力信号と、前記保持信号発生手段により発生された前記保持信号と、が入力される信号状態報知手段が、該保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の状態報知信号を出力するステップと、
を備えた信号状態報知方法。 An input signal that is input from an inside of a semiconductor circuit to an external element and causes a state change of rising or falling, and a change instruction signal that gives an instruction to gently change the state change of the input signal are input and the change Based on the input signal that is input to the change circuit that outputs the input signal by gradually changing the state change of the input signal according to the input of the instruction signal, from the start of the state change of the input signal, After the time when it is recognized that the original state change has occurred in the input signal due to the change circuit not functioning and the change state of the input signal begins to change gradually after the change circuit functions normally. A holding signal generating means for generating a holding signal when a predetermined time elapses before being recognized; and
The signal state notification means for inputting the input signal output from the change circuit and the holding signal generated by the holding signal generation means is configured to receive the input when the holding signal is input. Holding a state of the input signal and outputting a state notification signal in a state corresponding to the held state;
A signal state notification method comprising:
判定信号出力手段が、前記複数の信号状態報知装置各々の状態報知信号に基づいて、前記複数の変化回路の何れかが正常に機能していないか否かを示す判定信号を出力するステップと、
を備えた変化回路機能判定方法。 A plurality of signal status notification devices of claim 7 or 8 provided corresponding to each of the plurality of change circuits, outputting the status notification signal;
A step of outputting a determination signal indicating whether any of the plurality of change circuits is not functioning normally based on a state notification signal of each of the plurality of signal state notification devices;
A change circuit function determination method comprising:
前記変化回路へ入力される前記入力信号の状態変化開始時から、前記変化回路が正常に機能することにより前記入力信号の前記状態変化が緩やかに変化したと認められる予め定められた第２の時間が経過した第２の経過時に、第２の保持信号発生手段が、第２の保持信号を発生させるステップと、
前記変化回路から出力された前記入力信号と、前記第１の保持信号発生手段により発生された前記第１の保持信号と、が入力される第１の信号状態報知手段が、該第１の保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の第１の状態報知信号を出力するステップと、
前記変化回路から出力された前記入力信号と、前記第２の保持信号発生手段により発生された前記第２の保持信号と、が入力される第２の信号状態報知手段が、該第２の保持信号が入力されたときの該入力された前記入力信号の状態を保持すると共に保持した状態に対応した状態の第２の状態報知信号を出力するステップと、
を備えた信号状態報知方法。 An input signal that is output from the semiconductor circuit to the outside and causes a state change of rising or falling, and a change instruction signal that gives an instruction to gently change the state change of the input signal are input and the change instruction The input signal is input to a change circuit that outputs the input signal by gradually changing the state change of the input signal according to the input of the signal, and based on the input signal, the state of the input signal From the start of the change, after the time when it is recognized that the original state change has occurred in the input signal due to the change circuit not functioning and the change circuit functions normally, the change in the state of the input signal The first holding signal generating means generates the first holding signal at the first lapse of a predetermined first time before it is recognized that the change has started gradually. And the step,
A predetermined second time when it is recognized that the state change of the input signal has changed gradually due to the normal functioning of the change circuit from the start of the state change of the input signal input to the change circuit. A second holding signal generating means for generating a second holding signal at the time when the second has passed; and
First signal state notifying means for receiving the input signal output from the change circuit and the first holding signal generated by the first holding signal generating means is configured to receive the first holding signal. Holding a state of the input signal when the signal is input and outputting a first state notification signal in a state corresponding to the held state;
A second signal state notifying means for receiving the input signal output from the change circuit and the second holding signal generated by the second holding signal generating means; Holding a state of the inputted input signal when a signal is inputted and outputting a second state notification signal in a state corresponding to the held state;
A signal state notification method comprising:
前記第２の保持信号発生手段は、（ａ）前記変化回路へ入力される前記入力信号が入力可能に構成されかつ該入力された入力信号を前記第２の時間遅延させて出力することにより、または、（ｂ）前記第１の保持信号が入力されるように構成されかつ該入力された第１の保持信号を、前記第２の時間から前記第１の時間を減算した時間だけ遅延させて出力することにより、前記第２の経過時に、前記第２の保持信号を発生させる
ことを特徴とする請求項１０記載の信号状態報知方法。 The first holding signal generating means generates the first holding signal when the first time elapses by outputting the input signal input to the changing circuit with a delay of the first time. Let
The second holding signal generating means is configured such that (a) the input signal input to the change circuit is input and the input input signal is output after being delayed by the second time, Or (b) configured to receive the first hold signal and delay the input first hold signal by a time obtained by subtracting the first time from the second time. The signal status notification method according to claim 10, wherein the second holding signal is generated at the time of the second lapse by outputting.
判定信号出手段が、前記複数の信号状態報知装置各々の前記状態報知信号に基づいて、前記複数の変化回路の何れかが正常に機能していないか否かを示す判定信号を出力するステップと、
を備えた変化回路機能判定方法。 Each of the plurality of signal status notification devices according to claim 10 or 11 outputs the status notification signal;
A step of outputting a determination signal indicating whether any of the plurality of change circuits is not functioning normally based on the state notification signal of each of the plurality of signal state notification devices; ,
A change circuit function determination method comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009086355A JP5210226B2 (en) | 2009-03-31 | 2009-03-31 | Signal state notification device, change circuit function determination device, signal state notification method, and change circuit function determination method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009086355A JP5210226B2 (en) | 2009-03-31 | 2009-03-31 | Signal state notification device, change circuit function determination device, signal state notification method, and change circuit function determination method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010237080A JP2010237080A (en) | 2010-10-21 |
| JP5210226B2 true JP5210226B2 (en) | 2013-06-12 |
Family
ID=43091526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009086355A Expired - Fee Related JP5210226B2 (en) | 2009-03-31 | 2009-03-31 | Signal state notification device, change circuit function determination device, signal state notification method, and change circuit function determination method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5210226B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5738724B2 (en) * | 2011-09-07 | 2015-06-24 | ラピスセミコンダクタ株式会社 | Trimming circuit, system, determination program, confirmation method, and determination method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3132611B2 (en) * | 1993-05-19 | 2001-02-05 | 横河電機株式会社 | Trigger circuit |
| JP3394466B2 (en) * | 1999-03-16 | 2003-04-07 | エヌイーシーマイクロシステム株式会社 | External load capacitance detection circuit and feedback signal generation method thereof |
| JP3251260B2 (en) * | 1999-04-07 | 2002-01-28 | エヌイーシーマイクロシステム株式会社 | Slew rate detection circuit and semiconductor integrated circuit device |
| JP2003084045A (en) * | 2001-09-14 | 2003-03-19 | Ricoh Co Ltd | Test device and method for semiconductor integrated circuit |
-
2009
- 2009-03-31 JP JP2009086355A patent/JP5210226B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010237080A (en) | 2010-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9760672B1 (en) | Circuitry and method for critical path timing speculation to enable process variation compensation via voltage scaling | |
| TWI802615B (en) | Integrated circuit pad failure detection | |
| US8847777B2 (en) | Voltage supply droop detector | |
| JP2018054628A (en) | Edge-triggered calibration | |
| US9520877B2 (en) | Apparatus and method for detecting or repairing minimum delay errors | |
| US9118315B2 (en) | Scheme to improve the performance and reliability in high voltage IO circuits designed using low voltage devices | |
| US8560993B2 (en) | Semiconductor device and method of testing the same | |
| US5498983A (en) | Device for checking the skew between two clock signals | |
| US8291363B2 (en) | Method of measuring setup time with consideration of characteristic of absorbing clock skew in a pulse-based flip-flop | |
| KR100851914B1 (en) | Semiconductor device | |
| US20110234282A1 (en) | Method And Circuit For Testing And Characterizing High Speed Signals Using An ON-Chip Oscilloscope | |
| JP5210226B2 (en) | Signal state notification device, change circuit function determination device, signal state notification method, and change circuit function determination method | |
| JP2005300308A (en) | Semiconductor integrated circuit | |
| JP4878936B2 (en) | Fault detection method, test circuit, and semiconductor device | |
| US10256798B2 (en) | Test method of delay circuit including delay line | |
| US8793545B2 (en) | Apparatus and method for clock glitch detection during at-speed testing | |
| US11099600B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
| US10261128B2 (en) | Test circuit capable of measuring PLL clock signal in ATPG mode | |
| KR100844485B1 (en) | Test mode entry/decision circuit for semiconductor device, semiconductor device having the same, and method of entering test mode and determining test mode of semiconductor | |
| JP2020004031A (en) | Data processing device | |
| US12013800B1 (en) | Die-to-die and chip-to-chip connectivity monitoring | |
| JP2007033035A (en) | Semiconductor integrated circuit | |
| US9435851B2 (en) | Semiconductor apparatus | |
| JP2002040106A (en) | Semiconductor device | |
| JPWO2014030209A1 (en) | Semiconductor integrated circuit and pulse generation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5210226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |