JP5207956B2 - Synchronization detection circuit, synchronization detection method, and receiving apparatus - Google Patents

Synchronization detection circuit, synchronization detection method, and receiving apparatus Download PDF

Info

Publication number
JP5207956B2
JP5207956B2 JP2008328574A JP2008328574A JP5207956B2 JP 5207956 B2 JP5207956 B2 JP 5207956B2 JP 2008328574 A JP2008328574 A JP 2008328574A JP 2008328574 A JP2008328574 A JP 2008328574A JP 5207956 B2 JP5207956 B2 JP 5207956B2
Authority
JP
Japan
Prior art keywords
detection
timing
synchronization
correlation
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008328574A
Other languages
Japanese (ja)
Other versions
JP2010154107A (en
Inventor
政弘 武田
裕康 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008328574A priority Critical patent/JP5207956B2/en
Publication of JP2010154107A publication Critical patent/JP2010154107A/en
Application granted granted Critical
Publication of JP5207956B2 publication Critical patent/JP5207956B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、無線通信において、既知パターンを用いてフレーム同期を獲得する同期検出回路、同期検出方法および受信装置に関する。   The present invention relates to a synchronization detection circuit, a synchronization detection method, and a receiving apparatus that acquire frame synchronization using a known pattern in wireless communication.

従来、既知パターンを用いてフレーム同期をとる場合には、たとえば下記特許文献１に記載されているような手法を利用していた。   Conventionally, when frame synchronization is performed using a known pattern, for example, a technique as described in Patent Document 1 below has been used.

具体的には、特許文献１に記載されたユニークワード検出器は、入力信号を遅延検波する第１の遅延検波器と、装置内で発生させた既知パターン（ユニークワード）を遅延検波する第２の遅延検波器とを備え、各遅延検波器からの出力信号の相互相関値を電力変換し、その最大値を検出することによりユニークワード検出を行っている。   Specifically, the unique word detector described in Patent Document 1 includes a first delay detector that delay-detects an input signal, and a second that delay-detects a known pattern (unique word) generated in the apparatus. The unique word detection is performed by converting the cross-correlation value of the output signal from each delay detector and detecting the maximum value.

特開平５−１６７６３０号公報JP-A-5-167630

しかしながら、特許文献１に記載のユニークワード検出器のような、送信系列中に挿入されたユニークワードに関する相関を用いてフレーム同期を獲得する回路の場合、相関の高い既知系列が存在するシステムではユニークワードの誤検出が増大する、という問題があった。   However, in the case of a circuit that acquires frame synchronization using a correlation related to a unique word inserted in a transmission sequence, such as the unique word detector described in Patent Document 1, it is unique in a system in which a known sequence having a high correlation exists. There was a problem that false detection of words increased.

例えば、第１のユニークワード（ＵＷ＃１）「０１０１１０１００１００１０１１１１００」およびこれを反転させた第２のユニークワード（ＵＷ＃２）「１０１００１０１１０１１０１００００１１」を採用しているシステムの場合、図１１に示したように、ＵＷ＃２を４ビット遅延させるとＵＷ＃１との差異が２ビットとなり、相関が高くなる。そのため、相関ピークがＵＷ＃１とＵＷ＃２のタイミングにて発生し、ユニークワード誤検出が発生するので、通信品質が劣化する。   For example, in the case of a system that employs the first unique word (UW # 1) “01011010010010111100” and the second unique word (UW # 2) “10100101101101000011” obtained by inverting this, as shown in FIG. When UW # 2 is delayed by 4 bits, the difference from UW # 1 becomes 2 bits, and the correlation increases. Therefore, a correlation peak occurs at the timing of UW # 1 and UW # 2, and a unique word erroneous detection occurs, so that communication quality deteriorates.

本発明は、上記に鑑みてなされたものであって、相関の高い既知系列が存在する環境でも高精度にユニークワードを検出する同期検出回路、同期検出方法および受信装置を得ることを目的とする。   The present invention has been made in view of the above, and an object of the present invention is to obtain a synchronization detection circuit, a synchronization detection method, and a reception device that detect a unique word with high accuracy even in an environment where a highly correlated known sequence exists. .

上述した課題を解決し、目的を達成するために、本発明は、通信システムにおいて、受信信号に含まれるユニークワードを用いてフレーム同期タイミングを検出する同期検出回路であって、入力信号の１シンボル遅延検波結果とユニークワードの相関値を求め、求めた相関値が所定の値を超えたタイミングを同期タイミング候補として検出する候補検出手段と、前記入力信号に対し、第１のシンボル遅延量での遅延検波および第２のシンボル遅延量での遅延検波を行い、得られた各検波結果とユニークワードの相関値をそれぞれ求め、求めた各相関値に基づいて、前記同期タイミング候補を判定するための指標を生成する判定指標生成手段と、前記指標に基づいて、前記同期タイミング候補の中からフレーム同期タイミングを選択するタイミング判定手段と、を備えることを特徴とする。   In order to solve the above-described problems and achieve the object, the present invention provides a synchronization detection circuit that detects frame synchronization timing using a unique word included in a received signal in a communication system, and includes one symbol of an input signal. A candidate detection unit that obtains a correlation value between the delay detection result and the unique word, detects a timing at which the obtained correlation value exceeds a predetermined value as a synchronization timing candidate, and a first symbol delay amount with respect to the input signal. Delay detection and delay detection with the second symbol delay amount are performed, correlation values between the obtained detection results and unique words are obtained, respectively, and the synchronization timing candidates are determined based on the obtained correlation values. A determination index generation means for generating an index, and a timing for selecting a frame synchronization timing from the synchronization timing candidates based on the index It characterized in that it comprises a grayed judging means.

この発明によれば、ユニークワードと相関の高い既知系列が含まれる信号が入力された場合であっても、ユニークワードを高精度に検出することができる、という効果を奏する。   According to the present invention, there is an effect that a unique word can be detected with high accuracy even when a signal including a known sequence highly correlated with the unique word is input.

以下に、本発明にかかる同期検出回路、同期検出方法および受信装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。   Hereinafter, embodiments of a synchronization detection circuit, a synchronization detection method, and a reception device according to the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.

実施の形態１．
図１は、本発明にかかる同期検出回路を備えた受信装置の実施の形態１の構成例を示す図である。この受信装置は、アンテナ１０、受信部１１、復調部１２およびタイミング同期部１３を備え、タイミング同期部１３が同期検出回路を構成する。 Embodiment 1 FIG.
FIG. 1 is a diagram illustrating a configuration example of a first embodiment of a receiving device including a synchronization detection circuit according to the present invention. This receiving apparatus includes an antenna 10, a receiving unit 11, a demodulating unit 12, and a timing synchronizing unit 13, and the timing synchronizing unit 13 constitutes a synchronization detecting circuit.

この受信装置において、アンテナ１０は、ユニークワードが含まれる信号を受信する。受信部１１は、アンテナ１０から受け取った受信信号に対し、周波数変換、低雑音増幅、帯域制限などの処理を実行し、その結果得られたベースバンド信号を復調部１２に対して出力する。復調部１２は、周波数同期およびビットタイミング再生を行い、得られた信号Ｒ(ｔ)をタイミング同期部１３に対して出力する。タイミング同期部１３は、入力信号に基づいてタイミング同期を獲得する。   In this receiving apparatus, the antenna 10 receives a signal including a unique word. The receiving unit 11 performs processing such as frequency conversion, low noise amplification, and band limitation on the received signal received from the antenna 10, and outputs a baseband signal obtained as a result to the demodulating unit 12. The demodulator 12 performs frequency synchronization and bit timing recovery, and outputs the obtained signal R (t) to the timing synchronizer 13. The timing synchronization unit 13 acquires timing synchronization based on the input signal.

図２は、タイミング同期部１３の構成例を示す図である。タイミング同期部１３は、ユニークワード（以下、ＵＷと記載する）同期検出を行うための構成として、１シンボル遅延検波部２１と、硬判定相関部２２と、ＵＷ検出判定部２３とを備え、また、タイミング判定を行うための構成として、Ｍ1シンボル遅延検波部２４−１と、Ｍ2シンボル遅延検波部２４−２と、硬判定相関部２５−１および２５−２と、相関値加算部２６と、タイミング判定部２７とを備える。 FIG. 2 is a diagram illustrating a configuration example of the timing synchronization unit 13. The timing synchronization unit 13 includes a 1-symbol delay detection unit 21, a hard decision correlation unit 22, and a UW detection determination unit 23 as a configuration for performing unique word (hereinafter referred to as UW) synchronization detection. As a configuration for performing timing determination, an M 1 symbol delay detection unit 24-1, an M 2 symbol delay detection unit 24-2, hard determination correlation units 25-1 and 25-2, and a correlation value addition unit 26 are provided. And a timing determination unit 27.

以下、本実施の形態の同期検出回路（タイミング同期部１３）の動作について図２を用いて説明する。なお、本実施の形態の同期検出回路においては、１シンボル遅延検波部２１と、硬判定相関部２２と、ＵＷ検出判定部２３とが候補検出手段を構成し、また、Ｍ1シンボル遅延検波部２４−１と、Ｍ2シンボル遅延検波部２４−２と、硬判定相関部２５−１および２５−２と、相関値加算部２６とが判定指標生成手段を構成する。 Hereinafter, the operation of the synchronization detection circuit (timing synchronization unit 13) of the present embodiment will be described with reference to FIG. In the synchronization detection circuit of the present embodiment, the 1-symbol delay detection unit 21, the hard decision correlation unit 22, and the UW detection determination unit 23 constitute candidate detection means, and the M 1 symbol delay detection unit 24-1, the M 2 symbol delay detection unit 24-2, the hard-decision correlation units 25-1 and 25-2, and the correlation value addition unit 26 constitute a determination index generation unit.

復調部１２から信号Ｒ(ｔ)が入力された場合、タイミング同期部１３では、まず、入力信号Ｒ(ｔ)が各遅延検波部（１シンボル遅延検波部２１，Ｍ1シンボル遅延検波部２４−１，Ｍ2シンボル遅延検波部２４−２）に入力され、各遅延検波部が遅延検波を行う。 If the signal R (t) from the demodulator 12 is inputted, the timing synchronization unit 13, firstly, the delay detection section input signal R (t) is (1 symbol differential detection unit 21, M 1 symbol differential detection unit 24 1 and M 2 symbol delay detection section 24-2), and each delay detection section performs delay detection.

図３は、タイミング同期部１３が備えている各遅延検波部（１シンボル遅延検波部２１，Ｍ1シンボル遅延検波部２４−１，Ｍ2シンボル遅延検波部２４−２）の構成例を示す図であり、これらの各遅延検波部は、Ｎシンボル遅延部３１、複素共役生成部３２および乗算器３３を備える。 FIG. 3 is a diagram illustrating a configuration example of each delay detection unit (1 symbol delay detection unit 21, M 1 symbol delay detection unit 24-1, M 2 symbol delay detection unit 24-2) provided in the timing synchronization unit 13. Each of these delay detection units includes an N symbol delay unit 31, a complex conjugate generation unit 32, and a multiplier 33.

各遅延検波部において、Ｎシンボル遅延部３１は、入力信号Ｒ(ｔ)に対してＮシンボルの遅延を与える。Ｎシンボル遅延された信号は複素共役生成部３２に渡され、複素共役生成部３２は、遅延が与えられた入力信号の複素共役を生成する。乗算器３３は、入力信号Ｒ(ｔ)に対して複素共役生成部３２で生成された複素共役を乗算し、遅延検波部出力信号Ｄn(ｔ)を生成する。 In each delay detection unit, the N symbol delay unit 31 gives a delay of N symbols to the input signal R (t). The signal delayed by N symbols is passed to the complex conjugate generator 32, which generates a complex conjugate of the input signal given the delay. The multiplier 33 multiplies the input signal R (t) by the complex conjugate generated by the complex conjugate generation unit 32 to generate the delay detection unit output signal D n (t).

遅延検波部ごとの具体的な動作を説明すると、１シンボル遅延検波部２１では、Ｎシンボル遅延部３１が入力信号Ｒ(ｔ)に対して１シンボルの遅延を与え、その複素共役を複素共役生成部３２が生成する。そして、乗算器３３が、複素共役生成部３２で生成された複素共役を入力信号Ｒ(ｔ)に対して複素乗算し、得られた１シンボル遅延検波結果Ｄ0(ｔ)を出力する。同様に、Ｍ1シンボル遅延検波部２４−１では、Ｎシンボル遅延部３１が入力信号Ｒ(ｔ)に対してＭ1シンボルの遅延を与え、複素共役生成部３２で生成された複素共役と入力信号Ｒ(ｔ)を乗算器３３で複素乗算し、得られたＭ1シンボル遅延検波結果Ｄ1(ｔ)を出力する。また、Ｍ2シンボル遅延検波部２４−２では、Ｎシンボル遅延部３１が入力信号Ｒ(ｔ)に対してＭ2シンボルの遅延を与え、複素共役生成部３２で生成された複素共役と入力信号Ｒ(ｔ)を乗算器３３で複素乗算し、得られたＭ2シンボル遅延検波結果Ｄ2(ｔ)を出力する。ここでＭ1≠Ｍ2である。 The specific operation for each delay detection unit will be described. In the 1-symbol delay detection unit 21, the N-symbol delay unit 31 gives a delay of 1 symbol to the input signal R (t), and the complex conjugate is generated as a complex conjugate. The unit 32 generates it. Then, the multiplier 33 complex-multiplies the complex conjugate generated by the complex conjugate generator 32 with respect to the input signal R (t), and outputs the obtained 1-symbol delayed detection result D 0 (t). Similarly, in the M 1 symbol delay detection unit 24-1, the N symbol delay unit 31 gives an M 1 symbol delay to the input signal R (t), and the complex conjugate generated by the complex conjugate generation unit 32 and the input The signal R (t) is complex-multiplied by the multiplier 33, and the obtained M 1 symbol delay detection result D 1 (t) is output. Further, in the M 2 symbol delay detection unit 24-2, the N symbol delay unit 31 gives an M 2 symbol delay to the input signal R (t), and the complex conjugate generated by the complex conjugate generation unit 32 and the input signal. R (t) is complex-multiplied by the multiplier 33, and the obtained M 2 symbol delay detection result D 2 (t) is output. Here, M 1 ≠ M 2 .

各遅延検波部から出力された出力信号（Ｄ0(ｔ)，Ｄ1(ｔ)，Ｄ2(ｔ)）は、後段の硬判定相関部２２、２５−１および２５−２へ各々入力され、各硬判定相関部は、入力信号の硬判定を行い、さらに、得られた硬判定結果とＵＷとの相関値を算出する。 The output signals (D 0 (t), D 1 (t), D 2 (t)) output from the respective delay detection units are respectively input to the hard decision correlation units 22, 25-1, and 25-2 in the subsequent stage. Each hard decision correlation unit performs a hard decision on the input signal, and further calculates a correlation value between the obtained hard decision result and UW.

一例として、変調方式がπ／４−ＤＱＰＳＫ（Differential Quadrature Phase Shift Keying）の場合の硬判定相関部ごとの具体的な動作を説明すると、硬判定相関部２２では、まず、入力信号（１シンボル遅延検波結果Ｄ0(ｔ)）を象限判定することにより硬判定を行い、次に、ＵＷ検出範囲内の各タイミングにおいて硬判定値（硬判定結果）とＵＷの相関をとる。硬判定相関は、例えば１シンボル遅延検波結果Ｄ0(ｔ)の硬判定に対応するユニークワード期待値Ｗ0(τ)をあらかじめ計算しておき、硬判定値とＷ0(τ)との一致ビット数を算出してビット相関をとる。そして、得られた相関結果Ｃ0(ｔ)をＵＷ検出判定部２３へ出力する。同様に、硬判定相関部２５−１では、Ｍ1シンボル遅延検波結果Ｄ1(ｔ)の硬判定に対応するユニークワード期待値Ｗ1(τ)とＤ1(ｔ)の硬判定値の相関をとり、得られた相関結果Ｃ1(ｔ)を相関値加算部２６へ出力する。また、硬判定相関部２５−２では、Ｍ2シンボル遅延検波結果Ｄ2(ｔ)の硬判定に対応するユニークワード期待値Ｗ2(τ)とＤ2(ｔ)の硬判定値の相関をとり、得られた相関結果Ｃ2(ｔ)を相関値加算部２６へ出力する。 As an example, a specific operation for each hard decision correlator when the modulation method is π / 4-DQPSK (Differential Quadrature Phase Shift Keying) will be described. First, in the hard decision correlator 22, the input signal (one symbol delay) Hard detection is performed by quadrant determination of the detection result D 0 (t)), and then a hard determination value (hard determination result) and UW are correlated at each timing within the UW detection range. For the hard decision correlation, for example, the unique word expectation value W 0 (τ) corresponding to the hard decision of the 1-symbol delayed detection result D 0 (t) is calculated in advance, and the hard decision value matches W 0 (τ). The number of bits is calculated to obtain bit correlation. Then, the obtained correlation result C 0 (t) is output to the UW detection determination unit 23. Similarly, the hard decision correlation unit 25-1 correlates the unique word expected value W 1 (τ) corresponding to the hard decision of the M 1 symbol delayed detection result D 1 (t) and the hard decision value of D 1 (t). And the obtained correlation result C 1 (t) is output to the correlation value adding unit 26. Further, the hard decision correlation unit 25-2 calculates the correlation between the unique word expected value W 2 (τ) corresponding to the hard decision of the M 2 symbol delay detection result D 2 (t) and the hard decision value of D 2 (t). Then, the obtained correlation result C 2 (t) is output to the correlation value adding unit 26.

ＵＷ検出判定部２３は、図４に示したように、硬判定相関部２２から入力された相関値Ｃ0(ｔ)をあらかじめ設定してある閾値と比較し、検索範囲（ＵＷ検出範囲）において閾値を越えた全ての相関値のタイミングをＵＷ検出タイミングとして、タイミング判定部２７へ出力する。なお、図４は、ＵＷ検出判定部２３によるＵＷ検出動作の一例を示した図である。 As shown in FIG. 4, the UW detection determination unit 23 compares the correlation value C 0 (t) input from the hard determination correlation unit 22 with a preset threshold value, and in the search range (UW detection range). The timings of all correlation values exceeding the threshold are output to the timing determination unit 27 as UW detection timings. FIG. 4 is a diagram illustrating an example of the UW detection operation performed by the UW detection determination unit 23.

相関値加算部２６は、硬判定相関部２５−１から受け取った相関結果Ｃ1(ｔ)と硬判定相関部２５−２から受け取った相関結果Ｃ2(ｔ)を加算することにより、後段のタイミング判定部２７がタイミング判定で使用する指標を作成する。相関値加算結果はタイミング判定部２７へ出力される。 The correlation value addition unit 26 adds the correlation result C 1 (t) received from the hard decision correlation unit 25-1 and the correlation result C 2 (t) received from the hard decision correlation unit 25-2, thereby The index used by the timing determination unit 27 for timing determination is created. The correlation value addition result is output to the timing determination unit 27.

タイミング判定部２７は、ＵＷ検出判定部２３からの入力（ＵＷ検出タイミング）と相関値加算部２６からの入力（相関値加算結果）に基づいてタイミング判定を行う。具体的には、ＵＷ検出判定部２３にて検出された全てのＵＷ検出タイミングのうち相関値加算部２６から入力された相関値加算結果が最大となるタイミングに対応するＵＷ検出タイミングを選択し、最終的なＵＷ検出タイミング（ＵＷタイミング）として出力する。   The timing determination unit 27 performs timing determination based on the input from the UW detection determination unit 23 (UW detection timing) and the input from the correlation value addition unit 26 (correlation value addition result). Specifically, the UW detection timing corresponding to the timing at which the correlation value addition result input from the correlation value addition unit 26 becomes the maximum among all the UW detection timings detected by the UW detection determination unit 23 is selected. Output as final UW detection timing (UW timing).

タイミング判定部２７の動作例を図５および図６を用いて説明する。図５は、タイミング判定部２７におけるタイミング選択方法を示した図である。ここでは、一例として、Ｍ1＝１（シンボル）とし、Ｍ1シンボル遅延検波部２４−１を１シンボル遅延検波部、Ｍ2＝２（シンボル）とし、Ｍ2シンボル遅延検波部２４−２を２シンボル遅延検波部とした場合について説明を行う。なお、図６は、ＵＷおよびＵＷの遅延検波結果の一例を示す図である。図６に示したＵＷ（正転）を使用するシステムにおいて、相関の高い反転ＵＷが存在した場合、Ｍ1シンボル遅延検波部２４−１における１シンボル遅延検波の硬判定結果についての相関値算出結果（Ｃ1(ｔ)）では正転ＵＷタイミングと反転ＵＷタイミングの２つタイミングで相関ピークが発生する（図５「１シンボル遅延検波相関値」参照）。しかし、図６に示した２シンボル遅延検波（２シンボル遅延検波結果の硬判定値）の正転ＵＷと反転ＵＷは相関が低いため、Ｍ2シンボル遅延検波部２４−２における２シンボル遅延検波の硬判定結果についての相関値算出結果（Ｃ2(ｔ)）では正転ＵＷタイミングのみで相関ピークが発生する（図５「２シンボル遅延検波相関値」参照）。したがって、図５に示したように、これらの二つの相関値を加算し検索範囲内で最大となるタイミングを選択することにより正しくＵＷタイミングを選択することができる。 An operation example of the timing determination unit 27 will be described with reference to FIGS. FIG. 5 is a diagram illustrating a timing selection method in the timing determination unit 27. Here, as an example, M 1 = 1 (symbol), M 1 symbol delay detection section 24-1 is set to 1 symbol delay detection section, M 2 = 2 (symbol), and M 2 symbol delay detection section 24-2 is set to A case where a two-symbol delay detection unit is used will be described. FIG. 6 is a diagram illustrating an example of UW and UW delay detection results. In the system using UW (forward rotation) shown in FIG. 6, when there is an inverted UW with high correlation, the correlation value calculation result for the hard decision result of 1-symbol delay detection in M 1 -symbol delay detection unit 24-1 In (C 1 (t)), a correlation peak occurs at two timings, a normal UW timing and an inverted UW timing (see “1-symbol delayed detection correlation value” in FIG. 5). However, since the normal UW and inverted UW of the 2-symbol delay detection (hard decision value of the 2-symbol delay detection result) shown in FIG. 6 have a low correlation, the 2- symbol delay detection unit 24-2 performs 2-symbol delay detection. In the correlation value calculation result (C 2 (t)) for the hard decision result, a correlation peak occurs only at the forward rotation UW timing (see “2-symbol delayed detection correlation value” in FIG. 5). Therefore, as shown in FIG. 5, the UW timing can be correctly selected by adding these two correlation values and selecting the maximum timing within the search range.

なお、上記の説明では１シンボル遅延検波と２シンボル遅延検波を利用する場合の例について示したが、遅延シンボル数はこの組み合わせに限ったものではなく、任意の複数の遅延シンボル数（ただし、Ｍ1シンボル遅延検波部２４−１とＭ2シンボル遅延検波部２４−２では異なる遅延シンボル数を採用する）での遅延検波結果を用いることによりＵＷ誤検出確率を下げることが可能である。 In the above description, an example in which 1-symbol delay detection and 2-symbol delay detection are used is shown. However, the number of delay symbols is not limited to this combination, and any number of delay symbols (however, M It is possible to reduce the UW false detection probability by using the delay detection results in the 1- symbol delay detection unit 24-1 and the M 2 symbol delay detection unit 24-2 adopting different numbers of delay symbols.

このように、本実施の形態の同期検出回路では、入力信号の遅延検波結果の硬判定値とＵＷの相関値を利用してＵＷタイミングの候補（ＵＷ検出タイミング）を検出し、また、入力信号に対してそれぞれ異なるシンボル数の遅延を与えて得られた複数（２つ）の遅延信号を用いて入力信号を遅延検波し、得られた各信号の硬判定値とＵＷとの相関値をそれぞれ算出し、算出したすべての相関値を加算して、タイミング判定で使用する指標を作成する。そして、この指標を用いて、上記検出したＵＷタイミングの候補の中から最終的なＵＷ検出タイミングを選択することとした。これにより、相関の高いビット反転したＵＷが存在するシステムにおいても、ＵＷ不検出確率を下げずに反転ＵＷによる誤検出の発生確率を下げることができる。また、反転ＵＷに限らず相関の高いＵＷが存在するシステムにおいても同様に誤検出確率を下げることができる。   As described above, in the synchronization detection circuit according to the present embodiment, the UW timing candidate (UW detection timing) is detected using the hard decision value of the delayed detection result of the input signal and the correlation value of the UW, and the input signal The input signal is subjected to delay detection using a plurality of (two) delay signals obtained by giving different delays to the number of symbols, and the correlation value between the obtained hard decision value and UW is obtained respectively. An index used for timing determination is created by calculating and adding all the calculated correlation values. Then, using this index, the final UW detection timing is selected from the detected UW timing candidates. As a result, even in a system in which a highly correlated bit-inverted UW exists, it is possible to reduce the probability of erroneous detection due to the inverted UW without reducing the UW non-detection probability. Further, not only the inverted UW but also a system having a highly correlated UW can similarly reduce the false detection probability.

実施の形態２．
つづいて実施の形態２の同期検出回路について説明する。本実施の形態においては、実施の形態１で説明した同期検出回路（タイミング同期部１３）における遅延検波結果の判定および相関を軟判定値によって行う同期検出回路について説明する。なお、本実施の形態の受信装置の構成は実施の形態１と同様である（図１参照）。 Embodiment 2. FIG.
Next, the synchronization detection circuit according to the second embodiment will be described. In the present embodiment, a synchronization detection circuit will be described in which the delay detection result determination and correlation in the synchronization detection circuit (timing synchronization unit 13) described in the first embodiment is performed using soft decision values. The configuration of the receiving apparatus of this embodiment is the same as that of Embodiment 1 (see FIG. 1).

図７は、実施の形態２の同期検出回路であるタイミング同期部１３ａの構成例を示す図である。なお、本実施の形態において、先に説明した実施の形態１と同様の構成については、同一の符号を付して説明を省略する。すなわち、タイミング同期部１３ａは、実施の形態１のタイミング同期部１３の硬判定相関部２２、２５−１および２５−２を軟判定相関部４１、４２−１および４２−２に置き換えたものであり、タイミング同期部１３との動作上の違いは、遅延検波結果を軟判定し、得られた軟判定値を用いて相関値を算出することである。   FIG. 7 is a diagram illustrating a configuration example of the timing synchronization unit 13a which is the synchronization detection circuit according to the second embodiment. In the present embodiment, the same components as those of the first embodiment described above are denoted by the same reference numerals and the description thereof is omitted. That is, the timing synchronization unit 13a is obtained by replacing the hard decision correlation units 22, 25-1, and 25-2 of the timing synchronization unit 13 of the first embodiment with soft decision correlation units 41, 42-1 and 42-2. There is a difference in operation from the timing synchronization unit 13 in that the delay detection result is soft-determined and the correlation value is calculated using the obtained soft-decision value.

タイミング同期部１３ａの動作について図７を用いて説明する。図示したように、タイミング同期部１３ａにおいては、１シンボル遅延検波部２１、Ｍ1シンボル遅延検波２４−１およびＭ2シンボル遅延検波２４−２から出力された各遅延検波結果Ｄ0(ｔ)、Ｄ1(ｔ)およびＤ2(ｔ)がそれぞれ軟判定相関部４１、４２−１および４２−２へ入力され、軟判定相関部４１、４２−１および４２−２では、入力信号の軟判定相関をとる。 The operation of the timing synchronization unit 13a will be described with reference to FIG. As shown in the figure, in the timing synchronization unit 13a, each delay detection result D 0 (t) output from the 1-symbol delay detection unit 21, the M 1 symbol delay detection 24-1, and the M 2 symbol delay detection 24-2; D 1 (t) and D 2 (t) are input to the soft decision correlation units 41, 42-1 and 42-2, respectively, and the soft decision correlation units 41, 42-1 and 42-2 perform soft decision of the input signal. Take correlation.

図８は、軟判定相関部４１、４２−１および４２−２の構成例を示す図であり、各軟判定相関部は、ＵＷ生成部５１、複素共役生成部５２、乗算器５３、電力算出部５４およびＵＷ相関値算出部５５を備える。各軟判定相関部では、入力された遅延検波結果（Ｄ0(ｔ)、Ｄ1(ｔ)またはＤ2(ｔ)）に対応するユニークワードをＵＷ発生器５１が生成し、複素共役生成部５２はＵＷ発生器５１で生成されたユニークワードを複素共役信号に変換する。複素共役生成部５２から出力された複素共役信号（Ｗ0(τ)、Ｗ1(τ)またはＷ2(τ)）は乗算器５３において、入力された遅延検波結果と複素乗算され、電力算出部５４は、入力された複素乗算結果を用いて電力値を算出する。算出された電力値はＵＷ相関値算出部５５に入力され、ＵＷ相関値算出部５５は、入力シンボルタイミング毎に各遅延検波に対応するＵＷ区間の相関電力値を積分し、当該タイミングでの軟判定相関値（Ｃ0(ｔ)、Ｃ1(ｔ)またはＣ2(ｔ)を出力する。 FIG. 8 is a diagram illustrating a configuration example of the soft decision correlation units 41, 42-1, and 42-2. Each soft decision correlation unit includes a UW generation unit 51, a complex conjugate generation unit 52, a multiplier 53, and power calculation. Unit 54 and UW correlation value calculation unit 55. In each soft decision correlation unit, the UW generator 51 generates a unique word corresponding to the input delay detection result (D 0 (t), D 1 (t) or D 2 (t)), and the complex conjugate generation unit 52 converts the unique word generated by the UW generator 51 into a complex conjugate signal. The complex conjugate signal (W 0 (τ), W 1 (τ) or W 2 (τ)) output from the complex conjugate generation unit 52 is complex-multiplied with the input delayed detection result in the multiplier 53 to calculate power. The unit 54 calculates a power value using the input complex multiplication result. The calculated power value is input to the UW correlation value calculation unit 55. The UW correlation value calculation unit 55 integrates the correlation power value of the UW interval corresponding to each delay detection for each input symbol timing, and softens at the timing. The judgment correlation value (C 0 (t), C 1 (t) or C 2 (t) is output.

なお、ＵＷ生成部５１では、例えばＭ1シンボル遅延検波の場合、ＵＷを複素平面にマッピングした複素信号に変換し、変換結果をＭ1シンボル遅延検波して各遅延検波に対応するユニークワード生成する。 For example, in the case of M 1 symbol delay detection, the UW generation unit 51 converts the UW into a complex signal mapped on the complex plane, and generates a unique word corresponding to each delay detection by M 1 symbol delay detection of the conversion result. .

軟判定相関値Ｃ0(ｔ)はＵＷ検出判定部２３に入力され、また、軟判定相関値Ｃ1(ｔ)およびＣ2(ｔ)は相関値加算部２６に入力され、ＵＷ検出判定部２３および相関値加算部２６は、入力された軟判定相関値を用いて、実施の形態１で説明した動作を実行する。 The soft decision correlation value C 0 (t) is input to the UW detection determination unit 23, and the soft decision correlation values C 1 (t) and C 2 (t) are input to the correlation value addition unit 26, and the UW detection determination unit 23 and the correlation value adding unit 26 execute the operation described in the first embodiment using the inputted soft decision correlation value.

このように、本実施の形態の同期検出回路では、ＵＷ検出判定部２３へ入力させるＣ0(ｔ)を算出する際、およびタイミング判定に用いる指標を作成する相関値加算部２６へ入力させるＣ1(ｔ)，Ｃ2(ｔ)を算出する際に遅延検波結果の軟判定を用いることとした。これにより、相関の高い複数のＵＷが使用されているシステムにおいて、実施の形態１の同期検出回路よりも反転ＵＷによる誤検出の発生確率を下げることができる。 As described above, in the synchronization detection circuit of the present embodiment, when calculating C 0 (t) to be input to the UW detection determination unit 23, and to be input to the correlation value addition unit 26 that creates an index used for timing determination. When calculating 1 (t) and C 2 (t), the soft decision of the delayed detection result is used. As a result, in a system in which a plurality of UWs having high correlation are used, it is possible to lower the probability of erroneous detection due to the inverted UW compared to the synchronization detection circuit of the first embodiment.

実施の形態３．
つづいて実施の形態３の同期検出回路について説明する。本実施の形態においては、実施の形態１で説明した同期検出回路（タイミング同期部１３）におけるタイミング検出用の指標作成（相関値加算）を行う際に、Ｘ種類（Ｘ＞２）の異なる遅延シンボルの遅延検波結果を用いる同期検出回路について説明する。なお、本実施の形態の受信装置の構成は実施の形態１と同様である（図１参照）。 Embodiment 3 FIG.
Next, the synchronization detection circuit according to the third embodiment will be described. In the present embodiment, there are X types (X> 2) of different delays when the timing detection index creation (correlation value addition) is performed in the synchronization detection circuit (timing synchronization unit 13) described in the first embodiment. A synchronization detection circuit using the symbol delay detection result will be described. The configuration of the receiving apparatus of this embodiment is the same as that of Embodiment 1 (see FIG. 1).

図９は、実施の形態３の同期検出回路であるタイミング同期部１３ｂの構成例を示す図である。なお、本実施の形態において、先に説明した実施の形態１と同様の構成については、同一の符号を付して説明を省略する。すなわち、タイミング同期部１３ｂは、実施の形態１のタイミング同期部１３が備えていたＭ1シンボル遅延検波部２４−１および硬判定相関部２５−１のペアと同様の構成をＸ個備え、また、相関値加算部２６を相関値加算部２６ｂに置き換えたものである。なお、ＭXシンボル遅延検波部２４−Ｘの構成は、１シンボル遅延検波部２１やＭ1シンボル遅延検波部２４−１、Ｍ2シンボル遅延検波部２４−２と同様である（図３参照）。 FIG. 9 is a diagram illustrating a configuration example of the timing synchronization unit 13b which is the synchronization detection circuit according to the third embodiment. In the present embodiment, the same components as those of the first embodiment described above are denoted by the same reference numerals and the description thereof is omitted. That is, the timing synchronization unit 13b includes X configurations similar to the pair of the M 1 symbol delay detection unit 24-1 and the hard decision correlation unit 25-1 included in the timing synchronization unit 13 of the first embodiment. The correlation value adding unit 26 is replaced with a correlation value adding unit 26b. The configuration of the M X symbol delay detection unit 24-X is the same as that of the 1 symbol delay detection unit 21, M 1 symbol delay detection unit 24-1, and M 2 symbol delay detection unit 24-2 (see FIG. 3). .

タイミング同期部１３ｂの動作について図９を用いて説明する。タイミング同期部１３ｂのＭXシンボル遅延検波部２４−Ｘでは、Ｎシンボル遅延部３１が入力信号Ｒ(ｔ)に対してＸシンボルの遅延を与え、その複素共役を複素共役生成部３２が生成する。そして、乗算器３３が、複素共役生成部３２で生成された複素共役を入力信号Ｒ(ｔ)に対して複素乗算し、得られたＸシンボル遅延検波結果ＤX(ｔ)を出力する。なお、１シンボル遅延検波部２１以外の各シンボル遅延検波部のＮシンボル遅延部３１では、入力信号Ｒ(ｔ)に対し、それぞれ異なるシンボル数の遅延を与える。 The operation of the timing synchronization unit 13b will be described with reference to FIG. In the M X symbol delay detection unit 24-X of the timing synchronization unit 13b, the N symbol delay unit 31 gives an X symbol delay to the input signal R (t), and the complex conjugate generation unit 32 generates the complex conjugate thereof. . Then, the multiplier 33 complex-multiplies the complex conjugate generated by the complex conjugate generation unit 32 with respect to the input signal R (t), and outputs the obtained X symbol delayed detection result D X (t). The N symbol delay unit 31 of each symbol delay detection unit other than the 1 symbol delay detection unit 21 gives a delay of a different number of symbols to the input signal R (t).

また、硬判定相関部２５−Ｘは、硬判定相関部２２、硬判定相関部２５−１および硬判定相関部２５−２と同様に、まず、入力された遅延検波結果の硬判定を行い、次に、得られた硬判定結果とＵＷとの相関値を、ＵＷ検出範囲内の各タイミングにおいて算出し、得られた結果をＭXシンボル遅延検波相関値ＣX(ｔ)として相関値加算部２６ｂへ出力する。相関値加算部２６ｂは、前段の各項判定相関部（硬判定相関部２５−１，２５−２，…，２５−Ｘ）から入力されたすべてのシンボル遅延検波相関値（Ｃ1(ｔ)，Ｃ2(ｔ)，…，ＣX(ｔ)）を加算して、タイミング判定部２７におけるタイミング判定で使用する指標を作成する。 In addition, the hard decision correlation unit 25-X first performs a hard decision on the input delayed detection result, similarly to the hard decision correlation unit 22, the hard decision correlation unit 25-1, and the hard decision correlation unit 25-2. Next, a correlation value between the obtained hard decision result and UW is calculated at each timing within the UW detection range, and the obtained result is used as a M X symbol delayed detection correlation value C X (t). 26b. The correlation value adding unit 26b receives all the symbol delayed detection correlation values (C 1 (t)) input from the preceding term determination correlation units (hard determination correlation units 25-1, 25-2,..., 25-X). , C 2 (t),..., C X (t)) are added to create an index to be used for timing determination in the timing determination unit 27.

このように、本実施の形態の同期検出回路では、タイミング判定部２７におけるタイミング判定で使用する指標を相関値加算部２６ｂが作成するために、入力信号に対してそれぞれ異なるシンボル数の遅延を与えて得られた３つ以上の遅延信号を用いて入力信号をそれぞれ遅延検波し、得られた各信号の硬判定値とＵＷとの相関値をそれぞれ算出し、算出したすべての相関値を加算して、タイミング判定で使用する指標を作成することとした。これにより、実施の形態１の同期検出回路と同様に、相関の高いビット反転したＵＷが存在するシステムにおける反転ＵＷによる誤検出の発生確率を下げることができる。さらに、タイミング判定の指標となる相関値加算結果において誤ったタイミングでのピークを相対的に下げることが可能となり、実施の形態１で示した、２種類の相関値を加算してタイミング判定の指標を作成する同期検出回路（タイミング同期部１３）を適用した場合と比較して、反転ＵＷによる誤検出の発生確率をさらに下げることができる。また、反転ＵＷに限らず相関の高いＵＷが存在するシステムにおいても同様に誤検出確率を下げることができる。   As described above, in the synchronization detection circuit according to the present embodiment, the correlation value adding unit 26b creates an index to be used for timing determination in the timing determining unit 27, so that delays of different numbers of symbols are given to the input signal. Each of the input signals is subjected to delay detection using three or more delay signals obtained in this way, the correlation value between the hard decision value and UW of each obtained signal is calculated, and all the calculated correlation values are added. Therefore, we decided to create an index to be used for timing judgment. As a result, similar to the synchronization detection circuit of the first embodiment, it is possible to reduce the probability of erroneous detection due to inverted UW in a system in which a highly correlated bit-inverted UW exists. Further, it is possible to relatively lower a peak at an incorrect timing in the correlation value addition result that is an index for timing determination, and the two types of correlation values shown in the first embodiment are added to indicate an index for timing determination. Compared with the case where the synchronization detection circuit (timing synchronization unit 13) for generating the signal is applied, it is possible to further reduce the probability of erroneous detection due to the inverted UW. Further, not only the inverted UW but also a system having a highly correlated UW can similarly reduce the false detection probability.

実施の形態４．
つづいて実施の形態４の同期検出回路について説明する。本実施の形態においては、実施の形態３で説明した同期検出回路（タイミング同期部１３ｂ）における遅延検波結果の判定および相関を軟判定値によって行う同期検出回路について説明する。なお、本実施の形態の受信装置の構成は実施の形態１と同様である（図１参照）。 Embodiment 4 FIG.
Next, the synchronization detection circuit according to the fourth embodiment will be described. In the present embodiment, a synchronization detection circuit that performs determination and correlation of the delayed detection result in the synchronization detection circuit (timing synchronization unit 13b) described in the third embodiment by using a soft decision value will be described. The configuration of the receiving apparatus of this embodiment is the same as that of Embodiment 1 (see FIG. 1).

図１０は、実施の形態４の同期検出回路であるタイミング同期部１３ｃの構成例を示す図である。なお、本実施の形態において、先に説明した実施の形態３と同様の構成については、同一の符号を付して説明を省略する。すなわち、タイミング同期部１３ｃは、実施の形態３のタイミング同期部１３の硬判定相関部２２，２５−１，２５−２，…，２５−Ｘを軟判定相関部４１，４２−１，４２−２，…，４２−Ｘに置き換えたものであり、タイミング同期部１３ｂとの動作上の違いは、遅延検波結果を軟判定し、得られた軟判定値を用いて相関値を算出することである。なお、軟判定相関部４２−Ｘの構成は、他の軟判定相関部４１、４２−１および４２−２と同様である（図８参照）。   FIG. 10 is a diagram illustrating a configuration example of the timing synchronization unit 13c which is the synchronization detection circuit according to the fourth embodiment. In the present embodiment, the same components as those of the third embodiment described above are denoted by the same reference numerals and the description thereof is omitted. That is, the timing synchronization unit 13c replaces the hard decision correlation units 22, 25-1, 25-2,..., 25-X of the timing synchronization unit 13 of the third embodiment with the soft decision correlation units 41, 42-1, 42-. 2,..., 42-X, and the difference in operation from the timing synchronization unit 13b is that a delayed detection result is softly determined and a correlation value is calculated by using the obtained soft determination value. is there. The configuration of the soft decision correlation unit 42-X is the same as that of the other soft decision correlation units 41, 42-1 and 42-2 (see FIG. 8).

このように、本実施の形態の同期検出回路では、ＵＷ検出判定部２３へ入力させるＣ0(ｔ)を算出する際、およびタイミング判定に用いる指標を作成する相関値加算部２６ｂへ入力させる各相関値（Ｃ1(ｔ)，Ｃ2(ｔ)，…，ＣX(ｔ)）を算出する際に遅延検波結果の軟判定を用いることとした。これにより、ＵＷと相関が高い既知系列が使用されているシステムなどにおいて、ＵＷの誤検出発生確率を実施の形態２や３の同期検出回路よりも下げることができる。 As described above, in the synchronization detection circuit according to the present embodiment, when calculating C 0 (t) to be input to the UW detection determination unit 23 and each of the correlation value addition unit 26b that generates an index used for timing determination, When the correlation values (C 1 (t), C 2 (t),..., C X (t)) are calculated, the soft decision of the delayed detection result is used. As a result, in a system where a known sequence having a high correlation with UW is used, the UW false detection occurrence probability can be lowered as compared with the synchronization detection circuits of the second and third embodiments.

以上のように、本発明にかかる同期検出回路は、通信システムの受信装置に有用であり、特に、受信信号に含まれる既知系列を遅延検波して同期を獲得するための回路に適している。   As described above, the synchronization detection circuit according to the present invention is useful for a receiving apparatus of a communication system, and is particularly suitable for a circuit for acquiring synchronization by delay detection of a known sequence included in a received signal.

本発明にかかる同期検出回路を備えた受信装置の実施の形態１の構成例を示す図である。It is a figure which shows the structural example of Embodiment 1 of the receiver provided with the synchronous detection circuit concerning this invention. タイミング同期部の構成例を示す図である。It is a figure which shows the structural example of a timing synchronizer. タイミング同期部が備えている各遅延検波部の構成例を示す図である。It is a figure which shows the structural example of each delay detection part with which a timing synchronization part is provided. ＵＷ検出判定部によるＵＷ検出動作の一例を示した図である。It is the figure which showed an example of the UW detection operation by a UW detection determination part. タイミング判定部におけるタイミング選択方法を示した図である。It is the figure which showed the timing selection method in a timing determination part. ＵＷおよびＵＷの遅延検波結果の一例を示す図である。It is a figure which shows an example of the delay detection result of UW and UW. 実施の形態２のタイミング同期部の構成例を示す図である。6 is a diagram illustrating a configuration example of a timing synchronization unit according to Embodiment 2. FIG. 軟判定相関部の構成例を示す図である。It is a figure which shows the structural example of a soft decision correlation part. 実施の形態３のタイミング同期部の構成例を示す図である。FIG. 10 is a diagram illustrating a configuration example of a timing synchronization unit according to a third embodiment. 実施の形態４のタイミング同期部の構成例を示す図である。FIG. 10 is a diagram illustrating a configuration example of a timing synchronization unit according to a fourth embodiment. 課題を説明するための図である。It is a figure for demonstrating a subject.

符号の説明Explanation of symbols

１０ アンテナ
１１ 受信部
１２ 復調部
１３、１３ａ、１３ｂ、１３ｃ タイミング同期部
２１ １シンボル遅延検波部
２２、２５−１、２５−２、２５−Ｘ 硬判定相関部
２３ ＵＷ検出判定部
２４−１ Ｍ1シンボル遅延検波部
２４−２ Ｍ2シンボル遅延検波部
２４−Ｘ ＭXシンボル遅延検波部
２６、２６ｂ 相関値加算部
２７ タイミング判定部
３１ Ｎシンボル遅延部
３２、５２ 複素共役生成部
３３、５３ 乗算器
４１、４２−１、４２−２、４２−Ｘ 軟判定相関部
５１ ＵＷ生成部
５４ 電力算出部
５５ ＵＷ相関値算出部 DESCRIPTION OF SYMBOLS 10 Antenna 11 Receiving part 12 Demodulation part 13, 13a, 13b, 13c Timing synchronization part 21 1 symbol delay detection part 22, 25-1, 25-2, 25-X Hard decision correlation part 23 UW detection judgment part 24-1 M 1 symbol differential detection unit 24-2 M 2-symbol differential detection unit 24-X M X-symbol differential detection unit 26,26b correlation value addition unit 27 timing determination unit 31 N symbol delay unit 32, 52 a complex conjugate generator 33 and 53 multiply Units 41, 42-1, 42-2, 42-X soft decision correlation unit 51 UW generation unit 54 power calculation unit 55 UW correlation value calculation unit

Claims (13)

通信システムにおいて、受信信号に含まれるユニークワードを用いてフレーム同期タイミングを検出する同期検出回路であって、
入力信号の１シンボル遅延検波結果とユニークワードの相関値を求め、求めた相関値が所定の値を超えたタイミングを同期タイミング候補として検出する候補検出手段と、
前記入力信号に対し、第１のシンボル遅延量での遅延検波および第２のシンボル遅延量での遅延検波を行い、得られた各検波結果とユニークワードの相関値をそれぞれ求め、求めた各相関値に基づいて、前記同期タイミング候補を判定するための指標を生成する判定指標生成手段と、
前記指標に基づいて、前記同期タイミング候補の中からフレーム同期タイミングを選択するタイミング判定手段と、
を備えることを特徴とする同期検出回路。 In a communication system, a synchronization detection circuit that detects a frame synchronization timing using a unique word included in a received signal,
A candidate detection means for obtaining a correlation value between a 1-symbol delayed detection result of an input signal and a unique word, and detecting a timing at which the obtained correlation value exceeds a predetermined value as a synchronization timing candidate;
The input signal is subjected to delay detection with a first symbol delay amount and delay detection with a second symbol delay amount, and a correlation value between each obtained detection result and a unique word is obtained, and each obtained correlation is obtained. Determination index generation means for generating an index for determining the synchronization timing candidate based on the value;
Timing determining means for selecting a frame synchronization timing from the synchronization timing candidates based on the index;
A synchronization detection circuit comprising: 通信システムにおいて、受信信号に含まれるユニークワードを用いてフレーム同期タイミングを検出する同期検出回路であって、
入力信号の１シンボル遅延検波結果の硬判定値とユニークワードの相関値を求め、求めた相関値が所定の値を超えたタイミングを同期タイミング候補として検出する候補検出手段と、
前記入力信号に対し、それぞれ異なる３つ以上のシンボル遅延量での遅延検波を行い、得られた各検波結果とユニークワードの相関値をそれぞれ求め、求めた各相関値に基づいて、前記同期タイミング候補を判定するための指標を生成する判定指標生成手段と、
前記指標に基づいて、前記同期タイミング候補の中からフレーム同期タイミングを選択するタイミング判定手段と、
を備えることを特徴とする同期検出回路。 In a communication system, a synchronization detection circuit that detects a frame synchronization timing using a unique word included in a received signal,
A candidate detecting means for obtaining a correlation value between the hard decision value of the 1-symbol delayed detection result of the input signal and the unique word, and detecting a timing at which the obtained correlation value exceeds a predetermined value as a synchronization timing candidate;
The input signal is subjected to delay detection with three or more different symbol delay amounts, the respective detection results and the correlation values of the unique words are obtained, and the synchronization timing is determined based on the obtained correlation values. Determination index generation means for generating an index for determining candidates;
Timing determining means for selecting a frame synchronization timing from the synchronization timing candidates based on the index;
A synchronization detection circuit comprising: 前記タイミング判定手段は、前記同期タイミング候補のうち、前記指標が最大となるタイミングに対応するタイミング候補をフレーム同期タイミングとして選択することを特徴とする請求項１または２に記載の同期検出回路。   3. The synchronization detection circuit according to claim 1, wherein the timing determination unit selects, as a frame synchronization timing, a timing candidate corresponding to a timing at which the index is maximum among the synchronization timing candidates. 前記判定指標生成手段が生成する指標を、前記各相関値の加算結果とすることを特徴とする請求項１、２または３に記載の同期検出回路。   The synchronization detection circuit according to claim 1, 2, or 3, wherein the index generated by the determination index generation unit is an addition result of the correlation values. 前記候補検出手段および前記判定指標生成手段は、前記各遅延検波結果の硬判定値を用いて前記各相関値を求めることを特徴とする請求項１〜４のいずれか一つに記載の同期検出回路。   5. The synchronous detection according to claim 1, wherein the candidate detection unit and the determination index generation unit obtain each correlation value using a hard decision value of each delay detection result. circuit. 前記判定指標生成手段は、前記各遅延検波結果の軟判定値を用いて前記各相関値を求めることを特徴とする請求項１〜４のいずれか一つに記載の同期検出回路。   The synchronization detection circuit according to claim 1, wherein the determination index generation unit obtains each correlation value using a soft decision value of each delay detection result. 通信システムにおいて、受信信号に含まれるユニークワードを用いてフレーム同期タイミングを検出する場合の同期検出方法であって、
入力信号の１シンボル遅延検波結果とユニークワードの相関値を求め、求めた相関値が所定の値を超えたタイミングを同期タイミング候補として検出する候補検出ステップと、
前記入力信号に対し、第１のシンボル遅延量での遅延検波および第２のシンボル遅延量での遅延検波を行い、得られた各検波結果とユニークワードの相関値をそれぞれ求め、求めた各相関値に基づいて、前記同期タイミング候補を判定するための指標を生成する判定指標生成ステップと、
前記指標に基づいて、前記同期タイミング候補の中からフレーム同期タイミングを選択するフレーム同期タイミング検出ステップと、
を含むことを特徴とする同期検出方法。 In a communication system, a synchronization detection method for detecting frame synchronization timing using a unique word included in a received signal,
A candidate detection step of obtaining a correlation value between a one-symbol delayed detection result of the input signal and a unique word, and detecting a timing at which the obtained correlation value exceeds a predetermined value as a synchronization timing candidate;
The input signal is subjected to delay detection with a first symbol delay amount and delay detection with a second symbol delay amount, and a correlation value between each obtained detection result and a unique word is obtained, and each obtained correlation is obtained. A determination index generation step for generating an index for determining the synchronization timing candidate based on the value;
A frame synchronization timing detection step of selecting a frame synchronization timing from the synchronization timing candidates based on the index;
A synchronization detection method comprising: 通信システムにおいて、受信信号に含まれるユニークワードを用いてフレーム同期タイミングを検出する場合の同期検出方法であって、
入力信号の１シンボル遅延検波結果とユニークワードの相関値を求め、求めた相関値が所定の値を超えたタイミングを同期タイミング候補として検出する候補検出ステップと、
前記入力信号に対し、それぞれ異なる３つ以上のシンボル遅延量での遅延検波を行い、得られた各検波結果とユニークワードの相関値をそれぞれ求め、求めた各相関値に基づいて、前記同期タイミング候補を判定するための指標を生成する判定指標生成ステップと、
前記指標に基づいて、前記同期タイミング候補の中からフレーム同期タイミングを選択するフレーム同期タイミング検出ステップと、
を含むことを特徴とする同期検出方法。 In a communication system, a synchronization detection method for detecting frame synchronization timing using a unique word included in a received signal,
A candidate detection step of obtaining a correlation value between a one-symbol delayed detection result of the input signal and a unique word, and detecting a timing at which the obtained correlation value exceeds a predetermined value as a synchronization timing candidate;
The input signal is subjected to delay detection with three or more different symbol delay amounts, the respective detection results and the correlation values of the unique words are obtained, and the synchronization timing is determined based on the obtained correlation values. A determination index generation step for generating an index for determining candidates;
A frame synchronization timing detection step of selecting a frame synchronization timing from the synchronization timing candidates based on the index;
A synchronization detection method comprising: 前記フレーム同期タイミング検出ステップでは、前記同期タイミング候補のうち、前記指標が最大となるタイミングに対応するタイミング候補をフレーム同期タイミングとして選択することを特徴とする請求項７または８に記載の同期検出方法。   The synchronization detection method according to claim 7 or 8, wherein, in the frame synchronization timing detection step, a timing candidate corresponding to a timing at which the index is maximum is selected as a frame synchronization timing from the synchronization timing candidates. . 前記判定指標生成ステップで生成する指標を、前記各相関値の加算結果とすることを特徴とする請求項７、８または９に記載の同期検出方法。   The synchronization detection method according to claim 7, 8 or 9, wherein the index generated in the determination index generation step is an addition result of the correlation values. 前記候補検出ステップおよび前記判定指標生成ステップでは、前記各遅延検波結果の硬判定値を用いて前記各相関値を求めることを特徴とする請求項７〜１０のいずれか一つに記載の同期検出方法。   The synchronous detection according to any one of claims 7 to 10, wherein, in the candidate detection step and the determination index generation step, each correlation value is obtained using a hard decision value of each delayed detection result. Method. 前記候補検出ステップおよび前記判定指標生成ステップでは、前記各遅延検波結果の軟判定値を用いて前記各相関値を求めることを特徴とする請求項７〜１０のいずれか一つに記載の同期検出方法。   The synchronous detection according to any one of claims 7 to 10, wherein, in the candidate detection step and the determination index generation step, each correlation value is obtained using a soft decision value of each delay detection result. Method. 請求項１〜６のいずれか一つに記載の同期検出回路、
を備えることを特徴とする受信装置。 The synchronization detection circuit according to any one of claims 1 to 6,
A receiving apparatus comprising:
JP2008328574A 2008-12-24 2008-12-24 Synchronization detection circuit, synchronization detection method, and receiving apparatus Expired - Fee Related JP5207956B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008328574A JP5207956B2 (en) 2008-12-24 2008-12-24 Synchronization detection circuit, synchronization detection method, and receiving apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008328574A JP5207956B2 (en) 2008-12-24 2008-12-24 Synchronization detection circuit, synchronization detection method, and receiving apparatus

Publications (2)

Publication Number Publication Date
JP2010154107A JP2010154107A (en) 2010-07-08
JP5207956B2 true JP5207956B2 (en) 2013-06-12

Family

ID=42572694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008328574A Expired - Fee Related JP5207956B2 (en) 2008-12-24 2008-12-24 Synchronization detection circuit, synchronization detection method, and receiving apparatus

Country Status (1)

Country Link
JP (1) JP5207956B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6229224B2 (en) * 2013-03-15 2017-11-15 日本無線株式会社 Synchronization signal detection apparatus and synchronization signal detection method
JP7104234B2 (en) * 2019-03-18 2022-07-20 株式会社日立国際電気 Synchroscope circuit and wireless communication device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2801782B2 (en) * 1990-02-07 1998-09-21 三菱電機株式会社 Frame phase estimation method and circuit
JP2725896B2 (en) * 1991-01-29 1998-03-11 三菱電機株式会社 Unique word detection device
JPH1168618A (en) * 1997-08-27 1999-03-09 Oki Electric Ind Co Ltd Synchronization acquisition circuit
JP4218100B2 (en) * 1998-12-08 2009-02-04 ソニー株式会社 Information processing apparatus and method, and recording medium
JP4417173B2 (en) * 2003-05-28 2010-02-17 パナソニック株式会社 Demodulator

Also Published As

Publication number Publication date
JP2010154107A (en) 2010-07-08

Similar Documents

Publication Publication Date Title
JP4098096B2 (en) Spread spectrum receiver
KR20060099238A (en) Apparatus for detecting synchronization and vsb receiver using the same and method thereof
JP5171291B2 (en) Wireless transmission method, wireless transmission device, and wireless reception device
JP2000252971A (en) Receiving device and synchronizing method
JP5606411B2 (en) Wireless signal synchronization processor
JP2008154285A (en) Symbol timing detector, and wireless terminal
JP5207956B2 (en) Synchronization detection circuit, synchronization detection method, and receiving apparatus
JPH0969862A (en) Digital radio communication receiver
JP2007267132A (en) Synchronous timing detecting circuit and its control method
JPH08265291A (en) Ofdm transmission system and ofdm transmitter-receiver
JP2010068194A (en) Carrier frequency error detection device
JP2009118175A (en) Reception device
CN110535620B (en) Signal detection and synchronization method based on decision feedback
JP2001223674A (en) Spread spectrum demodulator
JP2006054540A (en) Synchronization method of communication
JP3949458B2 (en) Demodulator
JP3973332B2 (en) Digital modulation / demodulation synchronization system
JP5347720B2 (en) Demodulation circuit, demodulation method, and reception system
JP5094469B2 (en) Timing reproducing apparatus and receiving apparatus
JP2007312347A (en) Symbol timing detection apparatus and wireless terminal device
JP2007324704A (en) Asynchronous code modulated signal receiver
JP6314659B2 (en) Frame synchronizer
JP2008104015A (en) Automatic frequency control apparatus, receiver, communication apparatus, and communicating system
JP4818951B2 (en) Carrier reproduction circuit and receiver
JP2017216499A (en) Signal detector and signal detection method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees