JP5196146B2 - Lighting device and lighting apparatus - Google Patents

Lighting device and lighting apparatus Download PDF

Info

Publication number
JP5196146B2
JP5196146B2 JP2008145282A JP2008145282A JP5196146B2 JP 5196146 B2 JP5196146 B2 JP 5196146B2 JP 2008145282 A JP2008145282 A JP 2008145282A JP 2008145282 A JP2008145282 A JP 2008145282A JP 5196146 B2 JP5196146 B2 JP 5196146B2
Authority
JP
Japan
Prior art keywords
lamp
pwm signal
lighting
inverter circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008145282A
Other languages
Japanese (ja)
Other versions
JP2009123677A (en
Inventor
徹 石北
肇 大崎
紀之 北村
直子 岩井
勇生 山崎
新治 野木
昌俊 熊谷
征彦 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP2008145282A priority Critical patent/JP5196146B2/en
Priority to DE102008052701A priority patent/DE102008052701A1/en
Priority to US12/255,745 priority patent/US20090108769A1/en
Priority to CN2008101717618A priority patent/CN101420810B/en
Publication of JP2009123677A publication Critical patent/JP2009123677A/en
Application granted granted Critical
Publication of JP5196146B2 publication Critical patent/JP5196146B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps

Description

本発明は、インバータ回路によりランプを点灯させる点灯装置およびこれを備えた照明器具に関する。   The present invention relates to a lighting device for lighting a lamp by an inverter circuit and a lighting fixture including the same.

一般に、インバータ回路を備える点灯装置は、ランプの点灯状態や電源電圧に応じて、スイッチング手段のスイッチング周期またはスイッチングのデューティ比を制御することにより、ランプを一定の明るさで点灯することができるように構成されている。   In general, a lighting device including an inverter circuit can light a lamp at a constant brightness by controlling the switching cycle or the switching duty ratio of the switching means according to the lighting state of the lamp and the power supply voltage. It is configured.

近年、各種ディジタル機器の発達に伴い、ディジタル化された外部機器から上記点灯装置を制御可能とするために、点灯装置をディジタル制御することが増加してきている。この場合、インバータ回路の駆動を制御する制御装置をディジタル化することが一般的であり、このように制御装置をディジタル化することにより、所望の制御特性を得やすくなり、また応答の早い制御が期待できる。   In recent years, with the development of various digital devices, digital control of lighting devices is increasing in order to control the lighting devices from digitized external devices. In this case, it is common to digitize the control device that controls the drive of the inverter circuit. By digitizing the control device in this way, it becomes easier to obtain desired control characteristics and control with quick response is possible. I can expect.

ディジタル化した制御装置であるディジタル信号処理装置(ＤＳＰ)では、ディジタル演算処理によってインバータ回路に供給するＰＷＭ信号を生成する。このようなディジタル演算処理に際しては、電源電圧やランプの点灯状態などを検出し、この検出に応じてＰＷＭ信号を生成し、インバータ回路に入力することで、例えばランプの点灯周波数や出力電圧のオンデューティなどを制御してランプを安定に点灯する。   A digital signal processing device (DSP), which is a digitized control device, generates a PWM signal to be supplied to the inverter circuit by digital arithmetic processing. In such digital arithmetic processing, the power supply voltage, the lighting state of the lamp, and the like are detected, a PWM signal is generated in response to this detection, and is input to the inverter circuit, for example, the lamp lighting frequency and the output voltage are turned on. The lamp is lit stably by controlling the duty.

しかしながら、このようにディジタル演算処理によりＰＷＭ信号を生成する場合には、ＰＷＭ信号の周期がディジタル信号処理装置の動作クロックに依存するという問題がある。すなわち、このディジタル信号処理装置の動作クロックが比較的小さい場合、換言すれば低速の制御手段の場合には、細かい周波数制御を行うことが容易でない。   However, when a PWM signal is generated by digital arithmetic processing in this way, there is a problem that the cycle of the PWM signal depends on the operation clock of the digital signal processing device. That is, when the operation clock of the digital signal processing apparatus is relatively small, in other words, in the case of a low-speed control means, it is not easy to perform fine frequency control.

一方で、ディジタル信号処理装置の動作クロックを向上すると、消費電力が増加したり、コストアップしたりするという問題がある。   On the other hand, when the operation clock of the digital signal processing apparatus is improved, there is a problem that power consumption increases or costs increase.

そこで、ディジタル信号処理装置を割り込み処理によって所定期間停止させることでこの停止中にＰＷＭ信号の周期を調整するものが知られている(例えば、特許文献１参照。)。
特開２０００−１５０１８０号公報(第８頁、図４) In view of this, there is known a technique in which the period of the PWM signal is adjusted during the stop by stopping the digital signal processing device for a predetermined period by interrupt processing (for example, see Patent Document 1).
JP 2000-150180 A (page 8, FIG. 4)

しかしながら、上述の点灯装置では、ＰＷＭ信号の周期の調整の際にディジタル信号処理装置を停止させるため、この調整中には、ディジタル信号処理装置によって他の処理をすることができなくなってしまうという問題点を有している。   However, in the above-described lighting device, the digital signal processing device is stopped when adjusting the period of the PWM signal, so that during the adjustment, other processing cannot be performed by the digital signal processing device. Has a point.

本発明は、このような点に鑑みなされたもので、動作クロックに拘らず、他の処理を停止させることなくきめ細かい調光制御が可能な点灯装置およびこれを備えた照明器具を提供することを目的とする。   The present invention has been made in view of such a point, and provides a lighting device capable of performing fine dimming control without stopping other processing regardless of an operation clock, and a lighting fixture including the lighting device. Objective.

請求項１記載の点灯装置は、直流電圧を高周波電圧に変換して出力してランプを点灯させるインバータ回路と；ランプの点灯状態を検出する状態検出手段と；少なくともこの状態検出手段により検出したランプの点灯状態および所定の動作クロックに基づいて、インバータ回路を動作させるＰＷＭ信号の周期を演算する演算手段と；所定の動作クロックに依存する周波数を有するＰＷＭ信号の立ち上がりと立ち下がりとのいずれか一方を所定の動作クロックに依存せずこの所定の動作クロックから独立したタイミングで反転させるとともに、このＰＷＭ信号の立ち上がりと立ち下がりとの他方を所定の動作クロックに依存するタイミングで反転させる周期制御を毎周期行うことで、所定の動作クロックの非整数倍の周期に対応したＰＷＭ信号を生成可能に構成され、演算手段により演算された周期のＰＷＭ信号を生成する信号生成手段と；この信号生成手段により生成されたＰＷＭ信号に応じてインバータ回路を駆動制御する制御手段と；を具備し、インバータ回路は、スイッチング素子を備え、信号生成手段により生成されたＰＷＭ信号の周期に対応したスイッチング素子のスイッチング動作によって直流電圧を高周波電圧に変換して、ＰＷＭ信号の周期最小分解幅に対応する出力電圧の変化幅が２Ｖよりも小さくなるようにランプを点灯させるものである。 The lighting device according to claim 1 is an inverter circuit for lighting a lamp by converting a DC voltage into a high frequency voltage and outputting the lamp; a state detecting means for detecting a lighting state of the lamp; and at least a lamp detected by the state detecting means Calculating means for calculating the period of the PWM signal for operating the inverter circuit based on the lighting state of the inverter and a predetermined operation clock ; either rising or falling of the PWM signal having a frequency depending on the predetermined operation clock ; Is controlled at a timing independent of the predetermined operation clock, independent of the predetermined operation clock, and at the same time, the other one of the rising edge and the falling edge of the PWM signal is inverted at a timing depending on the predetermined operation clock. by performing periodic, PWM signal corresponding to a non-integer multiple of the period of a predetermined operating clock Comprising a; and control means for driving and controlling the inverter circuit in response to the PWM signal generated by the signal generating means; product capable constructed, a signal generating means for generating a PWM signal of the computed period by computing means The inverter circuit includes a switching element, converts a DC voltage into a high-frequency voltage by a switching operation of the switching element corresponding to the period of the PWM signal generated by the signal generation unit, and corresponds to the period minimum resolution width of the PWM signal. The lamp is lit so that the change width of the output voltage is smaller than 2V .

ランプは、蛍光ランプなどの低圧水銀放電灯、あるいはＬＥＤなどが好適であるが、これに限定されるものではない。   The lamp is preferably a low-pressure mercury discharge lamp such as a fluorescent lamp, or an LED, but is not limited thereto.

インバータ回路は、例えば対をなすスイッチング素子を備えたハーフブリッジ型などのものが用いられるが、これに限定されるものではない。   As the inverter circuit, for example, a half bridge type including a pair of switching elements is used, but the inverter circuit is not limited thereto.

状態検出手段は、例えばランプのランプ電流やランプ電圧などを検出することでランプの点灯状態を検出可能である。   The state detection means can detect the lighting state of the lamp by detecting, for example, the lamp current or the lamp voltage of the lamp.

演算手段は、例えばランプのアナログ信号であるランプ電流やランプ電圧を離散したディジタル信号に変換してＰＷＭ信号の周期を得るＡ／Ｄ変換器などである。   The arithmetic means is, for example, an A / D converter that converts a lamp current or lamp voltage, which is an analog signal of a lamp, into a discrete digital signal and obtains a period of a PWM signal.

信号生成手段は、例えばマイコンなどのＭＰＵ(演算素子)であり、動作クロック生成部により生成された動作クロックに対応するタイミングで動作して、ランプの状態などに対応しかつ動作クロックの非整数倍の周期のＰＷＭ信号を生成するディジタル部である。   The signal generation means is an MPU (arithmetic element) such as a microcomputer, which operates at a timing corresponding to the operation clock generated by the operation clock generation unit, corresponds to the lamp state, etc. and is a non-integer multiple of the operation clock. It is a digital part which produces | generates the PWM signal of the period.

制御手段は、例えばインバータ回路のスイッチング素子に接続されたハイサイドドライバなどである。   The control means is, for example, a high side driver connected to the switching element of the inverter circuit.

周期最小分解幅とは、ＰＷＭ信号の最小のパルスの立ち上がりから立ち下がりまでの幅をいう。The period minimum resolution width refers to the width from the rising edge to the falling edge of the minimum pulse of the PWM signal.

そして、状態検出手段により検出したランプの点灯状態および所定の動作クロックなどに基づいてＰＷＭ信号の周期を演算し、この演算された周期のＰＷＭ信号を、所定の動作クロックに依存する周波数を有するＰＷＭ信号の立ち上がりと立ち下がりとのいずれか一方を所定の動作クロックに依存せずこの所定の動作クロックから独立したタイミングで反転させるとともに、このＰＷＭ信号の立ち上がりと立ち下がりとの他方を所定の動作クロックに依存するタイミングで反転させる周期制御を毎周期行うことで所定の動作クロックの非整数倍の周期に対応したＰＷＭ信号を生成可能な信号生成手段によって生成することにより、動作クロックに拘らず、他の処理を停止させることなくＰＷＭ信号の周期数を連続的に細かく変化させることが可能になり、きめ細かい調光制御が可能になるとともに、インバータ回路が、ＰＷＭ信号の周期最小分解幅に対応する出力電圧の変化幅が２Ｖよりも小さくなるように放電ランプを点灯させることにより、相対的に出力電圧が高い放電ランプであっても安定した調光が可能になる。 Then, the period of the PWM signal is calculated based on the lighting state of the lamp detected by the state detecting means and a predetermined operation clock, and the PWM signal having the frequency depending on the predetermined operation clock is calculated from the PWM signal having the calculated period. Either the rising edge or falling edge of the signal is inverted at a timing independent of the predetermined operation clock without depending on the predetermined operation clock, and the other of the rising edge and the falling edge of the PWM signal is determined as the predetermined operation clock. By generating a PWM signal corresponding to a non-integer multiple of a predetermined operation clock by performing cycle control that is inverted at a timing depending on the frequency, it is possible to generate other PWM signals regardless of the operation clock. The number of cycles of the PWM signal can be changed continuously and finely without stopping the processing of Becomes ability, it becomes possible to fine dimming control, the inverter circuit, by variation of the output voltage corresponding to the minimum cycle resolution width of the PWM signal is to light the discharge lamp to be less than 2V, the relative Even if the discharge lamp has a high output voltage, stable dimming is possible .

請求項２記載の点灯装置は、請求項１記載の点灯装置において、信号生成手段は、状態検出手段により検出したランプの点灯状態に基づいて所定の目標値を設定することでインバータ回路をフィードバック制御するものである。 Lighting apparatus 請 Motomeko 2 wherein, in the lighting device according to claim 1, wherein the signal generating means, the feedback inverter circuit by setting the predetermined target value based on the lighting state of the lamp detected by the state detecting means It is something to control.

そして、状態検出手段で検出した放電ランプの点灯状態に基づいて信号生成手段の所定の目標値を設定してインバータ回路をフィードバック制御することで、放電ランプの点灯状態に対応してインバータ回路が効率よく駆動される。   Then, by setting a predetermined target value of the signal generating means based on the lighting state of the discharge lamp detected by the state detecting means and performing feedback control of the inverter circuit, the inverter circuit is efficient in accordance with the lighting state of the discharge lamp. Driven well.

請求項３記載の点灯装置は、請求項２記載の点灯装置において、信号生成手段は、ＰＷＭ信号の周期が２０μｓｅｃ以下、インバータ回路のフィードバック制御の周期が１００μｓｅｃ以下に設定されているものである。 According to a third aspect of the present invention, in the lighting device of the second aspect , the signal generating means is set such that the period of the PWM signal is set to 20 μsec or less and the period of the feedback control of the inverter circuit is set to 100 μsec or less.

そして、ＰＷＭ信号の周期を２０μｓｅｃ以下、インバータ回路のフィードバック制御の周期を１００μｓｅｃ以下とすることで、インバータ回路の応答性がより向上する。   The response of the inverter circuit is further improved by setting the period of the PWM signal to 20 μsec or less and the period of the feedback control of the inverter circuit to 100 μsec or less.

請求項４記載の点灯装置は、請求項３記載の点灯装置において、信号生成手段によるインバータ回路のフィードバック制御は、毎周期行われているものである。 According to a fourth aspect of the present invention, in the lighting device according to the third aspect , the feedback control of the inverter circuit by the signal generating means is performed every cycle.

そして、信号生成手段によるインバータ回路のフィードバック制御を毎周期行うことで、インバータ回路の応答性がより向上する。   And the responsiveness of an inverter circuit improves more by performing feedback control of the inverter circuit by a signal generation means for every period.

請求項５記載の照明器具は、ランプが取り付けられる器具本体と；ランプを点灯制御する請求項１ないし４いずれか一記載の点灯装置と；を具備しているものである。 The lighting fixture according to claim 5 is provided with a fixture main body to which a lamp is attached; and the lighting device according to any one of claims 1 to 4 for controlling lighting of the lamp.

照明器具は、屋外照明用、室内照明用、一般照明用、表示用などのいずれでもよいし、その形状もどのようなものでもよい。また、点灯装置は、器具本体と一体または別体のいずれでもよい。   The lighting fixture may be any one of outdoor lighting, indoor lighting, general lighting, display, and the like, and may have any shape. Further, the lighting device may be integrated with or separated from the instrument body.

そして、請求項１ないし４いずれか一記載の点灯装置を備えることで、それぞれの効果を奏することができる。 And each effect can be show | played by providing the lighting device as described in any one of Claim 1 thru | or 4 .

請求項１記載の点灯装置によれば、状態検出手段により検出したランプの点灯状態および所定の動作クロックなどに基づいてＰＷＭ信号の周期を演算し、この演算された周期のＰＷＭ信号を、所定の動作クロックに依存する周波数を有するＰＷＭ信号の立ち上がりと立ち下がりとのいずれか一方を所定の動作クロックに依存せずこの所定の動作クロックから独立したタイミングで反転させるとともに、このＰＷＭ信号の立ち上がりと立ち下がりとの他方を所定の動作クロックに依存するタイミングで反転させる周期制御を毎周期行うことで所定の動作クロックの非整数倍の周期に対応したＰＷＭ信号を生成可能な信号生成手段によって生成することにより、動作クロックに拘らず、他の処理を停止させることなくＰＷＭ信号の周期数を連続的に細かく変化させることができ、きめ細かい調光制御ができるとともに、インバータ回路が、ＰＷＭ信号の周期最小分解幅に対応する出力電圧の変化幅が２Ｖよりも小さくなるように放電ランプを点灯させることにより、相対的に出力電圧が高い放電ランプであっても安定して調光できる。 According to the lighting device according to claim 1, it calculates the cycle of the PWM signal based on such a lighting state and a predetermined operating clock of the lamp detected by the state detecting means, the PWM signal of the computed period, predetermined Either the rising edge or the falling edge of the PWM signal having a frequency that depends on the operation clock is inverted at a timing independent of the predetermined operation clock without depending on the predetermined operation clock. Generation by a signal generation means capable of generating a PWM signal corresponding to a non-integer multiple of a predetermined operation clock by performing cycle control for inverting the other of the falling edges at a timing depending on the predetermined operation clock. Therefore, regardless of the operation clock, the number of cycles of the PWM signal can be continuously changed without stopping other processes. Can be finely changed, it is fine dimming control, the inverter circuit, by variation of the output voltage corresponding to the minimum cycle resolution width of the PWM signal is to light the discharge lamp to be less than 2V, Even a discharge lamp having a relatively high output voltage can be dimmed stably .

請求項２記載の点灯装置によれば、請求項１記載の点灯装置の効果に加えて、状態検出手段で検出した放電ランプの点灯状態に基づいて信号生成手段の所定の目標値を設定してインバータ回路をフィードバック制御することで、放電ランプの点灯状態に対応してインバータ回路を効率よく駆動できる。 According to the lighting apparatus 請 Motomeko 2 wherein, in addition to the effects of the lighting device according to claim 1, setting a predetermined target value of the signal generating means based on the lighting state of the discharge lamp detected by the state detecting means By performing feedback control on the inverter circuit, the inverter circuit can be efficiently driven in accordance with the lighting state of the discharge lamp.

請求項３記載の点灯装置によれば、請求項２記載の点灯装置の効果に加え、ＰＷＭ信号の周期を２０μｓｅｃ以下、インバータ回路のフィードバック制御の周期を１００μｓｅｃ以下とすることで、インバータ回路の応答性がより向上できる。 According to the lighting device of claim 3 , in addition to the effect of the lighting device of claim 2 , the response of the inverter circuit is achieved by setting the cycle of the PWM signal to 20 μsec or less and the cycle of the feedback control of the inverter circuit to 100 μsec or less. Can be improved.

請求項４記載の点灯装置によれば、請求項３記載の点灯装置の効果に加えて、信号生成手段によるインバータ回路のフィードバック制御を毎周期行うことで、インバータ回路の応答性をより向上できる。 According to the lighting device of the fourth aspect , in addition to the effect of the lighting device of the third aspect , the responsiveness of the inverter circuit can be further improved by performing feedback control of the inverter circuit by the signal generating means every cycle.

請求項５記載の照明器具によれば、請求項１ないし４いずれか一記載の点灯装置を備えることで、それぞれの効果を奏することができる。 According to the lighting fixture of Claim 5 , each effect can be show | played by providing the lighting device as described in any one of Claim 1 thru | or 4 .

以下、本発明の一実施の形態を図面を参照して説明する。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

図１は点灯装置の回路図、図２は点灯装置を備えた照明器具の一部を断面とした底面図、図３(a)は点灯装置の動作クロックとＰＷＭ信号との関係を示すタイミングチャート、図３(b)は(a)のタイミングチャートの一部を拡大して示す説明図、図４は点灯装置の電源部の動作を示すタイミングチャート、図５は一般的な点灯装置のインバータ回路の動作周期とランプ電圧との関係を示すグラフ、図６は点灯装置の出力分解能別のランプ電圧の差分を示す表、図７は図６に示す表の各最小分解能に対応するグラフである。   FIG. 1 is a circuit diagram of a lighting device, FIG. 2 is a bottom view of a part of a lighting fixture provided with the lighting device, and FIG. 3A is a timing chart showing a relationship between an operation clock of the lighting device and a PWM signal. 3 (b) is an explanatory diagram showing a part of the timing chart of (a) in an enlarged manner, FIG. 4 is a timing chart showing the operation of the power supply unit of the lighting device, and FIG. 5 is an inverter circuit of a general lighting device. 6 is a graph showing the relationship between the operation period and the lamp voltage, FIG. 6 is a table showing the difference in lamp voltage for each output resolution of the lighting device, and FIG. 7 is a graph corresponding to each minimum resolution of the table shown in FIG.

図２に示すように、照明器具としての天井埋込形照明器具11は、例えばＴバーをグリッド状に組んだシステム天井に設置される天井埋込形照明器具であって、負荷としての光源であるランプ(放電灯)、すなわち多角形環状のランプとして四角形環状(正方形環状)のランプ12を使用する。このランプ12は、例えば管径が１５ｍｍ〜１８ｍｍのランプであり、直線状の４つの辺13およびこれら４つの辺13の端部間を略直角に接続する４つの角部14を有する四角形環状に形成された発光管15、およびこの発光管15の一辺中央で発光管15の両端を接続するとともに近傍に最冷部が形成されている口金16を備え、この口金16の内周面側には発光管15の両端に設けられる図示しない電極に接続された図示しない接続ピンが突設されている。   As shown in FIG. 2, a ceiling-embedded lighting fixture 11 as a lighting fixture is a ceiling-embedded lighting fixture installed on a system ceiling in which, for example, T bars are assembled in a grid shape, and is a light source as a load. As a certain lamp (discharge lamp), that is, a polygonal annular lamp, a quadrangular annular (square annular) lamp 12 is used. The lamp 12 is, for example, a lamp having a tube diameter of 15 mm to 18 mm, and has a quadrangular annular shape having four straight sides 13 and four corners 14 that connect the ends of the four sides 13 at substantially right angles. The arc tube 15 is formed, and has a base 16 that connects both ends of the arc tube 15 at the center of one side of the arc tube 15 and has a coldest part formed in the vicinity thereof. Connection pins (not shown) connected to electrodes (not shown) provided at both ends of the arc tube 15 are projected.

そして、天井埋込形照明器具11は、器具本体21を有し、この器具本体21は、下面を開口した四角形箱状に形成されており、四角形状の天板部23、この天板部23の周縁部から下方へ折曲形成された側板部24、およびこの側板部24の下端周囲に略Ｌ字状に折曲形成された枠部25を備えている。この器具本体21の枠部25の外形寸法は、システム天井のＴバーによって四方が囲まれた埋込開口の内寸よりも小さく形成されている。   Then, the ceiling-embedded lighting fixture 11 has a fixture main body 21, and the fixture main body 21 is formed in a rectangular box shape having an open bottom surface, and has a rectangular top plate portion 23, the top plate portion 23. The side plate portion 24 is bent downward from the peripheral edge portion thereof, and the frame portion 25 is formed in a substantially L shape around the lower end of the side plate portion 24. The outer dimension of the frame portion 25 of the instrument main body 21 is formed to be smaller than the inner dimension of the embedded opening surrounded on all sides by the T-bar of the system ceiling.

天板部23の中央領域には四角形状の開口部26が開口形成され、この開口部26の下面側は、天井付帯設備取付体31が天板部23の下面にねじ止めなどによって着脱可能に取り付けられている。   A square-shaped opening 26 is formed in the central region of the top plate 23, and the lower surface side of the opening 26 can be attached to the lower surface of the ceiling plate 23 by screws or the like. It is attached.

器具本体21の天板部23と側板部24と天井付帯設備取付体31の側面部33との間には、下面を開口した四角形環状のランプ収容部37が形成され、このランプ収容部37にランプ12が収容配置される。   Between the top plate portion 23 and the side plate portion 24 of the fixture main body 21 and the side surface portion 33 of the ceiling-attached equipment attachment body 31, a quadrangular annular lamp accommodating portion 37 having an open lower surface is formed. A lamp 12 is accommodated.

また、器具本体21の天板部23の下面で、開口部26の一辺の縁部である点灯装置取付部23aにはこの開口部26の縁部に沿った一端に電源入力側40を配置するとともに他端にランプ出力側41を配置した負荷制御装置としての点灯装置である放電灯点灯装置42(以下、点灯装置42という)が取り付けられ、点灯装置42の電源入力側40で点灯装置42が取り付けられた開口部26の一辺に交差する辺の縁部に電源端子台43が取り付けられ、点灯装置42のランプ出力側41で電源端子台43が取り付けられた開口部26の辺に相対する辺の縁部にランプ12の口金16を接続するとともにランプ12の口金16を着脱可能に保持するランプホルダとして兼用するランプソケット44が取り付けられている。点灯装置42および電源端子台43は、天井付帯設備取付体31の内側に配置されて開口部26とともに覆われている。   Further, on the lower surface of the top plate portion 23 of the appliance main body 21, the lighting device mounting portion 23a that is an edge portion of one side of the opening portion 26 is provided with the power input side 40 at one end along the edge portion of the opening portion 26. In addition, a discharge lamp lighting device 42 (hereinafter referred to as a lighting device 42), which is a lighting device as a load control device having a lamp output side 41 disposed at the other end, is attached, and the lighting device 42 is connected to the power input side 40 of the lighting device 42. The side opposite to the side of the opening 26 to which the power terminal block 43 is attached on the lamp output side 41 of the lighting device 42 is attached to the edge of the side that intersects one side of the attached opening 26 A lamp socket 44 that is also used as a lamp holder that removably holds the cap 16 of the lamp 12 is attached to the edge of the lamp 12. The lighting device 42 and the power terminal block 43 are disposed inside the ceiling-attached facility attachment body 31 and are covered together with the opening 26.

そして、点灯装置42は、図１に示すように、商用交流電源ｅを整流平滑する電源部51にインバータ回路52が接続され、このインバータ回路52の出力端には、共振回路53を介してランプ12のフィラメントFLa，FLbが接続されている。また、インバータ回路52と共振回路53との接続部には、ランプ12のフィラメントFLa，FLbの予熱回路55が接続されている。さらに、電源部51、インバータ回路52および予熱回路55には、制御装置としての回路制御手段であるディジタル信号処理装置56(以下、ＤＳＰ56という)が接続されている。そして、商用交流電源ｅ、電源部51、インバータ回路52、共振回路53、予熱回路55およびＤＳＰ56などにより作動回路としての点灯回路57が構成されているとともに、この点灯回路57とランプ12とが接続されることにより、主回路58が構成されている。   In the lighting device 42, as shown in FIG. 1, an inverter circuit 52 is connected to a power source 51 that rectifies and smoothes a commercial AC power source e, and an output terminal of the inverter circuit 52 is connected to a lamp via a resonance circuit 53. Twelve filaments FLa and FLb are connected. In addition, a preheating circuit 55 for the filaments FLa and FLb of the lamp 12 is connected to a connection portion between the inverter circuit 52 and the resonance circuit 53. Further, a digital signal processing device 56 (hereinafter referred to as DSP 56), which is a circuit control means as a control device, is connected to the power supply unit 51, the inverter circuit 52, and the preheating circuit 55. The commercial AC power source e, the power source 51, the inverter circuit 52, the resonance circuit 53, the preheating circuit 55, the DSP 56, and the like constitute a lighting circuit 57 as an operating circuit, and the lighting circuit 57 and the lamp 12 are connected to each other. As a result, the main circuit 58 is configured.

電源部51は、入力電流I0と入力電圧V0との位相を合わせる、いわゆる臨界モード(不連続モード)の力率改善(ＰＦＣ)機能を備えた昇圧チョッパ電源であり、商用交流電源ｅに全波整流部としてのブリッジダイオードBDが接続され、このブリッジダイオードBDの出力側には、昇圧チョッパ回路59が接続されている。この昇圧チョッパ回路59は、ブリッジダイオードBDの出力側に、インバータ回路52との間に昇圧用のトランスであるチョッパチョークL1と逆阻止用のダイオードD1との直列回路が接続されているとともに、チョッパチョークL1とダイオードD1のアノードとの接続点にスイッチング素子としての第１スイッチング素子、すなわちチョッピング用スイッチング素子である電界効果トランジスタ(ＦＥＴ)Q1が並列に接続されて、かつ、ダイオードD1のカソードとインバータ回路52との接続点に、平滑用のコンデンサである電解コンデンサC1が並列に接続されている。   The power supply unit 51 is a step-up chopper power supply having a power factor improvement (PFC) function of a so-called critical mode (discontinuous mode) that matches the phase of the input current I0 and the input voltage V0. A bridge diode BD as a rectifier is connected, and a boost chopper circuit 59 is connected to the output side of the bridge diode BD. In the boost chopper circuit 59, a series circuit of a chopper choke L1 that is a boosting transformer and a reverse blocking diode D1 is connected to the output side of the bridge diode BD between the inverter circuit 52 and the chopper chopper circuit 59. A first switching element as a switching element, that is, a field effect transistor (FET) Q1, which is a chopping switching element, is connected in parallel to the connection point between the choke L1 and the anode of the diode D1, and the cathode of the diode D1 and the inverter An electrolytic capacitor C1, which is a smoothing capacitor, is connected in parallel to the connection point with the circuit 52.

チョッパチョークL1は、一次巻線L1aと二次巻線L1bとを有し、一次巻線L1aがブリッジダイオードBDの出力側とダイオードD1のアノードとの間に接続されているとともに、二次巻線L1bの一端側がアースに接続され、他端側が検出用の抵抗R1を介して制御信号生成部としての順序回路であるフリップフロップ61のセット端子に接続されている。したがって、フリップフロップ61のセット端子には、チョッパチョークL1の二次巻線L1bからチョーク電流Ｉにより抵抗R1に生じるチョーク電圧Ｖが入力されている。   The chopper choke L1 has a primary winding L1a and a secondary winding L1b. The primary winding L1a is connected between the output side of the bridge diode BD and the anode of the diode D1, and the secondary winding One end side of L1b is connected to the ground, and the other end side is connected to a set terminal of a flip-flop 61 which is a sequential circuit as a control signal generation unit via a resistor R1 for detection. Therefore, the choke voltage V generated in the resistor R1 by the choke current I is input to the set terminal of the flip-flop 61 from the secondary winding L1b of the chopper choke L1.

電界効果トランジスタQ1は、ドレイン端子がチョッパチョークL1とダイオードD1のアノードとの接続点に接続されているとともに、ソース端子が抵抗R2を介してアースに接続され、かつ、制御端子であるゲート端子がフリップフロップ61の出力端子に接続されている。   In the field effect transistor Q1, the drain terminal is connected to the connection point between the chopper choke L1 and the anode of the diode D1, the source terminal is connected to the ground via the resistor R2, and the gate terminal that is the control terminal The output terminal of the flip-flop 61 is connected.

ここで、フリップフロップ61は、いわゆるＲＳ型のものであり、オペアンプとしての比較器すなわちコンパレータであるアナログコンパレータ63の出力端子がリセット端子に接続されている。このアナログコンパレータ63は、一方の入力端子が電界効果トランジスタQ1のドレイン端子と抵抗R2との接続点に接続されて電界効果トランジスタQ1のスイッチング電流IQにより抵抗R2にて生じる電圧VQが入力されるとともに、他方の入力端子が抵抗R3を介してＤＳＰ56に接続され、この抵抗R3との接続点がコンデンサC2を介してアースに接続されている。   Here, the flip-flop 61 is a so-called RS type, and an output terminal of an analog comparator 63 which is a comparator as an operational amplifier, that is, a comparator, is connected to a reset terminal. In this analog comparator 63, one input terminal is connected to the connection point between the drain terminal of the field effect transistor Q1 and the resistor R2, and the voltage VQ generated in the resistor R2 by the switching current IQ of the field effect transistor Q1 is input. The other input terminal is connected to the DSP 56 via a resistor R3, and the connection point with the resistor R3 is connected to the ground via a capacitor C2.

そして、これらフリップフロップ61およびアナログコンパレータ63などにより、チョーク電流Ｉのゼロ電流位相と、スイッチング電流IQとに基づいて昇圧チョッパ回路59の動作を制御するスイッチングパルス生成回路としての昇圧チョッパ回路制御手段であるチョッピング制御部64が構成されている。   Then, with the flip-flop 61 and the analog comparator 63, etc., boost chopper circuit control means as a switching pulse generation circuit that controls the operation of the boost chopper circuit 59 based on the zero current phase of the choke current I and the switching current IQ. A certain chopping control unit 64 is configured.

また、インバータ回路52は、電源部51に対して、第２スイッチング素子としてのインバータ用のスイッチング素子である電界効果トランジスタQ2，Q3が直列に接続された、いわゆるハーフブリッジ型のものである。   The inverter circuit 52 is a so-called half-bridge type in which field effect transistors Q2 and Q3, which are switching elements for inverters as second switching elements, are connected in series to the power supply unit 51.

電界効果トランジスタQ2，Q3は、制御端子であるゲート端子が制御手段としてのハイサイドドライバ65を介してＤＳＰ56に接続されており、このハイサイドドライバ65から供給される信号によってオンオフが制御される。   The gate terminals of the field effect transistors Q2 and Q3 are connected to the DSP 56 via a high side driver 65 as control means, and on / off is controlled by a signal supplied from the high side driver 65.

ハイサイドドライバ65は、ＤＳＰ56から供給される調光用のＰＷＭ信号Ｐに応じて、数十ｋＨｚ〜２００ｋＨｚ程度の周波数、本実施の形態では例えば５０ｋＨｚ以上(２０μｓｅｃ以下の周期)で電界効果トランジスタQ2，Q3を交互にオンオフする(スイッチング駆動する)ことで、電界効果トランジスタQ3のドレイン−ソース間に所定の高周波交流を発生させるものである。   The high-side driver 65 has a field effect transistor Q2 at a frequency of about several tens of kHz to 200 kHz, for example, 50 kHz or more (a cycle of 20 μsec or less) in this embodiment in accordance with the dimming PWM signal P supplied from the DSP 56. , Q3 are alternately turned on / off (switching driven) to generate a predetermined high-frequency alternating current between the drain and source of the field effect transistor Q3.

共振回路53は、電界効果トランジスタQ3の両端間に、直流成分を遮断するコンデンサC3と共振用巻線(共振用インダクタ)L2とを直列に介して共振用コンデンサC4が並列に接続されている。   In the resonance circuit 53, a resonance capacitor C4 is connected in parallel between both ends of the field effect transistor Q3 via a capacitor C3 that cuts off a DC component and a resonance winding (resonance inductor) L2 in series.

予熱回路55は、予熱用トランスL3、コンデンサC5、予熱用スイッチング素子としての電界効果トランジスタQ4および電流検出用の抵抗R4の直列回路を備え、コンデンサC5と電界効果トランジスタQ4との接続点と電界効果トランジスタQ2のソース端子との間に、ダイオードD2が接続されている。   The preheating circuit 55 includes a series circuit of a preheating transformer L3, a capacitor C5, a field effect transistor Q4 as a preheating switching element and a resistor R4 for current detection, and a connection point between the capacitor C5 and the field effect transistor Q4 and a field effect. A diode D2 is connected between the source terminal of the transistor Q2.

予熱用トランスL3は、一次巻線L3aと、第１二次巻線L3bおよび第２二次巻線L3cとが対向配置されており、一次巻線L3aは、電界効果トランジスタQ2，Q3の接続点と共振用コンデンサC4との間に接続され、各二次巻線L3b，L3cは、コンデンサC6，C7を介してそれぞれランプ12のフィラメントFLa，FLbに接続されている。   In the preheating transformer L3, the primary winding L3a, the first secondary winding L3b and the second secondary winding L3c are arranged to face each other, and the primary winding L3a is a connection point between the field effect transistors Q2 and Q3. And the resonance capacitor C4, and the secondary windings L3b and L3c are connected to the filaments FLa and FLb of the lamp 12 via the capacitors C6 and C7, respectively.

電界効果トランジスタQ4は、制御端子であるゲート端子がＤＳＰ56に接続され、このＤＳＰ56から供給される予熱用ＰＷＭ信号によりスイッチング制御される。   In the field effect transistor Q4, a gate terminal as a control terminal is connected to the DSP 56, and switching control is performed by a preheating PWM signal supplied from the DSP 56.

そして、ＤＳＰ56は、ディジタル信号処理を行う、いわゆるマイコンなどのＭＰＵ(演算素子)であり、アナログコンパレータ63の入力端子と接続される基準波形設定部としての参照電圧設定部である電圧設定部71、予熱回路55の電界効果トランジスタQ4のスイッチングを制御するための予熱回路制御部72、放電電流すなわちランプ電流ILおよび放電電圧すなわちランプ電圧VLの少なくともいずれか一方を検出することで点灯回路57およびランプ12の動作状態(主回路58の動作状態)を検出する状態検出手段の機能を有する状態検出部73、この状態検出部73により検出した動作状態に基づいてインバータ回路52の電界効果トランジスタQ2，Q3の動作制御用のＰＷＭ信号Ｐを生成する信号生成手段としてのインバータ回路制御部である調光信号生成部74などを内部に一体に備えているとともに、図示しない記憶手段としてのＲＯＭ、ＲＡＭ、インターフェースであるＩ／Ｏポートなどをそれぞれ備えている。また、このＤＳＰ56の各部は、動作クロック生成手段としてのクロック生成部76により生成された動作クロックCLKに依存したタイミングで動作する。   The DSP 56 is an MPU (arithmetic element) such as a so-called microcomputer that performs digital signal processing, and a voltage setting unit 71 that is a reference voltage setting unit as a reference waveform setting unit connected to an input terminal of the analog comparator 63. Preheating circuit controller 72 for controlling switching of field effect transistor Q4 of preheating circuit 55, lighting circuit 57 and lamp 12 by detecting at least one of discharge current, that is, lamp current IL and discharge voltage, that is, lamp voltage VL Of the field effect transistors Q2 and Q3 of the inverter circuit 52 based on the operation state detected by the state detection unit 73, the state detection unit 73 having a function of state detection means for detecting the operation state of the main circuit 58 (operation state of the main circuit 58) A dimming signal generation unit 74 that is an inverter circuit control unit as a signal generation unit that generates a PWM signal P for operation control is included. It has respectively with and provided integrally, ROM as a storage means (not shown), RAM, and I / O ports as an interface to. Each part of the DSP 56 operates at a timing depending on the operation clock CLK generated by the clock generation unit 76 as an operation clock generation unit.

なお、ＤＳＰ56が電圧設定部71、予熱回路制御部72、および、調光信号生成部74などを一体に備えるとは、これらがＤＳＰ56においてソフトウェア処理部分を共有していることをいう。   The DSP 56 integrally including the voltage setting unit 71, the preheating circuit control unit 72, the dimming signal generation unit 74, and the like means that the DSP 56 shares a software processing part.

電圧設定部71は、電源部51の入力電圧V0および出力電圧V1の少なくともいずれか一方を検出する電源電圧検出手段の機能を有するソフトウェア部であり、この検出した電圧V0，V1の少なくともいずれか一方に基づいて、アナログコンパレータ63の比較のための基準電圧であってＰＷＭ信号である参照電圧VTHを設定する。   The voltage setting unit 71 is a software unit having a function of power supply voltage detection means for detecting at least one of the input voltage V0 and the output voltage V1 of the power supply unit 51, and at least one of the detected voltages V0 and V1 Based on the reference voltage VTH, a reference voltage VTH which is a reference voltage for comparison of the analog comparator 63 and is a PWM signal is set.

具体的に、本実施の形態において、参照電圧VTHは、図１および図３(a)に示すように、アナログコンパレータ63に入力される電圧VQと参照電圧VTHとの大小によってオフされるように、基準波形SWとなる整流された電源電圧波形によって、出力電圧V1が所望の目標値に近付くようにフィードバック制御するための制御信号すなわちＰＷＭ制御信号である電界効果トランジスタQ1のスイッチングパルスSPを生成するように設定される。なお、基準波形SWは、例えばインバータ回路52からの出力電圧V1(出力電流I1)および電源電圧の少なくともいずれか一方に対応して可変させることが可能である。   Specifically, in the present embodiment, the reference voltage VTH is turned off by the magnitude of the voltage VQ input to the analog comparator 63 and the reference voltage VTH, as shown in FIGS. 1 and 3A. The switching pulse SP of the field effect transistor Q1, which is a control signal for performing feedback control so that the output voltage V1 approaches a desired target value, that is, a PWM control signal, is generated by the rectified power supply voltage waveform that becomes the reference waveform SW Is set as follows. The reference waveform SW can be varied corresponding to at least one of the output voltage V1 (output current I1) from the inverter circuit 52 and the power supply voltage, for example.

換言すれば、点灯装置42は、電源部51のＰＦＣ制御用のスイッチングのための参照電圧VTHをＤＳＰ56により生成し、電界効果トランジスタQ1をスイッチングするためのスイッチングパルスSPを、フリップフロップ61やアナログコンパレータ63などのハードウェアにより構成したチョッピング制御部64により生成している。   In other words, the lighting device 42 generates the reference voltage VTH for switching for PFC control of the power supply unit 51 by the DSP 56, and generates the switching pulse SP for switching the field effect transistor Q1 by using the flip-flop 61 or the analog comparator. It is generated by a chopping control unit 64 configured by hardware such as 63.

予熱回路制御部72は、予熱回路55の予熱電流IPを検出する予熱電流検出手段の機能を有するソフトウェア部であり、予熱回路55の予熱電流IPを監視しつつ、状態検出部73で検出したランプ電流ILおよびランプ電圧VLの少なくともいずれか一方の変化に追従するように最適予熱条件すなわち目標値を設定し、予熱電流IPが目標値に近付くように、予熱回路55の電界効果トランジスタQ4のゲート端子に供給する予熱用ＰＷＭ信号PPを生成する。なお、この予熱回路制御部72は、例えばランプ電流ILとランプ電圧VLとの積であるランプ電力の変化あるいは周囲温度の変化などに追従して目標値を設定するようにしてもよい。また、この目標値は、例えばフィラメントFLa，FLbの寿命末期時にでも問題が発生しない程度のエネルギ量から設定される上限値を設けることが好ましい。   The preheating circuit control unit 72 is a software unit having a function of preheating current detection means for detecting the preheating current IP of the preheating circuit 55, and monitors the preheating current IP of the preheating circuit 55 while detecting the lamp detected by the state detection unit 73. The gate terminal of the field effect transistor Q4 of the preheating circuit 55 is set so that the optimum preheating condition, that is, the target value is set so as to follow the change of at least one of the current IL and the lamp voltage VL, and the preheating current IP approaches the target value. PWM signal PP for preheating to be supplied to is generated. Note that the preheating circuit control unit 72 may set the target value following a change in lamp power or a change in ambient temperature, which is the product of the lamp current IL and the lamp voltage VL, for example. The target value is preferably an upper limit set from an energy amount that does not cause a problem even at the end of the life of the filaments FLa and FLb.

状態検出部73は、アナログ信号であるランプ電流ILおよびランプ電圧VLの少なくともいずれか一方を、これらランプ電流ILやランプ電圧VLに対応したディジタルの周波数データに変換するＡ／Ｄ変換器の機能を有しており、Ａ／Ｄ変換したランプ電流ILおよびランプ電圧VLの少なくともいずれか一方を予熱回路制御部72あるいは調光信号生成部74などに出力するものである。この状態検出部73でのランプ電流IL、あるいはランプ電圧VLの検出のタイミングは、例えば電源電圧波形、あるいは共振用コンデンサC4の両端電圧など、主回路58中の少なくともいずれかのアナログ信号、あるいは、この状態検出部73で検出したランプ電流ILやランプ電圧VLなどに基づいて演算されたディジタル信号である所定の周波数データによって、ランプ電流ILやランプ電圧VLのピーク位相に同期したタイミングに決定される。本実施の形態では、例えば状態検出部73がＡ／Ｄ変換器の機能を有しているので、ランプ電流ILやランプ電圧VLなどに基づいて演算されたディジタル信号である所定の周波数データに基づいてランプ電流ILあるいはランプ電圧VLの検出のタイミングが決定される。   The state detection unit 73 functions as an A / D converter that converts at least one of the lamp current IL and the lamp voltage VL, which are analog signals, into digital frequency data corresponding to the lamp current IL and the lamp voltage VL. The A / D converted lamp current IL and / or lamp voltage VL are output to the preheating circuit control unit 72 or the dimming signal generation unit 74. The detection timing of the lamp current IL or the lamp voltage VL in the state detection unit 73 is, for example, at least one analog signal in the main circuit 58 such as a power supply voltage waveform or a voltage across the resonance capacitor C4, or The timing is synchronized with the peak phase of the lamp current IL or the lamp voltage VL based on predetermined frequency data which is a digital signal calculated based on the lamp current IL or the lamp voltage VL detected by the state detector 73. . In the present embodiment, for example, since the state detection unit 73 has a function of an A / D converter, it is based on predetermined frequency data that is a digital signal calculated based on the lamp current IL, the lamp voltage VL, and the like. Thus, the detection timing of the lamp current IL or the lamp voltage VL is determined.

そして、調光信号生成部74は、状態検出部73により検出したランプ12の点灯状態、すなわちランプ電流ILおよびランプ電圧VLの少なくともいずれか一方に基づいて、この点灯状態および動作クロックCLKに基づいてＰＷＭ信号Ｐの周期を演算する演算手段の機能を有するとともに、この演算した周期のＰＷＭ信号Ｐを生成するソフトウェア部である。   Then, the dimming signal generation unit 74 is based on the lighting state of the lamp 12 detected by the state detection unit 73, that is, based on the lighting state and the operation clock CLK based on at least one of the lamp current IL and the lamp voltage VL. It is a software unit that has a function of a calculation means for calculating the period of the PWM signal P and generates the PWM signal P having the calculated period.

ここで、この調光信号生成部74により生成されるＰＷＭ信号Ｐは、そのデューティ比が動作クロックCLKに依存する、すなわち動作クロックCLKの立ち上がりあるいは立ち下りのいずれかに対応して動作する、換言すれば動作クロックCLKの整数倍の第１エッジと、動作クロックCLKに依存しない、すなわち動作クロックCLKの立ち上がりと立ち下がりとの間、あるいは、立ち下がりと立ち上がりとの間のいずれかに対応する、換言すれば非整数倍の第２エッジとを交互に出力することで、第１エッジ間でＰＷＭ信号Ｐのデューティを設定し、第２エッジ間でＰＷＭ信号Ｐの周期を設定している。   Here, the PWM signal P generated by the dimming signal generation unit 74 has a duty ratio that depends on the operation clock CLK, that is, operates in response to either rising or falling of the operation clock CLK. In this case, the first edge is an integer multiple of the operation clock CLK and does not depend on the operation clock CLK, that is, corresponds to either the rising edge or falling edge of the operation clock CLK, or between the falling edge and the rising edge. In other words, by alternately outputting non-integer multiple second edges, the duty of the PWM signal P is set between the first edges, and the period of the PWM signal P is set between the second edges.

具体的に、調光信号生成部74は、図３(a)および図３(b)に示すように、演算したＰＷＭ信号Ｐの周期Ｔiを動作クロックCLK(幅ａ)で除算し(Ｔi＝ａ・ｎi＋ｂi、ｎi、ｉは自然数、ａ＞ｂi)、動作クロックCLKの立ち上がりエッジに対応したタイミングで割り込み処理をして、前周期Ｔi-1での除算(Ｔi-1＝ａ・ｎi-1＋ｂi-1、ｎi-1は自然数)によって発生した端数ｂi-1の動作クロックCLKの立ち上がりからの遅れ分ｃi-1だけ動作クロックCLKの立ち上がりエッジに対して遅らせてＰＷＭ信号Ｐの第２エッジを発生させるとともに、今周期Ｔiでの除算によって発生した端数ｂiと、遅れ分ｃi-1により第２エッジと動作クロックCLKの立ち下がりエッジとの間で発生した端数ｄiとの差分が、次周期Ｔi+1での動作クロックCLKの立ち上がりからの遅れ分ｃiとなる。すなわち、ｂi−ｄi＝ｃi、ｃi-1＋ｄi＝ａである。第１エッジは、ＰＷＭ信号Ｐのデューティによって求められる。 Specifically, as shown in FIGS. 3A and 3B, the dimming signal generator 74 divides the calculated period T i of the PWM signal P by the operation clock CLK (width a) (T i = a · n i + b i, n i, i is a natural number, a> b i), and the interrupt processing at a timing corresponding to the rising edge of the operation clock CLK, before division by the period T i-1 (T i-1 = a · n i-1 + b i-1 , where n i-1 is a natural number), the rising edge of the operating clock CLK by the delay c i-1 from the rising edge of the operating clock CLK of the fraction b i-1 together to generate a second edge of the PWM signal P is delayed with respect to the edge, and a fractional b i generated by the division by the current period T i, a delay of c i-1 and the second edge operation clock CLK fall of The difference from the fraction d i generated with respect to the edge is the delay c from the rising edge of the operation clock CLK in the next cycle T i + 1. i . That is, b i -d i = c i , c i-1 + d i = a. The first edge is determined by the duty of the PWM signal P.

なお、電界効果トランジスタQ2用のＰＷＭ信号P1のエッジと電界効果トランジスタQ3用のＰＷＭ信号P2のエッジとの間には、図示しないが、若干のデッド区間が形成されている。また、ＰＷＭ信号P1(ＰＷＭ信号P2)の第１エッジは立ち下がりエッジ(立ち下がりエッジ)、第２エッジは立ち上がりエッジ(立ち上がりエッジ)となっているが、これらは反対としても同様である。   Although not shown, a slight dead section is formed between the edge of the PWM signal P1 for the field effect transistor Q2 and the edge of the PWM signal P2 for the field effect transistor Q3. Further, the first edge of the PWM signal P1 (PWM signal P2) is a falling edge (falling edge), and the second edge is a rising edge (rising edge).

すなわち、調光信号生成部74は、ＰＷＭ信号Ｐのパルスのエッジを反転させるタイミング(ＰＷＭ信号Ｐのパルス幅)を、前周期のＰＷＭ信号Ｐのデューティ(オンデューティあるいはオフデューティ)により動作クロックCLKのエッジに対して発生する端数ｄiに基づいて、今周期のＰＷＭ信号Ｐのデューティ比が略一定となるように遅れ分ｃiを設定する、デューティ設定部の機能を有している。このＰＷＭ信号Ｐの周期制御は、毎周期行われる。 That is, the dimming signal generation unit 74 determines the timing of inverting the pulse edge of the PWM signal P (the pulse width of the PWM signal P) according to the duty of the PWM signal P in the previous cycle (on duty or off duty). The duty setting unit functions to set the delay c i so that the duty ratio of the PWM signal P in the current cycle becomes substantially constant based on the fraction d i generated with respect to this edge. Cycle control of the PWM signal P is divided weekly Kigyo.

したがって、調光信号生成部74は、本実施の形態ではＰＷＭ信号Ｐの第１エッジのタイミングは動作クロックCLKに依存するものの、第２エッジのタイミングが動作クロックCLKに依存しないで可変できることにより、オンデューティ(オフデューティ)を、動作クロックCLKと独立したタイミングで可変させて、ＰＷＭ信号Ｐの周期を、動作クロックCLKの整数倍および非整数倍まで対応可能に制御(ＰＦＭ制御)することが可能である。換言すれば、調光信号生成部74は、ＰＷＭ信号Ｐのデューティ変化を周期変化(周波数変化)に変換することが可能な変換手段である。   Therefore, the dimming signal generator 74 can vary the timing of the second edge without depending on the operation clock CLK, although the timing of the first edge of the PWM signal P depends on the operation clock CLK in the present embodiment. By varying the on-duty (off-duty) at a timing independent of the operation clock CLK, the period of the PWM signal P can be controlled (PFM control) so as to be able to handle integer multiples and non-integer multiples of the operation clock CLK. It is. In other words, the dimming signal generation unit 74 is a conversion unit that can convert the duty change of the PWM signal P into a period change (frequency change).

ここで、共振回路53による共振作用を用いる点灯装置42では、図５に示すように、ＰＷＭ信号Ｐの周期(電界効果トランジスタQ2，Q3のスイッチング周期)に対するランプ電圧VLの変化が大きくなる。このため、インバータ回路52をディジタル制御すると出力がステップ状となり、安定点灯が容易でなく、さらに、制御周期が遅かったり、フィードバック制御を行ったりすると、同様に安定点灯が容易でない。具体的に、例えば共振用巻線L2のインダクタンスを１．４ｍＨ、共振用コンデンサC4の容量を３３００ｐＦとした場合を示す図６の表および図７に示すように、ＰＷＭ信号Ｐの周期最小分解幅(最小分解能)に対応するランプ電圧VLの変化幅ΔVLが２Ｖ以上の場合には、ランプ12がちらつくなど、点灯状態が不安定(図６の表中の網掛け部分)となる。したがって、本実施の形態では、インバータ回路52が、ＰＷＭ信号Ｐの周期最小分解幅に対応するランプ電圧VLの変化幅ΔVLが２Ｖよりも小さくなる(ΔVL＜２〔Ｖ〕)ように設定されている。   Here, in the lighting device 42 using the resonance action by the resonance circuit 53, as shown in FIG. 5, the change in the lamp voltage VL with respect to the period of the PWM signal P (the switching period of the field effect transistors Q2 and Q3) becomes large. For this reason, when the inverter circuit 52 is digitally controlled, the output becomes stepped and stable lighting is not easy. Further, when the control cycle is delayed or feedback control is performed, stable lighting is not easy. Specifically, for example, as shown in the table of FIG. 6 and FIG. 7 showing the case where the inductance of the resonance winding L2 is 1.4 mH and the capacitance of the resonance capacitor C4 is 3300 pF, the period minimum resolution width of the PWM signal P is shown in FIG. When the change width ΔVL of the lamp voltage VL corresponding to (minimum resolution) is 2 V or more, the lighting state becomes unstable (shaded portion in the table of FIG. 6) such as the lamp 12 flickering. Therefore, in the present embodiment, the inverter circuit 52 is set so that the change width ΔVL of the ramp voltage VL corresponding to the minimum period resolution width of the PWM signal P is smaller than 2V (ΔVL <2 [V]). Yes.

なお、周期最小分解幅とは、ＰＷＭ信号Ｐの最小のパルスの立ち上がりエッジから立ち下がりエッジまでの幅をいうものとする。   The period minimum resolution width means the width from the rising edge to the falling edge of the minimum pulse of the PWM signal P.

ＲＯＭには、ＤＳＰ56の各部、例えば電圧設定部71、予熱回路制御部72および調光信号生成部74などにより実行される各種プログラムが予め格納されている。   The ROM stores in advance various programs to be executed by each part of the DSP 56, for example, the voltage setting unit 71, the preheating circuit control unit 72, the dimming signal generation unit 74, and the like.

ＲＡＭには、状態検出部73などにより検出した各種ディジタル値がそれぞれに割り当てられた領域に記憶される。   In the RAM, various digital values detected by the state detection unit 73 and the like are stored in areas assigned to them.

そして、点灯装置42は、電源部51において、フリップフロップ61の動作によってスイッチングパルスSPを生成して電界効果トランジスタQ1をスイッチング動作させ、入力電圧V0と入力電流I0との位相を合わせて力率を改善する。   Then, the lighting device 42 generates a switching pulse SP by the operation of the flip-flop 61 in the power supply unit 51 to switch the field effect transistor Q1, and adjusts the phase of the input voltage V0 and the input current I0 to increase the power factor. Improve.

具体的に、図１および図４に示すように、図示しない起動用回路などにより電界効果トランジスタQ1がオンされると、チョッパチョークL1(ダイオードD1)に直線的に増加する電流が流れることで、このチョッパチョークL1の二次巻線L1bにチョーク電流Ｉが流れ、チョッパチョークL1に電磁的エネルギが蓄積される。同時に、電界効果トランジスタQ1のオンによるスイッチング電流IQによって抵抗R2により生じる電圧VQ(≧参照電圧VTH)がアナログコンパレータ63に入力されると、アナログコンパレータ63からフリップフロップ61のリセット端子にリセット電圧VR(＝電圧VQ)が入力され、このフリップフロップ61の出力端子からオフのスイッチングパルスSPが電界効果トランジスタQ1のゲート端子に供給されてこの電界効果トランジスタQ1がオフされることで、チョッパチョークL1に蓄積された電磁的エネルギが放出され、チョッパチョークL1(ダイオードD1)に直線的に減少する電流が流れる。   Specifically, as shown in FIGS. 1 and 4, when the field effect transistor Q1 is turned on by a starting circuit (not shown) or the like, a linearly increasing current flows through the chopper choke L1 (diode D1). A choke current I flows through the secondary winding L1b of the chopper choke L1, and electromagnetic energy is accumulated in the chopper choke L1. At the same time, when the voltage VQ (≧ reference voltage VTH) generated by the resistor R2 due to the switching current IQ when the field effect transistor Q1 is turned on is input to the analog comparator 63, the reset voltage VR ( = Voltage VQ) is input, and the switching pulse SP that is off from the output terminal of the flip-flop 61 is supplied to the gate terminal of the field effect transistor Q1 and the field effect transistor Q1 is turned off, so that it accumulates in the chopper choke L1. The released electromagnetic energy is released, and a linearly decreasing current flows through the chopper choke L1 (diode D1).

この動作の繰り返しにより、入力電圧V0の波形すなわち全波整流されたサイン波形である基準波形SWを包絡線として出力電流I1が形成される。   By repeating this operation, an output current I1 is formed using the waveform of the input voltage V0, that is, the reference waveform SW which is a sine waveform subjected to full-wave rectification, as an envelope.

電源部51により生成された出力電圧V1は、インバータ回路52の電界効果トランジスタQ2，Q3を、例えば５０ｋＨｚなどの所定の周波数および所定のオンデューティでオンオフ動作させることで、高周波交流電圧に変換される。   The output voltage V1 generated by the power supply unit 51 is converted into a high-frequency AC voltage by operating the field effect transistors Q2 and Q3 of the inverter circuit 52 at a predetermined frequency such as 50 kHz and a predetermined on-duty, for example. .

この高周波交流電圧により、共振回路53が共振して共振電流が流れ、予熱回路制御部72で生成された所定の周期の予熱用ＰＷＭ信号PPにより電界効果トランジスタQ4がスイッチング動作された予熱回路55の予熱用トランスL3の各二次巻線L3b，L3cにそれぞれ予熱電流IPが流れて、ランプ12のフィラメントFLa，FLbを予熱する。   By this high frequency AC voltage, the resonance circuit 53 resonates and a resonance current flows, and the field effect transistor Q4 is switched by the preheating PWM signal PP having a predetermined period generated by the preheating circuit control unit 72. A preheating current IP flows through the secondary windings L3b and L3c of the preheating transformer L3 to preheat the filaments FLa and FLb of the lamp 12.

そして、フィラメントFLa，FLbの予熱によりフィラメントFLa，FLb間に所定の始動電圧が印加されてランプ12が点灯(始動)し、このランプ12が定常点灯される。   A predetermined starting voltage is applied between the filaments FLa and FLb by preheating the filaments FLa and FLb, the lamp 12 is turned on (started), and the lamp 12 is steadily lit.

このとき、点灯装置42では、状態検出部73によって検出されたランプ電流ILあるいはランプ電圧VLの少なくともいずれか一方に基づき、これらランプ電流IL、ランプ電圧VLあるいはこれらの積であるランプ電力が所定の目標値となるようにフィードバック制御がなされる。   At this time, in the lighting device 42, based on at least one of the lamp current IL and the lamp voltage VL detected by the state detection unit 73, the lamp power that is the lamp current IL, the lamp voltage VL, or a product thereof is a predetermined value. Feedback control is performed to achieve the target value.

上記のように点灯したランプ12を調光する場合には、点灯装置42のハイサイドドライバ65にＤＳＰ56の調光信号生成部74からＰＷＭ信号Ｐを入力してインバータ回路52の駆動周波数を可変する。インバータ回路52の駆動周波数を増加、あるいは減少させることで、インバータ回路52からの高周波電力が抑制、あるいは増加されて、ランプ電流ILが抑制、あるいは増加され、ランプ12が調光される。   When dimming the lit lamp 12 as described above, the PWM signal P is input from the dimming signal generation unit 74 of the DSP 56 to the high side driver 65 of the lighting device 42 to vary the drive frequency of the inverter circuit 52. . By increasing or decreasing the drive frequency of the inverter circuit 52, the high frequency power from the inverter circuit 52 is suppressed or increased, the lamp current IL is suppressed or increased, and the lamp 12 is dimmed.

このインバータ回路52の駆動周波数、すなわちＰＷＭ信号Ｐの周期は、調光信号生成部74において、状態検出部73により検出したランプ電流ILおよびランプ電圧VLの少なくともいずれか一方に基づいて、クロック生成部76により生成された動作クロックCLKに依存する周期を有するＰＷＭ信号Ｐを生成した後、この調光信号生成部74において、ＰＷＭ信号Ｐの立ち下がりのエッジを、以前の周期のＰＷＭ信号Ｐのオンデューティおよびオフデューティのいずれか一方に基づいて、次周期のＰＷＭ信号Ｐのデューティ比が一定となるように設定され動作クロックCLKと独立したタイミングにおいて反転させることで、動作クロックCLKに依存せずに可変される。   The drive frequency of the inverter circuit 52, that is, the cycle of the PWM signal P is determined based on at least one of the lamp current IL and the lamp voltage VL detected by the state detection unit 73 in the dimming signal generation unit 74. After generating the PWM signal P having a period depending on the operation clock CLK generated by 76, the dimming signal generation unit 74 detects the falling edge of the PWM signal P as the on-time of the PWM signal P of the previous period. Based on one of duty and off-duty, the duty ratio of the PWM signal P in the next cycle is set to be constant and inverted at a timing independent of the operation clock CLK, so that it does not depend on the operation clock CLK. Variable.

このＰＷＭ信号Ｐの周期制御は、毎周期行われ、ランプ12の点灯状態がＰＷＭ信号Ｐの周期に即座に反映される。 The cycle control of the PWM signal P, we weekly Kigyo, the lighting state of the lamp 12 is immediately reflected in the cycle of the PWM signal P.

ここで、インバータ回路52は、ＰＷＭ信号Ｐの周期最小分解幅に対応するランプ電圧VLの変化幅ΔVLが２Ｖよりも小さくなるように制御されている。   Here, the inverter circuit 52 is controlled such that the change width ΔVL of the ramp voltage VL corresponding to the minimum period resolution width of the PWM signal P is smaller than 2V.

また、予熱回路55では、状態検出部73で検出したランプ電流IL、ランプ電圧VL、ランプ電力、あるいは周囲の温度変化などに追従するように予熱回路制御部72により設定された目標値に予熱電流IPが近付くように生成した予熱用ＰＷＭ信号PPによって電界効果トランジスタQ4がスイッチング動作されることで、ランプ12の種類や製造過程でのばらつきなどによって変化する点灯中の予熱量を最適化する。   In the preheating circuit 55, the preheating current is set to the target value set by the preheating circuit control unit 72 so as to follow the lamp current IL, the lamp voltage VL, the lamp power, or the ambient temperature change detected by the state detection unit 73. The field effect transistor Q4 is switched by the preheating PWM signal PP generated so that the IP approaches, thereby optimizing the amount of preheating during lighting that varies depending on the type of the lamp 12 and variations in the manufacturing process.

以上のように、状態検出部73により検出したランプ12の点灯状態、所定の動作クロックCLKおよび調光信号などに基づいて、調光信号生成部74がＰＷＭ信号Ｐの周期を演算し、かつ、この演算された周期のＰＷＭ信号Ｐを、所定の動作クロックCLKの非整数倍の周期に対応したＰＷＭ信号を生成可能な調光信号生成部74によって生成することにより、動作クロックに拘らず、他の処理を停止させることなくＰＷＭ信号Ｐの周期を連続的に細かく変化させることができ、きめ細かい調光制御ができる。   As described above, the dimming signal generation unit 74 calculates the period of the PWM signal P based on the lighting state of the lamp 12 detected by the state detection unit 73, the predetermined operation clock CLK, the dimming signal, and the like, and The PWM signal P having the calculated cycle is generated by the dimming signal generation unit 74 capable of generating a PWM signal corresponding to a cycle that is a non-integer multiple of the predetermined operation clock CLK. Thus, the period of the PWM signal P can be continuously finely changed without stopping the process, and fine dimming control can be performed.

具体的に、所定の動作クロックCLKの立ち上がりあるいは立ち下りのいずれかに対応して動作する第１エッジと、所定の動作クロックCLKの立ち上がりと立ち下がりとの間、あるいは、立ち下がりと立ち上がりとの間のいずれかに対応して出力される第２エッジとを調光信号生成部74が交互に発生させることにより、第２エッジ間でＰＷＭ信号Ｐの周期を制御でき、第１エッジ間でＰＷＭ信号Ｐのデューティ比を任意の一定値に設定できる。   Specifically, the first edge that operates in response to either the rising or falling edge of the predetermined operation clock CLK and the rising edge and falling edge of the predetermined operation clock CLK, or the falling edge and the rising edge. The dimming signal generator 74 alternately generates the second edge output corresponding to any of the intervals, whereby the period of the PWM signal P can be controlled between the second edges, and the PWM between the first edges. The duty ratio of the signal P can be set to an arbitrary constant value.

すなわち、動作クロックCLKが比較的小さい、換言すれば低速で安価なＤＳＰ56を用いることができるので、点灯装置42のコストも低減できる。   That is, since the operation clock CLK is relatively small, in other words, the low-speed and inexpensive DSP 56 can be used, the cost of the lighting device 42 can also be reduced.

特に、本実施の形態の点灯装置42は、共振回路53を用いるものであるから、細かい周波数(周期)制御が重要となるので、上記のように非整数倍の周期にまで対応可能なＰＷＭ信号Ｐを生成できる調光信号生成部74を備えることで、きめ細かい調光制御が可能となる。   In particular, since the lighting device 42 of the present embodiment uses the resonance circuit 53, fine frequency (period) control is important, and thus a PWM signal that can handle non-integer multiple periods as described above. By providing the dimming signal generation unit 74 capable of generating P, fine dimming control can be performed.

なお、調光信号生成部74は、動作クロックCLKと独立したタイミングでＰＷＭ信号Ｐの第２エッジを反転させることでデューティ比を設定することにより、ＰＷＭ信号Ｐのデューティを容易に動作クロックCLKよりも短く設定可能になる。   The dimming signal generation unit 74 sets the duty ratio by inverting the second edge of the PWM signal P at a timing independent of the operation clock CLK, thereby easily setting the duty of the PWM signal P from the operation clock CLK. Can be set shorter.

主回路58中の少なくともいずれかの信号、あるいは、ランプ電流ILやランプ電圧VLなどに基づいて演算された所定の周波数データに基づいて決定したランプ電流ILやランプ電圧VLのピーク位相に同期したタイミングなどの所定のタイミングで、調光信号生成部74がＰＷＭ信号Ｐの周期を設定することによってランプ12の点灯周波数を設定することで、ランプ12の点灯状態を適切なタイミングで設定できる。この結果、ランプ12が消灯と点灯との間の不安定な状態であっても、ランプ12の点灯を維持できるので、深い調光が可能になる。   Timing synchronized with the peak phase of the lamp current IL or lamp voltage VL determined based on at least one of the signals in the main circuit 58 or predetermined frequency data calculated based on the lamp current IL, lamp voltage VL, etc. By setting the lighting frequency of the lamp 12 by the dimming signal generation unit 74 setting the cycle of the PWM signal P at a predetermined timing such as, the lighting state of the lamp 12 can be set at an appropriate timing. As a result, even if the lamp 12 is in an unstable state between turning off and lighting, the lighting of the lamp 12 can be maintained, so that deep dimming is possible.

調光信号生成部74が、ＰＷＭ信号Ｐの周期を２０μｓｅｃ以下とし、ランプ12の点灯状態に基づきインバータ回路52の動作周波数を１００μｓｅｃ周期以内の周期、具体的には毎周期フィードバック制御することで、インバータ回路52の応答性をより向上できる。   The dimming signal generation unit 74 sets the cycle of the PWM signal P to 20 μsec or less, and performs feedback control of the operating frequency of the inverter circuit 52 within a cycle of 100 μsec based on the lighting state of the lamp 12, specifically, every cycle. The response of the inverter circuit 52 can be further improved.

また、従来、点灯装置は、共振回路による共振作用などを用いた高周波点灯との組み合わせによって放電ランプやシステムの高効率化がさらに進んできたものの、その結果として、ランプ径が細く、かつ、ランプ電圧が高くなってきている。そして、共振作用を用いることにより、ＰＷＭ信号の周期(スイッチング素子のスイッチング周期)に対する出力電圧すなわちランプ電圧の変化が大きくなる。このため、インバータ回路をディジタル制御すると出力がステップ状となり、安定点灯が容易でなく、さらに、制御周期が遅かったり、フィードバック制御を行ったりすると、同様に安定点灯が容易でない。   Conventionally, the lighting device has been further improved in efficiency of the discharge lamp and the system by combining with high frequency lighting using a resonance action by a resonance circuit. As a result, the lamp diameter is small, and the lamp The voltage is getting higher. By using the resonance action, the change in the output voltage, that is, the lamp voltage with respect to the period of the PWM signal (switching period of the switching element) becomes large. For this reason, when the inverter circuit is digitally controlled, the output becomes stepped and stable lighting is not easy. Further, if the control cycle is delayed or feedback control is performed, stable lighting is not easy.

このため、インバータ回路52が、ＰＷＭ信号Ｐの周期最小分解幅に対応するランプ電圧VLの変化幅ΔVLが２Ｖよりも小さくなるようにランプ12を点灯させることにより、相対的にランプ電圧VLが高いランプ12であっても安定して調光でき、省エネシステムの提供が可能になる。   For this reason, the inverter circuit 52 turns on the lamp 12 so that the change width ΔVL of the lamp voltage VL corresponding to the period minimum resolution width of the PWM signal P becomes smaller than 2V, so that the lamp voltage VL is relatively high. Even the lamp 12 can be dimmed stably, and an energy saving system can be provided.

状態検出部73で検出したランプ12の点灯状態に基づいて調光信号生成部74の所定の目標値を設定してインバータ回路52をフィードバック制御することで、ランプ12の点灯状態に対応してインバータ回路52を効率よく駆動できる。   Based on the lighting state of the lamp 12 detected by the state detection unit 73, a predetermined target value of the dimming signal generation unit 74 is set and feedback control is performed on the inverter circuit 52, so that the inverter corresponds to the lighting state of the lamp 12. The circuit 52 can be driven efficiently.

電源電圧波形に基づいて基準波形SWを設定する電圧設定部71のみを調光信号生成部74とともにＤＳＰ56に一体に設け、スイッチング電流IQとチョッパチョークL1の二次巻線L1b側のチョーク電流Ｉとに基づいて電界効果トランジスタQ1をスイッチング制御するスイッチングパルスSPを、基準波形SWにスイッチング電流IQが対応するように生成するチョッピング制御部64をＤＳＰ56と別個にハードウェアにより構成することで、昇圧チョッパ回路59の制御信号をＤＳＰにより生成する場合などと比較してＤＳＰ56でのソフトウェアの処理負担を低減でき、インバータ回路52の制御に負担を与えず、昇圧チョッパ回路59の制御とインバータ回路52の制御との両立が可能になる。   Only the voltage setting unit 71 for setting the reference waveform SW based on the power supply voltage waveform is integrally provided in the DSP 56 together with the dimming signal generation unit 74, and the switching current IQ and the choke current I on the secondary winding L1b side of the chopper choke L1 are The chopping control unit 64 that generates the switching pulse SP for controlling the switching of the field effect transistor Q1 based on the reference waveform SW so that the switching current IQ corresponds to the reference waveform SW is configured by hardware separately from the DSP 56, so that the boost chopper circuit Compared with the case where the control signal 59 is generated by the DSP, the software processing load on the DSP 56 can be reduced, and the control of the boost chopper circuit 59 and the control of the inverter circuit 52 Can be compatible.

具体的に、検出した昇圧チョッパ回路の入力電圧V0および出力電圧V1に基づいて電圧設定部71により設定された参照電圧VTHと電界効果トランジスタQ1のスイッチング電流IQにより生じる電圧VQとをアナログコンパレータ63で比較し、このアナログコンパレータ63の出力電圧とチョッパチョークL1の二次巻線L1b側のチョーク電圧Ｖとに基づいて電界効果トランジスタQ1のスイッチングパルスSPをフリップフロップ61で生成することにより、ＤＳＰ56でのソフトウェアの処理負担を低減しつつ電界効果トランジスタQ1のスイッチングパルスSPを容易に生成できる。   Specifically, the reference voltage VTH set by the voltage setting unit 71 based on the detected input voltage V0 and output voltage V1 of the boost chopper circuit and the voltage VQ generated by the switching current IQ of the field effect transistor Q1 are output by the analog comparator 63. In comparison, the switching pulse SP of the field effect transistor Q1 is generated by the flip-flop 61 based on the output voltage of the analog comparator 63 and the choke voltage V on the secondary winding L1b side of the chopper choke L1. The switching pulse SP of the field effect transistor Q1 can be easily generated while reducing the software processing load.

そして、ＤＳＰ56でのソフトウェアの処理負担を軽減できることにより、ＤＳＰ56に他の制御を追加してもソフトウェアの処理負担を抑制できる。   Since the software processing load on the DSP 56 can be reduced, the software processing load can be suppressed even if other controls are added to the DSP 56.

電界効果トランジスタQ1のスイッチング電流IQの基準波形SWをインバータ回路52の出力、あるいは電源電圧に対応させて電圧設定部71で可変させることにより、インバータ回路52の出力が低い場合、あるいは電源電圧が低い場合などでも昇圧チョッパ回路59の負荷を軽減させつつ動作させることができる。   When the output voltage of the inverter circuit 52 is low or the power supply voltage is low by changing the reference waveform SW of the switching current IQ of the field effect transistor Q1 by the voltage setting unit 71 corresponding to the output of the inverter circuit 52 or the power supply voltage. Even in such a case, the boost chopper circuit 59 can be operated while reducing the load.

ランプ12の点灯中のフィラメントFLa，FLbの予熱量の最適値を判定することで、ランプの種類違いやランプの製造過程におけるばらつきが大きいフィラメントの最適予熱量を設定でき、予熱過不足を解消して、ランプ12の短寿命化や、早期黒化をなくすことができる。   By determining the optimum value of the preheating amount of the filaments FLa and FLb while the lamp 12 is lit, it is possible to set the optimum preheating amount of the filament, which has a large variation in the lamp type and the lamp manufacturing process, and eliminates the overheating and shortage of preheating. Thus, the lamp 12 can be shortened in life and early blackening can be eliminated.

そして昇圧チョッパ回路59、インバータ回路52および予熱回路55などを単一のＤＳＰ56によるディジタル制御とすることで、それぞれの制御専用のＤＳＰなどを設ける場合と比較して、構成が簡略化するとともに、互いの動作状態を反映させながら制御することが容易になるだけでなく、例えばセンサなどと組み合わせて無駄な光を調光すると、さらに省エネ化できる。   The boost chopper circuit 59, the inverter circuit 52, the preheating circuit 55, and the like are digitally controlled by a single DSP 56, so that the configuration is simplified as compared with the case where a DSP dedicated to each control is provided. In addition to facilitating control while reflecting the operation state, for example, dimming useless light in combination with a sensor or the like can further save energy.

なお、上記一実施の形態において、電源部51および予熱回路55のそれぞれの構成、および、これらの制御などは、上記構成および制御に限定されるものではない。   In the above-described embodiment, the configurations of the power supply unit 51 and the preheating circuit 55, and the control thereof are not limited to the above configuration and control.

また、インバータ回路52は、ＰＷＭ信号Ｐの周期最小分解幅に対応するランプ電圧VLの変化幅ΔVLが２Ｖよりも小さくなるようにランプ12を始動させるように構成してもよい。この場合には、相対的にランプ電圧VLが高いランプ12であっても安定して始動させることができる。 Further, the inverter circuit 52 may be configured to start the lamp 12 so that the change width ΔVL of the lamp voltage VL corresponding to the minimum period resolution width of the PWM signal P is smaller than 2V. In this case, even the lamp 12 having a relatively high lamp voltage VL can be started stably.

本発明の一実施の形態を示す点灯装置の回路図である。It is a circuit diagram of a lighting device showing an embodiment of the present invention. 同上点灯装置を備えた照明器具の一部を断面とした底面図である。It is the bottom view which made a part of lighting fixture provided with the lighting device same as the above into a section. (a)は同上点灯装置の動作クロックとＰＷＭ信号との関係を示すタイミングチャート、(b)は(a)のタイミングチャートの一部を拡大して示す説明図である。(a) is a timing chart showing the relationship between the operation clock of the lighting device and the PWM signal, and (b) is an explanatory diagram showing an enlarged part of the timing chart of (a). 同上点灯装置の電源部の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the power supply part of a lighting device same as the above. 一般的な点灯装置のインバータ回路の動作周期とランプ電圧との関係を示すグラフである。It is a graph which shows the relationship between the operation cycle of the inverter circuit of a general lighting device, and a lamp voltage. 同上点灯装置の出力分解能別のランプ電圧の差分を示す表である。It is a table | surface which shows the difference of the lamp voltage according to output resolution of a lighting device same as the above. 図６に示す表の各最小分解能に対応するグラフである。It is a graph corresponding to each minimum resolution of the table | surface shown in FIG.

11 照明器具としての天井埋込形照明器具
12 ランプ
21 器具本体
42 点灯装置である放電灯点灯装置
52 インバータ回路
65 制御手段としてのハイサイドドライバ
73 状態検出手段の機能を有する状態検出部
74 演算手段の機能を有する信号生成手段としての調光信号生成部
Q2，Q3 スイッチング素子としての電界効果トランジスタ 11 Recessed ceiling lighting fixtures as lighting fixtures
12 lamps
21 Instrument body
42 Discharge lamp lighting device as lighting device
52 Inverter circuit
65 High-side driver as control means
73 State detection unit having function of state detection means
74 Dimming signal generator as a signal generator having the function of an arithmetic means
Q2, Q3 Field effect transistors as switching elements

Claims (5)

直流電圧を高周波電圧に変換して出力してランプを点灯させるインバータ回路と；
ランプの点灯状態を検出する状態検出手段と；
少なくともこの状態検出手段により検出したランプの点灯状態および所定の動作クロックに基づいて、インバータ回路を動作させるＰＷＭ信号の周期を演算する演算手段と；
所定の動作クロックに依存する周波数を有するＰＷＭ信号の立ち上がりと立ち下がりとのいずれか一方を所定の動作クロックに依存せずこの所定の動作クロックから独立したタイミングで反転させるとともに、このＰＷＭ信号の立ち上がりと立ち下がりとの他方を所定の動作クロックに依存するタイミングで反転させる周期制御を毎周期行うことで、所定の動作クロックの非整数倍の周期に対応したＰＷＭ信号を生成可能に構成され、演算手段により演算された周期のＰＷＭ信号を生成する信号生成手段と；
この信号生成手段により生成されたＰＷＭ信号に応じてインバータ回路を駆動制御する制御手段と；
を具備し、
インバータ回路は、スイッチング素子を備え、信号生成手段により生成されたＰＷＭ信号の周期に対応したスイッチング素子のスイッチング動作によって直流電圧を高周波電圧に変換して、ＰＷＭ信号の周期最小分解幅に対応する出力電圧の変化幅が２Ｖよりも小さくなるようにランプを点灯させる
ことを特徴とする点灯装置。 An inverter circuit that converts a DC voltage into a high-frequency voltage and outputs it to turn on the lamp;
State detecting means for detecting the lighting state of the lamp;
Calculating means for calculating the period of the PWM signal for operating the inverter circuit based on at least the lighting state of the lamp detected by the state detecting means and a predetermined operation clock;
Either the rising edge or the falling edge of the PWM signal having a frequency depending on the predetermined operation clock is inverted at a timing independent of the predetermined operation clock without depending on the predetermined operation clock, and the rising edge of the PWM signal By performing cycle control that inverts the other of falling and falling at a timing that depends on a predetermined operation clock, a PWM signal corresponding to a non-integer multiple of the predetermined operation clock can be generated and calculated. Signal generating means for generating a PWM signal having a period calculated by the means;
Control means for driving and controlling the inverter circuit in accordance with the PWM signal generated by the signal generating means;
Equipped with,
The inverter circuit includes a switching element, converts a DC voltage into a high-frequency voltage by a switching operation of the switching element corresponding to the period of the PWM signal generated by the signal generation means, and outputs corresponding to the minimum resolution width of the PWM signal period A lighting device characterized in that a lamp is lit so that a voltage change width is smaller than 2V . 信号生成手段は、状態検出手段により検出したランプの点灯状態に基づいて所定の目標値を設定することでインバータ回路をフィードバック制御する
ことを特徴とする請求項１記載の点灯装置。 Signal generating means, the lighting device according to claim 1, wherein the feedback control of the inverter circuit by setting the predetermined target value based on the lighting state of the lamp detected by the state detecting means. 信号生成手段は、ＰＷＭ信号の周期が２０μｓｅｃ以下、インバータ回路のフィードバック制御の周期が１００μｓｅｃ以下に設定されている
ことを特徴とする請求項２記載の点灯装置。 3. The lighting device according to claim 2 , wherein the signal generation means is set such that a period of the PWM signal is 20 μsec or less and a period of feedback control of the inverter circuit is 100 μsec or less. 信号生成手段によるインバータ回路のフィードバック制御は、毎周期行われている
ことを特徴とする請求項３記載の点灯装置。 The lighting device according to claim 3 , wherein the feedback control of the inverter circuit by the signal generating means is performed every cycle. ランプが取り付けられる器具本体と；
ランプを点灯制御する請求項１ないし４いずれか一記載の点灯装置と；
を具備していることを特徴とする照明器具。 An instrument body to which the lamp is mounted;
A lighting device according to any one of claims 1 to 4, which controls lighting of the lamp;
The lighting fixture characterized by comprising.
JP2008145282A 2007-10-24 2008-06-03 Lighting device and lighting apparatus Expired - Fee Related JP5196146B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008145282A JP5196146B2 (en) 2007-10-24 2008-06-03 Lighting device and lighting apparatus
DE102008052701A DE102008052701A1 (en) 2007-10-24 2008-10-22 Ignition device and lighting device
US12/255,745 US20090108769A1 (en) 2007-10-24 2008-10-22 Lighting device and illumination apparatus
CN2008101717618A CN101420810B (en) 2007-10-24 2008-10-23 Lighting device and illumination apparatus

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007277012 2007-10-24
JP2007277014 2007-10-24
JP2007277014 2007-10-24
JP2007277012 2007-10-24
JP2008145282A JP5196146B2 (en) 2007-10-24 2008-06-03 Lighting device and lighting apparatus

Publications (2)

Publication Number Publication Date
JP2009123677A JP2009123677A (en) 2009-06-04
JP5196146B2 true JP5196146B2 (en) 2013-05-15

Family

ID=40815581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008145282A Expired - Fee Related JP5196146B2 (en) 2007-10-24 2008-06-03 Lighting device and lighting apparatus

Country Status (2)

Country Link
JP (1) JP5196146B2 (en)
CN (1) CN101420810B (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8638045B2 (en) * 2011-02-07 2014-01-28 Cypress Semiconductor Corporation Mutli-string LED current control system and method
KR20140001672A (en) * 2012-06-28 2014-01-07 삼성전기주식회사 Circuit and method for driving led light
CN103078549A (en) * 2013-01-10 2013-05-01 浙江中碳科技有限公司 Universal alternating current (AC) adapter for AC and direct current (DC)
CN103795376B (en) * 2014-03-03 2018-04-03 青岛力信科创电子有限公司 A kind of wide duty ratio modulation circuit of wideband
CN112967670B (en) * 2021-03-03 2022-11-18 北京集创北方科技股份有限公司 Display driving method, device and chip, display device and storage medium

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2901659B2 (en) * 1989-09-20 1999-06-07 株式会社日立製作所 Control method of power converter
JP3185425B2 (en) * 1992-12-22 2001-07-09 松下電工株式会社 Inverter device
JP3817958B2 (en) * 1999-03-16 2006-09-06 セイコーエプソン株式会社 PWM control circuit, microcomputer, and electronic device
KR100631987B1 (en) * 2005-06-20 2006-10-09 삼성전기주식회사 Driving apparatus for ccfl
JP4797511B2 (en) * 2005-08-23 2011-10-19 日本電気株式会社 Cold cathode tube lighting device, tube current control method, and integrated circuit

Also Published As

Publication number Publication date
CN101420810B (en) 2012-06-13
JP2009123677A (en) 2009-06-04
CN101420810A (en) 2009-04-29

Similar Documents

Publication Publication Date Title
US9167642B2 (en) LED lighting device and illuminating apparatus using the same
US9585209B2 (en) Lighting apparatus and illuminating fixture with the same
WO2003105541A1 (en) Electrodeless light bulb type fluorescent lamp and discharge lamp lighting device
JP5676593B2 (en) Drivers working with Wall Dimmer
JP5196146B2 (en) Lighting device and lighting apparatus
US20090108769A1 (en) Lighting device and illumination apparatus
JP2011034847A (en) Power supply device and lighting fixture
JP5152501B2 (en) Load control device and electrical equipment
JP5462853B2 (en) Drive circuit system for gas discharge lamp and control method thereof
US20100182810A1 (en) Alternating-current power supply device
JP5851083B2 (en) Method and apparatus for reducing capacitance usage
KR20190095733A (en) Asymmetric single-stage llc resonant converter for wide range dimming
WO2001060129A1 (en) Electric discharge lamp starter and lighting system
JP2009140766A (en) Discharge lamp lighting device
JP5045921B2 (en) Discharge lamp lighting device and lighting fixture
JP4014576B2 (en) Electrodeless discharge lamp power supply
JP2019075218A (en) Power supply device for illumination with lighting control function
JP2009106114A (en) Discharge lamp lighting device and luminaire
US20050062439A1 (en) Dimming control techniques using self-excited gate circuits
JP5163892B2 (en) Discharge lamp lighting device
JP2009289555A (en) Discharge lamp lighting device, and luminaire
US8519638B2 (en) Electronic ballast for a high intesity discharge lamp
JP2010056043A (en) Load control device and illumination apparatus
US7224589B2 (en) Inverter circuit for producing power factor correction effect
JP2019164922A (en) Lighting device, and emergency luminaire

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5196146

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees