JP5193358B2 - 多項式データ処理演算 - Google Patents
多項式データ処理演算 Download PDFInfo
- Publication number
- JP5193358B2 JP5193358B2 JP2011501283A JP2011501283A JP5193358B2 JP 5193358 B2 JP5193358 B2 JP 5193358B2 JP 2011501283 A JP2011501283 A JP 2011501283A JP 2011501283 A JP2011501283 A JP 2011501283A JP 5193358 B2 JP5193358 B2 JP 5193358B2
- Authority
- JP
- Japan
- Prior art keywords
- polynomial
- value
- register
- bit
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 31
- 230000004044 response Effects 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 4
- 238000004590 computer program Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/724—Finite field arithmetic
- G06F7/726—Inversion; Reciprocal calculation; Division of elements of a finite field
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Complex Calculations (AREA)
- Executing Machine-Instructions (AREA)
- Error Detection And Correction (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
a=b*c mod p(ここに、bは32ビットであり、cは9ビットである)であって、
ここに、pは、特殊32ビットレジスタ(GPLYA又はGPLYB)で保持される。
1つ又はそれ以上の制御信号を生成するプログラム命令に応答する命令復号器と、
複数のレジスタを有するレジスタバンクと、
前述の命令復号器及び前述のレジスタバンクと連結され、前述のレジスタバンク内に格納された1つ又はそれ以上のデータ値に関する前述のプログラム命令に対応するデータ処理演算を実行するために、前述の1つ又はそれ以上の制御信号に応答する処理回路構成とを備え、
前述の命令復号器は、単一の命令としての多項式除算命令に応答して、1つ又はそれ以上の制御信号を生成して前述の処理回路構成を制御するものであり、
前述の処理回路構成は、前述の1つ又はそれ以上の制御信号に応答して、分子多項式を分母多項式で除算する二元体に基づく多項式除算であって前述の多項式の各項の係数はそれぞれ2つのとりうる値のいずれかである多項式除算の商の多項式を表わす商の値を前述のレジスタバンクのレジスタに格納される出力として生成するものであり、
前述の分母多項式は、N≧i≧0に対するcixiの和により与えられるN次数多項式であって、N−1≧i≧0に対するc i は、前述のレジスタに格納される個別のビットであり、cN=1は、前述のレジスタの中には格納されないものである、装置。
1つ又はそれ以上の制御信号を生成するためにプログラム命令を復号化する工程と、
前述の1つ又はそれ以上の制御信号に応えて、複数のレジスタを有するレジスタバンク内に格納された1つ又はそれ以上のデータ値に関する前述のプログラム命令に対応するデータ処理演算を実行する工程から成り、
前述の復号化する工程は、単一の命令としての多項式除算命令に応答して、1つ又はそれ以上の制御信号を生成して前述のデータ処理演算を実行する工程を制御するためのものであり、
前述のデータ処理演算を実行する工程は、前述の1つ又はそれ以上の制御信号に応答して、分子多項式を分母多項式で除算する二元体に基づく多項式除算であって前述の多項式の各項の係数はそれぞれ2つのとりうる値のいずれかである多項式除算の商の多項式を表わす商の値を前述のレジスタバンクのレジスタに格納される出力として生成するものであり、
前述の分母多項式は、N≧i≧0に対するcixiの和によって与えられるN次数多項式であって、ここにN−1≧i≧0に対するc i は、前述のレジスタに格納されるそれぞれのビットであり、cN=1は、前述のレジスタ内には格納されないものである、方法。
8 スクランブラプログラム
10 伝送されるべきデータストリーム
Claims (27)
- データを処理する装置において、
1つ又はそれ以上の制御信号を生成するプログラム命令に応答する命令復号器と、
複数のレジスタを有するレジスタバンクと、
前記命令復号器及び前記レジスタバンクと連結され、前記レジスタバンク内に格納された1つ又はそれ以上のデータ値に関する前記プログラム命令に対応するデータ処理演算を実行するために、前記1つ又はそれ以上の制御信号に応答する処理回路構成とを備え、
前記命令復号器は、単一の命令としての多項式除算命令に応答して、1つ又はそれ以上の制御信号を生成して前記処理回路構成を制御するものであり、
前記処理回路構成は、前記1つ又はそれ以上の制御信号に応答して、分子多項式を分母多項式で除算する二元体に基づく多項式除算であって前記多項式の各項の係数はそれぞれ2つのとりうる値のいずれかである多項式除算の商の多項式を表わす商の値を前記レジスタバンクのレジスタに格納される出力として生成するものであり、
前記分母多項式は、N≧i≧0に対するcixi の和により与えられるN次数多項式であって、N−1≧i≧0に対するc i は、前記レジスタに格納される個別のビットであり、cN=1は、前記レジスタの中には格納されないものである、装置。 - 前記レジスタは、Nビットレジスタである、請求項1に記載の装置。
- 前記レジスタバンクは、複数のNビットレジスタを備えている、請求項1に記載の装置。
- 多項式は、
(i)Mビットレジスタのビットkである項xkに対する係数ckを備えている前記Mビットレジスタ内の値であって、(M−1)≧k≧0である値と、
(ii)Mビットレジスタのビット(M−1)−kである項xkに対する係数ckを備えている前記Mビットレジスタ内の値であって、(M−1)≧k≧0である値と、のうちの1つによって表わされる、前述の請求項1から請求項3の何れか1つに記載の装置。 - 前記分子多項式は、前記複数のNビットレジスタの2つの中に格納された2Nビット分子値によって表わされる、請求項3に記載の装置。
- 前記分子多項式は、前記複数のレジスタの2Nビットレジスタ内に格納された2Nビット分子値によって表わされる、請求項1に記載の装置。
- 前記処理回路構成は、前記分子多項式を前記分母多項式で除算する多項式除算によって生じる剰余多項式を表わす剰余値を生成する前記多項式除算命令に応えて前記命令復号器によって生成される前記制御信号によって制御される、前述の請求項1から請求項6の何れか1つに記載の装置。
- 前記剰余値は、前記複数のレジスタのNビットレジスタ内に格納されたNビット剰余値である、請求項7に記載の装置。
- 前記商の値は、前記複数のレジスタのNビットレジスタ内に格納されたNビット商の値である、前述の請求項1から請求項8の何れか1つに記載の装置。
- 前記多項式除算命令は、生成された商の値を利用して伝送されるべき信号にスクランブルをかけるために前記装置によって実行されるスクランブラプログラム符号の一部分である、前述の請求項1から請求項9の何れか1つに記載の装置。
- 前記レジスタバンクは、前記多項式除算命令以外のプログラム命令によって使用される複数の汎用スカラレジスタを備えている、前述の請求項1から請求項10の何れか1つに記載の装置。
- 前記命令復号器は、第1の多項式と第2の多項式を乗算する二元体に基づく多項式乗算であって前記多項式の各項の係数はそれぞれ2つのとりうる値のいずれかである多項式乗算に対する積の多項式を表わす積の値を生成するように前記処理回路構成を制御する1つ又はそれ以上の制御信号を生成する多項式乗算命令に応答する、前述の請求項1から請求項11の何れか1つに記載の装置。
- 前記多項式除算命令は、スカラ値である前記分母多項式を表わす分母値と、ベクトル値である前記商の値と、ベクトル値である前記分子多項式を表わす分子値と、を備えているベクトル命令である、前述の請求項1から請求項12の何れか1つに記載の装置。
- データを処理する方法であって、
1つ又はそれ以上の制御信号を生成するためにプログラム命令を復号化する工程と、
前記1つ又はそれ以上の制御信号に応えて、複数のレジスタを有するレジスタバンク内に格納された1つ又はそれ以上のデータ値に関する前記プログラム命令に対応するデータ処理演算を実行する工程から成り、
前記復号化する工程は、単一の命令としての多項式除算命令に応答して、1つ又はそれ以上の制御信号を生成して前記データ処理演算を実行する工程を制御するためのものであり、
前記データ処理演算を実行する工程は、前記1つ又はそれ以上の制御信号に応答して、分子多項式を分母多項式で除算する二元体に基づく多項式除算であって前記多項式の各項の係数はそれぞれ2つのとりうる値のいずれかである多項式除算の商の多項式を表わす商の値を前記レジスタバンクのレジスタに格納される出力として生成するものであり、
前記分母多項式は、N≧i≧0に対するcixi の和により与えられるN次数多項式であって、N−1≧i≧0に対するc i は、前記レジスタに格納される個別のビットであり、cN=1は、前記レジスタの中には格納されないものである、方法。 - 前記レジスタは、Nビットレジスタである、請求項14に記載の方法。
- 前記レジスタバンクは、複数のNビットレジスタを備えている、請求項14に記載の方法。
- 多項式は、
(i)Mビットレジスタのビットkである項xkに対する係数ckを備えている前記Mビットレジスタ内の値であって、(M−1)≧k≧0である値と、
(ii)Mビットレジスタのビット(M−1)−kである項xkに対する係数ckを備えている前記Mビットレジスタ内の値であって、(M−1)≧k≧0である値と、の1つによって表わされる、前述の請求項14から請求項16の何れか1つに記載の方法。 - 前記分子多項式は、前記複数のNビットレジスタの2つの中に格納された2Nビット分子値によって表わされる、請求項16に記載の方法。
- 前記分子多項式は、前記複数のレジスタの2Nビットレジスタ内に格納された2Nビット分子値によって表わされる、請求項14に記載の方法。
- 前記多項式除算命令を復号化することによって生成される前記制御信号は、前記分子多項式を前記分母多項式で除算する多項式除算によって生じる剰余多項式を表わす剰余値の生成を制御する、前述の請求項14から請求項19の何れか1つに記載の方法。
- 前記剰余値は、前記複数のレジスタのNビットレジスタ内に格納されたNビット剰余値である、請求項20に記載の方法。
- 前記商の値は、前記複数のレジスタのNビットレジスタ内に格納されたNビット商の値である、前述の請求項14から請求項21の何れか1つに記載の方法。
- 前記多項式除算命令は、生成された商の値を利用して伝送されるべき信号にスクランブルをかけるために実行されるスクランブラプログラム符号の一部分である、前述の請求項の14から請求項22の何れか1つに記載の方法。
- 前記レジスタバンクは、前記多項式除算命令以外のプログラム命令によって使用される複数の汎用スカラレジスタを備えている、前述の請求項14から請求項23の何れか1つに記載の方法。
- 前記復号化する工程は、第1の多項式と第2の多項式を乗算する二元体に基づく多項式乗算であって前記多項式の各項の係数はそれぞれ2つのとりうる値のいずれかである多項式乗算に対する積の多項式を表わす積の値を生成するように前記データ処理演算を実行する工程を制御するための1つ又はそれ以上の制御信号を生成する多項式乗算命令に応答する、前述の請求項14から請求項24の何れか1つに記載の方法。
- 前記多項式除算命令は、スカラ値である前記分母多項式を表わす分母値と、ベクトル値である前記商の値と、ベクトル値である前記分子多項式を表わす分子値と、を備えているベクトル命令である、前述の請求項14から請求項25の何れか1つに記載の方法。
- データを処理する装置に、請求項14から請求項26の何れか1つに記載の方法を実行させるためのコンピュータプログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0805491.8 | 2008-03-26 | ||
GB0805491.8A GB2458665B (en) | 2008-03-26 | 2008-03-26 | Polynomial data processing operation |
PCT/GB2009/000209 WO2009118500A1 (en) | 2008-03-26 | 2009-01-26 | Polynomial data processing operation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011517496A JP2011517496A (ja) | 2011-06-09 |
JP5193358B2 true JP5193358B2 (ja) | 2013-05-08 |
Family
ID=39386780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011501283A Active JP5193358B2 (ja) | 2008-03-26 | 2009-01-26 | 多項式データ処理演算 |
Country Status (11)
Country | Link |
---|---|
US (1) | US8700688B2 (ja) |
EP (1) | EP2255279B1 (ja) |
JP (1) | JP5193358B2 (ja) |
KR (1) | KR20100139072A (ja) |
CN (1) | CN101981542B (ja) |
AT (1) | ATE521936T1 (ja) |
GB (1) | GB2458665B (ja) |
IL (1) | IL207633A0 (ja) |
MY (1) | MY158872A (ja) |
TW (1) | TW200945062A (ja) |
WO (1) | WO2009118500A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2458665B (en) * | 2008-03-26 | 2012-03-07 | Advanced Risc Mach Ltd | Polynomial data processing operation |
US8370705B1 (en) * | 2009-09-23 | 2013-02-05 | Nvidia Corporation | System and method for calculating a checksum address while maintaining error correction information |
GB2483902B (en) * | 2010-09-24 | 2018-10-24 | Advanced Risc Mach Ltd | Vector floating point argument reduction |
JP7148526B2 (ja) * | 2017-02-23 | 2022-10-05 | アーム・リミテッド | データ処理装置におけるベクトルによる要素演算 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2605769B1 (fr) * | 1986-10-22 | 1988-12-09 | Thomson Csf | Operateur polynomial dans les corps de galois et processeur de traitement de signal numerique comportant un tel operateur |
US5459681A (en) * | 1993-12-20 | 1995-10-17 | Motorola, Inc. | Special functions arithmetic logic unit method and apparatus |
US5602767A (en) * | 1995-08-29 | 1997-02-11 | Tcsi Corporation | Galois field polynomial multiply/divide circuit and a digital signal processor incorporating same |
US6009450A (en) * | 1997-12-24 | 1999-12-28 | Motorola, Inc. | Finite field inverse circuit |
CN1097882C (zh) * | 1998-10-14 | 2003-01-01 | 三星电子株式会社 | 里德-索罗门解码器和解码方法 |
JP2000172520A (ja) * | 1998-12-04 | 2000-06-23 | Fujitsu Ltd | ガロア体演算プロセッサ |
IL127878A0 (en) * | 1998-12-31 | 1999-10-28 | L P K Information Integrity Lt | Method and apparatus for the efficient execution of elliptic curve cryptographic operation |
US6721771B1 (en) * | 2000-08-28 | 2004-04-13 | Sun Microsystems, Inc. | Method for efficient modular polynomial division in finite fields f(2{circumflex over ( )}m) |
US6662346B1 (en) * | 2001-10-03 | 2003-12-09 | Marvell International, Ltd. | Method and apparatus for reducing power dissipation in finite field arithmetic circuits |
US7508936B2 (en) * | 2002-05-01 | 2009-03-24 | Sun Microsystems, Inc. | Hardware accelerator for elliptic curve cryptography |
GB2389678A (en) * | 2002-06-14 | 2003-12-17 | Univ Sheffield | Finite field processor reconfigurable for varying sizes of field. |
US7403964B2 (en) * | 2002-10-22 | 2008-07-22 | Broadcom Corporation | Galois field multiplier array for use within a finite field arithmetic unit |
US7313583B2 (en) * | 2002-10-22 | 2007-12-25 | Broadcom Corporation | Galois field arithmetic unit for use within a processor |
US20040117601A1 (en) * | 2002-12-12 | 2004-06-17 | Spracklen Lawrence A | General-purpose processor that can rapidly perform binary polynomial arithmetic operations |
US7080348B2 (en) * | 2003-06-27 | 2006-07-18 | Agilent Technologies, Inc. | Creating polynomial division logical devices |
US7464128B1 (en) * | 2004-03-12 | 2008-12-09 | Altera Corporation | Methods and apparatus for single stage Galois field operations |
US7958436B2 (en) * | 2005-12-23 | 2011-06-07 | Intel Corporation | Performing a cyclic redundancy checksum operation responsive to a user-level instruction |
GB2458665B (en) * | 2008-03-26 | 2012-03-07 | Advanced Risc Mach Ltd | Polynomial data processing operation |
-
2008
- 2008-03-26 GB GB0805491.8A patent/GB2458665B/en active Active
-
2009
- 2009-01-26 MY MYPI2010004045A patent/MY158872A/en unknown
- 2009-01-26 AT AT09724267T patent/ATE521936T1/de not_active IP Right Cessation
- 2009-01-26 EP EP09724267A patent/EP2255279B1/en active Active
- 2009-01-26 JP JP2011501283A patent/JP5193358B2/ja active Active
- 2009-01-26 KR KR1020107023761A patent/KR20100139072A/ko not_active Application Discontinuation
- 2009-01-26 WO PCT/GB2009/000209 patent/WO2009118500A1/en active Application Filing
- 2009-01-26 CN CN2009801105915A patent/CN101981542B/zh active Active
- 2009-02-23 US US12/379,447 patent/US8700688B2/en active Active
- 2009-02-26 TW TW098106215A patent/TW200945062A/zh unknown
-
2010
- 2010-08-16 IL IL207633A patent/IL207633A0/en unknown
Also Published As
Publication number | Publication date |
---|---|
EP2255279A1 (en) | 2010-12-01 |
GB0805491D0 (en) | 2008-04-30 |
US8700688B2 (en) | 2014-04-15 |
EP2255279B1 (en) | 2011-08-24 |
KR20100139072A (ko) | 2010-12-31 |
CN101981542A (zh) | 2011-02-23 |
IL207633A0 (en) | 2010-12-30 |
CN101981542B (zh) | 2013-10-16 |
JP2011517496A (ja) | 2011-06-09 |
WO2009118500A1 (en) | 2009-10-01 |
ATE521936T1 (de) | 2011-09-15 |
GB2458665A (en) | 2009-09-30 |
GB2458665B (en) | 2012-03-07 |
US20090248780A1 (en) | 2009-10-01 |
TW200945062A (en) | 2009-11-01 |
MY158872A (en) | 2016-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102447636B1 (ko) | 부동 소수점 수를 누산하기 위한 산술 연산을 수행하는 장치 및 방법 | |
JP3739403B2 (ja) | プロセッサのカスタム動作のための方法及び装置 | |
US5583804A (en) | Data processing using multiply-accumulate instructions | |
JP3891997B2 (ja) | 可変幅の符号付きおよび符号なしオペランドのためのモジュラ2進乗算器 | |
JP7096828B2 (ja) | 入力オペランド値を処理するための装置及び方法 | |
US20030135530A1 (en) | Flexible galois field multiplier | |
KR100953884B1 (ko) | Raid 장치 및 갈로아체의 곱 연산 처리 방법 | |
WO2009140142A1 (en) | Implementation of arbitrary galois field arithmetic on a programmable processor | |
JP4349265B2 (ja) | プロセッサ | |
JP5193358B2 (ja) | 多項式データ処理演算 | |
JP2021507348A (ja) | ベクトル・キャリー付き加算命令 | |
JPH07271556A (ja) | 電子乗算および加算装置および方法 | |
JP5133491B2 (ja) | 単一命令多数データ処理 | |
CN110914800A (zh) | 基于寄存器的复数处理 | |
JP7541524B2 (ja) | アンカーデータ要素における特殊値の符号化 | |
US20100115232A1 (en) | Large integer support in vector operations | |
WO2013145276A1 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
JP3723115B2 (ja) | 単一命令多重データ処理 | |
WO2019232159A1 (en) | Modulus calculation that leverages computer architecture and/or operand clustering | |
WO2003096182A1 (en) | “emod” a fast modulus calculation for computer systems | |
KR100315303B1 (ko) | 디지탈 신호 처리기 | |
JPH10333883A (ja) | 乗算方法および乗算回路 | |
JP2001229009A (ja) | メモリーを利用したnビット(無限ビット)の乗除算をプログラムで実現する方法 | |
KR20020021078A (ko) | 데이터 처리 시스템 및 복수의 부호 데이터 값의 산술연산 수행방법 | |
JPH0683587A (ja) | 乗算処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5193358 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |