JP7148526B2 - データ処理装置におけるベクトルによる要素演算 - Google Patents
データ処理装置におけるベクトルによる要素演算 Download PDFInfo
- Publication number
- JP7148526B2 JP7148526B2 JP2019544057A JP2019544057A JP7148526B2 JP 7148526 B2 JP7148526 B2 JP 7148526B2 JP 2019544057 A JP2019544057 A JP 2019544057A JP 2019544057 A JP2019544057 A JP 2019544057A JP 7148526 B2 JP7148526 B2 JP 7148526B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- data processing
- source register
- register
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013598 vector Substances 0.000 title description 32
- 238000012545 processing Methods 0.000 claims description 252
- 238000000034 method Methods 0.000 claims description 31
- 238000009825 accumulation Methods 0.000 claims description 30
- 230000004044 response Effects 0.000 claims description 27
- 238000002360 preparation method Methods 0.000 claims description 16
- 238000004364 calculation method Methods 0.000 claims description 2
- 238000004590 computer program Methods 0.000 claims description 2
- 230000003362 replicative effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 14
- 230000006870 function Effects 0.000 description 7
- 238000007792 addition Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000000872 buffer Substances 0.000 description 3
- 230000010076 replication Effects 0.000 description 2
- 238000012800 visualization Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000012536 storage buffer Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30101—Special purpose registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30109—Register structure having multiple operands in a single register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30112—Register structure comprising data of variable length
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45541—Bare-metal, i.e. hypervisor runs directly on hardware
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Computing Systems (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Complex Calculations (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Image Processing (AREA)
Description
によって示されている。
によって図6Bに示されているが、この場合も、この演算は、実行される特定の命令に応じて様々な形態を取ることができ、また、これは実際に乗算演算であってもよいが、任意の他のタイプの算術演算(加算、減算、等々)であってもよく、或いは論理演算(ADD、XOR、等々)であってもよいことを認識されたい。
v4 +=v2*v0[0]
v5 +=v2*v0[1]
v6 +=v2*v0[2]及び
v7 +=v2*v0[3]
Claims (24)
- データ処理装置であって、
複数のレジスタを有するレジスタ記憶回路機構と、
データ処理命令に応答して制御信号を生成する復号器回路機構であって、前記データ処理命令が複数のレジスタ中で、第1のソース・レジスタ、第2のソース・レジスタ及び指標を指定し、前記第1のソース・レジスタ及び前記第2のソース・レジスタの各々が、データ群の定義済みのサイズの少なくとも2倍の整数倍数であるサイズを有し、また、個々のデータ群が複数のデータ要素を含む、前記復号器回路機構と、
前記制御信号に応答して、前記第1のソース・レジスタ及び前記第2のソース・レジスタ中の個々の前記データ群に関してデータ処理演算を実施し、それにより前記データ処理演算の結果を形成するそれぞれの結果データ群を生成する処理回路機構であって、個々の前記データ群に対する前記データ処理演算のオペランドが、前記第1のソース・レジスタの前記データ群中の指標で識別される被選択データ要素と、前記第2のソース・レジスタの前記データ群中の個々のデータ要素である、前記処理回路機構と、
を備え、
前記第1のソース・レジスタの前記データ群の各々は、主体データ群項目の複製である、データ処理装置。 - 前記処理回路機構が、前記制御信号に応答して前記被選択データ要素の複数の例を複数のデータ演算回路に供給するデータ要素操作回路機構を備え、個々のデータ演算回路が、前記制御信号に応答して、前記第1のソース・レジスタ及び前記第2のソース・レジスタ中のそれぞれのデータ群に関して前記データ処理演算を実施する、請求項1に記載のデータ処理装置。
- 前記復号器回路機構が、データ準備命令に応答して他の制御信号を生成し、前記データ準備命令が記憶場所及びターゲット・レジスタを指定し、
前記処理回路機構が、前記他の制御信号に応答して、前記定義済みのサイズを有する前記主体データ群項目を前記記憶場所から検索し、また、前記主体データ群項目の複製によって前記ターゲット・レジスタを充填する、
請求項1又は請求項2に記載のデータ処理装置。 - 前記ターゲット・レジスタが前記第1のソース・レジスタである、請求項3に記載のデータ処理装置。
- 前記レジスタ記憶回路機構が、前記整数倍数の前記指標による指示を記憶するための制御レジスタを備える、請求項1から4までのいずれかに記載のデータ処理装置。
- 前記復号器回路機構が、制御命令に応答して、前記整数倍数の前記指標による前記指示を前記データ処理装置のための定義済みの最大値まで修正する、請求項5に記載のデータ処理装置。
- 前記データ処理命令が前記複数のレジスタ中の結果レジスタをさらに指定し、
前記処理回路機構が、前記制御信号にさらに応答して、前記データ処理演算の前記結果を前記結果レジスタに適用する、
請求項1から6までのいずれかに記載のデータ処理装置。 - 前記処理回路機構が、前記制御信号に応答して、前記データ処理演算の前記結果を前記結果レジスタに記憶する、請求項7に記載のデータ処理装置。
- 前記処理回路機構が、前記制御信号に応答して、前記データ処理演算の前記結果を前記第2のソース・レジスタに適用する、請求項1から6までのいずれかに記載のデータ処理装置。
- 前記データ処理命令が前記複数のレジスタ中の少なくとも1つの他のソース・レジスタをさらに指定し、
前記処理回路機構が、前記制御信号に応答して、前記少なくとも1つの他のソース・レジスタ中の個々の前記データ群にさらに関して前記データ処理演算を実施し、それにより前記データ処理演算の前記結果を形成する前記それぞれの結果データ群を生成し、
個々の前記データ群のための前記データ処理演算のオペランドが、前記少なくとも1つの他のソース・レジスタの前記データ群中の個々のデータ要素をさらに含む、
請求項1から9までのいずれかに記載のデータ処理装置。 - 前記処理回路機構が、前記制御信号に応答して、前記データ処理演算の前記結果を前記少なくとも1つの他のソース・レジスタ中の先行する内容と累算する、請求項10に記載のデータ処理装置。
- 前記データ処理演算が算術演算である、請求項1から11までのいずれかに記載のデータ処理装置。
- 前記データ処理演算が乗算演算である、請求項12に記載のデータ処理装置。
- データ処理演算が、
少なくとも第1のデータ要素及び第2のデータ要素を前記第1のソース・レジスタ及び前記第2のソース・レジスタの各々から抽出することと、
少なくとも第1のデータ要素の対及び第2のデータ要素の対を互いに掛け合わせる乗算演算を実施することと、
前記乗算演算の結果を合計することと
を含むドット積演算である、請求項12に記載のデータ処理装置。 - 前記乗算演算が、第1のデータ要素の対、第2のデータ要素の対、第3のデータ要素の対及び第4のデータ要素の対を互いに掛け合わせることを含む、請求項14に記載のデータ処理装置。
- 前記データ処理命令が、前記複数のレジスタ中の累算レジスタをさらに指定し、また、前記データ処理演算が、
前記累算レジスタから累算器値をロードすることと、
前記乗算演算の前記結果と前記累算器値を合計することと、
前記合計した結果を前記累算レジスタに記憶することと
をさらに含むドット積及び累算演算である、請求項14又は請求項15に記載のデータ処理装置。 - 前記データ処理演算が乗算-累算演算である、請求項12に記載のデータ処理装置。
- 前記第1のソース・レジスタ及び前記第2のソース・レジスタ中の個々の前記データ群中の前記データ要素が複素数を表すデータ値の対であり、また、前記データ処理演算が複素数の乗算-累算である、請求項17に記載のデータ処理装置。
- 前記データ処理命令が回転パラメータをさらに指定し、前記処理回路機構が、前記回転パラメータに応答して、前記データ処理演算の対象になる前記データ値及びそれらの符号の被選択順列を使用して複素数の前記乗算-累算を実施する、請求項18に記載のデータ処理装置。
- 前記データ処理演算が論理演算である、請求項1から11までのいずれかに記載のデータ処理装置。
- データ処理の方法であって、
データ処理命令を復号することにより制御信号を生成するステップであって、前記データ処理命令が複数のレジスタ中で、第1のソース・レジスタ、第2のソース・レジスタ及び指標を指定し、前記第1のソース・レジスタ及び前記第2のソース・レジスタの各々が、データ群の定義済みのサイズの少なくとも2倍の整数倍数であるサイズを有し、更に、個々のデータ群が複数のデータ要素を含む、前記制御信号を生成するステップと、
前記制御信号に応答して、前記第1のソース・レジスタ及び前記第2のソース・レジスタ中の個々の前記データ群に関してデータ処理演算を実施するステップであって、それにより前記データ処理演算の結果を形成するそれぞれの結果データ群を生成するステップであって、個々の前記データ群に対する前記データ処理演算のオペランドが、前記第1のソース・レジスタの前記データ群中の指標で識別される被選択データ要素と、前記第2のソース・レジスタの前記データ群中の個々のデータ要素である、前記結果データ群を生成するステップと、
を含み、
前記第1のソース・レジスタの前記データ群の各々は、主体データ群項目の複製である、データ処理の方法。 - 非一時的方式でプログラムを記憶するコンピュータ可読記憶媒体であって、前記プログラムが、少なくとも1つのデータ処理命令であって、
前記データ処理命令に応答して制御信号を生成することであって、前記データ処理命令が複数のレジスタ中で、第1のソース・レジスタ、第2のソース・レジスタ及び指標を指定し、前記第1のソース・レジスタ及び前記第2のソース・レジスタの各々が、データ群の定義済みのサイズの少なくとも2倍の整数倍数であるサイズを有し、個々のデータ群が複数のデータ要素を含む、前記制御信号を生成することと、
前記制御信号に応答して、前記第1のソース・レジスタ及び前記第2のソース・レジスタ中の個々の前記データ群に関してデータ処理演算を実施することであって、それにより前記データ処理演算の結果を形成するそれぞれの結果データ群を生成することになる少なくとも1つのデータ処理命令を含み、個々の前記データ群に対する前記データ処理演算のオペランドが、前記第1のソース・レジスタの前記データ群中の指標で識別される被選択データ要素と、前記第2のソース・レジスタの前記データ群中の個々のデータ要素である、前記データ処理演算を実施することとが、データ処理装置によって実行され、
前記第1のソース・レジスタの前記データ群の各々は、主体データ群項目の複製である、コンピュータ可読記憶媒体。 - データ処理装置であって、
複数のレジスタにデータを記憶するための手段と、
データ処理命令を復号し、それにより制御信号を生成するための手段であって、前記データ処理命令がデータを記憶するための手段中で、第1のソース・レジスタ、第2のソース・レジスタ及び指標を指定し、前記第1のソース・レジスタ及び前記第2のソース・レジスタの各々が、データ群の定義済みのサイズの少なくとも2倍の整数倍数であるサイズを有し、また、個々のデータ群が複数のデータ要素を含む、前記制御信号を生成するための手段と、
前記制御信号に応答して、前記第1のソース・レジスタ及び前記第2のソース・レジスタ中の個々の前記データ群に関してデータ処理演算を実施し、それにより前記データ処理演算の結果を形成するそれぞれの結果データ群を生成するための手段であって、個々の前記データ群に対する前記データ処理演算のオペランドが、前記第1のソース・レジスタの前記データ群中で識別される被選択データ要素と、前記第2のソース・レジスタの前記データ群中の個々のデータ要素である、前記結果データ群を生成するための手段と、
を備え、
前記第1のソース・レジスタの前記データ群の各々は、主体データ群項目の複製である、データ処理装置。 - データ処理装置上で実行するコンピュータ・プログラムによって提供される仮想計算機であって、請求項1から20までのいずれか一項又は23に記載の前記データ処理装置に対応する命令実行環境を提供する仮想計算機。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GR20170100081 | 2017-02-23 | ||
GR20170100081 | 2017-02-23 | ||
PCT/GB2018/050311 WO2018154273A1 (en) | 2017-02-23 | 2018-02-02 | Element by vector operations in a data processing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020508514A JP2020508514A (ja) | 2020-03-19 |
JP7148526B2 true JP7148526B2 (ja) | 2022-10-05 |
Family
ID=61188842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019544057A Active JP7148526B2 (ja) | 2017-02-23 | 2018-02-02 | データ処理装置におけるベクトルによる要素演算 |
Country Status (8)
Country | Link |
---|---|
US (1) | US11327752B2 (ja) |
EP (1) | EP3586228B1 (ja) |
JP (1) | JP7148526B2 (ja) |
KR (1) | KR102584031B1 (ja) |
CN (1) | CN110312993B (ja) |
IL (1) | IL267998B2 (ja) |
TW (1) | TWI780116B (ja) |
WO (1) | WO2018154273A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10963256B2 (en) | 2018-09-28 | 2021-03-30 | Intel Corporation | Systems and methods for performing instructions to transform matrices into row-interleaved format |
CN111198670B (zh) | 2018-11-20 | 2021-01-29 | 华为技术有限公司 | 执行矩阵乘法运算的方法、电路及soc |
US20210334072A1 (en) * | 2020-04-22 | 2021-10-28 | Facebook, Inc. | Mapping convolution to connected processing elements using distributed pipelined separable convolution operations |
US11263291B2 (en) * | 2020-06-26 | 2022-03-01 | Intel Corporation | Systems and methods for combining low-mantissa units to achieve and exceed FP64 emulation of matrix multiplication |
US11972230B2 (en) | 2020-06-27 | 2024-04-30 | Intel Corporation | Matrix transpose and multiply |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030097391A1 (en) | 2001-11-21 | 2003-05-22 | Ashley Saulsbury | Methods and apparatus for performing parallel integer multiply accumulate operations |
US20050125631A1 (en) | 2003-12-09 | 2005-06-09 | Arm Limited | Data element size control within parallel lanes of processing |
JP2005174292A (ja) | 2003-12-09 | 2005-06-30 | Arm Ltd | データシフト操作 |
JP2008077663A (ja) | 2006-09-20 | 2008-04-03 | Intel Corp | ドット積演算を行うための命令および論理 |
JP2015158940A (ja) | 2011-04-01 | 2015-09-03 | インテル コーポレイション | ベクトルフレンドリ命令フォーマット及びその実行 |
JP2016507831A (ja) | 2013-01-23 | 2016-03-10 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | Vectorgaloisfieldmultiplysumandaccumulate命令を処理するためのコンピュータ・システム、コンピュータ・プログラム及び方法 |
US20160179523A1 (en) | 2014-12-23 | 2016-06-23 | Intel Corporation | Apparatus and method for vector broadcast and xorand logical instruction |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0589159A (ja) * | 1992-01-10 | 1993-04-09 | Hitachi Ltd | データ処理システム |
GB2409059B (en) * | 2003-12-09 | 2006-09-27 | Advanced Risc Mach Ltd | A data processing apparatus and method for moving data between registers and memory |
GB2409062C (en) * | 2003-12-09 | 2007-12-11 | Advanced Risc Mach Ltd | Aliasing data processing registers |
GB2409066B (en) * | 2003-12-09 | 2006-09-27 | Advanced Risc Mach Ltd | A data processing apparatus and method for moving data between registers and memory |
GB2458665B (en) * | 2008-03-26 | 2012-03-07 | Advanced Risc Mach Ltd | Polynomial data processing operation |
GB2464292A (en) * | 2008-10-08 | 2010-04-14 | Advanced Risc Mach Ltd | SIMD processor circuit for performing iterative SIMD multiply-accumulate operations |
GB2474901B (en) * | 2009-10-30 | 2015-01-07 | Advanced Risc Mach Ltd | Apparatus and method for performing multiply-accumulate operations |
EP2584460A1 (en) * | 2011-10-20 | 2013-04-24 | ST-Ericsson SA | Vector processing system comprising a replicating subsystem and method |
US10055225B2 (en) * | 2011-12-23 | 2018-08-21 | Intel Corporation | Multi-register scatter instruction |
WO2013095618A1 (en) * | 2011-12-23 | 2013-06-27 | Intel Corporation | Instruction execution that broadcasts and masks data values at different levels of granularity |
US9336000B2 (en) * | 2011-12-23 | 2016-05-10 | Intel Corporation | Instruction execution unit that broadcasts data values at different levels of granularity |
EP3001307B1 (en) * | 2014-09-25 | 2019-11-13 | Intel Corporation | Bit shuffle processors, methods, systems, and instructions |
EP3001306A1 (en) * | 2014-09-25 | 2016-03-30 | Intel Corporation | Bit group interleave processors, methods, systems, and instructions |
US10001995B2 (en) * | 2015-06-02 | 2018-06-19 | Intel Corporation | Packed data alignment plus compute instructions, processors, methods, and systems |
US10503502B2 (en) * | 2015-09-25 | 2019-12-10 | Intel Corporation | Data element rearrangement, processors, methods, systems, and instructions |
US11216720B2 (en) * | 2015-10-08 | 2022-01-04 | Shanghai Zhaoxin Semiconductor Co., Ltd. | Neural network unit that manages power consumption based on memory accesses per period |
US11029949B2 (en) * | 2015-10-08 | 2021-06-08 | Shanghai Zhaoxin Semiconductor Co., Ltd. | Neural network unit |
US10585848B2 (en) * | 2015-10-08 | 2020-03-10 | Via Alliance Semiconductor Co., Ltd. | Processor with hybrid coprocessor/execution unit neural network unit |
US10565494B2 (en) * | 2016-12-31 | 2020-02-18 | Via Alliance Semiconductor Co., Ltd. | Neural network unit with segmentable array width rotator |
JP7253492B2 (ja) * | 2017-02-23 | 2023-04-06 | アーム・リミテッド | データ処理装置における乗累算 |
GB2560159B (en) * | 2017-02-23 | 2019-12-25 | Advanced Risc Mach Ltd | Widening arithmetic in a data processing apparatus |
-
2018
- 2018-02-02 JP JP2019544057A patent/JP7148526B2/ja active Active
- 2018-02-02 IL IL267998A patent/IL267998B2/en unknown
- 2018-02-02 KR KR1020197026458A patent/KR102584031B1/ko active IP Right Grant
- 2018-02-02 US US16/487,256 patent/US11327752B2/en active Active
- 2018-02-02 CN CN201880012011.8A patent/CN110312993B/zh active Active
- 2018-02-02 EP EP18704067.0A patent/EP3586228B1/en active Active
- 2018-02-02 WO PCT/GB2018/050311 patent/WO2018154273A1/en unknown
- 2018-02-23 TW TW107106120A patent/TWI780116B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030097391A1 (en) | 2001-11-21 | 2003-05-22 | Ashley Saulsbury | Methods and apparatus for performing parallel integer multiply accumulate operations |
US20050125631A1 (en) | 2003-12-09 | 2005-06-09 | Arm Limited | Data element size control within parallel lanes of processing |
JP2005174292A (ja) | 2003-12-09 | 2005-06-30 | Arm Ltd | データシフト操作 |
JP2008077663A (ja) | 2006-09-20 | 2008-04-03 | Intel Corp | ドット積演算を行うための命令および論理 |
JP2015158940A (ja) | 2011-04-01 | 2015-09-03 | インテル コーポレイション | ベクトルフレンドリ命令フォーマット及びその実行 |
JP2016507831A (ja) | 2013-01-23 | 2016-03-10 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | Vectorgaloisfieldmultiplysumandaccumulate命令を処理するためのコンピュータ・システム、コンピュータ・プログラム及び方法 |
US20160179523A1 (en) | 2014-12-23 | 2016-06-23 | Intel Corporation | Apparatus and method for vector broadcast and xorand logical instruction |
Also Published As
Publication number | Publication date |
---|---|
TWI780116B (zh) | 2022-10-11 |
KR20190119075A (ko) | 2019-10-21 |
EP3586228B1 (en) | 2023-03-29 |
IL267998B2 (en) | 2023-12-01 |
EP3586228A1 (en) | 2020-01-01 |
TW201832071A (zh) | 2018-09-01 |
CN110312993B (zh) | 2024-04-19 |
CN110312993A (zh) | 2019-10-08 |
IL267998B1 (en) | 2023-08-01 |
JP2020508514A (ja) | 2020-03-19 |
US20190377573A1 (en) | 2019-12-12 |
KR102584031B1 (ko) | 2023-10-04 |
IL267998A (en) | 2019-09-26 |
WO2018154273A1 (en) | 2018-08-30 |
US11327752B2 (en) | 2022-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7454377B2 (ja) | データ処理装置における拡大算術計算 | |
JP7148526B2 (ja) | データ処理装置におけるベクトルによる要素演算 | |
JP7253492B2 (ja) | データ処理装置における乗累算 | |
KR20200019942A (ko) | 레지스터-기반 매트릭스 승산 | |
TWI773783B (zh) | 用於基於暫存器的複數處理的設備、方法、積體電路、電腦程式及電腦可讀取儲存媒體 | |
JP7186212B2 (ja) | データ処理装置におけるベクトル・インタリーブ | |
CN110300956B (zh) | 数据处理装置中的乘-累加 | |
TW202305588A (zh) | 用於向量組合指令之處理設備、方法、及電腦程式 | |
GR20170200090U (el) | Λειτουργιες στοιχειου κατα διανυσμα σε μια διαταξη επεξεργασιας δεδομενων |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7148526 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |