JP7454377B2 - データ処理装置における拡大算術計算 - Google Patents
データ処理装置における拡大算術計算 Download PDFInfo
- Publication number
- JP7454377B2 JP7454377B2 JP2019543984A JP2019543984A JP7454377B2 JP 7454377 B2 JP7454377 B2 JP 7454377B2 JP 2019543984 A JP2019543984 A JP 2019543984A JP 2019543984 A JP2019543984 A JP 2019543984A JP 7454377 B2 JP7454377 B2 JP 7454377B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- data processing
- intra
- lanes
- data elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 163
- 238000004364 calculation method Methods 0.000 title description 8
- 230000003190 augmentative effect Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims description 38
- 238000009825 accumulation Methods 0.000 claims description 35
- 230000004044 response Effects 0.000 claims description 32
- 238000007667 floating Methods 0.000 claims description 6
- 238000011068 loading method Methods 0.000 claims description 6
- 238000004590 computer program Methods 0.000 claims description 2
- 230000035508 accumulation Effects 0.000 description 33
- 239000013598 vector Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 22
- 239000002131 composite material Substances 0.000 description 14
- 238000007792 addition Methods 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 9
- 238000002360 preparation method Methods 0.000 description 9
- 238000013459 approach Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 5
- 239000000872 buffer Substances 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 239000008187 granular material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012800 visualization Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000010339 dilation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 239000012536 storage buffer Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
- G06F9/30014—Arithmetic instructions with variable precision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30109—Register structure having multiple operands in a single register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Computing Systems (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Advance Control (AREA)
- Complex Calculations (AREA)
- Executing Machine-Instructions (AREA)
Description
によって図6Bに再び示されているが、実行されている特定の命令に応じてこの演算はさまざまな形をとることができ、これは事実、乗算演算であってもよいが、任意の他の任意のタイプの算術演算(加算、減算など)であってもよく、または論理演算(ADD、XORなど)にすることもできることを再度理解されたい。
v4+=v2*v0[0]、
v5+=v2*v0[1]、
v6+=v2*v0[2]、および
v7+=v2*v0[3]。
Claims (20)
- データ処理装置であって、
データ要素を記憶するための複数のレジスタを有するレジスタ記憶回路と、
データ処理命令に応答して制御信号を生成する復号器回路であり、前記データ処理命令は、前記複数のレジスタ内で、第1の複数の独立したレジスタ内レーンにグループ化される第1の複数のデータ要素に分けられる第1のソースレジスタ、第2の複数の独立したレジスタ内レーンにグループ化される第2の複数のデータ要素に分けられる第2のソースレジスタ、および前記第2の複数の独立したレジスタ内レーンのうちの繰り返されるレジスタ内レーンを指定する、復号器回路と、
前記制御信号に応答して、前記繰り返されるレジスタ内レーンと前記第1の複数の独立したレジスタ内レーンの各レジスタ内レーンとの間で内積演算を実行する処理回路と、
前記第1の複数の独立したレジスタ内レーンの前記各レジスタ内レーンの前記第1の複数のデータ要素を記憶するように構成された第1の一時記憶ユニット、及び前記繰り返されるレジスタ内レーンの前記第2の複数のデータ要素を記憶するように構成された第2の一時記憶ユニット
を備え、前記内積演算は、
前記第1の一時記憶ユニットに記憶された前記各レジスタ内レーンの前記第1の複数のデータ要素の各々と前記第2の一時記憶ユニットに記憶された前記繰り返されるレジスタ内レーンの前記第2の複数のデータ要素の各々との間で乗算演算を実行することと、
前記乗算演算の結果を合計することと
を含む、データ処理装置。 - 前記データ処理命令は、前記複数のレジスタにおいて出力レジスタをさらに指定し、前記乗算演算の前記結果を合計することは、前記合計の結果を前記出力レジスタに適用することをさらに含む、請求項1に記載のデータ処理装置。
- 前記出力レジスタはアキュムレータレジスタであり、前記結果を合計することは、当該合計を前記出力レジスタに適用する前に前記アキュムレータレジスタからのアキュムレータ値と前記乗算演算の前記結果とを合計することをさらに含む、請求項2に記載のデータ処理装置。
- 前記復号器回路は、さらなるデータ処理命令に応答してさらなる制御信号を生成し、前記データ処理命令は、前記複数のレジスタにおいて前記出力レジスタおよびアキュムレータレジスタを指定し、前記処理回路は、前記さらなる制御信号に応答して累算演算を実施し、前記累算演算は、
前記アキュムレータレジスタからアキュムレータ値をロードし、前記出力レジスタから合計値をロードすることと、
前記アキュムレータ値と前記合計値とを合計することと、
前記合計の結果を前記アキュムレータレジスタに記憶することと
を含む、請求項2に記載のデータ処理装置。 - 前記第1のソースレジスタ、前記第2のソースレジスタ、および前記出力レジスタの幅が等しい、請求項2に記載のデータ処理装置。
- 前記第1のソースレジスタ、前記第2のソースレジスタ、前記出力レジスタ、および前記アキュムレータレジスタの幅が等しい、請求項3または4に記載のデータ処理装置。
- 前記第1のソースレジスタの幅は、前記内積演算において前記第1のソースレジスタから読み出されるすべてのデータ要素の結合サイズに等しい、請求項1から6のいずれか一項に記載のデータ処理装置。
- 前記第2のソースレジスタの幅は、前記内積演算において前記第2のソースレジスタから読み出されるすべてのデータ要素の結合サイズに等しい、請求項1から7のいずれか一項に記載のデータ処理装置。
- 各レジスタ内レーンのサイズは、前記内積演算において前記第1のソースレジスタの各レジスタ内レーンから読み出されるすべてのデータ要素の結合サイズに等しい、請求項1から8のいずれか一項に記載のデータ処理装置。
- 各レジスタ内レーンのサイズは、前記内積演算において前記第2のソースレジスタの各レジスタ内レーンから読み出されるすべてのデータ要素の結合サイズに等しい、請求項1から9のいずれか一項に記載のデータ処理装置。
- 前記複数のレジスタ内レーンは32ビット幅を有し、前記第1のソースレジスタおよび前記第2のソースレジスタの各レジスタ内レーンから4つの8ビットデータ要素が読み出される、請求項1から10のいずれか一項に記載のデータ処理装置。
- 前記複数のレジスタ内レーンは64ビット幅を有し、前記第1のソースレジスタおよび前記第2のソースレジスタの各レジスタ内レーンから4つの16ビットデータ要素が読み出される、請求項1から10のいずれか一項に記載のデータ処理装置。
- 前記乗算演算および加算は整数演算である、請求項1から12のいずれか一項に記載のデータ処理装置。
- 前記第1のソースレジスタおよび前記第2のソースレジスタ内に保持される値は符号付き値である、請求項1から13のいずれか一項に記載のデータ処理装置。
- 前記第1のソースレジスタおよび前記第2のソースレジスタ内に保持される値は符号なし値である、請求項1から13のいずれか一項に記載のデータ処理装置。
- 前記乗算演算および加算は浮動小数点演算である、請求項1から12のいずれか一項に記載のデータ処理装置。
- データ処理装置を動作させる方法であって、
データ処理命令に応答して制御信号を生成することであり、前記データ処理命令は、複数のレジスタにおいて、第1の複数の独立したレジスタ内レーンにグループ化される第1の複数のデータ要素に分けられる第1のソースレジスタ、第2の複数の独立したレジスタ内レーンにグループ化される第2の複数のデータ要素に分けられる第2のソースレジスタ、および前記第2の複数の独立したレジスタ内レーンのうちの繰り返されるレジスタ内レーンを指定する、生成することと、
前記制御信号に応答して、前記繰り返されるレジスタ内レーンと前記第1の複数の独立したレジスタ内レーンの各レジスタ内レーンとの間で内積演算を実行することと、
前記第1の複数の独立したレジスタ内レーンの前記各レジスタ内レーンの前記第1の複数のデータ要素を第1の一時記憶ユニットに記憶し、前記繰り返されるレジスタ内レーンの前記第2の複数のデータ要素を第2の一時記憶ユニットに記憶する、ことと
を含み、前記内積演算は、
前記第1の一時記憶ユニットに記憶された前記各レジスタ内レーンの前記第1の複数のデータ要素の各々と前記第2の一時記憶ユニットに記憶された前記繰り返されるレジスタ内レーンの前記第2の複数のデータ要素の各々との間で乗算演算を実行することと、
前記乗算演算の結果を合計することと
を含む、
方法。 - 少なくとも1つのデータ処理命令を含むプログラムを非一時的に記憶するコンピュータ可読記憶媒体であって、前記データ処理命令は、データ処理装置によって実行されると、
前記データ処理命令に応答して制御信号を生成することであり、前記データ処理命令は、前記データ処理装置のレジスタ記憶回路内の第1の複数の独立したレジスタ内レーンにグループ化される第1の複数のデータ要素に分けられる第1のソースレジスタ、第2の複数の独立したレジスタ内レーンにグループ化される第2の複数のデータ要素に分けられる第2のソースレジスタ、および前記第2の複数の独立したレジスタ内レーンのうちの繰り返されるレジスタ内レーンを指定する、生成することと、
前記制御信号に応答して、前記繰り返されるレジスタ内レーンと前記第1の複数の独立したレジスタ内レーンの各レジスタ内レーンとの間で内積演算を実行することと、
前記第1の複数の独立したレジスタ内レーンの前記各レジスタ内レーンの前記第1の複数のデータ要素を第1の一時記憶ユニットに記憶し、前記繰り返されるレジスタ内レーンの前記第2の複数のデータ要素を第2の一時記憶ユニットに記憶する、ことと
が行われるようにし、前記内積演算は、
前記第1の一時記憶ユニットに記憶された前記各レジスタ内レーンの前記第1の複数のデータ要素の各々と前記第2の一時記憶ユニットに記憶された前記繰り返されるレジスタ内レーンの前記第2の複数のデータ要素の各々との間で乗算演算を実行することと、
前記乗算演算の結果を合計することと
を含む、
コンピュータ可読記憶媒体。 - データ処理装置であって、
複数のレジスタ内にデータ要素を記憶するための手段と、
制御信号を生成するためのデータ処理命令を復号するための手段であり、前記データ処理命令は、前記複数のレジスタ内で、第1の複数の独立したレジスタ内レーンにグループ化される第1の複数のデータ要素に分けられる第1のソースレジスタ、第2の複数の独立したレジスタ内レーンにグループ化される第2の複数のデータ要素に分けられる第2のソースレジスタ、および前記第2の複数の独立したレジスタ内レーンのうちの繰り返されるレジスタ内レーンを指定する、復号するための手段と、
前記制御信号に応答して、前記繰り返されるレジスタ内レーンと前記第1の複数の独立したレジスタ内レーンの各レジスタ内レーンとの間で内積演算を実行するための手段と、
前記第1の複数の独立したレジスタ内レーンの前記各レジスタ内レーンの前記第1の複数のデータ要素を第1の一時記憶ユニットに記憶し、前記繰り返されるレジスタ内レーンの前記第2の複数のデータ要素を第2の一時記憶ユニットに記憶する、手段と
を備え、前記内積演算は、
前記第1の一時記憶ユニットに記憶された前記各レジスタ内レーンの前記第1の複数のデータ要素の各々と前記第2の一時記憶ユニットに記憶された前記繰り返されるレジスタ内レーンの前記第2の複数のデータ要素の各々との間で乗算演算を実行することと、
前記乗算演算の結果を合計することと
を含む、
データ処理装置。 - データ処理装置上で実行されるコンピュータプログラムによって提供される仮想機械であって、前記仮想機械は、請求項1から16、または19のいずれか一項に記載のデータ処理装置に対応する命令実行環境を提供する、仮想機械。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB201702918A GB2560159B (en) | 2017-02-23 | 2017-02-23 | Widening arithmetic in a data processing apparatus |
GB1702918.2 | 2017-02-23 | ||
PCT/GB2018/050229 WO2018154269A1 (en) | 2017-02-23 | 2018-01-26 | Widening arithmetic in a data processing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020508513A JP2020508513A (ja) | 2020-03-19 |
JP7454377B2 true JP7454377B2 (ja) | 2024-03-22 |
Family
ID=58544054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019543984A Active JP7454377B2 (ja) | 2017-02-23 | 2018-01-26 | データ処理装置における拡大算術計算 |
Country Status (8)
Country | Link |
---|---|
US (1) | US11567763B2 (ja) |
EP (1) | EP3586227B1 (ja) |
JP (1) | JP7454377B2 (ja) |
KR (1) | KR102492356B1 (ja) |
CN (1) | CN110300957B (ja) |
GB (1) | GB2560159B (ja) |
IL (1) | IL267939B (ja) |
WO (1) | WO2018154269A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7148526B2 (ja) * | 2017-02-23 | 2022-10-05 | アーム・リミテッド | データ処理装置におけるベクトルによる要素演算 |
US10474458B2 (en) * | 2017-04-28 | 2019-11-12 | Intel Corporation | Instructions and logic to perform floating-point and integer operations for machine learning |
US20220180467A1 (en) | 2019-03-15 | 2022-06-09 | Intel Corporation | Systems and methods for updating memory side caches in a multi-gpu configuration |
BR112021016106A2 (pt) | 2019-03-15 | 2021-11-09 | Intel Corp | Processador gráfico de propósito geral, método e sistema de processamento de dados |
US11934342B2 (en) | 2019-03-15 | 2024-03-19 | Intel Corporation | Assistance for hardware prefetch in cache access |
US11861761B2 (en) | 2019-11-15 | 2024-01-02 | Intel Corporation | Graphics processing unit processing and caching improvements |
US20210173662A1 (en) * | 2019-12-05 | 2021-06-10 | International Business Machines Corporation | Processor unit for multiply and accumulate operations |
US11714875B2 (en) * | 2019-12-28 | 2023-08-01 | Intel Corporation | Apparatuses, methods, and systems for instructions of a matrix operations accelerator |
US11263291B2 (en) | 2020-06-26 | 2022-03-01 | Intel Corporation | Systems and methods for combining low-mantissa units to achieve and exceed FP64 emulation of matrix multiplication |
US20230045443A1 (en) * | 2021-08-02 | 2023-02-09 | Nvidia Corporation | Performing load and store operations of 2d arrays in a single cycle in a system on a chip |
US20230050062A1 (en) * | 2021-08-02 | 2023-02-16 | Nvidia Corporation | Simd data path organization to increase processing throughput in a system on a chip |
KR20230122975A (ko) | 2022-02-15 | 2023-08-22 | 한국전자통신연구원 | 부동소수점 데이터 타입에 대한 외적 기반 행렬곱 연산 방법 및 장치 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5324700B2 (ja) | 2009-03-31 | 2013-10-23 | シーメンス アクティエンゲゼルシャフト | シールプレートを備えた軸流ターボ機械のロータ |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3753466B2 (ja) | 1996-04-22 | 2006-03-08 | 松下電器産業株式会社 | 演算装置 |
US7890566B1 (en) * | 2000-02-18 | 2011-02-15 | Texas Instruments Incorporated | Microprocessor with rounding dot product instruction |
GB2409064B (en) | 2003-12-09 | 2006-09-13 | Advanced Risc Mach Ltd | A data processing apparatus and method for performing in parallel a data processing operation on data elements |
US20060149804A1 (en) * | 2004-11-30 | 2006-07-06 | International Business Machines Corporation | Multiply-sum dot product instruction with mask and splat |
US8307196B2 (en) * | 2006-04-05 | 2012-11-06 | Freescale Semiconductor, Inc. | Data processing system having bit exact instructions and methods therefor |
US20080071851A1 (en) * | 2006-09-20 | 2008-03-20 | Ronen Zohar | Instruction and logic for performing a dot-product operation |
US8631224B2 (en) | 2007-09-13 | 2014-01-14 | Freescale Semiconductor, Inc. | SIMD dot product operations with overlapped operands |
GB2464292A (en) * | 2008-10-08 | 2010-04-14 | Advanced Risc Mach Ltd | SIMD processor circuit for performing iterative SIMD multiply-accumulate operations |
GB2474901B (en) * | 2009-10-30 | 2015-01-07 | Advanced Risc Mach Ltd | Apparatus and method for performing multiply-accumulate operations |
US8984043B2 (en) * | 2009-12-23 | 2015-03-17 | Intel Corporation | Multiplying and adding matrices |
PL3422178T3 (pl) | 2011-04-01 | 2023-06-26 | Intel Corporation | Przyjazny dla wektorów format instrukcji i jego wykonanie |
WO2013101018A1 (en) * | 2011-12-29 | 2013-07-04 | Intel Corporation | Dot product processors, methods, systems, and instructions |
US9588766B2 (en) * | 2012-09-28 | 2017-03-07 | Intel Corporation | Accelerated interlane vector reduction instructions |
US9557995B2 (en) | 2014-02-07 | 2017-01-31 | Arm Limited | Data processing apparatus and method for performing segmented operations |
US9778908B2 (en) | 2014-07-02 | 2017-10-03 | Via Alliance Semiconductor Co., Ltd. | Temporally split fused multiply-accumulate operation |
US20170046153A1 (en) * | 2015-08-14 | 2017-02-16 | Qualcomm Incorporated | Simd multiply and horizontal reduce operations |
-
2017
- 2017-02-23 GB GB201702918A patent/GB2560159B/en active Active
-
2018
- 2018-01-26 JP JP2019543984A patent/JP7454377B2/ja active Active
- 2018-01-26 CN CN201880012494.1A patent/CN110300957B/zh active Active
- 2018-01-26 EP EP18702543.2A patent/EP3586227B1/en active Active
- 2018-01-26 KR KR1020197026457A patent/KR102492356B1/ko active IP Right Grant
- 2018-01-26 WO PCT/GB2018/050229 patent/WO2018154269A1/en unknown
- 2018-01-26 US US16/487,251 patent/US11567763B2/en active Active
-
2019
- 2019-07-09 IL IL267939A patent/IL267939B/en unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5324700B2 (ja) | 2009-03-31 | 2013-10-23 | シーメンス アクティエンゲゼルシャフト | シールプレートを備えた軸流ターボ機械のロータ |
Also Published As
Publication number | Publication date |
---|---|
CN110300957B (zh) | 2023-11-17 |
EP3586227A1 (en) | 2020-01-01 |
US11567763B2 (en) | 2023-01-31 |
KR102492356B1 (ko) | 2023-01-27 |
GB2560159A (en) | 2018-09-05 |
IL267939B (en) | 2021-09-30 |
CN110300957A (zh) | 2019-10-01 |
GB2560159B (en) | 2019-12-25 |
WO2018154269A1 (en) | 2018-08-30 |
EP3586227B1 (en) | 2023-10-25 |
KR20190119074A (ko) | 2019-10-21 |
US20200218538A1 (en) | 2020-07-09 |
GB201702918D0 (en) | 2017-04-12 |
JP2020508513A (ja) | 2020-03-19 |
IL267939A (en) | 2019-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7454377B2 (ja) | データ処理装置における拡大算術計算 | |
JP7253506B2 (ja) | レジスタ・ベースの行列乗算 | |
JP7253492B2 (ja) | データ処理装置における乗累算 | |
JP7148526B2 (ja) | データ処理装置におけるベクトルによる要素演算 | |
TWI773783B (zh) | 用於基於暫存器的複數處理的設備、方法、積體電路、電腦程式及電腦可讀取儲存媒體 | |
TW202305588A (zh) | 用於向量組合指令之處理設備、方法、及電腦程式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220310 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220921 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220921 |
|
C11 | Written invitation by the commissioner to file amendments |
Free format text: JAPANESE INTERMEDIATE CODE: C11 Effective date: 20221004 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20221110 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20221111 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20221209 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20221213 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20230124 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20230202 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20230301 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20230404 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230703 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231013 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231113 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240311 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7454377 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |