JP5187291B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5187291B2
JP5187291B2 JP2009220812A JP2009220812A JP5187291B2 JP 5187291 B2 JP5187291 B2 JP 5187291B2 JP 2009220812 A JP2009220812 A JP 2009220812A JP 2009220812 A JP2009220812 A JP 2009220812A JP 5187291 B2 JP5187291 B2 JP 5187291B2
Authority
JP
Japan
Prior art keywords
solder
foil
semiconductor element
soldering surface
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009220812A
Other languages
Japanese (ja)
Other versions
JP2011071297A (en
Inventor
健史 渡辺
厚司 水谷
祐司 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009220812A priority Critical patent/JP5187291B2/en
Publication of JP2011071297A publication Critical patent/JP2011071297A/en
Application granted granted Critical
Publication of JP5187291B2 publication Critical patent/JP5187291B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the displacement of a semiconductor element to the outside of an element mounting part when solder is fused, only by changing a solder pattern without forming the same shape of soldering surface of a heat sink as the solder pattern. <P>SOLUTION: The soldering surface 11 of the heat sink 10 is formed by Ni plating. Preliminary solder 32 is formed using a solder foil 31, whose plane size is larger than the element mounting part 11a of the soldering surface 11 and which comprises an inner peripheral part 31a covering the element mounting part 11a and a peripheral part 31b of the outside of the inner peripheral part 31a and which is provided with a solder removed part 31c, in which solder is removed, at a part of the peripheral part 31b in contact with or in proximity to the inner peripheral part 31a. When the preliminary solder 32 is fused after the semiconductor element 20 is mounted, no fused solder is present at a part of the soldering surface 11 which corresponds to the solder removed part 31c. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、金属部材上にはんだ箔を介して半導体素子をはんだ付けしてなる半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device in which a semiconductor element is soldered onto a metal member via a solder foil.

一般に、この種の製造方法においては、まず、金属部材のはんだ付け面上に、はんだよりなるはんだ箔を搭載し、このはんだ箔を溶融・固化することで、はんだ箔の平面形状を承継し、はんだ箔と同一の平面形状をなす予備はんだを形成する。そして、この予備はんだの上に半導体素子を搭載した後、予備はんだを再び溶融して半導体素子と金属部材とをはんだ付けする。   In general, in this type of manufacturing method, first, a solder foil made of solder is mounted on a soldering surface of a metal member, and the solder foil is melted and solidified to inherit the planar shape of the solder foil. A preliminary solder having the same planar shape as the solder foil is formed. Then, after mounting the semiconductor element on the preliminary solder, the preliminary solder is melted again to solder the semiconductor element and the metal member.

具体的には、金属部材としてのヒートシンクのはんだ付け面上にはんだ箔を設けて、予備はんだを形成し、その上に半導体素子を搭載し、はんだ付けしてなる半導体装置が知られている（たとえば、特許文献１参照）。   Specifically, a semiconductor device is known in which a solder foil is provided on a soldering surface of a heat sink as a metal member, a preliminary solder is formed, a semiconductor element is mounted thereon, and soldered ( For example, see Patent Document 1).

しかし、この半導体装置では、通常、金属部材であるヒートシンクのはんだ付け面とは反対側の他面が、セラミック基板にはんだ付けされて使用される。そのため、ヒートシンク上への半導体素子のはんだ付け時だけでなく、このセラミック基板へのはんだ付け時においても、半導体素子とヒートシンク間のはんだが溶融する可能性がある。   However, in this semiconductor device, the other surface opposite to the soldering surface of the heat sink, which is a metal member, is usually used by being soldered to the ceramic substrate. Therefore, the solder between the semiconductor element and the heat sink may be melted not only when the semiconductor element is soldered on the heat sink but also when the semiconductor element is soldered to the ceramic substrate.

このようなはんだの溶融が発生した場合、半導体素子が溶融したはんだ上で移動し、ヒートシンク上のはんだ付け面のうち半導体素子が搭載されるべき部位である素子搭載部の外側に半導体素子がはみ出すという、位置ズレの問題が生じる恐れがある。   When such melting of the solder occurs, the semiconductor element moves on the melted solder, and the semiconductor element protrudes outside the element mounting portion, which is a portion where the semiconductor element should be mounted on the soldering surface on the heat sink. There is a possibility that the problem of misalignment will occur.

このように、ヒートシンク上の素子搭載部からずれて半導体素子が搭載されてしまうと、たとえば次工程のワイヤボンディング工程等において、半導体素子上のボンディングパッドの位置認識が出来なくなるため、不良となってしまう。   As described above, if a semiconductor element is mounted with a deviation from the element mounting portion on the heat sink, the position of the bonding pad on the semiconductor element cannot be recognized, for example, in the next wire bonding step or the like. End up.

近年、はんだのＰｂフリー化に伴い、金属部材と半導体素子とのはんだ付け、及び、金属部材とセラミック基板とのはんだ付けについては、ＳｎＣｕ系、ＳｎＡｇ系などのはんだが用いられるが、これらは、融点が近いので、上記した半導体素子のはんだ付け時および当該はんだ付け後の加熱時における溶融はんだによる位置ズレの問題は、顕著となりやすい。   In recent years, with soldering of Pb-free solder, solder such as SnCu series and SnAg series is used for soldering between a metal member and a semiconductor element and soldering between a metal member and a ceramic substrate. Since the melting points are close, the problem of misalignment due to molten solder at the time of soldering the semiconductor element and at the time of heating after the soldering is likely to be remarkable.

一方で、半導体素子のはんだ付けに関するものではないが、筒状のシールドの溶融したはんだによる位置ズレを防止するため、基板上に印刷されるはんだパターンに狭幅部による凹みを設ける方法が提案されている（特許文献２参照）。   On the other hand, although not related to soldering of semiconductor elements, a method of providing a recess due to a narrow portion in a solder pattern printed on a substrate has been proposed in order to prevent displacement of the cylindrical shield due to molten solder. (See Patent Document 2).

特開平８−２２２５８６号公報JP-A-8-222586 特開２００７−２０１３５６号公報JP 2007-201356 A

しかし、上記特許文献２の方法は、セラミック基板のはんだ付け面として銅箔を用いており、そのため、この種の半導体装置の製造方法に上記特許文献２を適用しようとすると、たとえば金属部材としてのヒートシンク上に、はんだパターンと同一の銅箔パターンを設ける必要がある。つまり、金属部材のはんだ付け面をはんだパターンと同一形状とする必要が生じる。   However, the method of Patent Document 2 uses a copper foil as the soldering surface of the ceramic substrate. Therefore, when the Patent Document 2 is applied to a method of manufacturing this type of semiconductor device, for example, as a metal member It is necessary to provide the same copper foil pattern as the solder pattern on the heat sink. That is, the soldering surface of the metal member needs to have the same shape as the solder pattern.

そして、はんだ付けされる半導体素子のサイズも多様であるため、はんだ付け面である銅箔パターンも各種必要となる。また、銅箔パターンをヒートシンクに形成後、はんだ付けするため、工程が複雑でコストアップする。そこで、はんだパターンのみの変更で、はんだ付けを行い、溶融したはんだによる半導体素子の位置ズレを防止する方法が望まれる。   And since the size of the semiconductor element to be soldered varies, various copper foil patterns as soldering surfaces are required. Moreover, since the copper foil pattern is formed on the heat sink and then soldered, the process is complicated and the cost is increased. Therefore, a method is desired in which soldering is performed by changing only the solder pattern, and the positional deviation of the semiconductor element due to molten solder is prevented.

本発明は、上記問題に鑑みてなされたものであり、金属部材のはんだ付け面の形状をはんだパターンと同一にすることなく、はんだパターンの変更のみで、はんだ溶融時における半導体素子の素子搭載部の外側への位置ズレを防止することを目的とする。   The present invention has been made in view of the above problems, and does not make the shape of the soldering surface of the metal member the same as the solder pattern, but only by changing the solder pattern, and the element mounting portion of the semiconductor element at the time of melting the solder It aims at preventing the position shift to the outside.

上記目的を達成するため、請求項１に記載の発明においては、まず、金属部材（１０）のはんだ付け面（１１）の平面サイズを、はんだ箔（３１）と同等かそれ以上のものとし、金属部材（１０）のはんだ付け面（１１）はＮｉめっきよりなるものとする。   In order to achieve the above object, in the invention described in claim 1, first, the plane size of the soldering surface (11) of the metal member (10) is equal to or larger than that of the solder foil (31), The soldering surface (11) of the metal member (10) is made of Ni plating.

そして、はんだ箔（３１）の搭載工程では、はんだ箔（３１）として、金属部材（１０）のはんだ付け面（１１）における半導体素子（２０）が搭載されるべき部位である素子搭載部（１１ａ）よりも平面サイズが大きいものであって、素子搭載部（１１ａ）を被覆する部位である内周部（３１ａ）と、この内周部（３１ａ）の外側を取り囲み素子搭載部（１１ａ）の外側部分を被覆する部位である周辺部（３１ｂ）とよりなり、且つ、当該周辺部（３１ｂ）のうち内周部（３１ａ）に当接又は近接する部分にはんだが除去された部分であるはんだ除去部（３１ｃ）が設けられたものを用いて、はんだ箔（３１）と同一の平面形状をなす予備はんだ（３２）を形成する。   And in the mounting process of the solder foil (31), as the solder foil (31), an element mounting portion (11a) which is a portion where the semiconductor element (20) on the soldering surface (11) of the metal member (10) is to be mounted. ) Having a larger planar size than the inner peripheral portion (31a), which covers the element mounting portion (11a), and surrounds the outside of the inner peripheral portion (31a) of the element mounting portion (11a). Solder that is a part formed by the peripheral part (31b) that covers the outer part and from which the solder is removed at a part of the peripheral part (31b) that is in contact with or close to the inner peripheral part (31a) A pre-solder (32) having the same planar shape as that of the solder foil (31) is formed using the one provided with the removal portion (31c).

そして、半導体素子（２０）の搭載後における予備はんだ（３２）の溶融時には、金属部材（１０）のはんだ付け面（１１）のうちはんだ箔（３１）のはんだ除去部（３１ｃ）に対応する部位では溶融したはんだを存在させないことにより、当該溶融したはんだによって半導体素子（２０）が素子搭載部（１１ａ）から素子搭載部（１１ａ）の外側へ移動するのを防止する。以上が本発明の半導体装置の製造方法である。   And the part corresponding to the solder removal part (31c) of solder foil (31) among the soldering surfaces (11) of the metal member (10) when the preliminary solder (32) is melted after mounting the semiconductor element (20). Then, by not allowing molten solder to exist, the molten solder prevents the semiconductor element (20) from moving from the element mounting portion (11a) to the outside of the element mounting portion (11a). The above is the manufacturing method of the semiconductor device of the present invention.

それによれば、金属部材（１０）のはんだ付け面（１１）を、はんだ濡れ性の小さいＮｉめっきよりなるものとし、はんだ箔（３１）にはんだ除去部（３１ｃ）を設けることで、予備はんだ（３２）は、はんだ箔（３１）と同一サイズ・同一形状の平面形状をなすものとなる。   According to this, the soldering surface (11) of the metal member (10) is made of Ni plating with low solder wettability, and the solder removal part (31c) is provided on the solder foil (31), so that the preliminary solder ( 32) has a planar shape of the same size and shape as the solder foil (31).

そして、半導体素子（２０）のはんだ付け時および半導体素子（２０）のはんだ付け後の加熱によって、予備はんだ（３２）が溶融したときに、金属部材（１０）のはんだ付け面（１１）のうちはんだ箔（３１）のはんだ除去部（３１ｃ）に対応する部位には、はんだが濡れ拡がらず、当該はんだ除去部（３１ｃ）に対応する部位の内側に半導体素子（２０）が拘束される。   When the preliminary solder (32) is melted by the soldering of the semiconductor element (20) and after the soldering of the semiconductor element (20), the soldering surface (11) of the metal member (10) The solder does not spread over the portion corresponding to the solder removal portion (31c) of the solder foil (31), and the semiconductor element (20) is restrained inside the portion corresponding to the solder removal portion (31c).

そのため、金属部材（１０）上のはんだ付け面（１１）の形状をはんだパターンと同一にすることなく、はんだパターンの変更のみで、はんだ溶融時における半導体素子（２０）の素子搭載部（１１ａ）の外側への位置ズレを防止することができる。   Therefore, without changing the shape of the soldering surface (11) on the metal member (10) to the same as the solder pattern, only the solder pattern is changed, and the element mounting portion (11a) of the semiconductor element (20) when the solder is melted. It is possible to prevent the positional deviation to the outside.

ここで、請求項２に記載の発明のように、請求項１の製造方法においては、はんだ除去部（３１ｃ）を、はんだ箔（３１）の外側から内周部（３１ａ）に向かって窄まるＶ字形状の切り欠き形状のものとすることができる。   Here, as in the invention described in claim 2, in the manufacturing method of claim 1, the solder removal portion (31c) is narrowed from the outside of the solder foil (31) toward the inner peripheral portion (31a). It can be a V-shaped notch shape.

そして、請求項３に記載の発明のように、請求項２の製造方法においては、はんだ除去部（３１ｃ）におけるＶ字の角度は２０°以上であることが好ましい。   And like invention of Claim 3, in the manufacturing method of Claim 2, it is preferable that the V-shaped angle in a solder removal part (31c) is 20 degrees or more.

また、請求項４に記載の発明では、請求項１ないし３のいずれか１つに記載の製造方法において、半導体素子（２０）のはんだ付け面は矩形状であり、はんだ箔（３１）は半導体素子（２０）のはんだ付け面よりも一回り大きい矩形状であって、はんだ箔（３１）の周辺部（３１ｂ）においては半導体素子（２０）のはんだ付け面の各辺に対して、はんだ除去部（３１ｃ）が少なくとも一つ設けられたものであるものとしている。   According to a fourth aspect of the present invention, in the manufacturing method according to any one of the first to third aspects, the soldering surface of the semiconductor element (20) is rectangular, and the solder foil (31) is a semiconductor. It is a rectangular shape that is slightly larger than the soldering surface of the element (20), and the solder is removed from each side of the soldering surface of the semiconductor element (20) in the peripheral portion (31b) of the solder foil (31). It is assumed that at least one part (31c) is provided.

それによれば、溶融したはんだによる半導体素子（２０）の回転による位置ズレを抑えるために好ましい。   According to this, it is preferable in order to suppress the positional deviation due to the rotation of the semiconductor element (20) due to the molten solder.

また、請求項５に記載の発明では、請求項１ないし４のいずれか１つに記載の製造方法において、はんだ箔（３１）は、はんだ除去部（３１ｃ）において、はんだ箔（３１）を構成するはんだに代えて、当該はんだよりも高融点である高融点部材（５０）が設けられていることを特徴とする。   Moreover, in invention of Claim 5, in the manufacturing method as described in any one of Claim 1 thru | or 4, solder foil (31) comprises solder foil (31) in a solder removal part (31c). A high melting point member (50) having a higher melting point than that of the solder is provided instead of the solder.

それによれば、はんだ溶融時には、この高融点部材（５０）は溶けないから、はんだ除去部（３１ｃ）に溶融はんだが濡れ拡がろうとするのを、高融点部材（５０）がせき止める形となり、好ましい。   According to this, since the high melting point member (50) does not melt when the solder is melted, it is preferable that the high melting point member (50) blocks the molten solder from spreading into the solder removal portion (31c). .

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

本発明の第１実施形態に係る半導体装置の概略断面図である。1 is a schematic cross-sectional view of a semiconductor device according to a first embodiment of the present invention. 図１の半導体装置を上方からみた概略平面図である。FIG. 2 is a schematic plan view of the semiconductor device of FIG. 1 viewed from above. 第１実施形態の半導体装置の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the semiconductor device of 1st Embodiment. （ａ）は図３（ａ）中のヒートシンクのはんだ付け面の平面図、（ｂ）図３（ａ）中のはんだ箔の平面図である。(A) is a top view of the soldering surface of the heat sink in Fig.3 (a), (b) It is a top view of the solder foil in Fig.3 (a). 溶融したはんだによる半導体素子の位置ズレの測定方法を示す概略平面図である。It is a schematic plan view which shows the measuring method of the position shift of the semiconductor element by the molten solder. はんだ除去部を設けた第１実施形態とはんだ除去部を設けない比較例とについて最大ズレ量の測定結果を示す図である。It is a figure which shows the measurement result of the maximum deviation | shift amount about 1st Embodiment which provided the solder removal part, and the comparative example which does not provide a solder removal part. はんだ除去部におけるＶ字の角度θを示す概略平面図である。It is a schematic plan view which shows the angle (theta) of V shape in a solder removal part. 角度θとはんだ除去部の長さＬとの関係を示す図である。It is a figure which shows the relationship between angle (theta) and the length L of a solder removal part. はんだ除去部の頂点にはんだが回り込む様子を示す概略平面図である。It is a schematic plan view which shows a mode that solder wraps around the vertex of a solder removal part. 非対称なＶ字形状のはんだ除去部を示す概略平面図である。It is a schematic plan view which shows an asymmetric V-shaped solder removal part. Ｖ字状をなすはんだ除去部の頂角が広すぎる場合におけるはんだフィレットの未形成の様子を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）のＢ矢視の概略側面図である。It is a figure which shows the mode that the solder fillet is not formed in the case where the apex angle of the V-shaped solder removal portion is too wide, (a) is a schematic plan view, (b) is a schematic view of arrow B in (a). It is a side view. 本発明の第２実施形態に係る半導体装置の製造方法に用いられるはんだ箔を示す概略平面図である。It is a schematic plan view which shows the solder foil used for the manufacturing method of the semiconductor device which concerns on 2nd Embodiment of this invention. 本発明の第３実施形態に係る半導体装置の製造方法に用いられるはんだ箔の第１の例を示す概略平面図である。It is a schematic plan view which shows the 1st example of the solder foil used for the manufacturing method of the semiconductor device which concerns on 3rd Embodiment of this invention. 第３実施形態に係る半導体装置の製造方法に用いられるはんだ箔の第２の例を示す概略平面図である。It is a schematic plan view which shows the 2nd example of the solder foil used for the manufacturing method of the semiconductor device which concerns on 3rd Embodiment. 第３実施形態に係る半導体装置の製造方法に用いられるはんだ箔の第３の例を示す概略平面図である。It is a schematic plan view which shows the 3rd example of the solder foil used for the manufacturing method of the semiconductor device which concerns on 3rd Embodiment. 第３実施形態に係る半導体装置の製造方法に用いられるはんだ箔の第４の例を示す概略平面図である。It is a schematic plan view which shows the 4th example of the solder foil used for the manufacturing method of the semiconductor device which concerns on 3rd Embodiment. 本発明の第４実施形態に係る半導体装置の製造方法に用いられるはんだ箔の第１の例を示す概略平面図である。It is a schematic plan view which shows the 1st example of the solder foil used for the manufacturing method of the semiconductor device which concerns on 4th Embodiment of this invention. 第４実施形態に係る半導体装置の製造方法に用いられるはんだ箔の第２の例を示す概略平面図である。It is a schematic plan view which shows the 2nd example of the solder foil used for the manufacturing method of the semiconductor device which concerns on 4th Embodiment. 第４実施形態に係る半導体装置の製造方法に用いられるはんだ箔の第３の例を示す概略平面図である。It is a schematic plan view which shows the 3rd example of the solder foil used for the manufacturing method of the semiconductor device which concerns on 4th Embodiment. 本発明の第５実施形態に係る半導体装置の製造方法に用いられるはんだ箔の第１の例を示す概略平面図である。It is a schematic plan view which shows the 1st example of the solder foil used for the manufacturing method of the semiconductor device which concerns on 5th Embodiment of this invention. 第５実施形態に係る半導体装置の製造方法に用いられるはんだ箔の第２の例を示す概略平面図である。It is a schematic plan view which shows the 2nd example of the solder foil used for the manufacturing method of the semiconductor device which concerns on 5th Embodiment. 本発明の第６実施形態に係る半導体装置の製造方法におけるはんだ箔の形成工程を示す概略平面図である。It is a schematic plan view which shows the formation process of the solder foil in the manufacturing method of the semiconductor device which concerns on 6th Embodiment of this invention.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置１の概略断面構成を示す図である。また、図２は、図１の半導体装置１を上方からみた概略平面図であり、セラミック基板２は省略してある。 (First embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of a semiconductor device 1 according to the first embodiment of the present invention. FIG. 2 is a schematic plan view of the semiconductor device 1 of FIG. 1 as viewed from above, and the ceramic substrate 2 is omitted.

本実施形態の半導体装置１は、大きくは、金属部材１０のはんだ付け面１１上にはんだ３０を介して半導体素子２０が搭載され、このはんだ３０により金属部材１０と半導体素子２０とがはんだ付けされ、さらに、金属部材１０のはんだ付け面１１とは反対側の他面１２が、はんだ４０を介してセラミック基板２にはんだ付けされたものである。   In the semiconductor device 1 of this embodiment, the semiconductor element 20 is mounted on the soldering surface 11 of the metal member 10 via the solder 30, and the metal member 10 and the semiconductor element 20 are soldered by the solder 30. Furthermore, the other surface 12 opposite to the soldering surface 11 of the metal member 10 is soldered to the ceramic substrate 2 via the solder 40.

金属部材１０は、ヒートシンクやリードフレームなどよりなるが、ここでは、半導体素子２０の放熱を行うヒートシンク１０とされている。このヒートシンク１０は、タングステン、モリブデンおよびそれらを主成分とする複合材からなるものであり、ここでは矩形板状をなしている。   The metal member 10 includes a heat sink, a lead frame, and the like. Here, the metal member 10 is a heat sink 10 that radiates heat from the semiconductor element 20. The heat sink 10 is made of tungsten, molybdenum, and a composite material containing them as a main component, and has a rectangular plate shape here.

ヒートシンク１０の表面全体に、電気メッキ法によりＮｉめっき５０が施されている。そのため、半導体素子２０ははんだ付けされるヒートシンク１０のはんだ付け面１１は当該Ｎｉめっき５０により構成されている。   Ni plating 50 is applied to the entire surface of the heat sink 10 by electroplating. Therefore, the soldering surface 11 of the heat sink 10 to which the semiconductor element 20 is soldered is constituted by the Ni plating 50.

このはんだ付け面１１の上に、はんだ３０を介して半導体素子２０が搭載されているが、図１、図２に示される例では、半導体素子２０の平面形状は矩形をなし、はんだ３０の平面形状は半導体素子２０よりも一回り大きな相似形の矩形をなし、ヒートシンク１０のはんだ付け面１１ははんだ３０よりも一回り大きな相似形の矩形をなしている。   Although the semiconductor element 20 is mounted on the soldering surface 11 via the solder 30, in the example shown in FIGS. 1 and 2, the planar shape of the semiconductor element 20 is rectangular, and the plane of the solder 30. The shape is a rectangular shape that is slightly larger than the semiconductor element 20, and the soldering surface 11 of the heat sink 10 has a similar rectangular shape that is slightly larger than the solder 30.

ここで、ヒートシンク１０のはんだ付け面１１のうち半導体素子２０が搭載されるべき部位である素子搭載部１１ａは、半導体素子２０の直下に位置する部位である。この素子搭載部１１ａは、当該はんだ付け面１１のうち図１において両矢印１１ａに示される範囲に相当し、図２では、半導体素子２０の外形と一致する矩形の部位である。   Here, the element mounting portion 11 a that is a part on which the semiconductor element 20 is to be mounted on the soldering surface 11 of the heat sink 10 is a part that is located immediately below the semiconductor element 20. The element mounting portion 11a corresponds to a range indicated by a double-headed arrow 11a in FIG. 1 in the soldering surface 11, and is a rectangular portion that matches the outer shape of the semiconductor element 20 in FIG.

また、はんだ３０は、半導体素子２０とはんだ付け面１１との間に介在するとともに、半導体素子２０および素子搭載部１１ａの外側にはみ出している。そして、このはんだ３０のはみ出し部には、Ｖ字形状の切り欠きが設けられており、この切り欠きにおいては、はんだが存在せず、その下地であるヒートシンク１０のはんだ付け面１１が露出している。   Further, the solder 30 is interposed between the semiconductor element 20 and the soldering surface 11 and protrudes outside the semiconductor element 20 and the element mounting portion 11a. The protruding portion of the solder 30 is provided with a V-shaped notch. In this notch, there is no solder, and the soldering surface 11 of the heat sink 10 that is the base is exposed. Yes.

また、セラミック基板２は、単層、多層を問わず一般的なセラミックの配線基板であり、その表面には、Ｃｕなどの厚膜導体２ａが設けられている。そして、この厚膜導体２ａのうえに、はんだ４０を介して、ヒートシンク１０がその他面１２にて搭載され、はんだ付けされている。   The ceramic substrate 2 is a general ceramic wiring substrate regardless of whether it is a single layer or multiple layers, and a thick film conductor 2a such as Cu is provided on the surface thereof. Then, the heat sink 10 is mounted on the other surface 12 via the solder 40 and soldered on the thick film conductor 2a.

次に、本実施形態の半導体装置１の製造方法について、図３、図４を参照して述べる。図３は、本製造方法を示す工程図であり、各ワークを断面的に示したものであり、図４（ａ）、（ｂ）はそれぞれ、図３（ａ）中のヒートシンク１０のはんだ付け面１１、はんだ箔３１の平面図である。   Next, a method for manufacturing the semiconductor device 1 of the present embodiment will be described with reference to FIGS. FIG. 3 is a process diagram showing the present manufacturing method, showing each workpiece in cross section. FIGS. 4 (a) and 4 (b) are soldering of the heat sink 10 in FIG. 3 (a), respectively. 2 is a plan view of a surface 11 and a solder foil 31. FIG.

はんだ箔３１を構成するはんだとしては特に限定するものではなく、一般的なはんだ材料が適用可能であるが、特にＰｂフリーはんだが好ましい。Ｐｂフリーはんだはヒートシンク１０のはんだ付け面１１であるＮｉめっき５０に対して濡れ性が悪く、本製造方法では、この濡れ性の悪さを利用しているためである。具体的には、はんだ箔３１としては、ＳｎＣｕＮｉを主成分としたはんだが挙げられる。   The solder constituting the solder foil 31 is not particularly limited, and a general solder material can be applied, but Pb-free solder is particularly preferable. This is because the Pb-free solder has poor wettability with respect to the Ni plating 50 that is the soldering surface 11 of the heat sink 10, and this manufacturing method uses this poor wettability. Specifically, the solder foil 31 includes a solder mainly composed of SnCuNi.

そして、本製造方法では、まず、図３（ａ）、（ｂ）に示されるはんだ箔３１の搭載工程を行う。この工程では、ヒートシンク１０のはんだ付け面１１上にはんだ箔３１を搭載し、このはんだ箔３１をいったん溶融、その後冷却・固化して、平面形状がはんだ箔３１と同一形状・同一サイズをなす予備はんだ３２を形成する。   And in this manufacturing method, the mounting process of the solder foil 31 shown by Fig.3 (a), (b) is performed first. In this step, the solder foil 31 is mounted on the soldering surface 11 of the heat sink 10, the solder foil 31 is once melted, then cooled and solidified, and the preliminary shape having the same shape and the same size as the solder foil 31 is prepared. Solder 32 is formed.

ここで、ヒートシンク１０のはんだ付け面１１の平面サイズは、はんだ箔３１の全体が当該はんだ付け面１１に接して搭載されるように、はんだ箔３１と同等かそれ以上のものであることが必要である。   Here, the planar size of the soldering surface 11 of the heat sink 10 needs to be equal to or larger than the solder foil 31 so that the entire solder foil 31 is mounted in contact with the soldering surface 11. It is.

また、このはんだ箔３１の搭載工程に用いられるはんだ箔３１は、図３（ａ）、図４に示されるように、ヒートシンク１０のはんだ付け面１１の素子搭載部１１ａよりも平面サイズが大きいものである。言い換えれば、はんだ箔３１は、素子搭載部１１ａと平面形状が同一形状・同一サイズである内周部３１ａと、その外周に位置する周辺部３１ｂとよりなるものである。   The solder foil 31 used in the mounting process of the solder foil 31 has a larger plane size than the element mounting portion 11a of the soldering surface 11 of the heat sink 10, as shown in FIGS. It is. In other words, the solder foil 31 includes the inner peripheral portion 31a having the same shape and size as the element mounting portion 11a and the peripheral portion 31b located on the outer periphery thereof.

上記図示例では、はんだ箔３１の内周部３１ａは素子搭載部１１ａと同一の矩形状であり、はんだ箔３１の周辺部３１ｂは当該内周部３１ａの外側を取り囲む矩形枠状のものである。そして、はんだ箔３１の内周部３１ａは、はんだ付け面１１の素子搭載部１１ａに一致してこれを被覆する部位であり、この内周部３１ａより外側にはみ出すはんだ箔３１の周辺部３１ｂは、はんだ付け面１１における素子搭載部１１ａの外側部分を被覆する部位である。   In the illustrated example, the inner peripheral portion 31a of the solder foil 31 has the same rectangular shape as the element mounting portion 11a, and the peripheral portion 31b of the solder foil 31 has a rectangular frame shape surrounding the outer peripheral portion 31a. . And the inner peripheral part 31a of the solder foil 31 is a site | part which corresponds to the element mounting part 11a of the soldering surface 11, and covers this, The peripheral part 31b of the solder foil 31 which protrudes outside this inner peripheral part 31a is This is a portion that covers the outer portion of the element mounting portion 11 a on the soldering surface 11.

さらに、このはんだ箔３１においては、図４に示されるように、周辺部３１ｂのうち内周部３１ａに当接又は近接する部分に、はんだが除去された部分であるはんだ除去部３１ｃが設けられている。   Further, in the solder foil 31, as shown in FIG. 4, a solder removal portion 31c, which is a portion from which the solder has been removed, is provided in a portion of the peripheral portion 31b that is in contact with or close to the inner peripheral portion 31a. ing.

つまり、はんだ箔３１において、内周部３１ａとはんだ除去部３１ｃとが、当たって接触するか、又は、はんだ除去部３１ｃが内周部３１ａよりも少し外側に離れた近傍に位置するものであればよい。   In other words, in the solder foil 31, the inner peripheral portion 31a and the solder removing portion 31c are in contact with each other, or the solder removing portion 31c is located in the vicinity slightly away from the inner peripheral portion 31a. That's fine.

なお、後述するように、このはんだ除去部３１ｃは、溶融したはんだを存在させずに、溶融したはんだによる半導体素子２０の移動をはんだ除去部３１ｃの内周側に拘束しておくためのものである。そのため、はんだ除去部３１ｃは、内周部３１ａと当接することが好ましいが、近接する場合には、溶融したはんだによる半導体素子２０の移動が、半導体素子２０の狙いの位置つまり素子搭載部１１ａに対して寸法公差の範囲つまり許容範囲に収まるようにすればよい。   As will be described later, the solder removing portion 31c is for restraining the movement of the semiconductor element 20 by the molten solder to the inner peripheral side of the solder removing portion 31c without the presence of the molten solder. is there. For this reason, it is preferable that the solder removal portion 31c abuts on the inner peripheral portion 31a. On the other hand, it may be set within a dimensional tolerance range, that is, an allowable range.

図４（ｂ）では、はんだ除去部３１ｃは、はんだ箔３１の外側から内周部３１ａに向かって窄まるＶ字形状の切り欠き形状のものとされている。この場合、この切り欠きにおけるＶ字の頂点が、はんだ箔３１の内周部３１ａに当接もしくは近接していればよい。また、根拠については後述するが、このＶ字の角度つまり頂角は２０°以上が好ましい。このような切り欠きとしてのはんだ除去部３１ｃは、たとえば打ち抜き加工などにより容易に形成される。   In FIG. 4B, the solder removal portion 31c has a V-shaped cutout shape that narrows from the outside of the solder foil 31 toward the inner peripheral portion 31a. In this case, it suffices that the V-shaped apex of the notch is in contact with or close to the inner peripheral portion 31 a of the solder foil 31. Although the grounds will be described later, the V-shaped angle, that is, the apex angle, is preferably 20 ° or more. The solder removing portion 31c as such a notch is easily formed by, for example, punching.

また、上述したように、図示例では、半導体素子２０のはんだ付け面は矩形状であり、はんだ箔３１は半導体素子２０のはんだ付け面よりも一回り大きい矩形状であるが、はんだ箔３１の周辺部３１ｂにおいては、半導体素子２０のはんだ付け面の各辺に対して、はんだ除去部３１ｃが一つ設けられている。   Further, as described above, in the illustrated example, the soldering surface of the semiconductor element 20 is rectangular, and the solder foil 31 is a rectangular shape that is slightly larger than the soldering surface of the semiconductor element 20. In the peripheral portion 31b, one solder removing portion 31c is provided for each side of the soldering surface of the semiconductor element 20.

言い換えれば、はんだ箔３１において、半導体素子２０のはんだ付け面と同一の矩形をなす内周部３１ａの各辺に対して、はんだ除去部３１ｃが１つ設けられている。なお、ここでは、はんだ除去部２０は、矩形をなす半導体素子２０のはんだ付け面及びはんだ箔３１の内周部３１ａの各辺の中央に設けられているが、どちらか一方の角部寄りに設けられていてもよい。   In other words, in the solder foil 31, one solder removal portion 31 c is provided for each side of the inner peripheral portion 31 a that forms the same rectangle as the soldering surface of the semiconductor element 20. Here, the solder removal portion 20 is provided at the center of each side of the soldering surface of the semiconductor element 20 having a rectangular shape and the inner peripheral portion 31a of the solder foil 31, but near one of the corner portions. It may be provided.

そして、はんだ箔３１の搭載工程では、ヒートシンク１０のはんだ付け面１１上にはんだ箔３１を搭載するが、この搭載により、はんだ箔３１の内周部３１ａが、はんだ付け面１１の素子搭載部１１ａの直上に位置して素子搭載部１１ａを被覆するとともに、はんだ箔３１の周辺部３１ｂは、素子搭載部１１ａからその外側にはみ出して素子搭載部１１ａの外側部分を被覆する。   In the mounting process of the solder foil 31, the solder foil 31 is mounted on the soldering surface 11 of the heat sink 10, and this mounting causes the inner peripheral portion 31 a of the solder foil 31 to be the element mounting portion 11 a of the soldering surface 11. The peripheral portion 31b of the solder foil 31 protrudes outward from the element mounting portion 11a and covers the outer portion of the element mounting portion 11a.

こうして、ヒートシンク１０のはんだ付け面１１上に搭載されたはんだ箔３１を溶融・固化して、予備はんだ３２を形成する。このはんだ箔３１の加熱処理は、加熱炉中でたとえばＳｎＣｕＮｉの溶融温度以上である２７０℃のピーク温度で行う。この予備はんだ３２はその平面形状がはんだ箔３１の平面形状をそのまま承継したものとなり、はんだ箔３１の平面形状と予備はんだ３２の平面形状とは実質同一のものとなる。   Thus, the solder foil 31 mounted on the soldering surface 11 of the heat sink 10 is melted and solidified to form the preliminary solder 32. The heat treatment of the solder foil 31 is performed in a heating furnace at a peak temperature of 270 ° C. which is higher than the melting temperature of SnCuNi, for example. The planar shape of the preliminary solder 32 is the same as the planar shape of the solder foil 31, and the planar shape of the solder foil 31 and the planar shape of the preliminary solder 32 are substantially the same.

つまり、予備はんだ３２においても、図４（ｂ）に示される平面形状のように、はんだ箔３１と同一の内周部、周辺部を有する平面形状が構成され、予備はんだ３２のうち、はんだ箔３１のはんだ除去部３１ｃに対応する部位でははんだが存在しない平面形状となっている。   That is, the preliminary solder 32 also has a planar shape having the same inner peripheral portion and peripheral portion as the solder foil 31 as in the planar shape shown in FIG. The portion corresponding to the solder removal portion 31c 31 has a planar shape in which no solder exists.

これは、ヒートシンク１０のはんだ付け面１１を構成するＮｉめっき５０と予備はんだ３２とで、はんだ濡れ性が悪いため、溶融したはんだが濡れ広がらず、はんだ箔３１の形状にとどまるためである。   This is because the Ni plating 50 and the preliminary solder 32 constituting the soldering surface 11 of the heat sink 10 have poor solder wettability, so that the molten solder does not spread and remains in the shape of the solder foil 31.

次に、図３（ｂ）、（ｃ）に示されるように、半導体素子２０のはんだ付け工程を行う。この工程では、予備はんだ３２の上に半導体素子２０を搭載した後、予備はんだ３２を加熱・溶融し、その後溶融した予備はんだ３２を固化して半導体素子２０とヒートシンク１０とをはんだ付けする。このとき、溶融後に固化した予備はんだ３２は、上記図１に示されるはんだ３０に相当する。   Next, as shown in FIGS. 3B and 3C, a soldering process of the semiconductor element 20 is performed. In this step, after mounting the semiconductor element 20 on the preliminary solder 32, the preliminary solder 32 is heated and melted, and then the molten preliminary solder 32 is solidified and the semiconductor element 20 and the heat sink 10 are soldered. At this time, the preliminary solder 32 solidified after melting corresponds to the solder 30 shown in FIG.

この半導体素子２０のはんだ付け工程では、半導体素子２０の搭載後における予備はんだ３２の溶融時には、ヒートシンク１０のはんだ付け面１１のうちはんだ箔３１のはんだ除去部３１ｃに対応する部位では、溶融したはんだが存在しない。これも上述したように、Ｎｉめっき５０のはんだ濡れ性の悪さを利用したものである。   In the soldering process of the semiconductor element 20, when the preliminary solder 32 is melted after the semiconductor element 20 is mounted, the melted solder is formed at a portion of the soldering surface 11 of the heat sink 10 corresponding to the solder removal portion 31 c of the solder foil 31. Does not exist. This also uses the poor solder wettability of the Ni plating 50 as described above.

それにより、ヒートシンク１０のはんだ付け面１１上において、溶融したはんだによる半導体素子２０の移動範囲が、はんだ箔３１のはんだ除去部３１ｃに対応する部位まで入り込まず、当該部位の内周側に拘束される。そのため、当該溶融したはんだによって、ヒートシンク１０のはんだ付け面１１における素子搭載部１１ａから素子搭載部１１ａの外側へと、半導体素子２０が移動することが、防止される。   Thereby, on the soldering surface 11 of the heat sink 10, the movement range of the semiconductor element 20 by the melted solder does not enter the portion corresponding to the solder removal portion 31 c of the solder foil 31 and is restrained on the inner peripheral side of the portion. The Therefore, the molten solder prevents the semiconductor element 20 from moving from the element mounting portion 11a on the soldering surface 11 of the heat sink 10 to the outside of the element mounting portion 11a.

その後、図３（ｄ）に示されるように、この半導体素子２０付きのヒートシンク１０をセラミック基板２上に、はんだ４０を介してはんだ付けする。具体的に、はんだ４０としてはＳｎＡｇ系Ｐｂフリーはんだを用いる。   Thereafter, as shown in FIG. 3D, the heat sink 10 with the semiconductor element 20 is soldered onto the ceramic substrate 2 via the solder 40. Specifically, SnAg-based Pb-free solder is used as the solder 40.

たとえば、ＳｎＡｇＣｕクリームはんだよりなるはんだ４０を印刷により、厚膜導体２ａ上に配置し、その上に、ヒートシンク１０を搭載し、当該ヒートシンク１０の他面１２にて、はんだ付けを行う。このはんだ４０の加熱処理は、加熱炉中でたとえばＳｎＡｇＣｕの溶融温度以上である２４０℃のピーク温度で行う。こうして、図１に示される半導体装置１ができあがる。   For example, the solder 40 made of SnAgCu cream solder is placed on the thick film conductor 2a by printing, the heat sink 10 is mounted on the thick film conductor 2a, and soldering is performed on the other surface 12 of the heat sink 10. The heat treatment of the solder 40 is performed in a heating furnace at a peak temperature of 240 ° C., which is higher than the melting temperature of SnAgCu, for example. Thus, the semiconductor device 1 shown in FIG. 1 is completed.

この半導体素子２０のはんだ付け後の加熱、すなわち、ヒートシンク１０とセラミック基板２とのはんだ付けの加熱においても、予備はんだ３２（はんだ３０）とはんだ４０との融点が近いので、予備はんだ３２が溶融する可能性がある。   In the heating after the soldering of the semiconductor element 20, that is, the heating of the soldering between the heat sink 10 and the ceramic substrate 2, the preliminary solder 32 melts because the melting points of the preliminary solder 32 (solder 30) and the solder 40 are close. there's a possibility that.

しかし、このときも、予備はんだ３２が溶融したとしても、上述したように、Ｎｉめっき５０のはんだ濡れ性の悪さから、ヒートシンク１０のはんだ付け面１１のうちはんだ箔３１のはんだ除去部３１ｃに対応する部位には、はんだが濡れ拡がらず、当該はんだ除去部３１ｃに対応する部位の内側に半導体素子２０が拘束される。   However, even at this time, even if the preliminary solder 32 is melted, as described above, due to the poor solder wettability of the Ni plating 50, it corresponds to the solder removal portion 31c of the solder foil 31 in the soldering surface 11 of the heat sink 10. The solder does not spread and spread on the part to be applied, and the semiconductor element 20 is restrained inside the part corresponding to the solder removal portion 31c.

このように、本実施形態の製造方法によれば、半導体素子２０をヒートシンク１０のはんだ付け面１１の素子搭載部１１ａにはんだ付けしてなる半導体装置１において、ヒートシンク１０上のはんだ付け面１１の形状をはんだパターンと同一にすることなく、はんだパターンの変更のみで、はんだ溶融時における半導体素子２０の素子搭載部１１ａの外側への位置ズレを防止することができる。   Thus, according to the manufacturing method of the present embodiment, in the semiconductor device 1 in which the semiconductor element 20 is soldered to the element mounting portion 11a of the soldering surface 11 of the heat sink 10, the soldering surface 11 on the heat sink 10 is Without making the shape the same as the solder pattern, the position shift of the semiconductor element 20 to the outside of the element mounting portion 11a at the time of solder melting can be prevented only by changing the solder pattern.

また、上記製造方法においては、はんだ箔３１を搭載して予備はんだ３２を形成するはんだ箔３１の搭載工程、および、半導体素子２０のはんだ付け工程は、水素を含む還元雰囲気にて実行される。これは、ヒートシンク１０のはんだ付け面１１を構成するＮｉめっき５０の酸化物除去および酸化防止を目的とするものである。   In the above manufacturing method, the mounting process of the solder foil 31 for mounting the solder foil 31 to form the preliminary solder 32 and the soldering process of the semiconductor element 20 are performed in a reducing atmosphere containing hydrogen. This is intended to remove oxides and prevent oxidation of the Ni plating 50 constituting the soldering surface 11 of the heat sink 10.

一方、上記製造方法においては、ヒートシンク１０とセラミック基板２とのはんだ付けは、上記還元雰囲気よりも還元性の小さい雰囲気、たとえば窒素雰囲気で行う。この場合、上記Ｎｉめっき５０の表面は、前工程よりも若干酸化された状態となり、はんだ濡れ性が一層、悪いものとなる。それゆえ、このセラミック基板２へのはんだ付けにおいては、上記位置ズレ防止の効果が一層強くなることが期待される。   On the other hand, in the manufacturing method, the soldering between the heat sink 10 and the ceramic substrate 2 is performed in an atmosphere having a reducing property smaller than the reducing atmosphere, for example, a nitrogen atmosphere. In this case, the surface of the Ni plating 50 is slightly oxidized as compared with the previous step, and the solder wettability is further deteriorated. Therefore, in the soldering to the ceramic substrate 2, it is expected that the effect of preventing the displacement is further enhanced.

次に、上記した本実施形態における半導体素子２０の位置ズレ防止の効果について、具体例を挙げて述べる。本例では、ヒートシンク１０は、１辺６ｍｍ、厚さ５００μｍの正方形板状であり、Ｎｉめっき５０の厚さは４０μｍ、はんだ箔３１は１辺５ｍｍ、厚さ８０μｍではんだ除去部３１ｃを有する正方形板状であり、搭載する半導体素子２０は１辺４ｍｍ、厚さ４００μｍの正方形板状のＳｉチップを用いた。   Next, the effect of preventing the positional deviation of the semiconductor element 20 in the present embodiment will be described with a specific example. In this example, the heat sink 10 has a square plate shape with a side of 6 mm and a thickness of 500 μm, the Ni plating 50 has a thickness of 40 μm, the solder foil 31 has a side of 5 mm, a thickness of 80 μm, and a square having a solder removal portion 31c. The semiconductor element 20 to be mounted was a square plate-like Si chip having a side of 4 mm and a thickness of 400 μm.

上記位置ズレの測定方法を図５に示す。半導体素子２０のはんだ付け直後では、素子搭載部１１ａ上に半導体素子２０が一致しているが、その後ヒートシンク１０とセラミック基板２とをはんだ付けするときの加熱により、予備はんだ３２が溶融する。すると、一般の場合、溶融したはんだ上を半導体素子２０が動き、半導体素子２０は素子搭載部１１ａの外側にはみ出す。   A method for measuring the positional deviation is shown in FIG. Immediately after the soldering of the semiconductor element 20, the semiconductor element 20 is aligned on the element mounting portion 11 a, but the preliminary solder 32 is melted by heating when soldering the heat sink 10 and the ceramic substrate 2 thereafter. Then, in general, the semiconductor element 20 moves on the melted solder, and the semiconductor element 20 protrudes outside the element mounting portion 11a.

図５では、ヒートシンク１０とセラミック基板２とのはんだ付け後において、半導体素子２０の４つの角部について、対応する素子搭載部１１ａとの距離ｘを測定し、その４つの距離ｘの最大値を最大ズレ量とした。そして、上記図１に示される本実施形態の半導体装置１と、はんだ除去部３１ｃを設けない比較例とで、半導体素子２０個（ｎ＝２０）について最大ズレ量を測定した。   In FIG. 5, after soldering the heat sink 10 and the ceramic substrate 2, the distance x between the four corners of the semiconductor element 20 and the corresponding element mounting portion 11 a is measured, and the maximum value of the four distances x is determined. The maximum deviation amount was used. Then, the maximum deviation amount was measured for 20 semiconductor elements (n = 20) in the semiconductor device 1 of the present embodiment shown in FIG. 1 and the comparative example in which the solder removal portion 31c was not provided.

図６は、はんだ除去部３１ｃを設けた本第１実施形態と、はんだ除去部３１ｃを設けない比較例とについて、最大ズレ量（単位：ｍｍ）を測定した結果を示す図である。なお、図６中の黒丸プロットは、それぞれの平均値である。図６から、比較例では、最大０．７ｍｍのズレが生じたが、本実施形態では、全くズレが発生せず、上記した効果が確認された。   FIG. 6 is a diagram showing the results of measuring the maximum amount of deviation (unit: mm) for the first embodiment in which the solder removal portion 31c is provided and the comparative example in which the solder removal portion 31c is not provided. In addition, the black circle plot in FIG. 6 is each average value. From FIG. 6, the maximum deviation of 0.7 mm occurred in the comparative example, but no deviation occurred in the present embodiment, and the above-described effect was confirmed.

次に、本実施形態のはんだ除去部３１ｃにおける上記Ｖ字の角度（頂角）について、本発明者が検討した結果について、述べる。   Next, the results of the study by the inventor regarding the V-shaped angle (vertical angle) in the solder removal portion 31c of the present embodiment will be described.

図７は、はんだ除去部３１ｃにおける上記Ｖ字の角度θを示す図である。本検討では、この角度θを変更したはんだ箔３１を形成し、それらについて、予備はんだ３２を形成し、その上に半導体素子２０を搭載した後に、はんだ除去部３１ｃにおけるはんだ形状の変化を調査した。   FIG. 7 is a diagram illustrating the V-shaped angle θ in the solder removal portion 31c. In this examination, the solder foil 31 having this angle θ changed was formed, and the preliminary solder 32 was formed thereon, and after mounting the semiconductor element 20 thereon, the change in the solder shape in the solder removal portion 31c was investigated. .

具体的には、予備はんだ３２の状態で図７に示されるはんだ除去部３１ｃの長さＬを測定した。この長さＬは、はんだ箔３１の状態では、周辺部３１ｂの幅と同等であり、ここでは０．５ｍｍである。これが、予備はんだ３２の状態で変化しなければよいが、小さくなってしまうと、半導体素子２０の位置ズレを引き起こしてしまうことになる。この調査結果を図８に示す。   Specifically, the length L of the solder removal portion 31c shown in FIG. This length L is equivalent to the width of the peripheral portion 31b in the state of the solder foil 31, and is 0.5 mm here. This does not have to change in the state of the preliminary solder 32, but if it becomes smaller, the semiconductor element 20 will be misaligned. The results of this investigation are shown in FIG.

図８は、上記角度θとはんだ除去部３１ｃの長さＬとの関係を示す図である。図８に示されるように、当該角度θが１５°以下であると、はんだ除去部３１ｃの長さＬが小さくなっていく。これは、当該角度θが小さすぎると、図９に示されるように、はんだ箔３１では、図中の破線のようなはんだ除去部３１ｃであったものが、予備はんだ３２となったときに、Ｖ字の頂点にはんだが回り込むためである。実際に上記角度θが１５°以下のとき、この図９に示される現象が発生した。   FIG. 8 is a diagram showing the relationship between the angle θ and the length L of the solder removal portion 31c. As shown in FIG. 8, when the angle θ is 15 ° or less, the length L of the solder removal portion 31c becomes smaller. If the angle θ is too small, as shown in FIG. 9, in the solder foil 31, when the solder removal portion 31 c as shown by the broken line in the figure becomes the preliminary solder 32, This is because the solder goes around the top of the V-shape. When the angle θ was actually 15 ° or less, the phenomenon shown in FIG. 9 occurred.

一方、図８に示されるように、当該角度θが２０°以上ならば、はんだ除去部３１ｃの長さＬは変化せず、上記した半導体素子２０の位置ズレの防止が適切に行えることが確認された。   On the other hand, as shown in FIG. 8, it is confirmed that if the angle θ is 20 ° or more, the length L of the solder removal portion 31c does not change, and the above-described misalignment of the semiconductor element 20 can be appropriately prevented. It was done.

なお、図７では、はんだ除去部３１ｃは、Ｖ字の頂点を通る中心線に対して対称形状のＶ字をなす切り欠きであったが、図１０に示されるように、当該中心線に対して非対称のＶ字をなす切り欠きの場合も、図８と同様の結果が確認されており、当該Ｖ字の角度は２０°以上が望ましい。   In FIG. 7, the solder removal portion 31 c is a notch that forms a V-shape that is symmetrical with respect to the center line that passes through the vertex of the V-shape. However, as shown in FIG. 10, Even in the case of a notch forming an asymmetric V-shape, the same result as in FIG. 8 is confirmed, and the angle of the V-shape is preferably 20 ° or more.

また、このＶ字の角度θつまり頂角については、１８０°に近づくと図１１に示されるような不具合が発生する。図１１は、Ｖ字状をなすはんだ除去部３１ｃの頂角が広すぎる場合におけるはんだフィレットＦの未形成の様子を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）中の矢印Ｂ方向からの概略側面図である。   Further, with respect to this V-shaped angle θ, that is, the apex angle, when it approaches 180 °, a problem as shown in FIG. 11 occurs. 11A and 11B are diagrams showing a state in which the solder fillet F is not formed when the apex angle of the V-shaped solder removing portion 31c is too wide, FIG. 11A is a schematic plan view, and FIG. 11B is a plan view. It is a schematic side view from arrow B inside.

図１１に示されるように、上記角度θが１８０°近くになると、はんだ除去部３１ｃの面積が大きくなり、はんだ除去部３１ｃの頂部と半導体素子２０の接点周辺のはんだ量が小さくなるため、半導体素子２０にフィレットＦが形成できない。   As shown in FIG. 11, when the angle θ is close to 180 °, the area of the solder removal portion 31c increases, and the amount of solder around the top of the solder removal portion 31c and the contact point of the semiconductor element 20 decreases. The fillet F cannot be formed on the element 20.

このようなことから、はんだ箔３１のはんだ除去部３１ｃの上記角度θは２０°以上が望ましく、当該角度θが大きすぎると、上記のようにフィレットが形成されないという問題が発生しやすいので、おおよそ９０°以下が好ましい。さらには、図８の調査結果に基づけば、６０°以下までが好ましい。   For this reason, the angle θ of the solder removal portion 31c of the solder foil 31 is desirably 20 ° or more. If the angle θ is too large, the problem that the fillet is not formed as described above is likely to occur. 90 ° or less is preferable. Furthermore, based on the investigation result of FIG.

（第２実施形態）
図１２は、本発明の第２実施形態に係る半導体装置の製造方法に用いられるはんだ箔３１を示す概略平面図であり、ヒートシンク１０のはんだ付け面１１上にはんだ箔３１が搭載された状態を示している。 (Second Embodiment)
FIG. 12 is a schematic plan view showing a solder foil 31 used in the method for manufacturing a semiconductor device according to the second embodiment of the present invention, and shows a state in which the solder foil 31 is mounted on the soldering surface 11 of the heat sink 10. Show.

上記第１実施形態では、上記図２、図４に示されるように、はんだ箔３１は半導体素子２０の平面形状と相似の正方形であったが、図１２に示されるように、はんだ箔３１が長方形である場合、そのはんだ箔３１の一方の端部寄りに正方形の内周部３１ａを設け、そこに同じ正方形の半導体素子２０を搭載するようにしてもよい。このように、はんだ除去部３１ｃの大きさを変えることにより、半導体素子２０の設置場所を任意に選定することが可能である。   In the first embodiment, as shown in FIGS. 2 and 4, the solder foil 31 has a square shape similar to the planar shape of the semiconductor element 20. However, as shown in FIG. In the case of a rectangular shape, a square inner peripheral portion 31a may be provided near one end of the solder foil 31, and the same square semiconductor element 20 may be mounted thereon. Thus, the installation location of the semiconductor element 20 can be arbitrarily selected by changing the size of the solder removal portion 31c.

（第３実施形態）
図１３、図１４、図１５、図１６は、それぞれ本発明の第３実施形態に係る半導体装置の製造方法に用いられるはんだ箔３１の第１の例、第２の例、第３の例、第４の例を示す概略平面図であり、いずれもヒートシンク１０のはんだ付け面１１上にはんだ箔３１が搭載された状態を示している。 (Third embodiment)
13, FIG. 14, FIG. 15 and FIG. 16 are a first example, a second example, a third example of the solder foil 31 used in the method of manufacturing a semiconductor device according to the third embodiment of the present invention, respectively. It is a schematic plan view which shows a 4th example, and all have shown the state by which the solder foil 31 was mounted on the soldering surface 11 of the heat sink 10. FIG.

上記第１実施形態では、はんだ箔３１は矩形状の半導体素子２０のはんだ付け面よりも一回り大きい矩形状であって、はんだ箔３１の周辺部３１ｂにおいては半導体素子２０のはんだ付け面と同一の矩形状をなす内周部３１ａの各辺に対して、はんだ除去部３１ｃが一つずつ設けられたものであった。   In the first embodiment, the solder foil 31 has a rectangular shape that is slightly larger than the soldering surface of the rectangular semiconductor element 20, and the peripheral portion 31 b of the solder foil 31 is the same as the soldering surface of the semiconductor element 20. One solder removing portion 31c is provided for each side of the inner peripheral portion 31a having a rectangular shape.

それに対して、図１３〜図１６に示される本実施形態のはんだ箔３１のように、当該矩形の内周部３１ａの各辺について、複数のはんだ除去部３１ｃが設けられていてもよい。   On the other hand, a plurality of solder removal portions 31c may be provided for each side of the rectangular inner peripheral portion 31a as in the solder foil 31 of the present embodiment shown in FIGS.

図１３では、当該矩形の内周部３１ａの各辺について２個ずつのはんだ除去部３１ｃが設けられている。図１４では、当該矩形の内周部３１ａの１組の対向する２辺について２個ずつのはんだ除去部３１ｃが設けられ、もう１組の対向する２辺について１個ずつのはんだ除去部３１ｃが設けられている。   In FIG. 13, two solder removal portions 31c are provided for each side of the rectangular inner peripheral portion 31a. In FIG. 14, two solder removal portions 31 c are provided for two sets of opposing sides of the rectangular inner peripheral portion 31 a, and one solder removal portion 31 c is provided for the other two sets of opposing sides. Is provided.

また、図１５では、当該矩形の内周部３１ａの１辺について２個のはんだ除去部３１ｃが設けられ、残りの３辺について１個のはんだ除去部３１ｃが設けられている。図１６では、当該矩形の内周部３１ａの各辺について多数（図１６では８個）のはんだ除去部３１ｃが設けられている。   In FIG. 15, two solder removal portions 31c are provided for one side of the rectangular inner peripheral portion 31a, and one solder removal portion 31c is provided for the remaining three sides. In FIG. 16, many (eight in FIG. 16) solder removal portions 31c are provided for each side of the rectangular inner peripheral portion 31a.

（第４実施形態）
図１７、図１８、図１９は、それぞれ本発明の第４実施形態に係る半導体装置の製造方法に用いられるはんだ箔３１の第１の例、第２の例、第３の例を示す概略平面図であり、いずれもヒートシンク１０のはんだ付け面１１上にはんだ箔３１が搭載された状態を示している。 (Fourth embodiment)
17, 18, and 19 are schematic plan views showing a first example, a second example, and a third example, respectively, of the solder foil 31 used in the method for manufacturing a semiconductor device according to the fourth embodiment of the present invention. In each of the drawings, the solder foil 31 is mounted on the soldering surface 11 of the heat sink 10.

上記第１実施形態では、はんだ除去部３１ｃを、はんだ箔３１の外側から内周部３１ａに向かって窄まるＶ字形状の切り欠き形状のものとしたが、はんだ除去部３１ｃはそれ以外の形状であってもよい。   In the said 1st Embodiment, although the solder removal part 31c was made into the thing of the V-shaped notch shape which narrows toward the inner peripheral part 31a from the outer side of the solder foil 31, the solder removal part 31c is shapes other than that. It may be.

図１７では、はんだ除去部３１ｃにおいて、はんだ箔３１の内周部３１ａ寄りをＶ字形状とし、はんだ箔３１の外側寄りを長方形とし、これら両形状をつなぎ合わせた形状としている。図１８では、はんだ除去部３１ｃを、はんだ箔３１の内周部３１ａ寄りを頂部とするＵ字形状としている。また、図１９では、はんだ除去部３１ｃを、丸穴として構成している。   In FIG. 17, in the solder removal part 31c, the inner peripheral part 31a side of the solder foil 31 is V-shaped, the outer side of the solder foil 31 is rectangular, and the two parts are connected to each other. In FIG. 18, the solder removal part 31c is made into the U-shape which makes the inner peripheral part 31a side of the solder foil 31 the top part. Moreover, in FIG. 19, the solder removal part 31c is comprised as a round hole.

（第５実施形態）
図２０、図２１は、それぞれ本発明の第５実施形態に係る半導体装置の製造方法に用いられるはんだ箔３１の第１の例、第２の例を示す概略平面図であり、いずれもヒートシンク１０のはんだ付け面１１上にはんだ箔３１が搭載された状態を示している。 (Fifth embodiment)
FIGS. 20 and 21 are schematic plan views showing a first example and a second example of the solder foil 31 used in the method for manufacturing a semiconductor device according to the fifth embodiment of the present invention, respectively. The state where the solder foil 31 is mounted on the soldering surface 11 is shown.

本実施形態に用いられるはんだ箔３１は、図２０、図２１に示されるように、はんだ除去部３１ｃにおいて、はんだ箔３１を構成するはんだに代えて、当該はんだよりも高融点である高融点部材５０が設けられているものである。   As shown in FIGS. 20 and 21, the solder foil 31 used in the present embodiment is a high melting point member having a higher melting point than the solder instead of the solder constituting the solder foil 31 in the solder removing portion 31 c. 50 is provided.

高融点部材５０としては、アルミニウムやタングステンなどの金属や、セラミック、あるいは樹脂などでもよい。この場合、はんだ除去部３１ｃを形成したはんだ箔３１に対して、ペーストなどを印刷することにより高融点部材５０を組み込むことができる。図２０では、はんだ除去部３１ｃが上記Ｖ字形状の場合、図２１では、はんだ除去部３１ｃが丸穴である場合をそれぞれ示している。   The high melting point member 50 may be a metal such as aluminum or tungsten, ceramic, or resin. In this case, the high melting point member 50 can be incorporated by printing a paste or the like on the solder foil 31 on which the solder removing portion 31c is formed. In FIG. 20, when the solder removal part 31c is the said V shape, in FIG. 21, the case where the solder removal part 31c is a round hole is each shown.

本実施形態によれば、はんだ溶融時には、この高融点部材５０は溶けないから、はんだ除去部３１ｃに溶融はんだが濡れ拡がろうとするのを、高融点部材５０がせき止めるため、その濡れ拡がりの防止がより確実に行える。なお、本実施形態において、はんだ除去部３１ｃの形状は上記図２０、図２１以外にも、上記各図に示した形状が適用できることはもちろんである。   According to the present embodiment, since the high melting point member 50 does not melt when the solder is melted, the high melting point member 50 blocks the molten solder from trying to spread in the solder removal portion 31c, thereby preventing the wet spread. Can be done more reliably. In the present embodiment, the shape of the solder removal portion 31c can be applied to the shapes shown in the above drawings in addition to the shapes shown in FIGS.

（第６実施形態）
図２２は、本発明の第６実施形態に係る半導体装置の製造方法におけるはんだ箔３１の形成工程を示す概略平面図である。 (Sixth embodiment)
FIG. 22 is a schematic plan view showing the formation process of the solder foil 31 in the semiconductor device manufacturing method according to the sixth embodiment of the present invention.

はんだ箔３１は、はんだシート３からはんだ除去部３１ｃを打ち抜いた後、個別にカットすることで形成される。ここで、カットされる部分は図中の破線に示される。また、はんだシート３から、はんだ除去部３１ｃと個々のはんだ箔３１とを同時に打ち抜くようにしてもよい。   The solder foil 31 is formed by punching the solder removal portion 31c from the solder sheet 3 and then cutting it individually. Here, the part to be cut is indicated by a broken line in the figure. Moreover, you may make it punch the solder removal part 31c and each solder foil 31 simultaneously from the solder sheet 3. FIG.

（他の実施形態）
なお、溶融したはんだによる半導体素子２０の位置ズレを防止できるならば、はんだ除去部３１ｃは、半導体素子２０の外周部となるはんだ箔３１の周辺部３１ｂに１個設けたものであってもよく、また、複数個の場合もその位置を限定するものではない。 (Other embodiments)
If the misalignment of the semiconductor element 20 due to the melted solder can be prevented, one solder removal portion 31c may be provided on the peripheral portion 31b of the solder foil 31 that is the outer peripheral portion of the semiconductor element 20. Further, the position is not limited in the case of a plurality.

また、上記各実施形態では、半導体素子２０、はんだ箔３０、ヒートシンク１０のはんだ付け面１１の平面形状を、それぞれ矩形とし、その平面サイズの大小関係を、半導体素子＜はんだ箔≦ヒートシンクの関係としたが、この大小関係が維持できれば、上記各部１０、２０、３０の平面形状は矩形以外でもよく、たとえば円形、三角形などであってもよい。   In each of the above embodiments, the planar shape of the soldering surface 11 of the semiconductor element 20, the solder foil 30, and the heat sink 10 is rectangular, and the size relationship between the planar sizes is as follows: semiconductor element <solder foil ≦ heat sink relationship However, if this magnitude relationship can be maintained, the planar shape of each of the parts 10, 20, and 30 may be other than a rectangle, and may be, for example, a circle or a triangle.

１０ 金属部材としてのヒートシンク
１１ ヒートシンクのはんだ付け面
１１ａ ヒートシンクのはんだ付け面の素子搭載部
３１ はんだ箔
３１ａ はんだ箔の内周部
３１ｂ はんだ箔の周辺部
３１ｃ はんだ箔のはんだ除去部
３２ 予備はんだ
５０ 高融点部材 DESCRIPTION OF SYMBOLS 10 Heat sink as a metal member 11 Soldering surface of heat sink 11a Element mounting part of soldering surface of heat sink 31 Solder foil 31a Inner peripheral part of solder foil 31b Peripheral part of solder foil 31c Solder removing part of solder foil 32 Pre-solder 50 High Melting point member

Claims (5)

金属部材（１０）のはんだ付け面（１１）上に、はんだよりなるはんだ箔（３１）を搭載し、このはんだ箔（３１）を溶融・固化して前記はんだ箔（３１）と同一の平面形状をなす予備はんだ（３２）を形成し、前記予備はんだ（３２）の上に半導体素子（２０）を搭載した後、前記予備はんだ（３２）を溶融して前記半導体素子（２０）と前記金属部材（１０）とをはんだ付けしてなる半導体装置の製造方法において、
前記金属部材（１０）のはんだ付け面（１１）の平面サイズは、前記はんだ箔（３１）と同等かそれ以上のものであり、
前記金属部材（１０）のはんだ付け面（１１）はＮｉめっきよりなるものであり、
前記はんだ箔（３１）の搭載工程では、前記はんだ箔（３１）として、前記金属部材（１０）のはんだ付け面（１１）における前記半導体素子（２０）が搭載されるべき部位である素子搭載部（１１ａ）よりも平面サイズが大きいものであって、前記素子搭載部（１１ａ）を被覆する部位である内周部（３１ａ）と、この内周部（３１ａ）の外側を取り囲み前記素子搭載部（１１ａ）の外側部分を被覆する部位である周辺部（３１ｂ）とよりなり、且つ、当該周辺部（３１ｂ）のうち前記内周部（３１ａ）に当接又は近接する部分に前記はんだが除去された部分であるはんだ除去部（３１ｃ）が設けられたものを用いて、前記予備はんだ（３２）を形成し、
前記半導体素子（２０）の搭載後における前記予備はんだ（３２）の溶融時には、前記金属部材（１０）のはんだ付け面（１１）のうち前記はんだ箔（３１）のはんだ除去部（３１ｃ）に対応する部位では溶融したはんだを存在させないことにより、当該溶融したはんだによって前記半導体素子（２０）が前記素子搭載部（１１ａ）から前記素子搭載部（１１ａ）の外側へ移動するのを防止するようにしたことを特徴とする半導体装置の製造方法。 A solder foil (31) made of solder is mounted on the soldering surface (11) of the metal member (10), and the solder foil (31) is melted and solidified to have the same planar shape as the solder foil (31). The pre-solder (32) is formed, and the semiconductor element (20) is mounted on the pre-solder (32), and then the pre-solder (32) is melted to form the semiconductor element (20) and the metal member (10) In the manufacturing method of the semiconductor device formed by soldering,
The plane size of the soldering surface (11) of the metal member (10) is equal to or larger than the solder foil (31),
The soldering surface (11) of the metal member (10) is made of Ni plating,
In the mounting process of the solder foil (31), as the solder foil (31), an element mounting portion which is a portion where the semiconductor element (20) is to be mounted on the soldering surface (11) of the metal member (10) (11a) having a larger planar size and surrounding the element mounting portion (11a) and surrounding the inner peripheral portion (31a) and the inner peripheral portion (31a). The solder is removed from the peripheral portion (31b) which is a portion covering the outer portion of (11a) and in contact with or close to the inner peripheral portion (31a) of the peripheral portion (31b). The preliminary solder (32) is formed using a part provided with a solder removal portion (31c),
When the preliminary solder (32) is melted after mounting the semiconductor element (20), it corresponds to the solder removal portion (31c) of the solder foil (31) in the soldering surface (11) of the metal member (10). By preventing the melted solder from being present at the site where the soldering is performed, the molten solder prevents the semiconductor element (20) from moving from the element mounting portion (11a) to the outside of the element mounting portion (11a). A method for manufacturing a semiconductor device, comprising: 前記はんだ除去部（３１ｃ）を、前記はんだ箔（３１）の外側から前記内周部（３１ａ）に向かって窄まるＶ字形状の切り欠き形状のものとすることを特徴とする請求項１に記載の半導体装置の製造方法。   The said solder removal part (31c) is made into the thing of the V-shaped notch shape which narrows toward the said internal peripheral part (31a) from the outer side of the said solder foil (31). The manufacturing method of the semiconductor device of description. 前記はんだ除去部（３１ｃ）におけるＶ字の角度は２０°以上であることを特徴とする請求項２に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 2, wherein the V-shaped angle in the solder removal portion (31 c) is 20 ° or more. 前記半導体素子（２０）のはんだ付け面は矩形状であり、
前記はんだ箔（３１）は前記半導体素子（２０）のはんだ付け面よりも一回り大きい矩形状であって、前記はんだ箔（３１）の前記周辺部（３１ｂ）においては前記半導体素子（２０）のはんだ付け面の各辺に対して、前記はんだ除去部（３１ｃ）が少なくとも一つ設けられたものであることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。 The soldering surface of the semiconductor element (20) is rectangular,
The solder foil (31) has a rectangular shape that is slightly larger than the soldering surface of the semiconductor element (20), and the peripheral portion (31b) of the solder foil (31) has the shape of the semiconductor element (20). The method for manufacturing a semiconductor device according to claim 1, wherein at least one of the solder removal portions (31 c) is provided for each side of the soldering surface. . 前記はんだ箔（３１）は、前記はんだ除去部（３１ｃ）において、前記はんだ箔（３１）を構成するはんだに代えて、当該はんだよりも高融点である高融点部材（５０）が設けられているものとすることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。   The solder foil (31) is provided with a high melting point member (50) having a melting point higher than that of the solder in place of the solder constituting the solder foil (31) in the solder removing portion (31c). 5. The method of manufacturing a semiconductor device according to claim 1, wherein the method is a semiconductor device manufacturing method.
JP2009220812A 2009-09-25 2009-09-25 Manufacturing method of semiconductor device Expired - Fee Related JP5187291B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009220812A JP5187291B2 (en) 2009-09-25 2009-09-25 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009220812A JP5187291B2 (en) 2009-09-25 2009-09-25 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2011071297A JP2011071297A (en) 2011-04-07
JP5187291B2 true JP5187291B2 (en) 2013-04-24

Family

ID=44016286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009220812A Expired - Fee Related JP5187291B2 (en) 2009-09-25 2009-09-25 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5187291B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5747805B2 (en) * 2011-12-12 2015-07-15 株式会社デンソー Electronic equipment

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030102B2 (en) * 1980-07-14 1985-07-15 ヤマハ株式会社 Manufacturing method for semiconductor devices
JPH06326141A (en) * 1993-05-17 1994-11-25 Mitsubishi Electric Corp Base material for semiconductor-chip bonding and solder material for semiconductor-chip bonding as well as manufacture of solder material for semiconductor-chip bonding
JPH0823002A (en) * 1994-07-05 1996-01-23 Hitachi Ltd Semiconductor device and manufacturing method
JP2006116564A (en) * 2004-10-20 2006-05-11 Toyota Motor Corp Joined structural material and its manufacturing method
JP2009218280A (en) * 2008-03-07 2009-09-24 Toshiba Corp Semiconductor device

Also Published As

Publication number Publication date
JP2011071297A (en) 2011-04-07

Similar Documents

Publication Publication Date Title
US8759971B2 (en) Semiconductor apparatus
TWI393504B (en) Breach-orientating soldering structure and method of preventing shift of pin
KR20150027004A (en) Bump electrode, board which has bump electrodes and method for manufacturing the board
JP5807145B2 (en) Mounting structure
JP2009064989A (en) Semiconductor device and manufacturing method thereof
JP2010212318A (en) Printed wiring board and component mounting structure
JP5187291B2 (en) Manufacturing method of semiconductor device
JP2007109834A (en) Semiconductor device and method of manufacturing same
JP2010245161A (en) Electronic device and method for manufacturing the same
JP5634571B2 (en) Printed wiring board, printed circuit board, and printed circuit board manufacturing method
EP1548824A2 (en) System and method for improving solder joint reliability in an integrated circuit package
KR100867637B1 (en) Semiconductor device and manufacturing method of the same
TWI550767B (en) Trace design for bump-on-trace (bot) assembly
JP5062376B1 (en) Manufacturing method of electronic component mounting board
JP5104652B2 (en) Manufacturing method of semiconductor device
JP2016162813A (en) Printed circuit board and soldering method
JP2008205101A (en) Manufacturing method of electronic component mounted substrate and electronic component mounted substrate
US20190088409A1 (en) Wiring board and planar transformer
TWI705533B (en) Semiconductor device
US6531664B1 (en) Surface mount devices with solder
JP2008140868A (en) Multilayer wiring board and semiconductor device
US20220302059A1 (en) Electronic component and manufacturing method thereof, and manufacturing method for mounting board
JP2019062000A (en) Screen printing mask and printed wiring board
JP3181954U (en) Land structure for chip parts
WO2020095474A1 (en) Circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees