JP5181007B2 - Thin film transistor manufacturing method and display substrate - Google Patents
Thin film transistor manufacturing method and display substrate Download PDFInfo
- Publication number
- JP5181007B2 JP5181007B2 JP2010219782A JP2010219782A JP5181007B2 JP 5181007 B2 JP5181007 B2 JP 5181007B2 JP 2010219782 A JP2010219782 A JP 2010219782A JP 2010219782 A JP2010219782 A JP 2010219782A JP 5181007 B2 JP5181007 B2 JP 5181007B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- semiconductor pattern
- substrate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 67
- 239000010409 thin film Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 112
- 239000010408 film Substances 0.000 claims description 105
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 229910021645 metal ion Inorganic materials 0.000 claims description 28
- 239000010410 layer Substances 0.000 claims description 19
- 239000007769 metal material Substances 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 9
- 239000004973 liquid crystal related substance Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 150000002500 ions Chemical group 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims 3
- 238000009792 diffusion process Methods 0.000 description 61
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 229920005591 polysilicon Polymers 0.000 description 22
- 239000011229 interlayer Substances 0.000 description 16
- 230000001629 suppression Effects 0.000 description 15
- 238000000034 method Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 241001122767 Theaceae Species 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000000788 chromium alloy Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Description
本発明は、薄膜トランジスタの製造方法及び表示基板に関するものである。 The present invention relates to a manufacturing method and a display substrate of the thin film transistor motor.
最近になって、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）のような半導体素子の技術の開発によって、短時間内により多くのデータを処理する情報処理装置（ｉｎｆｏｒｍａｔｉｏｎ ｐｒｏｃｅｓｓｉｎｇ ｄｅｖｉｃｅ）の開発が急速に進められている。最近では、情報処理装置で処理されたデータを使用者に表示する表示装置（ｄｉｓｐｌａｙ ｄｅｖｉｃｅ）の開発も急速に進められている。表示装置の例としては、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ ｄｅｖｉｃｅ：ＬＣＤ）、有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ：ＯＬＥＤ）及びプラズマディスプレーパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：ＰＤＰ）等がある。 Recently, with the development of a semiconductor element technology such as a thin film transistor (TFT), development of an information processing device that processes more data in a short time has been rapidly advanced. Yes. Recently, a display device that displays data processed by an information processing device to a user has been rapidly developed. Examples of the display device include a liquid crystal display device (LCD), an organic light emitting display device (OLED), a plasma display panel (PDP), and the like.
これら表示装置は、フルカラー映像を表示するために薄膜トランジスタを共通して含む。特に、最近では、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ：ＬＴＰＳ）を持つ薄膜トランジスタ（ＴＦＴ）を含む表示装置が開発された次第である。ＬＴＰＳ製造技術で、一般的な能動マトリックス表示装置等で使われる薄膜トランジスタのチャンネル層（ｃｈａｎｎｅｌ ｌａｙｅｒ）は、アモルファスシリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）の代わりに、アモルファスシリコンより高い電子移動性（ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ）を持つポリシリコン（ｐｏｌｙｓｉｌｉｃｏｎ）を使用する。ＬＴＰＳ製造技術によれば、表示装置を制御するための駆動回路（ｄｒｉｖｉｎｇ ｃｉｒｃｕｉｔ）を表示基板上に直接形成することができるため、表示パネルの周囲に別途の駆動ＩＣを配置する必要がない。これによって、アモルファスシリコンを使用する表示装置に比べて部品数を大きく減少させることができる。このようなＬＴＰＳ製造技術は、耐久性が高く、より薄く、より明るく、低電力高解像度を持つ表示装置ができる。ＬＴＰＳ製造技術を利用した薄膜トランジスタの場合、表示基板上にポリシリコンパターンが直接形成され、ポリシリコンパターンの上部にゲート電極が配置される。また、ＬＴＰＳ製造技術を利用した薄膜トランジスタの場合、ポリシリコンパターンの上部にソース電極及びドレーン電極が形成される。ソース電極及びドレーン電極は、ポリシリコンパターン及びゲート電極間に形成された絶縁膜に形成するコンタクトホールを通じてポリシリコンパターンに電気的に接続される。 These display devices commonly include a thin film transistor to display a full-color image. In particular, recently, a display device including a thin film transistor (TFT) having a low temperature poly silicon (LTPS) has been developed. In the LTPS manufacturing technology, the channel layer of a thin film transistor used in a general active matrix display device or the like is a polycrystal having higher electron mobility than amorphous silicon instead of amorphous silicon. Silicon (polysilicon) is used. According to the LTPS manufacturing technology, a driving circuit for controlling the display device can be formed directly on the display substrate, so that it is not necessary to arrange a separate driving IC around the display panel. As a result, the number of components can be greatly reduced as compared with a display device using amorphous silicon. Such LTPS manufacturing technology provides a display device with high durability, thinner, brighter, low power and high resolution. In the case of a thin film transistor using LTPS manufacturing technology, a polysilicon pattern is directly formed on a display substrate, and a gate electrode is disposed on the polysilicon pattern. In the case of a thin film transistor using LTPS manufacturing technology, a source electrode and a drain electrode are formed on the polysilicon pattern. The source electrode and the drain electrode are electrically connected to the polysilicon pattern through a contact hole formed in an insulating film formed between the polysilicon pattern and the gate electrode.
しかし、前記のようなＬＴＰＳ製造技術は、ソース電極及びドレーン電極から金属イオン又は金属原子がチャンネル領域であるポリシリコンパターンへ拡散してチャンネル領域を狭めるという問題点があった。特に、ソース／ドレーン電極の形成後、素子保護のために保護膜を形成した後、前記保護膜の中に含まれている水素成分をとり除くためにアニーリング工程を実施している際に、ソース／ドレーン電極から金属原子又は金属イオンがチャンネル領域へ拡散するという問題点があった。なぜならば、前記アニーリング工程は、２００℃〜４００℃位の温度で熱処理するため、高温で金属イオン又は金属原子が拡散して移動することができるためである。このような熱処理工程によってチャンネル領域であるポリシリコンパターンが徐々に狭くなる。このようにポリシリコンパターンの長さが短くなる場合、薄膜トランジスタの性能は急激に低下し、この結果、表示装置から発生された映像の表示品質も一緒に低下するという問題点があった。 However, the LTPS manufacturing technique as described above has a problem that the channel region is narrowed by diffusing metal ions or metal atoms from the source electrode and the drain electrode into the polysilicon pattern as the channel region. In particular, after forming a source / drain electrode, after forming a protective film for device protection, an annealing process is performed to remove a hydrogen component contained in the protective film. There has been a problem that metal atoms or metal ions diffuse from the drain electrode to the channel region. This is because the annealing process is performed at a temperature of about 200 ° C. to 400 ° C., so that metal ions or metal atoms can diffuse and move at a high temperature. Such a heat treatment process gradually narrows the polysilicon pattern which is the channel region. As described above, when the length of the polysilicon pattern is shortened, the performance of the thin film transistor is drastically deteriorated. As a result, the display quality of the video generated from the display device is also lowered.
本発明は、上述のような課題を解決するためになされたもので、その目的は、金属イオン等の拡散によって半導体パターンの長さが短くなることを防止することができる薄膜トランジスタの製造方法及び表示基板を得るものである。 The present invention has been made to solve the above problems, its object is a method of manufacturing a thin film transistor motor which can prevent the length of the semiconductor pattern by diffusion, such as a metal ion is reduced And a display substrate.
本発明に係る薄膜トランジスタの製造方法は、基板上に半導体膜を形成する工程と、前記半導体膜をパターニングしてソース領域、ドレイン領域、チャンネル領域及びチャンネル領域金属流入減少部を含む半導体パターンを形成する工程と、前記半導体パターン上に第１絶縁膜を形成する工程と、前記第１絶縁膜上にゲート電極を形成する工程と、前記ゲート電極上に第２絶縁膜を形成する工程と、前記第１及び第２絶縁膜をパターニングして前記半導体パターンのソース領域及びドレイン領域を開口するコンタクトホールをそれぞれ持つ第１及び第２絶縁膜パターンを形成する工程と、前記第２絶縁膜パターン上にソース電極及びドレイン電極を形成する工程とを含み、前記ソース電極は、前記ソース領域と接触するとともに、前記ドレイン電極は、前記ドレイン領域と接触し、前記チャンネル領域金属流入減少部は、前記半導体パターンの側面から前記基板に沿って前記半導体パターンの外側に延長され、前記ソース領域またはドレイン領域の側面、いずれか１つに形成されたり、前記ソース領域及びドレイン領域の側面の両方に形成され、かつ前記ソース電極または前記ドレイン電極から発生された金属イオンまたは金属原子を含む金属物質の一部を拡散させ前記チャンネル領域への金属物質の流入を減少させ、かつ前記半導体パターンの長さ方向と平行方向に延長され、かつ、前記チャンネル領域金属流入減少部は少なくともソース領域及びドレイン領域のどちらかにおいて少なくとも２つ形成されていることを特徴とする。
また、本発明に係る表示基板は、第１基板と、前記第１基板上に形成され、半導体パターン、前記半導体パターンのチャンネル領域に対応して配置されたゲート電極、前記半導体パターンのソース領域に電気的に接続されたソース電極及び前記半導体パターンのドレイン領域に電気的に接続されたドレイン電極を有する薄膜トランジスタと、前記半導体パターンに含まれ、前記第１基板に沿って延長され、前記ソース電極又は前記ドレイン電極から発生するイオンまたは金属原子を含む金属物質の一部を拡散させて前記チャンネル領域への金属物質の流入を減少させるために形成されるチャンネル領域金属流入減少部とを含み、前記チャンネル領域金属流入減少部は、前記半導体パターンの側面から前記第１基板に沿って前記半導体パターンの外側に延長され、前記ソース領域またはドレイン領域の側面、いずれか１つに形成されたり、前記ソース領域及びドレイン領域の側面の両方に形成され、かつ前記ソース電極または前記ドレイン電極から発生された金属イオンまたは金属原子を含む金属物質の一部を拡散させ前記チャンネル領域への金属物質の流入を減少させ、かつ前記半導体パターンの長さ方向と平行方向に延長され、かつ、前記チャンネル領域金属流入減少部は少なくともソース領域及びドレイン領域のどちらかにおいて少なくとも２つ形成されていることを特徴とする。
Semiconductor manufacturing method of a thin film transistor according to the present invention, comprising a step of forming a semiconductor film on a substrate, the source region by patterning the semiconductor film, drain Lee down region, a channel region and a tea emission channel region metal inflow reduced portion Forming a pattern; forming a first insulating film on the semiconductor pattern; forming a gate electrode on the first insulating film; and forming a second insulating film on the gate electrode. When the steps of forming first and second insulating film patterns each having a first and a contact hole for exposing the source region and the drain Lee emission region of the semiconductor pattern the second insulating film is patterned, the second and forming a source electrode and a drain Lee emission electrode on the insulating layer pattern, the source electrode contacts with the source region, the drain Lee Electrode is in contact with the drain Lee emission region, the channel region metal inflow reduction unit, said from the side of the semiconductor pattern along said substrate is extended outside the semiconductor pattern, the side surface of the source region or the drain region, A part of a metal material including metal ions or metal atoms generated from either the source electrode or the drain electrode and formed on both sides of the source region and the drain region is diffused. The inflow of the metal material into the channel region is reduced and extended in a direction parallel to the length direction of the semiconductor pattern, and the channel region metal inflow reduction portion is at least 2 in either the source region or the drain region. It is characterized by being formed .
The display substrate according to the present invention includes a first substrate, a semiconductor pattern formed on the first substrate, a gate electrode disposed corresponding to a channel region of the semiconductor pattern, and a source region of the semiconductor pattern. a thin film transistor having an electrically connected drain Lee emission electrode to the drain region electrically connected to the source electrode and the semiconductor pattern, the included in the semiconductor pattern, extending along the first substrate, the source and an electrode or the drain b generated from the emission electrode ionic or channel area metal inflow reduction unit part by diffusing is formed in order to reduce the flow of metal material into the channel region of the metal material containing a metal atom wherein, the tea down channel region metal inflow reduction unit, the semiconductor pattern along the side surface of the semiconductor pattern on the first substrate Metal that extends outward and is formed on any one of the side surfaces of the source region or the drain region, or formed on both the side surfaces of the source region and the drain region, and is generated from the source electrode or the drain electrode A part of the metal material containing ions or metal atoms is diffused to reduce the inflow of the metal material into the channel region, and the channel region metal inflow reduction is extended in a direction parallel to the length direction of the semiconductor pattern. At least two parts are formed in at least one of the source region and the drain region .
本発明によれば、半導体パターンと電気的に接続された電極から供給された金属イオン等が半導体パターンへ拡散することを防止することができ、ひいては薄膜トランジスタの性能が低下することを防止することができるという効果を奏する。 According to the present invention, it is possible to prevent metal ions or the like supplied from an electrode electrically connected to a semiconductor pattern from diffusing into the semiconductor pattern, and thus to prevent the performance of the thin film transistor from being deteriorated. There is an effect that can be done.
以下、添付した図面に基づいて本発明の実施の形態を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
薄膜トランジスタ
図１は、本発明の一実施の形態に係る薄膜トランジスタの構成を示す平面図である。図２は、図１のＩ−Ｉ’線に沿って切断した断面図である。
Thin Film Transistor FIG. 1 is a plan view showing a configuration of a thin film transistor according to an embodiment of the present invention. FIG. 2 is a cross-sectional view taken along the line II ′ of FIG.
図１及び図２を参照すると、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＲ）は、基板（ｓｕｂｓｔｒａｔｅ：Ｓ、図２参照）上に形成された半導体パターン（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｔｔｅｒｎ：ＳＰ）、第１絶縁膜パターン（ｆｉｒｓｔ ｉｎｓｕｌａｔｉｏｎ ｌａｙｅｒ ｐａｔｔｅｒｎ：ＦＩＬＰ）、ゲート電極（ｇａｔｅ ｅｌｅｃｔｒｏｄｅ：ＧＥ）、第２絶縁膜パターン（ｓｅｃｏｎｄ ｉｎｓｕｌａｔｉｏｎ ｌａｙｅｒ ｐａｔｔｅｒｎ：ＳＩＬＰ）、ソース電極（ｓｏｕｒｃｅ ｅｌｅｃｔｒｏｄｅ：ＳＥ）及びドレーン電極（ｄｒａｉｎ ｅｌｅｃｔｏｒｄｅ：ＤＥ）を含む。また、前記ゲート電極（ＧＥ）と一体に形成され、ソース領域とドレーン領域に不純物を注入する時に、マスクの役目をしながらストレージキャパシターを形成するストレージ（ｓｔｏｒａｇｅ）電極（ＳｔＥ）が形成されている。 1 and 2, a thin film transistor (TR) includes a semiconductor pattern (SP) formed on a substrate (substrate: S; see FIG. 2), a first insulating film pattern (first). An insulation layer pattern (FILP), a gate electrode (GE), a second insulation layer pattern (SILP), a source electrode (SE), and a drain electrode (DE) are included. A storage electrode (StE) is formed integrally with the gate electrode (GE) and forms a storage capacitor while acting as a mask when impurities are implanted into the source region and the drain region. .
半導体パターン（ＳＰ）は、基板（Ｓ）上に配置される。本実施の形態では、半導体パターン（ＳＰ）は、ポリシリコン（ｐｏｌｙｓｉｌｉｃｏｎ）を含む。半導体パターン（ＳＰ）は、平面上で見た時、直方体ドッグ−ボーン（ｄｏｇ−ｂｏｎｅ）形状になっている。例えば、ドッグ−ボーン形状を持つ半導体パターン（ＳＰ）は、半導体パターン部（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｔｔｅｒｎ ｐｏｒｔｉｏｎ：ＳＰＰ）及び拡散抑制部（ＥＰ）を含む。 The semiconductor pattern (SP) is disposed on the substrate (S). In the present embodiment, the semiconductor pattern (SP) includes polysilicon. The semiconductor pattern (SP) has a rectangular parallelepiped dog-bone shape when viewed on a plane. For example, a semiconductor pattern (SP) having a dog-bone shape includes a semiconductor pattern part (SPP) and a diffusion suppression part (EP).
本実施の形態では、半導体パターン部（ＳＰＰ）は、外部電圧の印加／遮断に従って導電性又は非導電性の特性を持つ。具体的に、半導体パターン部（ＳＰＰ）は、ソース電極（ＳＥ）と対応する第１領域（ｆｉｒｓｔ ｒｅｇｉｏｎ：ＦＲ）（ソース領域）、ドレーン電極（ＤＥ）と対応する第２領域（ｓｅｃｏｎｄ ｒｅｇｉｏｎ：ＳＲ）（ドレーン領域）及びチャンネル部（ｃｈａｎｎｅｌ ｐｏｒｔｉｏｎ：ＣＰ）（チャンネル領域）を含む。 In the present embodiment, the semiconductor pattern portion (SPP) has a conductive or non-conductive characteristic according to application / cutoff of an external voltage. Specifically, the semiconductor pattern part (SPP) includes a first region (first region) corresponding to the source electrode (SE) (source region) and a second region (second region: SR) corresponding to the drain electrode (DE). ) (Drain region) and a channel portion (CP) (channel region).
第１領域（ＦＲ）は、平面上で見た時、半導体パターン部（ＳＰＰ）の第１端部に配置され、第２領域（ＳＲ）は、平面上で見た時、第１端部と対向する第２端部に配置される。第１領域（ＦＲ）及び第２領域（ＳＲ）に対応する半導体パターン部（ＳＰＰ）には、ｎ型又はｐ型不純物が注入されて導電性の特性を持つ。チャンネル部（ＣＰ）は、平面上で見た時、第１領域（ＦＲ）及び第２領域（ＳＲ）間に挿入される。チャンネル部（ＣＰ）は、外部電圧の印加／遮断に従って導電性又は非導電性の特性を持つ。 The first region (FR) is disposed at the first end of the semiconductor pattern portion (SPP) when viewed on a plane, and the second region (SR) is arranged with the first end when viewed on the plane. It arrange | positions at the 2nd edge part which opposes. An n-type or p-type impurity is implanted into the semiconductor pattern portion (SPP) corresponding to the first region (FR) and the second region (SR) to have conductivity characteristics. The channel part (CP) is inserted between the first region (FR) and the second region (SR) when viewed on a plane. The channel part (CP) has a conductive or non-conductive characteristic according to application / cutoff of an external voltage.
一方、拡散抑制部（ＥＰ）は、半導体パターン部（ＳＰＰ）から突出（又は延長）している。拡散抑制部（ＥＰ）は、半導体パターン部（ＳＰＰ）の第１領域（ＦＲ）及び第２領域（ＳＲ）にそれぞれ電気的に接続されるソース電極（ＳＥ）及びドレーン電極（ＤＥ）から供給された金属イオン又は金属原子が半導体パターン部（ＳＰＰ）のチャンネル部（ＣＰ）へ拡散することを抑制する。 On the other hand, the diffusion suppressing portion (EP) protrudes (or extends) from the semiconductor pattern portion (SPP). The diffusion suppression unit (EP) is supplied from a source electrode (SE) and a drain electrode (DE) electrically connected to the first region (FR) and the second region (SR) of the semiconductor pattern unit (SPP), respectively. This prevents the metal ions or metal atoms from diffusing into the channel portion (CP) of the semiconductor pattern portion (SPP).
図３ａは、図２に図示された半導体パターンにおける金属イオンの拡散経路を図示した平面図であり、図３ｂは、本発明の他の実施の形態に係る半導体パターンにおける金属イオンの拡散経路を図示した平面図である。 3A is a plan view illustrating diffusion paths of metal ions in the semiconductor pattern illustrated in FIG. 2, and FIG. 3B illustrates diffusion paths of metal ions in the semiconductor pattern according to another embodiment of the present invention. FIG.
図３ａを参照すると、半導体パターン部（ＳＰＰ）の第１領域（ＦＲ）は、例えば、ソース電極（ＳＥ）と対応し、第２領域（ＳＲ）は、例えば、ドレーン電極（ＤＥ）と対応する。第１領域（ＦＲ）に対応する半導体パターン部（ＳＰＰ）にソース電極（ＳＥ）が接続され、かつ第２領域（ＳＲ）に対応する半導体パターン部（ＳＰＰ）にドレーン電極（ＤＥ）が接続される場合、ソース電極（ＳＥ）及びドレーン電極（ＤＥ）から供給された金属イオン等は、１次的に第１領域（ＦＲ）及び第２領域（ＳＲ）からチャンネル部（ＣＰ）に向けて拡散する。この時、第１領域（ＦＲ）及び第２領域（ＳＲ）は導電特性を持つため、たとえソース電極（ＳＥ）及びドレーン電極（ＤＥ）から第１及び第２領域（ＦＲ、ＳＲ）へ金属イオン又は金属原子が拡散しても第１及び第２領域（ＦＲ、ＳＲ）の電気的特性は殆ど影響されない。すなわち、第１及び第２領域（ＦＲ、ＳＲ）は、相変らず導電特性を維持する。 Referring to FIG. 3a, the first region (FR) of the semiconductor pattern part (SPP) corresponds to, for example, a source electrode (SE), and the second region (SR) corresponds to, for example, a drain electrode (DE). . A source electrode (SE) is connected to the semiconductor pattern portion (SPP) corresponding to the first region (FR), and a drain electrode (DE) is connected to the semiconductor pattern portion (SPP) corresponding to the second region (SR). In this case, metal ions supplied from the source electrode (SE) and the drain electrode (DE) are primarily diffused from the first region (FR) and the second region (SR) toward the channel portion (CP). To do. At this time, since the first region (FR) and the second region (SR) have conductive characteristics, metal ions are transferred from the source electrode (SE) and the drain electrode (DE) to the first and second regions (FR, SR). Or even if a metal atom diffuses, the electrical characteristics of the first and second regions (FR, SR) are hardly affected. That is, the first and second regions (FR, SR) maintain the conductive characteristics as usual.
一方、ソース電極（ＳＥ）及びドレーン電極（ＤＥ）から供給された金属イオン又は金属原子が第１及び第２領域（ＦＲ、ＳＲ）を通過して２次的にチャンネル部（ＣＰ）で拡散する場合、チャンネル部（ＣＰ）の長さが短くなるショットチャンネル（ｓｈｏｔ ｃｈａｎｎｅｌ）現象が発生する。さらに、チャンネル部（ＣＰ）は、ソース電極（ＳＥ）及びドレーン電極（ＤＥ）から供給された金属イオン等の拡散によって半導体特性を喪失する。 On the other hand, metal ions or metal atoms supplied from the source electrode (SE) and the drain electrode (DE) pass through the first and second regions (FR, SR) and diffused secondarily in the channel portion (CP). In this case, a shot channel phenomenon occurs in which the length of the channel part (CP) is shortened. Further, the channel portion (CP) loses semiconductor characteristics due to diffusion of metal ions or the like supplied from the source electrode (SE) and the drain electrode (DE).
本実施の形態によれば、ソース電極（ＳＥ）及びドレーン電極（ＤＥ）から供給された金属イオンの中で一部の金属イオンが、拡散抑制部（ＥＰ）により拡散することを抑制されることで、チャンネル部（ＣＰ）への金属イオン等の拡散を減少させることができる。これを具体化した拡散抑制部（ＥＰ）は、平面で見た時、半導体パターン部（ＳＰＰ）の側面から基板（Ｓ）に沿って突出（又は延長）している。拡散抑制部（ＥＰ）は、平面で見た時、ピン（ｐｉｎ）形状になっている。また、ピン形状の拡散抑制部（ＥＰ）は、少なくとも３本が平行にフォーク（ｆｏｒｋ）形状に配置されている。 According to the present embodiment, a part of metal ions supplied from the source electrode (SE) and the drain electrode (DE) is suppressed from being diffused by the diffusion suppression unit (EP). Thus, diffusion of metal ions or the like to the channel portion (CP) can be reduced. The diffusion suppression part (EP) that embodies this protrudes (or extends) along the substrate (S) from the side surface of the semiconductor pattern part (SPP) when viewed in plan. The diffusion suppressing part (EP) has a pin shape when viewed in a plane. Further, at least three pin-shaped diffusion suppressing portions (EP) are arranged in a fork shape in parallel.
このように半導体パターン部（ＳＰＰ）に拡散抑制部（ＥＰ）を形成する場合、ソース電極（ＳＥ）及びドレーン電極（ＤＥ）から供給された金属イオン等の中で、チャンネル部（ＣＰ）において拡散する金属イオン等を拡散抑制部（ＥＰ）により抑制させることで、ソース電極（ＳＥ）及びドレーン電極（ＤＥ）から供給された金属イオン等の拡散方向を分散させることができる。 When the diffusion suppressing part (EP) is formed in the semiconductor pattern part (SPP) as described above, the diffusion is performed in the channel part (CP) among the metal ions supplied from the source electrode (SE) and the drain electrode (DE). The diffusion direction of the metal ions supplied from the source electrode (SE) and the drain electrode (DE) can be dispersed by suppressing the metal ions and the like to be suppressed by the diffusion suppression unit (EP).
ソース電極（ＳＥ）及びドレーン電極（ＤＥ）から供給された金属イオン等の拡散方向を分散させることで、チャンネル部（ＣＰ）の長さの縮小化及び／又はチャンネル部（ＣＰ）の導電化による、ソース電極（ＳＥ）及びドレーン電極（ＤＥ）のショートを防ぐことができる。 By dispersing the diffusion direction of metal ions and the like supplied from the source electrode (SE) and the drain electrode (DE), the length of the channel portion (CP) is reduced and / or the conductivity of the channel portion (CP) is achieved. Short circuit of the source electrode (SE) and the drain electrode (DE) can be prevented.
拡散抑制部（ＥＰ）は、例えば、ピン形状であるが、拡散抑制部（ＥＰ）はピン形状以外にさまざまな形状をとることができる。 The diffusion suppression unit (EP) has, for example, a pin shape, but the diffusion suppression unit (EP) can take various shapes other than the pin shape.
図３ｂでは、チャンネル部の幅（ＷＣＰ）より拡散抑制部（ＥＰ）の幅（ＷＥＰ）がより広い幅を持つようにパターニングされた構造である。なぜなら、拡散は一般的に密度が高い領域から低い領域に拡がるため、チャンネル部の断面面積よりより広い拡散抑制部（ＥＰ）の領域で容易に拡散するようにするためである。 In FIG. 3B, the diffusion suppression unit (EP) has a width (W EP ) that is wider than the channel unit (W CP ). This is because diffusion generally spreads from a high density area to a low density area so that diffusion can be easily performed in a diffusion suppression area (EP) area wider than the cross-sectional area of the channel area.
拡散抑制部（ＥＰ）は、例えば、ソース電極（ＳＥ）にだけ選択的に近接して形成できる。また、拡散抑制部（ＥＰ）は、ドレーン電極（ＤＥ）に近接して形成することができる。さらに、拡散抑制部（ＥＰ）は、ソース電極（ＳＥ）及びドレーン電極（ＤＥ）の両方に近接して形成できる。 The diffusion suppressing portion (EP) can be formed, for example, selectively close to the source electrode (SE). Further, the diffusion suppressing portion (EP) can be formed in the vicinity of the drain electrode (DE). Furthermore, the diffusion suppressing part (EP) can be formed in close proximity to both the source electrode (SE) and the drain electrode (DE).
また、拡散抑制部（ＥＰ）は、金属イオン又は金属原子がより効率的に拡散するように、直方体形状を持つ半導体パターン部（ＳＰＰ）の長手方向と平行な方向に突出するようにできる。あるいは、拡散抑制部（ＥＰ）は、半導体パターン部（ＳＰＰ）に関して放射状に形成することができる。 Further, the diffusion suppressing part (EP) can be projected in a direction parallel to the longitudinal direction of the semiconductor pattern part (SPP) having a rectangular parallelepiped shape so that metal ions or metal atoms diffuse more efficiently. Alternatively, the diffusion suppressing part (EP) can be formed radially with respect to the semiconductor pattern part (SPP).
図１及び図２を再び参照すると、第１絶縁膜パターン（ＦＩＬＰ）は基板（Ｓ）上に形成され、半導体パターン（ＳＰ）は第１絶縁膜パターン（ＦＩＬＰ）によって覆われる。この時、第１絶縁膜パターン（ＦＩＬＰ）は、半導体パターン部（ＳＰＰ）の第１領域（ＦＲ）及び第２領域（ＳＲ）をそれぞれ露出する第１コンタクトホール（ｆｉｒｓｔ ｃｏｎｔａｃｔ ｈｏｌｅ：ＦＣＴ）及び第２コンタクトホール（ｓｅｃｏｎｄ ｃｏｎｔａｃｔ ｈｏｌｅ：ＳＣＴ）を持つ。本実施の形態では、第１領域（ＦＲ）及び第２領域（ＳＲ）は、互いに所定間隔で配置されるため第１及び第２コンタクトホール（ＦＣＴ、ＳＣＴ）も互いに所定間隔で配置される。 Referring to FIGS. 1 and 2 again, the first insulating film pattern (FILP) is formed on the substrate (S), and the semiconductor pattern (SP) is covered with the first insulating film pattern (FILP). At this time, the first insulating layer pattern FILP includes a first contact hole (FCT) and a first contact hole (FCT) exposing the first region (FR) and the second region (SR) of the semiconductor pattern part (SPP). It has 2 contact holes (SCT). In the present embodiment, since the first region (FR) and the second region (SR) are arranged at a predetermined interval, the first and second contact holes (FCT, SCT) are also arranged at a predetermined interval.
ゲート電極（ＧＥ）は、第１絶縁膜パターン（ＦＩＬＰ）上に形成される。例えば、ゲート電極（ＧＥ）は、第１及び第２コンタクトホール（ＦＣＴ、ＳＣＴ）間に配置される。ゲート電極に使用することができる物質の例としては、アルミニウム、アルミニウム合金、アルミニウム−ネオジム合金がある。 The gate electrode (GE) is formed on the first insulating film pattern (FILP). For example, the gate electrode (GE) is disposed between the first and second contact holes (FCT, SCT). Examples of materials that can be used for the gate electrode include aluminum, aluminum alloys, and aluminum-neodymium alloys.
第２絶縁膜パターン（ＳＩＬＰ）は、第１絶縁膜パターン（ＦＩＬＰ）上に形成され、ゲート電極（ＧＥ）は、第２絶縁膜パターン（ＳＩＬＰ）によって覆われる。第２絶縁膜パターン（ＳＩＬＰ）は、ゲート電極（ＧＥ）を外部導電体から絶縁する。本実施の形態では、第２絶縁膜パターン（ＳＩＬＰ）は、半導体パターン部（ＳＰＰ）の第１領域（ＦＲ）及び第２領域（ＳＲ）をそれぞれ露出する第３コンタクトホール（ｔｈｉｒｄ ｃｏｎｔａｃｔ ｈｏｌｅ：ＴＣＴ）及び第４コンタクトホール（ｆｏｕｒｔｈ ｃｏｎｔａｃｔ ｈｏｌｅ：ＦＯＣＴ）を持つ。第２絶縁膜パターン（ＳＩＬＰ）上には、層間絶縁膜パターン（ＩＩＬＰ）が形成される。 The second insulating film pattern (SILP) is formed on the first insulating film pattern (FILP), and the gate electrode (GE) is covered with the second insulating film pattern (SILP). The second insulating film pattern (SILP) insulates the gate electrode (GE) from the external conductor. In the present embodiment, the second insulating film pattern (SILP) has a third contact hole (TCT) exposing the first region (FR) and the second region (SR) of the semiconductor pattern portion (SPP). ) And a fourth contact hole (FOCT). An interlayer insulating film pattern (IILP) is formed on the second insulating film pattern (SILP).
ソース電極（ＳＥ）は、第１絶縁膜パターン（ＦＩＬＰ）及び第２絶縁膜パターン（ＳＩＬＰ）に形成された第１及び第３コンタクトホール（ＦＣＴ、ＴＣＴ）を通じて第１領域（ＦＲ）と電気的に接続される。 The source electrode (SE) is electrically connected to the first region (FR) through the first and third contact holes (FCT, TCT) formed in the first insulating film pattern (FILP) and the second insulating film pattern (SILP). Connected to.
ドレーン電極（ＤＥ）は、第１絶縁膜パターン（ＦＩＬＰ）及び第２絶縁膜パターン（ＳＩＬＰ）に形成された第２及び第４コンタクトホール（ＳＣＴ、ＦＯＣＴ）を通じて第２領域（ＳＲ）と電気的に接続される。 The drain electrode (DE) is electrically connected to the second region (SR) through the second and fourth contact holes (SCT, FOCT) formed in the first insulating film pattern (FILP) and the second insulating film pattern (SILP). Connected to.
薄膜トランジスタの製造方法
図４は、本発明の一実施の形態に係る薄膜トランジスタの製造方法における半導体膜を示す平面図である。図５は、図４のＩＩ−ＩＩ’線に沿って切断した断面図である。
Thin Film Transistor Manufacturing Method FIG. 4 is a plan view showing a semiconductor film in a thin film transistor manufacturing method according to an embodiment of the present invention. FIG. 5 is a cross-sectional view taken along the line II-II ′ of FIG.
図４及び図５を参照すると、薄膜トランジスタを製造するためには、先に基板（Ｓ）上にポリシリコン薄膜（ｐｏｌｙｓｉｌｉｃｏｎ ｌａｙｅｒ：ＰＬ）を形成する。基板（Ｓ）上に形成されたポリシリコン薄膜（ＰＬ）は、基板（Ｓ）上にアモルファスシリコン薄膜（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ ｌａｙｅｒ）を蒸着した後、蒸着されたアモルファスシリコン薄膜を結晶化して形成することができる。アモルファスシリコン薄膜は、例えば、化学気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）工程によって形成することができ、ヤグレーザー（ＹＡＧ ｌａｙｅｒ）のような高エネルギーレーザービームによって結晶化することができる。 4 and 5, in order to manufacture a thin film transistor, a polysilicon thin film (PL) is first formed on a substrate (S). The polysilicon thin film (PL) formed on the substrate (S) may be formed by depositing an amorphous silicon thin film on the substrate (S) and then crystallizing the deposited amorphous silicon thin film. it can. The amorphous silicon thin film can be formed by, for example, a chemical vapor deposition (CVD) process, and can be crystallized by a high-energy laser beam such as a YAG laser.
図６は、図５に図示されたポリシリコン薄膜をパターニングしたことを図示した平面図である。図７は、図６のＩＩＩ−ＩＩＩ’線に沿って切断した断面図である。 FIG. 6 is a plan view illustrating that the polysilicon thin film illustrated in FIG. 5 is patterned. 7 is a cross-sectional view taken along the line III-III 'of FIG.
図６及び図７を参照すると、基板（Ｓ）上にポリシリコン薄膜（ＰＬ）が形成された後、ポリシリコン薄膜（ＰＬ）上にはフォトレジストパターン（ｐｈｏｔｏｒｅｓｉｓｔ ｐａｔｔｅｒｎ：未図示）が形成される。本実施の形態では、フォトレジストパターン形成工程は、ポリシリコン薄膜（ＰＬ）上にフォトレジストフィルムを形成するフォトレジストフィルム形成工程、パターンマスクを用いてフォトレジストフィルムを露光する露光工程及び露光されたフォトレジストフィルムを現像液を利用して現像する現像工程を含む。あるいは、フォトレジストパターンは、インクジェット方式でフォトレジスト物質（ｐｈｏｔｏｒｅｓｉｓｔ ｓｕｂｓｔａｎｃｅ）をポリシリコン薄膜（ＰＬ）上に配置して形成することができる。 6 and 7, after a polysilicon thin film (PL) is formed on a substrate (S), a photoresist pattern (photoresist pattern: not shown) is formed on the polysilicon thin film (PL). . In the present embodiment, the photoresist pattern forming process includes a photoresist film forming process for forming a photoresist film on a polysilicon thin film (PL), an exposure process for exposing the photoresist film using a pattern mask, and an exposure process. A development step of developing the photoresist film using a developer; Alternatively, the photoresist pattern may be formed by disposing a photoresist material on a polysilicon thin film (PL) by an inkjet method.
図６及び図７を参照すると、ポリシリコン薄膜（ＰＬ）がフォトレジストパターンをエッチングマスクとして利用してエッチングされ、半導体パターン（ＳＰ）が形成される。具体的には、ポリシリコン薄膜（ＰＬ）がパターニングされて、基板（Ｓ）上には第１領域（ＦＲ）、第２領域（ＳＲ）及びチャンネル部（ＣＰ）を含む半導体パターン部（ＳＰＰ）並びに拡散抑制部（ＥＰ）を持つ半導体パターン（ＳＰ）が形成される。平面で見た時、第１領域（ＦＲ）は半導体パターン（ＳＰ）の第１端部に形成され、第２領域（ＳＲ）は第１端部と向かい合う第２端部に形成される。チャンネル部（ＣＰ）は、第１領域（ＦＲ）及び第２領域（ＳＲ）の間に挿入される。拡散抑制部（ＥＰ）は、第１領域（ＦＲ）及び／又は第２領域（ＳＲ）と対応する半導体パターン（ＳＰ）から基板（Ｓ）に沿って突出（又は延長）される。 6 and 7, the polysilicon thin film (PL) is etched using the photoresist pattern as an etching mask to form a semiconductor pattern (SP). Specifically, a polysilicon thin film (PL) is patterned, and a semiconductor pattern portion (SPP) including a first region (FR), a second region (SR), and a channel portion (CP) on the substrate (S). In addition, a semiconductor pattern (SP) having a diffusion suppressing portion (EP) is formed. When viewed in a plane, the first region (FR) is formed at the first end of the semiconductor pattern (SP), and the second region (SR) is formed at the second end facing the first end. The channel part (CP) is inserted between the first region (FR) and the second region (SR). The diffusion suppressing part (EP) protrudes (or extends) along the substrate (S) from the semiconductor pattern (SP) corresponding to the first region (FR) and / or the second region (SR).
本実施の形態では、拡散抑制部（ＥＰ）は、ピン形状で半導体パターン（ＳＰ）の第２領域（ＳＲ）から基板（Ｓ）に沿って突出される。ピン形状の拡散抑制部（ＥＰ）は、少なくとも１本が形成され、複数本が互いに平行に配置されてもよい。拡散抑制部（ＥＰ）は、長方形形状を持つ半導体パターン（ＳＰ）の側面から延長される。例えば、拡散抑制部（ＥＰ）は、半導体パターン（ＳＰ）の長手方向と平行な方向に少なくても１本を延長することができる。あるいは、拡散抑制部（ＥＰ）は、第１及び第２領域（ＦＲ、ＳＲ）と対応する半導体パターン（ＳＰ）の側面から放射状に形成することもできる。 In the present embodiment, the diffusion suppressing portion (EP) is a pin shape and protrudes from the second region (SR) of the semiconductor pattern (SP) along the substrate (S). At least one pin-shaped diffusion suppressing portion (EP) may be formed, and a plurality of pin-shaped diffusion suppressing portions (EP) may be arranged in parallel to each other. The diffusion suppressing portion (EP) is extended from the side surface of the semiconductor pattern (SP) having a rectangular shape. For example, at least one diffusion suppressing portion (EP) can be extended in a direction parallel to the longitudinal direction of the semiconductor pattern (SP). Alternatively, the diffusion suppressing part (EP) can be formed radially from the side surface of the semiconductor pattern (SP) corresponding to the first and second regions (FR, SR).
拡散抑制部（ＥＰ）は、第１領域（ＦＲ）及び第２領域（ＳＲ）に対応する半導体パターン部（ＳＰＰ）に形成することができる。あるいは、拡散抑制部（ＥＰ）は、第１領域（ＦＲ）に対応する半導体パターン部（ＳＰＰ）に選択的に形成することができる。また、拡散抑制部（ＥＰ）は、第２領域（ＳＲ）に対応する半導体パターン部（ＳＰＰ）に選択的に形成することができる。 The diffusion suppressing portion (EP) can be formed in the semiconductor pattern portion (SPP) corresponding to the first region (FR) and the second region (SR). Alternatively, the diffusion suppressing portion (EP) can be selectively formed in the semiconductor pattern portion (SPP) corresponding to the first region (FR). Further, the diffusion suppressing part (EP) can be selectively formed in the semiconductor pattern part (SPP) corresponding to the second region (SR).
図６において、拡散抑制部（ＥＰ）は、ドレーン電極（ＤＥ）と電気的に接続される第２領域（ＳＲ）に選択的に形成される。 In FIG. 6, the diffusion suppressing part (EP) is selectively formed in the second region (SR) electrically connected to the drain electrode (DE).
図８は、図７に図示された半導体パターンを覆う第１絶縁膜を図示した断面図である。 FIG. 8 is a cross-sectional view illustrating a first insulating film covering the semiconductor pattern illustrated in FIG. 7.
図８を参照すると、基板（Ｓ）上に第１領域（ＦＲ）、第２領域（ＳＲ）を含む半導体パターン部（ＳＰＰ）及び拡散抑制部（ＥＰ）を持つ半導体パターン（ＳＰ）を形成した後、半導体パターン（ＳＰ）を覆う第１絶縁膜（ＦＩＬ）を形成する。第１絶縁膜（ＦＩＬ）は、透明な有機膜、酸化膜又は窒化膜から形成できる。 Referring to FIG. 8, a semiconductor pattern (SP) having a semiconductor pattern portion (SPP) including a first region (FR) and a second region (SR) and a diffusion suppression portion (EP) is formed on a substrate (S). Thereafter, a first insulating film (FIL) covering the semiconductor pattern (SP) is formed. The first insulating film (FIL) can be formed of a transparent organic film, oxide film, or nitride film.
図９は、図８に図示された半導体パターンを覆う第２絶縁膜及び層間絶縁膜を図示した断面図である。 FIG. 9 is a cross-sectional view illustrating a second insulating film and an interlayer insulating film covering the semiconductor pattern illustrated in FIG.
図９を参照すると、基板（Ｓ）上に第１絶縁膜（ＦＩＬ）が形成された後、第１絶縁膜（ＦＩＬ）上にはゲート電極（ＧＥ）が形成される。ゲート電極（ＧＥ）は、半導体パターン部（ＳＰＰ）に対応した位置に形成される。ゲート電極（ＧＥ）が第１絶縁膜（ＦＩＬ）上に形成された後、ゲート電極（ＧＥ）をマスクとして利用してｎ型又はｐ型導電性不純物を半導体パターン（ＳＰ）内に注入する。 Referring to FIG. 9, after a first insulating film (FIL) is formed on a substrate (S), a gate electrode (GE) is formed on the first insulating film (FIL). The gate electrode (GE) is formed at a position corresponding to the semiconductor pattern portion (SPP). After the gate electrode (GE) is formed on the first insulating film (FIL), n-type or p-type conductive impurities are implanted into the semiconductor pattern (SP) using the gate electrode (GE) as a mask.
ｎ型又はｐ型導電性不純物は、イオン注入工程によって注入される。この時、導電性不純物は、ゲート電極（ＧＥ）によって遮られない半導体パターン（ＳＰ）の第１領域（ＦＲ）及び第２領域（ＳＲ）に注入され、この結果、半導体パターン部（ＳＰＰ）の中の第１領域（ＦＲ）及び第２領域（ＳＲ）に対応する部分は導電特性を持つ。 The n-type or p-type conductive impurity is implanted by an ion implantation process. At this time, the conductive impurities are injected into the first region (FR) and the second region (SR) of the semiconductor pattern (SP) that are not blocked by the gate electrode (GE), and as a result, the semiconductor pattern portion (SPP) The portions corresponding to the first region (FR) and the second region (SR) in the inside have conductive characteristics.
次に、第１絶縁膜（ＦＩＬ）上にはゲート電極（ＧＥ）を覆う第２絶縁膜（ＳＩＬ）が形成される。また、第２絶縁膜（ＳＩＬ）上には層間絶縁膜（ＩＩＬ）がさらに形成される。 Next, a second insulating film (SIL) that covers the gate electrode (GE) is formed on the first insulating film (FIL). An interlayer insulating film (IIL) is further formed on the second insulating film (SIL).
図１０は、図９に図示された層間絶縁膜、第２絶縁膜及び第１絶縁膜をパターニングして層間絶縁膜パターン、第２絶縁膜パターン及び第１絶縁膜パターンを形成したことを図示した断面図である。 10 illustrates that the interlayer insulating film pattern, the second insulating film pattern, and the first insulating film pattern are formed by patterning the interlayer insulating film, the second insulating film, and the first insulating film illustrated in FIG. It is sectional drawing.
図１０を参照すると、第１絶縁膜（ＦＩＬ）上に第２絶縁膜（ＳＩＬ）及び層間絶縁膜（ＩＩＬ）を形成した後、層間絶縁膜（ＩＩＬ）、第２絶縁膜（ＳＩＬ）及び第１絶縁膜（ＦＩＬ）はパターニングされ、半導体パターン（ＳＰ）の第１領域（ＦＲ）及び第２領域（ＳＲ）を露出させる一対のコンタクトホール（ＣＴ１、ＣＴ２）を持つ第１絶縁膜パターン（ＦＩＬＰ）、第２絶縁膜パターン（ＳＩＬＰ）及び層間絶縁膜パターン（ＩＩＬＰ）が形成される。本実施の形態では、コンタクトホール（ＣＴ１、ＣＴ２）は、ゲート電極（ＧＥ）の両側に形成される。 Referring to FIG. 10, after the second insulating film (SIL) and the interlayer insulating film (IIL) are formed on the first insulating film (FIL), the interlayer insulating film (IIL), the second insulating film (SIL), and the second insulating film (IL) are formed. The first insulating film (FIL) is patterned to form a first insulating film pattern (FILP) having a pair of contact holes (CT1, CT2) exposing the first region (FR) and the second region (SR) of the semiconductor pattern (SP). ), A second insulating film pattern (SILP) and an interlayer insulating film pattern (IILP) are formed. In the present embodiment, the contact holes (CT1, CT2) are formed on both sides of the gate electrode (GE).
図１１は、図１０に図示された層間絶縁膜パターン上に形成されたソース電極及びドレーン電極を図示した断面図である。 FIG. 11 is a cross-sectional view illustrating a source electrode and a drain electrode formed on the interlayer insulating film pattern illustrated in FIG.
図１１を参照すると、パターニングされた層間絶縁膜パターン（ＩＩＬＰ）上には全面的にソース／ドレーン金属層（未図示）が形成される。ソース／ドレーン金属層として使用できる物質の例としては、アルミニウム、アルミニウム合金、クロム又はクロム合金がある。 Referring to FIG. 11, a source / drain metal layer (not shown) is formed on the entire surface of the patterned interlayer insulating layer pattern (IILP). Examples of materials that can be used as the source / drain metal layer include aluminum, aluminum alloys, chromium or chromium alloys.
次に、ソース／ドレーン金属層は、写真印刷工程を用いてパターニングされ、層間絶縁膜パターン（ＩＩＬＰ）上にはソース電極（ＳＥ）及びドレーン電極（ＤＥ）が形成される。 Next, the source / drain metal layer is patterned using a photo printing process, and a source electrode (SE) and a drain electrode (DE) are formed on the interlayer insulating film pattern (IILP).
ソース電極（ＳＥ）及びドレーン電極（ＤＥ）は、コンタクトホール（ＣＴ１、ＣＴ２）を通じて半導体パターン（ＳＰ）の第１領域（ＦＲ）及び第２領域（ＳＲ）にそれぞれ電気的に接続される。 The source electrode (SE) and the drain electrode (DE) are electrically connected to the first region (FR) and the second region (SR) of the semiconductor pattern (SP) through the contact holes (CT1, CT2), respectively.
第１領域（ＦＲ）に対応する半導体パターン部（ＳＰＰ）に電気的に接続されたソース電極（ＳＥ）と、第２領域（ＳＲ）に電気的に接続されたドレーン電極（ＤＥ）からは多量の金属イオン等が第１領域（ＦＲ）及び第２領域（ＳＲ）に供給される。しかし、金属イオンが第１及び第２領域（ＦＲ、ＳＲ）の間に挿入されたチャンネル部（ＣＰ）に拡散することを抑制する拡散抑制部（ＥＰ）が形成され、チャンネル部（ＣＰ）の長さが短くなることや、チャンネル部（ＣＰ）が導電化されることを防止することができる。 The source electrode (SE) electrically connected to the semiconductor pattern portion (SPP) corresponding to the first region (FR) and the drain electrode (DE) electrically connected to the second region (SR) have a large amount. The metal ions and the like are supplied to the first region (FR) and the second region (SR). However, a diffusion suppression part (EP) that suppresses diffusion of metal ions into the channel part (CP) inserted between the first and second regions (FR, SR) is formed, and the channel part (CP) It is possible to prevent the length from being shortened and the channel portion (CP) from becoming conductive.
表示基板
図１２は、本発明の一実施の形態に係る表示基板の構成を示す断面図である。
Display Substrate FIG. 12 is a cross-sectional view showing a configuration of a display substrate according to an embodiment of the present invention.
図１２を参照すると、本実施の形態に係る表示基板は、基板（Ｓ）、薄膜トランジスタ（ＴＲ）及び映像を表示するための画素（ｐｉｘｅｌ：Ｐ）を含む。基板（Ｓ）は、硝子基板と類似の光透過率を持つ透明な基板である。基板（Ｓ）上には指定された時間の間、指定された信号を画素（Ｐ）で伝達するための薄膜トランジスタ（ＴＲ）が配置される。薄膜トランジスタ（ＴＲ）は、半導体パターン（ＳＰ）、第１絶縁膜パターン（ＦＩＬＰ）、ゲート電極（ＧＥ）、第２絶縁膜パターン（ＳＩＬＰ）、ソース電極（ＳＥ）、ドレーン電極（ＤＥ）及び保護膜（ＰＬ）を含む。ポリシリコンで形成された半導体パターン（ＳＰ）は、平面で見た時、直方体ドッグ−ボーン（ｄｏｇ−ｂｏｎｅ）形状であり、半導体パターン（ＳＰ）は半導体パターン部（ＳＰＰ）及び半導体パターン部（ＳＰＰ）から突出された拡散抑制部（ＥＰ）を含む。 Referring to FIG. 12, the display substrate according to the present embodiment includes a substrate (S), a thin film transistor (TR), and a pixel (pixel: P) for displaying an image. The substrate (S) is a transparent substrate having a light transmittance similar to that of the glass substrate. A thin film transistor (TR) is disposed on the substrate (S) for transmitting a designated signal by the pixel (P) for a designated time. The thin film transistor (TR) includes a semiconductor pattern (SP), a first insulating film pattern (FILP), a gate electrode (GE), a second insulating film pattern (SILP), a source electrode (SE), a drain electrode (DE), and a protective film. (PL) is included. The semiconductor pattern (SP) formed of polysilicon has a rectangular parallelepiped dog-bone shape when viewed in plan, and the semiconductor pattern (SP) includes the semiconductor pattern portion (SPP) and the semiconductor pattern portion (SPP). ) Including a diffusion suppressing portion (EP) protruding from the above.
外部電圧の印加／遮断に従って導電性又は非導電性特性を持つ半導体パターン部（ＳＰＰ）は、半導体パターン部（ＳＰＰ）の第１端部に形成された第１領域（ＦＲ）と、第１端部と対向する第２端部（ＳＲ）に形成された第２領域（ＳＲ）と、第１及び第２領域（ＦＲ、ＳＲ）の間に挿入されたチャンネル部（ＣＰ）を含む。 A semiconductor pattern portion (SPP) having conductive or non-conductive characteristics according to application / cutoff of an external voltage includes a first region (FR) formed at a first end of the semiconductor pattern portion (SPP), and a first end. A second region (SR) formed at the second end (SR) facing the region, and a channel region (CP) inserted between the first and second regions (FR, SR).
本実施の形態では、第１領域（ＦＲ）及び第２領域（ＳＲ）には、ｎ型又はｐ型不純物が注入され、第１及び第２領域（ＦＲ、ＳＲ）に対応する半導体パターン部（ＳＰＰ）は導電特性を持つ。この時、ストレージ電極（ＳｔＥ）は、前記拡散抑制部（ＥＰ）上部に配置され、不純物の注入の時、前記拡散抑制部（ＥＰ）に不純物が注入されないように働く。 In the present embodiment, n-type or p-type impurities are implanted into the first region (FR) and the second region (SR), and the semiconductor pattern portion (corresponding to the first and second regions (FR, SR)) ( SPP) has conductive properties. At this time, the storage electrode (StE) is disposed on the diffusion suppression unit (EP) and functions to prevent impurities from being injected into the diffusion suppression unit (EP) when the impurities are implanted.
また、本実施の形態では、保護膜（ＰＬ）形成の後、保護膜の中に含まれた水素をとり除くための熱処理工程を実施しても、前記ソース／ドレーン電極（ＳＥ、ＤＥ）から金属イオン又は金属原子が前記拡散抑制部（ＥＰ）で大部分拡散してチャンネル部（ＣＰ）が狭くなることを保護することができる。 In the present embodiment, the metal from the source / drain electrodes (SE, DE) can be obtained even if a heat treatment step for removing hydrogen contained in the protective film is performed after the protective film (PL) is formed. It can be prevented that ions or metal atoms are mostly diffused by the diffusion suppressing part (EP) and the channel part (CP) becomes narrow.
一方、第１領域（ＦＲ）及び第２領域（ＳＲ）の間に挿入されたチャンネル部（ＣＰ）は、外部電圧の印加／遮断に従って半導体特性を持つ。拡散抑制部（ＥＰ）は、半導体パターン部（ＳＰＰ）の側面から基板（Ｓ）に沿って所定の長さに突出される。拡散抑制部（ＥＰ）は、半導体パターン部（ＳＰＰ）の第１領域（ＦＲ）及び第２領域（ＳＲ）にそれぞれ電気的に接続されるソース電極（ＳＥ）及びドレーン電極（ＤＥ）から金属イオンが半導体パターン部（ＳＰＰ）のチャンネル部（ＣＰ）へ拡散することを抑制する。 On the other hand, the channel portion (CP) inserted between the first region (FR) and the second region (SR) has semiconductor characteristics according to application / cutoff of an external voltage. The diffusion suppressing part (EP) protrudes from the side surface of the semiconductor pattern part (SPP) to a predetermined length along the substrate (S). The diffusion suppressing portion (EP) is formed of metal ions from the source electrode (SE) and the drain electrode (DE) that are electrically connected to the first region (FR) and the second region (SR) of the semiconductor pattern portion (SPP), respectively. Is prevented from diffusing into the channel portion (CP) of the semiconductor pattern portion (SPP).
拡散抑制部（ＥＰ）は、半導体パターン部（ＳＰＰ）の側面から基板（Ｓ）に沿って突出（又は延長）している。また、拡散抑制部（ＥＰ）は、平面上で見た時、ピン（ｐｉｎ）形状である。さらに、ピン形状の拡散抑制部（ＥＰ）は、少なくとも３個が平行にフォーク（ｆｏｒｋ）形状に配置される。 The diffusion suppressing portion (EP) protrudes (or extends) along the substrate (S) from the side surface of the semiconductor pattern portion (SPP). Further, the diffusion suppressing part (EP) has a pin shape when viewed on a plane. Further, at least three pin-shaped diffusion suppression portions (EP) are arranged in a fork shape in parallel.
拡散抑制部（ＥＰ）は、ソース電極（ＳＥ）及びドレーン電極（ＤＥ）の両方に形成することができる。また、拡散抑制部（ＥＰ）は、ソ−ス電極（ＳＥ）にだけ選択的に形成することができる。あるいは、拡散抑制部（ＥＰ）は、ドレーン電極（ＤＥ）にだけ選択的に形成することができる。 The diffusion suppressing part (EP) can be formed on both the source electrode (SE) and the drain electrode (DE). Further, the diffusion suppressing portion (EP) can be selectively formed only on the source electrode (SE). Alternatively, the diffusion suppressing part (EP) can be selectively formed only on the drain electrode (DE).
図１２において、拡散抑制部（ＥＰ）は、ドレーン電極（ＤＥ）と接続された半導体パターン部（ＳＰＰ）の第２領域（ＳＲ）から突出（又は延長）している。 In FIG. 12, the diffusion suppression part (EP) protrudes (or extends) from the second region (SR) of the semiconductor pattern part (SPP) connected to the drain electrode (DE).
拡散抑制部（ＥＰ）は、金属イオンがより効率的に拡散するように、直方体形状を持つ半導体パターン部（ＳＰＰ）の長手方向と平行な方向に突出することができる。あるいは、拡散抑制部（ＥＰ）は、半導体パターン部（ＳＰＰ）に関して放射状に形成することができる。 The diffusion suppressing part (EP) can protrude in a direction parallel to the longitudinal direction of the semiconductor pattern part (SPP) having a rectangular parallelepiped shape so that the metal ions diffuse more efficiently. Alternatively, the diffusion suppressing part (EP) can be formed radially with respect to the semiconductor pattern part (SPP).
図１２を再び参照すると、第１絶縁膜パターン（ＦＩＬＰ）は基板（Ｓ）上に形成され、半導体パターン（ＳＰ）は第１絶縁膜パターン（ＦＩＬＰ）によって覆われ、ゲート電極（ＧＥ）は第１絶縁膜パターン（ＦＩＬＰ）上に形成される。第２絶縁膜パターン（ＳＩＬＰ）は第１絶縁膜パターン（ＦＩＬＰ）上に形成され、ゲート電極（ＧＥ）が覆われる。ソース電極（ＳＥ）は、コンタクトホールを通じて第１領域（ＦＲ）と電気的に接続される。ドレーン電極（ＤＥ）は、他のコンタクトホールを通じて第２領域（ＳＲ）と電気的に接続される。画素（Ｐ）は、ドレーン電極（ＤＥ）と、保護膜（ＰＬ）を間に置いて電気的に接続される。 Referring to FIG. 12 again, the first insulating film pattern (FILP) is formed on the substrate (S), the semiconductor pattern (SP) is covered with the first insulating film pattern (FILP), and the gate electrode (GE) is formed on the first electrode. One insulating film pattern (FILP) is formed. The second insulating film pattern (SILP) is formed on the first insulating film pattern (FILP) and covers the gate electrode (GE). The source electrode (SE) is electrically connected to the first region (FR) through the contact hole. The drain electrode (DE) is electrically connected to the second region (SR) through another contact hole. The pixel (P) is electrically connected with a drain electrode (DE) and a protective film (PL) in between.
画素（Ｐ）は、ドレーン電極（ＤＥ）に接続された第１電極（Ｍ１）を含む。例えば、画素（Ｐ）で使用される第１電極（Ｍ１）は、透明電極である。第１電極（Ｍ１）として使用できる物質の例としては、酸化錫インジウム（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、酸化亜鉛インジウム（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）又はアモルファス酸化錫インジウム（ａｍｏｒｐｈｏｕｓ Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ａ−ＩＴＯ）がある。 The pixel (P) includes a first electrode (M1) connected to the drain electrode (DE). For example, the first electrode (M1) used in the pixel (P) is a transparent electrode. Examples of materials that can be used as the first electrode (M1) include indium tin oxide (ITO), indium zinc oxide (IZO), and amorphous indium tin oxide (a-ITO). )
さらに、画素（Ｐ）は、第１電極（Ｍ１）上に形成された有機発光層（ＯＬ）及び第２電極（Ｍ２）をさらに含む。有機発光層（ＯＬ）は、第１電極（Ｍ１）及び第２電極（Ｍ２）によって供給された電流によって光を発生する。本実施の形態では、第２電極（Ｍ２）は、仕事関数が低い金属、例えば、アルミニウムや、アルミニウム合金を使用することができる。 Further, the pixel (P) further includes an organic light emitting layer (OL) and a second electrode (M2) formed on the first electrode (M1). The organic light emitting layer (OL) generates light by the current supplied by the first electrode (M1) and the second electrode (M2). In the present embodiment, a metal having a low work function, such as aluminum or an aluminum alloy, can be used for the second electrode (M2).
図１３は、本発明の他の実施の形態に係る表示基板の構成を示す断面図である。図１３において、下部基板上には第１電極を含む画素電極（Ｐ）が形成され、これと対向するように上部基板上には第２電極が形成されている。 FIG. 13 is a cross-sectional view showing a configuration of a display substrate according to another embodiment of the present invention. In FIG. 13, a pixel electrode (P) including a first electrode is formed on the lower substrate, and a second electrode is formed on the upper substrate so as to face the pixel electrode (P).
前記画素電極（Ｐ）と第２電極（ＣＥ）は透明性導電物質であるＩＴＯ金属を使用して形成し、前記画素電極（Ｐ）が形成された下部基板と対向するように配置された上部基板（Ｓ）上にはカラーフィルター層（Ｒ、Ｇ、Ｂ）とブラックマットリックス（Ｂ）を形成している。また、前記下部基板と上部基板の間には液晶層（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｌａｙｅｒ）が挿入されている。 The pixel electrode (P) and the second electrode (CE) are formed using ITO metal, which is a transparent conductive material, and are arranged to face the lower substrate on which the pixel electrode (P) is formed. On the substrate (S), a color filter layer (R, G, B) and a black matrix (B) are formed. In addition, a liquid crystal layer is inserted between the lower substrate and the upper substrate.
前記図１３の下部基板は前記図１２の基板と類似しているので、同一の符号は同一の物質層であり、詳細な説明は省略する。区別される画素電極（Ｐ）は透明性金属から成るＩＴＯ又はＩＺＯにより形成している。前記画素電極（Ｐ）は保護膜（ＰＬ）に形成されたコンタクトホールを通じてドレーン電極（ＤＥ）と電気的に接続された構造になっている。 Since the lower substrate of FIG. 13 is similar to the substrate of FIG. 12, the same reference numerals are the same material layers, and detailed description thereof is omitted. The pixel electrode (P) to be distinguished is formed of ITO or IZO made of a transparent metal. The pixel electrode (P) is electrically connected to the drain electrode (DE) through a contact hole formed in the protective film (PL).
本実施の形態では、液晶層の両側に配置された第１電極及び第２電極は透明電極である。 In the present embodiment, the first electrode and the second electrode arranged on both sides of the liquid crystal layer are transparent electrodes.
ＴＲ 薄膜トランジスタ、ＳＰ 半導体パターン、ＳＰＰ 半導体パターン部、ＥＰ 拡散抑制部、ＦＲ 第１領域（ソース領域）、ＳＲ 第２領域（ドレーン領域）、ＣＰ チャンネル部（チャンネル領域）、ＦＩＬＰ 第１絶縁膜パターン、ＧＥ ゲート電極、ＳＩＬＰ 第２絶縁膜パターン、ＩＩＬＰ 層間絶縁膜パターン、ＳＥ ソース電極、ＤＥ ドレーン電極。 TR thin film transistor, SP semiconductor pattern, SPP semiconductor pattern portion, EP diffusion suppressing portion, FR first region (source region), SR second region (drain region), CP channel portion (channel region), FILP first insulating film pattern, GE gate electrode, SILP second insulating film pattern, IILP interlayer insulating film pattern, SE source electrode, DE drain electrode.
Claims (7)
前記半導体膜をパターニングしてソース領域、ドレイン領域、チャンネル領域及びチャンネル領域金属流入減少部を含む半導体パターンを形成する工程と、
前記半導体パターン上に第１絶縁膜を形成する工程と、
前記第１絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極上に第２絶縁膜を形成する工程と、
前記第１及び第２絶縁膜をパターニングして前記半導体パターンのソース領域及びドレイン領域を開口するコンタクトホールをそれぞれ持つ第１及び第２絶縁膜パターンを形成する工程と、
前記第２絶縁膜パターン上にソース電極及びドレイン電極を形成する工程とを含み、
前記ソース電極は、前記ソース領域と接触するとともに、前記ドレイン電極は、前記ドレイン領域と接触し、
前記チャンネル領域金属流入減少部は、前記半導体パターンの側面から前記基板に沿って前記半導体パターンの外側に延長され、前記ソース領域またはドレイン領域の側面、いずれか１つに形成されたり、前記ソース領域及びドレイン領域の側面の両方に形成され、かつ前記ソース電極または前記ドレイン電極から発生された金属イオンまたは金属原子を含む金属物質の一部を拡散させ前記チャンネル領域への金属物質の流入を減少させ、かつ前記半導体パターンの長さ方向と平行方向に延長され、かつ、前記チャンネル領域金属流入減少部は少なくともソース領域及びドレイン領域のどちらかにおいて少なくとも２つ形成されている
ことを特徴とする薄膜トランジスタの製造方法。 Forming a semiconductor film on the substrate;
Patterning the semiconductor film to form a semiconductor pattern including a source region, a drain region, a channel region, and a channel region metal inflow reduction portion;
Forming a first insulating film on the semiconductor pattern;
Forming a gate electrode on the first insulating film;
Forming a second insulating film on the gate electrode;
Patterning the first and second insulating films to form first and second insulating film patterns having contact holes that open source and drain regions of the semiconductor pattern, respectively.
Forming a source electrode and a drain electrode on the second insulating film pattern,
The source electrode is in contact with the source region, and the drain electrode is in contact with the drain region;
The channel region metal inflow decreasing portion extends from the side surface of the semiconductor pattern to the outside of the semiconductor pattern along the substrate, and is formed on any one of the side surfaces of the source region or the drain region. And a part of a metal material including metal ions or metal atoms generated from both the source electrode and the drain electrode and diffused into the channel region to reduce the inflow of the metal material to the channel region. The thin film transistor is extended in a direction parallel to the length direction of the semiconductor pattern, and at least two of the channel region metal inflow reduction portions are formed in at least one of the source region and the drain region. Production method.
ことを特徴とする請求項１記載の薄膜トランジスタの製造方法。 The method of manufacturing a thin film transistor according to claim 1, further comprising a step of implanting impurities into the source region and the drain region of the semiconductor pattern.
前記第１基板上に形成され、半導体パターン、前記半導体パターンのチャンネル領域に対応して配置されたゲート電極、前記半導体パターンのソース領域に電気的に接続されたソース電極及び前記半導体パターンのドレイン領域に電気的に接続されたドレイン電極を有する薄膜トランジスタと、
前記半導体パターンに含まれ、前記第１基板に沿って延長され、前記ソース電極又は前記ドレイン電極から発生するイオンまたは金属原子を含む金属物質の一部を拡散させて前記チャンネル領域への金属物質の流入を減少させるために形成されるチャンネル領域金属流入減少部とを含み、
前記チャンネル領域金属流入減少部は、前記半導体パターンの側面から前記第１基板に沿って前記半導体パターンの外側に延長され、前記ソース領域またはドレイン領域の側面、いずれか１つに形成されたり、前記ソース領域及びドレイン領域の側面の両方に形成され、かつ前記ソース電極または前記ドレイン電極から発生された金属イオンまたは金属原子を含む金属物質の一部を拡散させ前記チャンネル領域への金属物質の流入を減少させ、かつ前記半導体パターンの長さ方向と平行方向に延長され、かつ、前記チャンネル領域金属流入減少部は少なくともソース領域及びドレイン領域のどちらかにおいて少なくとも２つ形成されている
ことを特徴とする表示基板。 A first substrate;
A semiconductor pattern formed on the first substrate; a gate electrode disposed corresponding to a channel region of the semiconductor pattern; a source electrode electrically connected to a source region of the semiconductor pattern; and a drain region of the semiconductor pattern A thin film transistor having a drain electrode electrically connected to
A portion of the metal material that is included in the semiconductor pattern, extends along the first substrate, and includes ions or metal atoms generated from the source electrode or the drain electrode to diffuse the metal material into the channel region. A channel region metal inflow reduction portion formed to reduce inflow,
The channel region metal inflow decreasing portion extends from the side surface of the semiconductor pattern to the outside of the semiconductor pattern along the first substrate, and is formed on any one of the side surfaces of the source region or the drain region. A part of the metal material including metal ions or metal atoms formed on both sides of the source region and the drain region and generated from the source electrode or the drain electrode is diffused to flow the metal material into the channel region. The channel region metal inflow decreasing portion is formed in at least two of at least one of the source region and the drain region, and is extended in a direction parallel to the length direction of the semiconductor pattern. Display board.
ことを特徴とする請求項３記載の表示基板。 Has a pixel structure having a first electrode in contact with the drain electrode or the source electrode, the first electrode is a display according to claim 3, characterized in that it consists of a transparent conductive material substrate.
ことを特徴とする請求項４記載の表示基板。 The display substrate according to claim 4 , wherein the pixel structure further includes an organic light emitting layer formed on the first electrode and a second electrode formed on the organic light emitting layer.
前記第２基板は、前記第１基板上のドレイン電極と接続された第１電極、前記第２基板上の第２電極及び前記第１基板と前記第２基板の間に挿入された液晶層を有する
ことを特徴とする請求項３記載の表示基板。 A second substrate facing the first substrate;
The second substrate includes a first electrode connected to a drain electrode on the first substrate, a second electrode on the second substrate, and a liquid crystal layer inserted between the first substrate and the second substrate. The display substrate according to claim 3 , wherein the display substrate is provided.
ことを特徴とする請求項６記載の表示基板。 The display substrate according to claim 6 , wherein the second substrate further includes a color filter layer and a black matrix.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20060043247 | 2006-05-15 | ||
| KR10-2006-0043247 | 2006-05-15 | ||
| KR10-2006-0088989 | 2006-09-14 | ||
| KR1020060088989A KR20070110761A (en) | 2006-05-15 | 2006-09-14 | Thin film transistor, method of manufacturing the thin film transistor, and display substrate having the thin film transistor |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006264772A Division JP4713433B2 (en) | 2006-05-15 | 2006-09-28 | Thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011061212A JP2011061212A (en) | 2011-03-24 |
| JP5181007B2 true JP5181007B2 (en) | 2013-04-10 |
Family
ID=38976537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010219782A Active JP5181007B2 (en) | 2006-05-15 | 2010-09-29 | Thin film transistor manufacturing method and display substrate |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP5181007B2 (en) |
| KR (1) | KR20070110761A (en) |
| CN (1) | CN100573916C (en) |
| TW (1) | TWI322506B (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101944919B1 (en) * | 2012-05-08 | 2019-02-08 | 삼성디스플레이 주식회사 | Organic light emitting display device and manufacturing method thereof |
| KR102077123B1 (en) * | 2018-01-16 | 2020-02-13 | 국민대학교산학협력단 | Carbon nanotube network thin film transistor and manufacturing method thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0667207A (en) * | 1992-08-20 | 1994-03-11 | Seiko Epson Corp | Liquid crystal display device |
| KR100617031B1 (en) * | 2003-12-30 | 2006-08-30 | 엘지.필립스 엘시디 주식회사 | Trans-reflective liquid crystal display device and method for fabricating the same |
-
2006
- 2006-09-14 KR KR1020060088989A patent/KR20070110761A/en not_active Application Discontinuation
- 2006-10-27 CN CNB2006101498787A patent/CN100573916C/en active Active
- 2006-11-01 TW TW095140453A patent/TWI322506B/en active
-
2010
- 2010-09-29 JP JP2010219782A patent/JP5181007B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011061212A (en) | 2011-03-24 |
| TW200746433A (en) | 2007-12-16 |
| KR20070110761A (en) | 2007-11-20 |
| TWI322506B (en) | 2010-03-21 |
| CN100573916C (en) | 2009-12-23 |
| CN101075642A (en) | 2007-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10068932B2 (en) | Display device | |
| US6936847B2 (en) | Display device with an improved contact hole arrangement for contacting a semiconductor layer through an insulation film | |
| TWI401802B (en) | Thin film transistor plate and method of fabricating the same | |
| US7387920B2 (en) | Method of manufacturing thin film transistor array panel | |
| KR101970560B1 (en) | Organic light emitting display device and method for fabricating the same | |
| US7833846B1 (en) | Array substrate and method of fabricating the same | |
| KR100847661B1 (en) | Method of manufacturing semiconductor device | |
| JP2004253511A (en) | Display apparatus | |
| JP2019169606A (en) | Active matrix substrate and method of manufacturing the same | |
| KR20170045423A (en) | Thin film transistor array panel and method for manufacturing the same | |
| KR100307457B1 (en) | Method for manufacturing Thin Film Transistor | |
| KR100913794B1 (en) | Organic Lighting Emitting Diode Display Device and Method for Fabricating of the same | |
| KR101246790B1 (en) | Array substrate and method of fabricating the same | |
| JP5181007B2 (en) | Thin film transistor manufacturing method and display substrate | |
| KR100796592B1 (en) | Thin film transistor and method for fabricating the same | |
| KR20120032273A (en) | Organic light emitting diode display and manufacturing method thereof | |
| JP4713433B2 (en) | Thin film transistor | |
| CN113889489A (en) | Array substrate, preparation method thereof and display device | |
| KR101998124B1 (en) | Array substrate and method of fabricating the same | |
| JP2003307725A (en) | Liquid crystal display device and manufacturing method therefor | |
| KR101123513B1 (en) | TFT and fabrication method thereof | |
| KR102092544B1 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR101018752B1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR100923054B1 (en) | Display pixel and method for fabricating thereof | |
| KR20230102610A (en) | Display apparatus having thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120208 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121024 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130111 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5181007 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |