KR101970560B1 - Organic light emitting display device and method for fabricating the same - Google Patents

Organic light emitting display device and method for fabricating the same Download PDF

Info

Publication number
KR101970560B1
KR101970560B1 KR1020120119615A KR20120119615A KR101970560B1 KR 101970560 B1 KR101970560 B1 KR 101970560B1 KR 1020120119615 A KR1020120119615 A KR 1020120119615A KR 20120119615 A KR20120119615 A KR 20120119615A KR 101970560 B1 KR101970560 B1 KR 101970560B1
Authority
KR
South Korea
Prior art keywords
electrode
oxide semiconductor
semiconductor layer
layer
gate insulating
Prior art date
Application number
KR1020120119615A
Other languages
Korean (ko)
Other versions
KR20130092364A (en
Inventor
김민주
정호영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to JP2012272419A priority Critical patent/JP5465311B2/en
Priority to US13/725,537 priority patent/US9059432B2/en
Priority to CN201210560786.3A priority patent/CN103247659B/en
Publication of KR20130092364A publication Critical patent/KR20130092364A/en
Application granted granted Critical
Publication of KR101970560B1 publication Critical patent/KR101970560B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Abstract

본 발명은 산화물 반도체층 동시에 형성된 제 1 전극을 열 처리(Annealing)하여 제 1 전극의 일 함수(Work Function)를 조절함으로써, 제 1 전극과 유기 발광층 사이의 기능층들을 제거하여 제조 공정이 단순화된 유기 발광 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 유기 발광 표시 장치는 기판과; 상기 기판 상에 형성된 차광막; 상기 차광막을 덮도록 상기 기판 전면에 형성된 버퍼층; 상기 버퍼층 상에 형성되며, 소스 영역, 드레인 영역, 상기 소스 영역 및 드레인 영역 사이의 채널 영역을 가지는 산화물 반도체층; 상기 버퍼층 상에 형성된 제 1 전극; 상기 산화물 반도체층의 채널 영역 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 게이트 전극; 상기 게이트 절연막 및 게이트 전극을 덮는 층간 절연막; 상기 산화물 반도체층의 소스 영역과 접속된 소스 전극; 상기 산화물 반도체층의 드레인 영역 및 상기 제1 전극과 접속되는 드레인 전극; 및 상기 소스, 드레인 전극을 덮도록 형성되며, 상기 제 1 전극의 일부 영역을 노출시키도록 형성된 보호막을 포함한다.The present invention is characterized in that the first electrode formed simultaneously with the oxide semiconductor layer is annealed to adjust the work function of the first electrode so that the functional layers between the first electrode and the organic light emitting layer are removed, The present invention relates to an organic light emitting display and a method of manufacturing the same. A light shielding film formed on the substrate; A buffer layer formed on the entire surface of the substrate to cover the light-shielding film; An oxide semiconductor layer formed on the buffer layer, the oxide semiconductor layer having a source region, a drain region, and a channel region between the source region and the drain region; A first electrode formed on the buffer layer; A gate insulating layer formed on the channel region of the oxide semiconductor layer; A gate electrode formed on the gate insulating film; An interlayer insulating film covering the gate insulating film and the gate electrode; A source electrode connected to a source region of the oxide semiconductor layer; A drain electrode connected to the drain region of the oxide semiconductor layer and the first electrode; And a protective layer covering the source and drain electrodes and exposing a portion of the first electrode.

Description

유기 발광 표시 장치 및 이의 제조 방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}Technical Field [0001] The present invention relates to an organic light emitting diode (OLED) display device and a method of manufacturing the same,

본 발명은 유기 발광 표시 장치에 관한 것으로, 특히, 제조 공정을 단순화할 수 있는 유기 발광 표시 장치 및 이의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display, and more particularly, to an organic light emitting display and a method of manufacturing the same.

다양한 정보를 화면으로 구현하는 영상 표시 장치는 정보 통신 시대의 핵심 기술로, 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 공간성, 편리성의 추구로 구부릴 수 있는 플렉시블 디스플레이가 요구되면서 평판 표시 장치로 유기 발광층의 발광량을 제어하는 유기 발광 표시 장치가 근래에 각광받고 있다.The image display device that implements various information on the screen is a key technology in the era of information and communication, and it is progressing in the direction of being thinner, lighter, more portable, but higher performance. An organic light emitting display device which controls the amount of light emitted from the organic light emitting layer by using a flat panel display device has recently been spotlighted as a flexible display capable of bending due to space and convenience.

유기 발광 표시 장치는 기판 상에 형성된 박막 트랜지스터 어레이부와, 박막 트랜지스터 어레이부 상에 위치하는 유기 발광 셀 및 유기 발광 셀을 외부로부터 격리시키기 위한 글래스 캡을 포함한다. 유기 발광 표시 장치는 유기 발광층 양단에 형성된 음극 및 양극에 전계를 가하여 유기 발광층 내에 전자와 정공을 주입 및 전달시켜 서로 결합할 때의 결합 에너지에 의해 발광되는 전계 발광 현상을 이용하며, 유기 발광층에서 쌍을 이룬 전자와 정공은 여기상태로부터 기저상태로 떨어지면서 발광한다.The organic light emitting display includes a thin film transistor array part formed on a substrate, an organic light emitting cell located on the thin film transistor array part, and a glass cap for isolating the organic light emitting cell from the outside. The organic light emitting display utilizes an electroluminescent phenomenon in which an electric field is applied to the cathode and the anode formed at both ends of the organic light emitting layer to emit light by the binding energy when electrons and holes are injected into and transported from the organic light emitting layer, Electrons and holes emitted from the excited state fall from the excited state to the ground state.

구체적으로, 유기 발광 표시 장치는 게이트 배선과 데이터 배선이 교차하여 정의된 화소 영역에 배열된 복수개의 서브 픽셀을 구비한다. 서브 픽셀 각각은 게이트 배선에 게이트 펄스가 공급될 때 데이터 배선으로부터의 데이터 신호를 공급받아 데이터 신호에 상응하는 빛을 발생시킨다. 이 때, 각 서브 픽셀은 기판 상에 형성된 박막 트랜지스터와, 박막 트랜지스터와 접속된 유기 발광 셀을 포함한다.Specifically, the organic light emitting display device has a plurality of subpixels arranged in a pixel region defined by intersecting gate wirings and data wirings. Each of the subpixels receives a data signal from the data line when a gate pulse is supplied to the gate line, and generates light corresponding to the data signal. At this time, each sub-pixel includes a thin film transistor formed on a substrate and an organic light emitting cell connected to the thin film transistor.

도 1은 일반적인 유기 발광 표시 장치의 단면도로, 도 1을 참조하여 일반적인 유기 발광 표시 장치의 제조 방법을 설명하면 다음과 같다.FIG. 1 is a cross-sectional view of a general organic light emitting display device. Referring to FIG. 1, a general method of manufacturing an organic light emitting display device is described below.

도 1과 같이, 일반적인 유기 발광 표시 장치는 기판(10) 상에 형성된 박막 트랜지스터와, 박막 트랜지스터와 접속되며, 제 1 전극(18), 유기 발광층(미도시) 및 유기 발광층(미도시) 상에 형성된 제 2 전극(미도시)을 포함하는 유기 발광 셀을 포함한다.1, a general organic light emitting display device includes a thin film transistor formed on a substrate 10 and a thin film transistor connected to the first electrode 18, an organic light emitting layer (not shown) and an organic light emitting layer (not shown) And an organic light emitting cell including a second electrode (not shown).

구체적으로, 기판(10) 상에는 제 1 마스크를 이용하여 차광막(11)이 형성되고, 차광막(11)을 덮도록 버퍼층(12)이 형성된다. 그리고, 버퍼층(12) 상에 제 2 마스크를 이용하여 산화물 반도체층(13)이 형성되고, 산화물 반도체층(13) 상에 제 3 마스크를 이용하여 게이트 절연막(14)과 게이트 전극(14a)이 차례로 적층된다.Specifically, a light shielding film 11 is formed on the substrate 10 using a first mask, and a buffer layer 12 is formed so as to cover the light shielding film 11. An oxide semiconductor layer 13 is formed on the buffer layer 12 using a second mask and a gate insulating film 14 and a gate electrode 14a are formed on the oxide semiconductor layer 13 using a third mask Respectively.

그리고, 제 4 마스크를 이용하여 게이트 전극(14a)을 덮도록 형성된 층간 절연막(15)은 산화물 반도체층(13)의 양측 가장자리를 노출시키며, 제 5 마스크를 이용하여 노출된 산화물 반도체층(13)의 양측 가장자리와 접속되도록 소스, 드레인 전극(16a, 16b)이 형성된다. 제 6 마스크를 이용하여 층간 절연막(15) 상에 형성되는 보호막(17)은 드레인 전극(16b)을 노출시킨다.The interlayer insulating film 15 formed so as to cover the gate electrode 14a using the fourth mask exposes both side edges of the oxide semiconductor layer 13 and exposes the exposed oxide semiconductor layer 13 using the fifth mask. The source and drain electrodes 16a and 16b are formed so as to be connected to both side edges of the source and drain electrodes 16a and 16b. The protective film 17 formed on the interlayer insulating film 15 using the sixth mask exposes the drain electrode 16b.

제 7 마스크를 이용하여 보호막(17) 상에 형성된 제 1 전극(18)은 노출된 드레인 전극(16b)과 접속되고, 제 1 전극(18) 상에는 제 8 마스크를 이용하여 뱅크 절연막(19)이 형성되어 서브 픽셀의 발광 영역과 비 발광 영역을 정의한다. 또한, 도시하지는 않았으나, 노출된 제 1 전극(18) 상에 유기 발광층이 형성되고, 유기 발광층을 덮도록 제 2 전극이 더 형성된다.The first electrode 18 formed on the protective film 17 using the seventh mask is connected to the exposed drain electrode 16b and the bank insulating film 19 is formed on the first electrode 18 using the eighth mask To define a light emitting region and a non-light emitting region of the subpixel. Further, although not shown, an organic light emitting layer is formed on the exposed first electrode 18, and a second electrode is further formed to cover the organic light emitting layer.

즉, 상기와 같은 일반적인 유기 발광 표시 장치는 뱅크 절연막(19)까지 8 마스크를 이용하여 제조되므로, 제조 비용 및 공정 시간이 증가한다.That is, since the general organic light emitting display device as described above is manufactured using 8 masks up to the bank insulating film 19, the manufacturing cost and the process time are increased.

본 발명은 상기와 문제점을 해결하기 위해 안출한 것으로, 산화물 반도체층과 제 1 전극을 동시에 형성하고 뱅크 절연막을 제거하여 마스크 수를 줄이고, 제 1 전극의 일 함수(Work Function)를 조절하여 제조 공정을 단순화하고 제조 비용을 절감할 수 있는 유기 발광 표시 장치 및 이의 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned problems, and it is an object of the present invention to provide a method of manufacturing a semiconductor device, which comprises forming an oxide semiconductor layer and a first electrode simultaneously, removing a bank insulating film, And to provide a method for manufacturing the organic light emitting display device.

상기와 같은 목적을 달성하기 위한 본 발명의 유기 발광 표시 장치는 기판과; 상기 기판 상에 형성된 차광막; 상기 차광막을 덮도록 상기 기판 전면에 형성된 버퍼층; 상기 버퍼층 상에 형성되며, 소스전극과 접속되는 소스 영역, 드레인전극과 접속되는 드레인 영역, 상기 소스 영역 및 드레인 영역 사이의 채널 영역을 가지는 산화물 반도체층; 상기 버퍼층 상에 형성된 제 1 전극; 상기 산화물 반도체층의 채널 영역 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 게이트 전극; 상기 게이트 절연막 및 게이트 전극을 덮는 층간 절연막; 상기 산화물 반도체층의 소스 영역과 접속된 소스 전극; 상기 산화물 반도체층의 드레인 영역 및 상기 제1 전극과 접속되는 드레인 전극; 및 상기 소스, 드레인 전극을 덮도록 형성되며, 상기 제 1 전극의 일부 영역을 노출시키도록 형성된 보호막을 포함한다. According to an aspect of the present invention, there is provided an OLED display including: a substrate; A light shielding film formed on the substrate; A buffer layer formed on the entire surface of the substrate to cover the light-shielding film; An oxide semiconductor layer formed on the buffer layer, the oxide semiconductor layer having a source region connected to the source electrode, a drain region connected to the drain electrode, and a channel region between the source region and the drain region; A first electrode formed on the buffer layer; A gate insulating layer formed on the channel region of the oxide semiconductor layer; A gate electrode formed on the gate insulating film; An interlayer insulating film covering the gate insulating film and the gate electrode; A source electrode connected to a source region of the oxide semiconductor layer; A drain electrode connected to the drain region of the oxide semiconductor layer and the first electrode; And a protective layer covering the source and drain electrodes and exposing a portion of the first electrode.

여기서, 상기 산화물 반도체층은 상기 차광막과 중첩되며, 상기 차광막의 폭이 상기 산화물 반도체층의 폭보다 큰 것을 특징으로 한다.Here, the oxide semiconductor layer overlaps with the light-shielding film, and the width of the light-shielding film is larger than the width of the oxide semiconductor layer.

그리고, 상기 보호막을 통해 노출된 상기 제 1 전극의 일함수는 상기 산화물 반도체층의 일함수보다 큰 것을 특징으로 한다. The work function of the first electrode exposed through the protective film is larger than the work function of the oxide semiconductor layer.

한편, 본 발명에 따른 유기 발광 표시 장치는 상기 제 1 전극과 중첩되도록 상기 기판과 버퍼층 사이에 형성된 반사층을 더 포함하는 것을 특징으로 한다.The OLED display according to the present invention may further include a reflective layer formed between the substrate and the buffer layer so as to overlap with the first electrode.

상기와 같은 목적을 달성하기 위한 본 발명의 유기 발광 표시 장치의 제조 방법은 기판을 마련하는 단계와; 상기 기판 상에 차광막을 형성하는 단계와; 상기 차광막을 덮도록 상기 기판 전면에 버퍼층을 형성하는 단계와; 상기 버퍼층 상에 상기 소스 영역, 드레인 영역 및 상기 소스 및 드레인 영역 사이의 채널 영역을 가지는 산화물 반도체층을 형성하는 단계와; 상기 버퍼층 상에 제 1 전극을 형성하는 단계와; 상기 산화물 반도체층의 상기 채널 영역 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와; 상기 게이트 절연막 및 상기 게이트 전극을 덮도록 층간 절연막을 형성하는 단계와; 상기 산화물 반도체층의 소스 영역과 접속된 소스 전극을 형성하는 단계와; 상기 산화물 반도체층의 드레인 영역 및 상기 제1 전극과 접속된 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극을 덮으며, 상기 제 1 전극의 일부 영역을 노출시키는 보호막을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing an organic light emitting diode display comprising: providing a substrate; Forming a light-shielding film on the substrate; Forming a buffer layer on the entire surface of the substrate so as to cover the light-shielding film; Forming an oxide semiconductor layer having a source region, a drain region, and a channel region between the source and drain regions on the buffer layer; Forming a first electrode on the buffer layer; Forming a gate insulating film on the channel region of the oxide semiconductor layer, and forming a gate electrode on the gate insulating film; Forming an interlayer insulating film so as to cover the gate insulating film and the gate electrode; Forming a source electrode connected to a source region of the oxide semiconductor layer; Forming a drain region of the oxide semiconductor layer and a drain electrode connected to the first electrode; And forming a protective film covering the source and drain electrodes and exposing a part of the first electrode.

여기서, 상기 게이트 절연막과 게이트 전극을 형성하는 단계의 제1 실시 예는 상기 기판 전면 상에 게이트 절연 물질과 게이트 전극 물질을 순차적으로 형성하는 단계와; 상기 채널 영역 상에 제1 포토레지스트 패턴을, 상기 제1 전극 상에 상기 제1 포토레지스트 패턴보다 두께가 얇은 제2 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 마스크로 이용한 식각 공정으로 상기 게이트 전극 물질 및 게이트 절연 물질을 패터닝하여 상기 채널 영역 및 상기 제1 전극 상에 상기 게이트 절연막 및 게이트 전극을 형성하고, 소스 및 드레인 영역을 노출시키는 단계와; 상기 소스 영역 및 드레인 영역을 He , H2 및 N2 중 적어도 어느 하나의 가스를 이용하여 플라즈마 처리하는 단계와; 상기 제2 포토레지스트 패턴이 제거되고 상기 제1 포토레지스트 패턴의 높이가 낮아지도록 상기 제1 및 제2 포토레지스트 패턴을 에싱하는 단계와; 상기 제1 전극 상의 상기 게이트 전극 및 상기 게이트 절연막을 제거하여 상기 제1 전극을 노출시키는 단계와; 상기 채널 영역 상의 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.Here, the first embodiment of the step of forming the gate insulating film and the gate electrode includes sequentially forming a gate insulating material and a gate electrode material on the entire surface of the substrate; Forming a first photoresist pattern on the channel region and a second photoresist pattern having a thickness thinner than the first photoresist pattern on the first electrode; Patterning the gate electrode material and the gate insulating material by an etching process using the photoresist pattern as a mask to form the gate insulating layer and the gate electrode on the channel region and the first electrode and exposing the source and drain regions Wow; The method comprising the steps of plasma treatment to the source region and the drain region using a He, H 2 and N 2 at least one of the gas of; Etching the first and second photoresist patterns so that the second photoresist pattern is removed and the height of the first photoresist pattern is lowered; Removing the gate electrode and the gate insulating film on the first electrode to expose the first electrode; And removing the photoresist pattern on the channel region.

또한, 상기 게이트 절연막과 게이트 전극을 형성하는 단계의 제2 실시 예는 상기 기판 전면 상에 게이트 절연 물질과 게이트 전극 물질을 순차적으로 형성하는 단계와; 상기 채널 영역 상에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 마스크로 이용한 식각 공정으로 상기 게이트 전극 물질 및 게이트 절연 물질을 패터닝하여 상기 채널 영역 상에 게이트 절연막 및 게이트 전극을 형성하고 상기 소스 영역, 드레인 영역 및 제1 전극을 노출시키는 단계와; 상기 소스 영역, 드레인 영역 및 제1 전극을 He , H2 및 N2 중 적어도 어느 하나의 가스를 이용하여 플라즈마 처리하는 단계와; 상기 채널 영역 상의 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.In addition, a second embodiment of the step of forming the gate insulating film and the gate electrode may include sequentially forming a gate insulating material and a gate electrode material on the entire surface of the substrate; Forming a photoresist pattern on the channel region; Patterning the gate electrode material and the gate insulating material by an etching process using the photoresist pattern as a mask to form a gate insulating layer and a gate electrode on the channel region, exposing the source region, the drain region, and the first electrode; ; The method comprising the steps of plasma treatment to the source region, at least one of the drain region and the first electrode He, H 2 and N 2 using one of the gas; And removing the photoresist pattern on the channel region.

또한, 본 발명에 따른 유기 발광 표시 장치의 제조 방법은 상기 보호막을 형성하는 단계 후, 상기 제 1 전극의 일함수가 상기 산화물 반도체층의 일함수보다 커지도록 상기 제 1 전극을 200℃ 내지 300℃의 온도에서 30분 내지 2시간 동안 열 처리하는 단계를 추가로 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing an organic light emitting display, comprising: forming a first electrode on a substrate; forming a first electrode on the first electrode; Lt; RTI ID = 0.0 > 30 minutes < / RTI > to 2 hours.

그리고, 상기 산화물 반도체층은 상기 버퍼층을 사이에 두고 상기 차광막과 중첩되며, 상기 차광막의 폭이 상기 산화물 반도체층의 폭보다 큰 것을 특징으로 한다.The oxide semiconductor layer overlaps the light shielding film with the buffer layer interposed therebetween, and the width of the light shielding film is larger than the width of the oxide semiconductor layer.

또한, 본 발명에 따른 유기 발광 표시 장치의 제조 방법은 상기 제 1 전극과 중첩되도록 상기 기판과 버퍼층 사이에 반사층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of fabricating an organic light emitting diode display, the method including forming a reflective layer between the substrate and the buffer layer so as to overlap the first electrode.

상기와 같은 본 발명의 유기 발광 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.The organic light emitting display of the present invention and the method of manufacturing the same have the following effects.

첫째, 산화물 반도체층과 제 1 전극을 동시에 형성함으로써, 제 1 전극을 형성하기 위한 마스크 수를 1개 절감할 수 있다. 특히, 제 1 전극을 열 처리(Annealing)하여 제 1 전극의 일 함수(Work Function)를 조절할 수 있다. 따라서, 제 1 전극과 유기 발광층 사이의 기능층들을 제거하여도 제 1 전극으로부터 정공이 유기 발광층으로 원활하게 주입되어, 유기 발광 표시 장치의 발광 효율을 향상시킴과 동시에 공정을 단순화하고 제조 비용을 절감할 수 있다.First, by simultaneously forming the oxide semiconductor layer and the first electrode, the number of masks for forming the first electrode can be reduced by one. In particular, the work function of the first electrode can be controlled by annealing the first electrode. Therefore, even if the functional layers between the first electrode and the organic light emitting layer are removed, holes can be smoothly injected from the first electrode into the organic light emitting layer, thereby improving the luminous efficiency of the organic light emitting display device, simplifying the process, can do.

둘째, 소스, 드레인 전극 상에 형성되는 보호막이 서브 픽셀의 발광 영역과 비 발광 영역을 정의하는 뱅크 절연막의 기능을 수행함으로써, 뱅크 절연막을 형성하기 위한 마스크 수를 1개 절감할 수 있다.Second, the protective film formed on the source and drain electrodes performs the function of the bank insulating film which defines the light emitting region and the non-light emitting region of the subpixel, so that the number of masks for forming the bank insulating film can be reduced by one.

도 1은 일반적인 유기 발광 표시 장치의 단면도.
도 2는 본 발명의 유기 발광 표시 장치의 단면도.
도 3은 도 2의 유기 발광 표시 장치가 상부 발광 방식(Top Emission Type)인 경우를 도시한 단면도.
도 4는 본 발명의 유기 발광 표시 장치의 공정 단계를 나타낸 순서도.
도 5a 내지 도 5f는 본 발명의 유기 발광 표시 장치의 공정 단면도.
도 6a 내지 도 6e는 도 5c에 도시된 제3 마스크 공정 및 플라즈마 처리 공정의 제1 실시 예를 구체적으로 설명하기 위한 단면도들.
도 7a 내지 도 7d는 도 5c에 도시된 제3 마스크 공정 및 플라즈마 처리 공정의 제2 실시 예를 구체적으로 설명하기 위한 단면도들.
도 8은 ITZO의 표면 처리 방식에 따른 일 함수(Work Function)의 변화를 나타낸 표.
도 9a는 열 처리(Annealing) 전, 유기 발광 표시 장치의 에너지 준위를 나타낸 단면도.
도 9b는 열 처리(Annealing) 후, 유기 발광 표시 장치의 에너지 준위를 나타낸 단면도.
1 is a sectional view of a general organic light emitting display device.
2 is a cross-sectional view of an organic light emitting display device according to the present invention.
3 is a cross-sectional view illustrating a case where the OLED display of FIG. 2 is a top emission type.
4 is a flowchart showing process steps of an organic light emitting diode display of the present invention.
5A to 5F are process cross-sectional views of an organic light emitting display device according to the present invention.
FIGS. 6A to 6E are cross-sectional views for specifically explaining the first embodiment of the third mask process and the plasma processing process shown in FIG. 5C.
FIGS. 7A to 7D are cross-sectional views specifically illustrating a second embodiment of the third mask process and the plasma processing process shown in FIG. 5C.
8 is a table showing the change of work function according to the surface treatment method of ITZO.
9A is a cross-sectional view showing an energy level of an organic light emitting display device before annealing.
9B is a cross-sectional view showing the energy level of the organic light emitting display device after annealing.

이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings and embodiments.

도 2는 본 발명의 유기 발광 표시 장치의 단면도이며, 도 3은 도 2의 유기 발광 표시 장치가 상부 발광 방식(Top Emission Type)인 경우를 도시한 단면도이다.FIG. 2 is a cross-sectional view of the OLED display of the present invention, and FIG. 3 is a cross-sectional view illustrating the OLED display of FIG. 2 as a top emission type.

도 2와 같이, 기판(100) 상에는 차광막(110)이 형성된다. 차광막(110)은 광을 흡수하여 후술할 산화물 반도체층으로 외부 광이 입사되는 것을 방지하기 위한 것으로, 몰리브덴(Mo) 등과 같은 금속 물질로 형성되거나, 블랙(Black) 계열의 유기 물질로 형성된다. 그리고, 차광막(110)을 덮도록 기판(100) 전면에 버퍼층(120)이 형성된다.As shown in FIG. 2, a light blocking film 110 is formed on the substrate 100. The light blocking film 110 is formed of a metal material such as molybdenum (Mo) or an organic material of a black (black) type in order to prevent external light from being incident on the oxide semiconductor layer, which will be described later, by absorbing light. A buffer layer 120 is formed on the entire surface of the substrate 100 so as to cover the light blocking film 110.

버퍼층(120) 상에는 산화물 반도체층(130)과 제 1 전극(180)이 형성되며, 산화물 반도체층(130)과 제 1 전극(180)은 IGZO, ITZO, IAZO 등과 같은 산화물로 형성된다. 이 때, 산화물 반도체층(130)은 차광막(110)과 중첩되도록 형성되어 외부 광이 산화물 반도체층(130)으로 입사되는 것을 방지할 수 있으며, 산화물 반도체층(130)으로 외부 광이 입사되는 것을 완벽하게 차단하기 위해 차광막(110)의 폭이 산화물 반도체층(130)의 폭보다 큰 것이 바람직하다. 이러한 산화물 반도체층(130)은 소스 전극(160a)과 접속되는 소스 영역(130a)과, 드레인 전극(160b)과 접속되는 드레인 영역(130b)과, 게이트 절연막(140)을 사이에 두고 게이트 전극(140a)과 중첩되는 채널 영역(130c)을 구비한다.The oxide semiconductor layer 130 and the first electrode 180 are formed on the buffer layer 120. The oxide semiconductor layer 130 and the first electrode 180 are formed of oxides such as IGZO, ITZO, and IAZO. At this time, the oxide semiconductor layer 130 is formed to overlap with the light shielding film 110 to prevent external light from entering the oxide semiconductor layer 130, and external light is incident on the oxide semiconductor layer 130 It is preferable that the width of the light shielding film 110 is larger than the width of the oxide semiconductor layer 130 in order to completely cut off. The oxide semiconductor layer 130 includes a source region 130a connected to the source electrode 160a, a drain region 130b connected to the drain electrode 160b, and a gate electrode And a channel region 130c overlapped with the channel region 130a.

산화물 반도체층(130)의 양측 가장자리에 위치하는 소스 영역(130a) 및 드레인 영역(130b)을 노출시키도록 산화물 반도체층(130) 상에 차례로 적층된 게이트 절연막(140)과 게이트 전극(140a)이 형성된다. 특히, 노출된 산화물 반도체층(130)의 양측 가장자리는 플라즈마 처리되어 도체화된다. 따라서, 후술할 소스, 드레인 전극과 산화물 반도체층(130)의 가장자리가 접속될 때 산화물 반도체층(130)의 저항이 감소되어 접촉 특성이 향상된다.The gate insulating layer 140 and the gate electrode 140a are sequentially stacked on the oxide semiconductor layer 130 to expose the source region 130a and the drain region 130b located at both side edges of the oxide semiconductor layer 130 . In particular, both side edges of the exposed oxide semiconductor layer 130 are subjected to plasma treatment to become conductive. Therefore, when the edge of the oxide semiconductor layer 130 and the source and drain electrodes to be described later are connected to each other, the resistance of the oxide semiconductor layer 130 is reduced to improve the contact characteristics.

게이트 전극(140a) 상에는 제 1 전극(180)의 일부 영역을 노출시키는 층간 절연막(150)이 형성된다. 그리고, 층간 절연막(150)은 플라즈마 처리된 산화물 반도체층(130)의 양측 가장자리를 노출시키며, 노출된 산화물 반도체층(130)의 양측 가장자리는 각각 소스, 드레인 전극(160a, 160b)과 접속된다. 특히, 드레인 전극(160b)은 노출된 제 1 전극(180) 상에도 연장 형성되어, 드레인 전극(160b)과 제 1 전극(180)이 직접 접속된다.An interlayer insulating film 150 is formed on the gate electrode 140a to expose a part of the first electrode 180. [ The interlayer insulating layer 150 exposes both side edges of the plasma-treated oxide semiconductor layer 130 and both side edges of the exposed oxide semiconductor layer 130 are connected to the source and drain electrodes 160a and 160b, respectively. Particularly, the drain electrode 160b is also extended on the exposed first electrode 180 so that the drain electrode 160b and the first electrode 180 are directly connected.

상기와 같이, 산화물 반도체층(130), 게이트 절연막(140), 게이트 전극(140a), 소스, 드레인 전극(160a, 160b)을 포함하는 산화물 박막 트랜지스터(Oxide TFT)는 실리콘 박막 트랜지스터(Silicon TFT)보다 높은 이동도 및 낮은 누설전류 특성의 장점을 갖는다. 더욱이, 실리콘 박막 트랜지스터 등과 같이 결정화 공정을 갖는 박막 트랜지스터는 대면적화 될수록 결정화 공정 시 균일도가 떨어져 대면적화에 불리하나, 산화물 박막 트랜지스터는 대면적화에 유리하다.As described above, the oxide TFT including the oxide semiconductor layer 130, the gate insulating layer 140, the gate electrode 140a, and the source and drain electrodes 160a and 160b includes a silicon TFT, Higher mobility and lower leakage current characteristics. Furthermore, as a thin film transistor having a crystallization process such as a silicon thin film transistor becomes larger in size, the uniformity is lowered in the crystallization process, which is disadvantageous in size reduction. However, the oxide thin film transistor is advantageous in large area.

그리고, 소스, 드레인 전극(160a, 160b)을 덮도록 보호막(170)이 형성된다. 이 때, 보호막(170)은 서브 픽셀의 발광 영역과 비 발광 영역을 정의하기 위해 제 1 전극(180)의 일부 영역을 노출시키도록 형성된다. 따라서, 보호막(170)이 뱅크 절연막으로 기능하므로, 본 발명의 유기 발광 표시 장치는 뱅크 절연막을 형성하는 공정을 제거할 수 있다. 그리고, 노출된 제 1 전극(180)은 열 처리(Annealing)를 통해 일 함수(Work Function)가 조절된다.A protective film 170 is formed to cover the source and drain electrodes 160a and 160b. At this time, the passivation layer 170 is formed to expose a portion of the first electrode 180 to define a light emitting region and a non-light emitting region of the subpixel. Therefore, since the protective film 170 functions as a bank insulating film, the organic light emitting display of the present invention can eliminate the step of forming the bank insulating film. The work function of the exposed first electrode 180 is controlled through annealing.

일반적인 유기 발광 표시 장치는 제 1 전극으로부터 유기 발광층으로 정공이 주입될 때 제 1 전극의 일 함수와 유기 발광층의 HOMO(Highest Occupied Molecular Orbital) 레벨의 차이가 커, 정공이 원활하게 유기 발광층으로 주입될 수 없다. 따라서, 일반적인 유기 발광 표시 장치는 제 1 전극과 유기 발광층 사이에 정공 주입층, 정공 수송층 등과 같은 기능층을 추가로 형성하므로, 제조 비용이 증가하고 공정이 복잡해진다.When a hole is injected from the first electrode into the organic light emitting layer, the work function of the first electrode and the HOMO of the organic light emitting layer Occupied Molecular Orbital ) level is large, the holes can not be injected smoothly into the organic light emitting layer. Therefore, in a general organic light emitting display device, a functional layer such as a hole injecting layer, a hole transporting layer, or the like is additionally formed between the first electrode and the organic light emitting layer, so that the manufacturing cost is increased and the process becomes complicated.

그러나, 본 발명의 유기 발광 표시 장치는 제 1 전극(180)을 열 처리한다. 열 처리를 통해 제 1 전극(180)의 일 함수가 산화물 반도체층(130)의 일 함수(Work Function)보다 커진다. 즉, 열 처리를 통해 제 1 전극(180)의 일 함수가 커져, 제 1 전극(180)과 유기 발광층의 HOMO 레벨의 차이를 줄여 정공 주입층과 정공 수송층을 제거하여도 유기 발광층으로 정공을 원활하게 주입할 수 있다.However, in the organic light emitting display of the present invention, the first electrode 180 is heat-treated. The work function of the first electrode 180 becomes larger than the work function of the oxide semiconductor layer 130 through the heat treatment. That is, even when the hole injection layer and the hole transport layer are removed by reducing the difference in the HOMO level between the first electrode 180 and the organic emission layer, the work function of the first electrode 180 is increased through heat treatment, .

그리고, 도시하지는 않았으나, 노출된 제 1 전극(180) 상에 유기 발광층이 형성되며, 유기 발광층을 덮도록 Al, Ag 등과 같은 물질로 제 2 전극이 형성된다. 특히, 본 발명의 유기 발광 표시 장치가 하부 발광 방식(Bottom Emission Type)인 경우, 제 2 전극의 두께를 조절함으로써, 유기 발광층에서 발생된 광이 제 2 전극에서 반사되어 제 1 전극(180) 방향으로 진행한다.Although not shown, an organic light emitting layer is formed on the exposed first electrode 180, and a second electrode is formed of a material such as Al or Ag to cover the organic light emitting layer. Particularly, when the organic light emitting display of the present invention is a bottom emission type, the thickness of the second electrode is adjusted so that light generated in the organic light emitting layer is reflected by the second electrode, .

한편, 본 발명의 유기 발광 표시 장치가 상부 발광 방식(Top Emission Type)인 경우에는 도 3과 같이, 제 1 전극(180)과 중첩되도록 기판(100)과 버퍼층(120) 사이에 반사층(110a)이 더 형성된다. 반사층(110a)은 알루미늄-네오디뮴(AlNd) 등과 같은 물질로 형성되어, 유기 발광층(미도시)에서 발생되어 제 1 전극(180) 방향으로 진행하는 광이 반사층(110a)에서 반사되어 제 2 전극(미도시) 방향으로 진행한다. 특히, 상부 발광 방식인 경우에는 제 2 전극을 통해 광이 외부로 방출되도록, 제 2 전극의 두께는 하부 발광 방식인 경우의 제 2 전극의 두께보다 얇은 것이 바람직하다.3, a reflective layer 110a is formed between the substrate 100 and the buffer layer 120 so as to overlap with the first electrode 180. In this case, Is formed. The reflective layer 110a is formed of a material such as aluminum-neodymium (AlNd), and light generated in the organic light emitting layer (not shown) and traveling toward the first electrode 180 is reflected by the reflective layer 110a, Not shown). In particular, in the case of the top emission type, the thickness of the second electrode is preferably thinner than the thickness of the second electrode in the case of the bottom emission type, so that light is emitted to the outside through the second electrode.

한편, 도면에서는 박막 트랜지스터와 중첩되는 차광막(110) 상에도 반사층(110a)이 형성된 것을 도시하였으나, 반사층(110a)은 제 1 전극(180)과만 중첩되도록 형성되거나 차광막없이 반사층(110a)이 제1 전극(180) 및 박막트랜지스터의 산화물 반도체층(130)과 중첩될 수 있다. Although the reflective layer 110a is formed on the light-shielding film 110 overlapping the thin film transistor, the reflective layer 110a may be formed to overlap only the first electrode 180, or the reflective layer 110a may be formed to overlap with the first electrode 180 without the light- The electrode 180 and the oxide semiconductor layer 130 of the thin film transistor.

이하, 첨부된 도면을 참조하여, 본 발명의 유기 발광 표시 장치의 제조 방법을 구체적으로 설명하면 다음과 같다.Hereinafter, a method of manufacturing an organic light emitting display according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 유기 발광 표시 장치의 공정 단계를 나타낸 순서도이며, 도 5a 내지 도 5f는 본 발명의 유기 발광 표시 장치의 공정 단면도이다.FIG. 4 is a flow chart showing the process steps of the organic light emitting diode display of the present invention, and FIGS. 5A to 5F are process sectional views of the organic light emitting display of the present invention.

도 4, 도 5a와 같이, 제 1 마스크를 이용하여 기판(100) 상에 차광막(110)을 형성(S5)한다. 차광막(110)은 산화물 반도체층으로 외부 광이 입사되는 것을 방지하기 위한 것이다. 그리고, 차광막(110)을 덮도록 기판(100) 전면에 버퍼층(120)을 형성한다.4 and 5A, a light shielding film 110 is formed on the substrate 100 using a first mask (S5). The light blocking film 110 is for preventing external light from being incident on the oxide semiconductor layer. A buffer layer 120 is formed on the entire surface of the substrate 100 so as to cover the light shielding film 110.

특히, 본 발명의 유기 발광 표시 장치가 도 3과 같이, 상부 발광 방식인 경우에는 기판(100) 상에 차광물질과 반사물질을 차례로 적층한 후, 제 1 마스크를 이용하여 차광물질과 반사물질을 동시에 식각한다. 따라서, 박막 트랜지스터 및 제 1 전극에 중첩되는 영역에 차광막(110)과 반사층(110a)이 차례로 적층되어 유기 발광층에서 방출되는 광 중, 제 1 전극 방향으로 진행되는 광은 반사층(110a)을 통해 반사되어 상부로 진행하게 된다.In particular, when the organic light emitting display of the present invention is a top emission type as shown in FIG. 3, a light emitting material and a reflective material are sequentially stacked on a substrate 100, Etch at the same time. Therefore, among the light emitted from the organic light emitting layer, the light shielding film 110 and the reflective layer 110a are sequentially stacked on the region overlapping the thin film transistor and the first electrode, light traveling toward the first electrode is reflected through the reflective layer 110a And proceeds to the upper part.

또한, 제 1 마스크로 하프 톤 마스크(Half Tone Mask)를 이용하여 박막 트랜지스터에 중첩되는 영역에 차광막(110) 만을 형성하고, 제 1 전극에 중첩되는 영역에 차례로 적층된 구조의 차광막(110)과 반사층(110a)을 형성하여도 무방하다. 그리고, 박막 트랜지스터와 중첩되는 기판(100) 상에는 차광막(110) 만을 형성하고, 제 1 전극(180)과 중첩되는 기판(100) 상에는 반사층(110a) 만을 형성할 수도 있으나, 이는 차광막(110)과 반사층(110a)을 서로 다른 마스크 공정으로 형성해야 하므로, 마스크 공정이 추가된다.Further, only the light shielding film 110 is formed in a region overlapping the thin film transistor using a half mask (Half Tone Mask) as the first mask, and the light shielding film 110 having the structure in which the light shielding film 110 is sequentially stacked on the region overlapping the first electrode The reflective layer 110a may be formed. Only the light shielding film 110 may be formed on the substrate 100 overlapping with the thin film transistor and only the reflective layer 110a may be formed on the substrate 100 overlapping the first electrode 180. However, Since the reflective layer 110a must be formed by different mask processes, a mask process is added.

이어, 도 5b와 같이, 제 2 마스크를 이용하여 버퍼층(120) 상에 산화물 반도체층(130)과 제 1 전극(180)을 형성(S10)한다. 즉, 산화물 반도체층(130)과 제 1 전극(180)을 동시에 형성함으로써, 제 1 전극(180)을 형성하는 공정을 제거할 수 있다. 이 때, 산화물 반도체층(130)과 제 1 전극(180)은 IGZO, ITZO, IAZO 등과 같은 물질로 형성된다.Next, as shown in FIG. 5B, the oxide semiconductor layer 130 and the first electrode 180 are formed on the buffer layer 120 using the second mask (S10). That is, by forming the oxide semiconductor layer 130 and the first electrode 180 simultaneously, the step of forming the first electrode 180 can be eliminated. At this time, the oxide semiconductor layer 130 and the first electrode 180 are formed of a material such as IGZO, ITZO, IAZO, or the like.

그리고, 도 5c와 같이, 제 3 마스크를 이용하여 산화물 반도체층(130) 상에 차례로 게이트 절연막(140)과 게이트 전극(140a)을 형성(S15)한다.5C, the gate insulating layer 140 and the gate electrode 140a are sequentially formed on the oxide semiconductor layer 130 using the third mask (S15).

구체적으로, 산화물 반도체층(130)을 포함하는 버퍼층(120) 전면에 게이트 절연 물질과 게이트 전극 물질을 차례로 증착한다. 그리고, 게이트 절연 물질과 게이트 전극 물질을 패터닝하여 산화물 반도체층(130)의 양측 가장자리를 노출시키는 게이트 절연막(140)과 게이트 전극(140a)을 형성한다.Specifically, a gate insulating material and a gate electrode material are sequentially deposited on the entire surface of the buffer layer 120 including the oxide semiconductor layer 130. A gate insulating layer 140 and a gate electrode 140a are formed by patterning the gate insulating material and the gate electrode material to expose both side edges of the oxide semiconductor layer 130.

이 때, He, H2, N2 등의 가스를 이용한 플라즈마는 노출된 산화물 반도체층(130)의 소스 및 드레인 영역(130a,130b)을 도체화시키고, 소스, 드레인 전극 각각과 산화물 반도체층(130)의 소스 및 드레인 영역(130a,130b)이 접속될 때 산화물 반도체층(130)의 저항을 낮춰 접촉 특성을 향상시킨다. 특히, 게이트 절연막(140)과 게이트 전극(140a)을 패터닝 하는 3마스크 공정과 플라즈마 처리 공정에 대한 3마스크 공정에 대해 도 6 및 도 7를 참고하여 후술하기로 한다.At this time, the plasma using a gas such as He, H 2 , N 2 or the like causes the source and drain regions 130a and 130b of the exposed oxide semiconductor layer 130 to be made conductive and the source and drain electrodes and the oxide semiconductor layer 130 are connected to each other, the resistance of the oxide semiconductor layer 130 is lowered to improve contact characteristics. Particularly, a three-mask process for patterning the gate insulating film 140 and the gate electrode 140a and a three-mask process for the plasma process will be described later with reference to FIGS. 6 and 7. FIG.

이어, 도 5d와 같이, 제 4 마스크를 이용하여 게이트 전극(140a) 상에 제 1 전극(180)의 일부 영역을 노출시키는 층간 절연막(150)을 형성(S20)한다. 이 때, 층간 절연막(150)은 플라즈마 처리된 산화물 반도체층(130)의 양측 가장자리를 노출시키도록 형성된다.5D, an interlayer insulating film 150 is formed on the gate electrode 140a to expose a portion of the first electrode 180 using the fourth mask (S20). At this time, the interlayer insulating layer 150 is formed to expose both side edges of the plasma-treated oxide semiconductor layer 130.

도 5e와 같이, 제 5 마스크를 이용하여 노출된 산화물 반도체층(130)의 일측 가장자리와 접속되는 소스 전극(160a)과, 타측 가장자리와 접속되는 드레인 전극(160b)을 형성(S25)한다. 이 때, 드레인 전극(160b)은 노출된 제 1 전극(180)까지 연장 형성되어, 드레인 전극(160b)과 제 1 전극(180)이 직접 접속된다.Referring to FIG. 5E, a source electrode 160a connected to one side edge of the exposed oxide semiconductor layer 130 and a drain electrode 160b connected to the other side edge are formed (S25) using a fifth mask. At this time, the drain electrode 160b extends to the exposed first electrode 180, and the drain electrode 160b and the first electrode 180 are directly connected.

이어, 도 5f와 같이, 제 6 마스크를 이용하여 소스, 드레인 전극(160a, 160b)을 덮도록 보호막(170)을 형성(S30)한다. 이 때, 보호막(170)은 발광 영역과 비 발광 영역을 정의하기 위해 제 1 전극(180)의 일부 영역을 노출시키도록 형성되어 뱅크 절연막으로 기능한다. 따라서, 뱅크 절연막을 형성하는 공정을 제거할 수 있다.Next, as shown in FIG. 5F, a protective film 170 is formed to cover the source and drain electrodes 160a and 160b using a sixth mask (S30). At this time, the passivation layer 170 is formed to expose a part of the first electrode 180 to define a light emitting region and a non-light emitting region, and functions as a bank insulating film. Therefore, the step of forming the bank insulating film can be eliminated.

그리고, 노출된 제 1 전극(180)을 열 처리(Annealing)하여, 제 1 전극(180)의 일 함수가 산화물 반도체층(130)의 일 함수보다 커져, 제 1 전극(180)의 일 함수와 유기 발광층의 HOMO 레벨의 차이를 줄일 수 있다. 이 때, 열 처리는 200℃ 내지 300℃의 온도에서 30분 내지 2시간 동안 실시되는 것이 바람직하다.The work function of the first electrode 180 is larger than the work function of the oxide semiconductor layer 130 by annealing the exposed first electrode 180 to increase the work function of the first electrode 180, The difference in the HOMO level of the organic light emitting layer can be reduced. In this case, the heat treatment is preferably performed at a temperature of 200 to 300 캜 for 30 minutes to 2 hours.

한편, 열처리 공정시 산화물 반도체층(130) 상에 형성된 게이트 절연막(140), 층간 절연막(150) 및 보호막(170)에 의해 산화물 반도체층(130)에 열이 전달되는 것을 방지할 수 있어 산화물 반도체층(130)의 일함수 및 면저항의 변화를 방지할 수 있다.In the heat treatment process, heat can be prevented from being transferred to the oxide semiconductor layer 130 by the gate insulating layer 140, the interlayer insulating layer 150, and the passivation layer 170 formed on the oxide semiconductor layer 130, The work function and the sheet resistance of the layer 130 can be prevented from changing.

일반적인 유기 발광 표시 장치는 양극(Anode)인 제 1 전극으로부터 정공이 원활하게 주입되도록 제 1 전극과 유기 발광층 사이에 정공 주입층, 정공 수송층 등과 같은 기능층들을 추가로 형성한다. 그러나, 본 발명의 유기 발광 표시 장치는 열 처리를 통해 제 1 전극(180)의 일 함수를 증가시켜, 제 1 전극(180)과 유기 발광층 사이의 기능층들을 제거할 수 있다. 따라서, 제 1 전극(180) 상에 바로 유기 발광층을 형성하여 정공이 원활하게 유기 발광층으로 주입되어 발광 효율이 증가할 뿐만 아니라, 상술한 기능층들을 제거하여 제조 공정을 단순화하고 제조 비용을 절감할 수 있다.In a general organic light emitting display, functional layers such as a hole injection layer, a hole transport layer, and the like are additionally formed between the first electrode and the organic light emitting layer so that holes can be smoothly injected from the first electrode that is an anode. However, the organic light emitting display according to the present invention may increase the work function of the first electrode 180 through heat treatment, thereby removing functional layers between the first electrode 180 and the organic light emitting layer. Accordingly, since the organic light emitting layer is formed directly on the first electrode 180, holes are smoothly injected into the organic light emitting layer to increase the light emitting efficiency, and the functional layers described above are removed to simplify the manufacturing process and reduce the manufacturing cost .

도 6a 내지 도 6e는 5c에 도시된 제3 마스크 공정 및 플라즈마 처리 공정의 제1 실시 예를 구체적으로 설명하기 위한 단면도들이다.Figs. 6A to 6E are cross-sectional views for specifically explaining the first embodiment of the third mask process and the plasma process process shown in Fig. 5C.

도 6a에 도시된 바와 같이 산화물 반도체층(130)이 형성된 기판(100) 전면에 게이트 절연 물질(220a)과 게이트 전극 물질(220b)이 차례로 증착된다. 그런 다음, 게이트 전극 물질(220b) 상에 하프톤 마스크 및 슬릿 마스크 중 어느 하나의 포토마스크(도시하지 않음)를 이용한 포토리소그래피 공정을 통해 포토레지스트 패턴(230)이 형성된다. 제1 높이의 포토레지스트 패턴(230)은 포토마스크의 반투과 영역(P3)에, 제1 높이보다 높은 제2 높이의 포토레지스트 패턴(230)은 포토마스크의 차단 영역(P1)에 형성되며, 포토마스크의 투과 영역(P2)은 게이트 전극 물질(220b)을 노출시키도록 형성된다.A gate insulating material 220a and a gate electrode material 220b are sequentially deposited on the entire surface of the substrate 100 on which the oxide semiconductor layer 130 is formed. Then, a photoresist pattern 230 is formed on the gate electrode material 220b through a photolithography process using a photomask (not shown) of either a halftone mask or a slit mask. The photoresist pattern 230 having the first height is formed in the transflective region P3 of the photomask and the photoresist pattern 230 having the second height higher than the first height is formed in the blocking region P1 of the photomask, The transmissive region P2 of the photomask is formed to expose the gate electrode material 220b.

이러한 포토레지스트 패턴(230)을 마스크로 이용한 식각 공정을 통해 도 6b에 도시된 바와 같이 게이트 전극 물질(220b) 및 게이트 절연 물질(220a)이 식각됨으로써 동일 패턴의 게이트 절연막(140) 및 게이트 전극(140a)이 형성된다. 이 때, 산화물 반도체층(130) 상의 게이트 절연막(140) 및 게이트 전극(140a)은 산화물 반도체층의 양측 가장자리를 노출시키도록 형성되며, 제1 전극(180) 상의 게이트 절연막(140) 및 게이트 전극(140a)은 제1 전극(180)과 동일 패턴 또는 제1 전극(180)보다 넓은 선폭으로 제1 전극(180)을 감싸도록 형성되어 제1 전극(180)을 보호한다.The gate electrode material 220b and the gate insulating material 220a are etched through the etching process using the photoresist pattern 230 as a mask to form the gate insulating layer 140 and the gate electrode 140a are formed. The gate insulating layer 140 and the gate electrode 140a on the oxide semiconductor layer 130 are formed to expose both side edges of the oxide semiconductor layer and the gate insulating layer 140 and the gate electrode 140a on the first electrode 180, The first electrode 180 is formed to surround the first electrode 180 with the same pattern as the first electrode 180 or with a line width wider than the first electrode 180 to protect the first electrode 180.

그런 다음, 포토레지스트 패턴(230)을 마스크로 도 6c에 도시된 바와 같이 노출된 산화물 반도체층(130)의 양측 가장자리를 He, H2, N2 등의 가스를 이용하여 플라즈마 처리한다. 이에 따라, 산화물 반도체층(130)의 양측 가장자리만 선택적으로 도체화됨으로써 산화물 반도체층의 소스 및 드레인 영역(130a,130b)이 형성되며, 소스 및 드레인 영역(130a,130b) 사이에는 반도체 상태를 유지하는 채널 영역(130c)이 형성된다.Then, both side edges of the exposed oxide semiconductor layer 130 are subjected to plasma treatment using gases such as He, H 2 , and N 2 using the photoresist pattern 230 as a mask, as shown in FIG. 6C. Thus, the source and drain regions 130a and 130b of the oxide semiconductor layer are formed by selectively conducting only the opposite side edges of the oxide semiconductor layer 130, and a semiconductor state is maintained between the source and drain regions 130a and 130b A channel region 130c is formed.

그런 다음, 도 6d에 도시된 바와 같이 산소(O2) 플라즈마를 이용한 애싱 공정으로 제2 높이의 포토레지스트 패턴(230)의 두께는 얇아지고, 제1 높이의 포토레지스트 패턴(230)은 제거되어 제1 전극(180) 상의 게이트 절연막(140) 및 게이트 전극(140a)이 노출된다. 제1 전극(180) 상의 노출된 게이트 절연막(140) 및 게이트 전극(140a)은 애싱된 포토레지스트 패턴(230)을 마스크로 이용한 식각 공정을 통해 제거된다.Then, as shown in FIG. 6D, the thickness of the photoresist pattern 230 of the second height is thinned by the ashing process using the oxygen (O 2 ) plasma, the photoresist pattern 230 of the first height is removed The gate insulating film 140 and the gate electrode 140a on the first electrode 180 are exposed. The exposed gate insulating layer 140 and the gate electrode 140a on the first electrode 180 are removed through an etching process using the ashed photoresist pattern 230 as a mask.

그런 다음, 도 6e에 도시된 바와 같이 산화물 반도체층의 채널 영역(130c) 상부에 잔존하는 포토레지스트 패턴(230)은 스트립 공정을 통해 제거된다.Then, as shown in FIG. 6E, the photoresist pattern 230 remaining on the channel region 130c of the oxide semiconductor layer is removed through the strip process.

도 7a 내지 도 7d는 5c에 도시된 제3 마스크 공정 및 플라즈마 처리 공정의 제2 실시 예를 구체적으로 설명하기 위한 단면도들이다.FIGS. 7A to 7D are cross-sectional views for specifically explaining a second embodiment of the third mask process and the plasma processing process shown in FIG. 5C.

도 7a에 도시된 바와 같이 산화물 반도체층(130)이 형성된 기판(100) 전면에 게이트 절연 물질(220a)과 게이트 전극 물질(220b)이 차례로 증착된다. 그런 다음, 게이트 전극 물질(220b) 상에 포토마스크(도시하지 않음)를 이용한 포토리소그래피 공정을 통해 포토레지스트 패턴(230)이 형성된다. 포토레지스트 패턴(230)은 포토마스크의 차단 영역(P1)에 형성되며, 포토마스크의 투과 영역(P2)은 게이트 전극 물질(220b)을 노출시키도록 형성된다.A gate insulating material 220a and a gate electrode material 220b are sequentially deposited on the entire surface of the substrate 100 on which the oxide semiconductor layer 130 is formed. Then, a photoresist pattern 230 is formed on the gate electrode material 220b through a photolithography process using a photomask (not shown). The photoresist pattern 230 is formed in the blocking region P1 of the photomask and the transmissive region P2 of the photomask is formed to expose the gate electrode material 220b.

이러한 포토레지스트 패턴(230)을 마스크로 이용한 식각 공정을 통해 도 7b에 도시된 바와 같이 게이트 전극 물질(220b) 및 게이트 절연 물질(220a)이 식각된다. 이에 따라, 산화물 반도체층(130) 상에 동일 패턴의 게이트 절연막(140) 및 게이트 전극(140a)이 형성되며, 제1 전극(180) 상의 게이트 전극 물질(220b) 및 게이트 절연 물질(220a)이 제거되어 제1 전극(180)이 노출된다. 이 때, 산화물 반도체층(130) 상의 게이트 절연막(140) 및 게이트 전극(140a)은 산화물 반도체층의 양측 가장자리를 노출시키도록 형성된다.The gate electrode material 220b and the gate insulating material 220a are etched through the etching process using the photoresist pattern 230 as a mask as shown in FIG. 7B. A gate insulating layer 140 and a gate electrode 140a having the same pattern are formed on the oxide semiconductor layer 130. The gate electrode material 220b and the gate insulating material 220a on the first electrode 180 And the first electrode 180 is exposed. At this time, the gate insulating film 140 and the gate electrode 140a on the oxide semiconductor layer 130 are formed to expose both side edges of the oxide semiconductor layer.

그런 다음, 포토레지스트 패턴(230)을 마스크로 도 7c에 도시된 바와 같이 노출된 산화물 반도체층(130)의 양측 가장자리를 He, H2 및 N2 중 적어도 어느 하나의 가스를 이용하여 플라즈마 처리한다. 이에 따라, 산화물 반도체층(130)의 양측 가장자리가 도체화됨으로써 산화물 반도체층의 소스 및 드레인 영역(130a,130b)이 형성되며, 소스 및 드레인 영역(130a,130b) 사이에는 반도체 상태를 유지하는 채널 영역(130c)이 형성된다. 한편, 산화물 반도체층(130)의 양측 가장 자리의 플라즈마 처리시 노출된 제1 전극(180)도 플라즈마 처리된다. 이 경우, 플라즈마 처리된 제1 전극(180)은 도 5f에 도시된 바와 같이 열처리 공정을 통해 원하는 면저항과 일함수를 가지게 된다.Next, the photoresist pattern 230 is used as a mask to expose both sides of the exposed oxide semiconductor layer 130 to He, H 2 And N 2 is used for the plasma treatment. The source and drain regions 130a and 130b of the oxide semiconductor layer are formed by both sides of the oxide semiconductor layer 130 being made conductive and the source and drain regions 130a and 130b are formed between the source and drain regions 130a and 130b. Region 130c is formed. Meanwhile, the exposed first electrodes 180 are also subjected to plasma treatment during the plasma processing at both sides of the oxide semiconductor layer 130. In this case, the plasma-treated first electrode 180 has desired sheet resistance and work function through a heat treatment process as shown in FIG. 5F.

그런 다음, 도 7d에 도시된 바와 같이 산화물 반도체층의 채널 영역(130c) 상부에 잔존하는 포토레지스트 패턴(230)은 스트립 공정을 통해 제거된다.한편, 포토마스크를 이용한 포토리소그래피 공정을 통해 형성된 포토레지스트 패턴을 마스크로 플라즈마 처리하여 산화물 반도체층의 소스 및 드레인 영역(130a,130b)을 형성하는 것을 예로 들어 설명하였지만 이외에도 포토 마스크 없이 게이트 전극(140a)을 마스크로 산화물 반도체층에만 UV를 조사하여 소스 및 드레인 영역(130a,130b)을 형성할 수도 있다.7D, the photoresist pattern 230 remaining on the channel region 130c of the oxide semiconductor layer is removed through a strip process. On the other hand, a photoresist pattern 230, which is formed through a photolithography process using a photomask, The source and drain regions 130a and 130b of the oxide semiconductor layer are formed by plasma processing using the resist pattern as a mask. However, in addition to the above, the oxide semiconductor layer is irradiated with UV only by using the gate electrode 140a as a mask without a photomask, And drain regions 130a and 130b may be formed.

또한, 게이트 전극(140a) 및 게이트 절연막(140)이 플라즈마를 이용한 건식 식각 방법으로 패터닝되는 경우, 건식 식각시 이용되는 플라즈마에 의해 산화물 반도체층(130)의 양측 가장자리가 도체화되어 소스 및 드레인 영역(130a,130b)이 형성될 수도 있다.In addition, when the gate electrode 140a and the gate insulating layer 140 are patterned by a dry etching method using plasma, both side edges of the oxide semiconductor layer 130 are made conductive by the plasma used in dry etching, (130a, 130b) may be formed.

도 8은 ITZO의 표면 처리 방식에 따른 일 함수(Work Function)의 변화를 나타낸 표이다. 그리고, 도 9a는 열 처리(Annealing) 전, 유기 발광 표시 장치의 에너지 준위를 나타낸 단면도로, 제 1 전극, 기능층 및 유기 발광층 만을 도시하였다. 또한, 도 9b는 열 처리(Annealing) 후, 유기 발광 표시 장치의 에너지 준위를 나타낸 단면도로, 제 1 전극과 유기 발광층 만을 도시하였다.8 is a table showing a change in work function according to the surface treatment method of ITZO. FIG. 9A is a cross-sectional view showing energy levels of an organic light emitting display before annealing, and shows only a first electrode, a functional layer, and an organic light emitting layer. FIG. 9B is a cross-sectional view showing the energy level of the organic light emitting display device after annealing, and shows only the first electrode and the organic light emitting layer.

도 8과 같이, H2 가스를 이용한 플라즈마(Plasma) 처리 또는 열 처리(Annealing)하여 ITZO의 일 함수를 조절할 수 있다. 먼저, ITZO에 아무 처리도 하지 않은 경우 ITZO의 일 함수는 5.05eV이다. 그런데, 이 경우, 도 9a와 같이, HOMO 레벨이 약 5.9eV 내지 6.0eV인 유기 발광층(290)으로 정공이 원활하게 주입되기 어렵다. 따라서, 제 1 전극(280)과 유기 발광층(290) 사이에 정공 주입층(210a), 정공 수송층(210b) 등과 같은 기능층(210)들을 형성하여, 한다. 즉, 제 1 전극(280)의 일 함수와 유기 발광층(290)의 HOMO 레벨의 차이가 커, 기능층(210)들을 통해 제 1 전극(280)으로부터의 정공이 단계적으로 유기 발광층(290)으로 주입된다.As shown in FIG. 8, the work function of ITZO can be controlled by plasma treatment or annealing using H 2 gas. First, the ITZO work function is 5.05 eV when no processing is performed on the ITZO. In this case, as shown in FIG. 9A, holes are hardly injected into the organic light emitting layer 290 having a HOMO level of about 5.9 eV to 6.0 eV. A functional layer 210 such as a hole injection layer 210a and a hole transport layer 210b may be formed between the first electrode 280 and the organic light emitting layer 290. [ That is, the difference between the work function of the first electrode 280 and the HOMO level of the organic emission layer 290 is large, and the holes from the first electrode 280 are sequentially injected into the organic emission layer 290 through the functional layers 210 .

그리고, ITZO를 230℃의 온도에서 1시간 동안 열 처리 한 경우에는, ITZO의 일 함수가 5.63eV로 커진다. 즉, 도 9b와 같이, 제 1 전극(380)과 유기 발광층(390) 사이에 정공 주입층, 정공 수송층 등과 같은 기능층들을 형성하지 않아도, 제 1 전극(380)으로부터의 정공이 원활하게 유기 발광층(390)으로 주입된다.When the ITZO is heat-treated at a temperature of 230 캜 for one hour, the work function of the ITZO increases to 5.63 eV. 9B, holes from the first electrode 380 can be smoothly injected into the organic emission layer 390 without forming functional layers such as a hole injection layer, a hole transport layer, and the like between the first electrode 380 and the organic emission layer 390. [ (390).

또한, H2가스를 100sccm 주입하여 100mTorr의 압력과 500W의 전력으로 60초 동안 ITZO를 플라즈마 처리 한 경우에는 열 처리한 경우와 반대로 ITZO의 일 함수가 4.71eV로 작아져 ITZO가 도체화된다.In addition, when ITO is plasma-treated for 60 seconds at a pressure of 100 mTorr and a power of 100 mTorr with H 2 gas at a pressure of 100 mTorr, the work function of ITZO becomes 4.71 eV as opposed to heat treatment, and ITZO becomes conductive.

즉, ITZO(Indium Zinc Tin Oxide), IGZO(Indium Gallium Zinc Oxide), IAZO(Indium aluminum Zinc Oxide) 등과 같이 IZO(Indium Zinc Oxide)를 포함하는 산화물은 H2 가스를 이용한 플라즈마 처리 또는 열 처리를 통해 일 함수의 조절이 가능하다. 따라서, 산화물 박막 트랜지스터를 갖는 본 발명의 유기 발광 표시 장치는 산화물 반도체층(130)과 동일 물질로 형성된 제 1 전극(180)을 열 처리하여, 제 1 전극(180)의 일 함수를 증가시킬 수 있다. 이로써, 제 1 전극(180)과 유기 발광층 사이의 기능층들을 제거하여 공정을 단순화하고, 제조 비용을 절감할 수 있다.That is, oxides including IZO (Indium Zinc Oxide) such as ITZO (Indium Zinc Tin Oxide), IGZO (Indium Gallium Zinc Oxide), IAZO (Indium Aluminum Zinc Oxide) and the like are subjected to plasma treatment or heat treatment using H 2 gas Adjustment of the work function is possible. Accordingly, in the organic light emitting diode display of the present invention having the oxide thin film transistor, the first electrode 180 formed of the same material as the oxide semiconductor layer 130 is subjected to heat treatment to increase the work function of the first electrode 180 have. Thus, the functional layers between the first electrode 180 and the organic light emitting layer can be removed to simplify the process and reduce the manufacturing cost.

따라서, 상기와 같은 본 발명의 유기 발광 표시 장치 및 이의 제조 방법은 산화물 반도체층과 제 1 전극을 동시에 형성함으로써, 제 1 전극을 형성하기 위한 마스크 수를 1개 절감할 수 있다. 또한, 소스, 드레인 전극 상에 형성되는 보호막(170)이 발광 영역과 비 발광 영역을 정의하는 뱅크 절연막의 기능을 수행하므로, 뱅크 절연막을 형성하기 위한 마스크 수를 1개 절감할 수 있다. 이에 따라, 본 발명에 따른 유기 발광 표시 장치는 종래와 대비하여 총 2개의 마스크 수를 절감할 수 있어 제조 공정을 단순화할 수 있으며 비용을 절감할 수 있다.Therefore, in the organic light emitting display device and the method of manufacturing the same of the present invention, the number of masks for forming the first electrode can be reduced by one by forming the oxide semiconductor layer and the first electrode simultaneously. Further, since the protective film 170 formed on the source and drain electrodes performs the function of the bank insulating film which defines the light emitting region and the non-light emitting region, the number of masks for forming the bank insulating film can be reduced by one. Accordingly, the organic light emitting diode display according to the present invention can reduce the total number of the two masks compared with the conventional one, thereby simplifying the manufacturing process and reducing the cost.

한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Will be apparent to those of ordinary skill in the art.

100: 기판 110: 차광막
110a: 반사층 120: 버퍼층
130: 산화물 반도체층 140: 게이트 절연막
140a: 게이트 전극 150: 층간 절연막
160a: 소스 전극 160b: 드레인 전극
170: 보호막 180, 280, 380: 제 1 전극
200: 제 2 전극 210: 기능층
210a: 정공 주입층 210b: 정공 수송층
290, 390: 유기 발광층
100: substrate 110: light-
110a: reflective layer 120: buffer layer
130: oxide semiconductor layer 140: gate insulating film
140a: gate electrode 150: interlayer insulating film
160a: source electrode 160b: drain electrode
170: protective film 180, 280, 380: first electrode
200: second electrode 210: functional layer
210a: Hole injection layer 210b: Hole transport layer
290, 390: organic light emitting layer

Claims (10)

기판과;
상기 기판 상에 형성된 차광막;
상기 차광막을 덮도록 상기 기판 전면에 형성된 버퍼층;
상기 버퍼층 상에 형성되며, 소스 영역, 드레인 영역, 상기 소스 영역 및 드레인 영역 사이의 채널 영역을 가지는 산화물 반도체층;
상기 버퍼층 상에 배치되는 제 1 전극;
상기 산화물 반도체층의 채널 영역 상에 형성된 게이트 절연막;
상기 게이트 절연막 상에 형성된 게이트 전극;
상기 게이트 절연막 및 게이트 전극을 덮는 층간 절연막;
상기 산화물 반도체층의 소스 영역과 접속된 소스 전극;
상기 산화물 반도체층의 드레인 영역 및 상기 제1 전극과 접속되는 드레인 전극; 및
상기 소스, 드레인 전극을 덮도록 형성되며, 상기 제 1 전극의 일부 영역을 노출시키도록 형성된 보호막을 포함하며,
상기 제1 전극은 상기 산화물 반도체층과 동일한 산화물로 이루어지는 유기 발광 표시 장치.
Claims [1]
A light shielding film formed on the substrate;
A buffer layer formed on the entire surface of the substrate to cover the light-shielding film;
An oxide semiconductor layer formed on the buffer layer, the oxide semiconductor layer having a source region, a drain region, and a channel region between the source region and the drain region;
A first electrode disposed on the buffer layer;
A gate insulating layer formed on the channel region of the oxide semiconductor layer;
A gate electrode formed on the gate insulating film;
An interlayer insulating film covering the gate insulating film and the gate electrode;
A source electrode connected to a source region of the oxide semiconductor layer;
A drain electrode connected to the drain region of the oxide semiconductor layer and the first electrode; And
And a protective film covering the source and drain electrodes and exposing a part of the first electrode,
Wherein the first electrode is made of the same oxide as the oxide semiconductor layer.
제 1 항에 있어서,
상기 산화물 반도체층은 상기 차광막과 중첩되며, 상기 차광막의 폭이 상기 산화물 반도체층의 폭보다 큰 유기 발광 표시 장치.
The method according to claim 1,
Wherein the oxide semiconductor layer overlaps with the light shielding film, and the width of the light shielding film is larger than the width of the oxide semiconductor layer.
제 1 항에 있어서,
상기 보호막을 통해 노출된 상기 제 1 전극의 일함수는 상기 산화물 반도체층의 일함수보다 큰 유기 발광 표시 장치.
The method according to claim 1,
Wherein a work function of the first electrode exposed through the protective film is larger than a work function of the oxide semiconductor layer.
제 1 항에 있어서,
상기 제 1 전극과 중첩되도록 상기 기판과 버퍼층 사이에 형성된 반사층을 더 포함하는 유기 발광 표시 장치.
The method according to claim 1,
And a reflective layer formed between the substrate and the buffer layer so as to overlap with the first electrode.
기판을 마련하는 단계와;
상기 기판 상에 차광막을 형성하는 단계와;
상기 차광막을 덮도록 상기 기판 전면에 버퍼층을 형성하는 단계와;
소스 영역, 드레인 영역 및 상기 소스 및 드레인 영역 사이의 채널 영역을 가지는 산화물 반도체층과 함께, 제 1 전극을 상기 버퍼층 상에 형성하는 단계와;
상기 산화물 반도체층의 상기 채널 영역 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와;
상기 게이트 절연막 및 상기 게이트 전극을 덮도록 층간 절연막을 형성하는 단계와;
상기 산화물 반도체층의 소스 영역과 접속된 소스 전극을 형성하는 단계와;
상기 산화물 반도체층의 드레인 영역 및 상기 제1 전극과 접속된 드레인 전극을 형성하는 단계와;
상기 소스 및 드레인 전극을 덮으며, 상기 제 1 전극의 일부 영역을 노출시키는 보호막을 형성하는 단계를 포함하며,
상기 제1 전극은 상기 산화물 반도체층과 동일한 산화물로 이루어진 유기 발광 표시 장치의 제조 방법.
Providing a substrate;
Forming a light-shielding film on the substrate;
Forming a buffer layer on the entire surface of the substrate so as to cover the light-shielding film;
Forming a first electrode on the buffer layer together with an oxide semiconductor layer having a source region, a drain region, and a channel region between the source and drain regions;
Forming a gate insulating film on the channel region of the oxide semiconductor layer, and forming a gate electrode on the gate insulating film;
Forming an interlayer insulating film so as to cover the gate insulating film and the gate electrode;
Forming a source electrode connected to a source region of the oxide semiconductor layer;
Forming a drain region of the oxide semiconductor layer and a drain electrode connected to the first electrode;
Forming a protective film covering the source and drain electrodes and exposing a portion of the first electrode,
Wherein the first electrode is made of the same oxide as the oxide semiconductor layer.
제 5 항에 있어서,
상기 게이트 절연막과 게이트 전극을 형성하는 단계는
상기 기판 전면 상에 게이트 절연 물질과 게이트 전극 물질을 순차적으로 형성하는 단계와;
상기 채널 영역 상에 제1 포토레지스트 패턴을, 상기 제1 전극 상에 상기 제1 포토레지스트 패턴보다 두께가 얇은 제2 포토레지스트 패턴을 형성하는 단계와;
상기 포토레지스트 패턴을 마스크로 이용한 식각 공정으로 상기 게이트 전극 물질 및 게이트 절연 물질을 패터닝하여 상기 채널 영역 및 상기 제1 전극 상에 상기 게이트 절연막 및 게이트 전극을 형성하고, 소스 및 드레인 영역을 노출시키는 단계와;
상기 소스 영역 및 드레인 영역을 He , H2 및 N2 중 적어도 어느 하나의 가스를 이용하여 플라즈마 처리하는 단계와;
상기 제2 포토레지스트 패턴이 제거되고 상기 제1 포토레지스트 패턴의 높이가 낮아지도록 상기 제1 및 제2 포토레지스트 패턴을 에싱하는 단계와;
상기 제1 전극 상의 상기 게이트 전극 및 상기 게이트 절연막을 제거하여 상기 제1 전극을 노출시키는 단계와;
상기 채널 영역 상의 포토레지스트 패턴을 제거하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
6. The method of claim 5,
The step of forming the gate insulating film and the gate electrode
Sequentially forming a gate insulating material and a gate electrode material on the entire surface of the substrate;
Forming a first photoresist pattern on the channel region and a second photoresist pattern having a thickness thinner than the first photoresist pattern on the first electrode;
Patterning the gate electrode material and the gate insulating material by an etching process using the photoresist pattern as a mask to form the gate insulating layer and the gate electrode on the channel region and the first electrode and exposing the source and drain regions Wow;
The method comprising the steps of plasma treatment to the source region and the drain region using a He, H 2 and N 2 at least one of the gas of;
Etching the first and second photoresist patterns so that the second photoresist pattern is removed and the height of the first photoresist pattern is lowered;
Removing the gate electrode and the gate insulating film on the first electrode to expose the first electrode;
And removing the photoresist pattern on the channel region.
제 5 항에 있어서,
상기 게이트 절연막과 게이트 전극을 형성하는 단계는
상기 기판 전면 상에 게이트 절연 물질과 게이트 전극 물질을 순차적으로 형성하는 단계와;
상기 채널 영역 상에 포토레지스트 패턴을 형성하는 단계와;
상기 포토레지스트 패턴을 마스크로 이용한 식각 공정으로 상기 게이트 전극 물질 및 게이트 절연 물질을 패터닝하여 상기 채널 영역 상에 게이트 절연막 및 게이트 전극을 형성하고 상기 소스 영역, 드레인 영역 및 제1 전극을 노출시키는 단계와;
상기 소스 영역, 드레인 영역 및 제1 전극을 He , H2 및 N2 중 적어도 어느 하나의 가스를 이용하여 플라즈마 처리하는 단계와;
상기 채널 영역 상의 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
6. The method of claim 5,
The step of forming the gate insulating film and the gate electrode
Sequentially forming a gate insulating material and a gate electrode material on the entire surface of the substrate;
Forming a photoresist pattern on the channel region;
Patterning the gate electrode material and the gate insulating material by an etching process using the photoresist pattern as a mask to form a gate insulating layer and a gate electrode on the channel region, exposing the source region, the drain region, and the first electrode; ;
The method comprising the steps of plasma treatment to the source region, at least one of the drain region and the first electrode He, H 2 and N 2 using one of the gas;
And removing the photoresist pattern on the channel region.
제 5 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 보호막을 형성하는 단계 후, 상기 제 1 전극의 일함수가 상기 산화물 반도체층의 일함수보다 커지도록 상기 제 1 전극을 200℃ 내지 300℃의 온도에서 30분 내지 2시간 동안 열 처리하는 단계를 추가로 포함하는 유기 발광 표시 장치의 제조 방법.
8. The method according to any one of claims 5 to 7,
The step of heat-treating the first electrode at a temperature of 200 ° C to 300 ° C for 30 minutes to 2 hours such that the work function of the first electrode is larger than the work function of the oxide semiconductor layer, Wherein the organic light emitting display device further comprises an organic light emitting diode.
제 8 항에 있어서,
상기 산화물 반도체층은 상기 버퍼층을 사이에 두고 상기 차광막과 중첩되며, 상기 차광막의 폭이 상기 산화물 반도체층의 폭보다 큰 유기 발광 표시 장치의 제조 방법.
9. The method of claim 8,
Wherein the oxide semiconductor layer overlaps the light shielding film with the buffer layer interposed therebetween, and the width of the light shielding film is larger than the width of the oxide semiconductor layer.
제 9 항에 있어서,
상기 제 1 전극과 중첩되도록 상기 기판과 버퍼층 사이에 반사층을 형성하는 단계를 더 포함하는 유기 발광 표시 장치의 제조 방법.
10. The method of claim 9,
And forming a reflective layer between the substrate and the buffer layer so as to overlap with the first electrode.
KR1020120119615A 2012-02-09 2012-10-26 Organic light emitting display device and method for fabricating the same KR101970560B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012272419A JP5465311B2 (en) 2012-02-09 2012-12-13 Organic light-emitting display device and method for manufacturing the same
US13/725,537 US9059432B2 (en) 2012-02-09 2012-12-21 Organic light emitting display device and method for fabricating the same
CN201210560786.3A CN103247659B (en) 2012-02-09 2012-12-21 Oganic light-emitting display device and manufacture method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20120013173 2012-02-09
KR1020120013173 2012-02-09

Publications (2)

Publication Number Publication Date
KR20130092364A KR20130092364A (en) 2013-08-20
KR101970560B1 true KR101970560B1 (en) 2019-04-19

Family

ID=49217222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120119615A KR101970560B1 (en) 2012-02-09 2012-10-26 Organic light emitting display device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101970560B1 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102207941B1 (en) * 2013-12-04 2021-01-26 엘지디스플레이 주식회사 Array substrate
KR102236129B1 (en) * 2013-12-26 2021-04-02 엘지디스플레이 주식회사 Thin film transistor array substrate and method for fabricating the same
KR102390472B1 (en) * 2014-02-24 2022-04-27 엘지디스플레이 주식회사 Thin Film Transistor Substrate And Display Using The Same
KR102296743B1 (en) * 2014-07-14 2021-09-01 엘지디스플레이 주식회사 Organic light emitting display device and method for fabricating the same
KR102182482B1 (en) * 2014-07-15 2020-11-25 엘지디스플레이 주식회사 OXIDE SEMlCONDUCTOR THIN FILM TRANSISTOR AND ARRAY SUBSTRATE FOR DISPLAY DEVICE HAVING THE SAME
KR102238994B1 (en) * 2014-07-17 2021-04-12 엘지디스플레이 주식회사 Display device
KR102247825B1 (en) * 2014-07-25 2021-05-04 엘지디스플레이 주식회사 Bottom Emission Type Organic Light Emission Diode Display Having Color Filters And Method For Manufacturing The Same
KR102246281B1 (en) * 2014-07-30 2021-04-28 엘지디스플레이 주식회사 Organic light emitting display device
KR102230943B1 (en) * 2014-08-14 2021-03-24 엘지디스플레이 주식회사 Organic lighting emitting display device with light absorption and fabricating thereof
KR102467574B1 (en) * 2014-08-29 2022-11-18 엘지디스플레이 주식회사 Thin Film Transistor Substrate And Display Using The Same
KR102239905B1 (en) * 2014-11-25 2021-04-13 엘지디스플레이 주식회사 Light blocking film, organic light emitting display panel having the light blocking film and method for fabricating the same
KR102609087B1 (en) * 2015-12-24 2023-12-01 엘지디스플레이 주식회사 Organic light emitting diode display device
KR102378976B1 (en) * 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Peeling method, display device, module, and electronic device
KR102640114B1 (en) * 2016-06-30 2024-02-22 엘지디스플레이 주식회사 Organic light emitting display device
CN107768412B (en) * 2017-10-26 2023-10-27 京东方科技集团股份有限公司 Display substrate, preparation method thereof and display panel
KR102571354B1 (en) 2018-05-16 2023-08-28 엘지디스플레이 주식회사 Electroluminescent Display Device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495702B1 (en) * 2001-04-13 2005-06-14 삼성에스디아이 주식회사 Organic electroluminescence device and method for fabricating the same
KR101071712B1 (en) * 2004-09-24 2011-10-11 엘지디스플레이 주식회사 Organic electroluminescent device and method for fabricating the same
KR101242030B1 (en) * 2006-06-22 2013-03-11 엘지디스플레이 주식회사 Organic Electroluminescent Device
JP2008310974A (en) * 2007-06-12 2008-12-25 Casio Comput Co Ltd Display device and manufacturing method therefor
KR101125566B1 (en) * 2009-11-30 2012-03-26 삼성모바일디스플레이주식회사 Oanic Light Emitting Display Device and The Fabricating Method Of The Same

Also Published As

Publication number Publication date
KR20130092364A (en) 2013-08-20

Similar Documents

Publication Publication Date Title
KR101970560B1 (en) Organic light emitting display device and method for fabricating the same
JP5465311B2 (en) Organic light-emitting display device and method for manufacturing the same
KR102467353B1 (en) Display substrate, method of manufacturing a display substrate, and display device including a display substrate
JP4343850B2 (en) Organic EL device and manufacturing method thereof
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
JP4674197B2 (en) Organic electroluminescent display device and manufacturing method thereof
KR101856221B1 (en) Method of fabricating a thin film transistor and method of fabricating an organic light-emitting display device
KR101232159B1 (en) Tunneling effect thin film transistor and method of manufacturing the same and organcic electroluminescence dispaly using the same
US7692197B2 (en) Active matrix organic light emitting display (OLED) and method of fabrication
US11678528B2 (en) Display substrate, method of manufacturing display substrate, and display device including display substrate
KR20170117273A (en) Organic light emitting diode display and method for manufacturing the same
TW201622158A (en) Thin film transistor and manufacturing method thereof
US11882716B2 (en) Display panel, method for manufacturing same, and display apparatus
US10636857B2 (en) Array substrate, method for fabricating the same and display device
KR100635065B1 (en) Organic light emitting display device and the method for fabricating of the same
JP2006351844A (en) Electro-optical display device and its manufacturing method
US20160351601A1 (en) Manufacturing method and manufacturing equipment of thin film transistor substrate
KR101308466B1 (en) Organic electroluminescence device and method for manufacturing the same
US9461066B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
KR20120032273A (en) Organic light emitting diode display and manufacturing method thereof
KR20120043404A (en) Display apparatus and method of manufacturing the same
CN109216373B (en) Array substrate and preparation method thereof
JP4530450B2 (en) EL display device
JP2006032156A (en) Display device and manufacturing method of display device
KR101756662B1 (en) Bottom emission organic light emitting display device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant