JP5172389B2 - Control circuit - Google Patents
Control circuit Download PDFInfo
- Publication number
- JP5172389B2 JP5172389B2 JP2008050779A JP2008050779A JP5172389B2 JP 5172389 B2 JP5172389 B2 JP 5172389B2 JP 2008050779 A JP2008050779 A JP 2008050779A JP 2008050779 A JP2008050779 A JP 2008050779A JP 5172389 B2 JP5172389 B2 JP 5172389B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- recognition code
- coupling
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
この発明は、貨幣処理機の制御回路に関するものであり、特に拡張基板の自動認識に関する。 The present invention relates to a control circuit for a money handling machine, and more particularly to automatic recognition of an expansion board.
従来、パーソナルコンピュータ(以下、単にPCと呼ぶ)もしくは、PC類を組み込んだ製品にあっては、マザーボードに拡張スロットが取り付けられており、この拡張スロットに通信用の基板やメモリ増設用の基板等の種々機能を有する拡張基板が結合可能に構成され、PC本体のローコスト化を図ると共に、使用目的に応じた機能追加の自由度を向上している。
また、PC又はPC類を組み込んだ製品においては、例えば、ISA(Industrial Standard Architecture)バスやPCI(Peripheral Components Interconnect)バスなどに代表される、マザーボードと拡張基板との間のデータ伝送方式を定めた標準規格が存在しており、この標準規格に準拠して設計されているマザーボードと拡張基板との結合は、1つのマザーボードに対して結合される拡張基板の種類に関わらず回路結合が保証される。
ところで近年、上述の標準規格のような汎用的な技術を更に発展させる技術として、複数の拡張スロットに拡張基板を結合させた際に、拡張スロットの位置および拡張基板の種類を認識する技術がある(例えば、特許文献1参照)。
さらに、1つの拡張基板に複数のバス方式のコネクタを装備することにより、マザーボードに拡張基板を結合した際に、拡張基板の側で結合したバスの種類を判別して伝送方式を切り替え、1つの拡張基板で複数のバス方式に対応させるものが提案されている(例えば、特許文献2参照)。
Conventionally, in a personal computer (hereinafter simply referred to as a PC) or a product incorporating PCs, an expansion slot is attached to the motherboard, a communication board, a memory expansion board, etc. The expansion board having various functions is configured to be connectable, so that the cost of the PC main body can be reduced and the degree of freedom of function addition according to the purpose of use is improved.
In addition, for products incorporating PCs or PCs, for example, a data transmission method between a motherboard and an expansion board, such as an ISA (Industrial Standard Architecture) bus or a PCI (Peripheral Components Interconnect) bus, has been defined. There is a standard, and the connection between the motherboard and the expansion board designed according to this standard is guaranteed regardless of the type of expansion board that is connected to one motherboard. .
By the way, as a technique for further developing general-purpose technology such as the above-mentioned standard in recent years, there is a technique for recognizing the position of an expansion slot and the type of the expansion board when the expansion board is coupled to a plurality of expansion slots. (For example, refer to Patent Document 1).
Furthermore, by mounting a plurality of bus system connectors on one expansion board, when the expansion board is coupled to the motherboard, the type of bus coupled on the side of the expansion board is discriminated and the transmission system is switched. An expansion board that supports a plurality of bus systems has been proposed (see, for example, Patent Document 2).
ところで、貨幣の識別処理ソフトおよび貨幣の識別ログデータのように機密性が非常に高いものを取り扱う場合、従来のような汎用的な結合方式および伝送方式では十分なセキュリティレベルが確保できないため、敢えて汎用性の低い独自設計でマザーボードと拡張基板との結合を行う場合がある。
より具体的には、上述の貨幣の識別処理ソフトおよび貨幣の識別ログデータを一例に説明すると、例えば貨幣の識別処理ソフトの場合は、保守業務を行う際に、バージョンアップした識別処理ソフトが記憶されたROMカセットの拡張基板をマザーボードに結合して、マザーボードの記憶部へROMカセットに記憶された識別処理ソフトをアップロードする。一方、識別ログデータの場合は、フラッシュROMカセットをマザーボードに結合して、マザーボードの記憶部に記憶されている識別ログデータをフラッシュROMカセットにダウンロードする。これら識別処理ソフトおよび識別ログデータは、部外者の手に渡った際に解読されないために、ファイル形式を採用せず且つ一般的なDOS形式類のようなデータ形式ともしないことが望ましく、上述の汎用的な技術を採用しないで独自の伝送方式を用いていた。
More specifically, the above-described money identification processing software and money identification log data will be described as an example. For example, in the case of money identification processing software, the upgraded identification processing software is stored when performing maintenance work. The ROM cassette expansion board is coupled to the motherboard, and the identification processing software stored in the ROM cassette is uploaded to the storage unit of the motherboard. On the other hand, in the case of identification log data, the flash ROM cassette is coupled to the motherboard, and the identification log data stored in the storage unit of the motherboard is downloaded to the flash ROM cassette. Since these identification processing software and identification log data are not deciphered when they reach an outsider's hand, it is desirable not to adopt a file format and a data format such as a general DOS format. The original transmission method was used without adopting general-purpose technology.
しかしながら、上述した独自の伝送方式を採用した場合、拡張基板をマザーボードに結合する際に、事前に結合する拡張基板の種類に応じた設定をスイッチ等の操作によっておこなうため、作業が煩雑になってしまう。また、拡張基板の結合を行う保守員などが設定を誤った場合に、正常に動作しなかったり、マザーボードや拡張基板が故障する虞があるという課題がある。 However, when the unique transmission method described above is adopted, when connecting the expansion board to the motherboard, the setting according to the type of the expansion board to be combined in advance is performed by operating a switch or the like, which makes the work complicated. End up. In addition, there is a problem that when a maintenance person or the like who joins expansion boards makes a setting error, it may not operate normally or the mother board or expansion board may break down.
そこで、この発明は、独自の伝送方式を採用したマザーボードおよび拡張基板の結合時に、作業が容易になると共に、誤設定を防止して信頼性を向上する制御回路を提供するものである。 Therefore, the present invention provides a control circuit that facilitates work when a mother board and an expansion board that employ a unique transmission method are combined, and that prevents misconfiguration and improves reliability.
上記の課題を解決するために、請求項1に記載した発明は、貨幣処理機を構成するマザーボード(例えば、実施の形態におけるマザーボード100)に結合された拡張基板(例えば、実施の形態における拡張基板200A〜200G)を自動的に認識する制御回路であって、前記拡張基板は、該拡張基板に実装されている電気回路の種類を特定するための認識コードを出力する認識コード出力手段(例えば、実施の形態における第1認識コード出力部220,第2認識コード出力部230および第3認識コード出力部240からなる)を備え、前記マザーボードは、前記認識コードが入力される入力手段(例えば、実施の形態における入力側端子120a,120b,120c)と、該入力手段に入力された前記認識コードに基づいて前記拡張基板に実装されている電気回路の種類を判定する入力判定手段(例えば、実施の形態における出力セレクト制御部120)と、前記拡張基板に実装されている電気回路との結合制御を行う前記拡張基板の種類毎に設けられた複数の結合手段(例えば、実施の形態における結合専用制御部130A〜130G)と、前記結合手段の出力を遅延させる出力遅延手段(例えば、実施の形態における出力ディレイ制御部140A〜140C)と、を備え、前記拡張基板の前記認識コード出力手段は、前記拡張基板が前記マザーボードに結合されると認識コードを出力し、前記入力判定手段は、前記入力手段に前記認識コード出力手段から認識コードが入力されると、認識コードに応じた前記結合手段をアクティブに切り替えることで前記拡張基板の自動認識を行い、前記認識コード出力手段と前記結合手段とは双方向可能な単一の入出力信号線(例えば、実施の形態における認識コード信号線220S,230S,240S)で接続されることを特徴とする。
In order to solve the above problems, the invention described in
請求項2に記載した発明は、請求項1に記載の発明において、前記拡張基板に実装される電気回路が、貨幣の識別処理データのアップロード用、または、識別ログデータのダウンロード用の電気回路(例えば、実施の形態におけるROM300、フラッシュROM350)であることを特徴とする。
According to a second aspect of the present invention, in the first aspect of the invention, the electric circuit mounted on the expansion board is an electric circuit for uploading money identification processing data or for downloading identification log data ( For example, the
請求項3に記載した発明は、請求項1又は2に記載の発明において、前記マザーボードが、前記拡張基板の動作機能に係る各種プログラムを実行する主制御手段と、前記認識コード出力手段から出力された認識コードを入力する第2入力手段を有し該第2入力手段に入力された認識コードに基づいて前記拡張基板に実装されている電気回路の種類を判定する第2入力判定手段とを備え、前記主制御手段は、前記第2入力判定手段の判定結果に対応したプログラムを実行することを特徴とする。 According to a third aspect of the present invention, in the first or second aspect of the present invention, the motherboard outputs the main control means for executing various programs related to the operation function of the extension board and the recognition code output means. And second input determining means for determining the type of the electric circuit mounted on the expansion board based on the recognition code input to the second input means. The main control means executes a program corresponding to the determination result of the second input determination means.
請求項1に記載した発明によれば、拡張基板の認識コード出力手段から出力された認識コードに基づいて、貨幣処理機のマザーボード側の入力判定部で拡張基板に実装されている電気回路の種類を特定できるため、マザーボードへ拡張基板を結合させる際に自動的に結合手段をアクティブに切り替えることができ、とりわけ貨幣処理機のように独自設計されたマザーボードおよび拡張基板の場合において、マザーボードへの拡張基板の結合時に事前に手動で設定変更を行う場合と比較して、この設定変更を省略できる分だけ作業が容易になり、また、自動的に電気回路の種類が認識されるので誤設定を防止して信頼性を向上することができる効果がある。
さらに、出力遅延手段により結合手段の出力を遅延させることで、結合手段の出力信号と認識コードの信号との伝送を1本の信号線を介して行うことができるため、結合手段の出力と認識コードの信号とをそれぞれ個別の信号線を介して伝送する場合と比較して、信号線を省略することができる分だけ、マザーボードと拡張基板との結合に係る回路部分の小型化を図ることができる効果がある。
According to the first aspect of the present invention, the type of electric circuit mounted on the expansion board by the input determination unit on the mother board side of the money handling machine based on the recognition code output from the recognition code output means of the expansion board. Therefore, when connecting an expansion board to a motherboard, the connection means can be automatically switched to active, especially in the case of a uniquely designed motherboard and extension board such as a money handling machine. Compared with manual setting changes in advance when boards are combined, this setting change is made easier, and the type of electrical circuit is automatically recognized, preventing incorrect settings. Thus, the reliability can be improved.
Further, by delaying the output of the coupling means by the output delay means, the output signal of the coupling means and the signal of the recognition code can be transmitted via one signal line, so that the output of the coupling means is recognized. Compared with the case where the signal of the code is transmitted through the individual signal lines, the circuit portion related to the connection between the mother board and the extension board can be miniaturized as much as the signal lines can be omitted. There is an effect that can be done.
請求項2に記載した発明によれば、請求項1の効果に加え、特に、拡張基板に実装される電気回路が貨幣の識別処理データのアップロード用または識別ログデータのダウンロード用の電気回路である場合に、機密性を十分に確保しつつ拡張基板の結合作業を容易に行うことができる効果がある。
According to the invention described in claim 2, in addition to the effect of
請求項3に記載した発明によれば、請求項1又は2の何れか一項の効果に加え、第2入力判定手段の判定結果、すなわち拡張基板に実装されている電気回路の種類の判定結果に対応したプログラムを主制御手段で実行することができるため、拡張回路に実装された電気回路と異なる電気回路用のプログラムを主制御手段で実行するのを防止して、更なる信頼性の向上を図ることができる効果がある。
According to the invention described in claim 3 , in addition to the effect of any one of
次に、この発明の実施の形態について図面を参照しながら説明する。
図1は、この発明の実施の形態における貨幣処理装置の制御回路基板等として使用するマザーボード100と、このマザーボード100の拡張スロット110に対して、拡張スロット210の嵌合により結合される拡張基板200Aとを示したものである。ここで、拡張基板は、それぞれ機能を異にするA〜Gタイプまで計7種類の拡張基板200A〜200Gが存在しており、この実施の形態では主にAタイプの拡張基板200Aを一例に説明する。なお、図示都合上、図1において拡張基板200B〜200G、CPUや各入出力IO等のIC類、および、アドレスバスやデータバス等の信号線などを省略している。
Next, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows a
図1に示すように、マザーボード100は拡張スロット110を備えているのに対して、拡張基板200Aは拡張スロット210を備え、これら拡張スロット110,210はそれぞれ一対のオス・メス形状を呈し、例えばメス形状の拡張スロット110にオス形状の拡張スロット210を挿入して結合する嵌合構造となっている。そして拡張スロット110と拡張スロット210とが嵌合状態となることで、それぞれの拡張スロット110,210が有する1番〜7番までのピンが互いに同じ番号のピンと接触して導通するようになっている。
As shown in FIG. 1, the
Aタイプの拡張基板200Aは、拡張基板200A〜200Gの全てに各々共通に設けられた第1認識コード出力部220、第2認識コード出力部230および第3認識コード出力部240と、拡張基板200Aの結合のみに利用される結合専用回路部250Aと、それぞれ第1認識コード出力部220から拡張スロット210の1番ピンに至る認識コード信号線220Sと、第2認識コード出力部230から拡張スロット210の2番ピンに至る認識コード信号線230Sと、第3認識コード出力部240から拡張スロット210の3番ピンに至る認識コード信号線240Sとを備えている。さらに認識コード信号線220Sには信号線250Sが分岐接続され、この信号線250Sが結合専用回路部250Aに接続されている。
The
ここで、B〜Gタイプの拡張基板200B〜200G(図示せず)とAタイプの拡張基板200Aとの相違点を説明する。まず、Aタイプの拡張基板200AがAタイプの拡張基板用の結合専用回路部250Aのみを実装しているのに対して、Bタイプの拡張基板200BにはBタイプの拡張基板用の結合専用回路部250Bが実装されており、この結合専用回路部250Bが、認識コード信号線230Sに信号線を介して分岐接続されている。
Cタイプの拡張基板200CにはCタイプの拡張基板用の結合専用回路部250Cが実装されており、この結合専用回路部250Cが、認識コード信号線240Sに信号線を介して分岐接続されている。
一方、Dタイプの拡張基板200Dには、Dタイプの拡張基板用の結合専用回路部250Dが実装されており、この結合専用回路部250Dが拡張スロット210の4番ピンに結線された信号線264に接続されている。同様に、Eタイプの拡張基板200Eには、結合専用回路部250Eが実装されており、この結合専用回路部250Eが拡張スロット210の5番ピンに結線された信号線265に接続されている。さらに、Fタイプの拡張基板200Fには、Fタイプの拡張基板用の結合専用回路部250Fが実装されており、この結合専用回路部250Fが拡張スロット210の6番ピンに結線された信号線266に接続されている。そして、Gタイプの拡張基板200Gには、Gタイプの拡張基板用の結合専用回路部250Gが実装されており、この結合専用回路部250Gが拡張スロット210の7番ピンに結線された信号線267に接続されている。
Here, the differences between the B to G type expansion boards 200B to 200G (not shown) and the A
The C type expansion board 200C is mounted with a dedicated circuit unit for coupling C type 250C, and the dedicated circuit unit for coupling 250C is branched and connected to the recognition
On the other hand, the D type expansion board 200D is mounted with a coupling dedicated circuit section 250D for the D type expansion board, and this coupling dedicated circuit section 250D is connected to the 4th pin of the
第1認識コード出力部220、第2認識コード出力部230および第3認識コード出力部240は、拡張基板200A〜200Gの種類を認識するための認識コードを生成するためのもので、拡張基板200A〜200Gのいずれか一つがマザーボード100に結合されると、拡張基板200A〜200Gに実装された結合専用回路部250A〜250Gの種類に応じて、それぞれ図示しない抵抗を介して電源(Vcc)へ接続されて単にプルアップされるか、又は、プルアップおよびプルダウンの何れも施されていないオープン状態となる。つまり、第1認識コード出力部220から第3認識コード出力部240からは、各々実装された拡張基板の種類に応じて予め設定されたHiレベル信号又はオープン信号のいずれかの信号が出力されることとなる。なお、第1認識コード出力部220から第3認識コード出力部240のうち、オープン信号を出力する認識コード出力部については省略しても良い。
The first recognition
ここで、例えば、マザーボード100の拡張スロット110に拡張基板200A〜200Gが何も挿入されていない場合、拡張スロット110の1〜3番ピンの全てにオープン信号が入力されることとなる。つまり、この1〜3番ピン全てにオープン信号が入力される認識コードを何れかの拡張基板の認識コードとして割り当ててしまうと、拡張基板200A〜200Gが何も挿入されていない場合と区別できなくなってしまう。そのため、拡張基板200A〜200Gに割り当てられる認識コードは、第1認識コード出力部220〜第3認識コード出力部240の出力信号のうち少なくともいずれか1つの出力信号が、Hiレベル信号となるように設定される。
Here, for example, when no expansion boards 200 </ b> A to 200 </ b> G are inserted into the
また、第1認識コード出力部220〜第3認識コード出力部240の各出力信号は、Hiレベル信号かオープン信号となるため、Hiレベル信号が出力される認識コード信号線220S〜240Sのいずれかに接続されるAタイプからCタイプまでの各拡張基板用の結合専用回路部250A〜250Cのイネーブル入力部(後述する)を、予めプルアップされたHiレベル信号そのものによるアクティブHiとする構成にはできず、アクティブLowとして構成するという制限が生じる。なお、第1認識コード出力部220〜第3認識コード出力部240が接続されていない信号線264〜267に接続される結合専用回路部250D〜250Gのイネーブル入力部に関しては上述の制限は課されずアクティブHiの構成としてもよい。
Since each output signal of the first recognition
拡張基板200A〜200Gの第1認識コード出力部220から第3認識コード出力部240により生成される認識コードは、例えば表1に示すようなパターンで予め設定されている。なお、表1中、「Hi」はHiレベル信号を示し、「−」はオープン信号を示している。
The recognition codes generated by the third recognition
この表1に示すように、第1認識コード出力部220から第3認識コード出力部240で生成される認識コードは、予め拡張基板200A〜200G毎に固有のパターンで設定されており、その一例としてCタイプの拡張基板の場合には、第1認識コード出力部220の出力がHiレベル、第2認識コード出力部230の出力がHiレベル、第3認識コード出力部240の出力がオープンに設定される。なお、表1において未接続とは、マザーボード100に拡張基板200A〜200Gが何れも結合されていない状態であり、この状態には、認識コードを生成する全ての信号がオープン状態になるパターンが割り当てられている。
As shown in Table 1, the recognition codes generated from the first recognition
図2は、拡張基板200Aの結合専用回路部250Aの構成の一例であり、Aタイプの拡張基板200AにROM300(電気回路)が実装されている場合を示している。このAタイプの拡張基板200Aの結合専用回路部250Aは、A結合出力信号(及び後続して出力される後述するマザーボード100側の出力ディレイ制御部140AからのA結合出力ディレイ信号)がアクティブLowで出力されると、ROM300のCE(チップイネーブル)端子310が動作イネーブル状態になるようになっている。ここで、ROM300内には、予め貨幣の識別を行う識別処理データがインストールされており、この識別処理データが、マザーボード100の記憶部(図示略)へアップロードされることとなる。
FIG. 2 is an example of the configuration of the coupling dedicated
図3は、拡張基板200Bの結合専用回路部250Bの構成の一例であり、Bタイプの拡張基板200BにフラッシュROM350(電気回路)が実装されている場合を示している。このBタイプの拡張基板200Bの結合専用回路部250Bは、B結合出力信号(及び後続して出力される後述するマザーボード100側のB結合出力ディレイ制御部140BからのB結合出力ディレイ信号)がアクティブLowで出力されると、フラッシュROM350のCE(チップイネーブル)端子360が動作イネーブル状態になるようになっている。ここで、フラッシュROM350内には、貨幣の識別を行った結果である識別ログデータがマザーボード100の記憶部(図示略)からダウンロードされて記憶されるようになっている。なお、図示都合上、C〜Gタイプの結合専用回路部250C〜250Gを省略するが、例えば、Cタイプの拡張基板200Cは、マザーボード100からC結合出力信号がアクティブLowで出力されると、Cタイプの拡張基板200Cの結合専用回路部250Cの入力端子が動作イネーブルとなるように構成される。D〜Gタイプの結合専用回路部250D〜250Gについては、アクティブLowの出力制限が無いことを除いて、A〜Cタイプの結合専用回路部250A〜250Cと同様に構成すればよい。また、各結合専用回路部250A〜250Gの機能構成としては、必要とする拡張機能を満たす電気回路が実装されていれば良く、例えば、通信ポートの拡張用のUART(Universal Receiver Transmitter)や、SIO(Serial Input/Output)等の電気回路の構成を実装させるようにしても良い。
FIG. 3 shows an example of the configuration of the coupling dedicated circuit unit 250B of the extension board 200B, and shows a case where the flash ROM 350 (electric circuit) is mounted on the B type extension board 200B. This B type expansion board 200B has a B coupling output signal (and a B coupling output delay signal output from a B coupling output
マザーボード100は、貨幣処理機の主制御基板を構成するものであり、図示しないCPUやメモリなどが実装されて各種プログラムが実行可能になっている。マザーボード100には、上述したA〜Gタイプの拡張基板200A〜200Gの種類を自動的に認識してマザーボード100と拡張基板200A〜200Gとを回路的に結合させるためのゲート回路180を備えている。
The
ゲート回路180は、出力セレクト制御部120(入力判定手段)と、Aタイプの拡張基板200Aの制御を行う結合専用制御部130A(結合手段)と、Bタイプの拡張基板200Bの制御を行う結合専用制御部130B(結合手段)と、Cタイプの拡張基板200Cの制御を行う結合専用制御部130C(結合手段)と、Dタイプの拡張基板200Dの制御を行う結合専用制御部130D(結合手段)と、Eタイプの拡張基板200Eの制御を行う結合専用制御部130E(結合手段)と、Fタイプの拡張基板200Fの制御を行う結合専用制御部130F(結合手段)と、Gタイプの拡張基板200Gの制御を行う結合専用制御部130G(結合手段)と、出力ディレイ制御部140A(出力遅延手段)と、出力ディレイ制御部140B(出力遅延手段)と、出力ディレイ制御部140C(出力遅延手段)とを備えている。
The
出力セレクト制御部120は、拡張スロット110に結合された拡張基板200A〜200Gから受信した認識コードに基づいて、結合専用制御部130A〜130Gのいずれか1つを選択するものである。より具体的には、出力セレクト制御部120の入力側端子120aには、抵抗121を介して拡張スロット110の1番ピンが接続され、入力側端子120bには、抵抗123を介して拡張スロット110の2番ピンが接続され、さらに入力側端子120cには、抵抗125を介して拡張スロット110の3番ピンが接続されている。また、1番ピンに接続された入力側端子120aは抵抗122を介してGNDにプルダウンされ、2番ピンに接続された入力側端子120bは抵抗124を介してGNDにプルダウンされ、さらに、3番ピンに接続された入力側端子120cは抵抗126を介してGNDにプルダウンされている。つまり、拡張スロット110の1番ピン〜3番ピンのそれぞれにHiレベル信号が入力された場合には出力セレクト制御部120の入力側端子120a〜120cはHiレベルとなり、拡張スロット110の1番ピン〜3番ピンのそれぞれにオープン信号が入力された場合には出力セレクト制御部120の入力側端子120a〜120cはLowレベルとなる。そして、出力セレクト制御部120では、この入力側端子120a〜120cにおけるそれぞれの入力信号がHiかLowかを判別できるように構成されている。
The output
また、出力セレクト制御部120には、ラッチトリガとしてのシステムリセット信号が入力されるようになっており、電源投入後のシステムリセット終了時に出力セレクト制御部120は、例えば入力側端子120a〜120cの場合、入力レベルが安定してHiかLowかの判別が確定したときに、出力先で必要とするAセレクト出力信号からGセレクト出力信号までの7種類の出力信号の出力レベルをそれぞれ確定する構成となっている。そして、出力セレクト制御部120から出力されるAセレクト出力信号からGセレクト出力信号は、いずれか1つの出力信号のみがアクティブ出力となるように設定されている。
Further, a system reset signal as a latch trigger is input to the output
出力セレクト制御部120は、図4に示すようにデコーダ400を実装しており、このデコーダ400のイネーブル入力端子G1にシステムリセット信号であるアクティブLowの/RESETが入力されるようになっている。さらに、第1入力端子400aと第2入力端子400bと第3入力端子400cとのそれぞれには、上述した入力側端子120a〜120cへの入力すなわち第1認識コード出力部220の認識コード信号a、第2認識コード出力部230の認識コード信号b、および第3認識コード出力部240の認識コード信号cが入力される。また、デコーダ400は、出力端子として、「/Y0」〜「/Y7」が設けられており、「/Y1」からはAセレクト出力信号、「/Y2」からはBセレクト出力信号、「/Y3」からはCセレクト出力信号、「/Y4」からはDセレクト出力信号、「/Y5」からはEセレクト出力信号、「/Y6」からはFセレクト出力信号、「/Y7」からはGセレクト出力信号がそれぞれ出力可能になっている。なお「/Y0」は拡張基板が何も結合されていない場合に信号が出力されるものであり、この実施の形態では利用していない。また、デコーダ400の「/G2A」、「/G2B」の端子には共通のGNDが接続されている。
The output
ここで、デコーダ400で入力処理が行われるのは、第1入力端子400a〜第3入力端子400cの3端子に入力される認識コード信号a〜cが対象であり、これら3端子へ入力される認識コード信号a〜cがHiレベル信号かLowレベル信号かに応じて、Aセレクト出力信号〜Gセレクト出力信号の7つの出力信号のいずれか1つを選択してLowレベル信号とし、残りの6つをHiレベル信号とする。
このデコーダ400の入力条件と選択結果との対応関係を表2に示す。
Here, the input process is performed by the
Table 2 shows the correspondence between the input conditions of the
この表2に示すように、例えば入力条件の認識コード信号a,b,cが「Hi,Hi,Low」の場合には、Cセレクト信号が選択されて、出力結果は、Aセレクト信号が「Hi」、Bセレクト信号が「Hi」、Cセレクト信号が「Low」、Dセレクト信号が「Hi」、Eセレクト信号が「Hi」、Fセレクト信号が「Hi」、Gセレクト信号が「Hi」となる。また、認識コード信号a,b,cが「Low,Low,Low」の場合、すなわち拡張基板200A〜200Gが何れも結合されていない場合は、Aセレクト信号からGセレクト信号のすべてのセレクト信号が「Hi」となる。これは、後続に結線される回路の選択が不要であることを意味する。
As shown in Table 2, for example, when the recognition code signals a, b, and c of the input condition are “Hi, Hi, Low”, the C select signal is selected, and the output result is that the A select signal is “ "Hi", B select signal is "Hi", C select signal is "Low", D select signal is "Hi", E select signal is "Hi", F select signal is "Hi", G select signal is "Hi" It becomes. When the recognition code signals a, b, and c are “Low, Low, Low”, that is, when none of the
結合専用制御部130Aは、上述した出力セレクト制御部120のAセレクト出力信号がアクティブ出力(Low)となると、A結合出力信号を出力して拡張基板200Aに実装された結合専用回路部250Aの制御部として機能するようになっている。同様に、結合専用制御部130Bは、Bセレクト出力信号がアクティブ出力(Low)となると、B結合出力信号を出力して結合専用回路部250Bの制御部として機能し、結合専用制御部130Cは、Cセレクト出力信号がアクティブ出力(Low)となるとC結合出力信号を出力して結合専用回路部250Cの制御部として機能する。さらに、結合専用制御部130Dは、Dセレクト出力信号がアクティブ出力(Low)となるとD結合出力信号を出力して結合専用回路部250Dの制御部として機能し、結合専用制御部130Eは、Eセレクト出力信号がアクティブ出力(Low)となるとE結合出力信号を出力して結合専用回路部250Eの制御部として機能する。そして、結合専用制御部130Fは、Fセレクト出力がアクティブ出力(Low)となるとF結合出力信号を出力して結合専用回路部250Fの制御部として機能し、結合専用制御部130Gは、Gセレクト出力がアクティブ出力(Low)となるとG結合出力信号を出力して結合専用回路部250Gの制御部として機能する。
When the A select output signal of the output
結合専用制御部130Aには、図5に示すように、論理回路500が実装されている。この論理回路500には、Aセレクト出力信号と、アドレスバスであるA0〜A15のうちA14,A15の各出力信号とがそれぞれ入力される。例えば、Aセレクト出力信号がアクティブ出力で、且つ、CPUが拡張基板200AのROM300にアクセスするべくアドレス空間0000番地〜BFFF番地の範囲を指定した場合に、A結合出力信号がアクティブ出力となり、これにより結合対象となる前述したROM300のCE(チップイネーブル)端子が動作イネーブル状態となる。
As shown in FIG. 5, a
結合専用制御部130Bには、図6に示すように、論理回路550が実装されている。この結合専用制御部130Bも、上述の結合専用制御部130Aと同様な回路構成となっており、論理回路550には、Bセレクト出力信号と、アドレスバスであるA0〜A15のうちA14,A15の各出力信号とがそれぞれ入力される。例えば、Bセレクト出力信号がアクティブ出力で、且つ、CPUが拡張基板200BのフラッシュROM350にアクセスするべくアドレス空間C000番地〜FFFF番地の範囲を指定した場合に、B結合出力信号がアクティブ出力となり、これにより結合対象となる前述したフラッシュROM350のCE(チップイネーブル)端子が動作イネーブル状態となる。なお、拡張基板200C〜拡張基板200Gについても、上述した拡張基板200A,200Bと同様な構成になっており、結合専用制御部130C〜130Gは、CPUが拡張基板200C〜200Gにアクセスする際に、C結合出力信号〜G結合出力信号を出力して拡張基板200C〜200Gに実装されている電気回路のCE端子を動作イネーブル状態とするようになっている。また、本実施例では、拡張基板に実装される電気回路については拡張基板200AではROM300とし、そして拡張基板200BではフラッシュROM350とし、CE(チップイネーブル)端子を動作イネーブル状態とする例にて示したが、他の拡張基板200C〜200Gについては各々実装される電気回路の種類によっては、CE(チップイネーブル)端子を動作イネーブル状態とするのに限るのではなく、結合対象となる該電気回路がアクティブ状態として結合されるようになっていれば良い。また同様に、本実施例では拡張基板200Aおよび拡張基板200Bではメモリアクセスの関係により、CPUがアクセスする事を条件として例にして説明したが、他の拡張基板200C〜200GについてはCPUのアクセスが条件として限られるものでもない。
As shown in FIG. 6, a
出力ディレイ制御部140Aは、上述した結合専用制御部130Aから出力されるA結合出力信号を遅延させてA結合ディレイ出力信号として出力するものであり、この出力されるA結合ディレイ出力信号は拡張スロット110の1番ピンを介して拡張基板200Aに入力される。同様に、出力ディレイ制御部140Bは、結合専用制御部130Bから出力されるB結合出力信号を遅延させてB結合ディレイ出力信号として出力するものであり、B結合ディレイ出力信号は、拡張スロット110の2番ピンを介して拡張基板200Bに入力される。さらに、出力ディレイ制御部140Cは、結合専用制御部130Cから出力されるC結合出力信号を遅延させてC結合ディレイ出力信号として出力するものであり、C結合ディレイ出力信号は拡張スロット110の3番ピンを介して拡張基板200Cに入力される。ここで、出力ディレイ制御部140A〜140Cを用いてそれぞれA結合出力信号〜C結合出力信号を遅延させるのは、拡張スロット110および拡張スロット210の1番ピン〜3番ピンに接続される各1本の信号線を用いて双方向に信号のやり取りを行うためであり、その理由について一番ピンを一例に説明すると、A結合出力信号を直接的に結合専用回路部250Aに入力する構成とした場合、A結合出力信号と第1認識コード出力部220から出力される認識コード信号aとが衝突して干渉してしまうため、認識コード信号aが出力セレクト制御部120の入力側端子120aに入力されて判別が確定するまでの間、出力ディレイ制御部140Aの出力をハイインピーダンス状態として禁止することで、認識コード信号aを優先し、認識コードの判別が確定して一定時間経過した後に遅延したA結合出力信号をA結合ディレイ出力信号として安定出力させている。なお、出力ディレイ制御部140Bと出力ディレイ制御部140Cも出力ディレイ制御部140Aと同様の理由で設けられている。
The output
出力ディレイ制御部140A〜140Cは、図7に示すように、第1フリップフロップ600および第2フリップフロップ610の2つのフリップフロップ回路と、1つのバッファ(BUF)630とで回路が構成されている。バッファ630の入力信号はそれぞれA結合出力信号、B結合出力信号、C結合出力信号になっていればよい。
次にこの出力ディレイ制御部140A〜140Cにおけるディレイの仕組みについて、図8を参照しながら説明する。
As shown in FIG. 7, the output delay control units 140 </ b> A to 140 </ b> C are configured by two flip-flop circuits of a first flip-
Next, the delay mechanism in the output
図8において、「CLK」は第1フリップフロップ600に入力されるシステムクロック信号を示しており、「/RESET」は第1フリップフロップ600に入力されるシステムリセット信号を示している。また、図7,8で示すように、「出力Q1」はシステムクロック信号とシステムリセット信号とに基づいて第1フリップフロップ600で確定されて出力される出力信号Q1を示している。「出力Q2」は、上述したシステムリセット信号と出力信号Q1とに基づいて第2フリップフロップ610で確定されて出力され、バッファ630のイネーブル入力部620に入力される出力信号Q2を示している。また、「BUFの入力信号」はバッファ630の入力部640に入力される入力信号を示しており、例えば、A結合出力信号、B結合出力信号、およびC結合出力信号が入力される。さらに、「BUFの出力信号」は、出力信号Q2とバッファ630に入力される入力信号に基づいてバッファ630から出力される出力信号を示している。なお、図8において、各信号の状態を「H」、「Z」、「L」で示しており、「H」はHi、「Z」はハイインピーダンス、「L」はLowの状態をそれぞれ意味している。
In FIG. 8, “CLK” indicates a system clock signal input to the first flip-
出力ディレイ制御部140A〜140Cによれば、図8に示すように、システムリセット信号(/RESET)がHiとなった後、システムクロック信号(CLK)がLowからHiとなるタイミングで出力信号Q1(出力Q1)をHiとして、この出力信号Q1(出力Q1)がHiとなった後、システムクロック信号(CLK)が再びLowからHiとなるタイミングで出力信号Q2(出力Q2)をHiとする。つまり、出力ディレイ制御部140A〜140Cに入力されるシステムリセット信号(/RESET)がHiとなってから時間T1が経過した後に出力信号Q2(出力Q2)がHiとなり、バッファ630においては、システムリセット信号(/RESET)がLowからHiとなる迄の期間、及びその期間に加えてHiとなってから時間T1が経過するまではハイインピーダンス状態が維持され、時間T1が経過して出力信号Q2(出力Q2)が入力されると、「BUFの入力信号」であるA結合出力信号、B結合出力信号およびC結合出力信号をそれぞれ、「BUFの出力信号」であるA結合ディレイ出力信号、B結合ディレイ出力信号、および、C結合ディレイ出力信号として出力する。つまり、出力ディレイ制御部140A〜140Cにより、A結合出力信号、B結合出力信号およびC結合出力信号が、それぞれシステムリセット終了時(システムリセット信号がHiとなった時)を起点として、時間T1だけ遅延されてA結合ディレイ出力信号、B結合ディレイ出力信号、および、C結合ディレイ出力信号として出力されることとなる。
According to the output
この実施の形態の貨幣処理装置は上記構成を備えており、次に、この貨幣処理装置の動作、特に、マザーボード100における拡張基板200A〜200Gの種類を自動的に認識する動作について説明する。
まず、マザーボード100の拡張スロット110に拡張基板200Aの拡張スロット210を挿入して嵌合させ、電源を投入すると、拡張基板200Aの第1認識コード出力部220、第2認識コード出力部230、第3認識コード出力部240から拡張基板の種類に応じた認識コード信号a〜c(例えば、表1に示す「Hi,−,−」)が出力される。この認識コード信号a〜cは、電源投入後のシステムリセット終了時(システムリセット信号がHiとなった時)に、それぞれ出力セレクト制御部120の入力側端子120a,120b,120cに入力されて、出力セレクト制御部120にて認識コード信号a〜cに対応する拡張基板の種類が判定される。
The money handling apparatus according to this embodiment has the above-described configuration. Next, an operation of this money handling apparatus, particularly, an operation for automatically recognizing the types of the
First, when the
この判定結果に基づいて出力セレクト制御部120においてAセレクト出力信号からGセレクト出力信号のうちいずれかのセレクト出力信号が結合専用制御部130A〜130Gのうちいずれか1つの該当する結合専用制御部130A〜130Gに対してアクティブ出力(Low)される。つまり拡張基板200Aが接続された場合は、認識コード信号aに基づいて出力セレクト制御部120において拡張基板200Aであることが判定されるから、出力セレクト制御部120から結合専用制御部130AにAセレクト出力信号がアクティブ出力(Low)されることとなる。
Based on the determination result, in the output
結合専用制御部130Aに対してAセレクト出力信号がアクティブ入力(Low)されると、拡張基板200Aの結合専用回路部250Aと回路的に結合するためのA結合出力信号が結合専用制御部130Aからアクティブ出力(Low)される。
When the A select output signal is actively input (Low) to the coupling dedicated control unit 130A, an A coupling output signal for coupling the circuit with the coupling dedicated
出力ディレイ制御部140AにA結合出力信号が入力されると、このA結合出力信号を電源投入後のシステムリセット終了時(システムリセット信号がHiとなった時)を起点として、時間T1だけ遅延させたA結合ディレイ出力信号が出力ディレイ制御部140Aから出力される。そして、出力ディレイ制御部140Aから出力されたA結合ディレイ出力信号は、拡張スロット110、210を介して拡張基板200Aの結合専用回路部250AのCE端子に到達して結合専用回路部250Aが動作イネーブル状態とされる。そしてこの結果、マザーボード100と拡張基板200Aとが回路的に結合された状態となる。なお、拡張基板200Aが結合された場合を一例に説明したが、拡張基板200B、200Cについても同様の動作となり、上述した説明中の「A」を「B」又は「C」に読み替えるだけでよいためここでの詳細説明は省略する。また、拡張基板200D〜200Gが結合された場合については、上述した出力ディレイ制御部140Aに相当する構成が省略されている事、および結合専用制御部からの出力がアクティブ出力(Low)に限らずアクティブ出力(Low又はHi)となっている事だけであり、それ以外の動作については「A」を「D」、「E」、「F」および「G」に適宜読み替えるだけでよいため、拡張基板200B、200Cと同様に、ここでの詳細説明を省略する。
When an A-coupled output signal is input to the output
したがって、上述の実施の形態によれば、拡張基板200A〜200Gの第1認識コード出力部220〜第3認識コード出力部240から出力された認識コード信号a〜cに基づいて、貨幣処理機のマザーボード100側の出力セレクト制御部120で拡張基板200A〜200Gに実装されている電気回路の種類を特定できるため、マザーボード100に拡張基板200A〜200Gを結合させる際に自動的に結合専用回路部250A〜250Gをアクティブに切り替えることができ、とりわけ貨幣処理機のように独自設計されたマザーボード100および拡張基板200A〜200Gの場合において、マザーボード100への拡張基板200A〜200Gの結合時に事前に手動で設定変更を行う場合と比較して、この設定変更を省略できる分だけ作業が容易になり、また、自動的に電気回路の種類が認識されるので誤設定を防止して信頼性を向上することができる。
Therefore, according to the above-described embodiment, based on the recognition code signals a to c output from the first recognition
また、拡張基板200A〜200Gに実装される電気回路が貨幣の識別処理データのアップロード用または識別ログデータのダウンロード用の電気回路である場合に、機密性を十分に確保しつつ拡張基板200A〜200Gのマザーボード100への結合作業を容易に行うことができる。
Further, when the electric circuit mounted on the
さらに、出力ディレイ制御部140A〜140Cにより結合専用制御部130A〜130Cの出力を遅延させることで、結合専用制御部130A〜130Cの出力信号と認識コード信号a〜cとの伝送を各1本の信号線220S,230S,240Sを介して行うことができる(双方向可能な単一の入出力信号線で接続される)ため、結合専用制御部130A〜130Cの出力信号と認識コードの信号とをそれぞれ個別の信号線を介して伝送する場合と比較して、信号線を省略することができる分だけマザーボード100と拡張基板200A〜200Gとを結合に係る回路部分の小型化を図ることができる。
Further, by delaying the outputs of the coupling dedicated control units 130A to 130C by the output
[他の態様]
なお、上述した実施の形態では、認識コード信号a〜cが抵抗121,123,125を通じて出力セレクト制御部120の入力側端子120a,120b,120cにそれぞれ入力されると共に、プルダウン用の抵抗122,124,126によってGNDにプルダウンされることによって出力セレクト制御部120のデコーダによる入力判定が可能な構成とされているが、この構成に限られず、他の態様として、例えば、上述したマザーボード100において、出力セレクト制御部120とは個別に、結合された拡張基板200A〜200Gに実装されている電気回路の種類を判定する第2入力判定手段としての入力判定部(図示略)を追加し、この入力判定部の入力部(第2入力手段)に拡張基板200A〜200Gの第1認識コード出力部220〜第3認識コード出力部240からそれぞれ出力された認識コード信号a〜cを入力する構成とし、さらに、この入力された認識コード信号a〜cに基づいて出力セレクト制御部120で拡張基板200A〜200Gに実装されている電気回路の種類を判定し、主制御手段であるCPUにおいてこの追加した入力判定部で判定された拡張基板200A〜200Gに実装されている電気回路の種類に応じた各種プログラムを自動的に実行させるようにしても良い。このように出力セレクト制御部120とは個別に設けられる入力判定部としては、例えば、CPUに内蔵される汎用的な入力ポートを用いることもできる。
[Other aspects]
In the above-described embodiment, the recognition code signals a to c are input to the
上述の他の態様のように構成することで、例えば、マザーボード100に拡張基板200Bを結合し、拡張基板200Bに実装されているフラッシュROM350に、CPUの記憶部で記憶管理されている貨幣の識別を行った結果である識別ログデータをダウンロードする作業を行う場合、拡張基板200Bの結合状態の認識がCPUでなされることによって、ダウンロード作業のプログラムを安全且つ確実に実行することが可能となる。また、例えば作業員のミスにより拡張基板200B以外の拡張基板が間違って結合された、もしくは拡張基板200A〜200Gが何も結合されていない場合であっても、CPUによって拡張基板200A〜200Gの結合状態が認識可能であるので、ダウンロード作業のプログラム実行を停止させたり、作業員に対して拡張基板200Bの結合を促すガイダンスを液晶等の表示部へ表示する制御処理を行うことが可能となるため、作業ミスやその二次的障害を未然に防止することが可能となり、この結果、更なる信頼性の向上を図ることができる。
By configuring as in the other embodiment described above, for example, the expansion board 200B is coupled to the
また、上述した実施の形態では、それぞれ異なる電気回路を実装した7種類の拡張基板200A〜200Gの場合を説明したが、これに限られるものではなく、拡張基板の種類を減少させてもよい。例えば、拡張基板を6種類にする場合は、上述したマザーボード100に実装された結合専用制御部130Gを省略すればよく、また、拡張基板を5種類以下にする場合も同様に結合専用制御部130F、130E、130Dを適宜削除すればよい。他方、拡張基板の種類を8種類以上にする場合は、認識コード出力部を適宜増設し、出力セレクト制御部120で使用するデコーダ400の入力系統と出力系統とをそれぞれ増設し、さらに、この増設した出力系統に対して結合専用制御部と出力ディレイ制御部を増設すればよい。
In the above-described embodiment, the case of seven types of
また、認識コード出力部として第1認識コード出力部220〜第3認識コード出力部240を設けた場合について説明したが、認識コード出力部をN個設ける場合には、出力セレクト制御部120では最大で(2N−1)種類のセレクト出力信号が出力可能となり、同様に、セレクト出力信号の出力先である結合専用制御部も最大で(2N−1)個設けることが可能となるため、(2N−1)の分だけ回路の自動切換えが実現可能となる。このように構成する場合、ゲート回路180(図1参照)を、例えばPLD(プログラマブル・ロジック・デバイス)で構成すれば、回路設計時に適宜論理回路をプログラム化して書き込むことができるため、必要とするゲートアレイの回路が容易に実現可能となる。
Further, the case where the first recognition
また、認識コード出力部がN個設けてある場合には、マザーボード100と拡張基板200Xとの結合の際に、認識コード信号をマザーボード100に入力するN本の信号線を、認識コード信号が出力セレクト制御部120に入力された後、マザーボード100から拡張基板200Xへの結合ディレイ出力信号を送信する用途で使用可能な双方向の入出力信号線として利用することができる。
When N recognition code output units are provided, the recognition code signal is output from N signal lines for inputting the recognition code signal to the
なお、上述した実施の形態において、拡張スロット110および拡張スロット210のピンアサインを便宜上1番〜7番に割り当てて説明したが、このピンアサインは一例であり、このピンアサインに限定されるものではない。
In the above-described embodiment, the pin assignments of the
100 マザーボード
200A 拡張基板
220 第1認識コード出力部(認識コード出力手段)
230 第2認識コード出力部(認識コード出力手段)
240 第3認識コード出力部(認識コード出力手段)
120a,120b,120c 入力側端子(入力手段)
120 出力セレクト制御部(入力判定手段)
130A〜130G 結合専用制御部(結合手段)
300 ROM(電気回路)
350 フラッシュROM(電気回路)
220S,230S,240S 認識コード信号線(入出力信号線)
100
230 2nd recognition code output part (recognition code output means)
240 3rd recognition code output part (recognition code output means)
120a, 120b, 120c Input side terminal (input means)
120 output select control unit (input determination means)
130A-130G Coupling dedicated control unit (joining means)
300 ROM (electric circuit)
350 Flash ROM (electric circuit)
220S, 230S, 240S Recognition code signal line (input / output signal line)
Claims (3)
前記拡張基板は、該拡張基板に実装されている電気回路の種類を特定するための認識コードを出力する認識コード出力手段を備え、
前記マザーボードは、前記認識コードが入力される入力手段と、該入力手段に入力された前記認識コードに基づいて前記拡張基板に実装されている電気回路の種類を判定する入力判定手段と、前記拡張基板に実装されている電気回路との結合制御を行う前記拡張基板の種類毎に設けられた複数の結合手段と、前記結合手段の出力を遅延させる出力遅延手段と、を備え、
前記拡張基板の前記認識コード出力手段は、前記拡張基板が前記マザーボードに結合されると認識コードを出力し、
前記入力判定手段は、前記入力手段に前記認識コード出力手段から認識コードが入力されると、認識コードに応じた前記結合手段をアクティブに切り替えることで前記拡張基板の自動認識を行い、
前記認識コード出力手段と前記結合手段とは双方向可能な単一の入出力信号線で接続されることを特徴とする制御回路。 A control circuit for automatically recognizing an expansion board coupled to a mother board constituting a money handling machine,
The extension board comprises a recognition code output means for outputting a recognition code for specifying the type of electric circuit mounted on the extension board,
The motherboard includes an input unit for inputting the recognition code, an input determination unit for determining a type of an electric circuit mounted on the expansion board based on the recognition code input to the input unit, and the expansion A plurality of coupling means provided for each type of the expansion board for performing coupling control with an electric circuit mounted on the board, and an output delay means for delaying the output of the coupling means ,
The recognition code output means of the expansion board outputs a recognition code when the expansion board is coupled to the motherboard,
Wherein the input determination means, when the identification code from the ID code output means to the input means is input, have line automatic recognition of the extended substrate by switching the coupling means in accordance with the identification code is activated,
The control circuit characterized in that the recognition code output means and the coupling means are connected by a single input / output signal line which can be bidirectional .
前記主制御手段は、前記第2入力判定手段の判定結果に対応したプログラムを実行することを特徴とする請求項1又は2に記載の制御回路。 The mother board has main control means for executing various programs related to the operation function of the expansion board, and second input means for inputting the recognition code output from the recognition code output means, and inputs to the second input means. Second input determination means for determining the type of the electric circuit mounted on the expansion board based on the recognized code,
It said main control unit, a control circuit according to claim 1 or 2, characterized in that executes a program corresponding to the determination result of the second input determination unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008050779A JP5172389B2 (en) | 2008-02-29 | 2008-02-29 | Control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008050779A JP5172389B2 (en) | 2008-02-29 | 2008-02-29 | Control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009211149A JP2009211149A (en) | 2009-09-17 |
JP5172389B2 true JP5172389B2 (en) | 2013-03-27 |
Family
ID=41184280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008050779A Expired - Fee Related JP5172389B2 (en) | 2008-02-29 | 2008-02-29 | Control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5172389B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI409997B (en) * | 2010-09-29 | 2013-09-21 | Asustek Comp Inc | Connector set for switching signal applied to mother board of computer system |
KR101456788B1 (en) | 2013-06-25 | 2014-10-31 | 주식회사 엘지씨엔에스 | Device for detecting cassette and medium processing device thereof |
KR101609928B1 (en) | 2014-06-20 | 2016-04-06 | 주식회사 엘지씨엔에스 | Cassete detecting device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05150872A (en) * | 1991-11-28 | 1993-06-18 | Hitachi Ltd | Power control method and electronic device |
JP2005230417A (en) * | 2004-02-23 | 2005-09-02 | Sayama Precision Ind Co | Currency identification device |
-
2008
- 2008-02-29 JP JP2008050779A patent/JP5172389B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009211149A (en) | 2009-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4640126B2 (en) | Sideband bus setting circuit | |
US7689751B2 (en) | PCI-express system | |
JP2008226083A (en) | On-chip debug emulator, debugging method and microcomputer | |
JP2008097369A (en) | Plc | |
JP5172389B2 (en) | Control circuit | |
JP2001156872A (en) | Communication protocol conversion system and monitor | |
US20130304999A1 (en) | Electronic device and serial data communication method | |
US20060178804A1 (en) | Control device for a motor vehicle and communication method therefor | |
JP3740746B2 (en) | Programmable controller with expansion unit | |
JP5797949B2 (en) | Communication device | |
EP0515290A1 (en) | A method and a device for testing a computer system board | |
US8700826B2 (en) | Controller, computer system and control method thereof | |
KR20070070680A (en) | Device and system for debugging device using control bus | |
CN110955565A (en) | Server and error detection method thereof | |
JP2008182327A (en) | Programmable device controller, and method thereof | |
KR200343611Y1 (en) | When you integrate the main board of the system | |
CN100549953C (en) | The method of configuration and opertaing device, device and device using method | |
TWI834603B (en) | Communication device, communication method, communication program and communication system | |
JP2018055318A (en) | Electronic apparatus and program | |
JP2006209876A (en) | Electronic control device | |
JP2003114861A (en) | Electronic equipment | |
CN116881062A (en) | Multifunctional interface circuit and electronic equipment | |
US8103474B2 (en) | Debug system | |
Larsson | Evaluation of serial communication protocols for integrated circuits | |
JP2007034881A (en) | Semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121030 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121226 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |