JP5172287B2 - Integrated circuit device - Google Patents

Integrated circuit device Download PDF

Info

Publication number
JP5172287B2
JP5172287B2 JP2007299481A JP2007299481A JP5172287B2 JP 5172287 B2 JP5172287 B2 JP 5172287B2 JP 2007299481 A JP2007299481 A JP 2007299481A JP 2007299481 A JP2007299481 A JP 2007299481A JP 5172287 B2 JP5172287 B2 JP 5172287B2
Authority
JP
Japan
Prior art keywords
wiring
wiring layer
coil
layer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007299481A
Other languages
Japanese (ja)
Other versions
JP2009124086A (en
JP2009124086A5 (en
Inventor
憲一 松下
一郎 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007299481A priority Critical patent/JP5172287B2/en
Priority to US12/269,396 priority patent/US7864021B2/en
Publication of JP2009124086A publication Critical patent/JP2009124086A/en
Publication of JP2009124086A5 publication Critical patent/JP2009124086A5/ja
Application granted granted Critical
Publication of JP5172287B2 publication Critical patent/JP5172287B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H01F27/402—Association of measuring or protective means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、集積回路装置に関し、特に、内部の配線に流れる電流の大きさを測定することができる集積回路装置に関する。   The present invention relates to an integrated circuit device, and more particularly to an integrated circuit device capable of measuring the magnitude of a current flowing in an internal wiring.

従来より、集積回路装置内の配線を流れる電流の大きさを測定したいという要求がある。これは、例えば、電源ＩＣ（Integrated Circuit：集積回路）において出力電流値を制御するためである。電流の大きさを測定する一つの方法として、電流経路に抵抗を介在させ、この抵抗の両端部間の電圧を測定する方法がある。しかしながら、この方法では、集積回路装置に入力された電源電圧の一部を、電流を測定するために使ってしまう。このため、近年の出力電圧の低下に伴い、測定が困難になってきている。一例では、従来の電源ＩＣにおいては、出力電圧が５Ｖであり電流測定に用いる電圧が５０ｍＶであった。しかし、近年のパーソナルコンピューター用の電源ＩＣにおいては、出力電圧は１Ｖ程度であり、１Ｖの出力電圧に対して５０ｍＶの電流測定用電圧を確保することは困難である。一方、電流測定用の電圧を出力電圧に合わせて例えば１０ｍＶ程度まで低減すると、精度のよい測定ができなくなってしまう。   Conventionally, there is a demand for measuring the magnitude of current flowing through wiring in an integrated circuit device. This is because, for example, the output current value is controlled in a power supply IC (Integrated Circuit). As one method for measuring the magnitude of the current, there is a method in which a resistor is interposed in the current path and the voltage between both ends of the resistor is measured. However, in this method, a part of the power supply voltage input to the integrated circuit device is used to measure the current. For this reason, measurement has become difficult as the output voltage decreases in recent years. In one example, in the conventional power supply IC, the output voltage is 5 V and the voltage used for current measurement is 50 mV. However, in recent power supply ICs for personal computers, the output voltage is about 1V, and it is difficult to secure a current measurement voltage of 50 mV for the output voltage of 1V. On the other hand, if the voltage for current measurement is reduced to about 10 mV in accordance with the output voltage, for example, accurate measurement cannot be performed.

そこで、電流経路に介在することなく、電流の大きさを測定する手段が求められている。このような手段として、ロゴスキーコイルがある（例えば、特許文献１参照。）。ロゴスキーコイルとは、環状体の周囲に配線を巻回させた環状のコイルであり、コイルの内部には戻り線が設けられている。そして、環状体の内部に、測定対象となる被測定配線を挿通させれば、コイルに誘導電流が発生し、環状体に対する被測定配線の位置及び外部の磁界に拘わらず、被測定配線を流れる電流の大きさを測定することができる。   Therefore, there is a need for means for measuring the magnitude of the current without intervening in the current path. As such means, there is a Rogowski coil (for example, see Patent Document 1). The Rogowski coil is an annular coil in which wiring is wound around an annular body, and a return line is provided inside the coil. Then, if the measured wiring to be measured is inserted into the annular body, an induced current is generated in the coil, and the measured wiring flows through the measured wiring regardless of the position of the measured wiring with respect to the annular body and the external magnetic field. The magnitude of the current can be measured.

このようなロゴスキーコイルを使用して、被測定配線に流れる電流の大きさを常時測定するためには、ロゴスキーコイルを被測定配線と同じ基板上に集積させることが好ましい。しかしながら、ロゴスキーコイルは、被測定配線の周囲を一周するようにコイルを巻かなければならないため、集積化が難しいという問題がある。すなわち、集積回路装置内において、被測定配線の周囲にロゴスキーコイルを形成しようとすると、被測定配線と戻り線を含めて最低７層の配線層が必要となる。   In order to always measure the magnitude of the current flowing in the wiring to be measured using such a Rogowski coil, it is preferable to integrate the Rogowski coil on the same substrate as the wiring to be measured. However, the Rogowski coil has a problem that it is difficult to integrate the Rogowski coil because the coil must be wound around the wiring to be measured. That is, in the integrated circuit device, when a Rogowski coil is formed around the wiring to be measured, at least seven wiring layers including the wiring to be measured and the return line are required.

特開２００６−１８９３１９号公報JP 2006-189319 A

本発明の目的は、内部の配線を流れる電流の大きさを測定することができる集積回路装置を提供することである。   An object of the present invention is to provide an integrated circuit device capable of measuring the magnitude of a current flowing through an internal wiring.

本発明の一態様によれば、第１配線層、第１絶縁層、第２配線層、第２絶縁層及び第３配線層がこの順に積層された集積回路装置であって、前記第３配線層内に形成され、前記第１配線層の表面に対して平行な第１方向に延びる主配線と、前記第１配線層内に形成された配線、前記第２配線層内に形成された配線、及び前記第１絶縁層内に形成されたビアによって形成され、中心軸が前記第１配線層の表面に対して平行で且つ前記第１方向に対して交差する方向に延びるコイルと、を備えたことを特徴とする集積回路装置が提供される。 According to an aspect of the present invention , there is provided an integrated circuit device in which a first wiring layer, a first insulating layer, a second wiring layer, a second insulating layer, and a third wiring layer are stacked in this order, and the third wiring A main wiring formed in a layer and extending in a first direction parallel to the surface of the first wiring layer; a wiring formed in the first wiring layer; a wiring formed in the second wiring layer And a coil formed by a via formed in the first insulating layer and having a central axis extending in a direction parallel to the surface of the first wiring layer and intersecting the first direction. An integrated circuit device is provided.

本発明の他の一態様によれば、第１配線層、第１絶縁層、第２配線層、第２絶縁層及び第３配線層がこの順に積層された集積回路装置であって、前記第３配線層内に形成され、前記第１配線層の表面に対して平行な第１方向に延びる第１部分と、前記第１方向に対して逆方向に延びる第２部分と、を有する主配線と、前記第１配線層内に形成された配線、前記第２配線層内に形成された配線、及び前記第１絶縁層内に形成されたビアによって形成され、前記第１部分の直下域に配置され、中心軸が前記第１配線層の表面に対して平行で且つ前記第１方向に対して直交する第２方向に延びる第１のコイルと、前記第１配線層内に形成された配線、前記第２配線層内に形成された配線、及び前記第１絶縁層内に形成されたビアによって形成され、前記第２部分の直下域に配置され、中心軸が前記第２方向に延びる第２のコイルと、前記第１配線層内及び前記第２配線層内のうち一方に形成され、前記第１のコイルにおける前記第２部分側の端部を前記第２のコイルにおける前記第１部分の反対側の端部に接続する第１配線と、前記第１配線層内及び前記第２配線層内のうち他方に形成され、一端が前記第２のコイルにおける前記第１部分側の端部に接続され、他端が前記第１部分から見て前記第２部分の反対側まで引き出された第２配線と、を備え、前記第１のコイルの形状及び巻回方向は、前記第２のコイルの形状及び巻回方向とそれぞれ等しく、前記第１配線層の表面に対して直交する方向から見て、前記第１配線は前記第２配線と交差しており、前記第１部分、前記第１配線及び前記第２配線によって囲まれた領域の面積は、前記第２部分、前記第１配線及び前記第２配線によって囲まれた領域の面積と等しいことを特徴とする集積回路装置が提供される。
According to another aspect of the present invention , there is provided an integrated circuit device in which a first wiring layer, a first insulating layer, a second wiring layer, a second insulating layer, and a third wiring layer are stacked in this order. A main wiring having a first portion formed in three wiring layers and extending in a first direction parallel to the surface of the first wiring layer, and a second portion extending in the opposite direction to the first direction And a wiring formed in the first wiring layer, a wiring formed in the second wiring layer, and a via formed in the first insulating layer, in a region immediately below the first portion. A first coil disposed in the first wiring layer and having a central axis extending in a second direction parallel to the surface of the first wiring layer and perpendicular to the first direction; Formed by the wiring formed in the second wiring layer and the via formed in the first insulating layer, A second coil disposed in a region immediately below the second portion and having a central axis extending in the second direction, and formed in one of the first wiring layer and the second wiring layer; A first wiring connecting an end of the coil on the second part side to an end of the second coil on the opposite side of the first part, and in the first wiring layer and the second wiring layer A second wiring formed on the other side, having one end connected to the end of the second coil on the first portion side and the other end drawn to the opposite side of the second portion as viewed from the first portion; The shape and winding direction of the first coil are equal to the shape and winding direction of the second coil, respectively, and viewed from the direction perpendicular to the surface of the first wiring layer, The first wiring intersects with the second wiring, and the first portion, the first wiring, and the first wiring Area of a region surrounded by the serial second wire, said second portion, said first wire and the integrated circuit device, characterized in that equal to the area of a region surrounded by the second wiring is provided.

本発明によれば、内部の配線を流れる電流の大きさを測定することができる集積回路装置を実現することができる。   According to the present invention, it is possible to realize an integrated circuit device capable of measuring the magnitude of a current flowing through an internal wiring.

以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、本発明の第１の実施形態について説明する。
図１は、本実施形態に係る集積回路装置を例示する平面図であり、
図２は、図１に示すＡ−Ａ’線による断面図であり、
図３は、本実施形態のコイルを例示する斜視図である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, a first embodiment of the present invention will be described.
FIG. 1 is a plan view illustrating an integrated circuit device according to this embodiment.
2 is a cross-sectional view taken along line AA ′ shown in FIG.
FIG. 3 is a perspective view illustrating the coil of this embodiment.

図１乃至図３に示すように、本実施形態に係る集積回路装置１においては、基板１１が設けられている。基板１１は例えば半導体基板であり、例えば単結晶のシリコンにより形成されている。基板１１上には、絶縁層１２、配線層１３（第１配線層）、絶縁層１４（第１絶縁層）、配線層１５（第２配線層）、絶縁層１６（第２絶縁層）及び配線層１７（第３配線層）が、この順に積層されている。各配線層においては、金属又は合金からなる配線が形成されており、この配線が絶縁材料によって埋め込まれている。また、各絶縁層は絶縁材料により形成されており、その上下の配線層に形成された配線同士を接続するビアが埋設されている。これらの構成は、半導体プロセスによって作製されたものである。   As shown in FIGS. 1 to 3, in the integrated circuit device 1 according to the present embodiment, a substrate 11 is provided. The substrate 11 is a semiconductor substrate, for example, and is formed of, for example, single crystal silicon. On the substrate 11, an insulating layer 12, a wiring layer 13 (first wiring layer), an insulating layer 14 (first insulating layer), a wiring layer 15 (second wiring layer), an insulating layer 16 (second insulating layer), and A wiring layer 17 (third wiring layer) is laminated in this order. In each wiring layer, a wiring made of a metal or an alloy is formed, and this wiring is embedded with an insulating material. Each insulating layer is formed of an insulating material, and vias for connecting the wirings formed in the upper and lower wiring layers are embedded. These structures are produced by a semiconductor process.

以下、各層の構成について詳細に説明する。本明細書においては、説明の便宜上、基板１１及び各層の表面に対して平行な方向のうち、相互に直交する２つの方向をＸ方向（第１方向）及びＹ方向（第２方向）という。また、基板１１及び各層の表面に対して直交する方向、すなわち、各層の積層方向を、Ｚ方向という。   Hereinafter, the configuration of each layer will be described in detail. In this specification, for convenience of explanation, two directions orthogonal to each other among the directions parallel to the surface of the substrate 11 and each layer are referred to as an X direction (first direction) and a Y direction (second direction). The direction orthogonal to the surface of the substrate 11 and each layer, that is, the stacking direction of each layer is referred to as the Z direction.

配線層１７においては、Ｘ方向に延びる主配線２１が形成されている。また、配線層１５においては、Ｘ方向に延びる短冊状の配線２２が複数本形成されている。配線２２はＹ方向に沿って周期的に配列されている。更に、配線層１３においては、Ｘ方向とＹ方向の間の方向に延びる短冊状の配線２３が複数本形成されている。複数本の配線２３は相互に平行であり、且つＹ方向に沿って周期的に配列されている。各配線２３は、一の配線２２の一方の端部の直下域から、この一の配線２２の隣の配線２２の他方の端部の直下域まで延びている。更にまた、絶縁層１４においては、各配線２２の端部をこの端部の直下域に配置された配線２３の端部に接続するビア２４が形成されている。これにより、複数本の配線２２、複数本の配線２３及び複数個のビア２４により、１本のコイル２５が形成されている。   In the wiring layer 17, a main wiring 21 extending in the X direction is formed. In the wiring layer 15, a plurality of strip-shaped wirings 22 extending in the X direction are formed. The wirings 22 are periodically arranged along the Y direction. Further, in the wiring layer 13, a plurality of strip-shaped wirings 23 extending in the direction between the X direction and the Y direction are formed. The plurality of wirings 23 are parallel to each other and are periodically arranged along the Y direction. Each wiring 23 extends from a region directly below one end of one wiring 22 to a region directly below the other end of the wiring 22 adjacent to the one wiring 22. Furthermore, in the insulating layer 14, vias 24 are formed that connect the end portions of the respective wirings 22 to the end portions of the wirings 23 disposed immediately below the end portions. Thereby, one coil 25 is formed by the plurality of wirings 22, the plurality of wirings 23, and the plurality of vias 24.

コイル２５は、絶縁層１４内に位置しＹ方向に延びる中心軸Ｃの周囲を右ネジの方向に巻回している。また、コイル２５は、主配線２１に対しては絶縁層１６によって離隔され、絶縁されている。そして、コイル２５の＋Ｙ方向側の端部は、配線層１５内に形成された配線２６が接続されている。配線２６はコイル２５から見て＋Ｘ方向側の領域を迂回して、−Ｙ方向側まで引き出されている。なお、図示の便宜上、図１及び図３においては、各配線層及び絶縁層を形成する絶縁材料は図示を省略されている。   The coil 25 is wound around the central axis C located in the insulating layer 14 and extending in the Y direction in the right screw direction. The coil 25 is separated from the main wiring 21 by the insulating layer 16 and insulated. A wiring 26 formed in the wiring layer 15 is connected to the end of the coil 25 on the + Y direction side. The wiring 26 bypasses the region on the + X direction side when viewed from the coil 25 and is drawn to the −Y direction side. For convenience of illustration, in FIG. 1 and FIG. 3, the insulating material for forming each wiring layer and insulating layer is not shown.

次に、本実施形態の動作について説明する。
主配線２１に電流が流れると、アンペールの法則により、主配線２１の周囲に磁界が発生する。この磁界の方向は、所謂「右ネジの法則」に従って主配線２１の周りを回るような方向となる。例えば、主配線２１に＋Ｘ方向の電流が流れると、コイル２５の位置では、略−Ｙ方向の磁界が発生する。すなわち、コイル２５の中心軸Ｃに沿ってコイル２５を貫くような方向に磁界が発生する。これにより、コイル２５の内部の磁界が変化して、コイル２５には誘導電流が発生する。そして、この誘導電流を測定することにより、主配線２１に流れた電流の大きさを測定することができる。 Next, the operation of this embodiment will be described.
When a current flows through the main wiring 21, a magnetic field is generated around the main wiring 21 according to Ampere's law. The direction of the magnetic field is a direction that turns around the main wiring 21 in accordance with the so-called “right-handed screw law”. For example, when a current in the + X direction flows through the main wiring 21, a magnetic field in a substantially −Y direction is generated at the position of the coil 25. That is, a magnetic field is generated in a direction that penetrates the coil 25 along the central axis C of the coil 25. As a result, the magnetic field inside the coil 25 changes, and an induced current is generated in the coil 25. Then, by measuring this induced current, the magnitude of the current flowing through the main wiring 21 can be measured.

次に、本実施形態の効果について説明する。
本実施形態によれば、コイル２５は主配線２１とは接していないため、主配線２１に印加された電圧を消費することなく、電流を測定することができる。この結果、例えば、低出力電圧のスイッチング電源用ＩＣの出力電流を、高精度で測定することができる。 Next, the effect of this embodiment will be described.
According to the present embodiment, since the coil 25 is not in contact with the main wiring 21, the current can be measured without consuming the voltage applied to the main wiring 21. As a result, for example, the output current of the switching power supply IC having a low output voltage can be measured with high accuracy.

また、前述の如く、従来の電流測定方法においては、被測定配線の周囲を囲むように、環状のロゴスキーコイルを配置している。これは、ロゴスキーコイル内のどの位置に被測定配線が配置されても、安定した測定値を得るためである。また、外部の磁界の影響を排除するためである。これに対して、本実施形態においては、被測定配線である主配線２１とコイル２５とは同一の基板１１上に一体的に集積されており、両者の相対的な位置関係は固定されている。このため、両者の相対的な位置関係の変動に起因する誘導電流の変動はない。また、主配線２１とコイル２５とは絶縁層１６によって隔てられているのみであり、両者は極めて近くに配置されているため、大きな誘導電流を得ることができ、外部のノイズの影響は相対的に小さくなる。この結果、主配線２１の片側のみにコイル２５を設けても、主配線２１を流れる電流の大きさを精度よく測定することができる。これにより、コイル２５は２層の配線層により形成することができ、主配線２１と合わせても、３層の配線層によって集積させることができる。すなわち、主配線２１及びコイル２５は積層数が３層以上の集積回路装置であれば形成することができ、例えば、電気回路基板上又は半導体集積回路基板上に集積することができる。
このように、本実施形態に係る集積回路装置１は、簡単な構成で内部の配線を流れる電流の大きさを精度よく測定することができる。 Further, as described above, in the conventional current measuring method, the annular Rogowski coil is arranged so as to surround the periphery of the wiring to be measured. This is to obtain a stable measurement value regardless of the position of the measured wiring in the Rogowski coil. Another reason is to eliminate the influence of an external magnetic field. On the other hand, in the present embodiment, the main wiring 21 and the coil 25 that are the wirings to be measured are integrated on the same substrate 11, and the relative positional relationship between them is fixed. . For this reason, there is no fluctuation of the induced current due to the fluctuation of the relative positional relationship between them. Further, the main wiring 21 and the coil 25 are only separated by the insulating layer 16, and since both are arranged very close to each other, a large induced current can be obtained, and the influence of external noise is relative. Becomes smaller. As a result, even if the coil 25 is provided only on one side of the main wiring 21, the magnitude of the current flowing through the main wiring 21 can be accurately measured. As a result, the coil 25 can be formed by two wiring layers, and even when combined with the main wiring 21, it can be integrated by three wiring layers. That is, the main wiring 21 and the coil 25 can be formed as long as the number of stacked layers is an integrated circuit device having three or more layers. For example, the main wiring 21 and the coil 25 can be integrated on an electric circuit board or a semiconductor integrated circuit board.
Thus, the integrated circuit device 1 according to the present embodiment can accurately measure the magnitude of the current flowing through the internal wiring with a simple configuration.

次に、本発明の第２の実施形態について説明する。
図４は、本実施形態に係る集積回路装置を例示する平面図であり、
図５（ａ）は、図４に示すコイル３２を例示する平面図であり、（ｂ）はその側面図であり、
図６（ａ）は、図４に示すコイル３３を例示する平面図であり、（ｂ）はその側面図であり、
図７は、図４に示すＢ−Ｂ’線による断面図である。 Next, a second embodiment of the present invention will be described.
FIG. 4 is a plan view illustrating an integrated circuit device according to this embodiment.
5A is a plan view illustrating the coil 32 shown in FIG. 4, and FIG. 5B is a side view thereof.
6A is a plan view illustrating the coil 33 shown in FIG. 4, and FIG. 6B is a side view thereof.
7 is a cross-sectional view taken along line BB ′ shown in FIG.

本実施形態に係る集積回路装置２の積層構造は、前述の第１の実施形態と同様である。すなわち、図７に示すように、基板１１上に、絶縁層１２、配線層１３、絶縁層１４、配線層１５、絶縁層１６及び配線層１７が、この順に積層されている。この積層構造は、半導体プロセスによって形成されている。   The laminated structure of the integrated circuit device 2 according to this embodiment is the same as that of the first embodiment. That is, as shown in FIG. 7, the insulating layer 12, the wiring layer 13, the insulating layer 14, the wiring layer 15, the insulating layer 16, and the wiring layer 17 are laminated on the substrate 11 in this order. This laminated structure is formed by a semiconductor process.

図４に示すように、配線層１７には、コ字形状の主配線３１が形成されている。すなわち、配線３１においては、＋Ｘ方向に延びる部分３１ａと、部分３１ａの＋Ｘ方向側の端部から＋Ｙ方向に延びる部分３１ｂと、部分３１ｂにおける＋Ｙ方向側の端部から−Ｘ方向に延びる部分３１ｃとが設けられている。部分３１ａと部分３１ｃとは相互に離隔している。また、主配線３１の両端部には、端子Ｔ１及びＴ２が接続されている。端子Ｔ１は部分３１ａに接続されており、端子Ｔ２は部分３１ｃに接続されている。   As shown in FIG. 4, a U-shaped main wiring 31 is formed in the wiring layer 17. That is, in the wiring 31, a portion 31a extending in the + X direction, a portion 31b extending in the + Y direction from the end portion on the + X direction side of the portion 31a, and a portion 31c extending in the −X direction from the end portion on the + Y direction side in the portion 31b. And are provided. The part 31a and the part 31c are separated from each other. Further, terminals T 1 and T 2 are connected to both ends of the main wiring 31. The terminal T1 is connected to the portion 31a, and the terminal T2 is connected to the portion 31c.

また、集積回路装置２には、２つのコイル３２及び３３が設けられている。コイル３２は主配線３１の部分３１ａの直下域に配置されており、コイル３３は部分３１ｃの直下域に配置されている。Ｘ方向におけるコイル３２の位置とコイル３３の位置とは、例えばコイル１つ分程度ずれている。   The integrated circuit device 2 is provided with two coils 32 and 33. The coil 32 is disposed in the region directly below the portion 31a of the main wiring 31, and the coil 33 is disposed in the region directly below the portion 31c. The position of the coil 32 and the position of the coil 33 in the X direction are shifted by, for example, about one coil.

図５（ａ）及び（ｂ）、図６（ａ）及び（ｂ）に示すように、コイル３２及び３３の構成は、前述の第１の実施形態におけるコイル２５と同様である。すなわち、コイル３２及び３３はいずれも、配線２２、配線２３及びビア２４により構成されており、Ｙ方向に延びる中心軸の周囲を右ネジの方向に巻回している。   As shown in FIGS. 5A and 5B and FIGS. 6A and 6B, the configurations of the coils 32 and 33 are the same as those of the coil 25 in the first embodiment. That is, each of the coils 32 and 33 includes the wiring 22, the wiring 23, and the via 24, and is wound around the central axis extending in the Y direction in the direction of the right screw.

更に、図４に示すように、配線層１５には配線３４が形成されている。上方、すなわち、＋Ｚ方向から見て、配線３４の形状は略Ｌ字形である。すなわち、配線３４は、コイル３２における＋Ｙ方向側の端部から＋Ｙ方向に直線的に引き出され、コイル３３の＋Ｘ方向側の領域を通過した後−Ｘ方向に屈曲し、コイル３３における＋Ｙ方向側の端部に到達している。これにより、配線３４は、コイル３２における部分３１ｃ側の端部を、コイル３３における＋Ｙ方向側、すなわち、部分３１ａの反対側の端部に接続している。なお、配線３４はコイル３３よりも＋Ｙ方向側の領域で引き回されていてもよいが、部分３１ｃにおける＋Ｙ方向側の端縁よりは−Ｙ方向側の領域に収まっている。   Further, as shown in FIG. 4, wiring 34 is formed in the wiring layer 15. When viewed from above, that is, from the + Z direction, the shape of the wiring 34 is substantially L-shaped. That is, the wiring 34 is linearly drawn in the + Y direction from the end portion on the + Y direction side of the coil 32, passes through the region on the + X direction side of the coil 33, is bent in the −X direction, and is on the + Y direction side in the coil 33. Has reached the end. Thereby, the wiring 34 has connected the edge part by the side of the part 31c in the coil 32 to the + Y direction side in the coil 33, ie, the edge part on the opposite side of the part 31a. The wiring 34 may be routed in a region on the + Y direction side of the coil 33, but is located in a region on the −Y direction side of the edge on the + Y direction side of the portion 31c.

更にまた、配線層１３には配線３５が形成されている。上方から見て、配線３５の形状はＳ字形である。すなわち、配線３５は、コイル３３における−Ｙ方向側の端部から−Ｙ方向に引き出され、部分３１ａと部分３１ｃとの間で直角に屈曲して＋Ｘ方向に進み、部分３１ｂに到達する手前で再び直角に屈曲して−Ｙ方向に進み、コイル３２の＋Ｘ方向側の領域を通過して、部分３１ａよりも−Ｙ方向側に配置された端子Ｔ３に到達している。これにより、配線３５の一端は、コイル３３における−Ｙ方向側、すなわち、部分３１ａ側の端部に接続され、他端は部分３１ａから見て部分３１ｃの反対側（−Ｙ方向側）まで引き出されている。   Furthermore, wirings 35 are formed in the wiring layer 13. When viewed from above, the shape of the wiring 35 is S-shaped. That is, the wiring 35 is drawn in the −Y direction from the end portion on the −Y direction side of the coil 33, bent at a right angle between the portion 31a and the portion 31c, proceeds in the + X direction, and reaches the portion 31b. It bends at a right angle again and proceeds in the −Y direction, passes through the region on the + X direction side of the coil 32, and reaches the terminal T3 disposed on the −Y direction side of the portion 31a. Thereby, one end of the wiring 35 is connected to the −Y direction side of the coil 33, that is, the end portion on the portion 31 a side, and the other end is pulled out to the opposite side (−Y direction side) of the portion 31 c when viewed from the portion 31 a. It is.

更にまた、配線層１５には配線３６が形成されている。配線３６は、コイル３２の−Ｙ方向側の端部から−Ｙ方向に引き出され、それより−Ｙ方向側に設けられた端子Ｔ４に到達している。これにより、配線３６はコイル３２の−Ｙ方向側の端部を端子Ｔ４に接続している。   Furthermore, a wiring 36 is formed in the wiring layer 15. The wiring 36 is led out in the −Y direction from the end portion on the −Y direction side of the coil 32 and reaches the terminal T4 provided on the −Y direction side. Accordingly, the wiring 36 connects the end portion of the coil 32 on the −Y direction side to the terminal T4.

図４に示すように、上方から見て、配線３４と配線３５とは、主配線３１の部分３１ａと部分３１ｃとの間の領域で交差しており、ねじり配線になっている。そして、上方から見て、主配線３１の部分３１ａ、配線３４及び配線３５によって囲まれた領域Ｒ１の面積は、主配線３１の部分３１ｃ、配線３４及び配線３５によって囲まれた領域Ｒ２の面積と等しい。   As shown in FIG. 4, when viewed from above, the wiring 34 and the wiring 35 intersect in a region between the portion 31 a and the portion 31 c of the main wiring 31 and form a twisted wiring. When viewed from above, the area R1 surrounded by the portion 31a, the wiring 34, and the wiring 35 of the main wiring 31 is equal to the area of the region R2 surrounded by the portion 31c, the wiring 34, and the wiring 35 of the main wiring 31. equal.

次に、本実施形態の動作について説明する。
図８は、本実施形態の動作を例示する平面図であり、
図９は、図４に示すＣ−Ｃ’線による断面図であり、
図１０は、図４に示すＤ−Ｄ’線による断面図である。
なお、図８乃至図１０においては、図を見易くするために、配線、ビア、端子以外の部材は図示が省略されている。 Next, the operation of this embodiment will be described.
FIG. 8 is a plan view illustrating the operation of this embodiment.
9 is a cross-sectional view taken along the line CC ′ shown in FIG.
10 is a cross-sectional view taken along the line DD ′ shown in FIG.
In FIGS. 8 to 10, members other than wiring, vias, and terminals are not shown for easy understanding of the drawings.

図８に示すように、端子Ｔ１から端子Ｔ２に向かって、主配線３１を電流Ｉが流れ始めると、アンペールの法則により、主配線３１の周囲に磁界Ｈが発生し、コイル３２及び３３を貫く。このとき、磁界Ｈの方向は右ネジの法則に従うため、図９に示すように、コイル３２を貫く磁界Ｈの方向は−Ｙ方向、すなわち、図９において紙面の手前から奥に向かう方向となる。一方、図１０に示すように、コイル３３を貫く磁界Ｈの方向は、＋Ｙ方向、すなわち、図１０において紙面の奥から手前に向かう方向となる。   As shown in FIG. 8, when the current I starts to flow through the main wiring 31 from the terminal T1 to the terminal T2, a magnetic field H is generated around the main wiring 31 according to Ampere's law and penetrates the coils 32 and 33. . At this time, since the direction of the magnetic field H follows the right-handed screw law, as shown in FIG. 9, the direction of the magnetic field H that penetrates the coil 32 is the -Y direction, that is, the direction from the front side to the back side in FIG. . On the other hand, as shown in FIG. 10, the direction of the magnetic field H passing through the coil 33 is the + Y direction, that is, the direction from the back of the page to the front in FIG.

これにより、図９及び図１０に示すように、コイル３２及び３３に起電力が生じ、この起電力は電流Ｉの微分に比例する。よって起電力から電流Ｉの微分を積分することができ、配線３１に流れる電流Ｉの大きさを測定することができる。   As a result, as shown in FIGS. 9 and 10, an electromotive force is generated in the coils 32 and 33, and this electromotive force is proportional to the differentiation of the current I. Therefore, the differential of the current I can be integrated from the electromotive force, and the magnitude of the current I flowing through the wiring 31 can be measured.

また、図８に示すように、端子Ｔ１から端子Ｔ２に向かって、主配線３１を電流Ｉが流れると、領域Ｒ１及びＲ２をそれぞれ−Ｚ方向に磁界Ｈが貫くが、領域Ｒ１を貫く磁界Ｈにより配線３４及び３５に発生する誘導電流の方向と、領域Ｒ２を貫く磁界Ｈにより配線３４及び３５に発生する誘導電流の方向とは、相互に逆である。また、領域Ｒ１の面積と領域Ｒ２の面積とは相互に等しいため、発生する起電力の大きさも相互に等しい。この結果、領域Ｒ１を貫く磁界Ｈにより発生する起電力と、領域Ｒ２を貫く磁界Ｈにより発生する起電力とは、相殺される。   As shown in FIG. 8, when a current I flows through the main wiring 31 from the terminal T1 to the terminal T2, the magnetic field H penetrates the regions R1 and R2 in the −Z direction, but the magnetic field H penetrates the region R1. The direction of the induced current generated in the wirings 34 and 35 by the above and the direction of the induced current generated in the wirings 34 and 35 by the magnetic field H penetrating the region R2 are opposite to each other. Further, since the area of the region R1 and the area of the region R2 are equal to each other, the magnitudes of the generated electromotive forces are also equal to each other. As a result, the electromotive force generated by the magnetic field H penetrating the region R1 and the electromotive force generated by the magnetic field H penetrating the region R2 are canceled out.

更に、集積回路装置２の外部の磁界が変化した場合においても、領域Ｒ１を貫く磁界Ｈにより発生する起電力と、領域Ｒ２を貫く磁界Ｈにより発生する起電力とは、大きさが等しく方向が逆である。このため、これらの外部磁界の影響も相殺される。   Furthermore, even when the external magnetic field of the integrated circuit device 2 changes, the electromotive force generated by the magnetic field H penetrating the region R1 and the electromotive force generated by the magnetic field H penetrating the region R2 have the same magnitude and directions. The reverse is true. For this reason, the influence of these external magnetic fields is also canceled.

次に、本実施形態の効果について説明する。
本実施形態においては、上述の如く、部分３１ａ及び３１ｃの直下域に、一対のコイル３２及び３３をそれぞれ配置することにより、外部磁界の影響を遮断することができる。また、前述の第１の実施形態と同様に、主配線３１とコイル３２及び３３とが同一の基板１１上に集積されており、両者間の相対的な位置関係は固定されており、両者間の相対的な位置関係の変動に起因して誘導電流の大きさが変動することがない。これらにより、主配線３１の下方側のみにコイル３２及び３３を設けても、主配線３１の周囲に全周にわたってロゴスキーコイルを設けた場合と同様な効果を得ることができる。この結果、主配線３１を流れる電流の大きさを精度よく測定することができる。 Next, the effect of this embodiment will be described.
In the present embodiment, as described above, the influence of the external magnetic field can be blocked by disposing the pair of coils 32 and 33 in the regions immediately below the portions 31a and 31c, respectively. As in the first embodiment, the main wiring 31 and the coils 32 and 33 are integrated on the same substrate 11, and the relative positional relationship between the two is fixed. The magnitude of the induced current does not fluctuate due to fluctuations in the relative positional relationship between the two. As a result, even if the coils 32 and 33 are provided only on the lower side of the main wiring 31, the same effect as when the Rogowski coil is provided around the entire circumference of the main wiring 31 can be obtained. As a result, the magnitude of the current flowing through the main wiring 31 can be accurately measured.

また、上述の如く、本実施形態においては、主配線３１をコ字形状に形成し、この主配線３１における電流の方向が相互に逆になる一対の部分、すなわち、領域Ｒ１と領域Ｒ２に一対のコイルを設けているため、外部磁界を相殺するために、通常のロゴスキーコイルのように戻り線を設ける必要がない。これらの結果により、コイル３２及び３３を２層の配線層により形成することができ、主配線３１と合わせても、３層の配線層によって本実施形態の構成を実現することができる。この結果、本実施形態は、積層数が３層以上の集積回路装置であれば適用することができ、簡単な構成で内部の配線を流れる電流の大きさを精度よく測定することができる。   Further, as described above, in the present embodiment, the main wiring 31 is formed in a U shape, and a pair of portions in which the current directions in the main wiring 31 are opposite to each other, that is, the region R1 and the region R2 are paired. Therefore, there is no need to provide a return line as in a normal Rogowski coil in order to cancel the external magnetic field. Based on these results, the coils 32 and 33 can be formed by two wiring layers, and even when combined with the main wiring 31, the configuration of this embodiment can be realized by three wiring layers. As a result, this embodiment can be applied to any integrated circuit device having three or more layers, and the magnitude of the current flowing through the internal wiring can be accurately measured with a simple configuration.

更に、本実施形態においても、前述の第１の実施形態と同様に、主配線３１とコイル３２及び３３とは絶縁層１６によって隔てられているのみであり、両者は極めて近くに配置されているため、大きな誘導電流を得ることができる。また、主配線３１に流れる電流を非接触で測定することができるため、主配線３１に印加された電圧を消費することがなく、低電圧で駆動する集積回路装置にも適用することができる。このように、本実施形態に係る集積回路装置２は、簡単な構成で内部の配線を流れる電流の大きさを精度よく測定することができる。   Further, in the present embodiment as well, as in the first embodiment, the main wiring 31 and the coils 32 and 33 are only separated by the insulating layer 16, and both are arranged very close to each other. Therefore, a large induced current can be obtained. Further, since the current flowing through the main wiring 31 can be measured in a non-contact manner, the voltage applied to the main wiring 31 is not consumed, and the present invention can be applied to an integrated circuit device that is driven at a low voltage. Thus, the integrated circuit device 2 according to this embodiment can accurately measure the magnitude of the current flowing through the internal wiring with a simple configuration.

なお、前述の第１及び第２の実施形態においては、基板上にコイルが設けられており、その上に主配線が設けられている例を示したが、本発明はこれに限定されず、基板上に主配線が設けられており、その上にコイルが設けられていてもよく、主配線の側方にコイルが設けられていてもよい。   In the first and second embodiments described above, an example is shown in which the coil is provided on the substrate and the main wiring is provided thereon, but the present invention is not limited to this, The main wiring is provided on the substrate, the coil may be provided thereon, and the coil may be provided on the side of the main wiring.

次に、本発明の第３の実施形態について説明する。
図１１は、本実施形態に係る集積回路装置を例示する平面図である。
図１１に示すように、本実施形態に係る集積回路装置３は、半導体ＩＣチップである。集積回路装置３においては、前述の第２の実施形態に係る集積回路装置２（図４参照）の構成に加えて、基板１１上に積分回路４１が設けられている。積分回路４１は、主配線３２及び誘導電流経路と共に、多層配線ＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補型金属酸化膜半導体）プロセスによって基板１１上に形成されたものである。積分回路４１は配線３５及び３６に接続されており、前述のコイル３２及び３３の起電力から求めた主配線３１を流れる電流Ｉの微分値を積分する。この積分結果が、主配線３１を流れる電流Ｉの大きさに相当する。 Next, a third embodiment of the present invention will be described.
FIG. 11 is a plan view illustrating an integrated circuit device according to this embodiment.
As shown in FIG. 11, the integrated circuit device 3 according to the present embodiment is a semiconductor IC chip. In the integrated circuit device 3, an integrating circuit 41 is provided on the substrate 11 in addition to the configuration of the integrated circuit device 2 (see FIG. 4) according to the second embodiment described above. The integration circuit 41 is formed on the substrate 11 by a multilayer wiring CMOS (Complementary Metal Oxide Semiconductor) process together with the main wiring 32 and the induced current path. The integrating circuit 41 is connected to the wirings 35 and 36, and integrates the differential value of the current I flowing through the main wiring 31 obtained from the electromotive force of the coils 32 and 33 described above. This integration result corresponds to the magnitude of the current I flowing through the main wiring 31.

本実施形態によれば、コイル３２及び３３の起電力が積分回路４１に入力され、積分回路４１がこの起電力から求めた主配線３１を流れる電流Ｉの微分値を積分することにより、電流Ｉの大きさを測定することができる。また、多層配線ＣＭＯＳプロセスにより、主配線３１と、コイル３２及び３３を含む誘導電流経路と、積分回路４１とをモノリシックに形成することができる。これにより、１つの半導体ＩＣチップにより、電流を出力すると共に、この電流の大きさを測定することができる。本実施形態における上記以外の構成、動作及び効果は、前述の第２の実施形態と同様である。   According to the present embodiment, the electromotive force of the coils 32 and 33 is input to the integrating circuit 41, and the integrating circuit 41 integrates the differential value of the current I flowing through the main wiring 31 obtained from the electromotive force, whereby the current I Can be measured. Further, the main wiring 31, the induced current path including the coils 32 and 33, and the integrating circuit 41 can be formed monolithically by a multilayer wiring CMOS process. Thus, a single semiconductor IC chip can output a current and measure the magnitude of this current. Configurations, operations, and effects other than those described above in the present embodiment are the same as those in the second embodiment described above.

なお、本実施形態においては、基板１１上に積分回路４１の動作を補正する補正回路が設けられていてもよい。この補正回路においては、例えば、抵抗値を調整するヒューズが設けられている。ヒューズは例えばポリシリコンからなる膜であり、集積回路装置３を作製した後に、この膜をレーザー光で部分的に焼き切ることにより、抵抗値を調整することができる。   In the present embodiment, a correction circuit that corrects the operation of the integration circuit 41 may be provided on the substrate 11. In this correction circuit, for example, a fuse for adjusting a resistance value is provided. The fuse is a film made of, for example, polysilicon. After the integrated circuit device 3 is manufactured, the resistance value can be adjusted by partially burning the film with a laser beam.

次に、本発明の第４の実施形態について説明する。
図１２は、本実施形態に係る集積回路装置を例示する分解斜視図であり、
図１３は、図１２に示す半導体ＩＣチップを例示する平面図である。
図１２に示すように、本実施形態に係る集積回路装置４においては、回路基板５１及び半導体ＩＣチップ５２が設けられている。半導体ＩＣチップ５２は、例えばフリップチップ接続により、回路基板５１に実装されている。 Next, a fourth embodiment of the present invention will be described.
FIG. 12 is an exploded perspective view illustrating an integrated circuit device according to this embodiment.
FIG. 13 is a plan view illustrating the semiconductor IC chip shown in FIG.
As shown in FIG. 12, in the integrated circuit device 4 according to the present embodiment, a circuit board 51 and a semiconductor IC chip 52 are provided. The semiconductor IC chip 52 is mounted on the circuit board 51 by, for example, flip chip connection.

回路基板５１は、例えばＦＲ４（Flame Retardant Type 4）である。回路基板５１の表面には、回路基板５１の主回路を構成する主配線３１が形成されている。一方、図１３に示すように、半導体ＩＣチップ５２の構成は、前述の第３の実施形態に係る集積回路装置３（図１１参照）の構成から、主配線３１が除かれた構成である。すなわち、半導体ＩＣチップ５２には基板１１が設けられており、この基板１１における回路基板５１に対向する面には、コイル３２及び３３を含む誘電電流経路と、積分回路４１とが設けられている。回路基板５１と半導体ＩＣチップ５２とはフリップチップ接続されているため、コイル３２及び３３は主配線３１の片側であって、主配線３１に対して固定された位置に配置されている。回路基板５１の表面に対して垂直な方向から見て、回路基板５１に形成された主配線３１と、半導体ＩＣチップ５２に形成されたコイル３２及び３３との位置関係は、前述の第２の実施形態と同様である。   The circuit board 51 is, for example, FR4 (Flame Retardant Type 4). On the surface of the circuit board 51, main wiring 31 constituting the main circuit of the circuit board 51 is formed. On the other hand, as shown in FIG. 13, the configuration of the semiconductor IC chip 52 is a configuration in which the main wiring 31 is removed from the configuration of the integrated circuit device 3 (see FIG. 11) according to the third embodiment. That is, the substrate 11 is provided on the semiconductor IC chip 52, and the dielectric current path including the coils 32 and 33 and the integration circuit 41 are provided on the surface of the substrate 11 facing the circuit board 51. . Since the circuit board 51 and the semiconductor IC chip 52 are flip-chip connected, the coils 32 and 33 are arranged on one side of the main wiring 31 and fixed to the main wiring 31. When viewed from the direction perpendicular to the surface of the circuit board 51, the positional relationship between the main wiring 31 formed on the circuit board 51 and the coils 32 and 33 formed on the semiconductor IC chip 52 is as described above. This is the same as the embodiment.

次に、本実施形態の動作について説明する。
回路基板５１の主配線３１に電流が流れると、この電流によって発生した磁界が半導体ＩＣチップ５２のコイル３２及び３３を貫き、起電力を発生させる。そしてこの起電力（電流Ｉの微分に比例）を積分回路４１が積分する。これにより、主配線３１に流れた電流の大きさを、回路基板５１の主回路にセンス部品を挿入することなく測定することができる。このとき、コイル３２及び３３の位置は、主配線３１に対して固定されているため、コイル３２及び３３が主配線３１の片側のみに配置されていても、主配線３１を流れる電流を精度よく測定することができる。本実施形態における上記以外の構成、動作及び効果は、前述の第３の実施形態と同様である。 Next, the operation of this embodiment will be described.
When a current flows through the main wiring 31 of the circuit board 51, a magnetic field generated by this current passes through the coils 32 and 33 of the semiconductor IC chip 52 and generates an electromotive force. The integrating circuit 41 integrates this electromotive force (proportional to the differentiation of the current I). Thereby, the magnitude of the current flowing through the main wiring 31 can be measured without inserting a sense component into the main circuit of the circuit board 51. At this time, since the positions of the coils 32 and 33 are fixed with respect to the main wiring 31, even if the coils 32 and 33 are arranged only on one side of the main wiring 31, the current flowing through the main wiring 31 can be accurately measured. Can be measured. Configurations, operations, and effects other than those described above in the present embodiment are the same as those in the third embodiment described above.

次に、本発明の第５の実施形態について説明する。
図１４は、本実施形態に係る集積回路装置を例示する平面図である。
図１４に示すように、本実施形態に係る集積回路装置５においては、前述の第３の実施形態に係る集積回路装置３（図１１参照）の構成から、主配線３１の部分３１ｂが除かれており、主配線３１の部分３１ａと部分３１ｃとの間に、半導体スイッチＳＷが接続されている。半導体スイッチＳＷは、基板１１上には集積されておらず、独立した素子を構成している。集積回路装置５は、スイッチング電源として機能する。このように、本実施形態によれば、半導体スイッチＳＷを流れる電流の大きさを測定することができる。本実施形態における上記以外の構成、動作及び効果は、前述の第３の実施形態と同様である。 Next, a fifth embodiment of the present invention will be described.
FIG. 14 is a plan view illustrating an integrated circuit device according to this embodiment.
As shown in FIG. 14, in the integrated circuit device 5 according to the present embodiment, the portion 31b of the main wiring 31 is removed from the configuration of the integrated circuit device 3 (see FIG. 11) according to the third embodiment described above. The semiconductor switch SW is connected between the portion 31a and the portion 31c of the main wiring 31. The semiconductor switch SW is not integrated on the substrate 11 and constitutes an independent element. The integrated circuit device 5 functions as a switching power supply. Thus, according to this embodiment, the magnitude of the current flowing through the semiconductor switch SW can be measured. Configurations, operations, and effects other than those described above in the present embodiment are the same as those in the third embodiment described above.

次に、本発明の第６の実施形態について説明する。
図１５は、本実施形態に係る集積回路装置を例示する平面図である。
図１５に示すように、本実施形態は、前述の第５の実施形態（図１４参照）において、半導体スイッチＳＷ（図１４参照）をハイサイドＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：金属酸化物半導体電界効果トランジスタ）とした例である。 Next, a sixth embodiment of the present invention will be described.
FIG. 15 is a plan view illustrating an integrated circuit device according to this embodiment.
As shown in FIG. 15, in this embodiment, the semiconductor switch SW (see FIG. 14) is replaced with a high-side MOSFET (Metal Oxide Semiconductor Field Effect Transistor: metal oxide semiconductor) in the fifth embodiment (see FIG. 14). This is an example of a field effect transistor.

本実施形態においては、ＤＣ-ＤＣコンバータマルチチップモジュール（ＭＣＭ）６１が設けられている。このＭＣＭ６１においては、ＦＲ４等の基板６２に、ハイサイドＭＯＳＦＥＴチップ６３と、ローサイドＭＯＳＦＥＴチップ６４と、半導体ＩＣチップ６５とが実装されている。ハイサイドＭＯＳＦＥＴチップ６３及びローサイドＭＯＳＦＥＴチップ６４は、電源電位Ｖｉｎと接地電位ＧＮＤとの間に、この順に直列に接続されており、両者の接続点Ｖｘは、インダクタＲを介して出力端子Ｖｏｕｔに接続されている。 In the present embodiment, a DC-DC converter multichip module (MCM) 61 is provided. In this MCM 61, a high-side MOSFET chip 63, a low-side MOSFET chip 64, and a semiconductor IC chip 65 are mounted on a substrate 62 such as FR4. The high-side MOSFET chip 63 and the low-side MOSFET chip 64 are connected in series between the power supply potential Vin and the ground potential GND in this order, and the connection point Vx between them is connected to the output terminal Vout via the inductor R. Has been.

また、半導体ＩＣチップ６５には、コイル３２及び３３を含む誘導電流経路と、積分回路４１の他に、ハイサイドＭＯＳＦＥＴチップ６３及びローサイドＭＯＳＦＥＴチップ６４を制御するドライバー回路６６が形成されている。そして、コイル３２及び３３はそれぞれ、ハイサイドＭＯＳＦＥＴチップ６３のソース配線及びドレイン配線の近傍に配置されている。ソース配線に流れる電流の方向とドレイン配線に流れる電流の方向とは、相互に逆方向であり、コイル３２の中心軸及びコイル３３の中心軸が延びる方向に対して直交している。   In addition to the induction current path including the coils 32 and 33 and the integration circuit 41, the semiconductor IC chip 65 is formed with a driver circuit 66 that controls the high-side MOSFET chip 63 and the low-side MOSFET chip 64. The coils 32 and 33 are arranged in the vicinity of the source wiring and drain wiring of the high-side MOSFET chip 63, respectively. The direction of the current flowing through the source wiring and the direction of the current flowing through the drain wiring are opposite to each other, and are orthogonal to the direction in which the central axis of the coil 32 and the central axis of the coil 33 extend.

更に、ＭＣＭ６１には、積分回路４１の出力信号が入力され、この出力信号に基づいてドライバー回路６６を制御する制御ＩＣ６７が設けられている。これにより、制御ＩＣ６７は、積分回路４１がコイル３２及び３３において発生する誘導電流を積分した結果に基づいて、ハイサイドＭＯＳＦＥＴチップ６３の動作を制御する。すなわち、ＭＣＭ６１の出力電流の測定値に基づいて、この出力電流を制御する。   Further, the MCM 61 is provided with a control IC 67 that receives the output signal of the integrating circuit 41 and controls the driver circuit 66 based on the output signal. Thereby, the control IC 67 controls the operation of the high side MOSFET chip 63 based on the result of the integration circuit 41 integrating the induced current generated in the coils 32 and 33. That is, the output current is controlled based on the measured value of the output current of the MCM 61.

本実施形態においては、ハイサイドＭＯＳＦＥＴチップ６３を流れる電流をモニターすることにより、ＭＣＭ６１の出力電流、すなわち、接続点Ｖｘから出力端子Ｖｏｕｔに流れる電流の大きさを、ハイサイドＭＯＳＦＥＴチップ６３にセンス部品を挿入することなく測定することができる。そして、測定された電流の大きさに基づいて、制御ＩＣ６７がドライバー回路６６を介してハイサイドＭＯＳＦＥＴチップ６３を制御し、ＭＣＭ６１の出力電流の大きさを調整することができる。これにより、ＭＣＭ６１の出力電流をフィードバック制御することができる。   In this embodiment, by monitoring the current flowing through the high-side MOSFET chip 63, the output current of the MCM 61, that is, the magnitude of the current flowing from the connection point Vx to the output terminal Vout is detected in the high-side MOSFET chip 63. Can be measured without inserting. Based on the measured current magnitude, the control IC 67 can control the high-side MOSFET chip 63 via the driver circuit 66 to adjust the magnitude of the output current of the MCM 61. Thereby, feedback control of the output current of MCM61 is possible.

また、半導体ＩＣチップ６５に形成されたコイル３２及び３３の位置は、測定対象となるハイサイドＭＯＳＦＥＴチップ６３のソース配線及びドレイン配線に対して固定されているため、ハイサイドＭＯＳＦＥＴチップ６３に流れる電流の大きさを精度よく測定することができる。   Further, since the positions of the coils 32 and 33 formed on the semiconductor IC chip 65 are fixed with respect to the source wiring and drain wiring of the high-side MOSFET chip 63 to be measured, the current flowing through the high-side MOSFET chip 63 Can be accurately measured.

更に、本実施形態によれば、電源電位Ｖｉｎと接地電位ＧＮＤとの間にハイサイドＭＯＳＦＥＴチップ６３及びローサイドＭＯＳＦＥＴチップ６４を直列に接続することにより、小電流でも電流の立ち上がりが早いスイッチング電源を構成することができる。これにより、コイル３２及び３３において十分に大きな起電力を得ることができ、出力電流を精度よく測定することができる。このようなスイッチング電源は、例えば、パーソナルコンピューター向けの出力電圧が１Ｖ程度の低電圧スイッチング電源として使用することができる。   Furthermore, according to the present embodiment, a high-side MOSFET chip 63 and a low-side MOSFET chip 64 are connected in series between the power supply potential Vin and the ground potential GND, thereby forming a switching power supply that quickly rises even with a small current. can do. Thereby, a sufficiently large electromotive force can be obtained in the coils 32 and 33, and the output current can be accurately measured. Such a switching power supply can be used as, for example, a low voltage switching power supply with an output voltage of about 1 V for personal computers.

次に、本発明の第７の実施形態について説明する。
図１６は、本実施形態に係る集積回路装置を例示する平面図である。
図１６に示すように、本実施形態においては、ハイサイドＭＯＳＦＥＴ７３、ローサイドＭＯＳＦＥＴ７４、積分回路４１及びドライバー回路６６が１つのチップ７２上に集積されている。本実施形態における上記以外の構成、動作及び効果は、前述の第６の実施形態と同様である。 Next, a seventh embodiment of the present invention will be described.
FIG. 16 is a plan view illustrating an integrated circuit device according to this embodiment.
As shown in FIG. 16, in this embodiment, a high side MOSFET 73, a low side MOSFET 74, an integration circuit 41, and a driver circuit 66 are integrated on one chip 72. Configurations, operations, and effects other than those described above in the present embodiment are the same as those in the above-described sixth embodiment.

次に、本発明の第８の実施形態について説明する。
図１７は、本実施形態に係る集積回路装置を例示する平面図である。
図１７に示すように、本実施形態においては、前述の第７の実施形態におけるチップ７２に、制御回路７７も集積されている。また、ドライバー回路が、ハイサイドＭＯＳＦＥＴ７３を制御するドライバー回路６６ａと、ローサイドＭＯＳＦＥＴ７４を制御するドライバー回路６６ｂとに分割されている。本実施形態における上記以外の構成、動作及び効果は、前述の第７の実施形態と同様である。 Next, an eighth embodiment of the present invention will be described.
FIG. 17 is a plan view illustrating an integrated circuit device according to this embodiment.
As shown in FIG. 17, in this embodiment, a control circuit 77 is also integrated in the chip 72 in the seventh embodiment. The driver circuit is divided into a driver circuit 66 a that controls the high-side MOSFET 73 and a driver circuit 66 b that controls the low-side MOSFET 74. Configurations, operations, and effects other than those described above in the present embodiment are the same as those in the seventh embodiment described above.

以上、実施形態を参照して本発明を説明したが、本発明はこの実施形態に限定されるものではない。例えば、前述の実施形態に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。   The present invention has been described above with reference to the embodiment. However, the present invention is not limited to this embodiment. For example, those in which those skilled in the art appropriately added, deleted, and changed the design of the above-described embodiments are also included in the scope of the present invention as long as they have the gist of the present invention.

本発明の第１の実施形態に係る集積回路装置を例示する平面図である。1 is a plan view illustrating an integrated circuit device according to a first embodiment of the invention; 図１に示すＡ−Ａ’線による断面図である。It is sectional drawing by the A-A 'line | wire shown in FIG. 第１の実施形態のコイルを例示する斜視図である。It is a perspective view which illustrates a coil of a 1st embodiment. 本発明の第２の実施形態に係る集積回路装置を例示する平面図である。6 is a plan view illustrating an integrated circuit device according to a second embodiment of the invention; FIG. （ａ）は、図４に示すコイル３２を例示する平面図であり、（ｂ）はその側面図である。(A) is a top view which illustrates the coil 32 shown in FIG. 4, (b) is the side view. （ａ）は、図４に示すコイル３３を例示する平面図であり、（ｂ）はその側面図である。(A) is a top view which illustrates the coil 33 shown in FIG. 4, (b) is the side view. 図４に示すＢ−Ｂ’線による断面図である。It is sectional drawing by the B-B 'line shown in FIG. 第２の実施形態の動作を例示する平面図である。It is a top view which illustrates operation | movement of 2nd Embodiment. 図４に示すＣ−Ｃ’線による断面図である。It is sectional drawing by the C-C 'line shown in FIG. 図４に示すＤ−Ｄ’線による断面図である。It is sectional drawing by the D-D 'line | wire shown in FIG. 本発明の第３の実施形態に係る集積回路装置を例示する平面図である。FIG. 6 is a plan view illustrating an integrated circuit device according to a third embodiment of the invention. 本発明の第４の実施形態に係る集積回路装置を例示する分解斜視図である。FIG. 6 is an exploded perspective view illustrating an integrated circuit device according to a fourth embodiment of the invention. 図１２に示す半導体ＩＣチップを例示する平面図である。FIG. 13 is a plan view illustrating the semiconductor IC chip illustrated in FIG. 12. 本発明の第５の実施形態に係る集積回路装置を例示する平面図である。10 is a plan view illustrating an integrated circuit device according to a fifth embodiment of the invention; FIG. 本発明の第６の実施形態に係る集積回路装置を例示する平面図である。FIG. 10 is a plan view illustrating an integrated circuit device according to a sixth embodiment of the invention. 本発明の第７の実施形態に係る集積回路装置を例示する平面図である。10 is a plan view illustrating an integrated circuit device according to a seventh embodiment of the invention; FIG. 本発明の第８の実施形態に係る集積回路装置を例示する平面図である。It is a top view which illustrates the integrated circuit device which concerns on the 8th Embodiment of this invention.

符号の説明Explanation of symbols

１、２、３、４、５ 集積回路装置、１１ 基板、１２、１４、１６ 絶縁層、１３、１５、１７ 配線層、２１、３１ 主配線、２２、２３、２６、３４、３５、３６ 配線、２４ ビア、２５、３２、３３ コイル、３１ａ、３１ｂ、３１ｃ 部分、４１ 積分回路、５１ 回路基板、５２ 半導体ＩＣチップ、ＳＷ 半導体スイッチ、６１ ＤＣ-ＤＣコンバータマルチチップモジュール（ＭＣＭ）、６２ 基板、６３ ハイサイドＭＯＳＦＥＴチップ、６４ ローサイドＭＯＳＦＥＴチップ、６５ 半導体ＩＣチップ、６６、６６ａ、６６ｂ ドライバー回路、６７ 制御ＩＣ、７２ チップ、７３ ハイサイドＭＯＳＦＥＴ、７４ ローサイドＭＯＳＦＥＴ、７７ 制御回路、Ｃ 中心軸、ＧＮＤ 接地電位、Ｈ 磁界、Ｉ 電流、ＩＨ 誘導電流、Ｒ インダクタ、Ｒ１、Ｒ２ 領域、Ｔ１、Ｔ２、Ｔ３、Ｔ４ 端子、Ｖｉｎ 電源電位、Ｖｏｕｔ 出力端子、Ｖｘ 接続点 1, 2, 3, 4, 5 integrated circuit device, 11 substrate, 12, 14, 16 insulating layer, 13, 15, 17 wiring layer, 21, 31 main wiring, 22, 23, 26, 34, 35, 36 wiring , 24 Via, 25, 32, 33 Coil, 31a, 31b, 31c part, 41 integration circuit, 51 circuit board, 52 semiconductor IC chip, SW semiconductor switch, 61 DC-DC converter multichip module (MCM), 62 board, 63 High-side MOSFET chip, 64 Low-side MOSFET chip, 65 Semiconductor IC chip, 66, 66a, 66b Driver circuit, 67 Control IC, 72 chip, 73 High-side MOSFET, 74 Low-side MOSFET, 77 Control circuit, C center axis, GND Ground potential, H field, I current, I H induced current, R inductor, R1, R Region, T1, T2, T3, T4 terminal, Vin the power supply potential, Vout output terminal, Vx connection point

Claims (4)

第１配線層、第１絶縁層、第２配線層、第２絶縁層及び第３配線層がこの順に積層された集積回路装置であって、
前記第３配線層内に形成され、前記第１配線層の表面に対して平行な第１方向に延びる主配線と、
前記第１配線層内に形成された配線、前記第２配線層内に形成された配線、及び前記第１絶縁層内に形成されたビアによって形成され、中心軸が前記第１配線層の表面に対して平行で且つ前記第１方向に対して交差する方向に延びるコイルと、
を備えたことを特徴とする集積回路装置。 An integrated circuit device in which a first wiring layer, a first insulating layer, a second wiring layer, a second insulating layer, and a third wiring layer are laminated in this order,
A main wiring formed in the third wiring layer and extending in a first direction parallel to the surface of the first wiring layer;
Formed by wiring formed in the first wiring layer, wiring formed in the second wiring layer, and via formed in the first insulating layer, the central axis is the surface of the first wiring layer Extending in a direction parallel to the first direction and intersecting the first direction;
An integrated circuit device comprising: 第１配線層、第１絶縁層、第２配線層、第２絶縁層及び第３配線層がこの順に積層された集積回路装置であって、
前記第３配線層内に形成され、前記第１配線層の表面に対して平行な第１方向に延びる第１部分と、前記第１方向に対して逆方向に延びる第２部分と、を有する主配線と、
前記第１配線層内に形成された配線、前記第２配線層内に形成された配線、及び前記第１絶縁層内に形成されたビアによって形成され、前記第１部分の直下域に配置され、中心軸が前記第１配線層の表面に対して平行で且つ前記第１方向に対して直交する第２方向に延びる第１のコイルと、
前記第１配線層内に形成された配線、前記第２配線層内に形成された配線、及び前記第１絶縁層内に形成されたビアによって形成され、前記第２部分の直下域に配置され、中心軸が前記第２方向に延びる第２のコイルと、
前記第１配線層内及び前記第２配線層内のうち一方に形成され、前記第１のコイルにおける前記第２部分側の端部を前記第２のコイルにおける前記第１部分の反対側の端部に接続する第１配線と、
前記第１配線層内及び前記第２配線層内のうち他方に形成され、一端が前記第２のコイルにおける前記第１部分側の端部に接続され、他端が前記第１部分から見て前記第２部分の反対側まで引き出された第２配線と、
を備え、
前記第１のコイルの形状及び巻回方向は、前記第２のコイルの形状及び巻回方向とそれぞれ等しく、
前記第１配線層の表面に対して直交する方向から見て、前記第１配線は前記第２配線と交差しており、前記第１部分、前記第１配線及び前記第２配線によって囲まれた領域の面積は、前記第２部分、前記第１配線及び前記第２配線によって囲まれた領域の面積と等しいことを特徴とする集積回路装置。 An integrated circuit device in which a first wiring layer, a first insulating layer, a second wiring layer, a second insulating layer, and a third wiring layer are laminated in this order,
A first portion formed in the third wiring layer and extending in a first direction parallel to the surface of the first wiring layer; and a second portion extending in the opposite direction to the first direction. Main wiring,
Formed by a wiring formed in the first wiring layer, a wiring formed in the second wiring layer, and a via formed in the first insulating layer, disposed in a region immediately below the first portion. A first coil extending in a second direction having a central axis parallel to the surface of the first wiring layer and perpendicular to the first direction;
Formed by a wiring formed in the first wiring layer, a wiring formed in the second wiring layer, and a via formed in the first insulating layer, and disposed in a region immediately below the second portion. A second coil having a central axis extending in the second direction;
Formed in one of the first wiring layer and the second wiring layer, the end of the first coil on the second portion side is the end of the second coil on the opposite side of the first portion. A first wiring connected to the section;
It is formed in the other of the first wiring layer and the second wiring layer, one end is connected to the end of the second coil on the first portion side, and the other end is viewed from the first portion. A second wiring drawn to the opposite side of the second portion;
With
The shape and winding direction of the first coil are equal to the shape and winding direction of the second coil, respectively.
When viewed from a direction orthogonal to the surface of the first wiring layer, the first wiring intersects with the second wiring and is surrounded by the first portion, the first wiring, and the second wiring. The area of the region is equal to the area of the region surrounded by the second portion, the first wiring, and the second wiring. 前記第１配線層、前記第１絶縁層、前記第２配線層、前記第２絶縁層及び前記第３配線層が積層された基板と、
前記基板上に設けられ、前記主配線を流れる電流に起因して前記コイルに発生する誘導電流を積分する積分回路と、
をさらに備えたことを特徴とする請求項１または２に記載の集積回路装置。 Before Symbol first wiring layer, said first insulating layer, said second wiring layer, the substrate having the second insulating layer and the third wiring layers are stacked,
An integration circuit that is provided on the substrate and integrates an induced current generated in the coil due to a current flowing through the main wiring;
Integrated circuit device according to claim 1 or 2, further comprising a. 電源配線から供給された電力を出力端子に対して出力するか否かを切替えるスイッチング素子と、
前記スイッチング素子を制御する制御回路と、
をさらに備え、
前記制御回路は、前記積分回路が前記誘導電流を積分した結果に基づいて前記スイッチング素子を制御することを特徴とする請求項３記載の集積回路装置。 A switching element for switching whether to output the power supplied from the power supply wiring to the output terminal, and
A control circuit for controlling the switching element;
Further comprising
4. The integrated circuit device according to claim 3 , wherein the control circuit controls the switching element based on a result of the integration circuit integrating the induced current.
JP2007299481A 2007-11-19 2007-11-19 Integrated circuit device Expired - Fee Related JP5172287B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007299481A JP5172287B2 (en) 2007-11-19 2007-11-19 Integrated circuit device
US12/269,396 US7864021B2 (en) 2007-11-19 2008-11-12 Integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007299481A JP5172287B2 (en) 2007-11-19 2007-11-19 Integrated circuit device

Publications (3)

Publication Number Publication Date
JP2009124086A JP2009124086A (en) 2009-06-04
JP2009124086A5 JP2009124086A5 (en) 2010-04-08
JP5172287B2 true JP5172287B2 (en) 2013-03-27

Family

ID=40641304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007299481A Expired - Fee Related JP5172287B2 (en) 2007-11-19 2007-11-19 Integrated circuit device

Country Status (2)

Country Link
US (1) US7864021B2 (en)
JP (1) JP5172287B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519815B1 (en) * 2010-12-07 2013-08-27 Tivo Inc. Multi-layered circuit structure
US8421575B1 (en) 2010-12-07 2013-04-16 Tivo Inc. Multi-layered circuit structure
KR101166485B1 (en) 2010-12-23 2012-07-19 한국과학기술원 Current measuring element for three dimensional integrated circuit, method of manufacturing the same and current measuring circuit including the same
WO2014125317A1 (en) * 2013-02-15 2014-08-21 Freescale Semiconductor, Inc. Integrated circuit with integrated current sensor
US10878997B2 (en) 2015-03-13 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having current-sensing coil
JP6709918B2 (en) * 2015-07-23 2020-06-17 国立大学法人九州工業大学 Rogowski type current sensor
JP7385368B2 (en) * 2019-04-26 2023-11-22 新電元工業株式会社 Current detector and power module
WO2022168156A1 (en) * 2021-02-02 2022-08-11 三菱電機株式会社 Semiconductor equipment
KR20220136754A (en) 2021-04-01 2022-10-11 삼성전자주식회사 Integrated circuit device, semiconductor substrate and test system including integrated circuit device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570990B2 (en) * 1993-10-29 1997-01-16 日本電気株式会社 Semiconductor integrated circuit
US5894224A (en) * 1996-06-06 1999-04-13 U.S. Philips Corporation Method of testing a connection which includes a conductor in an integrated circuit
US6380727B1 (en) * 1998-07-03 2002-04-30 Ascom Energy Systems Ag Current sensor
JP2000065866A (en) 1998-08-26 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> Current probe
JP3255151B2 (en) * 1999-05-11 2002-02-12 日本電気株式会社 Multilayer printed circuit board
DE69925573T2 (en) * 1999-05-12 2006-04-27 Asulab S.A. Magnetic feeler made on a semiconductive substrate
US6278264B1 (en) * 2000-02-04 2001-08-21 Volterra Semiconductor Corporation Flip-chip switching regulator
JP2003315373A (en) * 2002-04-18 2003-11-06 Toshiba Corp Current detection device and semiconductor device
US6683510B1 (en) * 2002-08-08 2004-01-27 Northrop Grumman Corporation Ultra-wideband planar coupled spiral balun
EP1458226A3 (en) * 2003-03-11 2006-06-28 Fujitsu Hitachi Plasma Display Limited Circuit board assembly and flat coil
US7242274B2 (en) * 2004-03-03 2007-07-10 Atheros Communications, Inc. Inductor layout using step symmetry for inductors
JP2006189319A (en) 2005-01-06 2006-07-20 Fuji Electric Holdings Co Ltd Electric current measurement method
JP4671275B2 (en) * 2005-01-26 2011-04-13 ルネサスエレクトロニクス株式会社 Power supply control device, power supply electronic component and power supply device
US7385375B2 (en) * 2005-02-23 2008-06-10 Coldwatt, Inc. Control circuit for a depletion mode switch and method of operating the same
JP4707056B2 (en) * 2005-08-31 2011-06-22 富士通株式会社 Integrated electronic component and integrated electronic component manufacturing method
TWI264021B (en) * 2005-10-20 2006-10-11 Via Tech Inc Embedded inductor and the application thereof
TW200727748A (en) * 2006-01-12 2007-07-16 Asustek Comp Inc Inductor apparatus
US7629860B2 (en) * 2007-06-08 2009-12-08 Stats Chippac, Ltd. Miniaturized wide-band baluns for RF applications

Also Published As

Publication number Publication date
JP2009124086A (en) 2009-06-04
US20090128279A1 (en) 2009-05-21
US7864021B2 (en) 2011-01-04

Similar Documents

Publication Publication Date Title
JP5172287B2 (en) Integrated circuit device
US9536828B2 (en) Semiconductor device
US8760149B2 (en) Magnetic field current sensors
US20050286203A1 (en) Stacked capacitor
US9780659B2 (en) Semiconductor device and DC-to-DC converter
CN109643597B (en) Inductor component and power supply module
US7872459B2 (en) Semiconductor integrated circuit device and regulator using it
TW201113532A (en) Method of forming a sensing circuit and structure therefor
JP2007147460A (en) Magnetic balance type electric current sensor
US20160233017A1 (en) Inductor array chip and dc-to-dc converter module using the same
JP2009295845A (en) Semiconductor device
JP2024507137A (en) current sensing device
US20090050978A1 (en) Semiconductor device
US10856406B2 (en) Printed wiring board
JP6603411B2 (en) DC / DC converter and electronic device
KR102642649B1 (en) Semiconductor device
JP6890480B2 (en) Semiconductor device
EP2137764B1 (en) Semiconductor body and method for voltage regulation
JP2006165100A (en) Semiconductor device
JP2010112767A (en) Current sensor
US7714363B2 (en) Semiconductor integrated circuit for driving the address of a display device
JP2004340917A (en) Voltage drop current-measuring device
JP2006013300A (en) Semiconductor device
JP7500523B2 (en) Sensors
US11165014B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees