JP5165925B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5165925B2 JP5165925B2 JP2007141254A JP2007141254A JP5165925B2 JP 5165925 B2 JP5165925 B2 JP 5165925B2 JP 2007141254 A JP2007141254 A JP 2007141254A JP 2007141254 A JP2007141254 A JP 2007141254A JP 5165925 B2 JP5165925 B2 JP 5165925B2
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- region
- insulating support
- support substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Hall/Mr Elements (AREA)
Description
本発明は、ホールセンサなどのセンサICを有する半導体装置に関する。 The present invention relates to a semiconductor device having a sensor IC such as a Hall sensor.
ホールセンサICなどのセンサICは一般によく知られており、幅広い用途に使用されている。従来の半導体装置の例を以下簡単に説明する。 Sensor ICs such as Hall sensor ICs are generally well known and are used in a wide range of applications. An example of a conventional semiconductor device will be briefly described below.
図2は、従来のセンサICによる半導体装置を示す模式的断面図である。 FIG. 2 is a schematic cross-sectional view showing a semiconductor device using a conventional sensor IC.
絶縁支持基板101上に、センサ領域301を有するセンサIC201が設置され、図示しないが外部との電気的接続用の電極が多数形成されている。そしてセンサIC201は、パッケージ用のモールド樹脂401によって覆われている。
On the
ここで、ICチップをモールド樹脂によってパッケージすると、樹脂によるICチップへの応力発生に基づくピエゾ効果のために抵抗値が変動する現象が知られている。従って、パッケージ工程以前にIC特性を精密に調整してもパッケージ後の特性変動により期待される特性が得られないという問題があり、要求される精度が厳しくなるほど、この問題は顕著になる。 Here, it is known that when an IC chip is packaged with a mold resin, the resistance value fluctuates due to a piezo effect based on the generation of stress on the IC chip by the resin. Therefore, there is a problem that even if the IC characteristics are precisely adjusted before the packaging process, the expected characteristics cannot be obtained due to the characteristic variation after the packaging, and this problem becomes more prominent as the required accuracy becomes stricter.
この問題を解決するために、トリミング用電極をICのパッケージリードに接続しておき、パッケージング後に電気的にトリミングするという方法もある。特にツェナダイオードを電気的に短絡させ、それにより抵抗値の調整を行うことでIC特性のトリミングを行うツエナザッピングと呼ばれる方法がよく知られている。 In order to solve this problem, there is a method in which the trimming electrode is connected to the IC package lead, and the trimming is electrically performed after packaging. In particular, a method called zener zapping, in which IC characteristics are trimmed by electrically short-circuiting a Zener diode and thereby adjusting a resistance value, is well known.
外部に取り出した電極にプローブを接触させて、ツェナダイオードにその降伏電圧以上の電圧を印加することにより、ツェナダイオードを破壊、短絡させ、抵抗値を調整するものであり、外部への取り出し端子数を少なくする工夫をした例も提案されている。(例えば特許文献1参照)。
しかしながら、上述のようにICチップをモールド樹脂によってパッケージした際の樹脂によるICチップへの応力発生に基づくピエゾ効果によるIC特性が変動してしまうという問題を市場の要求に合わせて解決することは容易ではなく、その解決を目指したツェナザッピンング法や、さらに同法において外部に取り出す電極を減らす工夫もなされているものの、外部への電極の取り出しが必要であり、近年のICの高精度化、小型化の要求から、パッケージ工程における特性変化の抑制や、パッケージ工程後のより高精度な特性調整(トリミング)を安価に達成できる半導体装置がさらに強く望まれていた。 However, it is easy to solve the problem that the IC characteristics fluctuate due to the piezo effect based on the stress generated on the IC chip by the resin when the IC chip is packaged with the mold resin as described above in accordance with the market demand. Rather, the zener zapping method aimed at solving this problem, and the idea of reducing the number of electrodes to be extracted to the outside in the same method have been devised, but it is necessary to take out the electrodes to the outside. In view of the demand for downsizing, there has been a strong demand for a semiconductor device that can suppress the characteristic change in the packaging process and can achieve the characteristic adjustment (trimming) with higher accuracy after the packaging process at low cost.
上記の目的を達成するために、本発明は半導体装置を以下のように構成した。 In order to achieve the above object, according to the present invention, a semiconductor device is configured as follows.
光透過可能な透明な絶縁支持基板上に、少なくともセンサ領域とセンサ特性を調整するためのレーザートリミング用フューズ領域とを有するセンサICを設置した半導体装置において、センサICは、センサ領域やフューズ領域が形成された主面を絶縁支持基板側に向けて配置して、前記絶縁支持基板と前記センサ領域、あるいは前記絶縁支持基板と前記フューズ領域との間には空隙を有する半導体装置とし、絶縁支持基板側からレーザートリミング用のレーザー光を照射できるようにした。これによって外部端子を増加することなく、より小型なパッケージを用いながらも精細な特性の調整(トリミング)を行うことが可能になった。 In a semiconductor device in which a sensor IC having at least a sensor region and a laser trimming fuse region for adjusting sensor characteristics is installed on a transparent insulating support substrate capable of transmitting light, the sensor IC includes a sensor region and a fuse region. The formed main surface is arranged toward the insulating support substrate side, and the insulating support substrate and the sensor region or a semiconductor device having a gap between the insulating support substrate and the fuse region is provided. The laser beam for laser trimming can be irradiated from the side. This makes it possible to perform fine characteristic adjustment (trimming) while using a smaller package without increasing the number of external terminals.
また、絶縁支持基板とセンサICとは、センサ領域とフューズ領域を除く領域において接着剤層にて接合しており、絶縁支持基板とセンサ領域、あるいは絶縁支持基板とフューズ領域との間には空隙を有するようにして、パッケージからの応力伝播を緩和するようにした。 Further, the insulating support substrate and the sensor IC are joined by an adhesive layer in a region excluding the sensor region and the fuse region, and there is a gap between the insulating support substrate and the sensor region or between the insulating support substrate and the fuse region. In order to reduce the stress propagation from the package.
また、絶縁支持基板とセンサ領域間の空隙と、絶縁支持基板とフューズ領域との間の空隙は接着剤層により分離されるようにして、レーザートリミング時の溶融物がセンサ領域に付着することや、ICチップの剥離が起きたりすることを防止するようにした。 In addition, the gap between the insulating support substrate and the sensor region and the gap between the insulating support substrate and the fuse region are separated by the adhesive layer so that the melt during laser trimming adheres to the sensor region. The IC chip is prevented from peeling off.
また、センサICはホールセンサICであるようにした。 The sensor IC is a Hall sensor IC.
さらにセンサICは、MOS型トランジスタを含み、フューズ領域とMOS型トランジスタのゲート領域とは同一の材料で形成されるようにして、IC製造工程の簡略化を図った。 Further, the sensor IC includes a MOS type transistor, and the fuse region and the gate region of the MOS type transistor are formed of the same material to simplify the IC manufacturing process.
これらの手段によって、安価で小さなパッケージを有し、高精度な特性の調整(トリミング)が可能な半導体装置を得ることができる。 By these means, a semiconductor device having an inexpensive and small package and capable of adjusting (trimming) characteristics with high accuracy can be obtained.
以上説明したように、本発明によれば、光透過可能な透明な絶縁支持基板上に、少なくともセンサ領域とセンサ特性を調整するためのレーザートリミング用フューズ領域とを有するセンサICを設置した半導体装置において、センサICをセンサ領域やフューズ領域が形成された主面を絶縁支持基板側に向けて配置して、前記絶縁支持基板と前記センサ領域、あるいは前記絶縁支持基板と前記フューズ領域との間には空隙を有するようにしたことで、絶縁支持基板側からレーザートリミング用のレーザー光を照射できるようにした。これによって外部端子を増加することなく、より小型なパッケージを用いながらも精細な特性の調整(トリミング)を行うことが可能になった。 As described above, according to the present invention, a semiconductor device in which a sensor IC having at least a sensor region and a laser trimming fuse region for adjusting sensor characteristics is installed on a transparent insulating support substrate capable of transmitting light. The sensor IC is arranged with the main surface on which the sensor region and the fuse region are formed facing the insulating support substrate side, and between the insulating support substrate and the sensor region or between the insulating support substrate and the fuse region. By having an air gap, laser light for laser trimming can be irradiated from the insulating support substrate side. This makes it possible to perform fine characteristic adjustment (trimming) while using a smaller package without increasing the number of external terminals.
これらの手段によって、安価で小さなパッケージを有し、高精度な特性の調整(トリミング)が可能な半導体装置を得ることができる。 By these means, a semiconductor device having an inexpensive and small package and capable of adjusting (trimming) characteristics with high accuracy can be obtained.
図1は本発明の半導体装置の一実施例を示す模式的断面図である。 FIG. 1 is a schematic cross-sectional view showing an embodiment of a semiconductor device of the present invention.
レーザー光の透過可能な透明な絶縁支持基板101上に、少なくともセンサ領域301とセンサ特性を調整するためのレーザートリミング用フューズ領域302とを有するセンサIC201が、センサ領域301やフューズ領域302の形成された主面を絶縁支持基板101側に向けて配置されている。このような構成とすることで、パッケージ工程の後に透明な絶縁基板101側からレーザートリミング用のレーザー光をフューズ領域302に照射して、フューズ領域302に配置されたフューズを選択的に切断することでトリミングを行うことができる。これによって外部端子を増加することなく、より小型なパッケージを用いながらも精度の高い調整をトリミングにより行うことが可能になる。
A
そして、センサIC201の上部にはパッケージ用のモールド樹脂401が形成されている。
A
ここで、絶縁支持基板101とセンサIC201とは、センサ領域301とフューズ領域302を除く領域においてスペーサー層110によって接合しており、絶縁支持基板101とセンサ領域301、あるいは絶縁支持基板101とフューズ領域302との間には空隙120a、120bを有する構造をとることによってパッケージ用のモールド樹脂401からの応力伝播を緩和できるようにしている。
Here, the
さらに、絶縁支持基板101とセンサ領域301間の空隙120aと、絶縁支持基板101とフューズ領域302との間の空隙120bとは、互いにスペーサー層110により分離されており、レーザートリミング時のフューズの溶融物などがセンサ領域301に付着して特性を変化させてしまうことや、センサIC201の剥離が起きたりすることを防止するようにしている。
Furthermore, the
スペーサー層110は絶縁体でも導体でもよく、上の面でセンサIC201と接合し、下の面で絶縁支持基板101と接合している。接合には接着剤あるいはペーストを用いることも可能である。また、スペーサー層110全体を接着剤あるいはペーストで形成しても良い。スペーサー層110からセンサIC201に加わる応力は小さいことが好ましい。
The
ここで、図1の例では、センサIC201はホールセンサICであることを想定しているが、他のセンサICであっても構わない。
Here, in the example of FIG. 1, it is assumed that the
さらに図示しないが、センサIC201は、MOS型トランジスタを含んでいる場合も考えられるが、その際、フューズ領域302とMOS型トランジスタのゲート領域とを同一の材料(例えばポリシリコン薄膜)で形成するようにすれば、IC製造工程の特別な増加が無く、製造コストの増加を抑えることができる。
Although not shown, the
以上の説明のとおり、本発明によって安価で小さなパッケージを有し、高精度な特性の調整(トリミング)が可能な半導体装置を得ることができる。 As described above, according to the present invention, a semiconductor device having an inexpensive and small package and capable of adjusting (trimming) characteristics with high accuracy can be obtained.
101 絶縁支持基板
110 スペーサー層
120a、120b 空隙
201 センサIC
301 センサ領域
302 フューズ領域
401 モールド樹脂
101
301
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007141254A JP5165925B2 (en) | 2007-05-29 | 2007-05-29 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007141254A JP5165925B2 (en) | 2007-05-29 | 2007-05-29 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008300375A JP2008300375A (en) | 2008-12-11 |
JP5165925B2 true JP5165925B2 (en) | 2013-03-21 |
Family
ID=40173656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007141254A Expired - Fee Related JP5165925B2 (en) | 2007-05-29 | 2007-05-29 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5165925B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102513122B1 (en) * | 2020-09-23 | 2023-03-23 | 주식회사 유라코퍼레이션 | Installation Structure of Flexible Printed Circuit Board |
KR102450313B1 (en) * | 2020-09-23 | 2022-10-04 | 주식회사 유라코퍼레이션 | Flexible Printed Circuit Board and Manufacturing Method thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03169049A (en) * | 1989-11-28 | 1991-07-22 | Nec Corp | Semiconductor integrated circuit |
JP3968187B2 (en) * | 1998-04-01 | 2007-08-29 | 株式会社リコー | Semiconductor device and manufacturing method thereof |
DE10026926C2 (en) * | 2000-05-30 | 2002-06-20 | Infineon Technologies Ag | Semiconductor arrangement with optical fuse |
JP4515247B2 (en) * | 2004-12-27 | 2010-07-28 | 株式会社フジクラ | Semiconductor device and manufacturing method thereof |
-
2007
- 2007-05-29 JP JP2007141254A patent/JP5165925B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008300375A (en) | 2008-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7042217B2 (en) | Semiconductor device | |
US9437678B2 (en) | Fabrication method of semiconductor device, evaluation method of semiconductor device, and semiconductor device | |
US8461670B2 (en) | Semiconductor component and method of manufacture | |
US20160155677A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
JP3746604B2 (en) | Semiconductor device and manufacturing method thereof | |
KR101543970B1 (en) | Magnetic sensor | |
JP6065536B2 (en) | Semiconductor device | |
US10468315B2 (en) | Power module | |
WO2014050407A1 (en) | Semiconductor device | |
JP2020188177A (en) | Semiconductor device | |
JP5165925B2 (en) | Semiconductor device | |
US20090026589A1 (en) | Semiconductor device and method of manufacturing the same | |
US9484324B2 (en) | Method of manufacturing semiconductor device | |
TWI520330B (en) | Semiconductor device | |
JP2008117962A (en) | Semiconductor relay | |
US20140042497A1 (en) | Semiconductor physical quantity sensor and method for manufacturing the same | |
JP5381251B2 (en) | Semiconductor device | |
JP2008078555A (en) | Semiconductor device and method of manufacturing same | |
US20180247934A1 (en) | Diode having a plate-shaped semiconductor element | |
JP3848350B2 (en) | Semiconductor device | |
TW202121816A (en) | Switching module | |
JP2006024853A (en) | Semiconductor device, manufacturing method thereof, and electric characteristic control method thereof | |
US20160093562A1 (en) | Non-insulated power semiconductor module and method of manufacturing the same | |
US20150303152A1 (en) | Semiconductor package and semiconductor module including the same | |
JP5994720B2 (en) | Semiconductor device and manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5165925 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |