JP4515247B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4515247B2
JP4515247B2 JP2004375275A JP2004375275A JP4515247B2 JP 4515247 B2 JP4515247 B2 JP 4515247B2 JP 2004375275 A JP2004375275 A JP 2004375275A JP 2004375275 A JP2004375275 A JP 2004375275A JP 4515247 B2 JP4515247 B2 JP 4515247B2
Authority
JP
Japan
Prior art keywords
trimming
resin layer
pad
insulating resin
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004375275A
Other languages
Japanese (ja)
Other versions
JP2006185984A (en
Inventor
和久 糸井
達也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2004375275A priority Critical patent/JP4515247B2/en
Publication of JP2006185984A publication Critical patent/JP2006185984A/en
Application granted granted Critical
Publication of JP4515247B2 publication Critical patent/JP4515247B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、ヒューズの切断により特性の調整(これを「トリミング」という。)を可能にした半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device in which characteristics can be adjusted (referred to as “trimming”) by cutting a fuse, and a method for manufacturing the same.

近年、磁気スイッチや磁気センサーとして、磁気抵抗素子を具備するものが用いられている。例えば特許文献1に記載の磁気センサーは、磁気抵抗効果を有する強磁性薄膜を折り返し形状に形成した4個の強磁性薄膜パターンを組み合わせてブリッジ回路を構成したものである。
従来の半導体装置において、ヒューズを切断して特性の調整をすることがある。例えば特許文献2に記載の半導体装置の場合、切断すべきヒューズの領域上のパッシベーション膜(保護膜)をあらかじめ除去しておき、ヒューズ切断処理後にはこのヒューズ上の領域を応力緩和層で封止することが記載されている。ここで、応力緩和層は、例えばポリイミド樹脂のペーストを印刷塗布した後に加熱硬化することで形成することができる。
特開平8−130338号公報 特開2003−282792号公報
In recent years, magnetic switches and magnetic sensors having a magnetoresistive element have been used. For example, the magnetic sensor described in Patent Document 1 is a bridge circuit configured by combining four ferromagnetic thin film patterns in which a ferromagnetic thin film having a magnetoresistive effect is formed in a folded shape.
In a conventional semiconductor device, the characteristics may be adjusted by cutting a fuse. For example, in the case of the semiconductor device described in Patent Document 2, the passivation film (protective film) on the fuse region to be cut is removed in advance, and the fuse region is sealed with a stress relaxation layer after the fuse cutting process. It is described to do. Here, the stress relaxation layer can be formed, for example, by applying a polyimide resin paste by printing and then heat-curing.
JP-A-8-130338 Japanese Patent Laid-Open No. 2003-282792

しかしながら、半導体装置が例えば磁気抵抗素子のように熱によって特性変動が起こりやすい素子を有する場合、絶縁樹脂層を硬化する際の熱処理の影響で、素子の特性に変動が生じるおそれがある。これでは、所望の特性が得られるようにトリミングしたとしても、トリミング後に樹脂層を形成する際に特性変動が起こり、結果として、所望の特性が得られないことになる。
また、絶縁樹脂層の形成前と形成後とでは、絶縁樹脂層の膜応力のため、素子の特性に変動が生じるおそれがある。このため、膜応力に起因する特性変動が生じた場合にも、所望の特性を得ることが難しいという問題がある。
However, when the semiconductor device has an element that easily changes its characteristics due to heat, such as a magnetoresistive element, the characteristics of the element may change due to the influence of heat treatment when the insulating resin layer is cured. In this case, even if trimming is performed so as to obtain desired characteristics, characteristic fluctuation occurs when the resin layer is formed after trimming, and as a result, desired characteristics cannot be obtained.
In addition, before and after the formation of the insulating resin layer, the characteristics of the element may vary due to the film stress of the insulating resin layer. For this reason, there is a problem that it is difficult to obtain desired characteristics even when characteristic fluctuations caused by film stress occur.

本発明は、上記事情に鑑みてなされたものであり、絶縁樹脂層を形成するときの熱処理や絶縁樹脂層の膜応力などによる特性変動の影響を回避し、トリミングによって所望の特性に調整することが容易な半導体装置およびその製造方法を提供することを課題とする。   The present invention has been made in view of the above circumstances, and avoids the influence of characteristic variation due to heat treatment or film stress of the insulating resin layer when forming the insulating resin layer, and adjusts to the desired characteristic by trimming. It is an object of the present invention to provide a semiconductor device and a manufacturing method thereof that are easy to manufacture.

前記課題を解決するため、本発明は、素子およびトリミング用ヒューズを有する半導体基板と、前記トリミング用ヒューズにヒューズ切断用電流を通電するため前記半導体基板の上に設けられた第1のトリミング用パッドと、前記半導体基板の上を覆うように設けられ、前記第1のトリミング用パッドと整合する位置に開口部を有する絶縁樹脂層と、前記絶縁樹脂層の上に設けられ、前記絶縁樹脂層の開口部を通して前記第1のトリミング用パッドに接続された第2のトリミング用パッドとを備えることを特徴とする半導体装置を提供する。
本発明の半導体装置においては、前記絶縁樹脂層の上に封止樹脂層が設けられていることが好ましい。
前記封止樹脂層には、第2のトリミング用パッドと整合する位置に開口部が設けられており、前記封止樹脂層の開口部には、前記第2のトリミング用パッドと接続されたトリミング用バンプが形成されている構成も可能である。
前記第1のトリミング用パッドと前記第2のトリミング用パッドとの間に介在された絶縁樹脂層が複数の樹脂層からなる構成も可能である。
In order to solve the above-described problems, the present invention provides a semiconductor substrate having an element and a trimming fuse, and a first trimming pad provided on the semiconductor substrate to pass a fuse cutting current through the trimming fuse. And an insulating resin layer provided to cover the semiconductor substrate and having an opening at a position aligned with the first trimming pad, and provided on the insulating resin layer. There is provided a semiconductor device comprising: a second trimming pad connected to the first trimming pad through an opening.
In the semiconductor device of the present invention, it is preferable that a sealing resin layer is provided on the insulating resin layer.
The sealing resin layer has an opening at a position aligned with the second trimming pad, and the trimming connected to the second trimming pad is provided in the opening of the sealing resin layer. A configuration in which a bump is formed is also possible.
An insulating resin layer interposed between the first trimming pad and the second trimming pad may be composed of a plurality of resin layers.

前記課題を解決するため、本発明は、素子およびトリミング用ヒューズを有する半導体基板の上に、前記トリミング用ヒューズにヒューズ切断用電流を通電するための第1のトリミング用パッドを形成し、前記半導体基板の上を覆うように、前記第1のトリミング用パッドと整合する位置に開口部を有する絶縁樹脂層を形成し、前記絶縁樹脂層の上に、前記絶縁樹脂層の開口部を通して前記第1のトリミング用パッドと接続された第2のトリミング用パッドを形成し、前記第2のトリミング用パッドを介して前記トリミング用ヒューズに通電し、トリミングを行うことを特徴とする半導体装置の製造方法を提供する。   In order to solve the above-mentioned problems, the present invention forms a first trimming pad for passing a current for cutting a fuse through the trimming fuse on a semiconductor substrate having an element and a trimming fuse. An insulating resin layer having an opening is formed at a position aligned with the first trimming pad so as to cover the substrate, and the first resin is formed on the insulating resin layer through the opening of the insulating resin layer. Forming a second trimming pad connected to the trimming pad, energizing the trimming fuse through the second trimming pad, and trimming the semiconductor device. provide.

前記課題を解決するため、本発明は、素子およびトリミング用ヒューズを有する半導体基板の上に、前記トリミング用ヒューズにヒューズ切断用電流を通電するための第1のトリミング用パッドを形成し、前記半導体基板の上を覆うように、前記第1のトリミング用パッドと整合する位置に開口部を有する絶縁樹脂層を形成し、前記絶縁樹脂層の上に、前記絶縁樹脂層の開口部を通して前記第1のトリミング用パッドと接続された第2のトリミング用パッドを形成し、前記絶縁樹脂層の上を覆うように、前記第2のトリミング用パッドと整合する位置に開口部を有する封止樹脂層を形成し、前記封止樹脂層の開口部に、前記第2のトリミング用パッドと接続されるようにトリミング用バンプを形成し、前記トリミング用バンプを介して前記トリミング用ヒューズに通電し、トリミングを行うことを特徴とする半導体装置の製造方法を提供する。   In order to solve the above-mentioned problems, the present invention forms a first trimming pad for passing a current for cutting a fuse through the trimming fuse on a semiconductor substrate having an element and a trimming fuse. An insulating resin layer having an opening is formed at a position aligned with the first trimming pad so as to cover the substrate, and the first resin is formed on the insulating resin layer through the opening of the insulating resin layer. Forming a second trimming pad connected to the trimming pad and covering the insulating resin layer with a sealing resin layer having an opening at a position aligned with the second trimming pad Forming a trimming bump in the opening of the sealing resin layer so as to be connected to the second trimming pad, and passing the trimming bump through the trimming bump. Energizing the timing fuse, to provide a method of manufacturing a semiconductor device characterized by trimming.

本発明の半導体装置によれば、半導体基板の上を覆うように1層または複数層の絶縁樹脂層が設けられ、その絶縁樹脂層の上には、第1のトリミング用パッドと接続された第2のトリミング用パッドが設けられているので、半導体基板の上を覆う絶縁樹脂層の形成工程の後に、第2のトリミング用パッドを介してトリミングを行うことができる。従って、絶縁樹脂層の形成時の熱処理や絶縁樹脂層の膜応力などによる特性変動を回避することができる。   According to the semiconductor device of the present invention, one or a plurality of insulating resin layers are provided so as to cover the semiconductor substrate, and the first trimming pad connected to the first trimming pad is provided on the insulating resin layer. Since the two trimming pads are provided, the trimming can be performed via the second trimming pad after the step of forming the insulating resin layer covering the semiconductor substrate. Accordingly, it is possible to avoid characteristic fluctuations due to heat treatment during the formation of the insulating resin layer, film stress of the insulating resin layer, and the like.

本発明の半導体装置の製造方法によれば、半導体基板の上を覆う絶縁樹脂層を形成した後にトリミングを行うので、該絶縁樹脂層の形成時の熱処理や絶縁樹脂層の膜応力などによる特性変動を回避することができる。
特に、封止樹脂層の形成後に、トリミング用バンプを介してトリミングを行う半導体装置の製造方法の場合、トリミングをパッケージ工程後に行うことも可能であり、この場合、トリミングをパッケージ工程中に行う場合と比較して、絶縁樹脂層や封止樹脂層の形成による影響を一層効果的に低減することができる。
According to the method for manufacturing a semiconductor device of the present invention, trimming is performed after the insulating resin layer covering the semiconductor substrate is formed. Therefore, the characteristics change due to heat treatment at the time of forming the insulating resin layer or film stress of the insulating resin layer. Can be avoided.
In particular, in the case of a semiconductor device manufacturing method in which trimming is performed via a trimming bump after forming a sealing resin layer, trimming can be performed after the packaging process. In this case, trimming is performed during the packaging process. Compared with, the influence by formation of an insulating resin layer or a sealing resin layer can be reduced more effectively.

以下、最良の形態に基づき、図面を参照して本発明を説明する。
まず、本発明の半導体装置の第1形態例について説明する。図1は、本発明の半導体装置の第1形態例を示す分解斜視図であり、図2〜図6は、本形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。なお、図2(a)〜図6(a)に示す平面図は、1個のチップの範囲のみを図示しているが、実際の製造工程では、チップ寸法にダイシングする前のウェハを用いるのが望ましい。図2(b)〜図6(b)における模式的断面図は、図2(a)〜図6(a)の各平面図が表す状態自体の断面図ではないが、半導体基板上の電極取り出し用パッドおよびトリミング用パッドを2個ずつ含む断面として、図2(a)〜図6(a)の各状態に対応するように模式的に図示したものである。
The present invention will be described below with reference to the drawings based on the best mode.
First, a first embodiment of the semiconductor device of the present invention will be described. FIG. 1 is an exploded perspective view showing a first embodiment of the semiconductor device of the present invention, and FIGS. 2 to 6 show a manufacturing process of the semiconductor device according to the embodiment (a) a plan view and (b). It is typical sectional drawing. The plan views shown in FIGS. 2A to 6A show only the range of one chip, but in an actual manufacturing process, a wafer before dicing into chip dimensions is used. Is desirable. The schematic cross-sectional views in FIGS. 2B to 6B are not cross-sectional views of the states themselves shown in FIGS. 2A to 6A, but the electrodes on the semiconductor substrate are taken out. FIG. 2 is a cross-sectional view schematically including two pads for trimming and two pads for trimming so as to correspond to the states shown in FIGS.

図1に示すように、本形態例の半導体装置10Aにおいて、半導体基板1には、磁気抵抗素子2および磁気抵抗素子2につながるトリミング用抵抗(図示せず、詳しくは後述)ならびにトリミング用抵抗に電気的に並列して配設されるトリミング用ヒューズ3が内蔵されている。この半導体基板1の表面には、第1の電極取り出し用パッド4および第1のトリミング用パッド5が設けられている。半導体基板1の上(詳しくは、図6(b)に示すようにパッシベーション膜6の上)を覆うように絶縁樹脂層11が設けられている。
絶縁樹脂層11は、第1の電極取り出し用パッド4と整合する位置に電極取り出し用開口部12を有するとともに、第1のトリミング用パッド5と整合する位置にトリミング用開口部13を有する。
As shown in FIG. 1, in the semiconductor device 10A according to the present embodiment, the semiconductor substrate 1 includes a magnetoresistive element 2, a trimming resistor (not shown, which will be described later in detail) connected to the magnetoresistive element 2, and a trimming resistor. A trimming fuse 3 arranged in parallel electrically is incorporated. A first electrode extraction pad 4 and a first trimming pad 5 are provided on the surface of the semiconductor substrate 1. An insulating resin layer 11 is provided so as to cover the semiconductor substrate 1 (specifically, on the passivation film 6 as shown in FIG. 6B).
The insulating resin layer 11 has an electrode extraction opening 12 at a position aligned with the first electrode extraction pad 4 and a trimming opening 13 at a position aligned with the first trimming pad 5.

絶縁樹脂層11の上には、電極取り出し用再配線層14と、トリミング用再配線層15と、第2の電極取り出し用パッド16と、第2のトリミング用パッド17とが形成されている。なお、再配線は、種々の目的に応じ、半導体基板などに形成された電極に電気的につながり、新たに形成される配線をいう。
ここで、第2の電極取り出し用パッド16は、半導体基板1の表面に沿う位置が第1の電極取り出し用パッド4とは異なる位置に設けられている。第2のトリミング用パッド17は、半導体基板1の表面に沿う位置が第1のトリミング用パッド5とは異なる位置に設けられている。電極取り出し用再配線層14は、絶縁樹脂層11を貫通する電極取り出し用開口部12を通して第1の電極取り出し用パッド4と第2の電極取り出し用パッドとを接続するように設けられている。トリミング用再配線層15は、絶縁樹脂層11を貫通するトリミング用開口部13を通して第1のトリミング用パッド5と第2のトリミング用パッド17とを接続するように設けられている。
さらに半導体装置10Aは、絶縁樹脂層11上を覆うように形成された封止樹脂層18と、この封止樹脂層18を貫通する電極取り出し用開口部19を通して第2の電極取り出し用パッド16と接続された電極取り出し用バンプ20とを備える。
On the insulating resin layer 11, an electrode extraction rewiring layer 14, a trimming rewiring layer 15, a second electrode extraction pad 16, and a second trimming pad 17 are formed. Note that the rewiring refers to a newly formed wiring that is electrically connected to an electrode formed on a semiconductor substrate or the like according to various purposes.
Here, the second electrode extraction pad 16 is provided at a position along the surface of the semiconductor substrate 1 that is different from the first electrode extraction pad 4. The second trimming pad 17 is provided at a position along the surface of the semiconductor substrate 1 that is different from the first trimming pad 5. The electrode lead-out rewiring layer 14 is provided so as to connect the first electrode lead-out pad 4 and the second electrode lead-out pad through the electrode lead-out opening 12 that penetrates the insulating resin layer 11. The trimming rewiring layer 15 is provided so as to connect the first trimming pad 5 and the second trimming pad 17 through the trimming opening 13 penetrating the insulating resin layer 11.
Further, the semiconductor device 10A includes a sealing resin layer 18 formed so as to cover the insulating resin layer 11, and a second electrode extraction pad 16 through an electrode extraction opening 19 penetrating the sealing resin layer 18. And a connected electrode extraction bump 20.

半導体基板1は例えばシリコンウェハをダイシングしてなるチップである。この半導体基板1は、4個の磁気抵抗素子2および3個のトリミング用ヒューズ3を有する。この他、半導体基板1には、集積回路(図示略)などを設けることができる。
磁気抵抗素子2は、磁気抵抗効果を有する強磁性薄膜からなるものである。磁気抵抗素子2を構成する強磁性材料としては、例えばパーマロイ(permalloy;鉄ニッケル合金)などが挙げられる。トリミング用ヒューズ3(以下、単に「ヒューズ」という場合がある。)は、例えばポリシリコンやアルミニウム(Al)からなる。
半導体基板1の表面には、磁気抵抗素子2に接続された4個の第1の電極取り出し用パッド4と、トリミング用ヒューズ3に接続された4個の第1のトリミング用パッド5とが設けられている。これら第1のパッド4,5は、例えばアルミニウム(Al)から構成することができる。
The semiconductor substrate 1 is a chip formed by dicing a silicon wafer, for example. The semiconductor substrate 1 has four magnetoresistive elements 2 and three trimming fuses 3. In addition, the semiconductor substrate 1 can be provided with an integrated circuit (not shown).
The magnetoresistive element 2 is made of a ferromagnetic thin film having a magnetoresistive effect. Examples of the ferromagnetic material constituting the magnetoresistive element 2 include permalloy (iron nickel alloy). The trimming fuse 3 (hereinafter sometimes simply referred to as “fuse”) is made of, for example, polysilicon or aluminum (Al).
Four first electrode extraction pads 4 connected to the magnetoresistive element 2 and four first trimming pads 5 connected to the trimming fuse 3 are provided on the surface of the semiconductor substrate 1. It has been. These first pads 4 and 5 can be made of, for example, aluminum (Al).

図6(b)に示すように、半導体基板1の表面には、シリコンの窒化物または酸化物からなるパッシベーション膜6(不動態化による絶縁膜)が形成されている。パッシベーション膜6には、第1の電極取り出し用パッド4と整合する位置に電極取り出し用開口部7が設けられ、また、第1のトリミング用パッド5と整合する位置にトリミング用開口部8が設けられている。すなわち、第1のパッド4,5は、それぞれパッシベーション膜6の開口部7,8を通して露出されている。パッシベーション膜6は、例えばLP−CVD法等により形成することができ、その膜厚は例えば0.1〜0.5μmである。
本形態例の場合、磁気抵抗素子2やトリミング用ヒューズ3はパッシベーション膜6の下に設けられているが、パッシベーション膜6の上に設けることも可能である。なお、図1において半導体基板1の表面の構造の図示は概略的なものであり、パッシベーション膜6およびその開口部7,8の図示は省略されている。
As shown in FIG. 6B, a passivation film 6 (insulating film by passivation) made of silicon nitride or oxide is formed on the surface of the semiconductor substrate 1. In the passivation film 6, an electrode extraction opening 7 is provided at a position aligned with the first electrode extraction pad 4, and a trimming opening 8 is provided at a position aligned with the first trimming pad 5. It has been. That is, the first pads 4 and 5 are exposed through the openings 7 and 8 of the passivation film 6, respectively. The passivation film 6 can be formed by, for example, the LP-CVD method, and the film thickness is, for example, 0.1 to 0.5 μm.
In the case of this embodiment, the magnetoresistive element 2 and the trimming fuse 3 are provided below the passivation film 6, but can also be provided on the passivation film 6. In FIG. 1, the structure of the surface of the semiconductor substrate 1 is schematically shown, and the passivation film 6 and its openings 7 and 8 are not shown.

本形態例に係る半導体装置は、図21の回路図に示すように、ホイーストンブリッジ回路31を構成した4個の磁気抵抗素子2(MR1〜4)の端子31a,31bにおける出力(V、V)を比較器32で比較し、ブリッジ回路31の出力の差の正負によってスイッチのON−OFFが判断される磁気スイッチである。この磁気スイッチの出力は、ラッチ回路33を介して出力端子34から出力される。
この種の磁気スイッチの場合、出力端子34における出力は、印加磁場が0のときに負(あるいは正)の所定の値(これをオフセット電圧という。)になり、ある磁場が印加されたときに、出力の符号が反転するように、あらかじめ調整する必要がある。
As shown in the circuit diagram of FIG. 21, the semiconductor device according to the present embodiment has outputs (V + , V) at the terminals 31 a and 31 b of the four magnetoresistive elements 2 (MR 1 to 4) constituting the Wheatstone bridge circuit 31. V ) is compared by a comparator 32, and the magnetic switch determines whether the switch is turned on or off based on whether the output of the bridge circuit 31 is positive or negative. The output of the magnetic switch is output from the output terminal 34 via the latch circuit 33.
In the case of this type of magnetic switch, the output at the output terminal 34 becomes a negative (or positive) predetermined value (this is called an offset voltage) when the applied magnetic field is 0, and when a certain magnetic field is applied. It is necessary to adjust in advance so that the sign of the output is inverted.

オフセット電圧を調整するため、例えばブリッジ回路31の端子31aとアース端子35a,35bの間に直列に配設されたトリミング用抵抗R4〜R7(半導体基板にポリシリコンにより形成された抵抗)のうち、3個の抵抗R5〜R7と、これらの抵抗R5〜R7のそれぞれに並列に配設された3個のヒューズ3(区別のため、図21に示すように、それぞれF1〜F3という場合がある。)と、4個のトリミング用パッド5(区別のため、図21に示すように、それぞれP1〜P4という場合がある。)とから構成されたトリミング用回路36を設けてある。   In order to adjust the offset voltage, for example, among trimming resistors R4 to R7 (resistors formed of polysilicon on a semiconductor substrate) arranged in series between the terminal 31a of the bridge circuit 31 and the ground terminals 35a and 35b, Three resistors R5 to R7 and three fuses 3 arranged in parallel to each of these resistors R5 to R7 (for the sake of distinction, as shown in FIG. 21, they may be referred to as F1 to F3, respectively). ) And four trimming pads 5 (for the sake of distinction, as shown in FIG. 21, they may be referred to as P1 to P4, respectively).

トリミングを行う際、ヒューズF1は、その両側に配設されたトリミング用パッドP1,P2間の通電によって切断することができる。ヒューズF2は、その両側に配設されたトリミング用パッドP2,P3間の通電によって切断することができる。ヒューズF3は、その両側に配設されたトリミング用パッドP3,P4間の通電によって切断することができる。
端子31aとアース端子35a,35bの間に生じる抵抗値は、ヒューズF1の切断によって抵抗R5の分だけ増大し、ヒューズF2の切断によって抵抗R6の分だけ増大し、ヒューズF3の切断によって抵抗R7の分だけ増大することになる。トリミング用回路36において、ヒューズF1〜F3を切断するか否かは、それぞれ独立に選択することができるので、ヒューズF1〜F3を切断する組み合わせには、どのヒューズF1〜F3も切断しない場合も含めて8通りの選択肢がある。従って、ヒューズF1〜F3の切断によって端子31aとアース端子35a,35bの間に生じる抵抗を変更し、オフセット電圧を調整することができる。
When trimming is performed, the fuse F1 can be cut by energization between the trimming pads P1 and P2 disposed on both sides thereof. The fuse F2 can be cut by energization between the trimming pads P2 and P3 disposed on both sides thereof. The fuse F3 can be cut by energization between the trimming pads P3 and P4 disposed on both sides thereof.
The resistance value generated between the terminal 31a and the ground terminals 35a and 35b increases by the resistance R5 by cutting the fuse F1, increases by the resistance R6 by cutting the fuse F2, and the resistance R7 by cutting the fuse F3. It will increase by minutes. In the trimming circuit 36, whether or not to cut the fuses F1 to F3 can be independently selected. Therefore, the combination of cutting the fuses F1 to F3 includes the case where none of the fuses F1 to F3 is cut. There are 8 options. Therefore, the resistance generated between the terminal 31a and the ground terminals 35a and 35b by cutting the fuses F1 to F3 can be changed to adjust the offset voltage.

本発明者は、絶縁樹脂層11の焼成が素子の特性に与える影響を調べるため、図21に示す回路構成を有する半導体基板1(シリコン基板)上にポリイミド樹脂からなる厚さ30μmの絶縁樹脂層11を形成する試験を行った。絶縁樹脂層11の形成手順は、樹脂を1回10μm、計3回塗布して、1回塗布するたびに400℃,0.5h/回の条件で焼成するものである。
図22には、焼成前後における抵抗値(1mA印加時)の変化の測定例を示す。また、図23は、焼成前後におけるオフセット電圧の変化の測定例を示す。
ここで、図22の縦軸に示す抵抗値は、図21における磁気抵抗MR1〜MR4の合成抵抗である。図22に示すように、1回目の焼成によって約12%の抵抗値減少が確認されたが、2回目の焼成以降の抵抗値減少は、最大でも3%程度であった。よって絶縁樹脂層11の焼成を行った後にトリミングを行えば、焼成の熱によるオフセット電圧の変動を回避することができ、オフセット電圧の調整をより精度良く行うことが可能であると分かる。
また、オフセット電圧の変化については、図23に示すように、2回目の焼成以降は、1回目の焼成と比べて、オフセット電圧の変化が小さいことが分かる。また、オフセット電圧の変化方向は、ブリッジの崩れ具合を反映するため、正側・負側の両方にあり、あらかじめオフセット電圧の変化方向および変化量を予測することは難しい。
In order to investigate the influence of firing of the insulating resin layer 11 on the characteristics of the element, the inventor of the present invention has an insulating resin layer made of polyimide resin on a semiconductor substrate 1 (silicon substrate) having the circuit configuration shown in FIG. 11 was tested. The insulating resin layer 11 is formed by applying the resin 10 μm at a time, 3 times in total, and firing it at 400 ° C. and 0.5 h / time each time it is applied once.
FIG. 22 shows a measurement example of a change in resistance value (when 1 mA is applied) before and after firing. FIG. 23 shows a measurement example of a change in offset voltage before and after firing.
Here, the resistance value shown on the vertical axis in FIG. 22 is a combined resistance of the magnetic resistances MR1 to MR4 in FIG. As shown in FIG. 22, the resistance value decrease of about 12% was confirmed by the first firing, but the resistance value decrease after the second firing was about 3% at the maximum. Therefore, it can be seen that if the trimming is performed after the insulating resin layer 11 is baked, the fluctuation of the offset voltage due to the heat of baking can be avoided, and the offset voltage can be adjusted more accurately.
Further, regarding the change in the offset voltage, as shown in FIG. 23, it can be seen that the change in the offset voltage is smaller after the second firing than in the first firing. In addition, since the change direction of the offset voltage reflects the collapse of the bridge, it is on both the positive side and the negative side, and it is difficult to predict the change direction and change amount of the offset voltage in advance.

そこで、本発明においては、絶縁樹脂層の形成後にトリミングを行うことが可能な半導体装置およびその製造方法を提供するものである。なお、図21に示す半導体装置は、磁気抵抗素子を備えた磁気スイッチであるが、絶縁樹脂層の形成工程に影響が受ける種類のデバイスであれば、同様の作用効果が期待できる。このようなデバイスとしては、磁気抵抗素子のほかにも、磁気インピーダンス素子、ピエゾ抵抗型半導体圧力センサなどが考えられる。また、絶縁樹脂層の膜応力によって影響を受ける素子にも効果的である。   Accordingly, the present invention provides a semiconductor device capable of performing trimming after formation of an insulating resin layer and a method for manufacturing the same. The semiconductor device shown in FIG. 21 is a magnetic switch provided with a magnetoresistive element, but the same effect can be expected if the device is of a type that is affected by the process of forming the insulating resin layer. As such a device, in addition to the magnetoresistive element, a magnetoimpedance element, a piezoresistive semiconductor pressure sensor, and the like can be considered. It is also effective for elements that are affected by the film stress of the insulating resin layer.

図1に示す半導体装置10Aの場合、絶縁樹脂層11には、第1の電極取り出し用パッド4と整合する位置に電極取り出し用開口部12が設けられるとともに、第1のトリミング用パッド5と整合する位置にトリミング用開口部13が設けられている。
絶縁樹脂層11は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば1〜30μmである。絶縁樹脂層11は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。開口部12,13は、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。絶縁樹脂層11の焼成を行う場合、焼成温度は樹脂の種類によるが、ポリイミド樹脂の場合、例えば400℃である。
In the case of the semiconductor device 10 </ b> A shown in FIG. 1, the insulating resin layer 11 is provided with an electrode extraction opening 12 at a position aligned with the first electrode extraction pad 4 and aligned with the first trimming pad 5. A trimming opening 13 is provided at a position to be cut.
The insulating resin layer 11 is made of, for example, a polyimide resin, an epoxy resin, a silicone resin, or the like, and has a thickness of, for example, 1 to 30 μm. The insulating resin layer 11 can be formed by, for example, a spin coating method, a printing method, a laminating method, or the like. The openings 12 and 13 can be formed by patterning using a photolithography technique, for example. When firing the insulating resin layer 11, the firing temperature depends on the type of resin, but in the case of a polyimide resin, for example, 400 ° C.

電極取り出し用再配線層14は、絶縁樹脂層11を貫通する電極取り出し用開口部12を通して第1の電極取り出し用パッド4と接続されており、電極取り出し用開口部12側に対する反対側の端部において第2の電極取り出し用パッド16と接続されている。
トリミング用再配線層15は、絶縁樹脂層11を貫通するトリミング用開口部13を通して第1のトリミング用パッド5と接続されており、トリミング用開口部13側に対する反対側の端部において第2のトリミング用パッド17と接続されている。
第2のパッド16,17は、再配線層14,15よりも幅広の平面形状(円形や四角形等)に形成されている。
これらの再配線層14,15およびパッド16,17の材料としては例えばCu等が用いられ、その厚さは例えば1〜20μmである。これらの再配線層14,15およびパッド16,17は、例えば、電解銅メッキ法等のメッキ法、スパッタリング法、蒸着法、または2つ以上の方法の組み合わせにより形成することができる。
再配線層14,15とパッド16,17とは、一工程で一体的に構成することもできる。また、再配線層14,15とは異なる工程および/または材料によってパッド16,17を構成することもできる。
The electrode lead-out rewiring layer 14 is connected to the first electrode lead-out pad 4 through the electrode lead-out opening 12 that penetrates the insulating resin layer 11 and is opposite to the electrode lead-out opening 12 side. Are connected to the second electrode extraction pad 16.
The trimming rewiring layer 15 is connected to the first trimming pad 5 through the trimming opening 13 penetrating the insulating resin layer 11, and the second trimming rewiring layer 15 is connected to the second trimming opening 13 at the end opposite to the trimming opening 13 side. The trimming pad 17 is connected.
The second pads 16 and 17 are formed in a planar shape (circular or rectangular) wider than the rewiring layers 14 and 15.
For example, Cu or the like is used as a material of the rewiring layers 14 and 15 and the pads 16 and 17, and the thickness thereof is, for example, 1 to 20 μm. The rewiring layers 14 and 15 and the pads 16 and 17 can be formed by, for example, a plating method such as an electrolytic copper plating method, a sputtering method, a vapor deposition method, or a combination of two or more methods.
The rewiring layers 14 and 15 and the pads 16 and 17 can be integrally configured in one process. Further, the pads 16 and 17 can be configured by a process and / or material different from the rewiring layers 14 and 15.

封止樹脂層18は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば10〜150μmである。
封止樹脂層18は、第2の電極取り出し用パッド16と整合する位置に電極取り出し用開口部19を有する。また、本形態例の場合、封止樹脂層18は、第2のトリミング用パッド17の上を覆うように設けられている。
電極取り出し用バンプ20は、半田からなり、封止樹脂層18の電極取り出し用開口部19を充填するように設けられている。
The sealing resin layer 18 is made of, for example, polyimide resin, epoxy resin, silicone resin, or the like, and has a thickness of, for example, 10 to 150 μm.
The sealing resin layer 18 has an electrode extraction opening 19 at a position aligned with the second electrode extraction pad 16. In the case of this embodiment, the sealing resin layer 18 is provided so as to cover the second trimming pad 17.
The electrode extraction bump 20 is made of solder and is provided so as to fill the electrode extraction opening 19 of the sealing resin layer 18.

次に、図1に示す半導体装置10Aの製造方法について、図2〜図6を参照して説明する。
まず、図2に示すように、磁気抵抗素子2、磁気抵抗素子2につながるトリミング用抵抗(図示せず)ならびにトリミング用抵抗に電気的に並列して配設されるトリミング用ヒューズ3、第1のパッド4,5およびパッシベーション膜6等が設けられてなる半導体基板1を用意する。
このような半導体基板1は、シリコンウエア等の半導体ウエハ上に磁気抵抗素子2、磁気抵抗素子2につながるトリミング用抵抗(図示せず)、トリミング用抵抗に電気的に並列して配設されるトリミング用ヒューズ3、および第1のパッド4,5を形成したのち、LP−CVD法等によりシリコンの窒化物または酸化物からなるパッシベーション膜6を形成し、第1のパッド4,5と整合する位置に開口部7,8を設けることによって製造することができる。
Next, a method for manufacturing the semiconductor device 10A shown in FIG. 1 will be described with reference to FIGS.
First, as shown in FIG. 2, a magnetoresistive element 2, a trimming resistor (not shown) connected to the magnetoresistive element 2, a trimming fuse 3 disposed in parallel with the trimming resistor, the first The semiconductor substrate 1 provided with the pads 4 and 5 and the passivation film 6 is prepared.
Such a semiconductor substrate 1 is disposed on a semiconductor wafer such as siliconware in parallel in parallel with a magnetoresistive element 2, a trimming resistor (not shown) connected to the magnetoresistive element 2, and a trimming resistor. After forming the trimming fuse 3 and the first pads 4, 5, a passivation film 6 made of silicon nitride or oxide is formed by LP-CVD or the like, and aligned with the first pads 4, 5. It can manufacture by providing the opening parts 7 and 8 in a position.

次いで、図3に示すように、半導体基板1のパッシベーション膜6の上に、電極取り出し用開口部12およびトリミング用開口部13を有する絶縁樹脂層11を形成する。絶縁樹脂層11の形成後には、第1の電極取り出し用パッド4は電極取り出し用開口部12から露出され、第1のトリミング用パッド5はトリミング用開口部13から露出される。
このような絶縁樹脂層11は、例えばポリイミド等の樹脂からなる膜を回転塗布法、印刷法、ラミネート法などによってパッシベーション膜6上の全面に成膜した後、フォトリソグラフィ技術等を利用したパターニングなどにより、第1のパッド4,5と整合する位置に開口部12,13を設けることによって形成することができる。
Next, as shown in FIG. 3, an insulating resin layer 11 having an electrode extraction opening 12 and a trimming opening 13 is formed on the passivation film 6 of the semiconductor substrate 1. After the formation of the insulating resin layer 11, the first electrode extraction pad 4 is exposed from the electrode extraction opening 12, and the first trimming pad 5 is exposed from the trimming opening 13.
Such an insulating resin layer 11 is formed by, for example, forming a film made of a resin such as polyimide on the entire surface of the passivation film 6 by a spin coating method, a printing method, a laminating method, etc., and then patterning using a photolithography technique or the like. Thus, the openings 12 and 13 can be formed at positions matching the first pads 4 and 5.

次いで、図4(a)に示すように、絶縁樹脂層11の上に電極取り出し用再配線層14、トリミング用再配線層15、第2の電極取り出し用パッド16および第2のトリミング用パッド17を形成する。
これらの再配線層14,15および第2のパッド16,17の形成方法は、特に限定されるものではないが、例えば銅メッキ法などによって形成することができる。
第2の電極取り出し用パッド16と第2のトリミング用パッド17とは、同一工程で作られることが望ましい。これにより、各々のパッドを容易に形成することができる。
Next, as shown in FIG. 4A, an electrode lead-out rewiring layer 14, a trimming rewiring layer 15, a second electrode lead-out pad 16, and a second trimming pad 17 are formed on the insulating resin layer 11. Form.
The formation method of these rewiring layers 14 and 15 and the second pads 16 and 17 is not particularly limited, but can be formed by, for example, a copper plating method.
It is desirable that the second electrode extraction pad 16 and the second trimming pad 17 are formed in the same process. Thereby, each pad can be formed easily.

次いで、図4(b)に示すように、第2のトリミング用パッド17にヒューズ切断用電流Iを供給することにより、トリミング用再配線層15および第1のトリミング用パッド5を介してトリミング用ヒューズ3(図1参照)に通電してトリミングを行う。
このように、絶縁樹脂層11を形成した後にトリミングを行うことにより、絶縁樹脂層11の形成時の熱処理や絶縁樹脂層11の膜応力などによる特性変動を回避することができる。
Next, as shown in FIG. 4B, by supplying a fuse cutting current I to the second trimming pad 17, the trimming is performed via the trimming rewiring layer 15 and the first trimming pad 5. Trimming is performed by energizing the fuse 3 (see FIG. 1).
In this way, by performing trimming after forming the insulating resin layer 11, it is possible to avoid characteristic fluctuations due to heat treatment at the time of forming the insulating resin layer 11, film stress of the insulating resin layer 11, and the like.

次いで、図5に示すように、絶縁樹脂層11上に再配線層14,15および第2のトリミング用パッド17を覆う封止樹脂層18を設ける。この封止樹脂層18には、第2の電極取り出し用パッド16と整合する位置に電極取り出し用開口部19を形成する。
所望の位置に開口部19を有する封止樹脂層18は、例えば、感光性ポリイミド樹脂等の感光性樹脂をフォトリゾグラフィ技術によりパターニングすることによって形成することができる。
Next, as shown in FIG. 5, a sealing resin layer 18 that covers the rewiring layers 14 and 15 and the second trimming pad 17 is provided on the insulating resin layer 11. In the sealing resin layer 18, an electrode extraction opening 19 is formed at a position aligned with the second electrode extraction pad 16.
The sealing resin layer 18 having the opening 19 at a desired position can be formed, for example, by patterning a photosensitive resin such as a photosensitive polyimide resin by a photolithography technique.

次いで、図6に示すように、封止樹脂層18の電極取り出し用開口部19に半田からなる電極取り出し用バンプ20を形成する。
さらに、半導体ウエハを所定の寸法にダイシングすることにより、本形態例の半導体装置10Aである半導体チップを製造することができる。
Next, as shown in FIG. 6, electrode extraction bumps 20 made of solder are formed in the electrode extraction openings 19 of the sealing resin layer 18.
Furthermore, by dicing the semiconductor wafer into a predetermined dimension, a semiconductor chip which is the semiconductor device 10A of this embodiment can be manufactured.

以上説明したように、本形態例の半導体装置10Aによれば、半導体基板1の上を覆うように絶縁樹脂層11が設けられ、その絶縁樹脂層11の上に第1のトリミング用パッド5と接続された第2のトリミング用パッド17が設けられているので、半導体基板1の上を絶縁樹脂層11で覆った後に第2のトリミング用パッド17を介してトリミング用ヒューズ3を切断し、トリミングを行うことができる。従って、絶縁樹脂層11の形成時の熱処理や絶縁樹脂層11の膜応力などによる特性変動を回避することができる。   As described above, according to the semiconductor device 10A of the present embodiment, the insulating resin layer 11 is provided so as to cover the semiconductor substrate 1, and the first trimming pad 5 and the insulating resin layer 11 are formed on the insulating resin layer 11. Since the connected second trimming pad 17 is provided, the trimming fuse 3 is cut through the second trimming pad 17 after covering the semiconductor substrate 1 with the insulating resin layer 11 and trimming. It can be performed. Accordingly, it is possible to avoid characteristic fluctuations due to heat treatment during the formation of the insulating resin layer 11, film stress of the insulating resin layer 11, and the like.

第2のトリミング用パッド17を封止するように封止樹脂層18が設けられているので、トリミングの完了後には、第2のトリミング用パッド17を誤って通電してしまうことが防止される。   Since the sealing resin layer 18 is provided so as to seal the second trimming pad 17, it is possible to prevent the second trimming pad 17 from being energized accidentally after the trimming is completed. .

次に、本発明の半導体装置の第2形態例について説明する。図7は、本発明の半導体装置の第2形態例を示す分解斜視図であり、図8〜図14は、本形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。なお、図8(a)〜図14(a)に示す平面図は、1個のチップの範囲のみを図示しているが、実際の製造工程では、チップ寸法にダイシングする前のウェハを用いるのが望ましい。図8(b)〜図14(b)における模式的断面図は、図8(a)〜図14(a)の各平面図が表す状態自体の断面図ではないが、半導体基板上の電極取り出し用パッドおよびトリミング用パッドを2個ずつ含む断面として、図8(a)〜図14(a)の各状態に対応するように模式的に図示したものである。
図7〜図14において、図1〜図6で用いた符号と同一の符号は、本発明の第1形態例で説明した構成と同一または同様の構成であることを示し、本発明の第2形態例では第1形態例と重複する説明を省略することがある。
Next, a second embodiment of the semiconductor device of the present invention will be described. FIG. 7 is an exploded perspective view showing a second embodiment of the semiconductor device of the present invention, and FIGS. 8 to 14 show a manufacturing process of the semiconductor device according to this embodiment (a) a plan view and (b). It is typical sectional drawing. Although the plan views shown in FIGS. 8A to 14A show only the range of one chip, the wafer before dicing into chip dimensions is used in the actual manufacturing process. Is desirable. The schematic cross-sectional views in FIG. 8B to FIG. 14B are not the cross-sectional views of the states themselves shown in FIG. 8A to FIG. 14A, but the electrodes on the semiconductor substrate are taken out. 8A and 14B are schematic views corresponding to the states shown in FIGS. 8A to 14A as cross sections each including two pads for trimming and two pads for trimming.
7 to 14, the same reference numerals as those used in FIGS. 1 to 6 indicate the same or similar configurations as those described in the first embodiment of the present invention. In the embodiment, the description overlapping with the first embodiment may be omitted.

図7に示すように、本形態例の半導体装置10Bにおいて、半導体基板1には、磁気抵抗素子2および磁気抵抗素子2につながるトリミング用抵抗(図示せず)ならびにトリミング用抵抗に電気的に並列して配設されるトリミング用ヒューズ3が内蔵されている。この半導体基板1の表面には、第1の電極取り出し用パッド4および第1のトリミング用パッド5が設けられている。半導体基板1の上(詳しくは、図14(b)に示すようにパッシベーション膜6の上)を覆うように第1の絶縁樹脂層11aが設けられ、さらに、第1の絶縁樹脂層11aの上には、第2の絶縁樹脂層11bが設けられている。   As shown in FIG. 7, in the semiconductor device 10B of this embodiment, the semiconductor substrate 1 is electrically parallel to the magnetoresistive element 2, the trimming resistor (not shown) connected to the magnetoresistive element 2, and the trimming resistor. Thus, a trimming fuse 3 is provided. A first electrode extraction pad 4 and a first trimming pad 5 are provided on the surface of the semiconductor substrate 1. A first insulating resin layer 11a is provided so as to cover the semiconductor substrate 1 (specifically, on the passivation film 6 as shown in FIG. 14B), and further on the first insulating resin layer 11a. Is provided with a second insulating resin layer 11b.

第1の絶縁樹脂層11aは、第1の電極取り出し用パッド4と整合する位置に電極取り出し用開口部12aを有するとともに、第1のトリミング用パッド5と整合する位置にトリミング用開口部13aを有する。第1の絶縁樹脂層11aは、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば1〜30μmである。
第2の絶縁樹脂層11bは、第1の絶縁樹脂層11aの電極取り出し用開口部12aと整合する位置に電極取り出し用開口部12bを有するとともに、半導体基板1の表面に沿う位置が第1の絶縁樹脂層11aのトリミング用開口部13aとは異なる位置に設けられたトリミング用開口部13bを有する。第2の絶縁樹脂層11bは、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば1〜30μmである。
The first insulating resin layer 11a has an electrode extraction opening 12a at a position aligned with the first electrode extraction pad 4, and a trimming opening 13a at a position aligned with the first trimming pad 5. Have. The first insulating resin layer 11a is made of, for example, a polyimide resin, an epoxy resin, a silicone resin, and the thickness thereof is, for example, 1 to 30 μm.
The second insulating resin layer 11b has an electrode extraction opening 12b at a position aligned with the electrode extraction opening 12a of the first insulating resin layer 11a, and the position along the surface of the semiconductor substrate 1 is the first. The insulating resin layer 11a has a trimming opening 13b provided at a position different from the trimming opening 13a. The second insulating resin layer 11b is made of, for example, a polyimide resin, an epoxy resin, a silicone resin, or the like, and has a thickness of, for example, 1 to 30 μm.

第1の絶縁樹脂層11aの電極取り出し用開口部12aには、第1の電極取り出し用パッド4と接続されるように、電極取り出し用導電体21が充填されている。
第2の絶縁樹脂層11b上には、電極取り出し用再配線層14および第2の電極取り出し用パッド16が形成されている。
ここで、第2の電極取り出し用パッド16は、半導体基板1の表面に沿う位置が第2の絶縁樹脂層11bの電極取り出し用開口部12bとは異なる位置に設けられている。電極取り出し用再配線層14は、第2の絶縁樹脂層11bを貫通する電極取り出し用開口部12bを通して電極取り出し用導電体21と第2の電極取り出し用パッド16とを接続するように設けられている。
The electrode extraction opening 12 a of the first insulating resin layer 11 a is filled with an electrode extraction conductor 21 so as to be connected to the first electrode extraction pad 4.
An electrode lead-out rewiring layer 14 and a second electrode lead-out pad 16 are formed on the second insulating resin layer 11b.
Here, the second electrode lead-out pad 16 is provided at a position along the surface of the semiconductor substrate 1 that is different from the electrode lead-out opening 12b of the second insulating resin layer 11b. The electrode lead-out rewiring layer 14 is provided so as to connect the electrode lead-out conductor 21 and the second electrode lead-out pad 16 through the electrode lead-out opening 12b penetrating the second insulating resin layer 11b. Yes.

第1の絶縁樹脂層11aと第2の絶縁樹脂層11bとの間には、第1の絶縁樹脂層11aのトリミング用開口部13aと第2の絶縁樹脂層11bのトリミング用開口部13bとの間を接続するようにトリミング用再配線層15が形成されている。
第2の絶縁樹脂層11bのトリミング用開口部13bには導電体が充填されており、この導電体により、トリミング用再配線層15と接続された第2のトリミング用パッド17が形成されている。
Between the first insulating resin layer 11a and the second insulating resin layer 11b, the trimming opening 13a of the first insulating resin layer 11a and the trimming opening 13b of the second insulating resin layer 11b are provided. A trimming rewiring layer 15 is formed so as to connect the two.
The trimming opening 13b of the second insulating resin layer 11b is filled with a conductor, and the second trimming pad 17 connected to the trimming rewiring layer 15 is formed by this conductor. .

さらに半導体装置10Bは、第2の絶縁樹脂層11b上を覆うように形成された封止樹脂層18と、封止樹脂層18を貫通する電極取り出し用開口部19を通して第2の電極取り出し用パッド16と接続された電極取り出し用バンプ20とを備える。   Further, the semiconductor device 10B includes a sealing resin layer 18 formed so as to cover the second insulating resin layer 11b, and a second electrode extraction pad through an electrode extraction opening 19 penetrating the sealing resin layer 18. 16 and electrode extraction bump 20 connected to 16.

図7に示す半導体装置10Bの製造方法は、図8〜図14に示すように、第1形態例の半導体装置10Aの製造方法(図2〜図6参照)を改変した方法によって行うことができる。
まず、図8に示すように、磁気抵抗素子2、磁気抵抗素子2につながるトリミング用抵抗(図示せず)、トリミング用抵抗に電気的に並列して配設されるトリミング用ヒューズ3、第1のパッド4,5およびパッシベーション膜6等が設けられてなる半導体基板1を用意する。この半導体基板1は、第1形態例における半導体基板1と同様のものを用いることができる。
The manufacturing method of the semiconductor device 10B shown in FIG. 7 can be performed by a modified method of the manufacturing method (see FIGS. 2 to 6) of the semiconductor device 10A of the first embodiment as shown in FIGS. .
First, as shown in FIG. 8, the magnetoresistive element 2, the trimming resistor (not shown) connected to the magnetoresistive element 2, the trimming fuse 3 disposed in parallel with the trimming resistor, the first The semiconductor substrate 1 provided with the pads 4 and 5 and the passivation film 6 is prepared. The semiconductor substrate 1 can be the same as the semiconductor substrate 1 in the first embodiment.

次いで、図9に示すように、半導体基板1のパッシベーション膜6の上に、電極取り出し用開口部12aおよびトリミング用開口部13aを有する第1の絶縁樹脂層11aを形成する。第1の絶縁樹脂層11aにおいて、電極取り出し用開口部12aは、第1の電極取り出し用パッド4と整合する位置に設ける。また、トリミング用開口部13aは、第1のトリミング用パッド5と整合する位置に設ける。
開口部12a,13aを有する絶縁樹脂層11aの形成は、第1形態例における絶縁樹脂層11の形成と同様の方法を用いることができる。
Next, as shown in FIG. 9, a first insulating resin layer 11 a having an electrode extraction opening 12 a and a trimming opening 13 a is formed on the passivation film 6 of the semiconductor substrate 1. In the first insulating resin layer 11 a, the electrode extraction opening 12 a is provided at a position aligned with the first electrode extraction pad 4. Further, the trimming opening 13 a is provided at a position aligned with the first trimming pad 5.
For the formation of the insulating resin layer 11a having the openings 12a and 13a, the same method as the formation of the insulating resin layer 11 in the first embodiment can be used.

次いで、図10に示すように、第1の絶縁樹脂層11aの電極取り出し用開口部12aに電極取り出し用導電体21を充填して第1の電極取り出し用パッド4と接続させるとともに、第1の絶縁樹脂層11aの上にトリミング用再配線層15を形成する。トリミング用再配線層15は、一端部が第1の絶縁樹脂層11aのトリミング用開口部13aを貫通して第1のトリミング用パッド5に接続されるように、所定の領域に設ける。トリミング用再配線層15のトリミング用開口部13a側とは反対側の他端部には、他の部分よりも幅広な平面形状(例えば四角形や円形)となったパッド部15aを設ける。
電極取り出し用導電体21およびトリミング用再配線層15の形成方法は、特に限定されるものではないが、例えば銅メッキ法などによって形成することができる。
Next, as shown in FIG. 10, the electrode lead-out conductor 12 is filled in the electrode lead-out opening 12a of the first insulating resin layer 11a and connected to the first electrode lead-out pad 4, and the first electrode A trimming rewiring layer 15 is formed on the insulating resin layer 11a. The trimming rewiring layer 15 is provided in a predetermined region so that one end thereof penetrates the trimming opening 13a of the first insulating resin layer 11a and is connected to the first trimming pad 5. At the other end of the trimming rewiring layer 15 opposite to the trimming opening 13a, a pad 15a having a planar shape (for example, a square or a circle) wider than the other portions is provided.
The method of forming the electrode lead-out conductor 21 and the trimming rewiring layer 15 is not particularly limited, and can be formed by, for example, a copper plating method.

次いで、図11に示すように、第1の絶縁樹脂層11aの上に、電極取り出し用開口部12bおよびトリミング用開口部13bを有する第2の絶縁樹脂層11bを形成する。開口部12b,13bを有する絶縁樹脂層11bの形成は、第1形態例における絶縁樹脂層11の形成と同様の方法を用いることができる。
第2の絶縁樹脂層11bにおいて、電極取り出し用開口部12bは、電極取り出し用導電体21と整合する位置に設けられる。また、トリミング用開口部13bは、トリミング用再配線層15のパッド部15aと整合する位置に設けられる。
Next, as shown in FIG. 11, a second insulating resin layer 11b having an electrode extraction opening 12b and a trimming opening 13b is formed on the first insulating resin layer 11a. For the formation of the insulating resin layer 11b having the openings 12b and 13b, the same method as the formation of the insulating resin layer 11 in the first embodiment can be used.
In the second insulating resin layer 11 b, the electrode extraction opening 12 b is provided at a position aligned with the electrode extraction conductor 21. Further, the trimming opening 13 b is provided at a position aligned with the pad portion 15 a of the trimming rewiring layer 15.

次いで、図12(a)に示すように、第2のトリミング用パッド17と、第2の電極取り出し用パッド16と、電極取り出し用再配線層14とを形成する。
第2のトリミング用パッド17は、第2の絶縁樹脂層11bのトリミング用開口部13bへの導電体の充填により形成する。
第2の電極取り出し用パッド16は、第2の絶縁樹脂層11b上において、半導体基板1の表面に沿う位置が第2の絶縁樹脂層11bの電極取り出し用開口部12bとは異なる位置に設ける。電極取り出し用再配線層14は、第2の絶縁樹脂層11bを貫通する電極取り出し用開口部12bを通して電極取り出し用導電体21と第2の電極取り出し用パッド16とを接続するように設ける。
第2のトリミング用パッド17、電極取り出し用パッド16、および電極取り出し用再配線層14の形成方法は、特に限定されるものではないが、例えば銅メッキ法などによって形成することができる。
Next, as shown in FIG. 12A, a second trimming pad 17, a second electrode extraction pad 16, and an electrode extraction rewiring layer 14 are formed.
The second trimming pad 17 is formed by filling a conductor into the trimming opening 13b of the second insulating resin layer 11b.
The second electrode extraction pad 16 is provided on the second insulating resin layer 11b at a position along the surface of the semiconductor substrate 1 that is different from the electrode extraction opening 12b of the second insulating resin layer 11b. The electrode lead-out rewiring layer 14 is provided so as to connect the electrode lead-out conductor 21 and the second electrode lead-out pad 16 through the electrode lead-out opening 12b penetrating the second insulating resin layer 11b.
The method for forming the second trimming pad 17, the electrode extraction pad 16, and the electrode extraction rewiring layer 14 is not particularly limited, and can be formed by, for example, a copper plating method.

次いで、図12(b)に示すように、第2のトリミング用パッド17にヒューズ切断用電流Iを供給することにより、トリミング用再配線層15および第1のトリミング用パッド5を介してトリミング用ヒューズ3(図7参照)に通電し、トリミングを行う。
このように、2層の絶縁樹脂層11a,11bを形成した後にトリミングを行うことにより、絶縁樹脂層11a,11bの形成時の熱処理や絶縁樹脂層11a,11bの膜応力などによる特性変動を回避することができる。
Next, as shown in FIG. 12B, by supplying a fuse cutting current I to the second trimming pad 17, the trimming is performed via the trimming rewiring layer 15 and the first trimming pad 5. The fuse 3 (see FIG. 7) is energized to perform trimming.
In this way, by performing trimming after forming the two insulating resin layers 11a and 11b, characteristics variation due to heat treatment during the formation of the insulating resin layers 11a and 11b, film stress of the insulating resin layers 11a and 11b, and the like can be avoided. can do.

次いで、図13に示すように、第2の絶縁樹脂層11bの上に、電極取り出し用再配線層14および第2のトリミング用パッド17を覆うように、封止樹脂層18を形成する。この封止樹脂層18には、第2の電極取り出し用パッド16と整合する位置に電極取り出し用開口部19を形成する。
所望の位置に開口部19を有する封止樹脂層18は、例えば、感光性ポリイミド樹脂等の感光性樹脂をフォトリゾグラフィ技術によりパターニングすることによって形成することができる。
Next, as shown in FIG. 13, a sealing resin layer 18 is formed on the second insulating resin layer 11 b so as to cover the electrode extraction rewiring layer 14 and the second trimming pad 17. In the sealing resin layer 18, an electrode extraction opening 19 is formed at a position aligned with the second electrode extraction pad 16.
The sealing resin layer 18 having the opening 19 at a desired position can be formed, for example, by patterning a photosensitive resin such as a photosensitive polyimide resin by a photolithography technique.

次いで、図14に示すように、半田からなる電極取り出し用バンプ20を封止樹脂層18の電極取り出し用開口部19に設ける。
さらに、半導体ウエハを所定の寸法にダイシングすることにより、本形態例の半導体装置10Bである半導体チップを製造することができる。
Next, as shown in FIG. 14, electrode extraction bumps 20 made of solder are provided in the electrode extraction openings 19 of the sealing resin layer 18.
Furthermore, by dicing the semiconductor wafer into a predetermined dimension, a semiconductor chip that is the semiconductor device 10B of this embodiment can be manufactured.

以上説明したように、本形態例の半導体装置10Bによれば、半導体基板1の上を覆うように2層の絶縁樹脂層11a,11bが設けられ、これらの絶縁樹脂層11a,11bの上に、第1のトリミング用パッド5と接続された第2のトリミング用パッド17が設けられているので、半導体基板1の上を絶縁樹脂層11a,11bで覆った後に第2のトリミング用パッド17を介してトリミング用ヒューズ3を切断し、トリミングを行うことができる。従って、絶縁樹脂層11a,11bの形成時の熱処理や絶縁樹脂層11a,11bの膜応力などによる特性変動を回避することができる。   As described above, according to the semiconductor device 10B of this embodiment, the two insulating resin layers 11a and 11b are provided so as to cover the semiconductor substrate 1, and on these insulating resin layers 11a and 11b. Since the second trimming pad 17 connected to the first trimming pad 5 is provided, the second trimming pad 17 is covered after the semiconductor substrate 1 is covered with the insulating resin layers 11a and 11b. Thus, the trimming fuse 3 can be cut to perform trimming. Therefore, it is possible to avoid characteristic fluctuations due to heat treatment during the formation of the insulating resin layers 11a and 11b and film stress of the insulating resin layers 11a and 11b.

第2のトリミング用パッド17を封止するように封止樹脂層18が設けられているので、トリミングの完了後には、第2のトリミング用パッド17を誤って通電してしまうことが防止される。
電極取り出し用再配線層14とトリミング用再配線層15とが、それぞれ異なる絶縁樹脂層11a,11bの上に形成されているので、再配線の設計自由度が高く、スペース(面積)を節約することが可能である。
Since the sealing resin layer 18 is provided so as to seal the second trimming pad 17, it is possible to prevent the second trimming pad 17 from being energized accidentally after the trimming is completed. .
Since the electrode extraction rewiring layer 14 and the trimming rewiring layer 15 are formed on different insulating resin layers 11a and 11b, the degree of freedom in rewiring design is high and space (area) is saved. It is possible.

次に、本発明の半導体装置の第3形態例について説明する。図15は、本発明の半導体装置の第3形態例を示す分解斜視図であり、図16〜図20は、本形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。なお、図16(a)〜図20(a)に示す平面図は、1個のチップの範囲のみを図示しているが、実際の製造工程では、チップ寸法にダイシングする前のウェハを用いるのが望ましい。図16(b)〜図20(b)における模式的断面図は、図16(a)〜図20(a)の各平面図が表す状態自体の断面図ではないが、半導体基板上の電極取り出し用パッドおよびトリミング用パッドを2個ずつ含む断面として、図16(a)〜図20(a)の各状態に対応するように模式的に図示したものである。
図15〜図20において、図1〜図6で用いた符号と同一の符号は、本発明の第1形態例で説明した構成と同一または同様の構成であることを示し、本発明の第3形態例では第1形態例と重複する説明を省略することがある。
Next, a third embodiment of the semiconductor device of the present invention will be described. FIG. 15 is an exploded perspective view showing a third embodiment of the semiconductor device of the present invention, and FIGS. 16 to 20 show a manufacturing process of the semiconductor device according to this embodiment (a) a plan view and (b). It is typical sectional drawing. Note that the plan views shown in FIGS. 16A to 20A show only the range of one chip, but in the actual manufacturing process, a wafer before dicing into chip dimensions is used. Is desirable. The schematic cross-sectional views in FIGS. 16B to 20B are not the cross-sectional views of the states themselves shown in FIGS. 16A to 20A, but the electrodes on the semiconductor substrate are taken out. FIG. 16 is a cross-sectional view schematically including two pads for trimming and two pads for trimming so as to correspond to the states shown in FIGS.
15 to 20, the same reference numerals as those used in FIGS. 1 to 6 indicate that the configuration is the same as or similar to the configuration described in the first embodiment of the present invention. In the embodiment, the description overlapping with the first embodiment may be omitted.

図15に示すように、本形態例の半導体装置10Cにおいて、半導体基板1には、磁気抵抗素子2および磁気抵抗素子2につながるトリミング用抵抗(図示せず)ならびにトリミング用抵抗に電気的に並列して配設されるトリミング用ヒューズ3が内蔵されている。この半導体基板1の表面には、第1の電極取り出し用パッド4および第1のトリミング用パッド5が設けられている。半導体基板1の上(詳しくは、図20(b)に示すようにパッシベーション膜6の上)を覆うように絶縁樹脂層11が設けられている。
絶縁樹脂層11は、第1の電極取り出し用パッド4と整合する位置に電極取り出し用開口部12を有するとともに、第1のトリミング用パッド5と整合する位置にトリミング用開口部13を有する。
As shown in FIG. 15, in the semiconductor device 10C of this embodiment, the semiconductor substrate 1 is electrically parallel to the magnetoresistive element 2, the trimming resistor (not shown) connected to the magnetoresistive element 2, and the trimming resistor. Thus, a trimming fuse 3 is provided. A first electrode extraction pad 4 and a first trimming pad 5 are provided on the surface of the semiconductor substrate 1. An insulating resin layer 11 is provided so as to cover the semiconductor substrate 1 (specifically, on the passivation film 6 as shown in FIG. 20B).
The insulating resin layer 11 has an electrode extraction opening 12 at a position aligned with the first electrode extraction pad 4 and a trimming opening 13 at a position aligned with the first trimming pad 5.

絶縁樹脂層11上には、半導体基板1の表面に沿う位置が第1の電極取り出し用パッド4とは異なる位置に設けられた第2の電極取り出し用パッド16と、半導体基板1の表面に沿う位置が第1のトリミング用パッド5とは異なる位置に設けられた第2のトリミング用パッド17と、絶縁樹脂層11を貫通する電極取り出し用開口部12を通して第1の電極取り出し用パッド4および第2の電極取り出し用パッドを接続する電極取り出し用再配線層14と、絶縁樹脂層11を貫通するトリミング用開口部13を通して第1のトリミング用パッド5および第2のトリミング用パッド17を接続するトリミング用再配線層15とが、形成されている。   On the insulating resin layer 11, the second electrode extraction pad 16 provided at a position different from the first electrode extraction pad 4 at a position along the surface of the semiconductor substrate 1, and along the surface of the semiconductor substrate 1. The second trimming pad 17 provided at a position different from the first trimming pad 5, and the first electrode extraction pad 4 and the first electrode extraction hole 12 through the insulating resin layer 11. Trimming for connecting the first trimming pad 5 and the second trimming pad 17 through the electrode extraction rewiring layer 14 for connecting the two electrode extraction pads and the trimming opening 13 penetrating the insulating resin layer 11. A rewiring layer 15 is formed.

さらに半導体装置10Cは、絶縁樹脂層11上を覆うように形成された封止樹脂層18と、この封止樹脂層18を貫通する電極取り出し用開口部19を通して第2の電極取り出し用パッド16に接続された電極取り出し用バンプ20と、封止樹脂層18を貫通するトリミング用開口部22を通して第2の第2のトリミング用パッド17に接続された第2のトリミング用バンプ23とを備える。   Further, the semiconductor device 10 </ b> C is formed on the second electrode extraction pad 16 through the sealing resin layer 18 formed so as to cover the insulating resin layer 11 and the electrode extraction opening 19 penetrating the sealing resin layer 18. A connected electrode lead-out bump 20 and a second trimming bump 23 connected to the second second trimming pad 17 through a trimming opening 22 penetrating the sealing resin layer 18 are provided.

図15に示す半導体装置10Cの製造方法は、図16〜図20に示すように、第1形態例の半導体装置10Aの製造方法(図2〜図6参照)を改変した方法によって行うことができる。
まず、図16に示すように、磁気抵抗素子2、磁気抵抗素子2につながるトリミング用抵抗(図示せず)、トリミング用抵抗に電気的に並列して配設されるトリミング用ヒューズ3、第1のパッド4,5およびパッシベーション膜6等が設けられてなる半導体基板1を用意する。この半導体基板1は、第1形態例における半導体基板1と同様のものを用いることができる。
The manufacturing method of the semiconductor device 10C shown in FIG. 15 can be performed by a modified method of the manufacturing method (see FIGS. 2 to 6) of the semiconductor device 10A of the first embodiment as shown in FIGS. .
First, as shown in FIG. 16, the magnetoresistive element 2, the trimming resistor (not shown) connected to the magnetoresistive element 2, the trimming fuse 3 arranged in parallel with the trimming resistor, the first The semiconductor substrate 1 provided with the pads 4 and 5 and the passivation film 6 is prepared. The semiconductor substrate 1 can be the same as the semiconductor substrate 1 in the first embodiment.

次いで、図17に示すように、半導体基板1のパッシベーション膜6の上に、電極取り出し用開口部12およびトリミング用開口部13を有する絶縁樹脂層11を形成する。
この絶縁樹脂層11において、電極取り出し用開口部12は、第1の電極取り出し用パッド4と整合する位置に形成する。また、トリミング用開口部13は、第1のトリミング用パッド5と整合する位置に形成する。
開口部12,13を有する絶縁樹脂層11の形成は、第1形態例における絶縁樹脂層11の形成と同様の方法を用いることができる。
Next, as shown in FIG. 17, an insulating resin layer 11 having an electrode extraction opening 12 and a trimming opening 13 is formed on the passivation film 6 of the semiconductor substrate 1.
In the insulating resin layer 11, the electrode extraction opening 12 is formed at a position aligned with the first electrode extraction pad 4. In addition, the trimming opening 13 is formed at a position aligned with the first trimming pad 5.
The insulating resin layer 11 having the openings 12 and 13 can be formed by the same method as that for forming the insulating resin layer 11 in the first embodiment.

次いで、図18に示すように、電極取り出し用再配線層14、トリミング用再配線層15、第2の電極取り出し用パッド16および第2のトリミング用パッド17を絶縁樹脂層11の上に形成する。
これら再配線層14,15および第2のパッド16,17の形成方法は、特に限定されるものではないが、例えば銅メッキ法などによって形成することができる。
第2の電極取り出し用パッド16と第2のトリミング用パッド17とは、同一工程で作られることが望ましい。これにより、各々のパッドを容易に形成することができる。
Next, as shown in FIG. 18, the electrode lead-out rewiring layer 14, the trimming rewiring layer 15, the second electrode lead-out pad 16, and the second trimming pad 17 are formed on the insulating resin layer 11. .
The method for forming the rewiring layers 14 and 15 and the second pads 16 and 17 is not particularly limited, but can be formed by, for example, a copper plating method.
It is desirable that the second electrode extraction pad 16 and the second trimming pad 17 are formed in the same process. Thereby, each pad can be formed easily.

次いで、図19に示すように、絶縁樹脂層11上に再配線層14,15を覆う封止樹脂層18を設ける。この封止樹脂層18には、第2の電極取り出し用パッド16と整合する位置に電極取り出し用開口部19を形成するとともに、第2のトリミング用パッド17と整合する位置にトリミング用開口部22を形成する。
所望の位置に開口部19,22を有する封止樹脂層18は、例えば、感光性ポリイミド樹脂等の感光性樹脂をフォトリゾグラフィ技術によりパターニングすることによって形成することができる。
Next, as shown in FIG. 19, a sealing resin layer 18 that covers the rewiring layers 14 and 15 is provided on the insulating resin layer 11. In the sealing resin layer 18, an electrode extraction opening 19 is formed at a position aligned with the second electrode extraction pad 16, and a trimming opening 22 is aligned at a position aligned with the second trimming pad 17. Form.
The sealing resin layer 18 having the openings 19 and 22 at desired positions can be formed, for example, by patterning a photosensitive resin such as a photosensitive polyimide resin by a photolithography technique.

次いで、図20に示すように、封止樹脂層18の電極取り出し用開口部19には電極取り出し用バンプ20を形成するとともに、トリミング用開口部22にはトリミング用バンプ23を形成する。
次いで、図20(b)に示すように、第2のトリミング用バンプ23にヒューズ切断用電流Iを供給することにより、トリミング用再配線層15および第1のトリミング用パッド5を介してトリミング用ヒューズ3(図15参照)に通電し、トリミングを行う。
このように、絶縁樹脂層11および封止樹脂層18を形成した後にトリミングを行うことにより、絶縁樹脂層11および封止樹脂層18の形成時の熱処理や絶縁樹脂層11の応力などによる特性変動を回避することができる。
さらに、半導体ウエハを所定の寸法にダイシングすることにより、本形態例の半導体装置10Cである半導体チップを製造することができる。なお、本形態例の場合、トリミングをダイシングの前に行うこともできるし、ダイシングの後に行うこともできる。
Next, as shown in FIG. 20, the electrode extraction bump 20 is formed in the electrode extraction opening 19 of the sealing resin layer 18, and the trimming bump 23 is formed in the trimming opening 22.
Next, as shown in FIG. 20B, by supplying a fuse cutting current I to the second trimming bump 23, the trimming via the trimming rewiring layer 15 and the first trimming pad 5 is performed. The fuse 3 (see FIG. 15) is energized to perform trimming.
As described above, the trimming is performed after the insulating resin layer 11 and the sealing resin layer 18 are formed, so that the characteristics change due to the heat treatment during the formation of the insulating resin layer 11 and the sealing resin layer 18 and the stress of the insulating resin layer 11. Can be avoided.
Furthermore, by dicing the semiconductor wafer to a predetermined dimension, a semiconductor chip that is the semiconductor device 10C of this embodiment can be manufactured. In the case of this embodiment, trimming can be performed before dicing or can be performed after dicing.

以上説明したように、本形態例の半導体装置10Cによれば、半導体基板1上に形成された第1のトリミング用パッド5の上を覆うように絶縁樹脂層11および封止樹脂層18が設けられ、この封止樹脂層18の上に第2のトリミング用パッド17を介して第1のトリミング用パッド5と接続されたトリミング用バンプ23が設けられているので、半導体基板1の上を絶縁樹脂層11および封止樹脂層18で覆った後に、トリミング用バンプ23を介してトリミング用ヒューズ3を切断し、トリミングを行うことができる。従って、絶縁樹脂層11および封止樹脂層18の形成時の熱処理や絶縁樹脂層11の膜応力などによる特性変動を回避することができる。   As described above, according to the semiconductor device 10C of this embodiment, the insulating resin layer 11 and the sealing resin layer 18 are provided so as to cover the first trimming pad 5 formed on the semiconductor substrate 1. Since the trimming bump 23 connected to the first trimming pad 5 via the second trimming pad 17 is provided on the sealing resin layer 18, the semiconductor substrate 1 is insulated from the top. After covering with the resin layer 11 and the sealing resin layer 18, trimming can be performed by cutting the trimming fuse 3 via the trimming bumps 23. Accordingly, it is possible to avoid characteristic fluctuations due to heat treatment at the time of forming the insulating resin layer 11 and the sealing resin layer 18, film stress of the insulating resin layer 11, and the like.

トリミング用バンプ23が封止樹脂層18上に突出するように設けられているので、トリミングは、半導体ウエハのダイシングの前に行うこともできるし、ダイシングの後に行うこともできる。   Since the trimming bumps 23 are provided so as to protrude on the sealing resin layer 18, the trimming can be performed before the dicing of the semiconductor wafer or after the dicing.

本発明は、種々の半導体装置に適用可能であり、特にウエハレベルパッケージ加工において熱処理が印加された場合に影響を受けるデバイス(例えば磁気抵抗素子、磁気インピーダンス素子、ピエゾ抵抗型半導体圧力センサ)などに有効である。
また、絶縁樹脂層の膜応力によって影響を受ける素子が内蔵された半導体装置にも効果的である。
The present invention can be applied to various semiconductor devices, and particularly to devices that are affected when heat treatment is applied in wafer level package processing (for example, a magnetoresistive element, a magnetoimpedance element, a piezoresistive semiconductor pressure sensor), and the like. It is valid.
It is also effective for a semiconductor device in which an element affected by the film stress of the insulating resin layer is built.

本発明の半導体装置の第1形態例を示す分解斜視図である。It is a disassembled perspective view which shows the 1st example of a semiconductor device of this invention. 第1形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。It is (a) top view and (b) typical sectional view showing a manufacturing process of a semiconductor device concerning the 1st form example. 第1形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。It is (a) top view and (b) typical sectional view showing a manufacturing process of a semiconductor device concerning the 1st form example. 第1形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。It is (a) top view and (b) typical sectional view showing a manufacturing process of a semiconductor device concerning the 1st form example. 第1形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。It is (a) top view and (b) typical sectional view showing a manufacturing process of a semiconductor device concerning the 1st form example. 第1形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。It is (a) top view and (b) typical sectional view showing a manufacturing process of a semiconductor device concerning the 1st form example. 本発明の半導体装置の第2形態例を示す分解斜視図である。It is a disassembled perspective view which shows the 2nd example of a semiconductor device of this invention. 第2形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。It is (a) top view and (b) typical sectional view showing a manufacturing process of a semiconductor device concerning the 2nd form example. 第2形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。It is (a) top view and (b) typical sectional view showing a manufacturing process of a semiconductor device concerning the 2nd form example. 第2形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。It is (a) top view and (b) typical sectional view showing a manufacturing process of a semiconductor device concerning the 2nd form example. 第2形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。It is (a) top view and (b) typical sectional view showing a manufacturing process of a semiconductor device concerning the 2nd form example. 第2形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。It is (a) top view and (b) typical sectional view showing a manufacturing process of a semiconductor device concerning the 2nd form example. 第2形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。It is (a) top view and (b) typical sectional view showing a manufacturing process of a semiconductor device concerning the 2nd form example. 第2形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。It is (a) top view and (b) typical sectional view showing a manufacturing process of a semiconductor device concerning the 2nd form example. 本発明の半導体装置の第3形態例を示す分解斜視図である。It is a disassembled perspective view which shows the 3rd example of a semiconductor device of this invention. 第3形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。It is (a) top view and (b) typical sectional view showing a manufacturing process of a semiconductor device concerning the 3rd form example. 第3形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。It is (a) top view and (b) typical sectional view showing a manufacturing process of a semiconductor device concerning the 3rd form example. 第3形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。It is (a) top view and (b) typical sectional view showing a manufacturing process of a semiconductor device concerning the 3rd form example. 第3形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。It is (a) top view and (b) typical sectional view showing a manufacturing process of a semiconductor device concerning the 3rd form example. 第3形態例に係る半導体装置の製造工程を示す(a)平面図および(b)模式的断面図である。It is (a) top view and (b) typical sectional view showing a manufacturing process of a semiconductor device concerning the 3rd form example. 磁気抵抗素子を有する半導体装置の回路図の一例である。It is an example of the circuit diagram of the semiconductor device which has a magnetoresistive element. 磁気抵抗素子を焼成することによる抵抗の変化の測定例を示すグラフである。It is a graph which shows the example of a measurement of the change of resistance by baking a magnetoresistive element. 磁気抵抗素子を焼成することによるオフセット電圧の変化の測定例を示すグラフである。It is a graph which shows the example of a measurement of the change of the offset voltage by baking a magnetoresistive element.

符号の説明Explanation of symbols

I…ヒューズ切断用電流、1…半導体基板、2…素子(磁気抵抗素子)、3…トリミング用ヒューズ、5…第1のトリミング用パッド、10A,10B,10C…半導体装置、11,11a,11b…絶縁樹脂層、13,13a,13b…絶縁樹脂層のトリミング用開口部、17…第2のトリミング用パッド、18…封止樹脂層、22…封止樹脂層のトリミング用開口部、23…トリミング用バンプ。 DESCRIPTION OF SYMBOLS I ... Fuse cutting current, 1 ... Semiconductor substrate, 2 ... Element (magnetoresistance element), 3 ... Trimming fuse, 5 ... First trimming pad, 10A, 10B, 10C ... Semiconductor device, 11, 11a, 11b Insulating resin layer, 13, 13a, 13b ... Trimming opening in insulating resin layer, 17 ... Second trimming pad, 18 ... Sealing resin layer, 22 ... Trimming opening in sealing resin layer, 23 ... Trimming bump.

Claims (6)

素子およびトリミング用ヒューズを有する半導体基板と、
前記トリミング用ヒューズにヒューズ切断用電流を通電するため前記半導体基板の上に設けられた第1のトリミング用パッドと、
前記半導体基板の上を覆うように設けられ、前記第1のトリミング用パッドと整合する位置に開口部を有する絶縁樹脂層と、
前記絶縁樹脂層の上に設けられ、前記絶縁樹脂層の開口部を通して前記第1のトリミング用パッドに接続された第2のトリミング用パッドとを備えることを特徴とする半導体装置。
A semiconductor substrate having an element and a trimming fuse;
A first trimming pad provided on the semiconductor substrate for supplying a current for cutting the fuse to the trimming fuse;
An insulating resin layer provided so as to cover the semiconductor substrate and having an opening at a position aligned with the first trimming pad;
A semiconductor device comprising: a second trimming pad provided on the insulating resin layer and connected to the first trimming pad through an opening of the insulating resin layer.
前記絶縁樹脂層の上に封止樹脂層が設けられていることを特徴とする請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein a sealing resin layer is provided on the insulating resin layer. 前記封止樹脂層には、第2のトリミング用パッドと整合する位置に開口部が設けられており、前記封止樹脂層の開口部には、前記第2のトリミング用パッドと接続されたトリミング用バンプが形成されていることを特徴とする請求項2に記載の半導体装置。   The sealing resin layer has an opening at a position aligned with the second trimming pad, and the trimming connected to the second trimming pad is provided in the opening of the sealing resin layer. The semiconductor device according to claim 2, wherein a bump is formed. 前記第1のトリミング用パッドと前記第2のトリミング用パッドとの間に介在された絶縁樹脂層が複数の樹脂層からなることを特徴とする請求項1ないし3のいずれかに記載の半導体装置。   4. The semiconductor device according to claim 1, wherein an insulating resin layer interposed between the first trimming pad and the second trimming pad is composed of a plurality of resin layers. . 素子およびトリミング用ヒューズを有する半導体基板の上に、前記トリミング用ヒューズにヒューズ切断用電流を通電するための第1のトリミング用パッドを形成し、
前記半導体基板の上を覆うように、前記第1のトリミング用パッドと整合する位置に開口部を有する絶縁樹脂層を形成し、
前記絶縁樹脂層の上に、前記絶縁樹脂層の開口部を通して前記第1のトリミング用パッドと接続された第2のトリミング用パッドを形成し、
前記第2のトリミング用パッドを介して前記トリミング用ヒューズに通電し、トリミングを行うことを特徴とする半導体装置の製造方法。
Forming a first trimming pad on the semiconductor substrate having the element and the trimming fuse, for supplying a current for cutting the fuse to the trimming fuse;
Forming an insulating resin layer having an opening at a position aligned with the first trimming pad so as to cover the semiconductor substrate;
Forming a second trimming pad connected to the first trimming pad through the opening of the insulating resin layer on the insulating resin layer;
A method of manufacturing a semiconductor device, wherein the trimming fuse is energized through the second trimming pad to perform trimming.
素子およびトリミング用ヒューズを有する半導体基板の上に、前記トリミング用ヒューズにヒューズ切断用電流を通電するための第1のトリミング用パッドを形成し、
前記半導体基板の上を覆うように、前記第1のトリミング用パッドと整合する位置に開口部を有する絶縁樹脂層を形成し、
前記絶縁樹脂層の上に、前記絶縁樹脂層の開口部を通して前記第1のトリミング用パッドと接続された第2のトリミング用パッドを形成し、
前記絶縁樹脂層の上を覆うように、前記第2のトリミング用パッドと整合する位置に開口部を有する封止樹脂層を形成し、
前記封止樹脂層の開口部に、前記第2のトリミング用パッドと接続されるようにトリミング用バンプを形成し、
前記トリミング用バンプを介して前記トリミング用ヒューズに通電し、トリミングを行うことを特徴とする半導体装置の製造方法。
Forming a first trimming pad on the semiconductor substrate having the element and the trimming fuse, for supplying a current for cutting the fuse to the trimming fuse;
Forming an insulating resin layer having an opening at a position aligned with the first trimming pad so as to cover the semiconductor substrate;
Forming a second trimming pad connected to the first trimming pad through the opening of the insulating resin layer on the insulating resin layer;
Forming a sealing resin layer having an opening at a position aligned with the second trimming pad so as to cover the insulating resin layer;
Forming a trimming bump at the opening of the sealing resin layer so as to be connected to the second trimming pad;
A method of manufacturing a semiconductor device, wherein the trimming fuse is energized through the trimming bump to perform trimming.
JP2004375275A 2004-12-27 2004-12-27 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4515247B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004375275A JP4515247B2 (en) 2004-12-27 2004-12-27 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004375275A JP4515247B2 (en) 2004-12-27 2004-12-27 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2006185984A JP2006185984A (en) 2006-07-13
JP4515247B2 true JP4515247B2 (en) 2010-07-28

Family

ID=36738895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004375275A Expired - Fee Related JP4515247B2 (en) 2004-12-27 2004-12-27 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4515247B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5165925B2 (en) * 2007-05-29 2013-03-21 セイコーインスツル株式会社 Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6065545A (en) * 1983-09-21 1985-04-15 Hitachi Micro Comput Eng Ltd Manufacture of semiconductor device and the same device
JP2001156172A (en) * 1999-11-24 2001-06-08 Hitachi Ltd Semiconductor device
JP2003068737A (en) * 2001-08-27 2003-03-07 Seiko Epson Corp Semiconductor device and its manufacturing method
JP2004289131A (en) * 2003-03-05 2004-10-14 Ricoh Co Ltd Semiconductor device and manufacturing method therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6065545A (en) * 1983-09-21 1985-04-15 Hitachi Micro Comput Eng Ltd Manufacture of semiconductor device and the same device
JP2001156172A (en) * 1999-11-24 2001-06-08 Hitachi Ltd Semiconductor device
JP2003068737A (en) * 2001-08-27 2003-03-07 Seiko Epson Corp Semiconductor device and its manufacturing method
JP2004289131A (en) * 2003-03-05 2004-10-14 Ricoh Co Ltd Semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date
JP2006185984A (en) 2006-07-13

Similar Documents

Publication Publication Date Title
US6734671B2 (en) Magnetic sensor and manufacturing method therefor
US8426947B2 (en) Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
US10205087B2 (en) Semiconductor device
US9484135B2 (en) Chip component and method of producing the same
US9585254B2 (en) Electronic device
JP3578964B2 (en) Semiconductor device and manufacturing method thereof
JP6511695B2 (en) Semiconductor device and method of manufacturing the same
WO2017191726A1 (en) Multilayer wiring board and probe card in which same is used
JP6676308B2 (en) Semiconductor device
JP4752280B2 (en) Chip-type electronic component and manufacturing method thereof
JP6654386B2 (en) Hall sensor
JP4515247B2 (en) Semiconductor device and manufacturing method thereof
US20080054890A1 (en) Magnetic detection device connecting element and detection circuit and method of manufacturing the same by using step portion alleviating resist
JP6793025B2 (en) Semiconductor device
US9983272B2 (en) Magnetism detection device
KR20130128403A (en) Ceramic multilayered component and method for producing a ceramic multilayered component
JP4547956B2 (en) Semiconductor device and chip size package
JP6902439B2 (en) Magnetic sensor
JP2011082195A (en) Semiconductor device and method for manufacturing the same
JP5284288B2 (en) Magnetic sensor and manufacturing method thereof
JP6796666B2 (en) Semiconductor device
JP5611409B1 (en) Manufacturing method of TMR magnetic sensor device
WO2018088265A1 (en) Electronic component
JP5766321B1 (en) TMR magnetic sensor and manufacturing method thereof
JP5430848B2 (en) Semiconductor element, semiconductor device, and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100506

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100512

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees