JP5163963B2 - Abnormality monitoring device - Google Patents

Abnormality monitoring device Download PDF

Info

Publication number
JP5163963B2
JP5163963B2 JP2009116207A JP2009116207A JP5163963B2 JP 5163963 B2 JP5163963 B2 JP 5163963B2 JP 2009116207 A JP2009116207 A JP 2009116207A JP 2009116207 A JP2009116207 A JP 2009116207A JP 5163963 B2 JP5163963 B2 JP 5163963B2
Authority
JP
Japan
Prior art keywords
abnormality
signal
phase
encoder
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009116207A
Other languages
Japanese (ja)
Other versions
JP2010266260A (en
Inventor
以久也 佐藤
弘 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2009116207A priority Critical patent/JP5163963B2/en
Priority to DE102010007349.0A priority patent/DE102010007349B4/en
Priority to CN201010113916.XA priority patent/CN101833049B/en
Priority to US12/705,393 priority patent/US8207745B2/en
Publication of JP2010266260A publication Critical patent/JP2010266260A/en
Application granted granted Critical
Publication of JP5163963B2 publication Critical patent/JP5163963B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

本発明は、例えばインバータやサーボシステム等の電動機を駆動する電力変換器において、パルスエンコーダ(以下、単にエンコーダともいう)や配線系統の異常を検出し、安全機能を実現するための異常監視装置に関する。   The present invention relates to an abnormality monitoring device for detecting an abnormality in a pulse encoder (hereinafter also simply referred to as an encoder) or a wiring system and realizing a safety function in a power converter that drives an electric motor such as an inverter or a servo system. .

電動機の出力軸に取り付けたパルスエンコーダの出力信号から電動機速度や回転子位置を演算し、この演算値をフィードバックして電動機を可変速駆動するインバータやサーボシステムが普及している。これらの装置において、エンコーダの出力信号に異常があると正常な運転が困難になるため、従来より、エンコーダ内部の異常や配線系統の異常を検出して運転を停止する方法が種々提案されている。   Inverters and servo systems that calculate the motor speed and rotor position from the output signal of a pulse encoder attached to the output shaft of the motor and feed back the calculated values to drive the motor at a variable speed have become widespread. In these devices, if there is an abnormality in the output signal of the encoder, normal operation becomes difficult. Therefore, various methods for stopping operation by detecting an abnormality in the encoder or an abnormality in the wiring system have been proposed. .

例えば、特許文献1(特開2008−232978号公報)には、異常監視のためにマイクロプロセッサの内部機能を利用することにより、部品数を少なくして回路を最小限化し、コストの低減を図った配線異常検出装置が開示されている。
この従来技術(便宜上、第1の従来技術という)では、まず、エンコーダの出力信号がアナログ信号として配線異常検出装置に入力される。そして、上記アナログ信号をA/D(アナログ/ディジタル)変換し、変換後の電圧レベルが、過渡状態を除いて所定の中間電圧レベルになっている場合に、信号系統に不完全接触や短絡が生じていると判断して異常を検出している。
以下、図8を参照しながら、この従来技術の回路構成及び動作を説明する。
For example, Patent Document 1 (Japanese Patent Application Laid-Open No. 2008-232978) uses the internal functions of a microprocessor for abnormality monitoring, thereby minimizing the number of parts and minimizing circuits, thereby reducing costs. A wiring abnormality detection device is disclosed.
In this conventional technique (referred to as the first conventional technique for convenience), first, an encoder output signal is input as an analog signal to the wiring abnormality detection device. Then, when the analog signal is A / D (analog / digital) converted, and the converted voltage level is a predetermined intermediate voltage level except for a transient state, incomplete contact or short circuit is caused in the signal system. An abnormality is detected by judging that it has occurred.
The circuit configuration and operation of this prior art will be described below with reference to FIG.

図8において、配線異常検出装置100は、マイクロプロセッサ120と、プログラムメモリ121と、AD変換器123と、定電圧電源回路130と、バッファアンプ135と、直列抵抗131a,131bと、フィルタコンデンサ132a,132bと、プルダウン抵抗134a,134bと、を備えている。なお、122はマイクロプロセッサ120内のメモリである。
また、110は電動機(図示せず)の回転角度を検出するためのロータリーエンコーダであり、このエンコーダ110は、回転角度検出信号として二相(A相,B相)の信号を出力する回転角度検出回路115と、A相,B相信号出力用トランジスタとしてのセンサスイッチ111a,111bと、ドロッパダイオード112a,112b,113a,113bと、ブリーダ抵抗114a,114bとから構成されている。
In FIG. 8, the wiring abnormality detection device 100 includes a microprocessor 120, a program memory 121, an AD converter 123, a constant voltage power supply circuit 130, a buffer amplifier 135, series resistors 131a and 131b, a filter capacitor 132a, 132b and pull-down resistors 134a and 134b. Reference numeral 122 denotes a memory in the microprocessor 120.
Reference numeral 110 denotes a rotary encoder for detecting a rotation angle of an electric motor (not shown). The encoder 110 outputs a rotation angle detection signal that outputs a two-phase (A phase, B phase) signal as a rotation angle detection signal. The circuit 115 includes sensor switches 111a and 111b as A-phase and B-phase signal output transistors, dropper diodes 112a, 112b, 113a, and 113b, and bleeder resistors 114a and 114b.

更に、101は直流電源、102は電源スイッチ、103は接地線、104は電源線、105,106は信号線である。
エンコーダ110におけるA,BはA相信号,B相信号の出力端子であり、配線異常検出装置100におけるA1,A2はアナログ入力信号、マイクロプロセッサ120におけるD1,D2はセンサスイッチ111a,111bの開閉論理信号、Vは監視電圧を示している。
Furthermore, 101 is a DC power source, 102 is a power switch, 103 is a ground line, 104 is a power line, and 105 and 106 are signal lines.
A and B in the encoder 110 are output terminals for the A phase signal and the B phase signal, A1 and A2 in the wiring abnormality detection device 100 are analog input signals, and D1 and D2 in the microprocessor 120 are open / close logics of the sensor switches 111a and 111b. A signal, V m , indicates a monitoring voltage.

エンコーダ110の動作としては、回転角度検出回路115の出力信号によりセンサスイッチ111a,111bがオンまたはオフすると、ドロッパダイオード112a,112b,113a,113b及びブリーダ抵抗114a,114bの作用により、電圧降下が発生する。この電圧降下による電圧をA相信号、B相信号として出力端子A,Bから出力させ、信号線105,106を介して配線異常検出装置100に入力することにより、以下に述べるような異常検出動作を行う。   As an operation of the encoder 110, when the sensor switches 111a and 111b are turned on or off by an output signal of the rotation angle detection circuit 115, a voltage drop is generated by the action of the dropper diodes 112a, 112b, 113a and 113b and the bleeder resistors 114a and 114b. To do. By detecting the voltage due to this voltage drop from the output terminals A and B as the A-phase signal and the B-phase signal and inputting them to the wiring abnormality detection device 100 via the signal lines 105 and 106, the abnormality detection operation as described below is performed. I do.

図9は、配線異常検出装置100に入力されるA相,B相のアナログ入力信号A1,A2の特性を示している。以下では、A相のアナログ入力信号A1の特性について説明するが、B相のアナログ入力信号A2についても全く同様の動作となる。
センサスイッチ111aがオンすると、ドロッパダイオード112aのオン電圧降下により、図9の電圧レベルVが検出される。一方、センサスイッチ111aがオフすると、ブリーダ抵抗114a及びドロッパダイオード113aの電圧降下により、電圧レベルVが検出される。なお、実際には、ドロッパダイオード112a,113aの特性のバラツキを考慮して、電圧レベルV,Vを中心とした一定範囲内をそれぞれ正常「L(Low)」レベル、正常「H(High)」レベルとしている。
上記のように、アナログ入力信号の電圧レベルが「L」レベルか「H」レベルかを判定することで、回転角度検出用のパルスの有無を検出している。
このとき、例えば信号線105に断線やグランドとの地絡が発生していると、上述した電圧降下成分が検出されず、アナログ入力信号はグランドレベルに固定されるため、異常発生を検出することができる。
FIG. 9 shows the characteristics of the A-phase and B-phase analog input signals A 1 and A 2 input to the wiring abnormality detection device 100. Hereinafter, the characteristics of the A-phase analog input signal A1 will be described, but the same operation is performed for the B-phase analog input signal A2.
When the sensor switch 111a is turned on, the voltage level V L in FIG. 9 is detected due to the on-voltage drop of the dropper diode 112a. On the other hand, when the sensor switch 111a is turned off, the voltage level VH is detected by the voltage drop of the bleeder resistor 114a and the dropper diode 113a. Actually, in consideration of variations in the characteristics of the dropper diodes 112a and 113a, the normal “L (Low)” level and the normal “H (High) are within a certain range centered on the voltage levels V L and V H , respectively. ) ”Level.
As described above, the presence or absence of a pulse for detecting the rotation angle is detected by determining whether the voltage level of the analog input signal is “L” level or “H” level.
At this time, for example, if the signal line 105 has a disconnection or a ground fault with the ground, the voltage drop component described above is not detected, and the analog input signal is fixed to the ground level. Can do.

また、エンコーダ110の出力端子Aが正側電源Vccと短絡した場合は、アナログ入力信号がVよりも高い電圧レベルで固定されるため、同様に異常が発生したことを検出可能である。更に、正側電源Vccとグランドとの不完全接触や他の信号線との接触が発生すると、アナログ入力信号は図9の中間電圧レベル(論理判定レベル)Vs1またはVs2として検出され、これらの中間電圧レベルVs1またはVs2が一定期間継続した場合も異常と判断する。 Further, when the output terminal A of the encoder 110 is short-circuited with the positive power source Vcc , the analog input signal is fixed at a voltage level higher than VH, so that it can be detected that an abnormality has occurred in the same manner. Further, when incomplete contact between the positive power supply Vcc and the ground or contact with another signal line occurs, the analog input signal is detected as the intermediate voltage level (logic determination level) V s1 or V s2 in FIG. Even if these intermediate voltage levels V s1 or V s2 continue for a certain period, it is also determined as abnormal.

なお、センサスイッチ111aのオン・オフの切り替え時に、直列抵抗131a及びフィルタコンデンサ132aからなるローパスフィルタによってA相のアナログ入力信号A1の電圧波形がフィルタリングされる。このため、サンプルタイミングによっては、正常時でも中間電圧レベルVs1,Vs2が過渡的に検出されてしまい、結果として異常を誤検出するおそれがある。
上記の誤検出を防止するため、この従来技術では、中間電圧レベルVs1,Vs2が検出された場合に詳細判定を実行し、この中間電圧レベルVs1,Vs2が過渡的に発生したものか一定期間継続して発生したものかを判断し、一定期間継続している場合には、前述した正側電源Vccとグランドとの不完全接触や他の信号線との接触による異常と判断している。
When the sensor switch 111a is turned on / off, the voltage waveform of the A-phase analog input signal A1 is filtered by the low-pass filter including the series resistor 131a and the filter capacitor 132a. For this reason, depending on the sample timing, the intermediate voltage levels V s1 and V s2 are transiently detected even at the normal time, and as a result, there is a possibility that the abnormality is erroneously detected.
In order to prevent the above-described erroneous detection, in this prior art, detailed determination is executed when the intermediate voltage levels V s1 and V s2 are detected, and the intermediate voltage levels V s1 and V s2 are generated transiently. If it has continued for a certain period of time, it is determined that there is an abnormality due to the incomplete contact between the positive power source Vcc and the ground or the contact with another signal line. doing.

他の従来技術(便宜上、第2の従来技術という)としては、エンコーダから出力される二相信号(位相が異なるA相信号及びB相信号)をA/D変換した後に個別のカウンタに入力して一定期間のパルス数をそれぞれカウントし、これらのパルス数に基づいて異常を検出する方法が知られている。
例えば、電動機が回転していると、その回転速度に応じたパルス数がA相信号、B相信号として計測されるが、一方の相の信号線が断線していたり電源線や接地線と接触していると、各相のパルス数に誤差が発生する。従って、各相のパルス数を比較することにより異常を検出することができる。また、各相のパルス数に相当する速度検出値を現在の速度指令値等と比較することで、一方の相だけでなく、二相の同時異常も検出することができる。
As another prior art (referred to as the second prior art for convenience), two-phase signals (A-phase signal and B-phase signal having different phases) output from the encoder are A / D converted and then input to individual counters. There is a known method of counting the number of pulses for a certain period and detecting an abnormality based on the number of pulses.
For example, when the motor is rotating, the number of pulses corresponding to the rotation speed is measured as an A-phase signal and a B-phase signal, but the signal line of one phase is disconnected or is in contact with the power line or ground line. If this occurs, an error occurs in the number of pulses in each phase. Therefore, an abnormality can be detected by comparing the number of pulses of each phase. Further, by comparing the speed detection value corresponding to the number of pulses of each phase with the current speed command value or the like, it is possible to detect not only one phase but also simultaneous abnormality in two phases.

第1の従来技術によれば、電動機が停止している場合でも、配線異常検出装置100に入力されるアナログ信号の電圧レベルに応じて配線異常を検出することができる。しかし、電動機の運転中には、配線異常の判断が困難になり、配線が正常な場合でも誤って異常と判断してしまうおそれがある。その理由は次の通りである。
一般にエンコーダは、電動機等の回転体の一機械周期(回転電動機の場合は一回転)当たりの出力信号数が決められており、高速になると出力信号の間隔が短くなる。一方、マイクロプロセッサ等の演算処理装置は、通常、一定周期で演算処理を行うため、エンコーダからの出力信号の間隔が演算処理装置の演算周期よりも大幅に短くなることが往々にしてある。
このとき、演算処理装置側のAD変換器によるサンプルタイミングがエンコーダの出力信号変化時に偶然一致してしまうと、前述したような中間電圧レベルが連続的に検出されてしまい、配線系統が正常であるにもかかわらず誤って異常と判断する場合がある。
According to the first conventional technique, even when the motor is stopped, a wiring abnormality can be detected according to the voltage level of the analog signal input to the wiring abnormality detection device 100. However, during operation of the electric motor, it is difficult to determine the wiring abnormality, and even if the wiring is normal, it may be erroneously determined to be abnormal. The reason is as follows.
In general, an encoder determines the number of output signals per machine cycle (one rotation in the case of a rotary motor) of a rotating body such as an electric motor, and the interval between output signals becomes shorter at higher speeds. On the other hand, since an arithmetic processing unit such as a microprocessor normally performs arithmetic processing at a constant cycle, the interval between output signals from the encoder is often significantly shorter than the arithmetic cycle of the arithmetic processing unit.
At this time, if the sample timing by the AD converter on the arithmetic processing unit side coincides when the encoder output signal changes, the intermediate voltage level as described above is continuously detected, and the wiring system is normal. Nevertheless, it may be erroneously determined to be abnormal.

図10は、上述した誤判断時におけるエンコーダ出力信号、AD変換サンプルタイミング、電源電圧V、アナログ入力信号の電圧レベルの検出値、及びグランドレベルを示すタイミングチャートである。
図示するように、AD変換サンプルタイミングの周期がエンコーダ出力信号の周期に対して特定倍になった時に、各サンプルタイミングにおける検出値が等しくなり、これによってアナログ入力信号の電圧レベルが中間電圧レベルで固定されている(すなわち異常である)と誤認する可能性がある。
このような誤判断を防いで装置の信頼性を高めるためには、サンプルタイミングの周期が短い高速なAD変換器を用いることが有効であるが、高速のAD変換器は一般に高価であるため、装置のコストが上昇するという問題がある。
FIG. 10 is a timing chart showing the encoder output signal, the AD conversion sample timing, the power supply voltage V c , the detected value of the voltage level of the analog input signal, and the ground level at the time of the erroneous determination described above.
As shown in the figure, when the AD conversion sample timing period is a specific multiple of the encoder output signal period, the detected value at each sample timing becomes equal, and the voltage level of the analog input signal is at the intermediate voltage level. There is a possibility of misidentifying that it is fixed (ie abnormal).
In order to prevent such misjudgment and increase the reliability of the apparatus, it is effective to use a high-speed AD converter with a short sample timing period, but a high-speed AD converter is generally expensive, There is a problem that the cost of the apparatus increases.

これに対し、第2の従来技術では、二相のパルス数に基づいて異常を検出する原理上、電動機が停止している状態では異常検出が不可能である。従って、電動機停止時における異常検出手段を別途用意する必要があり、これがコスト上昇の原因となる。   On the other hand, in the second prior art, it is impossible to detect an abnormality when the motor is stopped because of the principle of detecting an abnormality based on the number of two-phase pulses. Accordingly, it is necessary to separately prepare an abnormality detection means when the motor is stopped, which causes an increase in cost.

また、第1の従来技術と第2の従来技術とを組み合わせれば、電動機運転時、停止時の両方に対応可能な異常検出装置を構成することも可能であるが、以下のようなケースに対しては異常検出が不可能である。
(1)エンコーダの二相の出力信号の位相が異常であるケース。
例えば、信号線が部分的に短絡することにより、二相の出力信号の間隔が一時的に変動する場合。
この場合は、電動機の運転によりエンコーダの出力信号が発生している時にしか異常を検出できず、また、第2の従来技術のように、単にパルスの数を比較するだけでは検出することができない。
(2)本来であれば異常によって二相のパルス数が異なるべきであるにもかかわらず、ノイズ等により出力信号が発振し、たまたま二相のパルス数が一致する場合。
上記以外にも、異常時に他の原因によってパルス数に差が生じないこともあるので、そのような場合には異常を検出することができない。
In addition, by combining the first conventional technique and the second conventional technique, it is possible to configure an abnormality detection device that can handle both when the motor is operating and when it is stopped. On the other hand, abnormality detection is impossible.
(1) Case where the phase of the two-phase output signal of the encoder is abnormal.
For example, when the interval between two-phase output signals changes temporarily due to a partial short circuit of the signal line.
In this case, the abnormality can be detected only when the output signal of the encoder is generated by the operation of the electric motor, and it cannot be detected simply by comparing the number of pulses as in the second prior art. .
(2) The output signal oscillates due to noise or the like even though the number of two-phase pulses should be different due to abnormality, and happens to coincide with the number of two-phase pulses.
In addition to the above, since there may be no difference in the number of pulses due to other causes at the time of abnormality, in such a case, abnormality cannot be detected.

上記の点に鑑み、本出願人は下記の異常監視装置を特願2009−49375として既に出願している。
この先願に係る異常監視装置は、電動機出力軸等の回転体の位置を検出するエンコーダの出力信号をアナログ信号として制御装置に入力し、回転体の停止時に発生する異常をアナログ入力信号の電圧レベルに基づいて検出する。また、回転体の回転時には、少なくとも二相のアナログ入力信号を変換してなるディジタル信号を用いて、各相の一定周期内のパルス数の差を所定の閾値と比較する。更に、位相が異なる二以上のディジタル信号を合成して得た合成信号のパルス幅、または、各相のディジタル信号のパルス幅をそれぞれ監視して異常を検出するものである。
In view of the above points, the present applicant has already applied for the following abnormality monitoring apparatus as Japanese Patent Application No. 2009-49375.
The abnormality monitoring apparatus according to this prior application inputs an output signal of an encoder that detects the position of a rotating body such as an output shaft of an electric motor to the control apparatus as an analog signal, and detects an abnormality that occurs when the rotating body is stopped as a voltage level of the analog input signal. Detect based on. Further, when the rotating body rotates, a digital signal obtained by converting at least two-phase analog input signals is used to compare the difference in the number of pulses in each phase with a predetermined threshold value. Further, the abnormality is detected by monitoring the pulse width of the combined signal obtained by combining two or more digital signals having different phases or the pulse width of the digital signal of each phase.

以下、この先願発明の概要を説明する。
図11において、10は位相が90度異なる二相のアナログ信号を出力するエンコーダ、20は電源線、信号線、接地線からなるケーブル、310はエンコーダ10の出力信号を処理してエンコーダ10の異常やケーブル20を含む配線系統の異常を検出する制御装置である。
The outline of the prior invention will be described below.
In FIG. 11, 10 is an encoder that outputs a two-phase analog signal that is 90 degrees out of phase, 20 is a cable composed of a power line, a signal line, and a ground line, and 310 is an encoder 10 error by processing the output signal of the encoder 10. And a control device that detects an abnormality in the wiring system including the cable 20.

エンコーダ10は、電動機出力軸等の回転体の回転により、位相が90度異なる二つの相対的な位置検出信号(A相信号及びB相信号)を発生する光学センサを備え、A相信号及びB相信号は、コンプリメンタリ構成のトランジスタTr,Trのベースにそれぞれ入力されている。
一方のトランジスタTrのコレクタは電源端子V(電源電圧もVと表記する)に接続され、他方のトランジスタTrのコレクタはグランド端子Mに接続されている。また、トランジスタTr,Tr同士の接続点は、制限抵抗Rを介してA相信号端子A、B相信号端子Bにそれぞれ接続される。
The encoder 10 includes an optical sensor that generates two relative position detection signals (A-phase signal and B-phase signal) whose phases are different by 90 degrees due to rotation of a rotating body such as an electric motor output shaft. The phase signal is input to the bases of the complementary transistors Tr 1 and Tr 2 , respectively.
The collector of one transistor Tr 1 is connected to the power supply terminal V c (the power supply voltage is also expressed as V c ), and the collector of the other transistor Tr 2 is connected to the ground terminal M. The connection point between the transistors Tr 1 and Tr 2 is connected to the A-phase signal terminal A and the B-phase signal terminal B via the limiting resistor R 1 , respectively.

エンコーダ10には、制御装置310からケーブル20を介して電源電圧Vが供給されており、エンコーダ10の各部の電気信号は制御装置310と共通の電位を基準としている。なお、制御装置310内の電源回路は図示を省略する。
通常は、ノイズによる影響を防ぐために、図11におけるA相信号端子A、B相信号端子B等でフォトカプラや絶縁アンプによりエンコーダ10と制御装置310とを電気的に絶縁することがあるが、ここでは、説明を簡単にするためにエンコーダ10と制御装置310とを同電位としている。
The power supply voltage V c is supplied to the encoder 10 from the control device 310 via the cable 20, and the electric signal of each part of the encoder 10 is based on the potential common to the control device 310. The power supply circuit in the control device 310 is not shown.
Usually, in order to prevent the influence of noise, the encoder 10 and the control device 310 may be electrically insulated by a photocoupler or an insulation amplifier at the A phase signal terminal A, the B phase signal terminal B, etc. in FIG. Here, in order to simplify the description, the encoder 10 and the control device 310 are at the same potential.

次に、制御装置310において、電源端子V、A相信号端子A、グランド端子Mの相互間、及び、電源端子V、B相信号端子B、グランド端子Mの相互間には、バイアス発生手段としての分圧抵抗R,Rがそれぞれ接続されている。
エンコーダ10から出力されるA相信号が「H」レベル(トランジスタTrがオンし、トランジスタTrがオフしている状態)の場合、制御装置310により検出されるA相信号端子Aのアナログ電圧Vadet(図11におけるアナログ信号SigAanaの電圧に相当)は、トランジスタTrのオン電圧降下を無視すると、数式1によって表される。
Next, in the control device 310, a bias is generated between the power supply terminal V c , the A-phase signal terminal A, and the ground terminal M, and between the power supply terminal V c , the B-phase signal terminal B, and the ground terminal M. Voltage dividing resistors R x and R y are connected as means.
When the A-phase signal output from the encoder 10 is at “H” level (a state where the transistor Tr 1 is on and the transistor Tr 2 is off), the analog voltage of the A-phase signal terminal A detected by the control device 310 V adet (corresponding to the voltage of the analog signal SigAana in FIG. 11) is expressed by Equation 1 when the on-voltage drop of the transistor Tr 1 is ignored.

Figure 0005163963
Figure 0005163963

一方、A相信号が「L」レベル(トランジスタTrがオフし、トランジスタTrがオンしている状態)の場合、A相信号端子Aのアナログ電圧Vadetは、トランジスタTrのオン電圧降下を無視すると、数式2によって表される。 On the other hand, when the A-phase signal is at the “L” level (the transistor Tr 1 is turned off and the transistor Tr 2 is turned on), the analog voltage V adet at the A-phase signal terminal A is the on-voltage drop of the transistor Tr 2. Is ignored, it is expressed by Equation 2.

Figure 0005163963
Figure 0005163963

すなわち、エンコーダ10に故障がなくケーブル20に断線や短絡、地絡等がない正常時には、図12に示すように、アナログ電圧Vadetとして、A相信号が「H」レベルの時には、電源電圧Vからバイアス分を減算したアナログハイレベル(R・V/(R+R)が検出される。また、A相信号が「L」レベルの時には、グランド電圧にバイアス分を加算したアナログローレベル(R・V/(R+R))が検出される。
なお、数式1,2は、B相信号端子Bのアナログ電圧についても同様に成立する。
That is, the failure to the encoder 10 is disconnected or short circuit in the cable 20 without the normal no land絡等, as shown in FIG. 12, as an analog voltage V ADET, when the A-phase signal is "H" level, the power supply voltage V An analog high level (R y · V c / (R 1 + R y ) obtained by subtracting the bias from c is detected, and when the A-phase signal is at the “L” level, an analog obtained by adding the bias to the ground voltage A low level (R 1 · V c / (R 1 + R x )) is detected.
Equations 1 and 2 are similarly established for the analog voltage at the B-phase signal terminal B.

再び図11において、A相信号端子Aのアナログ信号SigAanaとB相信号端子Bのアナログ信号SigBanaとは、制御装置310内の演算処理装置であるマイコン311内のアナログ入力部331A,331Bにそれぞれ入力される。アナログ入力部331A,331Bの出力信号はAD変換部332A,332Bによりディジタル信号に変換される。そして、これらのディジタル信号が入力される後続のレベル異常検出部333A,333Bにおいて、アナログ電圧として前述のアナログハイレベルまたはアナログローレベルが検出されるか否かを判断することにより、異常が検出される。
すなわち、この先願発明では、レベル異常検出部333A,333Bがアナログ入力信号の電圧レベルを検出することにより、回転体が停止しているときの異常(ケーブル20の断線、信号線と電源線との短絡、地絡等)を検出することができ、回転体が回転している場合でも、信号線と電源線との短絡、地絡を検出することができる。
In FIG. 11 again, the analog signal SigAana of the A phase signal terminal A and the analog signal SigBana of the B phase signal terminal B are input to the analog input units 331A and 331B in the microcomputer 311 which is an arithmetic processing unit in the control device 310, respectively. Is done. The output signals of the analog input units 331A and 331B are converted into digital signals by the AD conversion units 332A and 332B. Then, in the subsequent level abnormality detection units 333A and 333B to which these digital signals are input, an abnormality is detected by determining whether the analog high level or the analog low level is detected as an analog voltage. The
That is, in this prior application invention, the level abnormality detectors 333A and 333B detect the voltage level of the analog input signal, thereby detecting an abnormality when the rotating body is stopped (disconnection of the cable 20, the signal line and the power line). Short circuit, ground fault, etc.) can be detected, and even when the rotating body is rotating, it is possible to detect a short circuit between the signal line and the power supply line and a ground fault.

一方、図11におけるディジタル信号処理手段31A,31Bは一種のAD変換手段であり、コンパレータ等によりアナログ信号を閾値と比較してマイコン311に入力するA相,B相のディジタル信号SigA,SigBを作成する。
これらのディジタル信号SigA,SigBは、マイコン311内のディジタル入力部334A,334B及びカウンタ335A,335Bを介してパルス数比較異常検出部336に入力され、ディジタル信号SigA,SigBのパルス数を比較することにより、異常が検出される。
On the other hand, the digital signal processing means 31A and 31B in FIG. 11 are a kind of AD conversion means, and the A-phase and B-phase digital signals SigA and SigB input to the microcomputer 311 are generated by comparing the analog signal with a threshold value by a comparator or the like. To do.
These digital signals SigA and SigB are input to the pulse number comparison abnormality detection unit 336 via the digital input units 334A and 334B and the counters 335A and 335B in the microcomputer 311 to compare the number of pulses of the digital signals SigA and SigB. Thus, an abnormality is detected.

また、上記ディジタル信号SigA,SigBは、マイコン311内のディジタル入力部337A,337Bにそれぞれ入力されている。ディジタル入力部337A,337Bの出力側には、A相,B相ディジタル信号SigA,SigBの「H」レベルの幅を測定するタイマ338A,338Bがそれぞれ接続され、タイマ338A,338Bの出力側にパルス幅比較異常検出部340が接続されている。
パルス幅比較異常検出部340は、A相,B相のそれぞれについて、タイマ値(ディジタル信号SigA,SigBの「H」レベルの幅)の前回値と今回値とを比較し、または、A相のタイマ値とB相のタイマ値とを比較し、これらの差が所定の閾値を超える場合に異常が検出される。
The digital signals SigA and SigB are input to digital input units 337A and 337B in the microcomputer 311, respectively. Timers 338A and 338B for measuring the width of the “H” level of the A-phase and B-phase digital signals SigA and SigB are connected to the output sides of the digital input units 337A and 337B, respectively, and the pulses are connected to the output sides of the timers 338A and 338B. A width comparison abnormality detection unit 340 is connected.
The pulse width comparison abnormality detection unit 340 compares the previous value of the timer value (the “H” level width of the digital signals SigA and SigB) with the current value for each of the A phase and the B phase, The timer value is compared with the B-phase timer value, and an abnormality is detected when the difference exceeds a predetermined threshold value.

次に、上記パルス数比較異常検出部336及びパルス幅比較異常検出部340によって実行される、回転体の回転時における異常検出動作について詳述する。
図13は、正常時におけるディジタル信号処理手段31A,31Bの出力信号、カウンタ335A,335B及びタイマ338A,338Bの出力信号を示すタイミングチャートである。
Next, the abnormality detection operation during rotation of the rotating body, which is executed by the pulse number comparison abnormality detection unit 336 and the pulse width comparison abnormality detection unit 340, will be described in detail.
FIG. 13 is a timing chart showing the output signals of the digital signal processing means 31A and 31B and the output signals of the counters 335A and 335B and the timers 338A and 338B at the normal time.

A相のカウンタ335Aは、制御周期T間に検出されたディジタル信号SigAの立ち上がりエッジ数をカウントし、制御周期T毎に内部のメモリにカウント値を保存する。図13では、前回のカウント値CountAと、今回の制御周期T間に測定されたカウント値CountAが示されている。この例では、制御周期T間にディジタル信号SigAの立ち上がりエッジを4回検出したので、カウント値は4である。
また、B相のカウンタ335Bも、制御周期T間に検出されたディジタル信号SigBの立ち上がりエッジ数をカウントし、制御周期T毎に内部のメモリにカウント値を保存する。図13では、前回のカウント値CountBと、今回の制御周期T間に測定されたカウント値CountBが示されており、この例では、制御周期T間にディジタル信号SigBの立ち上がりエッジを5回検出したので、カウント値は5である。
Counter 335A of the A-phase counts the number rising edge of the digital signal SigA detected between the control cycle T s, stores the count value in the internal memory in each control cycle T s. FIG. 13 shows the previous count value CountA 0 and the count value CountA 1 measured during the current control period T s . In this example, since the rising edge of the digital signal SigA is detected four times during the control period T s , the count value is 4.
The counter 335B of B phase also counts the number of rising edges of the digital signal SigB detected between the control cycle T s, stores the count value in the internal memory in each control cycle T s. FIG. 13 shows the previous count value CountB 0 and the count value CountB 1 measured during the current control cycle T s . In this example, the rising edge of the digital signal SigB is shown during the control cycle T s. Since it was detected five times, the count value is 5.

A相のタイマ338Aは、A相ディジタル信号SigAの立ち上がりで動作を開始し、立ち下がりでタイマ値を保存することにより、このタイマ値からA相ディジタル信号SigAの「H」レベルの幅を測定する。
同様に、B相のタイマ338Bは、B相ディジタル信号SigBの立ち上がりで動作を開始し、立ち下がりでタイマ値を保存することにより、このタイマ値からB相ディジタル信号SigBの「H」レベルの幅を測定する。なお、図13において、TA0,TA1,……,TB0,TB1,……はタイマ値(ディジタル信号SigA,SigBの「H」レベルの幅)を示す。
パルス幅比較異常検出部340は、A相,B相のタイマ値の前回値と今回値とをそれぞれ比較し、図13の例では前回値と今回値とが等しいことから正常と判断する。
The A-phase timer 338A starts the operation at the rising edge of the A-phase digital signal SigA and stores the timer value at the falling edge, thereby measuring the “H” level width of the A-phase digital signal SigA from this timer value. .
Similarly, the B-phase timer 338B starts the operation at the rising edge of the B-phase digital signal SigB and stores the timer value at the falling edge, so that the “H” level width of the B-phase digital signal SigB from this timer value. Measure. 13, T A0 , T A1 ,..., T B0 , T B1 ,... Indicate timer values (widths of the “H” level of the digital signals SigA and SigB).
The pulse width comparison abnormality detection unit 340 compares the previous value and the current value of the timer values of the A phase and the B phase, respectively, and determines that the previous value and the current value are normal in the example of FIG.

図14は、A相ディジタル信号SigAに異常が発生した場合のタイミングチャートである。A相の信号線が電源線と短絡した等の理由によりA相のディジタル信号SigAが「H」レベルで固定されると、カウンタ335A,335Bによるカウント値CountA,CountBの差が所定の閾値(例えば2)より大きくなった場合に異常と判断する。ケーブルの断線や地絡等によりA相のディジタル信号SigAが「L」レベルで固定された場合や、B相ディジタル信号SigBに異常が発生した場合も、同様な原理によって異常を検出可能である。 FIG. 14 is a timing chart when an abnormality occurs in the A-phase digital signal SigA. When the A-phase digital signal SigA is fixed at the “H” level because the A-phase signal line is short-circuited with the power supply line or the like, the difference between the count values CountA 1 and CountB 1 by the counters 335A and 335B is a predetermined threshold value. When it becomes larger than (for example, 2), it is judged as abnormal. Even when the A-phase digital signal SigA is fixed at the “L” level due to a cable break or ground fault, or when an abnormality occurs in the B-phase digital signal SigB, the abnormality can be detected by the same principle.

図15は、A相,B相ディジタル信号SigA,SigBの両方に異常が発生した場合のタイミングチャートである。
この場合、カウント値CountA,CountBは何れも2であるため、パルス数比較異常検出部336では異常を検出することができない。そこで、この場合にはA相,B相のタイマ値の前回値と今回値とをそれぞれ比較する。
すなわち、図15において、A相,B相共に、異常が発生する直前のディジタル信号SigA,SigBの「H」レベルの幅(つまりタイマ値)TA1,TB1を測定するが、異常発生によりタイマ値を保存するためのディジタル信号SigA,SigBの立ち下がりエッジが現れないので、異常発生後はA相,B相共にタイマ値が加算されていく。そこで、所定のタイミングでA相,B相について今回加算中のタイマ値TA1,TB1を前回のタイマ値TA0,TB0とそれぞれ比較すれば、TA1とTA0との間、TB1とTB0との間にはそれぞれ大きな差があるため、これらの差が所定の閾値を超えた場合にA相,B相ディジタル信号SigA,SigBの両方に異常が発生したことが検出される。
FIG. 15 is a timing chart when abnormality occurs in both the A-phase and B-phase digital signals SigA and SigB.
In this case, since the count values CountA 1 and CountB 1 are both 2, the pulse number comparison abnormality detection unit 336 cannot detect the abnormality. Therefore, in this case, the previous value and the current value of the timer values of the A phase and the B phase are respectively compared.
That is, in FIG. 15, the “H” level widths (ie, timer values) T A1 and T B1 of the digital signals SigA and SigB immediately before the occurrence of an abnormality are measured for both the A phase and the B phase. Since the falling edges of the digital signals SigA and SigB for storing the values do not appear, the timer values are added to both the A phase and the B phase after the abnormality occurs. Therefore, if the timer values T A1 and T B1 that are currently being added for the A phase and the B phase at a predetermined timing are compared with the previous timer values T A0 and T B0 , respectively, between T A1 and T A0 , T B1 Since there is a large difference between T B0 and T B0 , it is detected that an abnormality has occurred in both the A-phase and B-phase digital signals SigA and SigB when these differences exceed a predetermined threshold.

また、図16は、A相ディジタル信号SigAの位相に異常が発生した場合のタイミングチャートである。このような位相異常は、B相側との部分的な短絡やエンコーダ10内のトランジスタTr,Trの故障等に起因するものである。
この場合、A相,B相ディジタル信号SigA,SigBのパルス数には閾値(例えば2)以上の差はないが、異常であるA相のタイマ値と正常なB相のタイマ値との間、つまりTAerr1とTB1との間、TAerr2とTB2との間にはそれぞれ差が生じている。更に、例えばA相ディジタル信号SigAの今回のタイマ値TAerr1と前回のタイマ値TA1との間にも差が生じている。
そこで、パルス幅比較異常検出部340では、タイマ値TAerr1とTB1との差、またはタイマ値TAerr2とTB2と差、あるいはタイマ値TAerr1とTA1との差が所定の閾値よりも大きいことをもって、A相ディジタル信号SigAの異常を検出するものである。
FIG. 16 is a timing chart when an abnormality occurs in the phase of the A-phase digital signal SigA. Such a phase abnormality is caused by a partial short circuit with the B phase side, a failure of the transistors Tr 1 and Tr 2 in the encoder 10, or the like.
In this case, the number of pulses of the A-phase and B-phase digital signals SigA and SigB does not differ by more than a threshold value (for example, 2), but between the abnormal A-phase timer value and the normal B-phase timer value, That is, there are differences between T Aerr1 and T B1 and between T Aerr2 and T B2 . Further, for example, a difference also occurs between the current timer value T Aerr1 of the A-phase digital signal SigA and the previous timer value T A1 .
Therefore, in the pulse width comparison abnormality detection unit 340, the difference between the timer values T Aerr1 and T B1 , the difference between the timer values T Aerr2 and T B2 , or the difference between the timer values T Aerr1 and T A1 is less than a predetermined threshold value. By detecting the large value, the abnormality of the A-phase digital signal SigA is detected.

特開2008−232978号公報(段落[0010]〜[0017]、図1,図2等)JP 2008-232978 A (paragraphs [0010] to [0017], FIG. 1, FIG. 2, etc.)

さて、図11に示した先願発明では、エンコーダ10がトランジスタTr,Trからなるコンプリメンタリ形式であることを想定しており、差動出力形式(ラインドライバ形式)のエンコーダには対応していない。ここで、ラインドライバ形式は、一相あたり、信号Aとその反転信号Aとからなる一組の差動信号を出力し、これらを受信したレシーバ側で差動信号A,Aを基準電位に合わせた論理レベルに変換することで、コモンモード電位の変動などの影響を受けにくく、ノイズに強いシステムを構築できる利点がある。 In the prior application invention shown in FIG. 11, it is assumed that the encoder 10 is a complementary type composed of transistors Tr 1 and Tr 2 , and is compatible with a differential output type (line driver type) encoder. Absent. Here, the line driver format, per phase, signal A and the inverted signal A - outputting a set of differential signal formed from the differential signal A at these received receiver side, A - the reference potential By converting to a logic level adapted to the above, there is an advantage that it is possible to construct a system that is not easily affected by fluctuations in the common mode potential and is resistant to noise.

しかるに、ラインドライバ形式のエンコーダを先願発明の制御装置310にそのまま適用すると、以下のような問題を生じる。
(1)エンコーダの出力信号が差動信号であるため、一相あたり2倍のAD変換部が必要になり、マイコン等のチャンネル数が不足するとAD変換部を更に追加しなくてはならず、装置のスペースやコストが増加する。
(2)上記(1)の対策として、基準電位に合わせた論理レベルに変換した後のラインレシーバの出力信号をAD変換することでAD変換部の数を減少させる場合には、一相あたり二つの差動信号の信号線のうち1本だけ断線した時の異常を検出することができない。これは、前述したように、断線時には中間電圧レベルが検出されるが、ラインレシーバの差動信号のスレッシュホールドレベルによりハイレベルまたはローレベルの何れかに固定されるため、断線時にも正常と誤認してしまうためである。
However, if a line driver type encoder is applied as it is to the control device 310 of the prior invention, the following problems occur.
(1) Since the encoder output signal is a differential signal, double AD conversion units are required per phase, and if the number of channels such as a microcomputer is insufficient, additional AD conversion units must be added. Equipment space and cost increase.
(2) As a countermeasure of the above (1), when the number of AD conversion units is reduced by AD converting the output signal of the line receiver after conversion to a logic level that matches the reference potential, two per phase. An abnormality cannot be detected when only one of the two differential signal lines is disconnected. As described above, the intermediate voltage level is detected at the time of disconnection, but is fixed to either the high level or the low level according to the threshold level of the differential signal of the line receiver. It is because it will do.

そこで、本発明の解決課題は、ラインドライバ形式のエンコーダを使用した場合にも、スペースやコストの増加を招くことなく高精度に異常を検出可能とした異常監視装置を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide an abnormality monitoring apparatus that can detect an abnormality with high accuracy without causing an increase in space and cost even when a line driver type encoder is used.

上記目的を達成するために、請求項1に係る異常監視装置は、回転体の位置を検出するエンコーダの出力信号であって位相の異なる複数の信号が、電源線及び信号線を含む配線系統を介してそれぞれ一組の差動信号として制御装置に入力され、この制御装置が、前記差動信号を処理して前記エンコーダまたは配線系統の異常を検出する異常監視装置において、
前記制御装置は、
複数組の前記差動信号を、前記制御装置のグランド電位を基準としたディジタル信号にそれぞれ変換し、これらのディジタル信号のパルス数に基づいて前記エンコーダまたは配線系統の異常を検出する第1の異常検出手段と、
複数の前記ディジタル信号のパルス幅に基づいて前記エンコーダまたは配線系統の異常を検出する第2の異常検出手段と、
少なくとも一組の差動信号をレベル計測手段により所定レベルのアナログ信号に変換し、このアナログ信号を変換してなるディジタル信号から前記アナログ信号の電圧レベルを検出して前記エンコーダまたは配線系統の異常を検出する第3の異常検出手段と、を備え
前記第3の異常検出手段は、
前記レベル計測手段として、前記差動信号が入力される両電源方式のアナログ演算手段、または、前記差動信号が入力され、かつ片電源方式であってオフセット電圧を重畳してなるアナログ演算手段を備え、
これらのアナログ演算手段から出力されたアナログ信号の電圧レベルが正側の正常範囲外または負側の正常範囲外であるときに前記エンコーダまたは配線系統の異常を検出するものである。
In order to achieve the above object, an abnormality monitoring device according to claim 1 is an output signal of an encoder that detects the position of a rotating body, and a plurality of signals having different phases are arranged in a wiring system including a power supply line and a signal line. Each of which is input to the control device as a set of differential signals, and the control device processes the differential signals to detect an abnormality in the encoder or the wiring system.
The controller is
A first abnormality for converting a plurality of sets of the differential signals into digital signals based on the ground potential of the control device and detecting an abnormality in the encoder or the wiring system based on the number of pulses of these digital signals Detection means;
Second anomaly detection means for detecting an anomaly in the encoder or wiring system based on a plurality of pulse widths of the digital signals;
At least one set of differential signals is converted into an analog signal of a predetermined level by a level measuring means, and the voltage level of the analog signal is detected from a digital signal obtained by converting the analog signal to detect an abnormality in the encoder or the wiring system. A third abnormality detecting means for detecting ,
The third abnormality detection means includes
As the level measuring means, a dual power supply type analog calculation means to which the differential signal is input, or an analog calculation means to which the differential signal is input and which is a single power supply method, and an offset voltage is superimposed. Prepared,
An abnormality of the encoder or the wiring system is detected when the voltage level of the analog signal output from these analog calculation means is outside the normal range on the positive side or outside the normal range on the negative side .

請求項2に係る異常監視装置は、請求項1に記載した異常監視装置において、前記回転体の回転時には、第1または第2の異常検出手段により異常を検出し、前記回転体の停止時には、第3の異常検出手段により異常を検出するものである。
The abnormality monitoring device according to claim 2 is the abnormality monitoring device according to claim 1, wherein when the rotating body rotates, the abnormality is detected by the first or second abnormality detecting means, and when the rotating body is stopped, An abnormality is detected by the third abnormality detection means .

本発明によれば、ラインドライバ形式のエンコーダを使用した場合でも、第3の異常検出手段において、一組の差動信号をレベル計測手段により所定レベルのアナログ信号に変換し、その電圧レベルに基づいて、回転体の停止時におけるエンコーダ自体や配線系統の異常を検出することができる。また、回転体の回転時については、第1または第2の異常検出手段により、アナログ信号を変換して得たディジタル信号に基づいて異常を検出可能である。
特に本発明では、AD変換部の増設が不要であるため装置のスペースやコストが増加するおそれがないと共に、二つの差動信号の信号線のうち1本だけの断線も検出可能として異常検出精度を向上させることができる。
According to the present invention, even when a line driver type encoder is used, the third abnormality detection means converts a set of differential signals into analog signals of a predetermined level by the level measurement means, and based on the voltage level. Thus, it is possible to detect an abnormality in the encoder itself or the wiring system when the rotating body is stopped. Further, when the rotating body rotates, the first or second abnormality detecting means can detect an abnormality based on the digital signal obtained by converting the analog signal.
In particular, according to the present invention, since an AD conversion unit is not required to be added, there is no possibility of increasing the space and cost of the apparatus, and it is possible to detect only one of the two differential signal signal lines, thereby detecting abnormality. Can be improved.

本発明の実施形態を示す回路図である。It is a circuit diagram showing an embodiment of the present invention. 図1におけるレベル計測手段の変形例を示す回路図及び動作説明図である。It is the circuit diagram and operation | movement explanatory drawing which show the modification of the level measurement means in FIG. 実施形態の正常時の動作説明図である。It is operation | movement explanatory drawing at the time of normal of embodiment. 実施形態の異常時の動作説明図である。It is operation | movement explanatory drawing at the time of abnormality of embodiment. 実施形態の異常時の動作説明図である。It is operation | movement explanatory drawing at the time of abnormality of embodiment. 実施形態の異常時の動作説明図である。It is operation | movement explanatory drawing at the time of abnormality of embodiment. 実施形態の異常検出動作を示すフローチャートである。It is a flowchart which shows the abnormality detection operation | movement of embodiment. 第1の従来技術に係る配線異常検出装置の回路図である。It is a circuit diagram of a wiring abnormality detection device according to the first prior art. 図8における配線異常検出装置のアナログ入力信号の特性図である。FIG. 9 is a characteristic diagram of an analog input signal of the wiring abnormality detection device in FIG. 8. 第1の従来技術の問題点を説明するためのタイミングチャートである。It is a timing chart for demonstrating the problem of a 1st prior art. 先願発明の構成を示すブロック図である。It is a block diagram which shows the structure of prior invention. 先願発明の正常時におけるアナログ電圧レベルの説明図である。It is explanatory drawing of the analog voltage level at the time of normal of prior invention. 先願発明の正常時の動作を示すタイミングチャートである。It is a timing chart which shows the operation | movement at the time of normal of prior invention. 先願発明の異常時の動作を示すタイミングチャートである。It is a timing chart which shows the operation | movement at the time of abnormality of prior invention. 先願発明の異常時の動作を示すタイミングチャートである。It is a timing chart which shows the operation | movement at the time of abnormality of prior invention. 先願発明の異常時の動作を示すタイミングチャートである。It is a timing chart which shows the operation | movement at the time of abnormality of prior invention.

以下、図に沿って本発明の実施形態を説明する。
図1は、本発明の実施形態を示す回路図である。この実施形態において、制御装置350内のマイコン311の構成は図11の先願発明と同一であり、異なるのはマイコン311に入力されるA相,B相ディジタル信号SigA,SigB及びA相,B相アナログ信号SigAana,SigBanaの生成手段であるため、以下ではこの点を中心に説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram showing an embodiment of the present invention. In this embodiment, the configuration of the microcomputer 311 in the control device 350 is the same as that of the prior application invention of FIG. 11, and the difference is that the A-phase and B-phase digital signals SigA and SigB and the A-phase and B-phase input to the microcomputer 311 are different. Since this is a means for generating the phase analog signals SigAana and SigBana, this point will be mainly described below.

図1において、11はラインドライバ形式エンコーダであり、電動機出力軸等に設けられた光学式エンコーダ12から、位相が90度異なるA相入力信号、B相入力信号が出力される。これらの信号はA相、B相のラインドライバ13A,13Bに入力され、それぞれ一組の差動信号A,A及びB,Bが生成される。なお、図1では、符号A,Bの上に「−」を付して反転信号A,Bを示してある。
差動信号A,A及びB,Bはケーブル21を介して制御装置350に入力されている。
In FIG. 1, reference numeral 11 denotes a line driver type encoder, which outputs an A-phase input signal and a B-phase input signal that are 90 degrees out of phase from an optical encoder 12 provided on an output shaft of a motor or the like. These signals A phase, B phase line drivers 13A, for input to 13B, a pair of differential signals A, respectively, A - and B, B - are produced. In FIG. 1, the inverted signals A and B are indicated by adding “−” on the symbols A and B, respectively.
The differential signals A, A and B, B are input to the control device 350 via the cable 21.

制御装置350において、差動信号A,A及びB,Bは、電源端子V(電源電圧もVと表記する)とグランドMとの間にそれぞれ接続された分圧抵抗R,R同士の接続点を介して、A相のラインレシーバ351A及びB相のラインレシーバ351Bに入力されている。
ラインレシーバ351A,351BはA相,B相の入力信号をA相,B相ディジタル信号SigA,SigBに変換し、これらのディジタル信号はマイコン311内のディジタル入力部334A,337A,334B,337Bに入力される。これらのディジタル入力部334A,337A,334B,337B以降の処理は図11の先願発明と同様であり、パルス数比較異常検出部336及びパルス幅比較異常検出部340により回転体の回転時における異常が検出される。
In the control device 350, the differential signals A, A and B, B are divided by the voltage dividing resistors R x , respectively connected between the power supply terminal V c (the power supply voltage is also expressed as V c ) and the ground M. The signal is input to the A-phase line receiver 351A and the B-phase line receiver 351B via a connection point between Ry .
The line receivers 351A and 351B convert the A-phase and B-phase input signals into A-phase and B-phase digital signals SigA and SigB, and these digital signals are input to the digital input units 334A, 337A, 334B, and 337B in the microcomputer 311. Is done. The processing after these digital input units 334A, 337A, 334B, and 337B is the same as that of the prior application invention of FIG. 11, and the abnormality in rotation of the rotating body is detected by the pulse number comparison abnormality detection unit 336 and the pulse width comparison abnormality detection unit 340. Is detected.

一方、差動信号A,A及びB,Bは、正負両電源(電源電圧をV,−Vとする)方式のアナログ演算手段としてのA相オペアンプ352A及びB相オペアンプ352Bの正入力端子、負入力端子にそれぞれ入力されている。なお、オペアンプ352A,352Bは増幅抵抗やフィードバック抵抗を備えており、これらによって増幅比が決定されるが、説明を簡単にするために、ここでは上記抵抗の図示を省略し、オペアンプ352A,352Bをゲイン1の差動増幅回路として説明する。 On the other hand, differential signals A, A - and B, B - are positive and negative power supply (power supply voltage V c, and -V c) positive A-phase operational amplifier 352A and the B-phase operational amplifier 352B as an analog operation means for system Input to the input terminal and negative input terminal respectively. Note that the operational amplifiers 352A and 352B have an amplification resistor and a feedback resistor, and the amplification ratio is determined by these, but for simplicity of explanation, the illustration of the resistor is omitted here, and the operational amplifiers 352A and 352B are This will be described as a differential amplifier circuit with a gain of 1.

オペアンプ352A,352Bのアナログ出力信号は、電圧レベル変換手段353A,353Bにそれぞれ入力されている。電圧レベル変換手段353A,353Bは、オペアンプ352A,352Bのアナログ出力信号に予め電源電圧Vの1/2程度の電圧を加算すると共に、電源電圧Vを超えないように増幅比を変換してマイコン311内のAD変換部332A,332Bへの入力電圧レベルを調整する機能を有する。これは、マイコン311に内蔵されたAD変換部332A,332Bが正負の極性を持つ電圧を扱えないためである。
ここで、オペアンプ352A及び電圧レベル変換手段353AによってA相のレベル計測手段341Aが構成され、オペアンプ352B及び電圧レベル変換手段353BによってB相のレベル計測手段341Bが構成される。
The analog output signals of the operational amplifiers 352A and 352B are input to the voltage level conversion means 353A and 353B, respectively. Voltage level conversion unit 353A, 353B includes an operational amplifier 352A, while adding about 1/2 of the voltage of the pre-supply voltage V c to the analog output signal 352B, converts the amplified ratio so as not to exceed the power supply voltage V c It has a function of adjusting the input voltage level to the AD conversion units 332A and 332B in the microcomputer 311. This is because the AD conversion units 332A and 332B built in the microcomputer 311 cannot handle voltages having positive and negative polarities.
Here, the operational amplifier 352A and the voltage level conversion means 353A constitute an A phase level measurement means 341A, and the operational amplifier 352B and the voltage level conversion means 353B constitute a B phase level measurement means 341B.

なお、図1において、ラインレシーバ351A,351B、ディジタル入力部334A,334B、カウンタ335A,335B、パルス数比較異常検出部336は、請求項における第1の異常検出手段を構成している。
また、ラインレシーバ351A,351B、ディジタル入力部337A,337B、タイマ338A,338B、パルス幅比較異常検出部340は、請求項における第2の異常検出手段を構成している。
更に、レベル計測手段341A,341B、アナログ入力部331A,331B、AD変換部332A,332B、レベル異常検出部333A,333Bは、請求項における第3の異常検出手段を構成している。
In FIG. 1, line receivers 351A and 351B, digital input units 334A and 334B, counters 335A and 335B, and pulse number comparison abnormality detection unit 336 constitute first abnormality detection means in the claims.
The line receivers 351A and 351B, the digital input units 337A and 337B, the timers 338A and 338B, and the pulse width comparison abnormality detection unit 340 constitute second abnormality detection means in the claims.
Further, the level measuring means 341A, 341B, the analog input units 331A, 331B, the AD conversion units 332A, 332B, and the level abnormality detection units 333A, 333B constitute third abnormality detection means in the claims.

なお、オペアンプ352A,352B及び電圧レベル変換手段353A,353Bからなるレベル計測手段341A,341Bは、図2(a)のような回路によって構成することもできる。
すなわち、例えばA相について説明すると、片電源方式のオペアンプ(電源電圧をVとする)352A1とオフセット電圧Voffとを組み合わせて用いてもよい。この場合には、Vよりも高い正電源電圧Vと、Vよりも低い(例えばVの1/2程度の)オフセット電圧Voffという二つの電圧レベルを用いることで負電源を省略可能であり、図1のレベル計測手段341Aと同様の作用を果たすことができる。
図2(b)〜(e)は、差動信号A,Aの論理に応じたA相アナログ信号SigAanaを示しており、両電源方式のオペアンプを用いた場合と同様に所定の電圧レベルを検出可能である。
図示されていないが、B相についても図2(a)と同様な片電源方式のオペアンプ及びオフセット電圧を用いてアナログ信号SigBanaを得ることができる。
The level measuring means 341A and 341B including the operational amplifiers 352A and 352B and the voltage level converting means 353A and 353B can be configured by a circuit as shown in FIG.
That is, for example, will be described A phase, (the V d the power supply voltage) op amp single power supply method 352A1 and the may be used in combination the offset voltage V off. This case, omission high positive supply voltage V d than V c, the negative power supply by using two voltage levels: (about 1/2 of example V d) an offset voltage V off V lower than d It is possible to perform the same operation as the level measuring means 341A of FIG.
Figure 2 (b) ~ (e), the differential signals A, A - Logical shows the A-phase analogue signal SigAana corresponding to a predetermined voltage level as in the case of using an operational amplifier dual supply system It can be detected.
Although not shown, the analog signal SigBana can be obtained for the B phase using a single power supply type operational amplifier and an offset voltage similar to those shown in FIG.

次に、A相,B相アナログ信号SigAana,SigBanaを用いた回転体停止時の異常検出動作について説明する。以下ではA相について説明するが、B相についても動作は同一である。
まず、図3は正常時の動作説明図であり、図3(a)はラインドライバ13Aからオペアンプ352Aに至る回路を示し、図3(b)はオペアンプ352Aの出力信号Yのレベルを示している。なお、図1の光学式エンコーダ12からラインドライバ13Aに入力されるA相入力信号をXとする。
Next, an abnormality detection operation when the rotating body is stopped using the A-phase and B-phase analog signals SigAana and SigBana will be described. Hereinafter, the A phase will be described, but the operation is the same for the B phase.
First, FIG. 3 is a diagram for describing the operation of the normal, 3 (a) shows the circuit from the line driver 13A to the operational amplifier 352A, FIG. 3 (b) shows the level of the output signal Y A of the operational amplifier 352A Yes. Incidentally, the A-phase input signal input from the optical encoder 12 in FIG. 1 the line driver 13A and X A.

ラインドライバ13AはFET等の半導体素子の組み合わせにより構成されており、A相入力信号Xが「H」レベルの場合には差動信号Aが電源電圧Vのレベル、差動信号Aがグランド端子Mのレベル(グランド電位)となり、A相入力信号Xが「L」レベルの場合には差動信号Aがグランド端子Mのレベル、差動信号Aが電源電圧Vのレベルとなる。また、半導体素子のオン電圧降下やケーブルの配線抵抗に起因して、A相入力信号Xが「H」レベルの場合には出力電圧が減少し、A相入力信号Xが「L」レベルの場合には出力電圧が増加する。 Line driver 13A is constituted by a combination of semiconductor devices such as FET, the level of the differential signal A power supply voltage V c when the A phase input signal X A is at "H" level, the differential signal A - is ground level of the terminal M (ground potential) and, a phase input signal X a is "L" level differential signal a is level ground terminal M in the case of the differential signal a - the level of the supply voltage V c Become. Further, due to the on-voltage drop and wiring resistance of the cable of the semiconductor device, the output voltage decreases when the A phase input signal X A is at "H" level, the A-phase input signal X A is "L" level In this case, the output voltage increases.

いま、半導体素子のオン電圧降下やケーブルの配線抵抗による誤差電圧をVとし、この誤差電圧が差動信号A,Aの両方に発生すると仮定した場合、A相入力信号Xが「H」レベルの時のオペアンプ352Aの入力信号V,V は数式3のようになる。
なお、明細書本文中では、Vの反転信号をV と表記し、図3以下では、符号Vの上に「−」を付して反転信号を表記してある。
[数3]
=V−V
=M+V
(Mはグランド電位を示す)
従って、オペアンプ352Aの出力信号Yは数式4となる。
[数4]
=V−V =V−2V
Now, assuming that the error voltage due to the on-voltage drop of the semiconductor element and the wiring resistance of the cable is V 0 and this error voltage is generated in both the differential signals A and A , the A-phase input signal X A is “H”. The input signals V A and V A of the operational amplifier 352A at the “level” are as shown in Equation 3.
In the in the specification text, the inverted signal of the V A V A - is expressed as, in the FIG. 3 below, on the code V A - it is represented the inverted signal denoted by "."
[Equation 3]
V A = V c −V 0
V A = M + V 0
(M represents ground potential)
Therefore, the output signal Y A of the operational amplifier 352A becomes Equation 4.
[Equation 4]
Y A = V A −V A = V c −2V 0

また、A相入力信号Xが「L」レベルの時のオペアンプ352Aの入力信号V,V は数式5のようになる。
[数5]
=M+V
=V−V
従って、オペアンプ352Aの出力信号Yは数式6となる。
[数6]
=V−V =−V+2V
Further, the input signals V A and V A of the operational amplifier 352A when the A-phase input signal X A is at the “L” level is expressed by Equation 5.
[Equation 5]
V A = M + V 0
V A = V c −V 0
Therefore, the output signal Y A of the operational amplifier 352A becomes Equation 6.
[Equation 6]
Y A = V A −V A = −V c + 2V 0

次いで、図4は、差動信号A,Aの両方のケーブル21が断線した場合の回路図(図4(a))及び出力信号Yのレベルを示す図(図4(b))である。この時は、A相入力信号Xの論理にかかわらず、オペアンプ352Aの入力信号V,V は、数式7のように何れも電源電圧Vを分圧抵抗により分圧した値となる。
[数7]
=V =V・R/(R+R
従って、V−V =0となり、オペアンプ352Aの出力信号Yは図4(b)に示す如くグランド電位Mとなる。
このため、出力信号Yのレベルが図3の正常時とは異なるので、図1のレベル異常検出部333Aが異常を検出し、外部に異常検出信号を出力する。
なお、エンコーダ11に接続される電源線や接地線が断線した場合はエンコーダ11に電源が供給されなくなるので、オペアンプ352Aの出力信号Yは同じくグランド電位Mとなり、レベル異常検出部333Aが異常を検出することができる。
Then, Figure 4, the differential signal A, A - in the circuit diagram in the case where both of the cable 21 is disconnected in (FIG. 4 (a)) and a diagram of the levels of the output signal Y A (FIG. 4 (b)) is there. At this time, regardless of the logic of the A phase input signal X A, the input signal V A of the operational amplifier 352A, V A - is a divided value by both dividing resistor power supply voltage V c as in Equation 7 Become.
[Equation 7]
V A = V A = V c · R y / (R x + R y )
Thus, V A -V A - = 0, and the output signal Y A of the operational amplifier 352A becomes ground potential M as shown in Figure 4 (b).
Therefore, since the level of the output signal Y A is different from the normal of Fig. 3, it detects an abnormal level abnormality detection unit 333A of FIG. 1, and outputs an abnormality detection signal to the outside.
Since the case where the power supply line and a ground line connected to the encoder 11 is broken is not supplied power to the encoder 11, the output signal Y A is also ground potential M next to the operational amplifier 352A, level abnormality detection unit 333A is abnormal Can be detected.

次に、図5は、差動信号A側のケーブル21が断線した場合の回路図(図5(a))及び出力信号Yのレベルを示す図(図5(b))である。この場合は、A相入力信号Xの論理レベルに応じてオペアンプ352Aの出力信号Yは異なるレベルとなる。
すなわち、A相入力信号Xが「H」レベルの場合には、オペアンプ352Aの入力信号V,V は数式8となる。
[数8]
=V・R/(R+R
=M+V
従って、オペアンプ352Aの出力信号Yは数式9となる。
[数9]
=V−V =V・R/(R+R)−V
=Rの場合には、数式9は(V/2)−Vとなり、図5(b)に示すように、MとVとの中間にある破線のレベルからVを減じた電圧となる。
Next, FIG. 5 is a circuit diagram of a case where the cable 21 of the differential signal A-side is broken (FIG. 5 (a)) and a diagram of the levels of the output signal Y A (Figure 5 (b)). In this case, the output signal Y A of the operational amplifier 352A according to the logic level of the A phase input signal X A are different levels.
That is, when the A phase input signal X A is at the "H" level, the input signal V A of the operational amplifier 352A, V A - becomes Equation 8.
[Equation 8]
V A = V c · R y / (R x + R y )
V A = M + V 0
Therefore, the output signal Y A of the operational amplifier 352A becomes Equation 9.
[Equation 9]
Y A = V A -V A - = V c · R y / (R x + R y) -V 0
In the case of R x = R y , Equation 9 becomes (V c / 2) −V 0 , and as shown in FIG. 5 (b), V 0 is calculated from the level of the broken line between M and V c. Reduced voltage.

また、A相入力信号Xが「L」レベルの場合には上記と逆になり、オペアンプ352Aの出力信号Yは数式10となる。
[数10]
=V−V =V−V・R/(R+R
=Rの場合には、数式10は−(V/2)+Vとなり、図5(b)に示すように、Mと−Vとの中間にある破線のレベルにVを加えた電圧となる。
Also, when the A phase input signal X A is at "L" level becomes the reverse, an output signal Y A of the operational amplifier 352A becomes Equation 10.
[Equation 10]
Y A = V A -V A - = V 0 -V c · R y / (R x + R y)
In the case of R x = R y , Equation 10 becomes − (V c / 2) + V 0 , and as shown in FIG. 5B, the level of the broken line V is between V and M and −V c. The voltage is zero .

よって、A相入力信号Xが「H」レベル、「L」レベルの何れの場合にも、オペアンプ352Aの出力信号Yは図3の正常時とは異なるレベルになるため、異常を検出することができる。
なお、差動信号A側のケーブル21が断線した場合も、A相入力信号Xの論理と数式9,10の関係が逆になるだけであり、同様に異常を検出することが可能である。
Therefore, A-phase input signal X A is "H" level, if any of the "L" level, the output signal Y A of the operational amplifier 352A is to become a different level than the normal of Fig. 3, detects an abnormality be able to.
Incidentally, the differential signals A - the case where the side of the cable 21 is disconnected, and only between the logical and formulas 9 and 10 of the A phase input signal X A is reversed, can be similarly detected abnormal is there.

図6は、差動信号A側のケーブル21が電源線と短絡した場合の回路図(図6(a))及び出力信号Yのレベルを示す図(図6(b))である。
この場合、A相入力信号Xが「H」レベルの時は、オペアンプ352Aの入力信号V,V は数式11となる。
[数11]
=V
=M+V
よって、オペアンプ352Aの出力信号Yは数式12となる。
[数12]
=V−V =V−V
この場合、図6(b)と図3(b)との比較から明らかなように、正常時に比べて出力信号YのレベルはVだけ異なっている。従って、Vが十分に大きい値となるようにラインドライバ13Aの出力側に抵抗を挿入する等の手段を講じておけば、電源線との短絡による異常時と正常時とを確実に判別することができる。また、Vが小さくて正常時、異常時の判別が困難な場合には、回転時の異常検出を行うパルス数比較異常検出部336やパルス幅比較異常検出部340による検出結果により補完しても良い。
Figure 6 is a circuit diagram of a case where the cable 21 of the differential signal A-side is short-circuited to the power supply line (FIG. 6 (a)) and a diagram of the levels of the output signal Y A (Figure 6 (b)).
In this case, when the A phase input signal X A is at the "H" level, the input signal V A of the operational amplifier 352A, V A - it becomes Equation 11.
[Equation 11]
V A = V c
V A = M + V 0
Therefore, the output signal Y A of the operational amplifier 352A becomes Equation 12.
[Equation 12]
Y A = V A −V A = V c −V 0
In this case, as is apparent from a comparison of FIG. 6 (b) and FIG. 3 (b), the level of the output signal Y A than that in the normal differ by V 0. Thus, if taking steps, such that V 0 is a resistor on the output side of the line driver 13A such that a sufficiently large value, reliably distinguish between abnormal and normal by short-circuiting between the power supply line be able to. Further, when it is difficult to distinguish between normal and abnormal when V 0 is small, it is supplemented by the detection results by the pulse number comparison abnormality detection unit 336 and the pulse width comparison abnormality detection unit 340 that detect abnormality during rotation. Also good.

一方、A相入力信号Xが「L」レベルの時は、オペアンプ352Aの入力信号V,V は数式13となる。
[数13]
=V
=V−V
よって、オペアンプ352Aの出力信号Yは数式14となる。
[数14]
=V−V =V
このため、A相入力信号Xが「H」レベルの場合と同様に、正常時との判別が可能である。
なお、差動信号A側のケーブル21が電源線と短絡した場合は、A相入力信号Xの論理と数式12,14の関係が逆になり、また、差動信号A側のケーブル21が接地線と短絡した場合は、数式11,13のVがグランド電位になるだけであるため、同様に異常を検出することができる。
On the other hand, when the A phase input signal X A is at "L" level, the input signal V A of the operational amplifier 352A, V A - it is the formula 13.
[Equation 13]
V A = V c
V A = V c −V 0
Therefore, the output signal Y A of the operational amplifier 352A becomes Equation 14.
[Formula 14]
Y A = V A −V A = V 0
Therefore, as with the A phase input signal X A is at "H" level, it is possible to distinguish between normal.
Incidentally, the differential signals A - If end of the cable 21 is short-circuited to the power line, between the logical and formulas 12 and 14 of the A phase input signal X A is reversed, also, the differential signal A-side of the cable 21 Is short-circuited to the ground line, VA in Equations 11 and 13 only becomes the ground potential, and thus an abnormality can be similarly detected.

図7は、本実施形態における異常検出動作を示すフローチャートである。
まず、回転体が回転中か停止中かを判断し、回転中であれば図1のラインレシーバ351A,351Bから出力されるディジタルSigA,SigBを用いてパルス数比較異常検出部336及びパルス幅比較異常検出部340により異常を検出する(ステップS1No,ステップS7)。
FIG. 7 is a flowchart showing an abnormality detection operation in the present embodiment.
First, it is determined whether the rotating body is rotating or stopped. If the rotating body is rotating, the pulse number comparison abnormality detection unit 336 and the pulse width comparison are performed using the digital SigA and SigB output from the line receivers 351A and 351B of FIG. An abnormality is detected by the abnormality detection unit 340 (step S1 No, step S7).

停止中であれば、前述したオペアンプ352Aの出力信号Y(及びオペアンプ352Bの出力信号Y)に基づくA相,B相アナログ信号SigAana,SigBanaを用いて異常判断を行う(ステップS1Yes,ステップS2)。
すなわち、例えば出力信号Yに基づくA相アナログ信号SigAanaを図3(b)に示した正常時の正側の電圧レベル(V−2V)に検出誤差のマージンを加えた値の範囲(正側の正常範囲)と比較し、その範囲外と判断した場合には(ステップS3Yes)、正常時の負側の電圧レベル(−V+2V)に検出誤差のマージンを加えた値の範囲(負側の正常範囲)と比較する(ステップS4)。ここで、上記マージンの値は、AD変換誤差やオペアンプ352A,352Bのオフセット電圧等を考慮して決定すれば良い。
そして、負側についても正常範囲外である場合には(ステップS4Yes)、異常と判断して異常検出信号(アラーム)を発生する(ステップS5)。また、正側あるいは負側が正常範囲内であれば(ステップS3No,ステップS4No)、正常モードの処理、つまりエンコーダや配線系統に異常なしと判断して電動機等の回転体を駆動すればよい。
If the operation is stopped, an abnormality is determined using the A-phase and B-phase analog signals SigAana and SigBana based on the output signal Y A of the operational amplifier 352A (and the output signal Y B of the operational amplifier 352B) (step S1Yes, step S2). ).
That is, for example, the output signal Y A based on the A-phase analogue signal SigAana the scope of the value obtained by adding a margin of detection error in FIG. 3 (b) to the normal shown positive voltage level (V c -2V 0) ( If it is determined that it is out of the range (step S3 Yes), the range of the value obtained by adding a detection error margin to the normal negative voltage level (−V c + 2V 0 ) (Negative normal range) is compared (step S4). Here, the margin value may be determined in consideration of an AD conversion error, an offset voltage of the operational amplifiers 352A and 352B, and the like.
If the negative side is also outside the normal range (step S4 Yes), it is determined that there is an abnormality and an abnormality detection signal (alarm) is generated (step S5). If the positive side or the negative side is within the normal range (step S3 No, step S4 No), it is sufficient to drive the rotating body such as an electric motor by determining that there is no abnormality in the normal mode processing, that is, the encoder and the wiring system.

以上詳述したように、本実施形態によれば、ラインドライバ形式エンコーダ11を用いたシステムに対しても、AD変換部を増設することなくエンコーダ内部や配線系統の断線、短絡、地絡を検出することができる。   As described above in detail, according to the present embodiment, even in a system using the line driver type encoder 11, disconnection, short circuit, ground fault in the encoder or in the wiring system can be detected without adding an AD converter. can do.

本発明は、電動機ばかりでなく、各種の回転体の回転速度や位置(角度)を検出するエンコーダ及びその配線系統の異常監視に利用可能である。   INDUSTRIAL APPLICABILITY The present invention can be used not only for an electric motor but also for monitoring an abnormality of an encoder for detecting the rotational speed and position (angle) of various rotating bodies and its wiring system.

11:ラインドライバ形式エンコーダ
12:光学式エンコーダ
13A,13B:ラインドライバ
21:ケーブル
311:マイコン
331A,331B:アナログ入力部
332A,332B:AD変換部
333A,333B:レベル異常検出部
334A,334B,337A,337B:ディジタル入力部
335A,335B:カウンタ
336:パルス数比較異常検出部
338A,338B:タイマ
340:パルス幅比較異常検出部
341A,341B:レベル計測手段
350:制御装置
351A,351B:ラインレシーバ
352A,352B,352A1:オペアンプ
353A,353B:電圧レベル変換手段
,R:分圧抵抗
11: Line driver type encoder 12: Optical encoder 13A, 13B: Line driver 21: Cable 311: Microcomputer 331A, 331B: Analog input unit 332A, 332B: AD conversion unit 333A, 333B: Level abnormality detection unit 334A, 334B, 337A , 337B: Digital input unit 335A, 335B: Counter 336: Pulse number comparison abnormality detection unit 338A, 338B: Timer 340: Pulse width comparison abnormality detection unit 341A, 341B: Level measurement means 350: Controller 351A, 351B: Line receiver 352A , 352B, 352A1: operational amplifiers 353A, 353B: voltage level conversion means R x , R y : voltage dividing resistors

Claims (2)

回転体の位置を検出するエンコーダの出力信号であって位相の異なる複数の信号が、電源線及び信号線を含む配線系統を介してそれぞれ一組の差動信号として制御装置に入力され、この制御装置が、前記差動信号を処理して前記エンコーダまたは配線系統の異常を検出する異常監視装置において、
前記制御装置は、
複数組の前記差動信号を、前記制御装置のグランド電位を基準としたディジタル信号にそれぞれ変換し、これらのディジタル信号のパルス数に基づいて前記エンコーダまたは配線系統の異常を検出する第1の異常検出手段と、
複数の前記ディジタル信号のパルス幅に基づいて前記エンコーダまたは配線系統の異常を検出する第2の異常検出手段と、
少なくとも一組の差動信号をレベル計測手段により所定レベルのアナログ信号に変換し、このアナログ信号を変換してなるディジタル信号から前記アナログ信号の電圧レベルを検出して前記エンコーダまたは配線系統の異常を検出する第3の異常検出手段と、
を備え
前記第3の異常検出手段は、
前記レベル計測手段として、前記差動信号が入力される両電源方式のアナログ演算手段、または、前記差動信号が入力され、かつ片電源方式であってオフセット電圧を重畳してなるアナログ演算手段を備え、
これらのアナログ演算手段から出力されたアナログ信号の電圧レベルが正側の正常範囲外または負側の正常範囲外であるときに前記エンコーダまたは配線系統の異常を検出することを特徴とする異常監視装置。
A plurality of signals with different phases, which are output signals of an encoder that detects the position of the rotating body, are input to the control device as a pair of differential signals via a wiring system including a power supply line and a signal line, and this control is performed. In the abnormality monitoring apparatus, in which the apparatus detects the abnormality of the encoder or the wiring system by processing the differential signal,
The controller is
A first abnormality for converting a plurality of sets of the differential signals into digital signals based on the ground potential of the control device and detecting an abnormality in the encoder or the wiring system based on the number of pulses of these digital signals Detection means;
Second anomaly detection means for detecting an anomaly in the encoder or wiring system based on a plurality of pulse widths of the digital signals;
At least one set of differential signals is converted into an analog signal of a predetermined level by a level measuring means, and the voltage level of the analog signal is detected from a digital signal obtained by converting the analog signal to detect an abnormality in the encoder or the wiring system. Third abnormality detecting means for detecting;
Equipped with a,
The third abnormality detection means includes
As the level measuring means, a dual power supply type analog calculation means to which the differential signal is input, or an analog calculation means to which the differential signal is input and which is a single power supply method, and an offset voltage is superimposed. Prepared,
An abnormality monitoring device for detecting an abnormality in the encoder or the wiring system when the voltage level of the analog signal output from these analog operation means is outside the normal range on the positive side or outside the normal range on the negative side .
請求項1に記載した異常監視装置において、
前記回転体の回転時には、第1または第2の異常検出手段により異常を検出し、前記回転体の停止時には、第3の異常検出手段により異常を検出することを特徴とする異常監視装置。
In the abnormality monitoring device according to claim 1,
An abnormality monitoring apparatus , wherein an abnormality is detected by the first or second abnormality detecting means when the rotating body is rotating, and an abnormality is detected by a third abnormality detecting means when the rotating body is stopped .
JP2009116207A 2009-02-09 2009-05-13 Abnormality monitoring device Active JP5163963B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009116207A JP5163963B2 (en) 2009-05-13 2009-05-13 Abnormality monitoring device
DE102010007349.0A DE102010007349B4 (en) 2009-02-09 2010-02-09 Anomaly monitoring device
CN201010113916.XA CN101833049B (en) 2009-02-09 2010-02-09 Anomaly monitoring device
US12/705,393 US8207745B2 (en) 2009-02-09 2010-02-12 Anomaly monitoring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009116207A JP5163963B2 (en) 2009-05-13 2009-05-13 Abnormality monitoring device

Publications (2)

Publication Number Publication Date
JP2010266260A JP2010266260A (en) 2010-11-25
JP5163963B2 true JP5163963B2 (en) 2013-03-13

Family

ID=43363368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009116207A Active JP5163963B2 (en) 2009-02-09 2009-05-13 Abnormality monitoring device

Country Status (1)

Country Link
JP (1) JP5163963B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5824457B2 (en) * 2009-11-23 2015-11-25 ピルツ ゲーエムベーハー アンド コー.カーゲー Safety circuit and monitoring method for fail-safe monitoring of motor variables
JP2013190327A (en) * 2012-03-14 2013-09-26 Omron Corp Monitoring device and method for rotary encoder
JP5994305B2 (en) * 2012-03-15 2016-09-21 オムロン株式会社 Rotary encoder and error detection method for rotary encoder
JP2014002032A (en) * 2012-06-18 2014-01-09 Canon Inc Signal processing device and signal processing method
JP6180623B2 (en) * 2014-04-17 2017-08-16 ボッシュ株式会社 Vehicle speed sensor failure detection device and control method thereof
JP2016156625A (en) * 2015-02-23 2016-09-01 株式会社デンソー Resolver abnormality detection device
JP6363559B2 (en) 2015-06-10 2018-07-25 ファナック株式会社 Rotation angle detector that can detect entry of foreign matter
JP6193938B2 (en) 2015-08-31 2017-09-06 ファナック株式会社 Rotation angle detector with function to detect foreign material intrusion from frequency characteristics of signal
DE102016106814A1 (en) 2016-04-13 2017-10-19 Infineon Technologies Ag Apparatus and method for monitoring a signal path and signal processing system
JP7375572B2 (en) * 2020-01-24 2023-11-08 セイコーエプソン株式会社 Failure diagnosis method for physical quantity detection circuits, physical quantity sensors, electronic equipment, moving objects, and physical quantity sensors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63300908A (en) * 1987-05-30 1988-12-08 Komatsu Ltd Wire breaking detecting circuit for encoder
JP2008292176A (en) * 2007-05-22 2008-12-04 Koyo Electronics Ind Co Ltd Control system using rotary encoder and rotary encoder with self-diagnosis function
JP5089296B2 (en) * 2007-08-31 2012-12-05 光洋電子工業株式会社 Rotary encoder for elevator apparatus and elevator apparatus

Also Published As

Publication number Publication date
JP2010266260A (en) 2010-11-25

Similar Documents

Publication Publication Date Title
JP5163963B2 (en) Abnormality monitoring device
US8207745B2 (en) Anomaly monitoring device
JP5310107B2 (en) Abnormality monitoring device
US8969789B2 (en) Rotary encoder and method of detecting abnormality of rotary encoder
US7701224B2 (en) Wire abnormality detecting device
US6615152B2 (en) Abnormality detecting method and device for position detecting device, and electric power steering device
US5691611A (en) Abnormality detecting system and abnormality detecting method for rotor position detection means, and motor control system
US20120032683A1 (en) Method for diagnosing current sensors in an induction machine during operation thereof
JP6124112B2 (en) AC motor control device and control method
KR20130029195A (en) Resolver failure detecting system for motor of vehicle
US10571886B2 (en) Machine tool control device having function of diagnosing malfunction in sensor for detecting one-rotation signal
JP5195685B2 (en) Rotational speed sensor and rotational speed monitoring device
RU2740149C1 (en) Voltage sensor diagnostics device and voltage sensor diagnostics method
US9134143B2 (en) Absolute position detector with abnormality detection function
JP3047809B2 (en) Rotary encoder
JP5299844B2 (en) Speed monitoring device
US20050104749A1 (en) Encoder
JP4862760B2 (en) Detection signal processing circuit
KR102514642B1 (en) Apparatus and method for controlling steering motor
JP2014102205A (en) Sensor device
KR101531340B1 (en) Servo motor control system
JP6848222B2 (en) Speed sensor interface circuit
JP2006300699A (en) Speed detector, and abnormal speed detecting method therefor
JP7130091B1 (en) Rotation angle detection device and inverter control device
KR20080090866A (en) Method and control apparatus for checking fail of position sensor for motor and performing fail-safe

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5163963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250