JP5163547B2 - Card edge terminal manufacturing method for printed wiring board - Google Patents
Card edge terminal manufacturing method for printed wiring board Download PDFInfo
- Publication number
- JP5163547B2 JP5163547B2 JP2009055400A JP2009055400A JP5163547B2 JP 5163547 B2 JP5163547 B2 JP 5163547B2 JP 2009055400 A JP2009055400 A JP 2009055400A JP 2009055400 A JP2009055400 A JP 2009055400A JP 5163547 B2 JP5163547 B2 JP 5163547B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- thin film
- region
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、プリント配線基板のカードエッジ端子製造方法に関し、電極との接続用リード線が不要なカードエッジコネクタを有するプリント配線基板の製造に好ましく適用される技術に関するものである。 The present invention relates to a method for producing a card edge terminal of a printed wiring board, and relates to a technique preferably applied to the production of a printed wiring board having a card edge connector that does not require a lead wire for connection to an electrode.
従来、電子機器にプリント基板を内部実装するために、プリント基板のエッジ部分を接続端子部として、機器に設けられたカードエッジコネクタに直接挿入嵌合して実装するカードエッジコネクタ実装基板が用いられている。このような実装基板の接続端子部にプリント形成される各端子には、導通性の向上を図るため電解金めっきが施されることが多い。この電解金めっきに際して、各接続端子部を電気的につなぐために電極接続用リード線が不可欠となる。 Conventionally, in order to internally mount a printed circuit board in an electronic device, a card edge connector mounting substrate that is mounted by being directly inserted and fitted into a card edge connector provided in the device using the edge portion of the printed circuit board as a connection terminal portion has been used. ing. Each terminal printed on the connection terminal portion of the mounting substrate is often subjected to electrolytic gold plating in order to improve conductivity. In this electrolytic gold plating, an electrode connection lead wire is indispensable for electrically connecting the connection terminal portions.
こうして接続端子部に電解金めっきが施され、所定の回路が形成された後、ルータ等による機械装置でプリント基板が必要な大きさに外形加工(カット)されて最終的な基板となる。ここで、この外形加工において接続端子部の外延領域が切り出される場合には、接続端子部から伸びた接続用リード線が切断され、接続用リード線のめくれやばりが生じ、ひいては回路配線パターンの剥離が発生することもある。また、接続用リード線のめくれやばりにより、近接端子とショートする危険性がある。 After the electrolytic gold plating is thus applied to the connection terminal portion and a predetermined circuit is formed, the printed circuit board is processed (cut) into a required size by a mechanical device such as a router to become a final substrate. Here, when the extension region of the connection terminal portion is cut out in this outer shape processing, the connection lead wire extending from the connection terminal portion is cut, and the connection lead wire is turned up and flashed. Separation may occur. Also, there is a risk of short-circuiting with the adjacent terminal due to turning or flashing of the connecting lead wire.
これに対して、接続用リード線のめくれやばりを防止する技術として、接続用リード線を内層に配置する方法が例えば特許文献1で開示されている。また、例えば特許文献2では、配線基板における端子等の金属露出部を効率的に電解めっきする技術として、配線基板の内部ネットの全端子を一時的に短絡して外部端子に接続してから、この外部端子を電極に接続して電解めっきを行い、その後に短絡を解除して各端子の短絡部分に後処理を施す電解めっき方法が開示されている。
On the other hand, as a technique for preventing the connection lead wire from being turned over or flashing, a method of arranging the connection lead wire in the inner layer is disclosed in
特許文献2の発明は、確かに、配線基板の外部端子に電極を接続するだけで内部ネットの各端子をも一度にめっきできるが、接続用リード線のめくれやばりに対応できるものではない。また、特許文献1の発明は、接続用リード線を基板の内側に配置することで接続用リード線のめくれやばりを防止しようとするものだが、接続用リード線の配置にある程度の工程がかかり、またリード線の露出部分への腐食生成物の発生が懸念される。
Although the invention of
そこで、本発明は、プリント配線基板のカードエッジ端子製造方法において、電解めっきを行うための給電手段としての接続用リード線を形成することなく、接続端子部を基板のエッジ部分に電解めっきで形成することを目的とする。 Therefore, the present invention provides a method for manufacturing a card edge terminal of a printed wiring board, wherein the connection terminal portion is formed by electrolytic plating on the edge portion of the substrate without forming connection lead wires as power supply means for performing electrolytic plating. The purpose is to do.
かかる目的を達成するために、本発明のプリント配線基板のカードエッジ端子製造方法は、プリント配線基板の表面全体に形成された銅薄膜を給電用電極として用い、プリント配線基板上の所定領域に電解金めっきを行って端子を形成する端子形成工程と、端子形成工程後のプリント配線基板に回路の配線パターンを形成して外形加工を行う回路形成工程と、を有する。 In order to achieve such an object, the card edge terminal manufacturing method for a printed wiring board according to the present invention uses a copper thin film formed on the entire surface of the printed wiring board as an electrode for power feeding, and electrolyzes a predetermined region on the printed wiring board. A terminal forming step of forming a terminal by performing gold plating; and a circuit forming step of forming a circuit wiring pattern on the printed wiring board after the terminal forming step and performing external processing.
本発明によれば、プリント配線基板のカードエッジ端子製造方法において、電解めっきを行うための給電手段としての接続用リード線を形成することなく、接続端子部を基板のエッジ部分に電解めっきで形成することが可能となる。 According to the present invention, in the method for manufacturing a card edge terminal of a printed wiring board, the connection terminal portion is formed by electrolytic plating on the edge portion of the substrate without forming a connection lead wire as a power supply means for performing electrolytic plating. It becomes possible to do.
本発明では、図1に示すように、プリント配線基板のカードエッジ端子製造方法は、端子形成工程S10、回路形成工程S20を有する。端子形成工程S10は、プリント配線基板の表面全体に形成された銅薄膜を給電用電極として用い、プリント配線基板上の所定領域に電解金めっきを行って端子を形成する工程で、図2に示すように、導薄膜形成工程S11、金めっき領域形成工程S12、金めっき工程S13を有するものであってよい。回路形成工程S20は、端子形成工程S10の後のプリント配線基板に回路の配線パターンを形成して外形加工を行う工程で、図3に示すように、銅錫めっき領域形成工程S21、銅めっき工程S22、錫めっき工程S23、銅薄膜除去工程S24、錫薄膜除去工程S25、後処理工程S26を有するものであってよい。 In this invention, as shown in FIG. 1, the card edge terminal manufacturing method of a printed wiring board has terminal formation process S10 and circuit formation process S20. The terminal forming step S10 is a step of forming a terminal by performing electrolytic gold plating on a predetermined region on the printed wiring board using a copper thin film formed on the entire surface of the printed wiring board as a power feeding electrode, as shown in FIG. Thus, it may have a conductive thin film forming step S11, a gold plating region forming step S12, and a gold plating step S13. The circuit forming step S20 is a step of forming a circuit wiring pattern on the printed wiring board after the terminal forming step S10 and performing outline processing. As shown in FIG. 3, the copper tin plating region forming step S21, the copper plating step You may have S22, tin plating process S23, copper thin film removal process S24, tin thin film removal process S25, and post-processing process S26.
導薄膜形成工程S11は、最初の工程で、プリント配線基板の表面全体に銅薄膜を形成する工程である。金めっき領域形成工程S12は、銅薄膜形成工程S11の後のプリント配線基板の表面全体に感光性ドライフィルムを塗布し、端子が形成される領域(端子形成領域)と給電に用いられる領域(給電領域)の感光性ドライフィルムを除去して、金めっきを行うための領域を確保する工程である。金めっき工程S13は、金めっき領域形成工程S12で形成された給電領域に通電して端子形成領域に電解金めっきを行い、端子を形成する工程である。 Conductive thin film forming step S11 is a first step in which a copper thin film is formed on the entire surface of the printed wiring board. In the gold plating region forming step S12, a photosensitive dry film is applied to the entire surface of the printed wiring board after the copper thin film forming step S11, and a region where the terminals are formed (terminal forming region) and a region used for power feeding (power feeding). In this step, the photosensitive dry film in the region is removed to secure a region for gold plating. The gold plating step S13 is a step of forming a terminal by energizing the power feeding region formed in the gold plating region forming step S12 to perform electrolytic gold plating on the terminal forming region.
銅錫めっき領域形成工程S21は、端子形成工程S10の後のプリント配線基板の表面全体に感光性ドライフィルムを塗布し、回路が形成される領域(回路形成領域)と給電に用いられる領域(給電領域)の感光性ドライフィルムを除去して、銅めっきや錫めっきを行うための領域を確保する工程である。銅めっき工程S22は、銅錫めっき領域形成工程S21で形成された給電領域に通電して回路形成領域に銅めっきを行う工程である。錫めっき工程S23は、銅錫めっき領域形成工程S21で形成された給電領域に通電し、銅めっき工程S22で銅薄膜が形成された回路形成領域に錫めっきを行う工程である。銅薄膜除去工程S24は、錫めっき工程S23の後、プリント配線基板に形成されて残存する銅薄膜を除去する工程である。錫薄膜除去工程S25は、銅薄膜除去工程S24の後、錫めっき工程S23で形成された錫薄膜を除去する工程である。後処理工程S26は、錫薄膜除去工程S25の後のプリント配線基板にソルダーレジストを塗布し、基板カット等の外形加工を行う工程である。 In the copper tin plating region forming step S21, a photosensitive dry film is applied to the entire surface of the printed wiring board after the terminal forming step S10, and a region where a circuit is formed (circuit forming region) and a region used for power feeding (power feeding). In this step, the photosensitive dry film in the region is removed to secure a region for copper plating or tin plating. The copper plating step S22 is a step of energizing the power feeding region formed in the copper tin plating region forming step S21 to perform copper plating on the circuit forming region. The tin plating step S23 is a step of energizing the power feeding region formed in the copper tin plating region forming step S21 and performing tin plating on the circuit forming region in which the copper thin film is formed in the copper plating step S22. The copper thin film removing step S24 is a step of removing the copper thin film remaining on the printed wiring board after the tin plating step S23. The tin thin film removing step S25 is a step of removing the tin thin film formed in the tin plating step S23 after the copper thin film removing step S24. The post-processing step S26 is a step in which a solder resist is applied to the printed wiring board after the tin thin film removing step S25, and external processing such as substrate cutting is performed.
図4は、本発明によるプリント配線基板のカードエッジ端子製造方法で形成された接続端子部を示した図であり、図5は、従来のプリント配線基板のカードエッジ端子製造方法で形成された接続端子部を示した図である。図4に示すように、本発明によるプリント配線基板のカードエッジ端子製造方法で、従来の方法では必須となる電極接続用リード線3を形成することなく、プリント基板2の基板エッジ部分に端子1を形成することが可能である。本発明では、プリント配線基板が外形加工される前で、表面全体に銅薄膜が形成され導通状態にあるうちに、この銅薄膜を用いて端子形成領域に電解金めっきを施すため、電解金めっきを行うための接続用リード線を形成させる必要がなく、接続端子形成後の基板上に接続用リード線は存在しない。
FIG. 4 is a diagram illustrating a connection terminal portion formed by a method for manufacturing a card edge terminal of a printed wiring board according to the present invention, and FIG. 5 is a connection formed by a method for manufacturing a card edge terminal of a conventional printed wiring board. It is the figure which showed the terminal part. As shown in FIG. 4, in the printed circuit board card edge terminal manufacturing method according to the present invention, the
以下、本発明の実施形態について、図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[第1実施形態]
まず、シールド板コア4−1について内層パターンを形成するとともに、シールド板表層銅箔4−2を生成するなど積層を行い、シールド板4を製造する(図6)。これは、図2の銅薄膜形成工程S11に相当する工程である。次いで、シールド板4に対してスルホール用下穴5の穴あけを行う(図7)。
[First Embodiment]
First, while forming an inner layer pattern about shield board core 4-1, lamination is performed, such as producing shield board surface layer copper foil 4-2, and shield
そして、シールド板4の表面に感光性ドライフィルム6を張り(図8)、露光の後に端子部分7と電解金めっき時の給電部分8のドライフィルムを炭酸ナトリウム等で現像除去する(図9)。これは、図2の金めっき領域形成工程S12に相当する工程である。次いで、給電部分8に電気を通して端子部分7に電解金めっき9を生成する(図10)。これは、図2の金めっき工程S13に相当する工程である。次いで、水酸化ナトリウム等でドライフィルム6を剥離する(図11)。
Then, a photosensitive
続いて、電解金めっき9が形成されたシールド板4に感光性ドライフィルム10を張り(図12)、露光の後に回路・スルホール部分11と給電部分8の感光性ドライフィルムを炭酸ナトリウム等で現像除去する(図13)。これは、図3の銅錫めっき領域形成工程S21に相当する工程である。
Subsequently, a photosensitive
次に、給電部分8に電気を通して回路・スルホール部分11に銅めっき12を生成する(図14)。これは、図3の銅めっき工程S22に相当する工程である。次いで、エッチングレジストとして錫めっき13を形成する(図15)。これは、図3の錫めっき工程S23に相当する工程である。次いで、シールド板4に残存する感光性ドライフィルム10を水酸化ナトリウム等で剥離する(図16)。
Next, electricity is passed through the
そして、シールド板4で露出している銅部分を電解金めっき9と錫めっき13に影響を与えないエッチング液によりエッチング除去する(図17)。これは、図3の銅薄膜除去工程S24に相当する工程である。次いで、錫めっき13を電解金めっき9に影響を与えないエッチング液によりエッチング除去する(図18)。これは、図3の銅薄膜除去工程S25に相当する工程である。以上の工程により、電極接続用リード線がなく、電解めっき9が形成されたエッジ端子1、回路14、スルホール15を得ることができる。
Then, the copper portion exposed by the
以後は、ソルダーレジスト塗布、外形加工等を行ってプリント配線板として完成させる。これは、図3の後処理工程S26に相当する工程である。 Thereafter, a printed wiring board is completed by applying a solder resist, external processing, and the like. This is a step corresponding to the post-processing step S26 in FIG.
[第2実施形態]
本発明の第2実施形態としてパネルめっきでの製造方法を説明する。まず、内層パターンの形成、シールド板表層銅箔4−2の生成等を行ってシールド板4を製造する(図6)。そして、シールド板4に対してスルホール用下穴5の穴あけを行う(図7)。ここまでは第1実施形態と同様である。
[Second Embodiment]
A manufacturing method using panel plating will be described as a second embodiment of the present invention. First, the
次いで、シールド板4上に銅めっき20を行い、スルホール21を形成する(図19)。これは、図2の銅薄膜形成工程S11に相当する工程である。そして、シールド板4の表面に感光性ドライフィルム22を張り(図20)、露光の後に端子部分23と電解金めっき時の給電部分24のドライフィルムを炭酸ナトリウム等で現像除去する(図21)。これは、図2の金めっき領域形成工程S12に相当する工程である。次いで、給電部分8に電気を通して端子部分23に電解金めっき25を生成する(図22)。これは、図2の金めっき工程S13に相当する工程である。次いで、水酸化ナトリウム等でドライフィルム22を剥離する(図23)。
Next, copper plating 20 is performed on the
続いて、シールド板4の表面に感光性ドライフィルム26を張り(図24)、露光の後に回路・スルホール等の導体を残す必要がある部分以外のドライフィルムを炭酸ナトリウム等で現像除去する(図25)。これは、図3の銅錫めっき領域形成工程S21に相当する工程である。このとき、電解金めっき25のオーバーハング27(図28)を防止するため感光性ドライフィルム26は電解金めっき25より広い範囲に残すようにする。
Subsequently, a photosensitive
次いで、シールド板4で露出している銅部分を金めっき部分に影響を与えないエッチング液でエッチング除去する(図26)。これは、図3の銅薄膜除去工程S24に相当する工程である。なお、第2実施形態では、図19で基板の表面全体に銅めっきを行っているため、図3の銅めっき工程S22、錫めっき工程S23、錫薄膜除去工程S25に相当する工程はない。そして、水酸化ナトリウム等で感光性ドライフィルム26を剥離する(図27)。以上の工程により、電極接続用リード線がなく、電解めっき25が形成されたエッジ端子1、回路26、スルホール21を得ることができる
Next, the copper portion exposed by the
以後は、ソルダーレジスト塗布、外形加工等を行いプリント配線板として完成させる。これは、第1実施形態と同様で、図3の後処理工程S26に相当する工程である。 Thereafter, solder resist coating, outer shape processing, and the like are performed to complete the printed wiring board. This is the same as the first embodiment and corresponds to the post-processing step S26 in FIG.
なお、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。 The above-described embodiment is a preferred embodiment of the present invention, and the scope of the present invention is not limited to the above-described embodiment alone, and various modifications are made without departing from the gist of the present invention. Implementation is possible.
1 エッジ端子
2 プリント基板
3 電極接続用リード線
4 シールド板
4−1 シールド板コア
4−2 シールド板表層銅箔
5,21 スルホール用下穴
6,10,22,26 感光性ドライフィルム
7,23 端子部分
8,24 給電部分
9,25 電解金めっき
11 回路・スルホール部分
12 銅めっき
13 錫めっき
14 回路
15 スルホール
20 銅めっき
27 オーバーハング
DESCRIPTION OF
Claims (5)
前記端子形成工程後の前記プリント配線基板に回路の配線パターンを形成して外形加工を行う回路形成工程と、
を有することを特徴とするプリント配線基板のカードエッジ端子製造方法。 Using a copper thin film formed on the entire surface of the printed wiring board as a power supply electrode, a terminal forming step of forming a terminal by performing electrolytic gold plating on a predetermined region on the printed wiring board;
A circuit forming step of forming a wiring pattern of a circuit on the printed wiring board after the terminal forming step and performing external processing;
A card edge terminal manufacturing method for a printed wiring board, comprising:
プリント配線基板の表面全体に銅薄膜を形成する銅薄膜形成工程と、
前記銅薄膜形成工程後の前記プリント配線基板の表面全体に感光性ドライフィルムを塗布し、端子が形成される端子形成領域と給電に用いられる給電領域の感光性ドライフィルムを除去する金めっき領域形成工程と、
前記金めっき領域形成工程で形成された前記給電領域に通電して前記端子形成領域に電解金めっきを行う金めっき工程と、
を有することを特徴とする請求項1に記載のプリント配線基板のカードエッジ端子製造方法。 The terminal forming step includes
A copper thin film forming step for forming a copper thin film on the entire surface of the printed wiring board;
Forming a gold plating region for applying a photosensitive dry film to the entire surface of the printed wiring board after the copper thin film forming step and removing the photosensitive dry film in the terminal forming region where the terminals are formed and the power feeding region used for power feeding Process,
A gold plating step in which the power supply region formed in the gold plating region formation step is energized to perform electrolytic gold plating on the terminal formation region;
The card edge terminal manufacturing method of a printed wiring board according to claim 1, wherein:
前記端子形成工程後の前記プリント配線基板の表面全体に感光性ドライフィルムを塗布し、回路が形成される回路形成領域と給電に用いられる給電領域の感光性ドライフィルムを除去する銅錫めっき領域形成工程と、
前記銅錫めっき領域形成工程で形成された前記給電領域に通電して前記回路形成領域に銅めっきを行う銅めっき工程と、
前記銅錫めっき領域形成工程で形成された前記給電領域に通電し、前記銅めっき工程後で銅薄膜が形成された前記回路形成領域に錫めっきを行う錫めっき工程と、
を有することを特徴とする請求項1又は2に記載のプリント配線基板のカードエッジ端子製造方法。 The circuit forming step includes
Forming a copper tin plating area for applying a photosensitive dry film to the entire surface of the printed wiring board after the terminal forming step and removing the photosensitive dry film in the circuit forming area where the circuit is formed and the power feeding area used for power feeding Process,
A copper plating step of conducting copper plating on the circuit forming region by energizing the power feeding region formed in the copper tin plating region forming step;
A tin plating step of energizing the power feeding region formed in the copper tin plating region forming step, and performing tin plating on the circuit forming region in which a copper thin film is formed after the copper plating step;
The card edge terminal manufacturing method of a printed wiring board according to claim 1 or 2, wherein
前記プリント配線基板の回路の配線パターン上に錫めっきが施された後に、該プリント配線基板に形成された銅薄膜を除去する銅薄膜除去工程と、
前記銅薄膜除去工程の後に錫めっきにより形成された錫薄膜を除去する錫薄膜除去工程と、
を有することを特徴とする請求項1から3のいずれか1項に記載のプリント配線基板のカードエッジ端子製造方法。 The circuit forming step includes
A copper thin film removal step of removing the copper thin film formed on the printed wiring board after tin plating is applied on the circuit wiring pattern of the printed wiring board;
A tin thin film removing step for removing a tin thin film formed by tin plating after the copper thin film removing step;
The card edge terminal manufacturing method of a printed wiring board according to any one of claims 1 to 3, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009055400A JP5163547B2 (en) | 2009-03-09 | 2009-03-09 | Card edge terminal manufacturing method for printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009055400A JP5163547B2 (en) | 2009-03-09 | 2009-03-09 | Card edge terminal manufacturing method for printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010212372A JP2010212372A (en) | 2010-09-24 |
JP5163547B2 true JP5163547B2 (en) | 2013-03-13 |
Family
ID=42972265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009055400A Expired - Fee Related JP5163547B2 (en) | 2009-03-09 | 2009-03-09 | Card edge terminal manufacturing method for printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5163547B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108076585A (en) * | 2016-11-18 | 2018-05-25 | 健鼎(无锡)电子有限公司 | Board structure of circuit and its manufacturing method |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104105350B (en) * | 2013-04-02 | 2017-10-10 | 深南电路有限公司 | The method and pcb board of selectivity electricity nickel gold |
CN103687322A (en) * | 2013-12-11 | 2014-03-26 | 广州兴森快捷电路科技有限公司 | Method for manufacturing lead-free printed circuit board partially plated with hard gold |
CN103731995B (en) * | 2013-12-24 | 2017-05-03 | 广州兴森快捷电路科技有限公司 | Leadless gold plating package substrate and manufacturing method thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ZA873845B (en) * | 1986-06-18 | 1987-11-24 | Macdermid, Incorporated | Method for manufacture of printed circuit boards |
JP2002198639A (en) * | 2000-12-26 | 2002-07-12 | Matsushita Electric Ind Co Ltd | Printed wiring board, manufacturing method therefor and mounting method of electronic component |
JP2004349414A (en) * | 2003-05-21 | 2004-12-09 | Nagase & Co Ltd | Circuit board and its manufacturing method |
-
2009
- 2009-03-09 JP JP2009055400A patent/JP5163547B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108076585A (en) * | 2016-11-18 | 2018-05-25 | 健鼎(无锡)电子有限公司 | Board structure of circuit and its manufacturing method |
CN113115513A (en) * | 2016-11-18 | 2021-07-13 | 健鼎(无锡)电子有限公司 | Circuit board structure and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2010212372A (en) | 2010-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104918422A (en) | Method for manufacturing semi-metallized hole of printed circuit board | |
CN112203426B (en) | Back drilling method, device and equipment for printed circuit board and storage medium | |
JP5163547B2 (en) | Card edge terminal manufacturing method for printed wiring board | |
JP4760506B2 (en) | Manufacturing method of double-sided wiring board | |
CN102196668A (en) | Method for manufacturing circuit board | |
JP2011086681A (en) | Method of manufacturing printed board | |
JP2010232579A (en) | Method of manufacturing printed wiring board | |
TWI252721B (en) | Method of manufacturing double-sided printed circuit board | |
US20180255648A1 (en) | High-current transmitting method utilizing printed circuit board | |
JP2005354030A (en) | Manufacturing method of circuit board | |
JP2008235655A (en) | Substrate and method for manufacturing substrate | |
KR20070079794A (en) | Manufacturing method of printed circuit board | |
CN105376961A (en) | HASL surface treatment PCB manufacturing method | |
CN102026489A (en) | Method for manufacturing circuit board | |
CN106332444B (en) | Circuit board and manufacturing method thereof | |
KR100674300B1 (en) | Manufacturing method of rigid-flexible printed circuit board | |
JP2005197648A (en) | Method for manufacturing a circuit board wired by electroplating | |
KR20210156005A (en) | Method for manufacturing flexible printed circuit board | |
JP2016207916A (en) | Printed circuit board and manufacturing method thereof | |
JP2009188154A (en) | Printed circuit board and its production process | |
KR20150080565A (en) | Electrical components and methods of manufacturing electrical components | |
JP5466892B2 (en) | Metal core substrate manufacturing method | |
JP2013008945A (en) | Manufacturing method of coreless substrate | |
CN102045952A (en) | Manufacturing method for circuit board insulating protective layer | |
JPH10233563A (en) | Printed-wiring board and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110909 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5163547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |