JP5157317B2 - Method for driving organic electroluminescence light emitting unit and organic electroluminescence display device - Google Patents

Method for driving organic electroluminescence light emitting unit and organic electroluminescence display device Download PDF

Info

Publication number
JP5157317B2
JP5157317B2 JP2007214409A JP2007214409A JP5157317B2 JP 5157317 B2 JP5157317 B2 JP 5157317B2 JP 2007214409 A JP2007214409 A JP 2007214409A JP 2007214409 A JP2007214409 A JP 2007214409A JP 5157317 B2 JP5157317 B2 JP 5157317B2
Authority
JP
Japan
Prior art keywords
transistor
node
organic electroluminescence
scanning line
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007214409A
Other languages
Japanese (ja)
Other versions
JP2009047958A (en
Inventor
勝秀 内野
哲郎 山本
淳一 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007214409A priority Critical patent/JP5157317B2/en
Publication of JP2009047958A publication Critical patent/JP2009047958A/en
Application granted granted Critical
Publication of JP5157317B2 publication Critical patent/JP5157317B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置に関する。   The present invention relates to a driving method of an organic electroluminescence light emitting unit and an organic electroluminescence display device.

有機エレクトロルミネッセンス素子（以下、単に、有機ＥＬ素子と略称する）を発光素子として用いた有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と略称する）において、有機ＥＬ素子の輝度は、有機ＥＬ素子を流れる電流値によって制御される。そして、液晶表示装置と同様に、有機ＥＬ表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、単純マトリクス方式に比べて構造が複雑となるといった欠点はあるが、画像の輝度を高いものとすることができる等、種々の利点を有する。   In an organic electroluminescence display device (hereinafter simply abbreviated as an organic EL display device) using an organic electroluminescence element (hereinafter simply abbreviated as an organic EL element) as a light emitting element, the luminance of the organic EL element is organic. It is controlled by the value of current flowing through the EL element. Similar to the liquid crystal display device, in the organic EL display device, a simple matrix method and an active matrix method are well known as drive methods. The active matrix system has the disadvantage that the structure is complicated compared to the simple matrix system, but has various advantages such as high brightness of the image.

有機ＥＬ素子を構成する有機エレクトロルミネッセンス発光部（以下、単に、発光部と略称する）を駆動するための回路として、５つのトランジスタと１つのコンデンサ部から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路と呼ぶ）が、例えば、特開２００６−２１５２１３号公報から周知である。５Ｔｒ／１Ｃ駆動回路は、図１２に示すように、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2の５つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。ここで、駆動トランジスタＴDrvの他方のソース／ドレイン領域は第２ノードＮＤ2を構成し、駆動トランジスタＴDrvのゲート電極は第１ノードＮＤ1を構成する。 As a circuit for driving an organic electroluminescence light emitting unit (hereinafter simply referred to as a light emitting unit) constituting an organic EL element, a driving circuit (5Tr / 1C driving circuit) including five transistors and one capacitor unit Is known from, for example, Japanese Patent Application Laid-Open No. 2006-215213. As shown in FIG. 12, the 5Tr / 1C drive circuit includes a video signal write transistor T Sig , a drive transistor T Drv , a light emission control transistor T EL — C , a first node initialization transistor T ND1 , and a second node initialization transistor T ND2 . It consists of five transistors, further, is composed of one capacitor section C 1. Here, the other source / drain region of the driving transistor T Drv forms a second node ND 2, the gate electrode of the driving transistor T Drv constitutes a first node ND 1.

尚、これらのトランジスタ及びコンデンサ部については、後に詳しく説明する。   These transistors and capacitor portions will be described in detail later.

例えば、各トランジスタはｎチャネル型の薄膜トランジスタ（ＴＦＴ）から成り、発光部ＥＬＰは、駆動回路を覆うように形成された層間絶縁層等の上に設けられている。発光部ＥＬＰのアノード電極は、駆動トランジスタＴDrvの他方のソース／ドレイン領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶCat（例えば、０ボルト）が印加される。符号ＣELは発光部ＥＬＰの寄生容量を表す。 For example, each transistor is formed of an n-channel thin film transistor (TFT), and the light emitting portion ELP is provided on an interlayer insulating layer or the like formed so as to cover the drive circuit. The anode electrode of the light emitting unit ELP is connected to the other source / drain region of the drive transistor TDrv . On the other hand, a voltage V Cat (for example, 0 volt) is applied to the cathode electrode of the light emitting unit ELP. The symbol C EL represents the parasitic capacitance of the light emitting unit ELP.

有機ＥＬ表示装置は、図１３に概念図を示すように、
（１）走査回路１０１、
（２）映像信号出力回路１０２、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部ＥＬＰ、及び、有機エレクトロルミネッセンス発光部ＥＬＰを駆動するための駆動回路を備えている有機エレクトロルミネッセンス素子１０、
（４）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（５）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、
（６）電流供給部１００、
（７）発光制御トランジスタ制御回路１０３、
（８）第１ノード初期化トランジスタ制御回路１０４、並びに、
（９）第２ノード初期化トランジスタ制御回路１０５、
を備えている。尚、図１３においては、便宜のため３×３個の有機ＥＬ素子１０を示したが、これは単なる例示に過ぎない。 As shown in a conceptual diagram in FIG.
(1) Scan circuit 101,
(2) Video signal output circuit 102,
(3) N in the first direction, M in the second direction different from the first direction (specifically, the direction orthogonal to the first direction), a total of N × M two-dimensional An organic electroluminescence element 10 which is arranged in a matrix and each includes an organic electroluminescence light emitting unit ELP and a drive circuit for driving the organic electroluminescence light emitting unit ELP;
(4) M scanning lines SCL connected to the scanning circuit 101 and extending in the first direction.
(5) N data lines DTL connected to the video signal output circuit 102 and extending in the second direction,
(6) current supply unit 100,
(7) Light emission control transistor control circuit 103,
(8) First node initialization transistor control circuit 104, and
(9) Second node initialization transistor control circuit 105,
It has. In FIG. 13, 3 × 3 organic EL elements 10 are shown for convenience, but this is merely an example.

各有機エレクトロルミネッセンス素子１０における駆動のタイミングチャートを模式的に図１４に示し、各トランジスタのオン／オフ状態等を模式的に図１５の（Ａ）〜（Ｄ）及び図１６の（Ａ）〜（Ｅ）に示す。図１４に示すように、［期間−ＴＰ（５）1］において、閾値電圧キャンセル処理を行うための前処理が実行される。即ち、第１ノード初期化トランジスタ制御回路１０４及び第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第１ノード初期化トランジスタ制御線ＡＺND1及び第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとする。これにより、図１５の（Ｂ）に示すように、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2をオン状態とすることで、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。そして、これによって、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差が、駆動トランジスタＴDrvの閾値電圧Ｖth以上となる。駆動トランジスタＴDrvはオン状態である。 A driving timing chart in each organic electroluminescence element 10 is schematically shown in FIG. 14, and the on / off states and the like of each transistor are schematically shown in FIGS. 15A to 15D and FIGS. Shown in (E). As shown in FIG. 14, in [Period-TP (5) 1 ], pre-processing for performing threshold voltage cancellation processing is executed. That is, based on the operations of the first node initialization transistor control circuit 104 and the second node initialization transistor control circuit 105, the first node initialization transistor control line AZ ND1 and the second node initialization transistor control line AZ ND2 are set to the high level. And As a result, as shown in FIG. 15B, by turning on the first node initialization transistor T ND1 and the second node initialization transistor T ND2 , the potential of the first node ND 1 becomes V Ofs. (For example, 0 volts). On the other hand, the potential of the second node ND 2 is V SS (for example, −10 volts). As a result, the potential difference between the gate electrode of the drive transistor T Drv and the other source / drain region becomes equal to or higher than the threshold voltage V th of the drive transistor T Drv . The drive transistor T Drv is in an on state.

次いで、図１４に示すように、［期間−ＴＰ（５）2］において、閾値電圧キャンセル処理が行われる。図１５の（Ｄ）に示すように、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、［期間−ＴＰ（５）2］の始期において発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとする。これにより、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。この状態にあっては、第２ノードの電位は、概ね（ＶOfs−Ｖth）である。その後、［期間−ＴＰ（５）3］において、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをローレベルとし、発光制御トランジスタＴEL_Cをオフ状態とする。次に、［期間−ＴＰ（５）4］において、第１ノード初期化トランジスタ制御回路１０４の動作に基づき第１ノード初期化トランジスタ制御線ＡＺND1をローレベルとすることによって、第１ノード初期化トランジスタＴND1をオフ状態とする。 Next, as shown in FIG. 14, a threshold voltage canceling process is performed in [Period-TP (5) 2 ]. As shown in FIG. 15D, based on the operation of the light emission control transistor control circuit 103 at the beginning of [Period-TP (5) 2 ] while maintaining the ON state of the first node initialization transistor T ND1 . The light emission control transistor control line CL EL — C is set to the high level. Accordingly, the light emission control transistor T EL_C is turned on. As a result, the potential of the second node ND 2 changes toward the potential obtained by subtracting the threshold voltage V th of the drive transistor T Drv from the potential of the first node ND 1 . That is, the potential of the floating second node ND 2 is increased. When the potential difference between the gate electrode of the driving transistor T Drv and the other source / drain region reaches V th , the driving transistor T Drv is turned off. In this state, the potential of the second node is approximately (V Ofs −V th ). Thereafter, in [Period-TP (5) 3 ], the light emission control transistor control line CL EL_C is set to the low level based on the operation of the light emission control transistor control circuit 103 while the first node initialization transistor T ND1 is kept on. The light emission control transistor T EL — C is turned off. Next, in [Period -TP (5) 4 ], the first node initialization transistor control line AZ ND1 is set to the low level based on the operation of the first node initialization transistor control circuit 104 to initialize the first node. The transistor T ND1 is turned off.

次いで、図１４に示すように、［期間−ＴＰ（５）5］において、駆動トランジスタＴDrvに対する書込み処理を行う。具体的には、図１６の（Ｃ）に示すように、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、データ線ＤＴＬの電位を映像信号に相当する電圧［発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSig］とし、次いで、走査線ＳＣＬをハイレベルとすることによって映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。第１ノードＮＤ1の電位の変化分に基づく電荷は、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvにおけるゲート電極と発光部ＥＬＰ側のソース／ドレイン領域との間の寄生容量に振り分けられる。従って、第１ノードＮＤ1の電位が変化すると、第２ノードＮＤ2の電位も変化する。しかし、発光部ＥＬＰの寄生容量ＣELの容量値が大きな値である程、第２ノードＮＤ2の電位の変化は小さくなる。そして、一般に、発光部ＥＬＰの寄生容量ＣELの容量値は、コンデンサ部Ｃ1の容量値及び駆動トランジスタＴDRVの寄生容量の値よりも大きい。そこで、第２ノードＮＤ2の電位は殆ど変化しないとすれば、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（Ａ）のとおりとなる。 Next, as shown in FIG. 14, in [Period -TP (5) 5 ], a writing process for the drive transistor T Drv is performed. Specifically, as shown in FIG. 16C, the first node initialization transistor T ND1 , the second node initialization transistor T ND2 , and the light emission control transistor T EL_C are maintained in the off state. The potential of the line DTL is set to a voltage corresponding to the video signal [video signal (drive signal, luminance signal) V Sig for controlling luminance in the light emitting unit ELP], and then the video signal is set by setting the scanning line SCL to high level. The write transistor T Sig is turned on. As a result, the potential of the first node ND 1 rises to V Sig . The charge based on the change in potential of the first node ND 1 is between the capacitor C 1 , the parasitic capacitance C EL of the light emitting unit ELP, and the gate electrode of the driving transistor T Drv and the source / drain region on the light emitting unit ELP side. It is distributed to parasitic capacitance. Therefore, when the potential of the first node ND 1 changes, the potential of the second node ND 2 also changes. However, the more the capacitance value of the parasitic capacitance C EL of the light emitting section ELP is larger value, change of the second node ND 2 in the potential is small. In general, the capacitance value of the parasitic capacitance C EL of the light emitting unit ELP is larger than the capacitance value of the capacitor unit C 1 and the parasitic capacitance of the drive transistor T DRV . Therefore, assuming that the potential of the second node ND 2 hardly changes, the potential difference V gs between the gate electrode of the driving transistor T Drv and the other source / drain region is expressed by the following equation (A). .

Ｖgs≒ＶSig−（ＶOfs−Ｖth） （Ａ） V gs ≈V Sig − (V Ofs −V th ) (A)

その後、図１４に示すように、［期間−ＴＰ（５）6］において、駆動トランジスタＴDrvの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴDrvの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を上昇させる移動度補正処理を行う。具体的には、図１６の（Ｄ）に示すように、駆動トランジスタＴDrvのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオン状態とし、次いで、所定の時間（ｔ0）が経過した後、映像信号書込みトランジスタＴSigをオフ状態とする。その結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvの他方のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvの他方のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖgsは、式（Ａ）から以下の式（Ｂ）のように変形される。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。 Thereafter, as shown in FIG. 14, in [Period -TP (5) 6 ], the other source / drain region of the drive transistor T Drv according to the characteristics of the drive transistor T Drv (for example, the magnitude of the mobility μ). Mobility correction processing for increasing the potential (that is, the potential of the second node ND 2 ) is performed. Specifically, as shown in FIG. 16D , the light emission control transistor T EL — C is turned on based on the operation of the light emission control transistor control circuit 103 while maintaining the on state of the drive transistor T Drv. After a predetermined time (t 0 ) elapses, the video signal write transistor T Sig is turned off. As a result, the drive if the value of the mobility μ of the transistor T Drv is great, the rise amount of the potential of the other of the source / drain regions of the driving transistor T Drv [Delta] V (potential correction value) is large, the mobility of the driving transistor T Drv When the value of μ is small, the potential increase amount ΔV (potential correction value) in the other source / drain region of the drive transistor T Drv is small. Here, the potential difference V gs between the gate electrode of the driving transistor T Drv and the other source / drain region is transformed from the equation (A) into the following equation (B). The predetermined time for executing the mobility correction process (the total time t 0 of [period-TP (5) 6 ]) may be determined in advance as a design value when designing the organic EL display device. Good.

Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ （Ｂ） V gs ≈V Sig − (V Ofs −V th ) −ΔV (B)

以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、その後の［期間−ＴＰ（５）7］において、映像信号書込みトランジスタＴSigがオフ状態となり、第１ノードＮＤ1、即ち、図１６の（Ｅ）に示すように、駆動トランジスタＴDrvのゲート電極は浮遊状態となる一方、発光制御トランジスタＴEL_Cはオン状態を維持しており、発光制御トランジスタＴEL_Cの一方のソース／ドレイン領域は、発光部ＥＬＰの発光を制御するための電流供給部（電圧ＶCC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位が上昇し、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖgsは、式（Ｂ）の値を保持する。また、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（Ｃ）で表すことができる。発光部ＥＬＰは、ドレイン電流Ｉdsの値に応じた輝度で発光する。 With the above operation, the threshold voltage canceling process, the writing process, and the mobility correcting process are completed. Then, in the subsequent [period -TP (5) 7], the image signal writing transistor T Sig is turned off, the first node ND 1, that is, as shown in (E) of FIG. 16, the driving transistor T Drv While the gate electrode is in a floating state, the light emission control transistor T EL_C is kept on, and one source / drain region of the light emission control transistor T EL_C is a current supply unit for controlling the light emission of the light emitting unit ELP. It is in a state of being connected to (voltage V CC , for example, 20 volts). Therefore, as a result of the above, the potential of the second node ND 2 rises, a phenomenon similar to that in the so-called bootstrap circuit occurs in the gate electrode of the drive transistor T Drv , and the potential of the first node ND 1 also rises. As a result, the potential difference V gs between the gate electrode of the driving transistor T Drv and the other source / drain region maintains the value of the formula (B). Further, since the current flowing through the light emitting unit ELP is the drain current I ds flowing from the drain region to the source region of the driving transistor T Drv , it can be expressed by Expression (C). The light emitting unit ELP emits light with a luminance corresponding to the value of the drain current I ds .

Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2
＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2 （Ｃ） I ds = k · μ · (V gs −V th ) 2
= K · μ · (V Sig −V Ofs −ΔV) 2 (C)

以上に概要を説明した５Ｔｒ／１Ｃ駆動回路の駆動等についても、後に詳しく説明する。   The driving of the 5Tr / 1C driving circuit outlined above will also be described in detail later.

特開２００６−２１５２１３号公報JP 2006-215213 A

以上説明したように、図１３に示す従来の有機ＥＬ表示装置にあっては、走査回路、映像信号出力回路、発光制御トランジスタ制御回路の他、第１ノード初期化トランジスタ制御回路、及び、第２ノード初期化トランジスタ制御回路を用いて、有機ＥＬ素子を制御している。有機ＥＬ表示装置の製造の容易化や歩留まりの向上等を図る観点からは、有機ＥＬ素子を制御するために用いられる回路の種類は、少ないことが望ましい。   As described above, in the conventional organic EL display device shown in FIG. 13, in addition to the scanning circuit, the video signal output circuit, the light emission control transistor control circuit, the first node initialization transistor control circuit, and the second The organic EL element is controlled using a node initialization transistor control circuit. From the viewpoint of facilitating the manufacture of the organic EL display device and improving the yield, it is desirable that the number of types of circuits used for controlling the organic EL elements is small.

従って、本発明の目的は、有機ＥＬ素子を制御するための回路を削減することができる有機ＥＬ表示装置、及び、係る有機ＥＬ表示装置を用いた有機エレクトロルミネッセンス発光部の駆動方法を提供することにある。   Accordingly, an object of the present invention is to provide an organic EL display device capable of reducing a circuit for controlling an organic EL element, and a driving method of an organic electroluminescence light emitting unit using the organic EL display device. It is in.

上記の目的を達成するための本発明の有機エレクトロルミネッセンス表示装置、及び、本発明の有機エレクトロルミネッセンス発光部の駆動方法に用いられる有機エレクトロルミネッセンス表示装置（以下、これらを単に、本発明の有機エレクトロルミネッセンス表示装置と呼ぶ場合がある）は、
（１）走査回路、
（２）映像信号出力回路、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている有機エレクトロルミネッセンス素子、
（４）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（５）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（６）電流供給部、
を備えている。 To achieve the above object, the organic electroluminescence display device of the present invention and the organic electroluminescence display device used in the driving method of the organic electroluminescence light emitting portion of the present invention (hereinafter simply referred to as the organic electroluminescence display device of the present invention). (Sometimes called luminescence display devices)
(1) scanning circuit,
(2) Video signal output circuit,
(3) N in the first direction, M in the second direction different from the first direction, a total of N × M, arranged in a two-dimensional matrix, each of which is an organic electroluminescence light emitting unit, and An organic electroluminescence device comprising a drive circuit for driving the organic electroluminescence light emitting unit,
(4) M scanning lines connected to the scanning circuit and extending in the first direction;
(5) N data lines connected to the video signal output circuit and extending in the second direction, and
(6) current supply unit;
It has.

上述した有機エレクトロルミネッセンス発光部を駆動するための駆動回路は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、
（Ｃ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタ、
（Ｄ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１ノード初期化トランジスタ、
（Ｅ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２ノード初期化トランジスタ、並びに、
（Ｆ）一対の電極を備えたコンデンサ部、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、発光制御トランジスタの他方のソース／ドレイン領域に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、 映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
発光制御トランジスタにおいては、
（Ｃ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ｃ−２）ゲート電極は、発光制御トランジスタ制御線に接続されており、
第１ノード初期化トランジスタにおいては、
（Ｄ−１）一方のソース／ドレイン領域は、第１ノード初期化電圧供給線に接続されており、
（Ｄ−２）他方のソース／ドレイン領域は、第１ノードに接続されており、
第２ノード初期化トランジスタにおいては、
（Ｅ−１）一方のソース／ドレイン領域は、第２ノード初期化電圧供給線に接続されており、
（Ｅ−２）他方のソース／ドレイン領域は、第２ノードに接続されている。 The drive circuit for driving the organic electroluminescence light emitting unit described above is
(A) a drive transistor having a source / drain region, a channel formation region, and a gate electrode;
(B) a video signal writing transistor including a source / drain region, a channel formation region, and a gate electrode;
(C) a light emission control transistor including a source / drain region, a channel formation region, and a gate electrode;
(D) a first node initialization transistor including a source / drain region, a channel formation region, and a gate electrode;
(E) a second node initialization transistor having a source / drain region, a channel formation region, and a gate electrode, and
(F) a capacitor portion having a pair of electrodes,
Consists of
In the drive transistor,
(A-1) One source / drain region is connected to the other source / drain region of the light emission control transistor,
(A-2) The other source / drain region is connected to the anode electrode provided in the organic electroluminescence light emitting part and is connected to one electrode of the capacitor part, and constitutes a second node.
(A-3) The gate electrode is connected to the other source / drain region of the video signal write transistor and is connected to the other electrode of the capacitor unit, and constitutes a first node. In the video signal write transistor, Is
(B-1) One source / drain region is connected to the data line,
In the light emission control transistor,
(C-1) One source / drain region is connected to the current supply unit,
(C-2) The gate electrode is connected to the light emission control transistor control line,
In the first node initialization transistor,
(D-1) One source / drain region is connected to the first node initialization voltage supply line,
(D-2) The other source / drain region is connected to the first node,
In the second node initialization transistor,
(E-1) One source / drain region is connected to the second node initialization voltage supply line,
(E-2) The other source / drain region is connected to the second node.

本発明の有機エレクトロルミネッセンス表示装置にあっては、第ｍ番目（但し、ｍ＝１，２・・・，Ｍ）の走査線をＳＣＬm、該走査線ＳＣＬmよりも第Ｐ本分先行して走査される走査線をＳＣＬm_pre_P、該走査線ＳＣＬmよりも第Ｑ本分先行して走査される走査線をＳＣＬm_pre_Q（但し、ＰとＱは、１＜Ｐ＜Ｑ＜Ｍの関係を満たし、有機エレクトロルミネッセンス表示装置において所定の値）と表すとき、第ｍ行目の有機エレクトロルミネッセンス素子を構成する駆動回路において、映像信号書込みトランジスタのゲート電極は走査線ＳＣＬmに接続されており、第１ノード初期化トランジスタのゲート電極は走査線ＳＣＬm_pre_Pに接続されており、第２ノード初期化トランジスタのゲート電極は走査線ＳＣＬm_pre_Qに接続されていることを特徴とする。 In the organic electroluminescent display device of the present invention, the m-th (where, m = 1, 2 · · ·, M) scanning lines SCL m, the P duty preceding than the scanning line SCL m of SCL scan line to be scanned Te m_pre_P, SCL m_pre_Q scanning lines to be scanned in advance the Q duty than the scanning line SCL m (where P and Q are, 1 <P <Q <M relationship filled, when referring to a predetermined value) in the organic electroluminescent display device, the driver circuit including the m-th row of the organic electroluminescence element, the gate electrode of the image signal writing transistor is connected to the scan line SCL m, The gate electrode of the first node initialization transistor is connected to the scanning line SCL m_pre_P, and the gate electrode of the second node initialization transistor is connected to the scanning line SCL m_pre_Q. It is a sign.

本発明の有機エレクトロルミネッセンス表示装置にあっては、走査回路の動作に基づき各走査線は順次走査されると共に、各走査線が走査される所定の長さに固定された期間は、走査線ＳＣＬm_pre_Qが走査される期間の一部と走査線ＳＣＬm_pre_Pが走査される期間の一部とが重複し、且つ、走査線ＳＣＬm_pre_Pが走査される期間と走査線ＳＣＬmが走査される期間とが重複しない条件を満たしていることを特徴とする。 In the organic electroluminescence display device according to the present invention, each scanning line is sequentially scanned based on the operation of the scanning circuit, and the period during which each scanning line is scanned is fixed to the scanning line SCL. A part of a period during which m_pre_Q is scanned and a part of a period during which scanning line SCL m_pre_P is scanned overlap, and a period during which scanning line SCL m_pre_P is scanned and a period during which scanning line SCL m is scanned. It is characterized by satisfying non-overlapping conditions.

そして、上記の目的を達成するための本発明の有機エレクトロルミネッセンス発光部の駆動方法（以下、単に、本発明の駆動方法と呼ぶ場合がある）は、
（ａ）第１ノードと第２ノードとの間の電位差が、駆動トランジスタの閾値電圧を越え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が、有機エレクトロルミネッセンス発光部の閾値電圧を越えないように、走査線ＳＣＬm_pre_Pからの信号によりオン状態とされた第１ノード初期化トランジスタを介して、第１ノード初期化電圧供給線から第１ノードに第１ノード初期化電圧を印加し、走査線ＳＣＬm_pre_Qからの信号によりオン状態とされた第２ノード初期化トランジスタを介して、第２ノード初期化電圧供給線から第２ノードに第２ノード初期化電圧を印加する前処理を行い、次いで、
（ｂ）走査線ＳＣＬm_pre_Pからの信号によりオン状態を維持した第１ノード初期化トランジスタを介して、第１ノード初期化電圧供給線から第１ノードに第１ノード初期化電圧を印加した状態で、発光制御トランジスタ制御線からの信号によりオン状態とされた発光制御トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域を電流供給部と導通させ、以て、第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させる閾値電圧キャンセル処理を行い、その後、
（ｃ）走査線ＳＣＬmからの信号によりオン状態とされた映像信号書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
（ｄ）走査線ＳＣＬmからの信号により映像信号書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、電流供給部から、発光制御トランジスタ制御線からの信号によりオン状態とされた発光制御トランジスタと駆動トランジスタとを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
工程から成ることを特徴とする。 And the driving method of the organic electroluminescence light-emitting part of the present invention for achieving the above object (hereinafter sometimes simply referred to as the driving method of the present invention)
(A) The potential difference between the first node and the second node exceeds the threshold voltage of the driving transistor, and the potential difference between the second node and the cathode electrode provided in the organic electroluminescence light emitting unit is organic In order not to exceed the threshold voltage of the electroluminescence light emitting unit, the first node initialization voltage supply line is connected to the first node through the first node initialization transistor which is turned on by a signal from the scanning line SCL m_pre_P . A second node initialization is applied from the second node initialization voltage supply line to the second node through a second node initialization transistor that is applied with a one-node initialization voltage and turned on by a signal from the scanning line SCL m_pre_Q . Perform pre-treatment to apply voltage, then
(B) In a state where the first node initialization voltage is applied from the first node initialization voltage supply line to the first node through the first node initialization transistor maintained in the ON state by the signal from the scanning line SCL m_pre_P. A state in which one source / drain region of the drive transistor is brought into conduction with the current supply unit via the light emission control transistor which is turned on by a signal from the light emission control transistor control line, thereby maintaining the potential of the first node. Then, threshold voltage cancellation processing is performed to change the potential of the second node toward the potential obtained by subtracting the threshold voltage of the driving transistor from the potential of the first node, and then
(C) performing a writing process of applying a video signal from the data line to the first node through a video signal writing transistor turned on by a signal from the scanning line SCL m ;
(D) Light emission in which the first node is brought into a floating state by turning off the video signal writing transistor by a signal from the scanning line SCL m and turned on by a signal from the light emission control transistor control line from the current supply unit. A current corresponding to the value of the potential difference between the first node and the second node is caused to flow through the organic electroluminescence light emitting unit via the control transistor and the drive transistor.
It consists of a process.

本発明の有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と呼ぶ場合がある）にあっては、第ｍ行目の有機エレクトロルミネッセンス素子を構成する駆動回路において、映像信号書込みトランジスタのゲート電極は走査線ＳＣＬmに接続されており、第１ノード初期化トランジスタのゲート電極は走査線ＳＣＬm_pre_Pに接続されており、第２ノード初期化トランジスタのゲート電極は走査線ＳＣＬm_pre_Qに接続されている。従って、背景技術において説明した第１ノード初期化トランジスタ制御回路、及び、第２ノード初期化トランジスタ制御回路を必要としない。これにより、有機エレクトロルミネッセンス素子（以下、単に、有機ＥＬ素子と呼ぶ場合がある）を制御するための回路を削減することができる。 In the organic electroluminescence display device of the present invention (hereinafter, sometimes simply referred to as an organic EL display device), the gate of the video signal writing transistor in the drive circuit constituting the mth row organic electroluminescence element The electrode is connected to the scanning line SCL m , the gate electrode of the first node initialization transistor is connected to the scanning line SCL m_pre_P , and the gate electrode of the second node initialization transistor is connected to the scanning line SCL m_pre_Q. Yes. Therefore, the first node initialization transistor control circuit and the second node initialization transistor control circuit described in the background art are not required. Thereby, a circuit for controlling an organic electroluminescence element (hereinafter, sometimes simply referred to as an organic EL element) can be reduced.

また、本発明の有機ＥＬ表示装置にあっては、各走査線が走査される所定の長さに固定された期間は、走査線ＳＣＬm_pre_Qが走査される期間の一部と走査線ＳＣＬm_pre_Pが走査される期間の一部とが重複する。これにより、本発明の駆動方法にあっては、上記の重複期間において、第１ノード初期化トランジスタと第２ノード初期化トランジスタとが共にオン状態となり、背景技術において説明した閾値電圧キャンセル処理を行うための前処理を支障なく行うことができる。また、走査線ＳＣＬm_pre_Pが走査される期間と走査線ＳＣＬmが走査される期間とが重複しないので、前処理に引き続く各種の処理を背景技術において説明したと同様に行うことができる。従って、表示画像の品質に何ら影響を与えることがない。 In the organic EL display device of the present invention, the period during which each scanning line is scanned is fixed to a part of the period during which the scanning line SCL m_pre_Q is scanned and the scanning line SCL m_pre_P. Part of the scanned period overlaps. As a result, in the driving method of the present invention, both the first node initialization transistor and the second node initialization transistor are turned on in the overlap period, and the threshold voltage canceling process described in the background art is performed. Therefore, pre-processing can be performed without hindrance. In addition, since the period during which the scanning line SCL m_pre_P is scanned and the period during which the scanning line SCL m is scanned do not overlap, various processes subsequent to the preprocessing can be performed in the same manner as described in the background art. Therefore, the quality of the display image is not affected at all.

上述したように、本発明の有機ＥＬ表示装置にあっては、第ｍ行目の有機ＥＬ素子を構成する駆動回路において、映像信号書込みトランジスタのゲート電極は走査線ＳＣＬmに接続されており、第１ノード初期化トランジスタのゲート電極は走査線ＳＣＬm_pre_Pに接続されており、第２ノード初期化トランジスタのゲート電極は走査線ＳＣＬm_pre_Qに接続されている。上述したＰ、Ｑの値は、各走査線が走査される所定の長さに固定された期間が、走査線ＳＣＬm_pre_Qが走査される期間の一部と走査線ＳＣＬm_pre_Pが走査される期間の一部とが重複し、且つ、走査線ＳＣＬm_pre_Pが走査される期間と走査線ＳＣＬmが走査される期間とが重複しない条件を満たすことを妨げない限り、有機ＥＬ表示装置の設計に応じて適宜設定することができる。尚、第ｍ行目の有機ＥＬ素子から走査線ＳＣＬm_pre_P，ＳＣＬm_pre_Qへ至る配線の長さは、Ｐ、Ｑの値が大きい程、長くなる。有機ＥＬ表示装置の製造上、走査線ＳＣＬm_pre_P，ＳＣＬm_pre_Qへ至る配線の長さは、できるだけ短いことが望ましい。上記の観点からは、Ｐ＝２、且つ、Ｑ＝３とする構成であることが好ましい。 As described above, in the organic EL display device of the present invention, the gate electrode of the video signal write transistor is connected to the scanning line SCL m in the drive circuit that constitutes the m-th row organic EL element. The gate electrode of the first node initialization transistor is connected to the scanning line SCL m_pre_P, and the gate electrode of the second node initialization transistor is connected to the scanning line SCL m_pre_Q . The values of P and Q described above are a period in which each scanning line is scanned to a predetermined length, a period during which the scanning line SCL m_pre_Q is scanned, and a period during which the scanning line SCL m_pre_P is scanned. Depending on the design of the organic EL display device, a part of the scanning line SCL m_pre_P and a period during which the scanning line SCL m is scanned are not prevented from satisfying the non-overlapping condition. It can be set appropriately. Note that the length of the wiring from the m-th row organic EL element to the scanning lines SCL m_pre_P and SCL m_pre_Q becomes longer as the values of P and Q are larger. In the manufacture of the organic EL display device, it is desirable that the length of the wiring to the scanning lines SCL m_pre_P and SCL m_pre_Q is as short as possible. From the above viewpoint, it is preferable that P = 2 and Q = 3.

本発明の駆動方法にあっては、工程（ｂ）において、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させる閾値電圧キャンセル処理を行なう。定性的には、閾値電圧キャンセル処理において、第１ノードと第２ノードとの間の電位差（換言すれば、駆動トランジスタのゲート電極とソース領域との間の電位差）が駆動トランジスタの閾値電圧に近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した形態にあっては、第２ノードの電位は第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に達する。そして、第１ノードと第２ノードとの間の電位差は駆動トランジスタの閾値電圧に達し、駆動トランジスタはオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定せざるを得ない形態にあっては、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧より大きく、駆動トランジスタはオフ状態とはならない場合がある。本発明の駆動方法にあっては、閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタがオフ状態となることを要しない。   In the driving method of the present invention, in step (b), threshold voltage cancellation processing is performed in which the potential of the second node is changed toward the potential obtained by subtracting the threshold voltage of the driving transistor from the potential of the first node. Qualitatively, in the threshold voltage canceling process, the potential difference between the first node and the second node (in other words, the potential difference between the gate electrode and the source region of the driving transistor) approaches the threshold voltage of the driving transistor. The degree depends on the time of threshold voltage cancellation processing. Therefore, for example, in a configuration in which the threshold voltage cancel processing time is sufficiently long, the potential of the second node reaches a potential obtained by subtracting the threshold voltage of the driving transistor from the potential of the first node. Then, the potential difference between the first node and the second node reaches the threshold voltage of the driving transistor, and the driving transistor is turned off. On the other hand, for example, in a case where the threshold voltage cancellation processing time has to be set short, the potential difference between the first node and the second node is larger than the threshold voltage of the driving transistor, and the driving transistor is in the off state. May not be. In the driving method of the present invention, it is not always necessary that the driving transistor is turned off as a result of the threshold voltage canceling process.

尚、工程（ｂ）において、第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させるには、前記工程（ａ）における第２ノードの電位に駆動トランジスタの閾値電圧を加えた電圧を超える電圧を電流供給部から駆動トランジスタの一方のソース／ドレイン領域に印加すればよい。   In step (b), in order to change the potential of the second node toward the potential obtained by subtracting the threshold voltage of the driving transistor from the potential of the first node while maintaining the potential of the first node, A voltage exceeding the voltage obtained by adding the threshold voltage of the driving transistor to the potential of the second node in step (a) may be applied from the current supply unit to one source / drain region of the driving transistor.

本発明の駆動方法にあっては、工程（ｄ）において、走査線からの信号により映像信号書込みトランジスタをオフ状態とする。この時期と、発光制御トランジスタ制御線からの信号により発光制御トランジスタをオン状態とする時期との先後関係は、有機ＥＬ表示装置の設計に応じて適宜設定することができる。例えば、映像信号書込みトランジスタをオフ状態とした後、直ちに、あるいは、所定の間隔を空けて、発光制御トランジスタをオン状態とする態様であってもよいし、発光制御トランジスタをオン状態とした後、映像信号書込みトランジスタをオフ状態とする態様であってもよい。尚、発光制御トランジスタをオン状態とした後、映像信号書込みトランジスタをオフ状態とする態様にあっては、発光制御トランジスタと映像信号書込みトランジスタとが共にオン状態となる期間が存在する。この期間において、駆動トランジスタの特性に応じて第２ノードの電位を上昇させる移動度補正処理の動作が行われる。尚、発光制御トランジスタをオン状態とした状態で、工程（ｃ）を行う構成とすることもできる。この構成にあっては、書込み処理において実質的に移動度補正処理が併せて行なわれる。   In the driving method of the present invention, in the step (d), the video signal writing transistor is turned off by a signal from the scanning line. The prior relationship between this time and the time when the light emission control transistor is turned on by a signal from the light emission control transistor control line can be appropriately set according to the design of the organic EL display device. For example, immediately after the video signal writing transistor is turned off, or at a predetermined interval, the light emission control transistor may be turned on, or after the light emission control transistor is turned on, A mode in which the video signal writing transistor is turned off may be employed. Note that in a mode in which the video signal write transistor is turned off after the light emission control transistor is turned on, there is a period in which both the light emission control transistor and the video signal write transistor are turned on. In this period, an operation of mobility correction processing for increasing the potential of the second node according to the characteristics of the driving transistor is performed. In addition, it can also be set as the structure which performs a process (c) in the state which turned on the light emission control transistor. In this configuration, the mobility correction process is substantially performed in the writing process.

以上に説明した各種の好ましい構成を含む本発明の有機ＥＬ表示装置、及び、本発明の駆動方法、（以下、これらを単に、本発明と略称する場合がある）において、走査回路、映像信号出力回路等の各種の回路、走査線、データ線等の各種の配線、電流供給部、有機エレクトロルミネッセンス発光部（以下、単に、発光部と呼ぶ場合がある）の構成、構造は、周知の構成、構造とすることができる。具体的には、発光部は、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。   In the organic EL display device of the present invention including the various preferable configurations described above and the driving method of the present invention (hereinafter, these may be simply referred to as the present invention), a scanning circuit and a video signal output Various circuits such as circuits, various wirings such as scanning lines and data lines, current supply units, organic electroluminescence light emitting units (hereinafter sometimes simply referred to as light emitting units), and the structure and structure are well-known configurations, It can be a structure. Specifically, the light emitting part can be composed of, for example, an anode electrode, a hole transport layer, a light emitting layer, an electron transport layer, a cathode electrode, and the like.

有機ＥＬ素子を構成する駆動回路は、５つのトランジスタと１つのコンデンサ部から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路）である。駆動回路の詳細は後述する。   The drive circuit constituting the organic EL element is a drive circuit (5Tr / 1C drive circuit) constituted by five transistors and one capacitor unit. Details of the drive circuit will be described later.

駆動回路を構成するトランジスタとして、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）を挙げることができるが、場合によっては、例えば、発光制御トランジスタや映像信号書込みトランジスタ等にｐチャネル型の薄膜トランジスタを用いることもできる。コンデンサ部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成するトランジスタ及びコンデンサ部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及びコンデンサ部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。   As a transistor included in the driver circuit, an n-channel thin film transistor (TFT) can be given. In some cases, for example, a p-channel thin film transistor can be used as a light emission control transistor, a video signal writing transistor, or the like. The capacitor portion can be composed of one electrode, the other electrode, and a dielectric layer (insulating layer) sandwiched between these electrodes. The transistor and the capacitor part constituting the driving circuit are formed in a certain plane (for example, formed on a support), and the light emitting part is formed of the transistor and the capacitor constituting the driving circuit via an interlayer insulating layer, for example. It is formed above the part. In addition, the other source / drain region of the driving transistor is connected to an anode electrode provided in the light emitting section through, for example, a contact hole. In addition, the structure which formed the transistor in the semiconductor substrate etc. may be sufficient.

本発明の有機ＥＬ表示装置にあっては、第ｍ行目の有機ＥＬ素子を構成する駆動回路において、映像信号書込みトランジスタのゲート電極は走査線ＳＣＬmに接続されており、第１ノード初期化トランジスタのゲート電極は走査線ＳＣＬm_pre_Pに接続されており、第２ノード初期化トランジスタのゲート電極は走査線ＳＣＬm_pre_Qに接続されている。即ち、背景技術において説明した第１ノード初期化トランジスタ制御回路、及び、第２ノード初期化トランジスタ制御回路を必要としない。これにより、有機ＥＬ素子を制御するための回路を削減することができる。また、本発明の有機ＥＬ表示装置にあっては、各走査線が走査される所定の長さに固定された期間は、走査線ＳＣＬm_pre_Qが走査される期間の一部と走査線ＳＣＬm_pre_Pが走査される期間の一部とが重複する。これにより、本発明の駆動方法にあっては、上記の重複期間において、第１ノード初期化トランジスタと第２ノード初期化トランジスタとが共にオン状態となり、背景技術において説明した閾値電圧キャンセル処理を行うための前処理を支障なく行うことができる。また、走査線ＳＣＬm_pre_Pが走査される期間と走査線ＳＣＬmが走査される期間とが重複しないので、前処理に引き続く各種の処理を背景技術において説明したと同様に行うことができる。従って、表示画像の品質に何ら影響を与えることがない。 In the organic EL display device of the present invention, the driver circuit including the m-th row of the organic EL element, the gate electrode of the image signal writing transistor is connected to the scan line SCL m, first node initializing The gate electrode of the transistor is connected to the scanning line SCL m_pre_P, and the gate electrode of the second node initialization transistor is connected to the scanning line SCL m_pre_Q . That is, the first node initialization transistor control circuit and the second node initialization transistor control circuit described in the background art are not required. Thereby, the circuit for controlling an organic EL element can be reduced. In the organic EL display device of the present invention, the period during which each scanning line is scanned is fixed to a part of the period during which the scanning line SCL m_pre_Q is scanned and the scanning line SCL m_pre_P. Part of the scanned period overlaps. As a result, in the driving method of the present invention, both the first node initialization transistor and the second node initialization transistor are turned on in the overlap period, and the threshold voltage canceling process described in the background art is performed. Therefore, pre-processing can be performed without hindrance. In addition, since the period during which the scanning line SCL m_pre_P is scanned and the period during which the scanning line SCL m is scanned do not overlap, various processes subsequent to the preprocessing can be performed in the same manner as described in the background art. Therefore, the quality of the display image is not affected at all.

以下、図面を参照して、実施例に基づき本発明を説明する。   Hereinafter, the present invention will be described based on examples with reference to the drawings.

実施例の有機ＥＬ表示装置は、図１に概念図を示すように、
（１）走査回路１０１、
（２）映像信号出力回路１０２、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが発光部ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えている有機ＥＬ素子１０、
（４）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（５）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、
（６）電流供給部１００、
を備えている。尚、図１においては、３×３個の有機ＥＬ素子１０を図示しているが、これは、あくまでも例示に過ぎない。 As shown in a conceptual diagram in FIG.
(1) Scan circuit 101,
(2) Video signal output circuit 102,
(3) N in the first direction, M in the second direction different from the first direction (specifically, the direction orthogonal to the first direction), a total of N × M two-dimensional An organic EL element 10 arranged in a matrix, each having a light emitting unit ELP and a drive circuit for driving the light emitting unit ELP,
(4) M scanning lines SCL connected to the scanning circuit 101 and extending in the first direction.
(5) N data lines DTL connected to the video signal output circuit 102 and extending in the second direction;
(6) current supply unit 100,
It has. In FIG. 1, 3 × 3 organic EL elements 10 are illustrated, but this is merely an example.

上述したように、各有機ＥＬ素子１０は、駆動回路、及び、発光部ＥＬＰを備えている。ここで、発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。また、走査線ＳＣＬの一端に走査回路１０１が設けられている。更には、走査回路１０１、映像信号出力回路１０２、走査線ＳＣＬ、データ線ＤＴＬ、電流供給部１００の構成、構造は、周知の構成、構造とすることができる。   As described above, each organic EL element 10 includes a drive circuit and a light emitting unit ELP. Here, the light emitting unit ELP has a known configuration and structure such as an anode electrode, a hole transport layer, a light emitting layer, an electron transport layer, and a cathode electrode. A scanning circuit 101 is provided at one end of the scanning line SCL. Furthermore, the configuration and structure of the scanning circuit 101, the video signal output circuit 102, the scanning line SCL, the data line DTL, and the current supply unit 100 can be a known configuration and structure.

駆動回路は、５つのトランジスタと１つのコンデンサ部Ｃ1から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路）である。即ち、実施例の駆動回路は、図２に示すように、（Ａ）駆動トランジスタＴDrv、（Ｂ）映像信号書込みトランジスタＴSig、（Ｃ）発光制御トランジスタＴEL_C、（Ｄ）第１ノード初期化トランジスタＴND1、（Ｅ）第２ノード初期化トランジスタＴND2、並びに、（Ｆ）一対の電極を備えたコンデンサ部Ｃ1を備えた駆動回路である。 Driving circuit is a five transistors and one of the configured drive circuit from the capacitor section C 1 (5Tr / 1C driving circuit). That is, as shown in FIG. 2, the drive circuit of the embodiment includes (A) drive transistor T Drv , (B) video signal write transistor T Sig , (C) light emission control transistor T EL — C, and (D) first node initial stage . This is a drive circuit including a transistor T ND1 , (E) a second node initialization transistor T ND2 , and (F) a capacitor unit C 1 having a pair of electrodes.

上述した駆動トランジスタＴDrv、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2は、それぞれ、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。尚、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2をｐチャネル型のＴＦＴから形成してもよい。 The driving transistor T Drv , the video signal writing transistor T Sig , the light emission control transistor T EL — C , the first node initialization transistor T ND1 , and the second node initialization transistor T ND2 are respectively a source / drain region and a channel formation. It consists of an n-channel TFT having a region and a gate electrode. Note that the video signal writing transistor T Sig , the light emission control transistor T EL — C , the first node initialization transistor T ND1 , and the second node initialization transistor T ND2 may be formed from p-channel TFTs.

図３に有機ＥＬ素子１０の一部分の模式的な一部断面図を示す。有機ＥＬ素子１０の駆動回路を構成する各トランジスタ及びコンデンサ部Ｃ1は支持体２０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路を構成するトランジスタ及びコンデンサ部Ｃ1の上方に形成されている。また、駆動トランジスタＴDrvのソース領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図３においては、駆動トランジスタＴDrvのみを図示する。駆動トランジスタＴDrv以外のトランジスタは隠れて見えない。 FIG. 3 shows a schematic partial cross-sectional view of a part of the organic EL element 10. Each transistor and capacitor part C 1 constituting the drive circuit of the organic EL element 10 are formed on the support 20, and the light emitting part ELP is, for example, the transistor and capacitor part constituting the drive circuit via the interlayer insulating layer 40. It is formed above the C 1. The source region of the drive transistor T Drv is connected to an anode electrode provided in the light emitting unit ELP through a contact hole. In FIG. 3, only the drive transistor T Drv is shown. Transistors other than the drive transistor T Drv are hidden and cannot be seen.

より具体的には、駆動トランジスタＴDrvは、ゲート電極３１、ゲート絶縁層３２、半導体層３３、半導体層３３に設けられたソース／ドレイン領域３５、及び、ソース／ドレイン領域３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、コンデンサ部Ｃ1は、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７（第２ノードＮＤ2に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、及び、コンデンサ部Ｃ1を構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴDrvの一方のソース／ドレイン領域３５は配線３８に接続され、他方のソース／ドレイン領域３５は一方の電極３７（第２ノードＮＤ2に相当する）に接続されている。駆動トランジスタＴDrv及びコンデンサ部Ｃ1等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。尚、一方の電極３７（第２ノードＮＤ2）とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。 More specifically, the drive transistor T Drv includes a gate electrode 31, a gate insulating layer 32, a semiconductor layer 33, a source / drain region 35 provided in the semiconductor layer 33, and a semiconductor layer between the source / drain regions 35. The portion 33 is constituted by the corresponding channel forming region 34. On the other hand, the capacitor portion C 1 includes the other electrode 36, a dielectric layer composed of the extending portion of the gate insulating layer 32, and one electrode 37 (corresponding to the second node ND 2 ). The gate electrode 31, part of the gate insulating layer 32, and the other electrode 36 constituting the capacitor unit C 1 are formed on the support 20. One of the source / drain regions 35 of the driving transistor T Drv is connected to the wiring 38, the other source / drain region 35 is connected to one electrode 37 (corresponding to the second node ND 2). The drive transistor T Drv, the capacitor portion C 1, and the like are covered with the interlayer insulating layer 40, and the anode electrode 51, the hole transport layer, the light emitting layer, the electron transport layer, and the cathode electrode 53 are formed on the interlayer insulating layer 40. A light emitting unit ELP is provided. In the drawing, the hole transport layer, the light emitting layer, and the electron transport layer are represented by one layer 52. A second interlayer insulating layer 54 is provided on the portion of the interlayer insulating layer 40 where the light emitting part ELP is not provided, and the transparent substrate 21 is disposed on the second interlayer insulating layer 54 and the cathode electrode 53. The light emitted from the light emitting layer passes through the substrate 21 and is emitted to the outside. One electrode 37 (second node ND 2 ) and the anode electrode 51 are connected to each other through a contact hole provided in the interlayer insulating layer 40. Further, the cathode electrode 53 is connected to the wiring 39 provided on the extending portion of the gate insulating layer 32 through the contact holes 56 and 55 provided in the second interlayer insulating layer 54 and the interlayer insulating layer 40. Yes.

以上、有機ＥＬ素子１０の構造を簡単に説明した。次いで、有機ＥＬ素子１０の駆動回路を構成するトランジスタ等の接続について説明する。   The structure of the organic EL element 10 has been briefly described above. Next, connection of transistors and the like constituting the drive circuit of the organic EL element 10 will be described.

図２に示すように、駆動トランジスタＴDrvにおいては、
（Ａ−１）一方のソース／ドレイン領域は、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に接続され、且つ、コンデンサ部Ｃ1の一方の電極に接続されており、第２ノードＮＤ2を構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部Ｃ1の他方の電極に接続されており、第１ノードＮＤ1を構成する。 As shown in FIG. 2, in the drive transistor T Drv ,
(A-1) One source / drain region is connected to the other source / drain region of the light emission control transistor T EL — C,
(A-2) The other source / drain region is connected to the anode electrode provided in the light emitting part ELP and to one electrode of the capacitor part C 1 , and constitutes the second node ND 2. ,
(A-3) The gate electrode is connected to the other source / drain region of the video signal write transistor T Sig and to the other electrode of the capacitor unit C 1 , and constitutes the first node ND 1 . .

また、映像信号書込みトランジスタにおいては、一方のソース／ドレイン領域は、データ線ＤＴＬに接続されている。   In the video signal write transistor, one source / drain region is connected to the data line DTL.

そして、発光制御トランジスタＴEL_Cにおいては、
（Ｃ−１）一方のソース／ドレイン領域は、電流供給部１００に接続されており、
（Ｃ−２）ゲート電極は、発光制御トランジスタ制御線ＣＬEL_Cに接続されている。尚、発光制御トランジスタＴEL_Cのゲート電極の接続については、後程、図４や図５を参照して改めて説明する。 In the light emission control transistor T EL_C ,
(C-1) One source / drain region is connected to the current supply unit 100,
(C-2) The gate electrode is connected to the light emission control transistor control line CL EL_C . The connection of the gate electrode of the light emission control transistor T EL — C will be described later with reference to FIG. 4 and FIG.

また、第１ノード初期化トランジスタにおいては、
（Ｄ−１）一方のソース／ドレイン領域は、第１ノード初期化電圧供給線ＰＳND1に接続されており、
（Ｄ−２）他方のソース／ドレイン領域は、第１ノードＮＤ1に接続されている。 In the first node initialization transistor,
(D-1) One source / drain region is connected to the first node initialization voltage supply line PSND1 ,
(D-2) The other source / drain region is connected to the first node ND 1 .

そして、第２ノード初期化トランジスタにおいては、
（Ｅ−１）一方のソース／ドレイン領域は、第２ノード初期化電圧供給線ＰＳND2に接続されており、
（Ｅ−２）他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されている。 In the second node initialization transistor,
(E-1) One source / drain region is connected to the second node initialization voltage supply line PS ND2 ,
(E-2) The other source / drain region is connected to the second node ND 2 .

以上、有機ＥＬ素子１０の駆動回路を構成するトランジスタ等の接続の概要を説明した。   The outline of the connection of the transistors and the like constituting the drive circuit of the organic EL element 10 has been described above.

尚、図１３を参照して説明した従来の有機ＥＬ表示装置は、有機ＥＬ素子の駆動回路において、第１ノード初期化トランジスタのゲート電極が第１ノード初期化トランジスタ制御回路に接続され、第２ノード初期化トランジスタのゲート電極が第１ノード初期化トランジスタ制御回路に接続される点が相違する他、上記で説明したと同様の構成を有する。   In the conventional organic EL display device described with reference to FIG. 13, in the organic EL element drive circuit, the gate electrode of the first node initialization transistor is connected to the first node initialization transistor control circuit. The node initialization transistor has the same configuration as described above except that the gate electrode of the node initialization transistor is connected to the first node initialization transistor control circuit.

次いで、実施例の有機ＥＬ表示装置における各有機ＥＬ素子１０の映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cの各ゲート電極の接続について説明する。 Next, each of the video signal write transistor T Sig , the first node initialization transistor T ND1 , the second node initialization transistor T ND2 , and the light emission control transistor T EL — C of each organic EL element 10 in the organic EL display device of the embodiment. Connection of the gate electrode will be described.

以下の説明において、実施例の有機ＥＬ表示装置における第ｍ番目（但し、ｍ＝１，２・・・，Ｍ）の走査線をＳＣＬmと表す。また、記載の便宜のため、第ｍ番目の発光制御トランジスタ制御線ＣＬEL_CをＣＬmと表す。後述する図６に示すように、実施例の有機ＥＬ表示装置にあっては、走査回路１０１の動作に基づき、走査線ＳＣＬ1乃至ＳＣＬMの順に、各走査線ＳＣＬは順次走査される。 In the following description, the m-th (where m = 1, 2,..., M) scanning line in the organic EL display device of the embodiment is represented as SCL m . For the convenience of description, the mth light emission control transistor control line CL EL — C is represented as CL m . As shown in FIG. 6 to be described later, in the organic EL display device of Example, based on the operation of the scanning circuit 101, the order of the scanning lines SCL 1 through SCL M, each of the scanning lines SCL are sequentially scanned.

図１に示すように、実施例の有機ＥＬ表示装置にあっては、有機ＥＬ素子１０を構成する駆動回路において、第１ノード初期化トランジスタＴND1のゲート電極は第Ｐ本分先行して走査される走査線ＳＣＬに接続されており、第２ノード初期化トランジスタＴND2のゲート電極は第Ｑ本分先行して走査される走査線ＳＣＬに接続されている。 As shown in FIG. 1, in the organic EL display device according to the embodiment, in the drive circuit constituting the organic EL element 10, the gate electrode of the first node initialization transistor T ND1 is scanned in advance by P lines. The gate electrode of the second node initialization transistor T ND2 is connected to the scanning line SCL that is scanned ahead by the Qth line.

実施例の有機ＥＬ表示装置にあっては、第ｍ番目の走査線ＳＣＬmよりも第Ｐ本分先行して走査される走査線をＳＣＬm_pre_P、該走査線ＳＣＬmよりも第Ｑ本分先行して走査される走査線をＳＣＬm_pre_Q（但し、ＰとＱは、１＜Ｐ＜Ｑ＜Ｍの関係を満たし、有機ＥＬ表示装置において所定の値）と表すとき、第ｍ行目の有機ＥＬ素子１０を構成する駆動回路において、映像信号書込みトランジスタＴSigのゲート電極は走査線ＳＣＬmに接続されており、第１ノード初期化トランジスタＴND1のゲート電極は走査線ＳＣＬm_pre_Pに接続されており、第２ノード初期化トランジスタＴND2のゲート電極は走査線ＳＣＬm_pre_Qに接続されている。 In the organic EL display device of Example, SCL scan lines than the m-th scanning line SCL m is preceded by the scanning first P duty M_pre_P, the Q duty precedes the scanning line SCL m When the scanning line to be scanned is expressed as SCL m_pre_Q (where P and Q satisfy the relationship 1 <P <Q <M and are a predetermined value in the organic EL display device), the organic EL in the m-th row In the drive circuit constituting the element 10, the gate electrode of the video signal write transistor T Sig is connected to the scanning line SCL m, and the gate electrode of the first node initialization transistor T ND1 is connected to the scanning line SCL m_pre_P. The gate electrode of the second node initialization transistor T ND2 is connected to the scanning line SCL m_pre_Q .

より具体的には、実施例の有機ＥＬ表示装置にあっては、Ｐ＝２、且つ、Ｑ＝３である。図４は、実施例の有機ＥＬ表示装置において、有機ＥＬ素子１０の駆動回路を構成する各トランジスタのゲート電極の配線を模式的に示した図である。尚、図５は、図４から主に第ｍ行目の有機ＥＬ素子１０に関係する部分を抜き出した図である。図４や図５に示すように、第ｍ行目の有機ＥＬ素子１０を構成する駆動回路において、映像信号書込みトランジスタＴSigのゲート電極は走査線ＳＣＬmに接続されている。そして、第１ノード初期化トランジスタＴND1のゲート電極は、走査線ＳＣＬmよりも第Ｐ本分（実施例においては第２本分）先行して走査される走査線ＳＣＬm_pre_Pに対応する走査線ＳＣＬm-2に接続されている。また、第２ノード初期化トランジスタＴND2のゲート電極は、走査線ＳＣＬmよりも第Ｑ本分（実施例においては第３本分）先行して走査される走査線ＳＣＬm_pre_Qに対応する走査線ＳＣＬm-3に接続されている。また、発光制御トランジスタＴEL_Cのゲート電極は、第ｍ番目の発光制御トランジスタ制御線ＣＬEL_CであるＣＬmに接続されている。 More specifically, in the organic EL display device of the embodiment, P = 2 and Q = 3. FIG. 4 is a diagram schematically showing the wiring of the gate electrode of each transistor constituting the drive circuit of the organic EL element 10 in the organic EL display device of the example. FIG. 5 is a diagram obtained by extracting a part mainly related to the organic EL element 10 in the m-th row from FIG. As shown in FIG. 4 and FIG. 5, in the drive circuit constituting the organic EL element 10 in the m-th row, the gate electrode of the video signal write transistor T Sig is connected to the scanning line SCL m . The gate electrode of the first node initialization transistor T ND1 is a scan line corresponding to the scan line SCL m_pre_P that is scanned ahead of the scan line SCL m by the P-th (second in the embodiment). Connected to SCL m-2 . The gate electrode of the second node initializing transistor T ND2 are scanning lines corresponding to the scanning line SCL M_pre_Q preceding to be scanned (the third duty in the embodiment) the Q duty than the scanning line SCL m Connected to SCL m-3 . The gate electrode of the light emission control transistor T EL_C is connected to CL m which is the mth light emission control transistor control line CL EL_C .

上述したように、実施例の有機ＥＬ表示装置にあっては、走査線ＳＣＬ1乃至ＳＣＬMの順に各走査線ＳＣＬは順次走査される。従って、Ｐ＝２、且つ、Ｑ＝３であるとき、第１行目の有機ＥＬ素子１０を構成する駆動回路においては、第Ｑ本分先行して走査される走査線ＳＣＬm_pre_Qは走査線ＳＣＬM-2であり、第Ｐ本分先行して走査される走査線ＳＣＬm_pre_Pは走査線ＳＣＬM-1である。図４に示す配線Ｃは図示せぬ走査線ＳＣＬM-2に接続され、配線Ｅは走査線ＳＣＬM-1に接続されている。同様に、図示せぬ第３行目の有機ＥＬ素子１０を構成する駆動回路における配線Ａは走査線ＳＣＬMに接続されている。第２行目の有機ＥＬ素子１０を構成する駆動回路における配線Ｂは、走査線ＳＣＬM-1に接続され、配線Ｄは、走査線ＳＣＬMに接続されている。尚、画像表示に寄与しないダミーの走査線を走査線ＳＣＬ1の前段（例えば、走査線ＳＣＬ0，ＳＣＬ-1，ＳＣＬ-2等）に形成しておき、これらのダミーの走査線を含めて順次走査し、走査線ＳＣＬm_pre_PやＳＣＬm_pre_Qがこれらのダミーの走査線に対応する構成とすることもできる。 As described above, in the organic EL display device of the embodiment, each scanning line SCL in the order of the scanning lines SCL 1 through SCL M is sequentially scanned. Therefore, when P = 2 and Q = 3, the scanning line SCL m_pre_Q scanned in advance by the Q-th line is the scanning line SCL in the driving circuit constituting the organic EL element 10 in the first row. The scanning line SCL m_pre_P that is M-2 and is scanned ahead of the Pth line is the scanning line SCL M-1 . The wiring C shown in FIG. 4 is connected to the scanning line SCL M-2 (not shown), and the wiring E is connected to the scanning line SCL M-1 . Similarly, the wiring A in the driving circuit of the organic EL device 10 of the third line (not shown) is connected to the scanning line SCL M. The wiring B in the drive circuit constituting the organic EL element 10 in the second row is connected to the scanning line SCL M-1 , and the wiring D is connected to the scanning line SCL M. It should be noted that dummy scanning lines that do not contribute to image display are formed in the preceding stage of the scanning line SCL 1 (for example, scanning lines SCL 0 , SCL −1 , SCL -2, etc.) and include these dummy scanning lines. The scanning lines SCL m_pre_P and SCL m_pre_Q may correspond to these dummy scanning lines by sequentially scanning.

以上、実施例の有機ＥＬ表示装置における各有機ＥＬ素子１０の映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cの各ゲート電極の接続について説明した。次いで、走査線ＳＣＬにおける信号、及び、発光制御トランジスタ制御線ＣＬEL_Cにおける信号について説明する。 As described above, each of the video signal write transistor T Sig , the first node initialization transistor T ND1 , the second node initialization transistor T ND2 , and the light emission control transistor T EL — C of each organic EL element 10 in the organic EL display device of the embodiment. The connection of the gate electrode has been described. Next, a signal on the scanning line SCL and a signal on the light emission control transistor control line CL EL_C will be described.

図６は、実施例の有機ＥＬ表示装置の走査線ＳＣＬと発光制御トランジスタ制御線ＣＬEL_Cにおける信号の模式的なタイミングチャートである。図６に示すように、或るフレーム、例えば、第Ｕ番目のフレームは、期間Ｔ1〜期間ＴMで形成される。期間Ｔ1を含む図６に示す各期間の長さは、所謂水平走査期間（１Ｈ）である。期間Ｔ1前の状態は前フレーム（即ち、第（Ｕ−１）番目のフレーム）の形成中の状態であり、第（Ｕ−１）番目のフレームにおける期間ＴM以前の状態である。同様に期間ＴM後の状態は、後フレーム（即ち、第（Ｕ＋１）番目のフレーム）の形成中の状態である。尚、図６においては、便宜のため、第（Ｕ−１）番目、第（Ｕ＋１）番目のフレームにおける各期間の表記を省略した。他の図面においても同様である。 FIG. 6 is a schematic timing chart of signals on the scanning line SCL and the light emission control transistor control line CL EL_C of the organic EL display device of the embodiment. As shown in FIG. 6, a certain frame, for example, the U-th frame is formed in a period T 1 to a period T M. The length of each period shown in FIG. 6 including the period T 1 is a so-called horizontal scanning period (1H). The state before the period T 1 is a state in which the previous frame (that is, the (U−1) th frame) is being formed, and is the state before the period T M in the (U−1) th frame. Similarly, the state after the period T M is a state in which the rear frame (that is, the (U + 1) th frame) is being formed. In FIG. 6, the notation of each period in the (U−1) th and (U + 1) th frames is omitted for convenience. The same applies to other drawings.

実施例の有機エレクトロルミネッセンス表示装置にあっては、走査回路１０１の動作に基づき各走査線ＳＣＬは順次走査される。そして、各走査線ＳＣＬが走査される所定の長さに固定された期間は、走査線ＳＣＬm_pre_Qが走査される期間の一部と走査線ＳＣＬm_pre_Pが走査される期間の一部とが重複し、且つ、走査線ＳＣＬm_pre_Pが走査される期間と走査線ＳＣＬmが走査される期間とが重複しない条件を満たしている。以下、図６を参照して詳しく説明する。 In the organic electroluminescence display device according to the embodiment, each scanning line SCL is sequentially scanned based on the operation of the scanning circuit 101. The period during which each scanning line SCL is fixed to a predetermined length to be scanned, and a part of the period in which part the scanning line SCL M_pre_P period the scanning line SCL M_pre_Q is scanned is scanned is duplicated In addition, the period in which the scanning line SCL m_pre_P is scanned and the period in which the scanning line SCL m is scanned do not overlap. Hereinafter, this will be described in detail with reference to FIG.

実施例の有機ＥＬ表示装置にあっては、各走査線ＳＣＬに印加される走査パルスの固定された長さを、所謂水平走査期間（１Ｈ）の略１．５倍の長さとした。より具体的には、図６に示すように、走査線ＳＣＬmに印加される走査パルスは、期間Ｔmの始期よりも水平走査期間（１Ｈ）の略半分先行して立ち上がり、期間Ｔmの終期で立ち下がる。他の走査線ＳＣＬについても同様に、走査パルスは本来の期間よりも水平走査期間（１Ｈ）の略半分先行して立ち上がる。 In the organic EL display device of the example, the fixed length of the scanning pulse applied to each scanning line SCL was set to about 1.5 times the so-called horizontal scanning period (1H). More specifically, as shown in FIG. 6, a scan pulse applied to the scan line SCL m rises to approximately half the previous horizontal scanning period than the beginning of the period T m (IH), the period T m Fall at the end. Similarly for the other scanning lines SCL, the scanning pulse rises approximately half of the horizontal scanning period (1H) before the original period.

これにより、図６に示すように、走査線ＳＣＬm_pre_Q（実施例においては走査線ＳＣＬm-3）が走査される期間の一部と走査線ＳＣＬm_pre_P（実施例においては走査線ＳＣＬm-2）が走査される期間の一部とが重複する。また、走査パルスが先行して立ち上がる期間の長さは水平走査期間（１Ｈ）未満であるから、走査線ＳＣＬm_pre_P（実施例においては走査線ＳＣＬm-2）が走査される期間と走査線ＳＣＬmが走査される期間とは重複しない。 Thus, as shown in FIG. 6, in some the scanning line SCL M_pre_P (Example period is scanned (scanning line SCL m-3 in the embodiment) scanning lines SCL M_pre_Q scanning line SCL m-2 ) Overlaps a part of the scanning period. Further, since the length of the period when the scanning pulse rises in advance is less than the horizontal scanning period (1H), the scanning line SCL m_pre_P (scanning line SCL m-2 in the embodiment) and the scanning line SCL are scanned. It does not overlap with the period during which m is scanned.

尚、走査パルスの立ち上がりが、水平走査期間（１Ｈ）以上先行して立ち上がる構成とすることもできる。例えば、走査パルスの立ち上がりが、水平走査期間（１Ｈ）の２倍先行して立ち上がる構成とすることもできる。但し、その場合には、走査線ＳＣＬm-2が走査される期間と走査線ＳＣＬmが走査される期間とが重複し、上記の条件を満たさない。従って、上述した条件、即ち、走査線ＳＣＬm_pre_Qが走査される期間の一部と走査線ＳＣＬm_pre_Pが走査される期間の一部とが重複し、且つ、走査線ＳＣＬm_pre_Pが走査される期間と走査線ＳＣＬmが走査される期間とが重複しない条件を満たすＰ、Ｑを、改めて選択する必要がある。 It is also possible to adopt a configuration in which the rising edge of the scanning pulse rises ahead of the horizontal scanning period (1H). For example, a configuration may be adopted in which the rising edge of the scanning pulse rises twice before the horizontal scanning period (1H). However, in that case, the period during which the scanning line SCL m-2 is scanned and the period during which the scanning line SCL m is scanned overlap, and the above condition is not satisfied. Therefore, the above-described conditions, i.e., a part of the period in which the scanning line SCL M_pre_Q is scanned and a portion of the period in which the scanning line SCL M_pre_P is scanned is duplicated, and a period in which the scanning line SCL M_pre_P is scanned It is necessary to newly select P and Q that satisfy the condition that the scanning line SCL m is not overlapped with the scanning period.

また、図６に示すように、発光制御トランジスタ制御線ＣＬEL_Cには、所定の波形の信号が印加される。発光制御トランジスタ制御線ＣＬm-1における信号の波形と、発光制御トランジスタ制御線ＣＬm1における信号の波形とは、立ち上がり／立ち下がりが水平走査期間（１Ｈ）ずれている点を除く他、同様の形状である。尚、発光制御トランジスタ制御線ＣＬEL_Cの信号の変化の詳細は、後述する有機ＥＬ素子１０の動作の説明において述べる。 Further, as shown in FIG. 6, a signal having a predetermined waveform is applied to the light emission control transistor control line CL EL_C . The waveform of the signal in the light emission control transistor control line CL m-1 and the waveform of the signal in the light emission control transistor control line CL m1 are the same except that the rise / fall is shifted by the horizontal scanning period (1H). Shape. The details of the change in the signal of the light emission control transistor control line CL EL — C will be described in the description of the operation of the organic EL element 10 described later.

以上、走査線ＳＣＬにおける信号、及び、発光制御トランジスタ制御線ＣＬEL_Cにおける信号について説明した。次いで、図６に示す信号と、各行における有機ＥＬ素子１０の駆動回路を構成する各トランジスタのオン／オフ状態との関係について、概要を簡単に説明する。 The signals on the scanning line SCL and the signals on the light emission control transistor control line CL EL_C have been described above. Next, the outline of the relationship between the signals shown in FIG. 6 and the on / off states of the transistors constituting the drive circuit of the organic EL element 10 in each row will be briefly described.

上述したように、実施例においては、有機ＥＬ素子１０の駆動回路を構成する駆動トランジスタＴDrv、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2は、ｎチャネル型のＴＦＴから成る。従って、ゲート電極がハイレベルであればトランジスタはオン状態となる。また、ゲート電極がローレベルであればトランジスタはオフ状態となる。従って、各トランジスタのオン／オフ状態の変化は、各トランジスタのゲート電極の信号の形状に倣う。 As described above, in the embodiment, the drive transistor T Drv , the video signal write transistor T Sig , the light emission control transistor T EL — C , the first node initialization transistor T ND1 , and the first transistor constituting the drive circuit of the organic EL element 10 The two-node initialization transistor T ND2 is composed of an n-channel TFT. Therefore, if the gate electrode is at a high level, the transistor is turned on. If the gate electrode is at a low level, the transistor is turned off. Therefore, the change in the on / off state of each transistor follows the signal shape of the gate electrode of each transistor.

図７は、図４に示す有機ＥＬ素子１０の駆動回路を構成する各トランジスタのゲート電極の配線と、図６に示す走査線ＳＣＬと発光制御トランジスタ制御線ＣＬEL_Cにおける信号の模式的なタイミングチャートに基づき、有機ＥＬ素子１０の駆動回路を構成する各トランジスタのオン／オフ状態を模式的に示した図である。図７においては、第（ｍ−３）行目乃至第ｍ行目の有機ＥＬ素子１０の駆動回路を構成する映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオン／オフ状態を示した。 7 is a schematic timing chart of signals on the gate electrode wiring of each transistor constituting the drive circuit of the organic EL element 10 shown in FIG. 4, and signals on the scanning line SCL and the light emission control transistor control line CL EL_C shown in FIG. FIG. 6 is a diagram schematically showing an on / off state of each transistor constituting the driving circuit of the organic EL element 10 based on FIG. In FIG. 7, the video signal write transistor T Sig , the first node initialization transistor T ND1 , and the second node initialization that constitute the drive circuit of the organic EL elements 10 in the (m−3) th to m-th rows. The on / off states of the transistor T ND2 and the light emission control transistor T EL — C are shown.

以上、図６に示す信号と、各行における有機ＥＬ素子１０の駆動回路を構成する各トランジスタのオン／オフ状態との関係について簡単に説明した。   Heretofore, the relationship between the signals shown in FIG. 6 and the on / off states of the transistors constituting the drive circuit of the organic EL element 10 in each row has been briefly described.

次いで、実施例の発光部ＥＬＰの駆動方法を説明する。   Next, a driving method of the light emitting unit ELP of the embodiment will be described.

有機ＥＬ表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成されているが、以下の説明において、１つの画素は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素）から構成されているとする。また、各画素を構成する有機ＥＬ素子１０は、上述したように線順次駆動され、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・Ｍ）に配列された（Ｎ／３）個の画素、より具体的には、Ｎ個の副画素のそれぞれを構成する有機ＥＬ素子１０が同時に駆動される。換言すれば、１つの行を構成する各有機ＥＬ素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書込み処理と呼ぶ場合がある）であってもよいし、各画素毎に順次映像信号を書き込む処理（以下、単に、順次書込み処理と呼ぶ場合がある）であってもよい。いずれの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。   The organic EL display device is composed of (N / 3) × M pixels arranged in a two-dimensional matrix. In the following description, one pixel has three sub-pixels (light emitting red). It is assumed that it is composed of a red light emitting subpixel, a green light emitting subpixel that emits green light, and a blue light emitting subpixel that emits blue light. The organic EL elements 10 constituting each pixel are line-sequentially driven as described above, and the display frame rate is FR (times / second). That is, (N / 3) pixels arranged in the m-th row (where m = 1, 2, 3... M), more specifically, each of N sub-pixels. The organic EL element 10 is driven simultaneously. In other words, in each organic EL element 10 constituting one row, the light emission / non-light emission timing is controlled in units of rows to which they belong. The process of writing a video signal for each pixel constituting one row may be a process of writing a video signal for all the pixels simultaneously (hereinafter, simply referred to as a simultaneous writing process), A process of sequentially writing video signals for each pixel (hereinafter sometimes simply referred to as a sequential writing process) may be used. Which writing process is used may be appropriately selected according to the configuration of the drive circuit.

ここで、原則として、第ｍ行目、第ｎ列（但し、ｎ＝１，２，３・・・Ｎ）に位置する有機ＥＬ素子１０に関する駆動、動作を説明するが、係る有機ＥＬ素子１０を、以下、第（ｎ，ｍ）番目の有機ＥＬ素子１０あるいは第（ｎ，ｍ）番目の副画素と呼ぶ。そして、第ｍ行目に配列された各有機ＥＬ素子１０の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。   Here, in principle, the driving and operation of the organic EL element 10 located in the m-th row and the n-th column (where n = 1, 2, 3,... N) will be described. Is hereinafter referred to as the (n, m) th organic EL element 10 or the (n, m) th subpixel. Various processes (threshold voltage canceling process, writing process, mobility described later) are performed before the horizontal scanning period (m-th horizontal scanning period) of each organic EL element 10 arranged in the m-th row ends. Correction processing) is performed.

そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部ＥＬＰを発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部ＥＬＰを発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部ＥＬＰを発光させてもよい。この所定の期間は、有機ＥＬ表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部ＥＬＰを発光させるものとする。そして、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部ＥＬＰの発光は、第（ｍ＋ｍ’）行目に配列された各有機ＥＬ素子１０の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、有機ＥＬ表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部ＥＬＰの発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各有機ＥＬ素子１０を構成する発光部ＥＬＰは、非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（有機ＥＬ素子１０）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。   And after all the various processes mentioned above are complete | finished, the light emission part ELP which comprises each organic EL element 10 arranged in the mth line is light-emitted. Note that the light emitting unit ELP may emit light immediately after the above-described various processes are completed, or the light emitting unit ELP emits light after a predetermined period (for example, a horizontal scanning period of a predetermined number of rows) has elapsed. You may let them. This predetermined period can be appropriately set according to the specification of the organic EL display device, the configuration of the drive circuit, and the like. In the following description, for convenience of explanation, it is assumed that the light emitting unit ELP emits light immediately after the completion of various processes. And the light emission of the light emission part ELP which comprises each organic EL element 10 arranged in the m-th row continues until just before the start of the horizontal scanning period of each organic EL element 10 arranged in the (m + m ′)-th row. Is done. Here, “m ′” is determined by the design specification of the organic EL display device. That is, the light emission of the light emitting units ELP constituting the organic EL elements 10 arranged in the mth row of a certain display frame is continued until the (m + m′−1) th horizontal scanning period. On the other hand, from the beginning of the (m + m ′) th horizontal scanning period to the mth horizontal scanning period in the next display frame until the writing process and the mobility correction process are completed, they are arranged in the mth row. The light emitting part ELP constituting each organic EL element 10 maintains a non-light emitting state. By providing the above-described non-light emitting period (hereinafter, simply referred to as a non-light emitting period), the afterimage blur caused by the active matrix driving can be reduced, and the moving image quality can be further improved. However, the light emission state / non-light emission state of each sub-pixel (organic EL element 10) is not limited to the state described above. The time length of the horizontal scanning period is a time length of less than (1 / FR) × (1 / M) seconds. When the value of (m + m ′) exceeds M, the excess horizontal scanning period is processed in the next display frame.

１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源部に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。   In two source / drain regions of one transistor, the term “one source / drain region” may be used to mean a source / drain region on the side connected to the power supply portion. Further, the transistor being in an on state means a state in which a channel is formed between the source / drain regions. It does not matter whether current flows from one source / drain region of the transistor to the other source / drain region. On the other hand, the transistor being in an off state means a state in which no channel is formed between the source / drain regions. In addition, the source / drain region of a certain transistor is connected to the source / drain region of another transistor means that the source / drain region of a certain transistor and the source / drain region of another transistor occupy the same region. The form is included. Furthermore, the source / drain regions can be composed not only of conductive materials such as polysilicon or amorphous silicon containing impurities, but also metals, alloys, conductive particles, their laminated structures, organic materials (conductive Polymer). In the timing chart used in the following description, the length of the horizontal axis (time length) indicating each period is a schematic one and does not indicate the ratio of the time length of each period.

図８の（Ａ）に、第（ｎ，ｍ）番目の有機ＥＬ素子１０における映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、発光制御トランジスタＴEL_Cの各ゲート電極の信号を模式的に示す。図８の（Ａ）に示すように、映像信号書込みトランジスタＴSigのゲート電極には、図６に示す走査線ＳＣＬmの信号が印加され、第１ノード初期化トランジスタＴND1のゲート電極には、図６に示す走査線ＳＣＬm-2の信号が印加され、第２ノード初期化トランジスタＴND2のゲート電極には、走査線ＳＣＬm-3の信号が印加される。上述したように、各トランジスタのオン／オフ状態の変化は、各トランジスタのゲート電極の信号の形状に倣う。図８の（Ｂ）に、有機ＥＬ素子１０における映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、発光制御トランジスタＴEL_Cのオン／オフ状態を示す。 FIG. 8A shows a video signal write transistor T Sig , a first node initialization transistor T ND1 , a second node initialization transistor T ND2 , and a light emission control transistor T in the (n, m) th organic EL element 10. A signal of each gate electrode of EL_C is schematically shown. As shown in FIG. 8A, the signal of the scanning line SCL m shown in FIG. 6 is applied to the gate electrode of the video signal write transistor T Sig , and the gate electrode of the first node initialization transistor T ND1 The signal of the scanning line SCL m-2 shown in FIG. 6 is applied, and the signal of the scanning line SCL m-3 is applied to the gate electrode of the second node initialization transistor TND2 . As described above, the change in the on / off state of each transistor follows the signal shape of the gate electrode of each transistor. FIG. 8B shows on / off states of the video signal write transistor T Sig , the first node initialization transistor T ND1 , the second node initialization transistor T ND2 , and the light emission control transistor T EL — C in the organic EL element 10. .

図９に、図８の（Ｂ）に示す映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、発光制御トランジスタＴEL_Cのオン／オフ状態のタイミングチャートと、有機ＥＬ素子１０を構成する駆動回路における第１ノードＮＤ1の電位と、第２ノードＮＤ2の電位とを合わせて示した。即ち、図９は、第（ｎ，ｍ）番目の有機ＥＬ素子１０の駆動のタイミングチャートの模式図である。 FIG. 9 is a timing chart of the on / off states of the video signal writing transistor T Sig , the first node initialization transistor T ND1 , the second node initialization transistor T ND2 , and the light emission control transistor T EL_C shown in FIG. In addition, the potential of the first node ND 1 and the potential of the second node ND 2 in the drive circuit constituting the organic EL element 10 are shown together. That is, FIG. 9 is a schematic diagram of a driving timing chart of the (n, m) th organic EL element 10.

実施例の駆動方法においては、
（ａ）第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が、駆動トランジスタＴDrvの閾値電圧Ｖthを越え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が、発光部ＥＬＰの閾値電圧Ｖth-ELを越えないように、走査線ＳＣＬm_pre_Pからの信号によりオン状態とされた第１ノード初期化トランジスタＴND1を介して、第１ノード初期化電圧供給線ＰＳND1から第１ノードＮＤ1に第１ノード初期化電圧を印加し、走査線ＳＣＬm_pre_Qからの信号によりオン状態とされた第２ノード初期化トランジスタＴND2を介して、第２ノード初期化電圧供給線ＰＳND2から第２ノードＮＤ2に第２ノード初期化電圧を印加する前処理を行い、次いで、
（ｂ）走査線ＳＣＬm_pre_Pからの信号によりオン状態を維持した第１ノード初期化トランジスタＴND1を介して、第１ノード初期化電圧供給線ＰＳND1から第１ノードＮＤ1に第１ノード初期化電圧を印加した状態で、発光制御トランジスタ制御線ＣＬmからの信号によりオン状態とされた発光制御トランジスタＴEL_Cを介して駆動トランジスタＴDrvの一方のソース／ドレイン領域を電流供給部１００と導通させ、以て、第１ノードＮＤ1の電位を保った状態で、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位を変化させる閾値電圧キャンセル処理を行い、その後、
（ｃ）走査線ＳＣＬmからの信号によりオン状態とされた映像信号書込みトランジスタＴSigを介して、データ線ＤＴＬから映像信号を第１ノードＮＤ1に印加する書込み処理を行い、次いで、
（ｄ）走査線ＳＣＬmからの信号により映像信号書込みトランジスタＴSigをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、電流供給部１００から、発光制御トランジスタ制御線ＣＬmからの信号によりオン状態とされた発光制御トランジスタＴEL_Cと駆動トランジスタＴDrvとを介して、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流すことにより、発光部ＥＬＰを駆動する。 In the driving method of the embodiment,
(A) The potential difference between the first node ND 1 and the second node ND 2 exceeds the threshold voltage V th of the driving transistor T Drv , and the cathode electrode provided in the second node ND 2 and the light emitting unit ELP The first node initialization transistor T ND1 that is turned on by a signal from the scanning line SCL m_pre_P is used so that the potential difference between the first and second transistors does not exceed the threshold voltage V th-EL of the light emitting unit ELP. a first node initialization voltage is applied from node initialization voltage supply line PS ND1 to the first node ND 1, via the second node initializing transistor T ND2 which is turned on by a signal from the scanning line SCL m_pre_Q, A pre-processing for applying a second node initialization voltage from the second node initialization voltage supply line PS ND2 to the second node ND 2 is performed.
(B) First node initialization from the first node initialization voltage supply line PS ND1 to the first node ND 1 through the first node initialization transistor T ND1 that is kept on by the signal from the scanning line SCL m_pre_P while applying a voltage, to conduct one of the source / drain regions of the driving transistor T Drv through the light emission control transistor T EL - C which is turned on and the current supply unit 100 by a signal from the light emission controlling transistor control line CL m Thus, in the state where the potential of the first node ND 1 is maintained, the potential of the second node ND 2 is increased toward the potential obtained by subtracting the threshold voltage V th of the driving transistor T Drv from the potential of the first node ND 1. Perform the threshold voltage cancellation process to change, then
(C) A writing process for applying a video signal from the data line DTL to the first node ND 1 through the video signal writing transistor T Sig turned on by a signal from the scanning line SCL m is performed.
(D) The video signal write transistor T Sig is turned off by a signal from the scanning line SCL m to bring the first node ND 1 into a floating state, and the signal from the light emission control transistor control line CL m from the current supply unit 100. A current corresponding to the value of the potential difference between the first node ND 1 and the second node ND 2 is caused to flow to the light emitting unit ELP via the light emission control transistor T EL_C and the drive transistor T Drv that are turned on by Thus, the light emitting unit ELP is driven.

上述したように、５Ｔｒ／１Ｃ駆動回路の等価回路図を図２に示し、有機ＥＬ表示装置の概念図を図１に示し、駆動のタイミングチャートを模式的に図９に示した。また、有機ＥＬ素子１０の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に図１０の（Ａ）〜（Ｅ）及び図１１の（Ａ）〜（Ｆ）に示した。これらの図を参照して、以下、上述した工程（ａ）乃至（ｄ）を詳細に説明する。   As described above, an equivalent circuit diagram of the 5Tr / 1C driving circuit is shown in FIG. 2, a conceptual diagram of the organic EL display device is shown in FIG. 1, and a driving timing chart is schematically shown in FIG. Moreover, the on / off states of the respective transistors constituting the drive circuit of the organic EL element 10 are schematically shown in FIGS. 10A to 10E and FIGS. 11A to 11F. Hereinafter, the steps (a) to (d) described above will be described in detail with reference to these drawings.

尚、背景技術において、図１４、図１５の（Ａ）〜（Ｄ）、及び、図１６の（Ａ）〜（Ｅ）を参照して概略を説明した従来の５Ｔｒ／１Ｃ駆動回路における動作は、実施例の動作に対し、以下の点が相違する。   In the background art, the operation of the conventional 5Tr / 1C driving circuit schematically described with reference to FIGS. 14 and 15A to 15D and FIGS. 16A to 16E is as follows. The following points are different from the operation of the embodiment.

従来の５Ｔｒ／１Ｃ駆動回路における動作では、図１４に示すように［期間−ＴＰ（５）1］の始期において、第１ノード初期化トランジスタＴND1と第２ノード初期化トランジスタＴND2とがオン状態となるのに対し、実施例の動作では、図９に示すように［期間−ＴＰ（５）1A］〜［期間−ＴＰ（５）1B］において、第２ノード初期化トランジスタＴND2がオン状態となった後に、第１ノード初期化トランジスタＴND1がオン状態となる。 In the operation of the conventional 5Tr / 1C driving circuit, as shown in FIG. 14, the first node initialization transistor T ND1 and the second node initialization transistor T ND2 are turned on at the beginning of [Period-TP (5) 1 ]. On the other hand, in the operation of the embodiment, as shown in FIG. 9, the second node initialization transistor T ND2 is turned on during [period-TP (5) 1A ] to [period-TP (5) 1B ] as shown in FIG. After entering the state, the first node initialization transistor T ND1 is turned on.

また、実施例の動作では、走査パルスが先行して立ち上がるため、図９に示すように、［期間−ＴＰ（５）5A］において前段の映像信号が書き込まれ、次いで、［期間−ＴＰ（５）5B］において本来の映像信号が書き込まれる。一方、従来の５Ｔｒ／１Ｃ駆動回路における動作では、図９に示す［期間−ＴＰ（５）1A］に対応する期間はないので、前段の映像信号が書き込まれることがない。 Further, in the operation of the embodiment, since the scan pulse rises prior, as shown in FIG. 9, the previous stage of the video signal in the period -TP (5) 5A] it is written, then [Period -TP (5 ) The original video signal is written in [ 5B ]. On the other hand, in the operation of the conventional 5Tr / 1C driving circuit, since there is no period corresponding to [Period-TP (5) 1A ] shown in FIG. 9, the previous stage video signal is not written.

上記の相違を除く他、従来の５Ｔｒ／１Ｃ駆動回路における動作は、実質的に実施例と同様である。従来の５Ｔｒ／１Ｃ駆動回路におけるタイミングチャートである図１４に示す各期間は、図９に示す各期間に概ね対応する。   Except for the above differences, the operation of the conventional 5Tr / 1C driving circuit is substantially the same as the embodiment. Each period shown in FIG. 14 which is a timing chart in the conventional 5Tr / 1C driving circuit substantially corresponds to each period shown in FIG.

上述したように、実施例の有機ＥＬ表示装置を構成する５Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2の５つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。 As described above, the 5Tr / 1C drive circuit constituting the organic EL display device of the embodiment includes the video signal write transistor T Sig , the drive transistor T Drv , the light emission control transistor T EL_C , the first node initialization transistor T ND1 , The two-node initialization transistor T ND2 includes five transistors, and further includes one capacitor unit C 1 .

［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの一方のソース／ドレイン領域は、電流供給部１００（電圧ＶCC）に接続され、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域は、駆動トランジスタＴDrvの一方のソース／ドレイン領域に接続されている。また、発光制御トランジスタＴEL_Cのオン状態／オフ状態は、発光制御トランジスタＴEL_Cのゲート電極に接続された発光制御トランジスタ制御線ＣＬEL_Cによって制御される。尚、電流供給部１００は、有機ＥＬ素子１０の発光部ＥＬＰに電流を供給し、発光部ＥＬＰの発光を制御するために設けられている。また、発光制御トランジスタ制御線ＣＬEL_Cは、発光制御トランジスタ制御回路１０３に接続されている。 [Light emission control transistor T EL_C ]
One source / drain region of the light emission control transistor T EL - C is connected to the current supply unit 100 (voltage V CC), the other source / drain region of the light emission control transistor T EL - C, one of the source of the driving transistor T Drv / Connected to the drain region. The on state / off state of the emission control transistor T EL - C is controlled by being connected to the gate electrode of the light emission control transistor T EL - C emission control transistor control line CL EL - C. The current supply unit 100 is provided to supply current to the light emitting unit ELP of the organic EL element 10 and to control light emission of the light emitting unit ELP. Further, the light emission control transistor control line CL EL_C is connected to the light emission control transistor control circuit 103.

［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの一方のソース／ドレイン領域は、上述のとおり、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域に接続されている。即ち、駆動トランジスタＴDrvの一方のソース／ドレイン領域は、発光制御トランジスタＴEL_Cを介して、電流供給部１００に接続されている。一方、駆動トランジスタＴDrvの他方のソース／ドレイン領域は、
（１）発光部ＥＬＰのアノード電極、
（２）第２ノード初期化トランジスタＴND2の他方のソース／ドレイン領域、及び、
（３）コンデンサ部Ｃ1の一方の電極、
に接続されており、第２ノードＮＤ2を構成する。また、駆動トランジスタＴDrvのゲート電極は、
（１）映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域、
（２）第１ノード初期化トランジスタＴND1の他方のソース／ドレイン領域、及び、
（３）コンデンサ部Ｃ1の他方の電極、
に接続されており、第１ノードＮＤ1を構成する。 [Drive transistor T Drv ]
As described above, one source / drain region of the drive transistor T Drv is connected to the other source / drain region of the light emission control transistor T EL — C. That is, one source / drain region of the drive transistor T Drv is connected to the current supply unit 100 via the light emission control transistor T EL — C. On the other hand, the other source / drain region of the drive transistor T Drv is
(1) Anode electrode of light emitting unit ELP,
(2) the other source / drain region of the second node initialization transistor T ND2 , and
(3) One electrode of the capacitor part C 1
To the second node ND 2 . The gate electrode of the drive transistor T Drv is
(1) The other source / drain region of the video signal write transistor T Sig ,
(2) the other source / drain region of the first node initialization transistor TND1 , and
(3) The other electrode of the capacitor part C 1 ,
And constitutes the first node ND 1 .

ここで、駆動トランジスタＴDrvは、有機ＥＬ素子１０の発光状態においては、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。有機ＥＬ素子１０の発光状態においては、駆動トランジスタＴDrvの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴDrvの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ ：実効的な移動度
Ｌ ：チャネル長
Ｗ ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。 Here, the drive transistor T Drv is driven so that the drain current I ds flows according to the following formula (1) in the light emitting state of the organic EL element 10. In the light emitting state of the organic EL element 10, one source / drain region of the drive transistor T Drv functions as a drain region, and the other source / drain region functions as a source region. For convenience of description, in the following description, one source / drain region of the drive transistor T Drv may be simply referred to as a drain region, and the other source / drain region may be simply referred to as a source region. still,
μ: effective mobility L: channel length W: channel width V gs : potential difference between gate electrode and source region V th : threshold voltage C ox : (relative permittivity of gate insulating layer) x (vacuum dielectric) Rate) / (thickness of gate insulating layer)
k≡ (1/2) ・ (W / L) ・ C ox
And

Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2 （１） I ds = k · μ · (V gs −V th ) 2 (1)

このドレイン電流Ｉdsが有機ＥＬ素子１０の発光部ＥＬＰを流れることで、有機ＥＬ素子１０の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、有機ＥＬ素子１０の発光部ＥＬＰにおける発光状態（輝度）が制御される。 When the drain current I ds flows through the light emitting part ELP of the organic EL element 10, the light emitting part ELP of the organic EL element 10 emits light. Furthermore, the light emission state (luminance) in the light emitting part ELP of the organic EL element 10 is controlled by the magnitude of the value of the drain current I ds .

［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのゲート電極に接続されている。一方、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されている。そして、映像信号出力回路１０２からデータ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigが、一方のソース／ドレイン領域に供給される。尚、データ線ＤＴＬを介して、ＶSig以外の種々の信号・電圧（プリチャージ駆動のための信号や各種の基準電圧等）が、一方のソース／ドレイン領域に供給されてもよい。また、映像信号書込みトランジスタＴSigのオン状態／オフ状態は、映像信号書込みトランジスタＴSigのゲート電極に接続された走査線ＳＣＬ（ＳＣＬm）によって制御される。 [Video signal writing transistor T Sig ]
The other source / drain region of the video signal write transistor T Sig is connected to the gate electrode of the drive transistor T Drv as described above. On the other hand, one source / drain region of the video signal write transistor T Sig is connected to the data line DTL. Then, the video signal V Sig for controlling the luminance in the light emitting unit ELP is supplied from the video signal output circuit 102 to one of the source / drain regions via the data line DTL. Note that various signals / voltages (signals for precharge driving, various reference voltages, etc.) other than V Sig may be supplied to one source / drain region via the data line DTL. The on state / off state of the image signal writing transistor T Sig is controlled by a scanning line SCL connected to the gate electrode of the image signal writing transistor T Sig (SCL m).

［第１ノード初期化トランジスタＴND1］
第１ノード初期化トランジスタＴND1の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのゲート電極に接続されている。一方、第１ノード初期化トランジスタＴND1の一方のソース／ドレイン領域には、第１ノードＮＤ1の電位（即ち、駆動トランジスタＴDrvのゲート電極の電位）を初期化するための電圧ＶOfsが供給される。また、第１ノード初期化トランジスタＴND1のオン状態／オフ状態は、第１ノード初期化トランジスタＴND1のゲート電極に接続された第１ノード初期化トランジスタ制御線ＡＺND1によって制御される。第１ノード初期化トランジスタ制御線ＡＺND1は、第Ｐ本分先行して走査される走査線ＳＣＬm_pre_P（実施例においては、走査線ＳＣＬm-2）に接続されている。 [First node initialization transistor T ND1 ]
As described above, the other source / drain region of the first node initialization transistor T ND1 is connected to the gate electrode of the drive transistor T Drv . On the other hand, a voltage V Ofs for initializing the potential of the first node ND 1 (that is, the potential of the gate electrode of the drive transistor T Drv ) is present in one source / drain region of the first node initialization transistor T ND1. Supplied. The on state / off state of the first node initializing transistor T ND1 is controlled by a first node initialization transistor control line AZ ND1 connected to the gate electrode of the first node initializing transistor T ND1. The first node initialization transistor control line AZ ND1 is connected to a scanning line SCL m_pre_P (in the embodiment, the scanning line SCL m-2 ) that is scanned prior to the Pth line.

［第２ノード初期化トランジスタＴND2］
第２ノード初期化トランジスタＴND2の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、第２ノード初期化トランジスタＴND2の一方のソース／ドレイン領域には、第２ノードＮＤ2の電位（即ち、駆動トランジスタＴDrvのソース領域の電位）を初期化するための電圧ＶSSが供給される。また、第２ノード初期化トランジスタＴND2のオン状態／オフ状態は、第２ノード初期化トランジスタＴND2のゲート電極に接続された第２ノード初期化トランジスタ制御線ＡＺND2によって制御される。第２ノード初期化トランジスタ制御線ＡＺND2は、第Ｑ本分先行して走査される走査線ＳＣＬm_pre_Q（実施例においては、走査線ＳＣＬm-3）に接続されている。 [Second node initialization transistor T ND2 ]
The other source / drain region of the second node initialization transistor T ND2 is connected to the source region of the drive transistor T Drv as described above. On the other hand, a voltage V SS for initializing the potential of the second node ND 2 (that is, the potential of the source region of the driving transistor T Drv ) is applied to one source / drain region of the second node initialization transistor T ND2. Supplied. The on state / off state of the second node initializing transistor T ND2 is controlled by a second node initialization transistor control line AZ ND2 connected to the gate electrode of the second node initializing transistor T ND2. The second node initialization transistor control line AZ ND2 is connected to a scanning line SCL m_pre_Q (scanning line SCL m-3 in the embodiment) that is scanned in advance by the Qth line.

［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶCatが印加される。発光部ＥＬＰの寄生容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。 [Light emitting part ELP]
As described above, the anode electrode of the light emitting unit ELP is connected to the source region of the drive transistor T Drv . On the other hand, the voltage V Cat is applied to the cathode electrode of the light emitting unit ELP. The parasitic capacitance of the light emitting part ELP is represented by the symbol C EL . Further, the threshold voltage required for light emission of the light emitting unit ELP is set to V th-EL . That is, when a voltage equal to or higher than V th-EL is applied between the anode electrode and the cathode electrode of the light emitting unit ELP, the light emitting unit ELP emits light.

以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。   In the following description, the voltage or potential value is as follows. However, this is merely a value for explanation, and is not limited to these values.

ＶSig ：発光部ＥＬＰにおける輝度を制御するための映像信号
・・・０ボルト〜１０ボルト
ＶCC ：発光部ＥＬＰの発光を制御するための電流供給部の電圧
・・・２０ボルト
ＶOfs ：駆動トランジスタＴDrvのゲート電極の電位（第１ノードＮＤ1の電位）を初期化するための電圧
・・・０ボルト
ＶSS ：駆動トランジスタＴDrvのソース領域の電位（第２ノードＮＤ2の電位）を初期化するための電圧
・・・−１０ボルト
Ｖth ：駆動トランジスタＴDrvの閾値電圧
・・・３ボルト
ＶCat ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト V Sig: emitting unit video signal for controlling the luminance of the ELP ... 0 volts to 10 volts V CC: light emitting portion Voltage ... 20 volts V of the current supply section for controlling the light emission of the ELP Ofs: drive Voltage for initializing the potential of the gate electrode of the transistor T Drv (the potential of the first node ND 1 )... 0 volts V SS : The potential of the source region of the driving transistor T Drv (the potential of the second node ND 2 ) -10 volt V th : threshold voltage of the drive transistor T Drv ... 3 volt V Cat : voltage applied to the cathode electrode of the light emitting part ELP ... 0 volt V th- EL : threshold voltage of light emitting part ELP 3 V

以下、実施例の有機ＥＬ表示装置を構成する５Ｔｒ／１Ｃ駆動回路の動作説明を行う。尚、上述したように、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。   Hereinafter, the operation of the 5Tr / 1C drive circuit constituting the organic EL display device of the embodiment will be described. Note that, as described above, it is assumed that the light emission state starts immediately after all the various processes (threshold voltage canceling process, writing process, mobility correction process) are completed, but the present invention is not limited to this.

［期間−ＴＰ（５）-1］（図９、図１０の（Ａ）参照）
この［期間−ＴＰ（５）-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の有機ＥＬ素子１０が発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０における発光部ＥＬＰには、後述する式（５）に基づくドレイン電流Ｉ’dsが流れており、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０の輝度は、係るドレイン電流Ｉ’dsに対応した値である。ここで、映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2はオフ状態であり、発光制御トランジスタＴEL_C及び駆動トランジスタＴDrvはオン状態である。第（ｎ，ｍ）番目の有機ＥＬ素子１０の発光状態は、第（ｍ＋ｍ’）行目に配列された有機ＥＬ素子１０の水平走査期間の開始直前まで継続される。 [Period -TP (5) -1 ] (see FIGS. 9 and 10A)
This [period-TP (5) −1 ] is, for example, an operation in the previous display frame, and is a period in which the (n, m) th organic EL element 10 is in a light emitting state after the completion of various previous processes. is there. That is, the drain current I ′ ds based on the formula (5) described later flows through the light emitting part ELP in the organic EL element 10 constituting the (n, m) th subpixel, and the (n, m) th The luminance of the organic EL element 10 constituting the th subpixel is a value corresponding to the drain current I′ds . Here, the video signal write transistor T Sig , the first node initialization transistor T ND1, and the second node initialization transistor T ND2 are in an off state, and the light emission control transistor T EL — C and the drive transistor T Drv are in an on state. The light emission state of the (n, m) th organic EL element 10 is continued until just before the start of the horizontal scanning period of the organic EL elements 10 arranged in the (m + m ′) th row.

図９に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）5A］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。即ち、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）5A］は、実施例においては、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間までの或る時間長さの期間である。 [Period-TP (5) 0 ] to [Period-TP (5) 5A ] shown in FIG. 9 are from the end of the light emission state after completion of the previous various processes to immediately before the next writing process is performed. Is the operation period. That is, [Period -TP (5) 0 ] to [Period -TP (5) 5A ] are displayed in the present embodiment from the beginning of the (m + m ′) th horizontal scanning period in the previous display frame. This is a period of a certain length of time until the (m−1) th horizontal scanning period in the frame.

そして、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）5A］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は非発光状態にある。即ち、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）1B］、［期間−ＴＰ（５）3］〜［期間−ＴＰ（５）5A］においては、発光制御トランジスタＴEL_Cはオフ状態であるので、有機ＥＬ素子１０は発光しない。尚、［期間−ＴＰ（５）2］においては、発光制御トランジスタＴEL_Cはオン状態となる。しかし、この期間においては後述する閾値電圧キャンセル処理が行われている。閾値電圧キャンセル処理の説明において詳しく述べるが、後述する式（２）を満たすことを前提とすれば、有機ＥＬ素子１０が発光することはない。 In [Period -TP (5) 0 ] to [Period -TP (5) 5A ], the (n, m) th organic EL element 10 is in a non-light emitting state. That is, in [Period-TP (5) 0 ] to [Period-TP (5) 1B ] and [Period-TP (5) 3 ] to [Period-TP (5) 5A ], the light emission control transistor T EL_C is Since it is in the off state, the organic EL element 10 does not emit light. Note that in [Period -TP (5) 2 ], the light emission control transistor T EL — C is turned on. However, a threshold voltage canceling process described later is performed during this period. As will be described in detail in the description of the threshold voltage canceling process, the organic EL element 10 does not emit light on the assumption that Expression (2) described later is satisfied.

以下、先ず、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］の各期間について説明する。尚、［期間−ＴＰ（５）1A］の始期、［期間−ＴＰ（５）1B］の始期は、上述したＰ、Ｑの値に応じて定まる。実施例においては、［期間−ＴＰ（５）1A］の始期は期間Ｔm-4の始期であり、［期間−ＴＰ（５）1B］の始期は期間Ｔm-3の始期である。［期間−ＴＰ（５）2］の始期、［期間−ＴＰ（５）2］〜［期間−ＴＰ（５）3］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。尚、［期間−ＴＰ（５）4］の始期は上述したＰの値に応じて定まり、期間の長さは、上述したＰの値と走査パルスが先行して立ち上がる程度に応じて定まる。 Hereinafter, first, each period of [Period-TP (5) 0 ] to [Period-TP (5) 4 ] will be described. The start of [Period-TP (5) 1A ] and the start of [Period-TP (5) 1B ] are determined according to the values of P and Q described above. In the embodiment, the start of [period-TP (5) 1A ] is the start of period T m-4 , and the start of [period-TP (5) 1B ] is the start of period T m-3 . The initial period of [Period-TP (5) 2 ] and the length of each period of [Period-TP (5) 2 ] to [Period-TP (5) 3 ] are appropriately set according to the design of the organic EL display device. do it. The start period of [Period -TP (5) 4 ] is determined according to the value of P described above, and the length of the period is determined according to the degree of rise of the P value and the scan pulse described above.

［期間−ＴＰ（５）0］
上述したように、この［期間−ＴＰ（５）0］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、非発光状態にある。映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2はオフ状態である。また、［期間−ＴＰ（５）-1］から［期間−ＴＰ（５）0］に移る時点で、発光制御トランジスタＴEL_Cがオフ状態となるが故に、第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域あるいは発光部ＥＬＰのアノード電極）の電位は、（Ｖth-EL＋ＶCat）まで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。 [Period -TP (5) 0 ]
As described above, in this [period-TP (5) 0 ], the (n, m) -th organic EL element 10 is in a non-light emitting state. The video signal write transistor T Sig , the first node initialization transistor T ND1 , and the second node initialization transistor T ND2 are in an off state. In addition, since the light emission control transistor T EL — C is turned off at the time of moving from [Period-TP (5) −1 ] to [Period-TP (5) 0 ], the second node ND 2 (driving transistor T Drv The potential of the source region or the anode electrode of the light-emitting portion ELP is reduced to (V th−EL + V Cat ), and the light-emitting portion ELP enters a non-light-emitting state. In addition, the potential of the floating first node ND 1 (the gate electrode of the drive transistor T Drv ) is also lowered so as to follow the potential drop of the second node ND 2 .

［期間−ＴＰ（５）1A］〜［期間−ＴＰ（５）1B］
上記の期間（実質的には［期間−ＴＰ（５）1B］）において、上記の工程（ａ）、即ち、上述した前処理を行う。以下、詳細に説明する。 [Period-TP (5) 1A ] to [Period-TP (5) 1B ]
In the above-described period (substantially [period-TP (5) 1B ]), the above-described step (a), that is, the above-described pretreatment is performed. Details will be described below.

［期間−ＴＰ（５）1A］（図９、図１０の（Ｂ）参照）
この［期間−ＴＰ（５）1A］（実施例では、期間Ｔm-4に対応する）の完了以前において、走査線ＳＣＬm_pre_Qに対応する走査線ＳＣＬm-3はローレベルからハイレベルとなる。走査線ＳＣＬm-3からの信号に基づき、第２ノード初期化トランジスタＴND2はオン状態となる。そして、オン状態とされた第２ノード初期化トランジスタＴND2を介して、第２ノード初期化電圧供給線ＰＳND2から第２ノードＮＤ2に第２ノード初期化電圧を印加する。第２ノードＮＤ2の電位は、（Ｖth-EL＋ＶCat）からＶSSに低下する。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1の電位も低下する。 [Period -TP (5) 1A ] (see FIGS. 9 and 10B)
Before the completion of [Period -TP (5) 1A ] (corresponding to the period T m-4 in the embodiment), the scanning line SCL m-3 corresponding to the scanning line SCL m_pre_Q changes from the low level to the high level. . Based on the signal from the scanning line SCL m-3 , the second node initialization transistor T ND2 is turned on. Then, the second node initialization voltage is applied from the second node initialization voltage supply line PS ND2 to the second node ND 2 via the second node initialization transistor T ND2 that is turned on. The potential of the second node ND 2 decreases from (V th−EL + V Cat ) to V SS . Further, the potential of the first node ND 1 in the floating state is also lowered so as to follow the potential drop of the second node ND 2 .

［期間−ＴＰ（５）1B］（図９、図１０の（Ｃ）及び（Ｄ）参照）
この［期間−ＴＰ（５）1B］（実施例では、期間Ｔm-3と期間Ｔm-2の一部に対応する）の完了以前において、走査線ＳＣＬm_pre_Pに対応する走査線ＳＣＬm-2はローレベルからハイレベルとなる。走査線ＳＣＬm-2からの信号に基づき、第１ノード初期化トランジスタＴND1はオン状態となる。また、走査線ＳＣＬm_pre_Qに対応する走査線ＳＣＬm-3はハイレベルであるので、第２ノード初期化トランジスタＴND2もオン状態を維持する。オン状態とされた第１ノード初期化トランジスタＴND1を介して、第１ノード初期化電圧供給線ＰＳND1から第１ノードＮＤ1に第１ノード初期化電圧を印加し、オン状態を維持した第２ノード初期化トランジスタＴND2を介して、第２ノード初期化電圧供給線ＰＳND2から第２ノードＮＤ2に第２ノード初期化電圧を印加する。 [Period -TP (5) 1B ] (see FIGS. 9 and 10 (C) and (D))
Before the completion of [Period-TP (5) 1B ] (corresponding to a part of the periods T m-3 and T m-2 in the embodiment), the scanning line SCL m- corresponding to the scanning line SCL m_pre_P 2 goes from low to high. Based on the signal from the scanning line SCL m-2 , the first node initialization transistor T ND1 is turned on. Further , since the scanning line SCL m-3 corresponding to the scanning line SCL m_pre_Q is at the high level, the second node initialization transistor T ND2 also maintains the on state. The first node initialization voltage is applied to the first node ND 1 from the first node initialization voltage supply line PS ND1 via the first node initialization transistor T ND1 in the on state, and the on state is maintained. through the second node initializing transistor T ND2, applying a second node initialization voltage from the second node initialization voltage supply line PS ND2 to the second node ND 2.

その結果、第１ノードＮＤ1の電位はＶOfs（０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（−１０ボルト）となる。第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は１０ボルトであり、駆動トランジスタＴDrvの閾値電圧Ｖthは３ボルトであるので、駆動トランジスタＴDrvはオン状態となる。尚、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、発光部ＥＬＰの閾値電圧Ｖth-ELを越えない。 As a result, the potential of the first node ND 1 becomes V Ofs (0 volt). On the other hand, the potential of the second node ND 2 is V SS (−10 volts). Since the first node ND 1 and the potential difference between the second node ND 2 is 10 volts, the threshold voltage V th of the driving transistor T Drv is 3 volts, the driving transistor T Drv is turned on. Incidentally, the potential difference between the cathode electrode provided on the second node ND 2 and the light emitting section ELP is -10 volts, does not exceed the threshold voltage V th-EL of the luminescence part ELP.

以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となる。駆動トランジスタＴDrvはオン状態である。 With the above processing, the potential difference between the gate electrode and the source region of the drive transistor T Drv becomes V th or more. The drive transistor T Drv is in an on state.

この［期間−ＴＰ（５）1B］の完了以前（実施例では、期間Ｔm-3の終期）において、走査線ＳＣＬm_pre_Qに対応する走査線ＳＣＬm-3はハイレベルからローレベルとなり、第２ノード初期化トランジスタＴND2はオフ状態となる。 Before the completion of [Period -TP (5) 1B ] (in the example, the end of period T m-3 ), the scanning line SCL m-3 corresponding to the scanning line SCL m_pre_Q changes from the high level to the low level. The two-node initialization transistor T ND2 is turned off.

［期間−ＴＰ（５）2］（図９、図１０の（Ｅ）参照）
この期間に、上記の工程（ｂ）、即ち、上述した閾値電圧キャンセル処理を行う。以下、詳細に説明する。 [Period -TP (5) 2 ] (see FIGS. 9 and 10E)
During this period, the above-described step (b), that is, the threshold voltage canceling process described above is performed. Details will be described below.

走査線ＳＣＬm_pre_Pに対応する走査線ＳＣＬm-2からの信号によりオン状態を維持した第１ノード初期化トランジスタＴND1を介して、第１ノード初期化電圧供給線ＰＳND1から第１ノードＮＤ1に第１ノード初期化電圧を印加した状態で、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬmをローレベルからハイレベルとし、発光制御トランジスタ制御線ＣＬmからの信号により発光制御トランジスタＴEL_Cをオン状態とする。そして、オン状態とされた発光制御トランジスタＴEL_Cを介して駆動トランジスタＴDrvの一方のソース／ドレイン領域を電流供給部１００と導通させる。 A first node initialization voltage supply line PS ND1 to a first node ND 1 is passed through a first node initialization transistor T ND1 that is kept on by a signal from the scanning line SCL m-2 corresponding to the scanning line SCL m_pre_P. in a state of applying a first node initialization voltage, based on the operation of the light emission controlling transistor control circuit 103, a light emission control transistor control line CL m from the low level to the high level, the signal from the light emission controlling transistor control line CL m The light emission control transistor T EL — C is turned on. Then, one source / drain region of the drive transistor T Drv is brought into conduction with the current supply unit 100 through the light emission control transistor T EL — C that is turned on.

その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト＞ＶSS）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。 As a result, although the potential of the first node ND 1 does not change (V Ofs = 0 is maintained), the potential of the first node ND 1 increases toward the potential obtained by subtracting the threshold voltage V th of the driving transistor T Drv from the potential of the first node ND 1 . The potential of the two node ND 2 changes. That is, the potential of the floating second node ND 2 is increased. Then, when the potential difference between the gate electrode and source area of the driving transistor T Drv reaches V th, the driving transistor T Drv is placed into an off state. Specifically, the potential of the second node ND 2 in a floating state approaches (V Ofs −V th = −3 volts> V SS ), and finally becomes (V Ofs −V th ). Here, if the following formula (2) is guaranteed, in other words, if the potential is selected and determined so as to satisfy the formula (2), the light emitting unit ELP does not emit light.

（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat） （２） (V Ofs −V th ) <(V th−EL + V Cat ) (2)

以上説明したように、工程（ｂ）により、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。 As described above, the potential of the second node ND 2 is finally (V Ofs −V th ) by the step (b). That is, the threshold voltage V th of the driving transistor T Drv, and the gate electrode of the driving transistor T Drv and the voltage V Ofs for initializing the potential of the second node ND 2 is determined. And it is unrelated to the threshold voltage V th-EL of the light emitting unit ELP.

［期間−ＴＰ（５）3］（図９、図１１の（Ａ）参照）
次いで、走査線ＳＣＬm_pre_Pに対応する走査線ＳＣＬm-2からの信号により第１ノード初期化トランジスタＴND1のオン状態を維持したまま、［期間−ＴＰ（５）3］の始期において、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをハイレベルからローレベルにする。その結果、発光制御トランジスタＴEL_Cはオフ状態となる。第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も（ＶOfs−Ｖth＝−３ボルト）を保持する。 [Period -TP (5) 3 ] (see FIGS. 9 and 11A)
Next, light emission control is performed at the beginning of [Period -TP (5) 3 ] while maintaining the ON state of the first node initialization transistor T ND1 by the signal from the scanning line SCL m-2 corresponding to the scanning line SCL m_pre_P. Based on the operation of the transistor control circuit 103, the light emission control transistor TEL_C is changed from the high level to the low level. As a result, the light emission control transistor T EL_C is turned off. The potential of the first node ND 1 does not change (V Ofs = 0 is maintained), and the potential of the second node ND 2 in the floating state is also maintained (V Ofs −V th = −3 volts).

［期間−ＴＰ（５）4］（図９、図１１の（Ｂ）参照）
この［期間−ＴＰ（５）4］の始期（実施例では、期間Ｔm-1の始期）において、走査線ＳＣＬm_pre_Pに対応する走査線ＳＣＬm-2からの信号により、第１ノード初期化トランジスタＴND1はオフ状態となる。第１ノードＮＤ1及び第２ノードＮＤ2の電位は、実質上、変化しない。実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる。 [Period-TP (5) 4 ] (see FIGS. 9 and 11B)
At the beginning of this [period-TP (5) 4 ] (in the embodiment, the beginning of the period T m-1 ), the first node is initialized by a signal from the scanning line SCL m-2 corresponding to the scanning line SCL m_pre_P . The transistor T ND1 is turned off. The potentials of the first node ND 1 and the second node ND 2 do not change substantially. In practice, potential changes can occur due to electrostatic coupling such as parasitic capacitance, but these can usually be ignored.

次いで、［期間−ＴＰ（５）5A］〜［期間−ＴＰ（５）7］の各期間について説明する。尚、後述するように、［期間−ＴＰ（５）5B］において、上記工程（ｃ）、即ち、書込み処理が行わわれる。そして、実施例においては、［期間−ＴＰ（５）6］において移動度補正処理が行われる。上述したように、これらの処理は、第ｍ番目の水平走査期間内に行われる。 Next, each period of [Period-TP (5) 5A ] to [Period-TP (5) 7 ] will be described. As will be described later, in the [period-TP (5) 5B ], the above-described step (c), ie, the writing process is performed. In the embodiment, the mobility correction process is performed in [period-TP (5) 6 ]. As described above, these processes are performed within the m-th horizontal scanning period.

［期間−ＴＰ（５）5A］（図９、及び、図１１の（Ｃ）参照）
上述したように、実施例においては、走査パルスは水平走査期間（１Ｈ）の略半分先行して立ち上がる。従って、走査線ＳＣＬmは期間Ｔm-1においてローレベルからハイレベルとなり、映像信号書込みトランジスタＴSigは、期間Ｔm-1においてオフ状態からオン状態となる。ここで、期間Ｔm-1においては、図１や図２に示すデータ線ＤＴＬには、前段の映像信号ＶSig_pre（換言すれば、第（ｎ，ｍ−１）番目の有機ＥＬ素子１０のための映像信号）が、映像信号出力回路１０２によって印加される。従って、第１ノードＮＤ1の電位は、ＶSig_preへと上昇する。 [Period -TP (5) 5A ] (see FIG. 9 and FIG. 11C)
As described above, in the embodiment, the scanning pulse rises approximately half prior to the horizontal scanning period (1H). Accordingly, the scanning line SCL m changes from the low level to the high level in the period T m−1 , and the video signal writing transistor T Sig changes from the off state to the on state in the period T m−1 . Here, in the period T m−1 , the video signal V Sig_pre (in other words, the (n, m−1)) th organic EL element 10 of the previous stage is connected to the data line DTL shown in FIG. 1 or FIG. Video signal) is applied by the video signal output circuit 102. Therefore, the potential of the first node ND 1 rises to V Sig_pre .

［期間−ＴＰ（５）5B］（図９、及び、図１１の（Ｄ）参照）
そして、期間Ｔmにおいては、データ線ＤＴＬには、第（ｎ，ｍ）番目の有機ＥＬ素子１０のための映像信号ＶSigが印加される。また、走査線ＳＣＬmはハイレベルを維持している。従って、走査線ＳＣＬmからの信号によりオン状態とされた映像信号書込みトランジスタＴSigを介して、データ線ＤＴＬから映像信号ＶSigが第１ノードＮＤ1に印加され、書込み処理が行われる。第１ノードＮＤ1の電位は、ＶSig_preからＶSigへと変化する。従って、［期間−ＴＰ（５）5A］において、前段の映像信号ＶSig_preが印加されても、動作上問題となることはない。 [Period-TP (5) 5B ] (see FIGS. 9 and 11D)
In the period T m , the video signal V Sig for the (n, m) th organic EL element 10 is applied to the data line DTL. Further, the scanning line SCL m is maintained at a high level. Accordingly, the video signal V Sig is applied to the first node ND 1 from the data line DTL via the video signal write transistor T Sig turned on by the signal from the scanning line SCL m , and the writing process is performed. The potential of the first node ND 1 changes from V Sig_pre to V Sig . Therefore, even if the preceding stage video signal V Sig_pre is applied in [Period -TP (5) 5A ], there is no problem in operation.

ここで、コンデンサ部Ｃ1の容量は値ｃ1であり、発光部ＥＬＰの寄生容量ＣELの容量は値ｃELである。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量の値をｃgsとする。駆動トランジスタＴDrvのゲート電極の電位がＶOfsからＶSig（＞ＶOfs）に変化したとき、コンデンサ部Ｃ1の両端の電位（第１ノードＮＤ1及び第２ノードＮＤ2の電位）は、原則として、変化する。即ち、駆動トランジスタＴDrvのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig−ＶOfs）に基づく電荷が、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。然るに、値ｃELが、値ｃ1及び値ｃgsと比較して十分に大きな値であれば、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の変化は小さい。そして、一般に、発光部ＥＬＰの寄生容量ＣELの容量値ｃELは、コンデンサ部Ｃ1の容量値ｃ1及び駆動トランジスタＴDRVの寄生容量の値ｃgsよりも大きい。そこで、説明の便宜のため、特段の必要がある場合を除き、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。尚、図９に示した駆動のタイミングチャートも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。駆動トランジスタＴDrvのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位をＶsとしたとき、Ｖgの値、Ｖsの値は以下のとおりとなる。それ故、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。 Here, the capacitance of the capacitor portion C 1 is the value c 1 , and the capacitance of the parasitic capacitance C EL of the light emitting portion ELP is the value c EL . The value of the parasitic capacitance between the gate electrode and the source region of the drive transistor T Drv is set as c gs . When the potential of the gate electrode of the driving transistor T Drv changes from V Ofs to V Sig (> V Ofs ), the potentials at both ends of the capacitor unit C 1 (the potentials of the first node ND 1 and the second node ND 2 ) are: As a rule, it changes. That is, charges based on the change (V Sig −V Ofs ) of the potential of the gate electrode of the drive transistor T Drv (= the potential of the first node ND 1 ) are converted into the parasitic capacitance C EL of the capacitor unit C 1 and the light emitting unit ELP. The parasitic capacitance between the gate electrode and the source region of the driving transistor T Drv is distributed. However, if the value c EL is sufficiently larger than the values c 1 and c gs , the driving transistor T based on the change in potential of the gate electrode of the driving transistor T Drv (V Sig −V Ofs ). The change in potential of the source region (second node ND 2 ) of Drv is small. And, in general, the capacitance value c EL of the parasitic capacitance C EL of the luminescence part ELP is larger than the value c gs of the parasitic capacitance of the capacitance value c 1 and the driving transistor T DRV capacitor section C 1. Therefore, for convenience of description, the description will be made without considering the potential change of the second node ND 2 caused by the potential change of the first node ND 1 unless otherwise required. The drive timing chart shown in FIG. 9 is also shown without considering the potential change of the second node ND 2 caused by the potential change of the first node ND 1 . Potential V g of the gate electrode of the driving transistor T Drv (first node ND 1), when the potential of the source region of the driving transistor T Drv (second node ND 2) was V s, the value of V g, V s The value of is as follows. Therefore, the potential difference between the first node ND 1 and the second node ND 2 , that is, the potential difference V gs between the gate electrode and the source region of the driving transistor T Drv can be expressed by the following equation (3).

Ｖg ＝ＶSig
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig−（ＶOfs−Ｖth） （３） V g = V Sig
V s ≈V Ofs −V th
V gs ≈V Sig − (V Ofs −V th ) (3)

即ち、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。 That, V gs obtained in the writing process for the driving transistor T Drv, the video signal V Sig for controlling the luminance of the light emitting section ELP, the threshold voltage V th of the driving transistor T Drv, and the gate of the driving transistor T Drv It depends only on the voltage V Ofs for initializing the electrodes. And it is unrelated to the threshold voltage V th-EL of the light emitting unit ELP.

［期間−ＴＰ（５）6］（図９、図１１の（Ｅ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。 [Period -TP (5) 6 ] (see FIGS. 9 and 11E)
Thereafter, the source region of the driving transistor T Drv based on the magnitude of the mobility μ of the driving transistor T Drv (second node ND 2) Correction of the potential of (mobility correction process).

一般に、駆動トランジスタＴDrvをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生じることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴDrvのゲート電極に同じ値の映像信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生じると、有機ＥＬ表示装置の画面の均一性（ユニフォーミティ）が損なわれてしまう。 In general, when the drive transistor T Drv is made of a polysilicon thin film transistor or the like, it is difficult to avoid the mobility μ from being varied among the transistors. Therefore, even if the video signal V Sig having the same value is applied to the gate electrodes of a plurality of drive transistors T Drv having different mobility μ, the drain current I ds flowing through the drive transistor T Drv having a high mobility μ and the movement A difference occurs between the drain current I ds flowing through the driving transistor T Drv having a small degree μ. And when such a difference arises, the uniformity (uniformity) of the screen of an organic EL display device will be impaired.

従って、具体的には、駆動トランジスタＴDrvのオン状態を維持したまま、期間Ｔmの完了以前に、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとし、発光制御トランジスタＴEL_Cをオン状態とする。次いで、所定の時間（ｔ0）が経過した後、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとすることによって、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。そして、以上の結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。 Therefore, specifically, the light emission control transistor control line CL EL_C is set to the high level based on the operation of the light emission control transistor control circuit 103 before the completion of the period T m while maintaining the ON state of the drive transistor T Drv . The light emission control transistor T EL — C is turned on. Next, after a predetermined time (t 0 ) elapses, the video signal write transistor T Sig is turned off by setting the scanning line SCL to the low level based on the operation of the scanning circuit 101, and the first node ND 1 (drive) The gate electrode of the transistor T Drv ) is set in a floating state. The above results, if the value of the mobility mu of the driving transistor T Drv is high, the rise amount of the potential of the source area of the driving transistor T Drv [Delta] V (potential correction value) is large, the mobility of the driving transistor T Drv mu Is small, the amount of increase in potential ΔV (potential correction value) in the source region of the drive transistor T Drv is small. Here, the potential difference V gs between the gate electrode and the source region of the drive transistor T Drv is transformed from the equation (3) into the following equation (4).

Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ （４） V gs ≈V Sig − (V Ofs −V th ) −ΔV (4)

尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタＴDrvのソース領域における電位（ＶOfs−Ｖth＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（５）6］の全時間ｔ0は決定されている。そして、これによって、［期間−ＴＰ（５）6］において、発光部ＥＬＰが発光することはない。更には、この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。 The predetermined time for executing the mobility correction process (the total time t 0 of [period-TP (5) 6 ]) may be determined in advance as a design value when designing the organic EL display device. Good. Further, the total time t 0 of [period-TP (5) 6 ] is set so that the potential (V Ofs −V th + ΔV) in the source region of the driving transistor T Drv at this time satisfies the following expression (2 ′). Has been determined. As a result, the light emitting unit ELP does not emit light in [Period -TP (5) 6 ]. Furthermore, the variation of the coefficient k (≡ (1/2) · (W / L) · C ox ) is also corrected simultaneously by this mobility correction processing.

（ＶOfs−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat） （２’） (V Ofs −V th + ΔV) <(V th−EL + V Cat ) (2 ′)

［期間−ＴＰ（５）7］（図９、図１１の（Ｆ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この期間内に、上記の工程（ｄ）を以下のように行う。即ち、走査回路１０１の動作に基づき走査線ＳＣＬmをローレベルとし、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1、即ち、駆動トランジスタＴDrvのゲート電極を浮遊状態とする。そして、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬmをハイレベルに保ち、発光制御トランジスタＴEL_Cのオン状態を維持し、発光制御トランジスタＴEL_Cのドレイン領域が、発光部ＥＬＰの発光を制御するための電流供給部１００（電圧ＶCC、例えば２０ボルト）に接続された状態に保つ。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。 [Period -TP (5) 7 ] (see FIG. 9 and FIG. 11 (F))
With the above operation, the threshold voltage canceling process, the writing process, and the mobility correcting process are completed. Thereafter, the step (d) is performed as follows within this period. That is, the low level of the scan line SCL m based on the operation of the scanning circuit 101, the image signal writing transistor T Sig is turned off, the first node ND 1, that is, the gate electrode of the driving transistor T Drv in a floating state. Then, based on the operation of the light emission controlling transistor control circuit 103 keeps the light emission control transistor control line CL m to a high level, and maintains the ON state of the light emission control transistor T EL - C, the drain region of the light emission control transistor T EL - C is, the light emitting portion It is kept connected to a current supply unit 100 (voltage V CC , for example, 20 volts) for controlling ELP light emission. Therefore, as a result of the above, the potential of the second node ND 2 rises.

ここで、上述したとおり、駆動トランジスタＴDrvのゲート電極は浮遊状態にあり、しかも、コンデンサ部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（４）の値を保持する。 Here, as described above, the gate electrode of the drive transistor T Drv is in a floating state, and since the capacitor portion C 1 exists, a phenomenon similar to that in the so-called bootstrap circuit is caused in the gate electrode of the drive transistor T Drv. As a result, the potential of the first node ND 1 also rises. As a result, the potential difference V gs between the gate electrode and the source region of the drive transistor T Drv maintains the value of Expression (4).

また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）のように変形することができる。 Further, since the potential of the second node ND 2 rises and exceeds (V th−EL + V Cat ), the light emitting unit ELP starts light emission. At this time, since the current flowing through the light emitting unit ELP is the drain current I ds flowing from the drain region to the source region of the driving transistor T Drv , it can be expressed by Expression (1). Here, from the equations (1) and (4), the equation (1) can be transformed into the following equation (5).

Ｉds＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2 （５） I ds = k · μ · (V Sig −V Ofs −ΔV) 2 (5)

従って、発光部ＥＬＰを流れる電流Ｉdsは、例えば、ＶOfsを０ボルトに設定した場合、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigの値から、駆動トランジスタＴDrvの移動度μに起因した第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域）における電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の有機ＥＬ素子１０の輝度は、係る電流Ｉdsに対応した値である。 Therefore, the current I ds flowing through the light emitting unit ELP is, for example, when the V Ofs is set to 0 volt, the mobility μ of the drive transistor T Drv from the value of the video signal V Sig for controlling the luminance in the light emitting unit ELP. Is proportional to the square of the value obtained by subtracting the value of the potential correction value ΔV at the second node ND 2 (source region of the drive transistor T Drv ) due to the above. Stated words, current I ds flowing through the light emitting section ELP, the threshold voltage V th-EL of the luminescence part ELP, and does not depend on the threshold voltage V th of the driving transistor T Drv. That is, the light emitting quantity of the light emitting portion ELP (luminance), the influence of the threshold voltage V th-EL of the luminescence part ELP, and not affected by the threshold voltage V th of the driving transistor T Drv. The luminance of the (n, m) th organic EL element 10 is a value corresponding to the current Ids .

しかも、移動度μの大きな駆動トランジスタＴDrvほど、電位補正値ΔＶが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig−ＶOfs−ΔＶ）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。即ち、移動度μの異なる駆動トランジスタＴDrvにおいても、映像信号ＶSigの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、発光部ＥＬＰを流れ、発光部ＥＬＰの輝度を制御する電流Ｉdsが均一化される。即ち、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部の輝度のばらつきを補正することができる。 In addition, since the potential correction value ΔV increases as the driving transistor T Drv has a higher mobility μ, the value of V gs on the left side of Equation (4) decreases. Therefore, in the equation (5), even if the value of the mobility μ is large, the value of (V Sig −V Ofs −ΔV) 2 becomes small, so that the drain current I ds can be corrected. That is, even in the drive transistors T Drv having different mobility μ, if the value of the video signal V Sig is the same, the drain current I ds becomes substantially the same, so that the light flows through the light emitting part ELP and controls the luminance of the light emitting part ELP. The current I ds to be made uniform. That is, it is possible to correct the variation in luminance of the light emitting portion due to the variation in mobility μ (further, the variation in k).

発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（５）-1］の終わりに相当する。 The light emission state of the light emitting unit ELP is continued until the (m + m′−1) th horizontal scanning period. This time corresponds to the end of [period-TP (5) −1 ].

以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。   Thus, the light emission operation of the organic EL element 10 [(n, m) th sub-pixel (organic EL element 10)] is completed.

以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した有機ＥＬ表示装置、有機ＥＬ素子、駆動回路を構成する各種の構成要素の構成、構造、発光部の駆動方法における工程は例示であり、適宜、変更することができる。   As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to these Examples. The steps in the organic EL display device, the organic EL element, and the configuration and structure of various components constituting the driving circuit and the method for driving the light emitting unit described in the embodiments are examples, and can be appropriately changed.

図１は、有機ＥＬ表示装置の概念図である。FIG. 1 is a conceptual diagram of an organic EL display device. 図２は、５トランジスタ／１コンデンサ部から構成された駆動回路の等価回路図である。FIG. 2 is an equivalent circuit diagram of a drive circuit composed of 5 transistors / 1 capacitor unit. 図３は、有機ＥＬ素子の一部分の模式的な一部断面図である。FIG. 3 is a schematic partial cross-sectional view of a part of the organic EL element. 図４は、有機ＥＬ表示装置において、有機ＥＬ素子の駆動回路を構成する各トランジスタのゲート電極の配線を模式的に示した図である。FIG. 4 is a diagram schematically showing the wiring of the gate electrode of each transistor constituting the drive circuit of the organic EL element in the organic EL display device. 図５は、図４から主に第ｍ行目の有機ＥＬ素子１０に関係する部分を抜き出した図である。FIG. 5 is a diagram in which portions related to the organic EL element 10 in the m-th row are extracted from FIG. 図６は、有機ＥＬ表示装置の走査線と発光制御トランジスタ制御線における信号の模式的なタイミングチャートである。FIG. 6 is a schematic timing chart of signals in the scanning line and the light emission control transistor control line of the organic EL display device. 図７は、図４に示す有機ＥＬ素子の駆動回路を構成する各トランジスタのゲート電極の配線と、図６に示す走査線ＳＣＬと発光制御トランジスタ制御線における信号の模式的なタイミングチャートに基づき、有機ＥＬ素子の駆動回路を構成する各トランジスタのオン／オフ状態を模式的に示した図である。7 is based on a schematic timing chart of signals on the gate electrode wiring of each transistor constituting the driving circuit of the organic EL element shown in FIG. 4 and the scanning line SCL and the light emission control transistor control line shown in FIG. It is the figure which showed typically the on / off state of each transistor which comprises the drive circuit of an organic EL element. 図８の（Ａ）は、第（ｎ，ｍ）番目の有機ＥＬ素子における映像信号書込みトランジスタ、第１ノード初期化トランジスタ、第２ノード初期化トランジスタ、発光制御トランジスタの各ゲート電極の信号を模式的に示す。図８の（Ｂ）は、有機ＥＬ素子における映像信号書込みトランジスタ、第１ノード初期化トランジスタ、第２ノード初期化トランジスタ、発光制御トランジスタのオン／オフ状態を示す。FIG. 8A schematically shows signals of the gate electrodes of the video signal write transistor, the first node initialization transistor, the second node initialization transistor, and the light emission control transistor in the (n, m) th organic EL element. Indicate. FIG. 8B shows on / off states of the video signal write transistor, the first node initialization transistor, the second node initialization transistor, and the light emission control transistor in the organic EL element. 図９は、第（ｎ，ｍ）番目の有機ＥＬ素子の駆動のタイミングチャートの模式図である。FIG. 9 is a schematic diagram of a driving timing chart of the (n, m) th organic EL element. 図１０の（Ａ）〜（Ｅ）は、有機ＥＬ素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。FIGS. 10A to 10E are diagrams schematically showing ON / OFF states and the like of each transistor constituting the drive circuit of the organic EL element. 図１１の（Ａ）〜（Ｆ）は、図１０の（Ｅ）に引き続き、有機ＥＬ素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。11A to 11F are diagrams schematically showing the on / off states and the like of the respective transistors constituting the drive circuit of the organic EL element, following FIG. 10E. 図１２は、５トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。FIG. 12 is an equivalent circuit diagram of a drive circuit basically composed of 5 transistors / 1 capacitor unit. 図１３は、従来の有機ＥＬ表示装置の概念図である。FIG. 13 is a conceptual diagram of a conventional organic EL display device. 図１４は、有機エレクトロルミネッセンス素子における駆動の模式的なタイミングチャートである。FIG. 14 is a schematic timing chart of driving in the organic electroluminescence element. 図１５の（Ａ）〜（Ｄ）は、有機ＥＬ素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。FIGS. 15A to 15D are diagrams schematically showing ON / OFF states and the like of each transistor constituting the drive circuit of the organic EL element. 図１６の（Ａ）〜（Ｅ）は、図１５の（Ｄ）に引き続き、有機ＥＬ素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。16A to 16E are diagrams schematically showing the on / off states and the like of the respective transistors constituting the drive circuit of the organic EL element, following FIG. 15D.

符号の説明Explanation of symbols

ＴSig・・・映像信号書込みトランジスタ、ＴDrv・・・駆動トランジスタ、ＴEL_C・・・発光制御トランジスタ、ＴND1・・・第１ノード初期化トランジスタ、ＴND2・・・第２ノード初期化トランジスタ、Ｃ1・・・コンデンサ部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部（発光部）、ＣEL・・・発光部ＥＬＰの寄生容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＣＬEL_C・・・発光制御トランジスタ制御線、ＡＺND1・・・第１ノード初期化トランジスタ制御線、ＡＺND2・・・第２ノード初期化トランジスタ制御線、１０，１０1，１０N・・・有機エレクトロルミネッセンス素子、２０・・・支持体、２１・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３５・・・ソース／ドレイン領域、３４・・・チャネル形成領域、３６・・・他方の電極、３７・・・一方の電極、３８，３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電流供給部、１０１・・・走査回路、１０２・・・映像信号出力回路、１０３・・・発光制御トランジスタ制御回路 T Sig: Video signal writing transistor, T Drv: Drive transistor, T EL_C: Light emission control transistor, T ND1: First node initialization transistor, T ND2: Second node initialization transistor , C 1 ... capacitor part, ELP ... organic electroluminescence light emitting part (light emitting part), C EL ... parasitic capacitance of light emitting part ELP, ND 1 ... first node, ND 2 ... first 2 nodes, SCL ... scanning line, DTL ... data line, CL EL_C ... light emission control transistor control line, AZ ND1 ... first node initialization transistor control line, AZ ND2 ... second node initialize transistor control line, 10, 10 1, 10 N ... organic electroluminescence device, 20 ... support, 21 ... substrate, 31 ... gate electrode, 32 ... gate insulating layer, 3 ... Semiconductor layer, 35 ... Source / drain region, 34 ... Channel formation region, 36 ... Other electrode, 37 ... One electrode, 38, 39 ... Wiring, 40 ... Interlayer insulating layer 51... Anode electrode 52... Hole transport layer, light-emitting layer and electron transport layer 53... Cathode electrode 54. Contact hole 100 ... Current supply unit 101 ... Scanning circuit 102 ... Video signal output circuit 103 ... Light emission control transistor control circuit

Claims (16)

（１）走査回路、
（２）映像信号出力回路、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている有機エレクトロルミネッセンス素子、
（４）走査回路に接続され、第１の方向に延びる走査線、
（５）映像信号出力回路に接続され、第２の方向に延びるデータ線、並びに、
（６）電流供給部、
を備えた有機エレクトロルミネッセンス表示装置における、有機エレクトロルミネッセンス発光部の駆動方法であって、
前記駆動回路は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備え、電流供給部と有機エレクトロルミネッセンス発光部との間に接続された駆動トランジスタ、
（Ｄ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１ノード初期化トランジスタ、並びに、
（Ｅ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２ノード初期化トランジスタ、
を含んでおり、
第１ノード初期化トランジスタにおいては、
（Ｄ−１）一方のソース／ドレイン領域は、第１ノード初期化電圧供給線に接続されており、
（Ｄ−２）他方のソース／ドレイン領域は、駆動トランジスタのゲート電極側の第１ノードに接続されており、
第２ノード初期化トランジスタにおいては、
（Ｅ−１）一方のソース／ドレイン領域は、第２ノード初期化電圧供給線に接続されており、
（Ｅ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部側の駆動トランジスタのソース／ドレイン領域である第２ノードに接続されており、
走査回路の動作に基づき各走査線は順次走査され、
第ｍ番目（但し、ｍ＝１，２・・・，Ｍ）の走査線をＳＣＬm、該走査線ＳＣＬmよりも第Ｐ本分先行して走査される走査線をＳＣＬm_pre_P、該走査線ＳＣＬmよりも第Ｑ本分先行して走査される走査線をＳＣＬm_pre_Q（但し、ＰとＱは、１＜Ｐ＜Ｑ＜Ｍの関係を満たし、有機エレクトロルミネッセンス表示装置において所定の値）と表すとき、
走査線ＳＣＬ m が走査される所定の長さに固定された期間において、映像信号出力回路の動作に基づいてデータ線には第ｍ番目の有機エレクトロルミネッセンス素子よりも先に走査される有機エレクトロルミネッセンス素子に対応する映像信号と第ｍ番目の有機エレクトロルミネッセンス素子に対応する映像信号とが順次供給されるように設定されており、
有機エレクトロルミネッセンス発光部の駆動方法は、
（ａ）第１ノードと第２ノードとの間の電位差が、駆動トランジスタの閾値電圧を越え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が、有機エレクトロルミネッセンス発光部の閾値電圧を越えないように、走査線ＳＣＬm_pre_Pからの信号によりオン状態とされた第１ノード初期化トランジスタを介して、第１ノード初期化電圧供給線から第１ノードに第１ノード初期化電圧を印加し、走査線ＳＣＬm_pre_Qからの信号によりオン状態とされた第２ノード初期化トランジスタを介して、第２ノード初期化電圧供給線から第２ノードに第２ノード初期化電圧を印加し、次いで、
（ｂ）走査線ＳＣＬm_pre_Pからの信号によりオン状態を維持した第１ノード初期化トランジスタを介して、第１ノード初期化電圧供給線から第１ノードに第１ノード初期化電圧を印加した状態で、駆動トランジスタの一方のソース／ドレイン領域を電流供給部と導通させ、以て、第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させ、その後、
（ｃ）データ線から第ｍ番目の有機エレクトロルミネッセンス素子よりも先に走査される有機エレクトロルミネッセンス素子に対応する映像信号と第ｍ番目の有機エレクトロルミネッセンス素子に対応する映像信号とを順次第１ノードに印加する書込み処理を行い、次いで、
（ｄ）第１ノードを浮遊状態とし、電流供給部から、駆動トランジスタを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
工程から成る有機エレクトロルミネッセンス発光部の駆動方法。 (1) scanning circuit,
(2) Video signal output circuit,
(3) N in the first direction, M in the second direction different from the first direction, a total of N × M, arranged in a two-dimensional matrix, each of which is an organic electroluminescence light emitting unit, and An organic electroluminescence device comprising a drive circuit for driving the organic electroluminescence light emitting unit,
(4) it is connected to the scanning circuit,査線run that extends in a first direction,
(5) connected to the video signal output circuit, Lud over data lines extending in a second direction, and,
(6) current supply unit;
In an organic electroluminescence display device comprising: an organic electroluminescence light emitting unit driving method,
The drive circuit is
(A) a drive transistor including a source / drain region, a channel formation region, and a gate electrode, and connected between a current supply unit and an organic electroluminescence light emitting unit ;
(D) a first node initialization transistor having a source / drain region, a channel formation region, and a gate electrode , and
(E) a second node initialization transistor having a source / drain region, a channel formation region, and a gate electrode ;
Contains
In the first node initialization transistor,
(D-1) One source / drain region is connected to the first node initialization voltage supply line,
(D-2) The other source / drain region is connected to the first node on the gate electrode side of the driving transistor ,
In the second node initialization transistor,
(E-1) One source / drain region is connected to the second node initialization voltage supply line,
(E-2) The other source / drain region is connected to the second node which is the source / drain region of the driving transistor on the organic electroluminescence light emitting unit side ,
Each scanning line is sequentially scanned based on the operation of the scanning circuit,
The m-th scanning line (where m = 1, 2,..., M) is SCL m , the scanning line scanned by the P-th preceding scanning line SCL m is SCL m_pre_P , and the scanning line SCL M_pre_Q scan lines to be scanned in advance the Q duty than SCL m (where, P and Q, 1 <P <Q <satisfy the relationship of M, a predetermined value in the organic electroluminescence display device) and when representing,
In the period where the scanning line SCL m is fixed to a predetermined length to be scanned, the organic electroluminescence data line based on the operation of the video signal output circuit which is scanned earlier than the m-th organic electroluminescent device The video signal corresponding to the element and the video signal corresponding to the mth organic electroluminescence element are set to be sequentially supplied,
The driving method of the organic electroluminescence light emitting unit is as follows:
(A) The potential difference between the first node and the second node exceeds the threshold voltage of the driving transistor, and the potential difference between the second node and the cathode electrode provided in the organic electroluminescence light emitting unit is organic In order not to exceed the threshold voltage of the electroluminescence light emitting unit, the first node initialization voltage supply line is connected to the first node via the first node initialization transistor which is turned on by a signal from the scanning line SCL m_pre_P . A second node initialization is applied from the second node initialization voltage supply line to the second node through a second node initialization transistor that is applied with a one-node initialization voltage and turned on by a signal from the scanning line SCL m_pre_Q . a voltage is applied, then,
(B) In a state where the first node initialization voltage is applied from the first node initialization voltage supply line to the first node through the first node initialization transistor maintained in the ON state by the signal from the scanning line SCL m_pre_P. , to conduct one of the source / drain regions of the driving dynamic transistor and the current supply unit, hereinafter Te, while maintaining the potential of the first node, toward an electric potential obtained by subtracting the threshold voltage of the driving transistor from the potential of the first node Change the potential of the second node , and then
(C) first a video signal corresponding to the video signal and the m-th organic electroluminescent elements corresponding the data lines to the m-th organic electroluminescent device which is scanned earlier than the organic electroluminescent device sequentially Perform a write process to be applied to one node, then
(D) the first node in a floating state, flows from the current supply unit, drive through kinematic transistors data, to the organic electroluminescence light emitting portion a current corresponding to the value of the potential difference between the first node and the second node ,
The driving method of forming Ru organic electroluminescence light emitting section from the process. 各走査線が走査される所定の長さに固定された期間は、走査線ＳＣＬThe period during which each scanning line is scanned is fixed to the scanning line SCL. m_pre_Qm_pre_Q が走査される期間の一部と走査線ＳＣＬA part of the period during which scanning is performed and the scanning line SCL m_pre_Pm_pre_P が走査される期間の一部とが重複し、且つ、走査線ＳＣＬOverlaps with a part of the scanning period and the scanning line SCL m_pre_Pm_pre_P が走査される期間と走査線ＳＣＬScanning period and scanning line SCL mm が走査される期間とが重複しない条件を満たす請求項１に記載の有機エレクトロルミネッセンス発光部の駆動方法。The driving method of the organic electroluminescence light-emitting unit according to claim 1, wherein a condition that does not overlap with a period during which scanning is performed is satisfied. Ｐ＝２、且つ、Ｑ＝３である請求項２に記載の有機エレクトロルミネッセンス発光部の駆動方法。 P = 2, and, Q = 3 der Ru method for driving an organic electroluminescence light emitting section according to claim 2. 前記駆動回路は、データ線と駆動トランジスタのゲート電極との間に配され、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタを更に備えており、The driving circuit further includes a video signal writing transistor that is disposed between the data line and the gate electrode of the driving transistor and includes a source / drain region, a channel formation region, and a gate electrode.
第ｍ行目の有機エレクトロルミネッセンス素子を構成する駆動回路において、映像信号書込みトランジスタのゲート電極は走査線ＳＣＬIn the driving circuit constituting the organic electroluminescence element in the m-th row, the gate electrode of the video signal writing transistor is the scanning line SCL. mm に接続されており、第１ノード初期化トランジスタのゲート電極は走査線ＳＣＬThe gate electrode of the first node initialization transistor is connected to the scanning line SCL. m_pre_Pm_pre_P に接続されており、第２ノード初期化トランジスタのゲート電極は走査線ＳＣＬThe gate electrode of the second node initialization transistor is connected to the scan line SCL. m_pre_Qm_pre_Q に接続されている請求項１ないし請求項３のいずれか１項に記載の有機エレクトロルミネッセンス発光部の駆動方法。The driving method of the organic electroluminescent light emission part of any one of Claims 1 thru | or 3 connected to. 前記（ｃ）において、走査線ＳＣＬIn (c), the scanning line SCL mm からの信号によりオン状態とされた映像信号書込みトランジスタによって書込み処理を行う請求項４に記載の有機エレクトロルミネッセンス発光部の駆動方法。5. The driving method of an organic electroluminescence light emitting unit according to claim 4, wherein the writing process is performed by a video signal writing transistor which is turned on by a signal from. 前記（ｄ）において走査線ＳＣＬIn (d), the scanning line SCL mm からの信号により映像信号書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とする請求項４または請求項５に記載の有機エレクトロルミネッセンス発光部の駆動方法。6. The method of driving an organic electroluminescence light-emitting unit according to claim 4, wherein the first node is brought into a floating state by turning off the video signal writing transistor by a signal from. 前記駆動回路は、駆動トランジスタの一方のソース／ドレイン領域と電流供給部との間に配され、ソース／ドレイン領域、チャネル形成領域、及び、発光制御トランジスタ制御線に接続されたゲート電極を備えた発光制御トランジスタを更に備えており、The drive circuit includes a gate electrode that is disposed between one source / drain region of the drive transistor and the current supply unit, and is connected to the source / drain region, the channel formation region, and the light emission control transistor control line. A light emission control transistor;
前記（ｂ）において、発光制御トランジスタ制御線からの信号によりオン状態とされた発光制御トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域を電流供給部と導通させる請求項１ないし請求項６のいずれか１項に記載の有機エレクトロルミネッセンス発光部の駆動方法。7. The device according to claim 1, wherein, in (b), one source / drain region of the driving transistor is brought into conduction with the current supply unit through the light emission control transistor turned on by a signal from the light emission control transistor control line. The driving method of the organic electroluminescent light emission part of any one of Claims 1. 前記駆動回路は、駆動トランジスタの他方のソース／ドレイン領域に接続された一方の電極と、駆動トランジスタのゲート電極に接続された他方の電極とを有するコンデンサ部を更に備えている請求項１ないし請求項７のいずれか１項に記載の有機エレクトロルミネッセンス発光部の駆動方法。The drive circuit further includes a capacitor section having one electrode connected to the other source / drain region of the drive transistor and the other electrode connected to the gate electrode of the drive transistor. Item 8. The driving method of the organic electroluminescence light emitting unit according to any one of Item 7. （１）走査回路、
（２）映像信号出力回路、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている有機エレクトロルミネッセンス素子、
（４）走査回路に接続され、第１の方向に延びる走査線、
（５）映像信号出力回路に接続され、第２の方向に延びるデータ線、並びに、
（６）電流供給部、
を備えた有機エレクトロルミネッセンス表示装置であって、
前記駆動回路は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備え、電流供給部と有機エレクトロルミネッセンス発光部との間に接続された駆動トランジスタ、
（Ｄ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１ノード初期化トランジスタ、並びに、
（Ｅ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２ノード初期化トランジスタ、
を含んでおり、
第１ノード初期化トランジスタにおいては、
（Ｄ−１）一方のソース／ドレイン領域は、第１ノード初期化電圧供給線に接続されており、
（Ｄ−２）他方のソース／ドレイン領域は、駆動トランジスタのゲート電極側の第１ノードに接続されており、
第２ノード初期化トランジスタにおいては、
（Ｅ−１）一方のソース／ドレイン領域は、第２ノード初期化電圧供給線に接続されており、
（Ｅ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部側の駆動トランジスタのソース／ドレイン領域である第２ノードに接続されており、
走査回路の動作に基づき各走査線は順次走査され、
第ｍ番目（但し、ｍ＝１，２・・・，Ｍ）の走査線をＳＣＬm、該走査線ＳＣＬmよりも第Ｐ本分先行して走査される走査線をＳＣＬm_pre_P、該走査線ＳＣＬmよりも第Ｑ本分先行して走査される走査線をＳＣＬm_pre_Q（但し、ＰとＱは、１＜Ｐ＜Ｑ＜Ｍの関係を満たし、有機エレクトロルミネッセンス表示装置において所定の値）と表すとき、
走査線ＳＣＬ m が走査される所定の長さに固定された期間において、映像信号出力回路の動作に基づいてデータ線には第ｍ番目の有機エレクトロルミネッセンス素子よりも先に走査される有機エレクトロルミネッセンス素子に対応する映像信号と第ｍ番目の有機エレクトロルミネッセンス素子に対応する映像信号とが順次供給されるように設定されており、
（ａ）第１ノードと第２ノードとの間の電位差が、駆動トランジスタの閾値電圧を越え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が、有機エレクトロルミネッセンス発光部の閾値電圧を越えないように、走査線ＳＣＬ m_pre_P からの信号によりオン状態とされた第１ノード初期化トランジスタを介して、第１ノード初期化電圧供給線から第１ノードに第１ノード初期化電圧が印加され、走査線ＳＣＬ m_pre_Q からの信号によりオン状態とされた第２ノード初期化トランジスタを介して、第２ノード初期化電圧供給線から第２ノードに第２ノード初期化電圧が印加され、次いで、
（ｂ）走査線ＳＣＬ m_pre_P からの信号によりオン状態を維持した第１ノード初期化トランジスタを介して、第１ノード初期化電圧供給線から第１ノードに第１ノード初期化電圧を印加した状態で、駆動トランジスタの一方のソース／ドレイン領域を電流供給部と導通させ、以て、第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させ、その後、
（ｃ）データ線から第ｍ番目の有機エレクトロルミネッセンス素子よりも先に走査される有機エレクトロルミネッセンス素子に対応する映像信号と第ｍ番目の有機エレクトロルミネッセンス素子に対応する映像信号とが順次第１ノードに印加される書込み処理が行われ、次いで、
（ｄ）第１ノードが浮遊状態とされ、電流供給部から、駆動トランジスタを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流が有機エレクトロルミネッセンス発光部に流される、
有機エレクトロルミネッセンス表示装置。 (1) scanning circuit,
(2) Video signal output circuit,
(3) N in the first direction, M in the second direction different from the first direction, a total of N × M, arranged in a two-dimensional matrix, each of which is an organic electroluminescence light emitting unit, and An organic electroluminescence device comprising a drive circuit for driving the organic electroluminescence light emitting unit,
(4) it is connected to the scanning circuit,査線run that extends in a first direction,
(5) connected to the video signal output circuit, Lud over data lines extending in a second direction, and,
(6) current supply unit;
An organic electroluminescence display device comprising:
The drive circuit is
(A) a drive transistor including a source / drain region, a channel formation region, and a gate electrode, and connected between a current supply unit and an organic electroluminescence light emitting unit ;
(D) a first node initialization transistor having a source / drain region, a channel formation region, and a gate electrode , and
(E) a second node initialization transistor having a source / drain region, a channel formation region, and a gate electrode ;
Contains
In the first node initialization transistor,
(D-1) One source / drain region is connected to the first node initialization voltage supply line,
(D-2) The other source / drain region is connected to the first node on the gate electrode side of the driving transistor ,
In the second node initialization transistor,
(E-1) One source / drain region is connected to the second node initialization voltage supply line,
(E-2) The other source / drain region is connected to the second node which is the source / drain region of the driving transistor on the organic electroluminescence light emitting unit side ,
Each scanning line is sequentially scanned based on the operation of the scanning circuit,
The m-th scanning line (where m = 1, 2,..., M) is SCL m , the scanning line scanned by the P-th preceding scanning line SCL m is SCL m_pre_P , and the scanning line SCL M_pre_Q scan lines to be scanned in advance the Q duty than SCL m (where, P and Q, 1 <P <Q <satisfy the relationship of M, a predetermined value in the organic electroluminescence display device) and when representing,
In the period where the scanning line SCL m is fixed to a predetermined length to be scanned, the organic electroluminescence data line based on the operation of the video signal output circuit which is scanned earlier than the m-th organic electroluminescent device The video signal corresponding to the element and the video signal corresponding to the mth organic electroluminescence element are set to be sequentially supplied,
(A) The potential difference between the first node and the second node exceeds the threshold voltage of the driving transistor, and the potential difference between the second node and the cathode electrode provided in the organic electroluminescence light emitting unit is organic In order not to exceed the threshold voltage of the electroluminescence light emitting unit , the first node initialization voltage supply line is connected to the first node via the first node initialization transistor which is turned on by a signal from the scanning line SCL m_pre_P . The second node initialization is performed from the second node initialization voltage supply line to the second node through the second node initialization transistor to which the one node initialization voltage is applied and turned on by the signal from the scanning line SCL m_pre_Q . Voltage is applied, then
(B) In a state where the first node initialization voltage is applied from the first node initialization voltage supply line to the first node through the first node initialization transistor maintained in the ON state by the signal from the scanning line SCL m_pre_P. Then, one of the source / drain regions of the driving transistor is brought into conduction with the current supply unit, so that the potential of the first node is reduced to the potential obtained by subtracting the threshold voltage of the driving transistor while maintaining the potential of the first node. , Change the potential of the second node, then
(C) The video signal corresponding to the organic electroluminescence element scanned before the mth organic electroluminescence element from the data line and the video signal corresponding to the mth organic electroluminescence element are sequentially first node. Is applied, and then
(D) The first node is set in a floating state, and a current corresponding to the value of the potential difference between the first node and the second node is supplied from the current supply unit to the organic electroluminescence light emitting unit via the driving transistor. ,
Organic electroluminescence display device. 各走査線が走査される所定の長さに固定された期間は、走査線ＳＣＬThe period during which each scanning line is scanned is fixed to the scanning line SCL. m_pre_Qm_pre_Q が走査される期間の一部と走査線ＳＣＬA part of the period during which scanning is performed and the scanning line SCL m_pre_Pm_pre_P が走査される期間の一部とが重複し、且つ、走査線ＳＣＬOverlaps with a part of the scanning period and the scanning line SCL m_pre_Pm_pre_P が走査される期間と走査線ＳＣＬScanning period and scanning line SCL mm が走査される期間とが重複しない条件を満たす請求項９に記載の有機エレクトロルミネッセンス表示装置。The organic electroluminescence display device according to claim 9, wherein a condition that does not overlap with a period during which scanning is performed is satisfied. Ｐ＝２、且つ、Ｑ＝３である請求項１０に記載の有機エレクトロルミネッセンス表示装置。 P = 2, and, an organic electroluminescent display device according to claim 10 Q = 3 der Ru. 前記駆動回路は、データ線と駆動トランジスタのゲート電極との間に配され、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタを更に備えており、The driving circuit further includes a video signal writing transistor that is disposed between the data line and the gate electrode of the driving transistor and includes a source / drain region, a channel formation region, and a gate electrode.
第ｍ行目の有機エレクトロルミネッセンス素子を構成する駆動回路において、映像信号書込みトランジスタのゲート電極は走査線ＳＣＬIn the driving circuit constituting the organic electroluminescence element in the m-th row, the gate electrode of the video signal writing transistor is the scanning line SCL. mm に接続されており、第１ノード初期化トランジスタのゲート電極は走査線ＳＣＬThe gate electrode of the first node initialization transistor is connected to the scanning line SCL. m_pre_Pm_pre_P に接続されており、第２ノード初期化トランジスタのゲート電極は走査線ＳＣＬThe gate electrode of the second node initialization transistor is connected to the scan line SCL. m_pre_Qm_pre_Q に接続されている請求項９ないし請求項１１のいずれか１項に記載の有機エレクトロルミネッセンス表示装置。The organic electroluminescence display device according to claim 9, wherein the organic electroluminescence display device is connected to. 前記（ｃ）において、走査線ＳＣＬIn (c), the scanning line SCL mm からの信号によりオン状態とされた映像信号書込みトランジスタによって書込み処理が行われる請求項１２に記載の有機エレクトロルミネッセンス表示装置。The organic electroluminescence display device according to claim 12, wherein a writing process is performed by a video signal writing transistor that is turned on by a signal from the signal. 前記（ｄ）において走査線ＳＣＬIn (d), the scanning line SCL mm からの信号により映像信号書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とする請求項１２または請求項１３に記載の有機エレクトロルミネッセンス表示装置。The organic electroluminescence display device according to claim 12 or 13, wherein the first node is set in a floating state by turning off the video signal writing transistor by a signal from. 前記駆動回路は、駆動トランジスタの一方のソース／ドレイン領域と電流供給部との間に配され、ソース／ドレイン領域、チャネル形成領域、及び、発光制御トランジスタ制御線に接続されたゲート電極を備えた発光制御トランジスタを更に備えており、The drive circuit includes a gate electrode that is disposed between one source / drain region of the drive transistor and the current supply unit, and is connected to the source / drain region, the channel formation region, and the light emission control transistor control line. A light emission control transistor;
前記（ｂ）において、発光制御トランジスタ制御線からの信号によりオン状態とされた発光制御トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域を電流供給部と導通させる請求項９ないし請求項１４のいずれか１項に記載の有機エレクトロルミネッセンス表示装置。15. The device according to claim 9, wherein, in (b), one source / drain region of the drive transistor is brought into conduction with the current supply unit through the light emission control transistor turned on by a signal from the light emission control transistor control line. The organic electroluminescence display device according to any one of the above. 前記駆動回路は、駆動トランジスタの他方のソース／ドレイン領域に接続された一方の電極と、駆動トランジスタのゲート電極に接続された他方の電極とを有するコンデンサ部を更に備えている請求項９ないし請求項１５のいずれか１項に記載の有機エレクトロルミネッセンス表示装置。The drive circuit further includes a capacitor portion having one electrode connected to the other source / drain region of the drive transistor and the other electrode connected to the gate electrode of the drive transistor. Item 16. The organic electroluminescence display device according to any one of Items 15.
JP2007214409A 2007-08-21 2007-08-21 Method for driving organic electroluminescence light emitting unit and organic electroluminescence display device Active JP5157317B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007214409A JP5157317B2 (en) 2007-08-21 2007-08-21 Method for driving organic electroluminescence light emitting unit and organic electroluminescence display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007214409A JP5157317B2 (en) 2007-08-21 2007-08-21 Method for driving organic electroluminescence light emitting unit and organic electroluminescence display device

Publications (2)

Publication Number Publication Date
JP2009047958A JP2009047958A (en) 2009-03-05
JP5157317B2 true JP5157317B2 (en) 2013-03-06

Family

ID=40500227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007214409A Active JP5157317B2 (en) 2007-08-21 2007-08-21 Method for driving organic electroluminescence light emitting unit and organic electroluminescence display device

Country Status (1)

Country Link
JP (1) JP5157317B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190001B2 (en) 2010-11-09 2015-11-17 Sharp Kabushiki Kaisha Liquid crystal display device, display apparatus, and gate signal line driving method
US20160351120A1 (en) * 2014-02-10 2016-12-01 Joled Inc. Display device and method for driving display device
KR102527793B1 (en) 2017-10-16 2023-05-04 삼성디스플레이 주식회사 Display device and driving method thereof
KR102523646B1 (en) 2017-11-01 2023-04-21 삼성디스플레이 주식회사 Display device and driving method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613253B2 (en) * 2002-03-14 2005-01-26 日本電気株式会社 Current control element drive circuit and image display device
JP3750616B2 (en) * 2002-03-05 2006-03-01 日本電気株式会社 Image display device and control method used for the image display device
US7612749B2 (en) * 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
KR100607513B1 (en) * 2003-11-25 2006-08-02 엘지.필립스 엘시디 주식회사 Electro-Luminescence Display Apparatus and Driving Method thereof
KR100568596B1 (en) * 2004-03-25 2006-04-07 엘지.필립스 엘시디 주식회사 Electro-Luminescence Display Apparatus and Driving Method thereof
JP5017773B2 (en) * 2004-09-17 2012-09-05 ソニー株式会社 Pixel circuit, display device, and driving method thereof
JP4923410B2 (en) * 2005-02-02 2012-04-25 ソニー株式会社 Pixel circuit and display device
JP2007034001A (en) * 2005-07-28 2007-02-08 Sony Corp Display device
JP2007034225A (en) * 2005-07-29 2007-02-08 Sony Corp Display device
JP2007108381A (en) * 2005-10-13 2007-04-26 Sony Corp Display device and driving method of same
JP5448257B2 (en) * 2005-12-02 2014-03-19 株式会社半導体エネルギー研究所 Semiconductor device, display device, display module, and electronic apparatus

Also Published As

Publication number Publication date
JP2009047958A (en) 2009-03-05

Similar Documents

Publication Publication Date Title
US9330602B2 (en) Display device that switches light emission states multiple times during one field period
JP4479755B2 (en) ORGANIC ELECTROLUMINESCENT ELEMENT AND ORGANIC ELECTROLUMINESCENT DISPLAY DEVICE
JP5278119B2 (en) Driving method of display device
JP4844634B2 (en) Driving method of organic electroluminescence light emitting unit
JP4957713B2 (en) Driving method of organic electroluminescence display device
JP5262930B2 (en) Display element driving method and display device driving method
JP2008233502A (en) Driving method of organic electroluminescence light emission part
JP2008256916A (en) Driving method of organic electroluminescence light emission part
JP2009063719A (en) Method of driving organic electroluminescence emission part
US20080218455A1 (en) Organic electroluminescence display
US7834556B2 (en) Driving method for organic electroluminescence light emitting section
JP5141192B2 (en) Driving method of organic electroluminescence light emitting unit
JP2009271199A (en) Display apparatus and driving method for display apparatus
JP5098508B2 (en) ORGANIC ELECTROLUMINESCENT DISPLAY DEVICE, DRIVE CIRCUIT FOR DRIVING ORGANIC ELECTROLUMINESCENT LIGHT EMITTING UNIT, AND METHOD FOR DRIVING ORGANIC ELECTROLUMINESCENT LIGHT EMITTING UNIT
JP2010113188A (en) Organic electroluminescence emitting unit driving method
JP2013044891A (en) Display device and electronic apparatus
JP5157317B2 (en) Method for driving organic electroluminescence light emitting unit and organic electroluminescence display device
JP5293417B2 (en) Driving method of display device
JP4844641B2 (en) Display device and driving method thereof
JP2011090241A (en) Display device and method of driving display device
JP2008176141A (en) Organic electroluminescence display device
JP2008281612A (en) Driving circuit for driving organic electroluminescent light emitting unit, method for driving organic electroluminescent light emitting unit, and organic electroluminescent display device
JP2008242369A (en) Organic electroluminescence device and organic electroluminescence display device
JP2009098166A (en) Method of driving organic electroluminescence emitting section
JP2008292612A (en) Method of driving organic electroluminescence part

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100716

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

R151 Written notification of patent or utility model registration

Ref document number: 5157317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350