JP5157074B2 - Field effect transistor and manufacturing method thereof - Google Patents
Field effect transistor and manufacturing method thereof Download PDFInfo
- Publication number
- JP5157074B2 JP5157074B2 JP2006073387A JP2006073387A JP5157074B2 JP 5157074 B2 JP5157074 B2 JP 5157074B2 JP 2006073387 A JP2006073387 A JP 2006073387A JP 2006073387 A JP2006073387 A JP 2006073387A JP 5157074 B2 JP5157074 B2 JP 5157074B2
- Authority
- JP
- Japan
- Prior art keywords
- carbon nanotubes
- electrode
- channel
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
本発明は電界効果トランジスタ及びその製造方法に係り、特に、カーボンナノチューブを用いた高周波特性に優れ且つ低コストで製造可能な電界効果トランジスタ及びその製造方法に関する。 The present invention relates to a field effect transistor and a method for manufacturing the same, and more particularly to a field effect transistor that has excellent high frequency characteristics using carbon nanotubes and can be manufactured at low cost, and a method for manufacturing the same.
近年、電子機器の小型化・高速化の進展に伴って電子機器で用いられるトランジスタに対してもより一層の微細化・高速化が求められており、その実現のために様々なデバイス材料及びこれらの材料を用いたデバイス構造が検討されている。カーボンナノチューブを利用した電界効果トランジスタもその1つであり、カーボンナノチューブの微細な構造やキャリアの高速性を生かことにより従来の電界効果トランジスタに比べてより優れた高周波特性が期待される。 In recent years, with the progress of miniaturization and speedup of electronic equipment, there is a demand for further miniaturization and speedup of transistors used in electronic equipment. Device structures using these materials are being studied. A field effect transistor using carbon nanotubes is one of them, and by taking advantage of the fine structure of carbon nanotubes and the high speed of carriers, higher frequency characteristics than those of conventional field effect transistors are expected.
図8はカーボンナノチューブを用いた従来の電界効果トランジスタの一例を示した斜視図である(特許文献1)。同図に示した電界効果トランジスタは、絶縁性の基板35上に形成されたソース電極36とドレイン電極37の間に半導体性カーボンナノチューブ38を形成しチャネルとして利用するものであり、基板35の背面に形成した導電膜39をゲート電極として用いたいわゆるバックゲート構造を有している。
FIG. 8 is a perspective view showing an example of a conventional field effect transistor using carbon nanotubes (Patent Document 1). In the field effect transistor shown in FIG. 1, a
バックゲート構造に代えてトップゲート構造とすることもできる(特許文献2)。トップゲート構造では、基板35の表面に絶縁膜を介して半導体性カーボンナノチューブ38と交叉するようにゲート電極を設けるものであり、ゲート電極材としてカーボンナノチューブを用いることができる。
A top gate structure may be used instead of the back gate structure (Patent Document 2). In the top gate structure, a gate electrode is provided on the surface of the
カーボンナノチューブはCVD法、レーザーアブレーション法等の手段により形成することができる。カーボンナノチューブの径はサブnmオーダーと非常に小さく、また、通常の成長方法を用いた場合、図8においてソース電極36とドレイン電極37の間で横方向及び縦方向に広がって多数本形成されるが、同図では簡単のため、横方向に並んだ2本のカーボンナノチューブ38で代表させて示している。以下参照する図面についても同様である。
Carbon nanotubes can be formed by means such as CVD or laser ablation. The diameter of the carbon nanotube is very small on the order of sub-nm, and when a normal growth method is used, a large number of carbon nanotubes are formed between the
カーボンナノチューブ内では不純物散乱や格子散乱が抑制されるため電子の飽和速度は通常用いられる結晶SiやGaAsのそれに比べて大きく、従って、上述のようなカーボンナノチューブをチャネルとして用いた電界効果トランジスタは結晶SiやGaAsを用いた場合に比べて高速動作が期待される。
前述のようにカーボンナノチューブの径は非常に小さく、また、通常の形成方法では、ソース電極とドレイン電極の間に配置し得るカーボンナノチューブの密度を大きくすることも難しい。そのため、カーボンナノチューブをチャネルとして用いた従来の電界効果トランジスタではチャネル抵抗が増大して電力利得を大きくすることができず、これが高周波特性を制限するという問題がある。 As described above, the diameter of the carbon nanotube is very small, and it is difficult to increase the density of the carbon nanotube that can be disposed between the source electrode and the drain electrode by a normal forming method. Therefore, a conventional field effect transistor using carbon nanotubes as a channel cannot increase the channel gain and increase the power gain, which limits the high frequency characteristics.
また、図8に示したバックゲート構造ではトランジスタのチャネル長は半導体性カーボンナノチューブ38の長さによって決まり、したがって、高周波特性向上のためにはソース電極36とドレイン電極37の間の距離を狭く設定することによりその間に形成される半導体性カーボンナノチューブ38を短くしなければならない。しかし、通常の可視光によるフォトリソグラフィ技術を用いた場合には、ソース電極36とドレイン電極37の間の距離は1μm程度に設定するのが限度であり、さらに短くするためには電子ビーム露光装置等の高価な装置が必要となり製造コストが高くなるという問題がある。
In the back gate structure shown in FIG. 8, the channel length of the transistor is determined by the length of the
一方、カーボンナノチューブをゲート電極として用いたトップゲート構造の電界効果トランジスタでは、チャネル長はカーボンナノチューブの径によって決められるため容易にチャネル長を短くすることができる。しかし、この構成では、図8に見られるようにソース電極36とドレイン電極37間に形成されたカーボンナノチューブ38の大部分がチャネル抵抗に寄与することになるため電力利得を大きくすることができないという問題が残る。
On the other hand, in a field effect transistor having a top gate structure using a carbon nanotube as a gate electrode, the channel length can be easily reduced because the channel length is determined by the diameter of the carbon nanotube. However, in this configuration, as shown in FIG. 8, most of the
そこで、本発明はカーボンナノチューブを用いた電界効果トランジスタの高周波特性の向上を図るとともに低コストで製造可能とすることを目的とする。 Accordingly, an object of the present invention is to improve the high-frequency characteristics of a field effect transistor using carbon nanotubes, and to enable manufacture at a low cost.
上記課題は、基板面と平行に半導体性カーボンナノチューブで形成されたチャネルと、
前記基板面と平行に前記チャネルと交叉するように形成された金属性カーボンナノチューブからなるソース電極またはドレイン電極と、
を有することを特徴とする電界効果トランジスタによって解決される。
The above problem is that a channel formed of semiconducting carbon nanotubes parallel to the substrate surface ,
A source electrode or a drain electrode composed of the formed metallic carbon nanotubes to intersect with the previous SL substrate surface parallel to said channel,
This is solved by a field effect transistor characterized in that
あるいは、上記課題は、前記ソース電極と前記ドレイン電極は、それぞれ前記チャネルと互いに異なる角度で交叉するように形成された金属性カーボンナノチューブから成ることを特徴とする上記電界効果トランジスタによって解決される。 Alternatively, the above problem is solved by the field effect transistor, wherein the source electrode and the drain electrode are made of metallic carbon nanotubes formed so as to cross the channel at different angles.
あるいは、上記課題は、ゲート電極は、前記基板面と平行に絶縁膜を介して前記チャネル及び前記金属性カーボンナノチューブと交叉するように形成された金属性カーボンナノチューブから成ることを特徴とする上記電界効果トランジスタによって解決される。 Alternatively, the problem is that the electric field is characterized in that the gate electrode is composed of metallic carbon nanotubes formed so as to cross the channel and the metallic carbon nanotubes through an insulating film parallel to the substrate surface. Solved by effect transistors.
あるいは、上記課題は、基板面と平行に半導体性カーボンナノチューブからなるチャネルを形成する工程と、前記基板面と平行に前記チャネルと交叉するように金属性カーボンナノチューブを配置させてソース電極またはドレイン電極を形成する工程と、を有することを特徴とする電界効果トランジスタの製造方法によって解決される。 Alternatively, the problem is that a source electrode or a drain electrode is formed by forming a channel made of semiconducting carbon nanotubes parallel to the substrate surface, and arranging the metallic carbon nanotubes so as to cross the channel parallel to the substrate surface. And a step of forming the field effect transistor.
図1は本発明に係る電界効果トランジスタの構成を示す斜視図であり、基板1上で仮ソース電極2と仮ドレイン電極3の間に半導体性カーボンナノチューブから成るチャネル4が形成されている。そして、チャネル4と交叉するように電極6と電極7からそれぞれ金属性カーボンナノチューブ8、9が形成されている。ここに示した電界効果トランジスタは、基板1の背面に形成された導電膜5をゲート電極として用いるバックゲート構造を有している。
FIG. 1 is a perspective view showing the configuration of a field effect transistor according to the present invention, and a channel 4 made of semiconducting carbon nanotubes is formed between a temporary source electrode 2 and a
図1に見られるように、本発明に係る電界効果トランジスタでは、チャネル長は金属性カーボンナノチューブ8、9がチャネル4と交叉する2点間の距離Lによって決まる。距離Lはチャネル4に対する電極6、7の相対的な配置位置や電極6、7から形成される金属性カーボンナノチューブ8、9の形成方向を制御することにより決められ、これは仮ソース電極2と仮ドレイン電極3の間に配置されているチャネル4の長さに比べて充分短かくすることができる。即ち、電極6、7の相対的な配置位置や金属性カーボンナノチューブ8、9の形成方向を制御して距離Lをサブミクロンオーダの値に設定する上で必要なパターン精度は距離Lを直接サブミクロンオーダの値に設定する場合に必要となるパターン精度に比べて緩やかであり、したがって、電子ビーム描画装置等の高価な設備を用いることなく、通常の可視光によるフォトリソグラフィ設備を用いて容易にチャネル長となる距離Lをサブミクロンオーダの値に設定することができる。
As can be seen from FIG. 1, in the field effect transistor according to the present invention, the channel length is determined by the distance L between two points where the
また、半導体性カーボンナノチューブに比べて金属性カーボンナノチューブの抵抗は充分小さく、したがって、図1の電界効果トランジスタで金属性カーボンナノチューブ8、9をソース・ドレイン電極とした場合にチャネル抵抗を増大させることなく大きな電力利得を得ることができる。
Also, the resistance of metallic carbon nanotubes is sufficiently small compared to semiconducting carbon nanotubes, and therefore the channel resistance is increased when
以上のような本発明の効果は、半導体性カーボンナノチューブをチャネルに用いた場合に限らず通常の半導体層をチャネルとしたときにも同様にして得られるものである。また、電極6と電極7の一方のみから金属性カーボンナノチューブを形成してソース電極あるいはドレイン電極とし、仮ソース電極2、仮ドレイン電極3のいずれかをこれに対応したドレイン電極あるいはソース電極としたときにも同様に本発明の効果を得ることができる。
The effects of the present invention as described above are not limited to the case where semiconducting carbon nanotubes are used in the channel, but can be obtained in the same manner when a normal semiconductor layer is used as the channel. Further, metallic carbon nanotubes are formed from only one of the electrode 6 and the electrode 7 to be a source electrode or a drain electrode, and either the temporary source electrode 2 or the
金属性カーボンナノチューブをソース電極あるいはドレイン電極として用いることによって、サブミクロンオーダのチャネル長を有する電界効果トランジスタを通常の可視光によるフォトリソグラフィ装置を用いて実現した。 By using metallic carbon nanotubes as a source electrode or a drain electrode, a field effect transistor having a channel length on the order of submicron was realized using an ordinary visible light photolithography apparatus.
最初に、本発明に係る電界効果トランジスタにおいてチャネルとして用いられるカーボンナノチューブの形成方法について図2(a)−(c)を参照して説明する。まず、図2(a)に示したように、シリコン基板10上に熱酸化法により膜厚200nmのシリコン酸化膜11を形成する。そして、周知のリフトオフ法を用いてシリコン酸化膜11の上に膜厚5nmのAl膜12及び膜厚1nmのFe膜13からなる仮ソース電極14を形成する。Fe膜13はカーボンナノチューブの成長に対する触媒作用を有する。
First, a method for forming a carbon nanotube used as a channel in the field effect transistor according to the present invention will be described with reference to FIGS. First, as shown in FIG. 2A, a
ついで、図1(b)に示したように、仮ソース電極14から所定距離、例えば、5μm離れた位置に膜厚6nmのAl膜を前述したリフトオフ法により形成し仮ドレイン電極15とする。
Then, as shown in FIG. 1B, an Al film having a film thickness of 6 nm is formed at a position away from the
ついで、図2(c)に示したように、仮ソース電極14から仮ドレイン電極15に向けて半導体性カーボンナノチューブ16を成長させチャネルとする。半導体性カーボンナノチューブ16は、プロセスガスとしてアセチレンガス、キャリアガスとしてArガスを用いるCVD法により成長させた。ここで、圧力を100 Pa、基板温度を600℃に設定し仮ソース電極14と仮ドレイン電極15の間に直流電圧を印加すると、仮ソース電極14の表面に形成されているFe膜13上でカーボンナノチューブが成長を開始し電界方向に沿ってシリコン基板10の面に平行に成長を続け、仮ドレイン電極15へ達っした後停止する。
Next, as shown in FIG. 2C, a
上述したカーボンナノチューブの成長に際し、基板温度を上昇させたとき仮ソース電極14の表面でFe膜13は下地となるAl膜12に対する濡れ性に影響されて粒子状に細かく分離される。そして、分離された各Fe粒子を成長基点として多数のカーボンナノチューブが仮ソース電極14から仮ドレイン電極15に向けて成長することになる。仮ソース電極14の表面におけるFe粒子の径はAl膜12に対する濡れ性以外にもFe膜13の膜厚、基板温度等の要因によって左右される。一般には、触媒となるFe粒子の径が小さい場合成長したカーボンナノチューブは半導体的性質を有するようになり、粒子径が大きくなると金属的性質を帯びるようになる。ここでは、カーボンナノチューブをチャネルとして用いるためFe膜13の膜厚を1nmと薄く設定しており、これによってFe粒子の径を小さくし半導体性カーボンナノチューブ16を形成させる。
During the growth of the carbon nanotubes described above, when the substrate temperature is raised, the
なお、図2(c)に見られるように、仮ソース電極14の表面で成長を開始したカーボンナノチューブは、実際には、図中点線で示したように、下方向に向けて成長した後下地酸化膜11に沿って成長し仮ドレイン電極19に達した後成長を停止するが、ここでは、簡単のため、カーボンナノチューブ16は仮ソース電極14と仮ドレイン電極15の間で直線状に成長するように描いている。以下参照する図面についても同様である。
As shown in FIG. 2 (c), the carbon nanotubes that have started growing on the surface of the
次に、形成したカーボンナノチューブ16をチャネルとする電界効果トランジスタの製造方法について説明する。図3(a)は図2で説明した方法を用いシリコン基板上にチャネルとして形成された半導体性カーボンナノチューブを示す斜視図であり、図2と同一のものには同一番号を振ってある。
Next, a method for manufacturing a field effect transistor using the formed
図2で説明した工程に続いて図3(b)に示したように、膜厚10nmのTa膜からなる電界印加用電極17、18、19を周知のリフトオフ法を用いて形成し、さらに、膜厚5nmのAl膜と膜厚3nmのFe膜からなる触媒電極20を同様なリフトオフ法を用いて形成する。同図に見られるように、電界印加用電極17はチャネルとなるカーボンナノチューブ16の形成方向を挟んで一方の側に配置し、電界印加用電極18、19はその反対側に配置する。また、触媒電極20はカーボンナノチューブ16の形成方向を挟んで電界印加用電極17と同じ側で且つ電界印加用電極17と電界印加用電極18、及び電界印加用電極17と電界印加用電極19を結ぶ線上に配置する。
Following the process described in FIG. 2, as shown in FIG. 3B, the electric
ついで、図4(a)に示したように、CVD法を用いて触媒電極20からカーボンナノチューブを成長させる。ここで、プロセスガスとしてアセチレンガス、キャリアガスとしてArガスを用い圧力を100 Pa、成長温度を600℃に設定する。そして、電界印加用電極17を接地し電界印加用電極18、19に直流電圧を印加すると、触媒電極20上で成長を開始したカーボンナノチューブ21、22はそれぞれ電界印加用電極17、18間及び電界印加用電極17、19間に生じた電界に沿って成長しチャネルとなるカーボンナノチューブ16と交叉し、さらに成長を続け電界印加用電極18、19に達したときに成長を停止する。
Next, as shown in FIG. 4A, carbon nanotubes are grown from the
前述のようにチャネルとして用いるカーボンナノチューブの形成に際しては、触媒となるFe膜の膜厚を1nmと薄くすることにより半導体的性質を持たせたのに対し、ここでは触媒電極20の表面に形成するFe膜の膜厚を3nmと厚くしてFe粒子の径を大きくすることにより金属性カーボンナノチューブ21、22を成長させた。
As described above, when the carbon nanotube used as the channel is formed, the Fe film serving as the catalyst has a semiconducting property by reducing the film thickness to 1 nm, but here it is formed on the surface of the
ついで、図4(b)に示したように、触媒電極20とその上のカーボンナノチューブ21、22の一部及び電界印加用電極17をイオンミリングにより除去する。これにより金属性カーボンナノチューブ21、22を分離してそれぞれをソース電極及びドレイン電極とする。実際に金属性カーボンナノチューブ21、22をソース電極、ドレイン電極として用いるためには、それぞれの端部に導電膜パターンを形成して内部回路と接続させるが、同図では省略してある。
Next, as shown in FIG. 4B, the
ついで、シリコン基板10の背面に膜厚10nmのTi膜と膜厚100nmのAu膜を蒸着法によって堆積させゲート電極23とする。
Next, a Ti film having a thickness of 10 nm and an Au film having a thickness of 100 nm are deposited on the back surface of the
図5は図4(a)に示した電界効果トランジスタの平面図であり、金属性カーボンナノチューブ21、22がそれぞれ電界印加用電極17と電界印加用電極18、19の間に生じた電界方向に沿って形成される様子を示している。ここで、電界効果トランジスタのチャネル長は半導体性カーボンナノチューブ16に対して金属性カーボンナノチューブ21、22がそれぞれ交叉する2点の間の距離Lによって決められ、距離Lは電界印加用電極18、19間の距離L1、半導体カーボンナノチューブ16と電界印加用電極17の間の距離L2、半導体カーボンナノチューブ16と電界印加用電極19の間の距離L3によって制御される。
FIG. 5 is a plan view of the field effect transistor shown in FIG. 4A, in which the
例えばL1、L2、L3をそれぞれ2μmに設定すればL=1μmとなり、また、L1、L2をそれぞれ2μm、L3を18μmに設定すればL=0.2μmとすることができる。即ち、L1、L2、L3をそれぞれ可視光を光源として用いるフォトリソグラフィ装置で設定可能な値にした場合においてもソース・ドレイン間距離Lを容易にサブミクロンオーダの値に制御することができる。 For example, if L1, L2, and L3 are each set to 2 μm, L = 1 μm, and if L1 and L2 are each set to 2 μm and L3 is set to 18 μm, L = 0.2 μm. That is, even when L1, L2, and L3 are set to values that can be set by a photolithography apparatus that uses visible light as a light source, the source-drain distance L can be easily controlled to a value on the order of submicrons.
上記実施例ではソース電極とドレイン電極の両方を金属性カーボンナノチューブで構成する場合について述べたが、ソース電極とドレイン電極の一方のみ金属性カーボンナノチューブ21又は22で構成させ、仮ソース電極14あるいは仮ドレイン電極15をもう一方の電極として用いるようにしてもよい。
In the above embodiment, the case where both the source electrode and the drain electrode are composed of metallic carbon nanotubes has been described. However, only one of the source electrode and the drain electrode is composed of the
また、上記実施例では半導体性カーボンナノチューブをチャネルとして用いる場合について述べたが、通常の半導体層をチャネルとして用いることもできる。 In the above embodiment, the case where the semiconductor carbon nanotube is used as the channel has been described. However, a normal semiconductor layer can also be used as the channel.
実施例1で述べた電界効果トランジスタはシリコン基板10の背面を全面ゲート電極とした構造となっているため製造工程は簡易化されるもののゲート寄生容量が大きくなり、高周波特性を劣化させる恐れがある。これを避けるため、以下述べるようにゲート電極をシリコン基板10の表面に形成したトップゲート構造とすることができる。
Since the field effect transistor described in the first embodiment has a structure in which the back surface of the
本実施例では、図4(b)においてシリコン基板10の背面にゲート電極23を形成するまでは実施例1と同じ工程を用いる。その後、図6(a)に示したように、チャネルとなる半導体性カーボンナノチューブ16が形成されているシリコン基板10の表面に膜厚50nmの絶縁膜24をSOG法により形成する。そして、絶縁膜24上にリフトオフ法を用いて膜厚10nmのTa膜からなる電界印加用電極25、26を形成する。ここで、電界印加用電極25、26は絶縁膜24の下に形成されている半導体性カーボンナノチューブ16を挟んでその両側に配置する。また、膜厚5nmのAl膜と膜厚3nmのFe膜を積層したものからなる触媒電極27を絶縁膜24上で半導体性カーボンナノチューブ16を挟んで電界印加用電極25が形成されている側に形成する。
In this embodiment, the same steps as those in
ついで、図6(b)に示したように、電界印加用電極25、26間に電圧を印加した状態で前述と同様のCVD法により金属性カーボンナノチューブ28を形成しゲート電極とする。
Next, as shown in FIG. 6B,
上記構成では、ゲート電極となる金属性カーボンナノチューブ28の形成位置の設定には実施例1に比べてより高いパターン精度が必要となるものの、チャネル長は金属性カーボンナノチューブ28の径によって決まるため実施例1に比べてチャネル長をより短く且つゲート寄生容量を小さくすることができる。
In the above configuration, although the higher pattern accuracy is required for setting the formation position of the
次に、図7(a)、(b)を参照して本発明の他の実施例に係る電界効果トランジスタの形成方法について述べる。 Next, a method for forming a field effect transistor according to another embodiment of the present invention will be described with reference to FIGS.
チャネルとなる半導体性カーボンナノチューブを形成するまでの工程は図3(a)に示した工程と同一である。本実施例は実施例1に比べて電界印加用電極と触媒電極の配置が異なっており、図7(a)に示すように、半導体性カーボンナノチューブ16を形成した後、半導体性カーボンナノチューブ16を挟んで両側にそれぞれ電界印加用電極29、30を形成するとともに、半導体性カーボンナノチューブ16を挟んで一方の側に2つの触媒電極31、32を形成する。ここで、電圧印加用電極29、30及び触媒電極31、32の材料は実施例1と同一のものを用いる。
The process until the formation of the semiconducting carbon nanotube to be the channel is the same as the process shown in FIG. In this example, the arrangement of the electric field application electrode and the catalyst electrode is different from that in Example 1, and after forming the
ついで、図7(b)に示したように、電界印加用電極29、30間に電圧を印加し、前述と同様のCVD法を用いると、触媒電極31、32でそれぞれ成長を開始した金属性カーボンナノチューブ33、34は電界印加用電極29、30間に生じた電界方向に沿って成長し電界印加用電極29に達したときに成長を停止する。その後、電界印加用電極29、30をイオンミリングにより除去し、さらに、電極29近傍の金属性カーボンナノチューブ33、34を部分的に除去すると、金属性カーボンナノチューブ33、34が分離されてそれぞれソース電極、ドレイン電極として用いることができる。
Next, as shown in FIG. 7 (b), when a voltage is applied between the electric
ゲート電極は実施例1と同様に、シリコン基板10の背面に形成した導電膜を用いることもでき、あるいは、実施例2と同様な製造工程を経てトップゲート構造とすることもできる。
(付記1) 基板面と平行に形成されたチャネルを備え、ソース電極とドレイン電極の少なくとも一方は、前記基板面と平行に前記チャネルと交叉するように形成された金属性カーボンナノチューブから成ることを特徴とする電界効果トランジスタ。
(付記2) 前記ソース電極と前記ドレイン電極は、それぞれ前記チャネルと互いに異なる角度で交叉するように形成された金属性カーボンナノチューブから成ることを特徴とする上記電界効果トランジスタ。
(付記3) ゲート電極は、前記基板面と平行に絶縁膜を介して前記チャネル及び前記金属性カーボンナノチューブと交叉するように形成された金属性カーボンナノチューブから成ることを特徴とする上記電界効果トランジスタ。
(付記4) 前記チャネルは半導体性カーボンナノチューブからなることを特徴とする上記電界効果トランジスタ。
(付記5) 基板面と平行にチャネルを形成する工程と、前記基板面と平行に前記チャネルと交叉するように金属性カーボンナノチューブを形成しソース電極及び/又はドレイン電極とすることを特徴とする電界効果トランジスタの製造方法。
(付記6) 前記チャネルと互いに異なる角度で交叉する2つの金属性カーボンナノチューブを形成し、一方の金属性カーボンナノチューブをソース電極、他方の金属性カーボンナノチューブをドレイン電極とすることを特徴とする上記電界効果トランジスタの製造方法。
(付記7) 前記基板面と平行に絶縁膜を介して前記チャネル及び前記金属性カーボンナノチューブと交叉するように金属性カーボンナノチューブを形成しゲート電極とすることを特徴とする上記電界効果トランジスタの製造方法。
(付記8) 基板面と平行に半導体性カーボンナノチューブを形成しチャネルとすることを特徴とする上記電界効果トランジスタの製造方法。
As in the first embodiment, a conductive film formed on the back surface of the
(Supplementary note 1) It is provided with a channel formed parallel to the substrate surface, and at least one of the source electrode and the drain electrode is made of metallic carbon nanotubes formed so as to cross the channel parallel to the substrate surface. A characteristic field effect transistor.
(Supplementary Note 2) The field effect transistor according to claim 2, wherein the source electrode and the drain electrode are made of metallic carbon nanotubes formed so as to cross the channel at different angles.
(Supplementary Note 3) The field effect transistor according to
(Supplementary Note 4) The field effect transistor according to
(Supplementary Note 5) A step of forming a channel parallel to the substrate surface, and forming a metallic carbon nanotube so as to cross the channel parallel to the substrate surface to form a source electrode and / or a drain electrode A method of manufacturing a field effect transistor.
(Additional remark 6) The said metallic carbon nanotube which forms two metallic carbon nanotubes which cross | intersect at a mutually different angle with the said channel is used as a source electrode, and the other metallic carbon nanotube is used as the drain electrode characterized by the above-mentioned A method of manufacturing a field effect transistor.
(Supplementary Note 7) The manufacture of the field effect transistor according to
(Additional remark 8) The manufacturing method of the said field effect transistor characterized by forming a semiconducting carbon nanotube in parallel with a substrate surface, and making it a channel.
1、35 基板
2、14 仮ソース電極
3、15 仮ドレイン電極
4 チャネル
5、23、39 導電膜
6、7 電極
8、9、21、22、28、33、34 金属性カーボンナノチューブ
10 シリコン基板
11 シリコン酸化膜
12 Al膜
13 Fe膜
16、38 半導体性カーボンナノチューブ
17、18、19、25、26、29、30 電界印加用電極
20、27、31、32 触媒電極
24 絶縁膜
36 ソース電極
37 ドレイン電極
1, 35
Claims (2)
前記基板面と平行に前記チャネルとそれぞれ互いに異なる角度で交叉させ、前記2つの仮の電極間で形成された前記チャネルの長さを狭小化させるように形成させた金属性カーボンナノチューブからなるソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極によって狭小化された前記チャネルと交叉するように、前記基板面と平行に絶縁膜を介して形成された金属性カーボンナノチューブからなるゲート電極と、
を有することを特徴とする電界効果トランジスタ。 A channel composed of semiconducting carbon nanotubes formed between two temporary electrodes in parallel with the substrate surface;
A source electrode comprising metallic carbon nanotubes formed so as to cross the channel in parallel with the substrate surface at angles different from each other and to reduce the length of the channel formed between the two temporary electrodes. And a drain electrode;
A gate electrode made of metallic carbon nanotubes formed through an insulating film parallel to the substrate surface so as to cross the channel narrowed by the source electrode and the drain electrode;
A field effect transistor comprising:
前記基板面と平行に前記チャネルとそれぞれ互いに異なる角度で交叉するように金属性カーボンナノチューブを配置させ、前記2つの仮の電極間で形成された前記チャネルの長さが狭小化されるようにソース電極及びドレイン電極を形成する工程と、
前記ソース電極及び前記ドレイン電極によって狭小化された前記チャネルと交叉するように、前記基板面と平行に絶縁膜を介して金属性カーボンナノチューブからなるゲート電極を形成する工程と、
を有することを特徴とする電界効果トランジスタの製造方法。 Forming a channel composed of semiconducting carbon nanotubes between two temporary electrodes in parallel with the substrate surface;
Metallic carbon nanotubes are arranged parallel to the substrate surface so as to cross the channels at different angles, and the source is formed so that the length of the channel formed between the two temporary electrodes is reduced. Forming an electrode and a drain electrode;
Forming a gate electrode made of metallic carbon nanotubes through an insulating film in parallel with the substrate surface so as to cross the channel narrowed by the source electrode and the drain electrode;
A method for producing a field effect transistor, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006073387A JP5157074B2 (en) | 2006-03-16 | 2006-03-16 | Field effect transistor and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006073387A JP5157074B2 (en) | 2006-03-16 | 2006-03-16 | Field effect transistor and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007250904A JP2007250904A (en) | 2007-09-27 |
JP5157074B2 true JP5157074B2 (en) | 2013-03-06 |
Family
ID=38594863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006073387A Expired - Fee Related JP5157074B2 (en) | 2006-03-16 | 2006-03-16 | Field effect transistor and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5157074B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9246112B2 (en) | 2014-01-08 | 2016-01-26 | International Business Machines Corporation | Semiconductor device with ballistic gate length structure |
CN107564947A (en) * | 2016-07-01 | 2018-01-09 | 清华大学 | Nano-heterogeneous structure |
CN107564946A (en) * | 2016-07-01 | 2018-01-09 | 清华大学 | nano-transistor |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4737474B2 (en) * | 2007-09-07 | 2011-08-03 | 日本電気株式会社 | Semiconductor element |
FR2943421B1 (en) * | 2009-03-18 | 2012-11-30 | Commissariat Energie Atomique | ELECTRICAL DETECTION AND QUANTIFICATION OF MERCURIC DERIVATIVES |
KR101903747B1 (en) | 2011-11-16 | 2018-10-04 | 삼성디스플레이 주식회사 | Thin film transistor and display device including the same |
US8865604B2 (en) * | 2012-09-17 | 2014-10-21 | The Boeing Company | Bulk carbon nanotube and metallic composites and method of fabricating |
JP2014058432A (en) * | 2012-09-19 | 2014-04-03 | Fujitsu Ltd | Carbon nano-tube and field effect transistor |
CN107564948B (en) * | 2016-07-01 | 2021-01-05 | 清华大学 | Preparation method of nano heterostructure and nano transistor |
CN107564917B (en) * | 2016-07-01 | 2020-06-09 | 清华大学 | Nano-heterostructure |
CN107564910B (en) * | 2016-07-01 | 2020-08-11 | 清华大学 | Semiconductor device with a plurality of transistors |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3731486B2 (en) * | 2001-03-16 | 2006-01-05 | 富士ゼロックス株式会社 | Transistor |
JP2003017508A (en) * | 2001-07-05 | 2003-01-17 | Nec Corp | Field effect transistor |
-
2006
- 2006-03-16 JP JP2006073387A patent/JP5157074B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9246112B2 (en) | 2014-01-08 | 2016-01-26 | International Business Machines Corporation | Semiconductor device with ballistic gate length structure |
US9786852B2 (en) | 2014-01-08 | 2017-10-10 | International Business Machines Corporation | Semiconductor device with ballistic gate length structure |
CN107564947A (en) * | 2016-07-01 | 2018-01-09 | 清华大学 | Nano-heterogeneous structure |
CN107564946A (en) * | 2016-07-01 | 2018-01-09 | 清华大学 | nano-transistor |
Also Published As
Publication number | Publication date |
---|---|
JP2007250904A (en) | 2007-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5157074B2 (en) | Field effect transistor and manufacturing method thereof | |
US9099542B2 (en) | Transistors from vertical stacking of carbon nanotube thin films | |
JP5135825B2 (en) | Graphene transistor and manufacturing method thereof | |
US7858454B2 (en) | Self-aligned T-gate carbon nanotube field effect transistor devices and method for forming the same | |
US8809837B2 (en) | Vertical stacking of graphene in a field-effect transistor | |
US6566704B2 (en) | Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof | |
Dayeh | Electron transport in indium arsenide nanowires | |
US7586130B2 (en) | Vertical field effect transistor using linear structure as a channel region and method for fabricating the same | |
JP4237203B2 (en) | Method for manufacturing amorphous high electron mobility transistor | |
JPH11345959A (en) | Manufacture of microstructure and semiconductor device using the same | |
KR20160003343A (en) | GRAPHENE NANORIBBONS AND CARBON NANOTUBES FABRICATED FROM SiC FINS OR NANOWIRE TEMPLATES | |
WO2012119125A2 (en) | High performance graphene transistors and fabrication processes thereof | |
DE112011100907T5 (en) | Units based on graphene channels and methods for their production | |
JP2009043939A (en) | Manufacturing method for electronic device using graphene | |
JP2008135748A (en) | Field-effect transistor utilizing nanotube and its manufacturing method | |
TW201427023A (en) | Semiconductor device and fabrications thereof | |
KR100327496B1 (en) | Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof | |
JP3963686B2 (en) | Carbon nanotube gate high electron mobility transistor and manufacturing method thereof | |
JP2009252798A (en) | Carbon nanotube field-effect transistor and its fabrication process | |
JP2013179274A (en) | Field effect transistor and manufacturing method of the same | |
JP5289678B2 (en) | Field effect transistor | |
JP4450719B2 (en) | Manufacturing method of semiconductor device | |
JP2013145904A (en) | Method of manufacturing field-effect transistor | |
JP4884723B2 (en) | Field effect transistor and manufacturing method thereof | |
JP2006100721A (en) | Semiconductor element and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121019 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5157074 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |