JP5154587B2

JP5154587B2 - Power converter

Info

Publication number: JP5154587B2
Application number: JP2010016282A
Authority: JP
Inventors: 正樹山田; 晶今中; 研吾内山
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2010-01-28
Filing date: 2010-01-28
Publication date: 2013-02-27
Anticipated expiration: 2030-01-28
Also published as: JP2011155786A

Description

この発明は、複数のインバータを組み合わせて所望の出力電圧を得ることが可能な電力変換装置に関するものである。 The present invention relates to a power conversion device capable of obtaining a desired output voltage by combining a plurality of inverters.

従来の電力変換装置の主回路は、それぞれ異なる直流電源を有する複数の単相インバータの交流側を直列に接続して多重インバータを構成する。各単相インバータは、ダイオードを逆並列に接続した複数個のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の自己消弧型半導体スイッチング素子で構成され、直流電源からの直流電力を交流電力に変換する。また、制御回路はＣＰＵ（Central Processing Unit）回路およびディジタル演算回路としてのＰＬＤ（Programmable Logic Device）回路を備え、入力された出力目標電圧に応じて各単相インバータへのゲート駆動信号を生成する。 The main circuit of the conventional power converter comprises a multiple inverter by connecting the AC sides of a plurality of single-phase inverters having different DC power sources in series. Each single-phase inverter is composed of a plurality of self-extinguishing semiconductor switching elements such as MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) with diodes connected in antiparallel, and converts DC power from a DC power source into AC power. . The control circuit includes a CPU (Central Processing Unit) circuit and a PLD (Programmable Logic Device) circuit as a digital arithmetic circuit, and generates a gate drive signal to each single-phase inverter according to the input output target voltage.

ＣＰＵ回路では、電力変換装置の目標電圧がＡ／Ｄ（アナログ／ディジタル）コンバータを介して入力され、電圧Ｖ１で正規化を行った後、絶対値回路によって絶対値変換し、変換された絶対値信号に演算回路にて切り捨て処理を行い、目標電圧の基本階調を示す整数値を基本階調信号として出力する。一方、絶対値回路から出力された絶対値信号と、演算回路にて切り捨て処理された整数値とは減算回路に入力され、減算回路では基本階調（整数部）の残りの部分である小数部を抽出する。小数部はＣＰＵ回路内のＰＷＭ制御部に入力される。ＰＷＭ制御部は、搬送波発生回路から出力される三角波等のキャリア信号と減算回路からの小数部とからＰＷＭ電圧指令としてのＰＷＭ信号を生成する。
そしてＰＬＤ回路内で、基本階調指令にＰＷＭ信号を加算した出力階調指令から各単相インバータのゲート駆動信号を生成する（例えば、特許文献１参照）。 In the CPU circuit, the target voltage of the power conversion device is input via an A / D (analog / digital) converter, normalized with the voltage V1, and then converted into an absolute value by the absolute value circuit, and the converted absolute value. The signal is rounded down by an arithmetic circuit, and an integer value indicating the basic gradation of the target voltage is output as a basic gradation signal. On the other hand, the absolute value signal output from the absolute value circuit and the integer value rounded down by the arithmetic circuit are input to the subtraction circuit, and the subtraction circuit is the remaining part of the basic gradation (integer part). To extract. The decimal part is input to the PWM controller in the CPU circuit. The PWM control unit generates a PWM signal as a PWM voltage command from a carrier signal such as a triangular wave output from the carrier wave generation circuit and a decimal part from the subtraction circuit.
In the PLD circuit, a gate drive signal for each single-phase inverter is generated from an output gradation command obtained by adding a PWM signal to the basic gradation command (see, for example, Patent Document 1).

特開２００６−２３８６３０号公報JP 2006-238630 A

従来の電力変換装置では、ＰＷＭ制御を合成した多レベル出力を実現するのに、基本出力レベル（基本階調）とＰＷＭ信号とを高速なロジック加算部にて合成している。しかしながら、他の回路に比して極めて低速で処理するＣＰＵ回路の演算により、基本出力レベル、ＰＷＭ信号の基になる整数部、小数部を抽出しているため、制御の高速化に限界があった。 In a conventional power conversion device, a basic output level (basic gradation) and a PWM signal are combined by a high-speed logic adding unit in order to realize a multi-level output by combining PWM control. However, since the basic output level, the integer part and the decimal part that are the basis of the PWM signal are extracted by the calculation of the CPU circuit that processes at a very low speed compared to other circuits, there is a limit to the speeding up of the control. It was.

この発明は、上記のような問題点を解消するために成されたものであって、複数の単相インバータを組み合わせ、ＰＷＭ制御を合成した多レベル出力を実現する電力変換装置において、ＣＰＵ回路を要することなく制御装置を構成して、各単相インバータへの駆動信号を高速で生成し、制御の高速化を図ることを目的とする。 The present invention has been made to solve the above-described problems. In a power converter that realizes multilevel output by combining a plurality of single-phase inverters and combining PWM control, a CPU circuit is provided. It is an object of the present invention to construct a control device without necessity, to generate a drive signal to each single-phase inverter at high speed, and to speed up control.

この発明に係る電力変換装置は、それぞれ直流電圧源を有して該直流電圧源からの直流電力を交流電力に変換する複数の単相インバータを直列接続して、上記複数の単相インバータの各発生電圧の総和により出力する電力変換器と、制御装置とを備える。そして上記制御装置は、ＡＤ変換器を有して出力電圧指令をディジタル値にて生成して出力する電圧指令生成部と、該電圧指令生成部からの出力である上記ディジタル値の所定の上位ビットを除いた下位ビットを入力してＰＷＭ電圧指令を生成するＰＷＭ制御部と、上記ディジタル値の上記上位ビットと上記ＰＷＭ電圧指令とを合成して合成指令信号を生成する合成部とを備えて、上記合成指令信号に基づいて上記各単相インバータを出力制御し、上記合成部は、上記電圧指令生成部からの上記上位ビットの内、最下位ビットに上記ＰＷＭ電圧指令を加算して上記合成指令信号を生成するものである。 The power converter according to the present invention includes a plurality of single-phase inverters each having a DC voltage source and converting DC power from the DC voltage source into AC power, and each of the plurality of single-phase inverters. A power converter that outputs a sum of generated voltages and a control device are provided. The control device includes an AD converter that generates and outputs an output voltage command as a digital value, and a predetermined upper bit of the digital value that is output from the voltage command generation unit. A PWM control unit that generates a PWM voltage command by inputting lower bits excluding, and a synthesis unit that generates a synthesized command signal by synthesizing the upper bit of the digital value and the PWM voltage command, The output control of each single-phase inverter is performed based on the synthesis command signal, and the synthesis unit adds the PWM voltage command to the least significant bit among the upper bits from the voltage command generation unit to generate the synthesis command. A signal is generated.

またこの発明に係る電力変換装置は、それぞれ直流電圧源を有して該直流電圧源からの直流電力を交流電力に変換する複数の単相インバータを直列接続して、上記複数の単相インバータの各発生電圧の総和により出力する電力変換器と、制御装置とを備え、上記制御装置は、ＡＤ変換器を有して出力電圧指令をディジタル値にて生成して出力する電圧指令生成部と、該電圧指令生成部からの出力である上記ディジタル値の所定の上位ビットを除いた下位ビットを入力してＰＷＭ電圧指令を生成するＰＷＭ制御部と、上記ディジタル値の上記上位ビットと上記ＰＷＭ電圧指令とを合成して合成指令信号を生成する合成部とを備えて、上記合成指令信号に基づいて上記各単相インバータを出力制御し、上記電圧指令生成部は、出力電流指令に基づいて上記出力電圧指令を決定するものである。 The power converter according to the present invention comprises a plurality of single-phase inverters each having a DC voltage source and converting DC power from the DC voltage source into AC power. A power converter that outputs the sum of the generated voltages, and a control device, and the control device includes an AD converter, generates a voltage command with a digital value, and outputs the voltage command generator; A PWM control unit that generates a PWM voltage command by inputting lower bits excluding a predetermined higher bit of the digital value that is an output from the voltage command generation unit, the upper bit of the digital value, and the PWM voltage command And a synthesis unit that generates a synthesis command signal, and controls the output of each single-phase inverter based on the synthesis command signal. The voltage command generation unit is based on the output current command. Te is to determine the output voltage command.

またこの発明に係る電力変換装置は、それぞれ直流電圧源を有して該直流電圧源からの直流電力を交流電力に変換する複数の単相インバータを直列接続して、上記複数の単相インバータの各発生電圧の総和により出力する電力変換器と、制御装置とを備え、上記制御装置は、ＡＤ変換器を有して出力電圧指令をディジタル値にて生成して出力する電圧指令生成部と、該電圧指令生成部からの出力である上記ディジタル値の所定の上位ビットを除いた下位ビットを入力してＰＷＭ電圧指令を生成するＰＷＭ制御部と、上記ディジタル値の上記上位ビットと上記ＰＷＭ電圧指令とを合成して合成指令信号を生成する合成部とを備えて、上記合成指令信号に基づいて上記各単相インバータを出力制御し、上記ＡＤ変換器は、上記出力電圧指令をアナログ信号からディジタル信号に変換するものである。 The power converter according to the present invention comprises a plurality of single-phase inverters each having a DC voltage source and converting DC power from the DC voltage source into AC power. A power converter that outputs the sum of the generated voltages, and a control device, and the control device includes an AD converter, generates a voltage command with a digital value, and outputs the voltage command generator; A PWM control unit that generates a PWM voltage command by inputting lower bits excluding a predetermined higher bit of the digital value that is an output from the voltage command generation unit, the upper bit of the digital value, and the PWM voltage command And a synthesis unit that generates a synthesis command signal, and controls output of each single-phase inverter based on the synthesis command signal, and the AD converter analyzes the output voltage command. And it converts the grayed signal into a digital signal.

またこの発明に係る電力変換装置は、それぞれ直流電圧源を有して該直流電圧源からの直流電力を交流電力に変換する複数の単相インバータを直列接続して、上記複数の単相インバータの各発生電圧の総和により出力する電力変換器と、制御装置とを備え、上記制御装置は、ＡＤ変換器を有して出力電圧指令をディジタル値にて生成して出力する電圧指令生成部と、該電圧指令生成部からの出力である上記ディジタル値の所定の上位ビットを除いた下位ビットを入力してＰＷＭ電圧指令を生成するＰＷＭ制御部と、上記ディジタル値の上記上位ビットと上記ＰＷＭ電圧指令とを合成して合成指令信号を生成する合成部とを備えて、上記合成指令信号に基づいて上記各単相インバータを出力制御し、上記ＡＤ変換器の分解能は、上記ＰＷＭ制御部で要求される分解能により決定されるものである。 The power converter according to the present invention comprises a plurality of single-phase inverters each having a DC voltage source and converting DC power from the DC voltage source into AC power. A power converter that outputs the sum of the generated voltages, and a control device, and the control device includes an AD converter, generates a voltage command with a digital value, and outputs the voltage command generator; A PWM control unit that generates a PWM voltage command by inputting lower bits excluding a predetermined higher bit of the digital value that is an output from the voltage command generation unit, the upper bit of the digital value, and the PWM voltage command And a synthesis unit that generates a synthesis command signal, and controls output of each single-phase inverter based on the synthesis command signal, and the resolution of the AD converter is controlled by the PWM control. In is to be determined by the required resolution.

またこの発明に係る電力変換装置は、それぞれ直流電圧源を有して該直流電圧源からの直流電力を交流電力に変換する複数の単相インバータを直列接続して、上記複数の単相インバータの各発生電圧の総和により出力する電力変換器と、制御装置とを備え、上記制御装置は、ＡＤ変換器を有して出力電圧指令をディジタル値にて生成して出力する電圧指令生成部と、該電圧指令生成部からの出力である上記ディジタル値の所定の上位ビットを除いた下位ビットを入力してＰＷＭ電圧指令を生成するＰＷＭ制御部と、上記ディジタル値の上記上位ビットと上記ＰＷＭ電圧指令とを合成して合成指令信号を生成する合成部とを備えて、上記合成指令信号に基づいて上記各単相インバータを出力制御し、上記複数の単相インバータの直流電圧源の電圧比は、１：２：４：・・と２の累乗比となるものである。 The power converter according to the present invention comprises a plurality of single-phase inverters each having a DC voltage source and converting DC power from the DC voltage source into AC power. A power converter that outputs the sum of the generated voltages, and a control device, and the control device includes an AD converter, generates a voltage command with a digital value, and outputs the voltage command generator; A PWM control unit that generates a PWM voltage command by inputting lower bits excluding a predetermined higher bit of the digital value that is an output from the voltage command generation unit, the upper bit of the digital value, and the PWM voltage command And a synthesis unit that generates a synthesis command signal, and controls output of each of the single-phase inverters based on the synthesis command signal, and supplies power to the DC voltage sources of the plurality of single-phase inverters. Ratio is 1: 2: 4: and serves as a power ratio of ... and 2.

またこの発明に係る電力変換装置は、それぞれ直流電圧源を有して該直流電圧源からの直流電力を交流電力に変換する複数の単相インバータを直列接続して、上記複数の単相インバータの各発生電圧の総和により出力する電力変換器と、制御装置とを備え、上記制御装置は、ＡＤ変換器を有して出力電圧指令をディジタル値にて生成して出力する電圧指令生成部と、該電圧指令生成部からの出力である上記ディジタル値の所定の上位ビットを除いた下位ビットを入力してＰＷＭ電圧指令を生成するＰＷＭ制御部と、上記ディジタル値の上記上位ビットと上記ＰＷＭ電圧指令とを合成して合成指令信号を生成する合成部とを備えて、上記合成指令信号に基づいて上記各単相インバータを出力制御し、上記電圧指令生成部からの上記上位ビットのビット数は、直列接続される上記複数の単相インバータの個数に等しいものである。 The power converter according to the present invention comprises a plurality of single-phase inverters each having a DC voltage source and converting DC power from the DC voltage source into AC power. A power converter that outputs the sum of the generated voltages, and a control device, and the control device includes an AD converter, generates a voltage command with a digital value, and outputs the voltage command generator; A PWM control unit that generates a PWM voltage command by inputting lower bits excluding a predetermined higher bit of the digital value that is an output from the voltage command generation unit, the upper bit of the digital value, and the PWM voltage command And a synthesis unit that generates a synthesis command signal, and controls the output of each single-phase inverter based on the synthesis command signal, and the higher-order bit of the voltage command generation unit Wattage is equal to the plurality of the number of single-phase inverters connected in series.

この発明によると、基本出力レベル、ＰＷＭ信号の基になる整数部、小数部の抽出が、電圧指令生成部から出力されるディジタル値を分割するのみで良く、各単相インバータへの駆動信号を高速で生成でき、ＰＷＭ制御を合成した多レベル出力を実現する制御の高速化を図ることができる。また、制御装置内にＣＰＵ回路を不要にできるため、安価で高速制御が可能な制御装置を提供できる。 According to the present invention, the extraction of the basic output level, the integer part and the decimal part as the basis of the PWM signal only needs to divide the digital value output from the voltage command generation part, and the drive signal to each single-phase inverter is transmitted. It is possible to increase the speed of control that can be generated at a high speed and realize multi-level output by combining PWM control. Further, since a CPU circuit is not required in the control device, a control device that can be controlled at low cost and at high speed can be provided.

この発明の実施の形態１による電力変換装置の主回路（電力変換器）および制御装置の構成図である。It is a block diagram of the main circuit (power converter) and control apparatus of the power converter device by Embodiment 1 of this invention. この発明の実施の形態１による制御装置のＡＤ変換器の出力を説明する図である。It is a figure explaining the output of the AD converter of the control apparatus by Embodiment 1 of this invention. この発明の実施の形態１による制御装置のゲート信号分配部の動作を説明する図である。It is a figure explaining operation | movement of the gate signal distribution part of the control apparatus by Embodiment 1 of this invention. この発明の実施の形態１による各単相インバータの制御を説明する図である。It is a figure explaining control of each single phase inverter by Embodiment 1 of this invention. この発明の実施の形態１による各単相インバータの出力電圧と電力変換器全体の出力電圧とを示す図である。It is a figure which shows the output voltage of each single phase inverter by Embodiment 1 of this invention, and the output voltage of the whole power converter. この発明の実施の形態１の別例による単相インバータの構成を示す図である。It is a figure which shows the structure of the single phase inverter by another example of Embodiment 1 of this invention. この発明の実施の形態２による電力変換装置の主回路（電力変換器）および制御装置の構成図である。It is a block diagram of the main circuit (power converter) and control apparatus of the power converter device by Embodiment 2 of this invention. この発明の実施の形態３による電力変換装置の主回路（電力変換器）および制御装置の構成図である。It is a block diagram of the main circuit (power converter) and control apparatus of the power converter device by Embodiment 3 of this invention.

実施の形態１．
以下、この発明の実施の形態１による電力変換装置について説明する。図１はこの発明の実施の形態１による電力変換装置の主回路（電力変換器）および制御装置の構成を示した図である。
図１に示すように、電力変換装置の主回路１は、複数（ｎ個）の単相インバータａ１〜ａｎの交流側を直列に接続して構成される。各単相インバータａ（ａ１〜ａｎ）は、ダイオードを逆並列に接続したＩＧＢＴ（Insulated Gate Bipolar Transistor）等の自己消弧型半導体スイッチング素子ｂ１（ｂ１−１〜ｂ１−４）〜ｂｎ（ｂｎ−１〜ｂｎ−４）と、それぞれ絶縁された直流電圧源ｃ（ｃ１〜ｃｎ）とから成る、例えばフルブリッジインバータで構成される。各単相インバータａ１〜ａｎは、各直流電圧源ｃ１〜ｃｎからの直流電力を交流電力に変換し、各単相インバータａ１〜ａｎの出力の総和を負荷３に出力する。 Embodiment 1 FIG.
Hereinafter, a power converter according to Embodiment 1 of the present invention will be described. 1 is a diagram showing a configuration of a main circuit (power converter) and a control device of a power conversion device according to Embodiment 1 of the present invention.
As shown in FIG. 1, the main circuit 1 of the power conversion device is configured by connecting the alternating current sides of a plurality (n) of single-phase inverters a <b> 1 to an in series. Each single-phase inverter a (a1 to an) includes self-extinguishing semiconductor switching elements b1 (b1-1 to b1-4) to bn (bn−) such as IGBTs (Insulated Gate Bipolar Transistors) in which diodes are connected in antiparallel. 1 to bn-4) and a DC voltage source c (c1 to cn) insulated from each other, for example, a full bridge inverter. Each single-phase inverter a1 to an converts the DC power from each DC voltage source c1 to cn into AC power, and outputs the sum of the outputs of each single-phase inverter a1 to an to the load 3.

なお、自己消弧型半導体スイッチング素子ｂ１〜ｂｎはＩＧＢＴ以外にも、ＧＣＴ、ＧＴＯ、トランジスタ、ＭＯＳＦＥＴ等でもよく、図１ではＭＯＳＦＥＴの場合を示した。
また、直流電圧源ｃ１〜ｃｎの電圧比は１：２：４：・・：２^ｎ−１と２の累乗比になるように設定しておく。 The self-extinguishing semiconductor switching elements b1 to bn may be GCTs, GTOs, transistors, MOSFETs or the like other than IGBTs, and FIG. 1 shows the case of MOSFETs.
The voltage ratio of the DC voltage sources c1 to cn is set to be a power ratio of 1: 2: 4:...: 2 ⁿ⁻¹ and 2.

また主回路１は、外部からの指令値、この場合、出力電圧指令４に応じて制御装置２が出力するゲート駆動信号１０ａ（以下、ゲート信号１０ａと称す）により駆動される。
制御装置２は、電圧指令生成部５と、ディジタル三角波発生部６と、ディジタルＰＷＭ制御部７（以下、ＰＷＭ制御部７と称す）と、合成部としてのディジタル信号加算部８（以下、信号加算部８と称す）と、リミッタ９と、ゲート信号分配部１０とを備える。電圧指令生成部５は、アナログ値である出力電圧指令４をアナログ−ディジタル変換するＡＤ変換器１５を有して、ディジタル値の出力電圧指令５０（以下、ディジタル電圧指令値５０と称す）を生成して出力する。また、ＡＤ変換器１５の前段にゲイン調整手段１１を備える。 The main circuit 1 is driven by a gate drive signal 10a (hereinafter referred to as a gate signal 10a) output from the control device 2 in response to an external command value, in this case, an output voltage command 4.
The control device 2 includes a voltage command generation unit 5, a digital triangular wave generation unit 6, a digital PWM control unit 7 (hereinafter referred to as PWM control unit 7), and a digital signal addition unit 8 (hereinafter referred to as signal addition) as a synthesis unit. A limiter 9, and a gate signal distribution unit 10. The voltage command generation unit 5 includes an AD converter 15 that performs analog-digital conversion on the output voltage command 4 that is an analog value, and generates a digital value output voltage command 50 (hereinafter referred to as a digital voltage command value 50). And output. Further, the gain adjusting means 11 is provided in the previous stage of the AD converter 15.

次に、制御装置２での動作について説明する。
制御装置２では、外部からの出力電圧指令（アナログ値）４をＡＤ変換器１５でディジタル電圧指令値５０に変換し、このディジタル電圧指令値５０を、上位ビットから成る整数部５０ａと下位ビットから成る小数部５０ｂとに分割する。ディジタル電圧指令値５０の上位ビットから成る整数部５０ａは、基本出力レベルとして生成されるもので、この整数部５０ａのビット数が、直列接続された複数の単相インバータａ１〜ａｎの個数ｎと等しくなるように、前段のゲイン調整手段１１で調整しておく。
これにより、図２に示すように、上位ｎビットを整数部５０ａ、それより下位の下位ビットを小数部５０ｂとして、小数部５０ｂをＰＷＭ制御部７へ入力する。ＰＷＭ制御部７では、小数部５０ｂを三角波発生部６からの三角波をキャリア波として比較し、ＰＷＭ電圧指令７ａを出力する。出力されたＰＷＭ電圧指令７ａは信号加算部８にて、上述の整数部５０ａの最下位ビットに加算される。加算結果はリミッタ９によって±Σ２^{ｍ−ｎ＋ｋ}（ｋ＝１〜ｎ）の範囲に制限されてゲート信号分配部１０に入力される。ゲート信号分配部１０では、図３に示すように、主回路１を構成する各単相インバータａ１〜ａｎの半導体スイッチング素子ｂ１（ｂ１−１〜ｂ１−４）〜ｂｎ（ｂｎ−１〜ｂｎ−４）への各ゲート信号１０ａが生成される。 Next, the operation in the control device 2 will be described.
In the control device 2, an output voltage command (analog value) 4 from the outside is converted into a digital voltage command value 50 by the AD converter 15, and this digital voltage command value 50 is converted from an integer part 50 a composed of upper bits and lower bits. It is divided into a fractional part 50b. The integer part 50a composed of the upper bits of the digital voltage command value 50 is generated as a basic output level. The number of bits of the integer part 50a is equal to the number n of the plurality of single-phase inverters a1 to an connected in series. The gain adjustment means 11 in the previous stage is adjusted so as to be equal.
As a result, as shown in FIG. 2, the upper n bits are set to the integer part 50a, the lower order lower bits are set to the decimal part 50b, and the decimal part 50b is input to the PWM control unit 7. The PWM control unit 7 compares the decimal part 50b with the triangular wave from the triangular wave generation unit 6 as a carrier wave, and outputs a PWM voltage command 7a. The output PWM voltage command 7a is added to the least significant bit of the integer part 50a by the signal adding part 8. The addition result is limited to a range of ± Σ2 ^{m−n + k} (k = 1 to n) by the limiter 9 and input to the gate signal distribution unit 10. In the gate signal distribution unit 10, as shown in FIG. 3, the semiconductor switching elements b1 (b1-1 to b1-4) to bn (bn-1 to bn−) of the single-phase inverters a1 to an constituting the main circuit 1 are provided. Each gate signal 10a to 4) is generated.

この場合、ＡＤ変換器１５の分解能を示すビット数ｍとし、整数部５０ａは２^{ｍ−ｎ＋１}〜２^ｍ、小数部５０ｂは２^０〜２^ｍ−ｎのビットとなる。そして、直流電圧源ｃ１〜ｃｎの中で電圧が最低である直流電圧源ｃ１の電圧を１レベルとした基本出力レベルが整数部５０ａにて決定される。また、小数部５０ｂに基づいて生成されたＰＷＭ電圧指令７ａは、基本出力レベルを示す整数部５０ａの最下位ビット２^{ｍ−ｎ＋１}と等価であるため、信号加算部８にて最下位ビット２^{ｍ−ｎ＋１}に加算される。これにより、出力電圧の１レベルをＰＷＭ制御することになる。
また、ＡＤ変換器１５のビット数ｍのうち、整数部５０ａのビット数は主回路１の構成で決まっているため、小数部５０ｂに必要なビット数によりＡＤ変換器１５のビット数ｍを決定する。即ち、小数部５０ｂが入力されるＰＷＭ制御部７が要求する分解能からＡＤ変換器１５の分解能を決定する。これにより要求される制御が信頼性よく高速に実現できる。 In this case, the number of bits indicating the resolution of the AD converter 15 is m, the integer part 50a is 2 ^{m−n + 1} to 2 ^m , and the decimal part 50b is 2 ⁰ to 2 ^m−n . Then, the integer output unit 50a determines a basic output level in which the voltage of the DC voltage source c1 having the lowest voltage among the DC voltage sources c1 to cn is one level. Further, PWM voltage command 7a generated based on the decimal part 50b are the equivalent to the least significant bits ^{2 m-n + 1} of the integer part 50a showing the basic output level, the least significant bit ² by the signal addition section 8 ^m Add to ^{-n + 1} . As a result, one level of the output voltage is PWM controlled.
Further, among the number of bits m of the AD converter 15, the number of bits of the integer part 50a is determined by the configuration of the main circuit 1, so the number of bits m of the AD converter 15 is determined by the number of bits required for the decimal part 50b. To do. That is, the resolution of the AD converter 15 is determined from the resolution required by the PWM control unit 7 to which the decimal part 50b is input. As a result, the required control can be realized with high reliability and high speed.

ゲート信号分配部１０からのゲート信号１０ａによる各単相インバータａｋ（ｋ；１〜ｎ）の制御について、図３、図４に基づいて以下に説明する。
ゲート信号分配部１０では、２^{ｍ−ｎ＋ｋ}のビットの入力信号から、図４（ａ）に示す単相インバータａｋの各半導体スイッチング素子ｂｋ−１〜ｂｋ−４へのゲート信号１０ａを生成する。また、ゲート信号分配部１０への入力信号には電圧極性が付随しており、入力信号“０”か“１”の内、“０”の場合には出力０、“１”の場合には、電圧極性により正電圧＋か負電圧−を出力するように、オンオフする半導体スイッチング素子ｂｋ−１〜ｂｋ−４を図４（ｂ）に示すように選択する。例えば、出力０では、半導体スイッチング素子ｂｋ−１、ｂｋ−３をオンして半導体スイッチング素子ｂｋ−２、ｂｋ−４をオフ（半導体スイッチング素子ｂｋ−２、ｂｋ−４をオンして半導体スイッチング素子ｂｋ−１、ｂｋ−３をオフ）する。また正電圧＋を出力するには、半導体スイッチング素子ｂｋ−１、ｂｋ−４をオンして半導体スイッチング素子ｂｋ−２、ｂｋ−３をオフし、負電圧−を出力するには、半導体スイッチング素子ｂｋ−２、ｂｋ−３をオンして半導体スイッチング素子ｂｋ−１、ｂｋ−４をオフする。 The control of each single-phase inverter ak (k; 1 to n) by the gate signal 10a from the gate signal distribution unit 10 will be described below with reference to FIGS.
The gate signal distribution unit 10 generates a gate signal 10a to each of the semiconductor switching elements bk-1 to bk-4 of the single-phase inverter ak shown in FIG. 4A from an input signal of 2 ^{m−n + k} bits. Further, the input signal to the gate signal distributor 10 is accompanied by a voltage polarity. When the input signal is “0” or “1”, the output is 0, and the input signal is “1”. The semiconductor switching elements bk-1 to bk-4 to be turned on / off are selected as shown in FIG. 4B so that a positive voltage + or a negative voltage-is output depending on the voltage polarity. For example, at output 0, the semiconductor switching elements bk-1 and bk-3 are turned on and the semiconductor switching elements bk-2 and bk-4 are turned off (the semiconductor switching elements bk-2 and bk-4 are turned on and the semiconductor switching elements are turned on). bk-1 and bk-3 are turned off). Further, in order to output a positive voltage +, the semiconductor switching elements bk-1 and bk-4 are turned on, the semiconductor switching elements bk-2 and bk-3 are turned off, and in order to output a negative voltage-, the semiconductor switching elements bk-2 and bk-3 are turned on, and the semiconductor switching elements bk-1 and bk-4 are turned off.

以上のように生成されるゲート信号１０ａによって、主回路１内の各単相インバータａ１〜ａｎの直流電圧源ｃ１〜ｃｎの電圧を切り替えて各単相インバータａ１〜ａｎの出力電圧を制御する。そして、全ての単相インバータａ１〜ａｎの出力の総和により負荷３へ供給する電圧が決定される。例えばｎ＝４の場合で正弦波電圧を出力電圧目標にする場合、各単相インバータａ１〜ａ４の出力電圧とその総和による電力変換器全体の出力電圧とを図５に示す。図に示すように、電力変換器全体の出力電圧は、各出力レベルの１レベル分をＰＷＭ制御した多レベルの電圧となり、歪の小さい波形出力が可能となる。 With the gate signal 10a generated as described above, the voltages of the DC voltage sources c1 to cn of the single-phase inverters a1 to an in the main circuit 1 are switched to control the output voltages of the single-phase inverters a1 to an. The voltage supplied to the load 3 is determined by the sum of the outputs of all the single-phase inverters a1 to an. For example, when n = 4 and a sine wave voltage is used as an output voltage target, FIG. 5 shows the output voltage of each single-phase inverter a1 to a4 and the output voltage of the entire power converter based on the sum thereof. As shown in the figure, the output voltage of the entire power converter is a multi-level voltage obtained by PWM-controlling one level of each output level, and a waveform output with small distortion is possible.

この実施の形態では、整数部５０ａ、小数部５０ｂの抽出が、電圧指令生成部５から出力されるディジタル電圧指令値５０を上位ビットと下位ビットに分割するのみで行うため、各単相インバータへの駆動信号を高速で生成でき、ＰＷＭ制御を合成した多レベル出力を実現する制御の高速化が図れる。また、制御装置内にＣＰＵ回路を不要にできるため、安価で高速制御が可能な制御装置２を提供できる。
また、整数部５０ａの最下位ビットにＰＷＭ電圧指令７ａを加算することにより、出力レベルの１レベル分をＰＷＭ制御した多レベルの電圧の出力制御が容易に実現できる。 In this embodiment, the extraction of the integer part 50a and the decimal part 50b is performed only by dividing the digital voltage command value 50 output from the voltage command generator 5 into upper bits and lower bits. The drive signal can be generated at high speed, and the speed of the control for realizing the multilevel output by combining the PWM control can be increased. Further, since a CPU circuit is not required in the control device, it is possible to provide the control device 2 that can be controlled at low cost and at high speed.
Further, by adding the PWM voltage command 7a to the least significant bit of the integer part 50a, it is possible to easily realize multi-level voltage output control by PWM-controlling one output level.

また、複数の単相インバータａ１〜ａｎの直流電圧源ｃ１〜ｃｎの電圧比を、１：２：４：・・と２の累乗比としたため、多レベルの電圧出力が容易に得られる。また、電圧指令生成部５からの整数部５０ａのビット数を、直列接続される複数の単相インバータａ１〜ａｎの個数に等しくすることで、制御が容易になり、制御装置２の回路構成の簡素化、および制御の高速化がさらに促進できる。
なお、直流電圧源ｃ１〜ｃｎの電圧比は２の累乗比以外でも良く、電圧が最低である直流電圧源ｃ１の電圧を１レベルとして電圧比が整数であればよい。これにより、電力変換器全体の出力電圧は、各出力レベルの１レベル分をＰＷＭ制御した多レベルの電圧となり、歪の小さい波形出力が同様に可能となる。この場合、出力可能な出力電圧レベルに応じて整数部のビット数が決定され、変換回路を備えて各単相インバータａ１〜ａｎに対応する信号に変換されてからゲート信号分配部１０に入力される。 In addition, since the voltage ratio of the DC voltage sources c1 to cn of the plurality of single-phase inverters a1 to an is a power ratio of 1: 2: 4:..., Multilevel voltage output can be easily obtained. Further, by making the number of bits of the integer part 50a from the voltage command generation part 5 equal to the number of the plurality of single-phase inverters a1 to an connected in series, control becomes easy, and the circuit configuration of the control device 2 is improved. Simplification and faster control can be further promoted.
The voltage ratio of the DC voltage sources c1 to cn may be other than a power ratio of 2. The voltage ratio may be an integer with the voltage of the DC voltage source c1 having the lowest voltage as one level. As a result, the output voltage of the entire power converter becomes a multi-level voltage obtained by PWM-controlling one level of each output level, and a waveform output with a small distortion is similarly possible. In this case, the number of bits of the integer part is determined according to the output voltage level that can be output, and is converted into a signal corresponding to each single-phase inverter a1 to an by including a conversion circuit and then input to the gate signal distribution unit 10. The

なお、上記実施の形態では、フルブリッジ回路で構成される単相インバータａを示したが、他の回路構成でも良く、例えば図６に示す回路構成による単相インバータ２１でも良い。この場合、単相インバータ２１は直流電圧源となる２個のコンデンサ２２ａ、２２ｂと半導体スイッチング素子２３ａ〜２３ｄで構成される。そして、出力端にプラス電圧を出力するには半導体スイッチング素子２３ａをオンし、その他のスイッチはオフとする。マイナス電圧を出力する場合には、半導体スイッチング素子２３ｂをオンし、その他のスイッチはオフとする。そしてゼロ電圧出力時には半導体スイッチング素子２３ｃ、２３ｄをオンし、その他のスイッチはオフとする。 In the above embodiment, the single-phase inverter a composed of a full bridge circuit is shown, but other circuit configurations may be used, for example, the single-phase inverter 21 having the circuit configuration shown in FIG. In this case, the single-phase inverter 21 includes two capacitors 22a and 22b serving as DC voltage sources and semiconductor switching elements 23a to 23d. In order to output a positive voltage to the output terminal, the semiconductor switching element 23a is turned on, and the other switches are turned off. When outputting a negative voltage, the semiconductor switching element 23b is turned on, and the other switches are turned off. When the zero voltage is output, the semiconductor switching elements 23c and 23d are turned on, and the other switches are turned off.

実施の形態２．
上記実施の形態１では、外部からの出力電圧指令４に応じて主回路１を制御するものを示したが、外部からの指令は出力電流指令でも良い。その場合も、電圧指令生成部にてディジタル電圧指令値５０を生成して整数部５０ａ、小数部５０ｂに分割して用いる。
図７はこの発明の実施の形態２による電力変換装置の主回路１（電力変換器）および制御装置２ａの構成を示した図である。
図に示すように、主回路１は上記実施の形態１と同様の回路構成に電流センサ１２を備えて負荷電流となる出力電流１２ａを検出する。また制御装置２ａ内の電圧指令生成部５ａは、誤差検出部１６、誤差増幅部１７およびＡＤ変換器１５を備える。制御装置２ａのその他の部分は上記実施の形態１の制御装置２と同様である。 Embodiment 2. FIG.
In the first embodiment, the main circuit 1 is controlled in accordance with the output voltage command 4 from the outside. However, the command from the outside may be an output current command. Also in this case, the digital voltage command value 50 is generated by the voltage command generation unit and divided into the integer part 50a and the decimal part 50b.
FIG. 7 is a diagram showing a configuration of a main circuit 1 (power converter) and a control device 2a of a power conversion device according to Embodiment 2 of the present invention.
As shown in the figure, the main circuit 1 includes a current sensor 12 in a circuit configuration similar to that of the first embodiment, and detects an output current 12a serving as a load current. The voltage command generation unit 5a in the control device 2a includes an error detection unit 16, an error amplification unit 17, and an AD converter 15. Other parts of the control device 2a are the same as those of the control device 2 of the first embodiment.

次に、制御装置２ａでの動作について説明する。
制御装置２ａでは、外部からの出力電流指令（アナログ値）１３を入力し、出力電流指令１３と電流センサ１２によって検出される出力電流１２ａとの誤差を誤差検出部１６で検出する。誤差増幅部１７では検出された誤差を小さくして０になるようにフィードバック制御により出力電圧指令（アナログ値）４ａを生成する。この出力電圧指令（アナログ値）４ａをＡＤ変換器１５でディジタル電圧指令値５０に変換し、そのディジタル電圧指令値５０を上位ビットから成る整数部５０ａと下位ビットから成る小数部５０ｂとに分割する。この時、ディジタル電圧指令値５０の整数部５０ａのビット数が、直列接続された複数の単相インバータａ１〜ａｎの個数ｎと等しくなるように、前段の誤差増幅部１７で調整しておく。この後の制御動作は、上記実施の形態１と同様である。 Next, the operation in the control device 2a will be described.
In the control device 2 a, an output current command (analog value) 13 from the outside is input, and an error between the output current command 13 and the output current 12 a detected by the current sensor 12 is detected by the error detection unit 16. The error amplifier 17 generates an output voltage command (analog value) 4a by feedback control so that the detected error is reduced to zero. The output voltage command (analog value) 4a is converted into a digital voltage command value 50 by the AD converter 15, and the digital voltage command value 50 is divided into an integer part 50a composed of upper bits and a decimal part 50b composed of lower bits. . At this time, the error amplifier 17 at the previous stage is adjusted so that the number of bits of the integer part 50a of the digital voltage command value 50 is equal to the number n of the plurality of single-phase inverters a1 to an connected in series. The subsequent control operation is the same as that in the first embodiment.

この実施の形態では、上記実施の形態１と同様の効果が得られると共に、出力電流１２ａを出力電流指令１２に追従させる制御が可能になる。
このように電力変換装置を制御することにより、例えばモータ負荷のように出力電流を制御する必要がある構成についても高速・高精度な出力制御が可能となる。 In this embodiment, the same effect as in the first embodiment can be obtained, and control for causing the output current 12a to follow the output current command 12 becomes possible.
By controlling the power conversion device in this way, it is possible to perform high-speed and high-precision output control even for a configuration that needs to control the output current, such as a motor load.

実施の形態３．
上記実施の形態２では、出力電流指令１３と出力電流１２ａとの誤差をフィードバック制御して出力電圧指令（アナログ値）４ａを生成した後にＡＤ変換してディジタル電圧指令値５０を生成したが、出力電流指令１３、出力電流１２ａをそれぞれＡＤ変換して用いても良い。
図８はこの発明の実施の形態３による電力変換装置の主回路１（電力変換器）および制御装置２ｂの構成を示した図である。
図に示すように、主回路１は上記実施の形態２と同様であり、制御装置２ｂ内の電圧指令生成部５ｂは、２つのＡＤ変換器１５ａ、１５ｂと誤差検出部１６ａと誤差増幅部１７ａとを備える。制御装置２ｂのその他の部分は上記実施の形態１、２と同様である。 Embodiment 3 FIG.
In the second embodiment, the error between the output current command 13 and the output current 12a is feedback controlled to generate the output voltage command (analog value) 4a, and then AD conversion is performed to generate the digital voltage command value 50. The current command 13 and the output current 12a may be used after AD conversion.
FIG. 8 is a diagram showing a configuration of a main circuit 1 (power converter) and a control device 2b of a power conversion device according to Embodiment 3 of the present invention.
As shown in the figure, the main circuit 1 is the same as that in the second embodiment, and the voltage command generation unit 5b in the control device 2b includes two AD converters 15a and 15b, an error detection unit 16a, and an error amplification unit 17a. With. Other parts of the control device 2b are the same as those in the first and second embodiments.

次に、制御装置２ｂでの動作について説明する。
制御装置２ｂでは、外部からの出力電流指令（アナログ値）１３を入力し、ＡＤ変換器１５ａでは、出力電流指令（アナログ値）１３をディジタル値に変換する。またＡＤ変換器１５ｂでは、電流センサ１２によって検出された出力電流（アナログ値）１２ａをディジタル値に変換する。そして、出力電流指令（ディジタル値）と出力電流（ディジタル値）との誤差を誤差検出部１６ａで検出し、誤差増幅部１７ａでは検出された誤差を小さくして０になるようにフィードバック制御によりディジタル電圧指令値５０を生成する。この後の制御動作は、上記実施の形態１、２と同様である。 Next, the operation in the control device 2b will be described.
The control device 2b receives an output current command (analog value) 13 from the outside, and the AD converter 15a converts the output current command (analog value) 13 into a digital value. The AD converter 15b converts the output current (analog value) 12a detected by the current sensor 12 into a digital value. Then, an error between the output current command (digital value) and the output current (digital value) is detected by the error detecting unit 16a, and the error amplifying unit 17a is digitally controlled by feedback control so that the detected error is reduced to zero. A voltage command value 50 is generated. The subsequent control operation is the same as in the first and second embodiments.

この実施の形態では、上記実施の形態２と同様の効果が得られると共に、出力電流１２ａ、出力電流指令１２をディジタル値に変換してから用いるため、フィードバック制御に係る演算もディジタルの演算が可能で、アナログ回路が不要になる。これにより制御装置２ｂの回路構成が簡素化できる。 In this embodiment, the same effect as in the second embodiment can be obtained, and since the output current 12a and the output current command 12 are converted into digital values and used, the calculation related to the feedback control can also be performed digitally. Thus, an analog circuit becomes unnecessary. Thereby, the circuit configuration of the control device 2b can be simplified.

１電力変換器（主回路）、２，２ａ，２ｂ制御装置、
４，４ａ出力電圧指令（アナログ値）、５，５ａ，５ｂ電圧指令生成部、
７ＰＷＭ制御部、７ａＰＷＭ電圧指令、８合成部としての信号加算部、
１０ａゲート信号、１２ａ出力電流、１３出力電流指令（アナログ値）、
１５，１５ａ，１５ｂＡＤ変換器、１６，１６ａ誤差検出部、
１７，１７ａ誤差増幅部、２１単相インバータ、２２ａ，２２ｂ直流電圧源、
５０出力電圧指令（ディジタル値）、５０ａ上位ビット（整数部）、
５０ｂ下位ビット（小数部）、ａ（ａ１〜ａｎ）単相インバータ、
ｃ（ｃ１〜ｃｎ）直流電圧源。 1 power converter (main circuit), 2, 2a, 2b control device,
4, 4a output voltage command (analog value), 5, 5a, 5b voltage command generator,
7 PWM control unit, 7a PWM voltage command, 8 signal addition unit as synthesis unit,
10a gate signal, 12a output current, 13 output current command (analog value),
15, 15a, 15b AD converter, 16, 16a error detector,
17, 17a error amplifier, 21 single-phase inverter, 22a, 22b DC voltage source,
50 output voltage command (digital value), 50a upper bit (integer part),
50b low-order bit (decimal part), a (a1-an) single-phase inverter,
c (c1 to cn) DC voltage source.

Claims

A power converter that has a DC voltage source and connects a plurality of single-phase inverters that convert DC power from the DC voltage source to AC power in series, and outputs the sum of the generated voltages of the plurality of single-phase inverters. And a control device,
The control device includes an AD converter, and generates a voltage command generation unit that outputs an output voltage command as a digital value and outputs a predetermined upper bit of the digital value that is an output from the voltage command generation unit. A PWM control unit that generates a PWM voltage command by inputting the lower bits excluded, and a synthesis unit that generates a synthesized command signal by synthesizing the upper bits of the digital value and the PWM voltage command. based on the combined command signal output controls the individual single-phase inverters,
The power converter according to claim 1, wherein the combining unit generates the combined command signal by adding the PWM voltage command to the least significant bit among the upper bits from the voltage command generating unit .

A power converter that has a DC voltage source and connects a plurality of single-phase inverters that convert DC power from the DC voltage source to AC power in series, and outputs the sum of the generated voltages of the plurality of single-phase inverters. And a control device,
The control device includes an AD converter, and generates a voltage command generation unit that outputs an output voltage command as a digital value and outputs a predetermined upper bit of the digital value that is an output from the voltage command generation unit. A PWM control unit that generates a PWM voltage command by inputting the lower bits excluded, and a synthesis unit that generates a synthesized command signal by synthesizing the upper bits of the digital value and the PWM voltage command. Based on the composite command signal, output control of each of the single-phase inverters,
It said voltage instruction generation unit shall be the characteristic power converter to determine the output voltage command based on the output current command.

The voltage command generation unit according to claim 2, characterized in that determining the output voltage command as said error detecting an error between an output current of the power converter and the output current command is reduced Power converter.

The voltage command generation unit includes, as the AD converter, an AD converter that AD converts the output current of the power converter and an AD converter that AD converts the output current command, and outputs the output after AD conversion. The power converter according to claim 3 , wherein the output voltage command is determined by a digital value based on a current and the output current command.

A power converter that has a DC voltage source and connects a plurality of single-phase inverters that convert DC power from the DC voltage source to AC power in series, and outputs the sum of the generated voltages of the plurality of single-phase inverters. And a control device,
The control device includes an AD converter, and generates a voltage command generation unit that outputs an output voltage command as a digital value and outputs a predetermined upper bit of the digital value that is an output from the voltage command generation unit. A PWM control unit that generates a PWM voltage command by inputting the lower bits excluded, and a synthesis unit that generates a synthesized command signal by synthesizing the upper bits of the digital value and the PWM voltage command. Based on the composite command signal, output control of each of the single-phase inverters,
The AD converter, it characterized power converter that converts the output voltage command from an analog signal to a digital signal.

A power converter that has a DC voltage source and connects a plurality of single-phase inverters that convert DC power from the DC voltage source to AC power in series, and outputs the sum of the generated voltages of the plurality of single-phase inverters. And a control device,
The control device includes an AD converter, and generates a voltage command generation unit that outputs an output voltage command as a digital value and outputs a predetermined upper bit of the digital value that is an output from the voltage command generation unit. A PWM control unit that generates a PWM voltage command by inputting the lower bits excluded, and a synthesis unit that generates a synthesized command signal by synthesizing the upper bits of the digital value and the PWM voltage command. Based on the composite command signal, output control of each of the single-phase inverters,
The resolution of the AD converter, it characterized power converter to be determined by the resolution required by the PWM controller.

A power converter that has a DC voltage source and connects a plurality of single-phase inverters that convert DC power from the DC voltage source to AC power in series, and outputs the sum of the generated voltages of the plurality of single-phase inverters. And a control device,
The control device includes an AD converter, and generates a voltage command generation unit that outputs an output voltage command as a digital value and outputs a predetermined upper bit of the digital value that is an output from the voltage command generation unit. A PWM control unit that generates a PWM voltage command by inputting the lower bits excluded, and a synthesis unit that generates a synthesized command signal by synthesizing the upper bits of the digital value and the PWM voltage command. Based on the composite command signal, output control of each of the single-phase inverters,
Voltage ratio of the DC voltage source of the plurality of single-phase inverter, 1: 2: 4: ... and a power of two ratio to that power conversion apparatus characterized by comprising.

A power converter that has a DC voltage source and connects a plurality of single-phase inverters that convert DC power from the DC voltage source to AC power in series, and outputs the sum of the generated voltages of the plurality of single-phase inverters. And a control device,
The control device includes an AD converter, and generates a voltage command generation unit that outputs an output voltage command as a digital value and outputs a predetermined upper bit of the digital value that is an output from the voltage command generation unit. A PWM control unit that generates a PWM voltage command by inputting the lower bits excluded, and a synthesis unit that generates a synthesized command signal by synthesizing the upper bits of the digital value and the PWM voltage command. Based on the composite command signal, output control of each of the single-phase inverters,
The number of bits above the upper bits from the voltage command generation unit, to that power conversion device, characterized in that equal to the plurality of the number of single-phase inverters connected in series.

Each of the DC voltage sources of the plurality of single-phase inverters has a voltage ratio that is an integer with the lowest voltage as one reference level,
The power conversion according to any one of claims 1 to 8, wherein the voltage command generation unit generates the upper bits of the digital value as a basic output level based on the output voltage command. apparatus.