JP4234082B2

JP4234082B2 - Power converter

Info

Publication number: JP4234082B2
Application number: JP2004255286A
Authority: JP
Inventors: 修森; 正樹山田; 明彦岩田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2004-09-02
Filing date: 2004-09-02
Publication date: 2009-03-04
Anticipated expiration: 2024-09-02
Also published as: JP2006074905A

Description

この発明は、高調波を発生する負荷機器に対して高調波補償電流を発生し、電源側へ流出する高調波電流を抑制するアクティブフィルタ等に用いる電力変換装置に関するものである。 The present invention relates to a power conversion device used for an active filter or the like that generates a harmonic compensation current for a load device that generates a harmonic and suppresses a harmonic current flowing out to a power supply side.

アクティブフィルタは、高調波電流を発生している負荷機器の直近で高調波電流を相殺する高周波補償電流を発生するものである。従来のアクティブフィルタは、負荷電流を検出して、この負荷電流を基本波電流と高調波電流に分離し、高調波電流のみを取り出してこれと１８０度位相の異なる高調波補償電流を発生させる。そして、この高調波補償電流を負荷の接続点に注入することにより、負荷電流の高調波電流は相殺され、電源電流は高調波を含まない正弦波となる。このようなアクティブフィルタは、電力用の電流発生源として低損失である高周波ＰＷＭインバータが用いられていた（例えば、非特許文献１参照）。 The active filter generates a high-frequency compensation current that cancels out the harmonic current in the immediate vicinity of the load device that generates the harmonic current. A conventional active filter detects a load current, separates the load current into a fundamental wave current and a harmonic current, extracts only the harmonic current, and generates a harmonic compensation current that is 180 degrees out of phase with the harmonic current. Then, by injecting this harmonic compensation current into the connection point of the load, the harmonic current of the load current is canceled out, and the power supply current becomes a sine wave that does not include harmonics. In such an active filter, a high-frequency PWM inverter with low loss is used as a current source for electric power (see, for example, Non-Patent Document 1).

「パワーエレクトロクス入門」（改訂2版）オーム社山村昌監修、大野栄一編著、２６４頁−２６９頁"Introduction to Power Electrox" (2nd revised edition) Ohmsha supervised by Masaru Yamamura, edited by Eiichi Ohno, pages 264-269

従来のアクティブフィルタは、以上のように高周波ＰＷＭインバータが用いられており、このため電源側へ流出する高調波電流を抑制するために大きなフィルタ回路を必要とし、アクティブフィルタの装置構成の小型化が困難であった。 As described above, the conventional active filter uses the high-frequency PWM inverter. Therefore, a large filter circuit is required to suppress the harmonic current flowing out to the power supply side, and the device configuration of the active filter is reduced in size. It was difficult.

この発明は、上記のような問題点を解消するために成されたものであって、出力側のフィルタ回路が格段と低減され小型化の促進された電力変換装置を得ることを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a power conversion device in which the output-side filter circuit is remarkably reduced and the miniaturization is promoted.

この発明に係る第１の電力変換装置は、直流電源からの直流電力を交流に変換する単相インバータの交流側を複数直列接続して成る単相インバータ群と、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により上記単相インバータ群の出力電圧を階調制御し、設定された出力電流を出力させる制御装置とを備える。上記制御装置は、与えられた基準電圧に基づいて上記出力電圧の基本階調を演算する基本階調演算部と、上記出力電流が設定された目標電流に追従するように上記基本階調を補正するための階調補正値を演算する階調補正演算部と、上記基本階調を上記階調補正値にて補正して上記単相インバータ群の出力電圧階調を演算する出力階調演算部と、上記出力電圧階調に基づいて上記単相インバータ群への制御信号を出力するインバータ制御演算部とを備える。そして、上記階調補正演算部は、上記出力電流に複数の閾値を設け、各閾値を越える毎に上記階調補正値を変化させて上記出力電圧階調を変化させるものである。
またこの発明に係る第２の電力変換装置は、交流電源に並列に接続され、直流電源からの直流電力を交流に変換する単相インバータの交流側を複数直列接続して成る単相インバータ群と、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により上記単相インバータ群の出力電圧を階調制御し、上記交流電源からの電源電流を補正する出力電流を出力させる制御装置とを備える。上記制御装置は、上記交流電源の電源電圧に基づいて上記出力電圧の基本階調を演算する基本階調演算部と、上記出力電流が目標電流に追従するように上記基本階調を補正するための階調補正値を演算する階調補正演算部と、上記基本階調を上記階調補正値にて補正して上記単相インバータ群の出力電圧階調を演算する出力階調演算部と、上記出力電圧階調に基づいて上記単相インバータ群への制御信号を出力するインバータ制御演算部とを備える。そして、上記階調補正演算部は、上記出力電流に複数の閾値を設け、各閾値を越える毎に上記階調補正値を変化させて上記出力電圧階調を変化させるものである。 A first power conversion device according to the present invention includes a single-phase inverter group formed by connecting a plurality of AC sides of a single-phase inverter that converts DC power from a DC power source into AC, and a plurality of single-phase inverters. the output voltage of the single-phase inverter group gradation controlled by the sum of generated voltages from a predetermined combination selected from Ru and a control device which Ru is an output current set. The control device corrects the basic gradation so that the basic gradation calculation unit for calculating the basic gradation of the output voltage based on a given reference voltage and the output current follows a set target current. And a gradation correction calculation unit for calculating a gradation correction value for calculating the output voltage gradation of the single-phase inverter group by correcting the basic gradation with the gradation correction value. And an inverter control arithmetic unit that outputs a control signal to the single-phase inverter group based on the output voltage gradation. The gradation correction calculation unit is configured to provide a plurality of threshold values for the output current, and to change the output voltage gradation by changing the gradation correction value every time each threshold value is exceeded.
A second power conversion device according to the present invention includes a single-phase inverter group that is connected in parallel to an AC power source, and is formed by connecting a plurality of AC sides of a single-phase inverter that converts DC power from a DC power source into AC. The output voltage of the single-phase inverter group is gradation controlled by the sum of the generated voltages by a predetermined combination selected from the plurality of single-phase inverters, and the output current for correcting the power supply current from the AC power supply is adjusted. and a Ru controller is output. Upper Symbol controller corrects the basic tone calculation unit for calculating a basic tone of the output voltage based on the power supply voltage of the AC power supply, the basic tone as the output current follows the target current A gradation correction calculation unit for calculating a gradation correction value for calculating the output voltage gradation of the single-phase inverter group by correcting the basic gradation with the gradation correction value; And an inverter control operation unit that outputs a control signal to the single-phase inverter group based on the output voltage gradation. The gradation correction calculation unit is configured to provide a plurality of threshold values for the output current, and to change the output voltage gradation by changing the gradation correction value every time each threshold value is exceeded.

この発明に係る第１、第２の電力変換装置は、各単相インバータの発生電圧を組み合わせた出力電圧の階調制御を行うため、大きなフィルタ回路を必要とすることなく電源側へ流出する高調波電流を抑制することができ、電力変換装置の装置構成の小型化、簡略化が促進できる。 Since the first and second power conversion devices according to the present invention perform gradation control of the output voltage that combines the voltages generated by the single-phase inverters, the harmonics that flow to the power supply side without requiring a large filter circuit. Wave current can be suppressed, and downsizing and simplification of the device configuration of the power converter can be promoted.

実施の形態１．
以下、この発明の実施の形態１について説明する。
図１は、この発明の実施の形態１によるアクティブフィルタの主回路構成を示した図であり、より具体的には、単相電源１と単相負荷２との間に並列に接続される電力変換装置３をアクティブフィルタに用いたものである。
図に示すように、電力変換装置３は、複数個（この場合３個）の単相インバータ４１〜４３を直列に接続して構成した多重インバータで、フィルタ回路５を備えて単相電源１に対して並列に接続される。 Embodiment 1 FIG.
Embodiment 1 of the present invention will be described below.
FIG. 1 is a diagram showing a main circuit configuration of an active filter according to Embodiment 1 of the present invention. More specifically, power connected in parallel between a single-phase power supply 1 and a single-phase load 2 The conversion device 3 is used as an active filter.
As shown in the figure, the power conversion device 3 is a multiple inverter formed by connecting a plurality of (in this case, three) single-phase inverters 41 to 43 in series. Are connected in parallel.

図２は図１の電力変換装置３内の単相インバータ４（４１〜４３）の回路構成を示す図である。図に示すように、単相インバータ４は、ダイオードを逆並列に接続した複数個のＩＧＢＴ（Insulated Gate Bipolar Transistor）等の自己消弧型半導体スイッチング素子７１〜７４から成る例えばフルブリッジインバータで構成される。自己消弧型半導体スイッチング素子はＩＧＢＴ以外にも、ＧＣＴ、ＧＴＯ、トランジスタ、ＭＯＳＦＥＴ等でも、また自己消弧機能がないサイリスタ等でも強制転流動作が可能であればよい。
各単相インバータ４はそれぞれ独立した直流電源６を備え、図示された極性に充電された直流電源６の電圧を、出力端子９１と９２の間に任意の期間で出力することができる。具体的には直流電圧をＶとした場合、スイッチング素子７１〜７４のオンオフの組合せによって{−Ｖ，０，Ｖ}の電圧値を単相インバータ４の出力端子間に印加することができる。ゲート駆動回路８１〜８４はそれぞれのスイッチング素子７１〜７４をオン、オフさせるためスイッチング素子７１〜７４のゲート、ソース間に所定の電圧を印加するための回路である。ゲート駆動回路８１〜８４の構成としては、制御回路とパワー回路の絶縁が必要であるため、パルストランス回路や、フォトカプラを用いた回路が用いられる。 FIG. 2 is a diagram showing a circuit configuration of the single-phase inverter 4 (41 to 43) in the power conversion device 3 of FIG. As shown in the figure, the single-phase inverter 4 is composed of, for example, a full-bridge inverter including self-extinguishing semiconductor switching elements 71 to 74 such as a plurality of IGBTs (Insulated Gate Bipolar Transistors) having diodes connected in antiparallel. The The self-extinguishing type semiconductor switching element may be a GCT, GTO, transistor, MOSFET, or the like, or a thyristor without a self-extinguishing function, as long as it can perform forced commutation operation.
Each single-phase inverter 4 includes an independent DC power source 6 and can output the voltage of the DC power source 6 charged to the polarity shown in the figure between output terminals 91 and 92 for an arbitrary period. Specifically, when the DC voltage is V, a voltage value of {−V, 0, V} can be applied between the output terminals of the single-phase inverter 4 by a combination of on / off of the switching elements 71 to 74. The gate drive circuits 81 to 84 are circuits for applying a predetermined voltage between the gates and sources of the switching elements 71 to 74 in order to turn on and off the respective switching elements 71 to 74. As the configuration of the gate drive circuits 81 to 84, since the control circuit and the power circuit need to be insulated, a circuit using a pulse transformer circuit or a photocoupler is used.

電力変換装置３は、このような単相インバータ４１〜４３の交流側を直列に接続して構成される。この場合、各単相インバータ４１〜４３の直流電源６の電圧はそれぞれ異なるもので、単相インバータ４１の直流電圧をＶ１、単相インバータ４２の直流電圧をＶ２、単相インバータ４３の直流電圧Ｖ３とする。電力変換装置３の出力端子には各単相インバータ４の出力電圧の合計値を印加することができ、その出力電圧は、各単相インバータ４の出力の組合せによって決まる。即ち、電圧比Ｖ１：Ｖ２：Ｖ３＝１：３：９とすると、電力変換装置３は、｛−１３、−１２、−１１、−１０、−９、−８、−７、−６、−５、−４、−３、−２、−１、０、１、２、３、４、５、６、７、８、９、１０、１１、１２、１３｝なる計２７レベルの電圧を任意の期間で出力することができる。
このため、後述する制御装置を備えて、各単相インバータ４１〜４３の出力電圧を適宜選択する階調制御により、所望の階段波形の出力電圧を得ることができ、小さなフィルタ回路５でも滑らかな交流波形が出力できる。 The power converter 3 is configured by connecting the AC sides of such single-phase inverters 41 to 43 in series. In this case, the voltages of the DC power sources 6 of the single-phase inverters 41 to 43 are different, the DC voltage of the single-phase inverter 41 is V1, the DC voltage of the single-phase inverter 42 is V2, and the DC voltage V3 of the single-phase inverter 43 is And The total value of the output voltages of the single-phase inverters 4 can be applied to the output terminal of the power converter 3, and the output voltage is determined by the combination of the outputs of the single-phase inverters 4. That is, when the voltage ratio V1: V2: V3 = 1: 3: 9, the power conversion device 3 has {-13, -12, -11, -10, -9, -8, -7, -6,- 5, -4, -3, -2, -1, 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13} Can be output in the period.
For this reason, it is possible to obtain an output voltage having a desired staircase waveform by gradation control that appropriately includes an output voltage of each of the single-phase inverters 41 to 43 with a control device to be described later, and even a small filter circuit 5 is smooth. AC waveform can be output.

高調波を発生する負荷２としては、コンデンサインプット型整流回路等が多く用いられる。このような負荷２を接続した場合、大きなピーク電流を持つ高調波成分を含有した電流が電源１側に流出する。高調波成分を含んだ電流は送電線インピーダンスによる電圧降下を引き起こし、電源電圧ひずみの原因となり、例えば、大容量の場合は進相コンデンサの焼損、小容量の場合はブレーカの誤動作などの障害の原因ともなる。
ここでは、電力変換装置３を用いたアクティブフィルタにより、負荷２が発生する高調波成分電流を打ち消すような高調波補償電流を電力変換装置３から発生させ、高調波成分を含有した電流が電源側に流出することを抑制し、電源電流を高調波成分の無いほぼ正弦波電流とする。 A capacitor input type rectifier circuit or the like is often used as the load 2 that generates harmonics. When such a load 2 is connected, a current containing a harmonic component having a large peak current flows out to the power source 1 side. Current containing harmonic components causes voltage drop due to transmission line impedance and causes power supply voltage distortion.For example, if the capacity is large, the phase-advanced capacitor burns out. It also becomes.
Here, an active filter using the power conversion device 3 generates a harmonic compensation current from the power conversion device 3 that cancels out the harmonic component current generated by the load 2, and the current containing the harmonic component is supplied to the power source side. And the power supply current is set to a substantially sinusoidal current having no harmonic component.

次に、電力変換装置３の階調制御による高調波補償電流の電流制御および動作について、以下に説明する。
図３は、図１で示したアクティブフィルタに、電力変換装置３を駆動する制御装置の詳細構成を付加して図示したものである。制御装置は、電源電圧に基づいて出力電圧の基本階調を演算して基本階調信号１８ａを出力する基本階調演算部としてのＣＰＵ１０（Central Processing Unit）と、ＣＰＵ以外の外部回路で構成される。外部回路は、上記基本階調（基本階調信号１８ａ）を補正するための階調補正値を演算して階調補正信号５５ａを出力する階調補正演算部と、上記基本階調を上記階調補正値（階調補正信号５５ａ）にて補正して電力変換装置３の出力電圧階調指令５６ａを演算する出力階調演算回路５６と、該出力電圧階調指令５６ａに基づいて各単相インバータ４１〜４３への制御信号を出力するインバータ制御演算回路５７とを備える。
また、階調補正信号５５ａを出力する階調補正演算部は、電力変換装置３の出力電流（以下、インバータ電流Ｉ_ａと称す）が、負荷電流Ｉ_Ｌに基づいて演算される高調波補償基準電流２４ａに追従するように階調補正信号５５ａを出力するもので、レベルシフト回路２５〜２８、ヒステリシスコンパレータとなるコンパレータ２９〜３２、マルチプレクサ３３〜３８、フリップフロップ５１〜５３、減算器５４、および加算器５５を備える。 Next, current control and operation of the harmonic compensation current by gradation control of the power conversion device 3 will be described.
FIG. 3 shows the active filter shown in FIG. 1 with a detailed configuration of a control device that drives the power conversion device 3 added. The control device includes a CPU 10 (Central Processing Unit) as a basic gradation calculation unit that calculates a basic gradation of an output voltage based on a power supply voltage and outputs a basic gradation signal 18a, and an external circuit other than the CPU. The The external circuit calculates a gradation correction value for correcting the basic gradation (basic gradation signal 18a) and outputs a gradation correction signal 55a, and outputs the gradation correction signal 55a to the basic gradation. An output gradation calculation circuit 56 that calculates the output voltage gradation command 56a of the power converter 3 by correcting with the tone correction value (gradation correction signal 55a), and each single phase based on the output voltage gradation command 56a And an inverter control arithmetic circuit 57 that outputs a control signal to the inverters 41 to 43.
The gradation correction operation unit for outputting a gradation correction signal 55a is output current (hereinafter, referred to as the inverter current I _a) of the power converter 3, harmonic compensation criteria which is calculated based on the load current I _L A gradation correction signal 55a is output so as to follow the current 24a. The level shift circuits 25 to 28, comparators 29 to 32 serving as hysteresis comparators, multiplexers 33 to 38, flip-flops 51 to 53, a subtractor 54, and An adder 55 is provided.

電流センサ１１にて検出された負荷電流Ｉ_Ｌは、バンドパスフィルタ１３により高調波成分を除去して負荷電流Ｉ_Ｌの基本波成分を抽出し、入力端子１５からＣＰＵ１０に入力される。また、図示しない電圧センサにて検出された電源電圧は入力端子１６からＣＰＵ１０に入力される。これら入力データは、ＣＰＵ１０に内蔵されているＡＤコンバータによってアナログ値からディジタル値に変換され、得られたディジタルデータをもとに信号処理を行う。ＣＰＵ１０の出力端子１７からは離散系の負荷電流基本波成分をＤＡコンバータを介して出力する。また、電力変換装置３は電源電圧に同期した電圧を出力する必要があるため、ＡＤコンバータで検出した電源電圧値を階段波形に置き換えて、出力端子１８〜２１から２進数（４ビット）で基本階調信号１８ａを出力し、同時に、出力端子２２から電源電圧極性信号２２ａを出力する。 Load current I _L is detected by the current sensor 11, by removing the harmonic component extracting fundamental wave component of the load current I _L through the band-pass filter 13, is inputted from the input terminal 15 to the CPU 10. A power supply voltage detected by a voltage sensor (not shown) is input from the input terminal 16 to the CPU 10. These input data are converted from analog values to digital values by an AD converter built in the CPU 10, and signal processing is performed based on the obtained digital data. A discrete load current fundamental wave component is output from the output terminal 17 of the CPU 10 via a DA converter. Further, since the power conversion device 3 needs to output a voltage synchronized with the power supply voltage, the power supply voltage value detected by the AD converter is replaced with a staircase waveform, and the binary number (4 bits) from the output terminals 18 to 21 is basically used. The gradation signal 18a is output, and at the same time, the power supply voltage polarity signal 22a is output from the output terminal 22.

ＣＰＵ１０の出力端子１７から出力された負荷電流基本波成分は離散系であるため、フィルタ２３で平滑し、減算器２４を用いて、平滑された負荷電流基本波成分から負荷電流Ｉ_Ｌを減算することで、電力変換回路３に流すべき基準電流である高調波補償基準電流２４ａを生成する。
このように生成された高調波補償基準電流２４ａに追従するように、電圧変換装置３の出力電流であるインバータ電流Ｉ_ａを制御することで、図４に示すように、負荷電流Ｉ_Ｌの高調波成分はインバータ電流Ｉ_ａにより相殺され、正弦波形の電源電流Ｉ_Ｓが得られる。 Since the load current fundamental wave component output from the output terminal 17 of the CPU 10 is a discrete system, the load current IL is smoothed by the filter 23 and the load current _IL is subtracted from the smoothed load current fundamental wave component using the subtractor 24. As a result, the harmonic compensation reference current 24a, which is a reference current to be passed through the power conversion circuit 3, is generated.
So as to follow to the thus generated harmonic compensation reference current 24a, by controlling the inverter current I _a is the output current of the voltage converter 3, as shown in FIG. 4, the harmonic of the load current I _L wave components are canceled out by the inverter current I _a, the power supply current I _S of a sine waveform is obtained.

インバータ電流Ｉ_ａの制御について、以下に説明する。
図５は、図４のインバータ電流Ｉ_ａ波形におけるＡ部分を拡大した部分拡大図である。
図３に示すように、生成された高調波補償基準電流２４ａに基づいて、レベルシフト回路２５〜２８を用いて、図５に示すような４つの閾値２５ａ〜２８ａ（閾値Ａ、閾値Ｂ、閾値Ｃ、閾値Ｄ）を設定する。また、閾値Ａより大きい領域を領域Ｉ、閾値Ａと閾値Ｂとの間の領域を領域II、閾値Ｂと閾値Ｃとの間を領域III、閾値Ｃと閾値Ｄとの間を領域IV、閾値Ｄより小さい領域を領域Ｖとする。
インバータ電流Ｉ_ａの制御としては、図５に示すように、インバータ電流Ｉ_ａが領域IIIの範囲内、即ち、閾値Ｂと閾値Ｃとを往復するように、ヒステリシスコンパレータ３０、３１を用いて、電力変換装置３の出力電圧（出力電圧階調指令５６ａ）を選択する。ここでは出力電圧階調指令５６ａとして、ＣＰＵ１０から出力される基本階調１８ａに階調補正値５５ａとして０もしくは＋１を加算する。なお、この場合、ＣＰＵ１０から出力される基本階調１８ａは、図６に示すように電源電圧波形に内接するように整数部だけを絶対値で出力したものとする。これにより、電源電圧の極性が正の場合、階調補正値５５ａを０としてインバータ電流Ｉ_ａを減少させ、階調補正値５５ａを＋１としてインバータ電流Ｉ_ａを増加させることができる。また、電源電圧の極性が負の場合は、階調補正値５５ａを０としてインバータ電流Ｉ_ａを増加させ、階調補正値５５ａを＋１としてインバータ電流Ｉ_ａを減少させることができる。 For control of the inverter current I _a, it will be described below.
Figure 5 is a partially enlarged view of A portion in the inverter current I _a waveform of FIG.
As shown in FIG. 3, four threshold values 25a to 28a (threshold A, threshold B, threshold value as shown in FIG. 5) are generated using level shift circuits 25 to 28 based on the generated harmonic compensation reference current 24a. C, threshold D) is set. An area larger than threshold A is area I, an area between threshold A and threshold B is area II, an area between threshold B and threshold C is area III, an area between threshold C and threshold D is area IV, and threshold A region smaller than D is defined as a region V.
The control of the inverter current I _a, as shown in FIG. 5, in the range inverter current I _a is a region III, that is, so as to reciprocate the threshold value B and threshold value C, and using a hysteresis comparator 30, 31, The output voltage (output voltage gradation command 56a) of the power converter 3 is selected. Here, 0 or +1 is added as the gradation correction value 55a to the basic gradation 18a output from the CPU 10 as the output voltage gradation command 56a. In this case, it is assumed that only the integer part of the basic gradation 18a output from the CPU 10 is output as an absolute value so as to be inscribed in the power supply voltage waveform as shown in FIG. Thus, when the polarity of the power source voltage is positive, to reduce the inverter current I _a gradation correction value 55a as 0, it is possible to increase the inverter current I _a gradation correction value 55a as +1. Further, when the polarity of the power supply voltage is negative, it increases the inverter current I _a gradation correction value 55a as 0, it is possible to reduce the inverter current I _a gradation correction value 55a as +1.

このような階調補正値５５ａの決定方法について、図３に基づいて以下に説明する。４つの閾値２５ａ〜２８ａ（閾値Ａ、閾値Ｂ、閾値Ｃ、閾値Ｄ）と電流センサ１２によって検出したインバータ電流Ｉ_ａとをヒステリシスコンパレータ２９〜３２を用いて比較し、それぞれの出力信号をＹ１、Ｙ２、Ｙ３、Ｙ４とする。図７に各領域におけるコンパレータ出力Ｙ１〜Ｙ４の値、および階調補正値を示す。コンパレータ出力Ｙ１〜Ｙ４はマルチプレクサ３３〜３８に図示するように入力される。マルチプレクサ３３〜３８には、電源電圧極性信号２２ａも入力され、電源電圧極性に応じて出力信号を切り替える。ここでは、電源電圧が正のときにはマルチプレクサ入力の上段が出力され、電源電圧が負のときにマルチプレクサ入力の下段が出力される。マルチプレクサ３３〜３８から出力された信号は、フリップフロップ回路５１〜５３に入力される。フリップフロップ回路５１〜５３はセット（Ｓ）、リセット（Ｒ）方式である。フリップフロップ回路５１〜５３の出力信号は減算器５４および加算器５５を通すことで階調補正値５５ａが得られる。なお、図３に破線で示した部分はＰＬＤ（Programmable Logic Device）などのデバイスを用いて実現することができる。 A method for determining the gradation correction value 55a will be described below with reference to FIG. Four threshold 25A～28a (threshold A, the threshold B, the threshold value C, the threshold D) and an inverter current _{I a} detected by a current sensor 12 and compared using a hysteresis comparator 29-32, the respective output signals Y1, Let Y2, Y3, and Y4. FIG. 7 shows the values of the comparator outputs Y1 to Y4 and the gradation correction values in each region. Comparator outputs Y1-Y4 are input to multiplexers 33-38 as shown. The power supply voltage polarity signal 22a is also input to the multiplexers 33 to 38, and the output signal is switched according to the power supply voltage polarity. Here, when the power supply voltage is positive, the upper stage of the multiplexer input is output, and when the power supply voltage is negative, the lower stage of the multiplexer input is output. The signals output from the multiplexers 33 to 38 are input to the flip-flop circuits 51 to 53. The flip-flop circuits 51 to 53 are set (S) and reset (R). The gradation correction value 55 a is obtained by passing the output signals of the flip-flop circuits 51 to 53 through the subtractor 54 and the adder 55. 3 can be realized by using a device such as a PLD (Programmable Logic Device).

一例として、電源電圧の極性が正の場合について、図７および図８を用いて説明する。図８は、ＣＰＵ１０から出力される基本階調１８ａがサンプリングによる遅れを伴わない正常時における、インバータ電流Ｉ_ａと出力電圧（出力電圧階調指令５６ａ）との関係を示すものである。
ＣＰＵ１０からの電源電圧極性信号２２ａにより、上述したようにマルチプレクサ３３〜３８では、マルチプレクサ入力の上段が出力される。ここで、インバータ電流Ｉ_ａが減少し、領域IIIから領域IVへ移行するとする。このときコンパレータ３１の出力信号Ｙ３がＬからＨへと変化し、マルチプレクサ３３からはＨ信号が出力される。この信号がフリップフロップ５１のセット端子に入力され、出力端子（Q）からはＨ信号が出力される。このとき、階調補正値５１ａは＋１となる。他のフリップフロップ５２、５３から出力される信号はＬであり、減算器５４および加算器５５を通して、階調補正値５５ａは階調補正値５１ａの値である＋１となる。 As an example, the case where the polarity of the power supply voltage is positive will be described with reference to FIGS. FIG. 8 shows the relationship between the inverter current _Ia and the output voltage (output voltage gradation command 56a) when the basic gradation 18a output from the CPU 10 is normal without any delay due to sampling.
As described above, the multiplexers 33 to 38 output the upper stage of the multiplexer input by the power supply voltage polarity signal 22a from the CPU 10. Here, it is assumed that the inverter current _Ia decreases and shifts from the region III to the region IV. At this time, the output signal Y3 of the comparator 31 changes from L to H, and the multiplexer 33 outputs the H signal. This signal is input to the set terminal of the flip-flop 51, and the H signal is output from the output terminal (Q). At this time, the gradation correction value 51a is +1. The signal output from the other flip-flops 52 and 53 is L, and the gradation correction value 55a becomes +1 which is the value of the gradation correction value 51a through the subtractor 54 and the adder 55.

この１階調分の階調補正によってインバータ電流Ｉ_ａが減少から増加へ変化し、領域IIIの範囲であるとき、フリップフロップ５１はセット端子、リセット端子共にＬのため、出力信号はＨのまま維持され、階調補正値５５ａは＋１で１階調加算の状態が継続する。インバータ電流Ｉ_ａが増加し続け領域IIIから領域IIへと移行するとき、コンパレータ３０の出力信号Ｙ２はＬからＨへと変化し、マルチプレクサ３４からはＨ信号が出力される。この信号がフリップフロップ５１のリセット端子に入力され、出力端子（Q）からはＬ信号が出力される。このとき、階調補正値５１ａは０となる。他のフリップフロップ５２、５３から出力される信号はＬであり、減算器５４および加算器５５を通して、階調補正値５５ａは階調補正値５１ａの値である０となる。
階調補正値５５ａが０となると、インバータ電流Ｉ_ａは減少する。インバータ電流Ｉ_ａは領域IIIの範囲となり、フリップフロップ５１はセット端子、リセット端子共にＬとなるため、状態は保持され（階調補正値５５ａは０）、領域IVに移行するまで減少を続ける。その後は同様の原理で階調補正値５５ａが＋１になり、インバータ電流Ｉ_ａは増加の方向へ変化する。 Inverter current I _a are changed to increase from decrease by the one gradation in the gradation correction, when a range of the area III, the flip-flop 51 is set terminal, for L to the reset terminal both output signal remains H The gradation correction value 55a is +1 and the state of one gradation addition continues. When the inverter current I _a is shifted to the region II from the region III continues to increase, the output signal Y2 of the comparator 30 changes to H from L, H signal is output from the multiplexer 34. This signal is input to the reset terminal of the flip-flop 51, and the L signal is output from the output terminal (Q). At this time, the gradation correction value 51a is 0. The signal output from the other flip-flops 52 and 53 is L, and the gradation correction value 55a becomes 0 which is the value of the gradation correction value 51a through the subtractor 54 and the adder 55.
When the gradation correction value 55a becomes 0, the inverter current _Ia decreases. The inverter current _Ia is in the range of the region III, and the flip-flop 51 is L at both the set terminal and the reset terminal. Therefore, the state is maintained (the gradation correction value 55a is 0) and continues to decrease until the region IV is shifted. Then becomes +1 gradation correction value 55a is on the same principle, the inverter current I _a is changed to increase direction.

このように、階調補正値５５ａは、図７中の矢印５８で示すように推移して、図８に示すように、基本階調１８ａに階調補正値５５ａである０もしくは＋１を交互に加算した出力電圧階調指令５６ａを生成して、インバータ電流Ｉ_ａを領域IIIの範囲内、即ち、閾値Ｂと閾値Ｃとを往復するように制御する。即ち、インバータ電流Ｉ_ａが増加して閾値Ｂを超えると階調補正値５５ａを０としてインバータ電流Ｉ_ａを減少させ、インバータ電流Ｉ_ａが減少して閾値Ｃより小さくなると階調補正値５５ａを＋１としてインバータ電流Ｉ_ａを増加させる。閾値Ａ〜Ｄは、その時点の高調波補償基準電流２４ａに基づいて生成されるので、インバータ電流Ｉ_ａは、高調波補償基準電流２４ａに追従するように制御される。 In this way, the gradation correction value 55a changes as indicated by the arrow 58 in FIG. 7, and as shown in FIG. 8, 0 or +1, which is the gradation correction value 55a, are alternately substituted for the basic gradation 18a. and generate output voltage gradation command 56a which is obtained by adding, in the range of inverter current I _a region III, that is, controlled so as to reciprocate the threshold value B and threshold value C. That is, if it exceeds the threshold B inverter current I _a is increased to reduce the inverter current I _a gradation correction value 55a as 0, the inverter current I _a is smaller than the threshold value C decreases the gradation correction value 55a The inverter current _Ia is increased as +1. Since the thresholds A to D are generated based on the harmonic compensation reference current 24a at that time, the inverter current _Ia is controlled to follow the harmonic compensation reference current 24a.

電源電圧の極性が負の場合、ＣＰＵ１０からの電源電圧極性信号２２ａにより、上述したようにマルチプレクサ３３〜３８では、マルチプレクサ入力の下段が出力される。ここで、インバータ電流Ｉ_ａが減少し、領域IIIから領域IVへ移行するとする。このときコンパレータ３１の出力信号Ｙ３がＬからＨへと変化し、マルチプレクサ３４からＨ信号が出力される。この信号がフリップフロップ５１のリセット端子に入力され、出力端子（Q）からはＬ信号が出力される。このとき、階調補正値５１ａは０となる。他のフリップフロップ５２、５３から出力される信号はＬであり、減算器５４および加算器５５を通して、階調補正値５５ａは階調補正値５１ａの値である０となる。 When the polarity of the power supply voltage is negative, the multiplexer 33 to 38 outputs the lower stage of the multiplexer input by the power supply voltage polarity signal 22a from the CPU 10 as described above. Here, it is assumed that the inverter current _Ia decreases and shifts from the region III to the region IV. At this time, the output signal Y3 of the comparator 31 changes from L to H, and the multiplexer 34 outputs the H signal. This signal is input to the reset terminal of the flip-flop 51, and the L signal is output from the output terminal (Q). At this time, the gradation correction value 51a is 0. The signal output from the other flip-flops 52 and 53 is L, and the gradation correction value 55a becomes 0 which is the value of the gradation correction value 51a through the subtractor 54 and the adder 55.

階調補正値５５ａが０になると、インバータ電流Ｉ_ａが増加し、領域IIIの範囲であるとき、フリップフロップ５１はセット端子、リセット端子共にＬのため、出力信号はＬのまま維持され、階調補正値５５ａは０の状態が継続する。インバータ電流Ｉ_ａが増加し続け、領域IIIから領域IIへと移行するとき、コンパレータ３０の出力信号Ｙ２はＬからＨへと変化し、マルチプレクサ３３からＨ信号が出力される。この信号がフリップフロップ５１のセット端子に入力され、出力端子（Q）からはＨ信号が出力される。このとき、階調補正値５１ａは＋１となる。他のフリップフロップ５２、５３から出力される信号はＬであり、減算器５４および加算器５５を通して、階調補正値５５ａは階調補正値５１ａの値である＋１となる。 When the gradation correction value 55a becomes 0, increase the inverter current I _a is In the range of the region III, the flip-flop 51 is set terminal, for L to the reset terminal both output signal is maintained at L, floors The tone correction value 55a continues to be zero. Inverter current I _a continuously increases, when the transition from the region III to region II, the output signal Y2 of the comparator 30 changes to H from L, H signal is outputted from the multiplexer 33. This signal is input to the set terminal of the flip-flop 51, and the H signal is output from the output terminal (Q). At this time, the gradation correction value 51a is +1. The signal output from the other flip-flops 52 and 53 is L, and the gradation correction value 55a becomes +1 which is the value of the gradation correction value 51a through the subtractor 54 and the adder 55.

階調補正値５５ａが＋１となると、インバータ電流Ｉ_ａは減少する。インバータ電流Ｉ_ａは領域IIIの範囲となり、フリップフロップ５１はセット端子、リセット端子共にＨとなるため、状態は保持され（階調補正値５５ａは＋１）、領域IVに移行するまでインバータ電流Ｉ_ａは減少を続ける。その後は同様の原理で階調補正値５５ａが０になり、インバータ電流Ｉ_ａは増加の方向へ変化する。
このように、階調補正値５５ａは、図７中の矢印５９で示すように推移して、基本階調１８ａに階調補正値５５ａである０もしくは＋１を交互に加算した出力電圧階調指令５６ａを生成して、インバータ電流Ｉ_ａを領域IIIの範囲内、即ち、閾値Ｂと閾値Ｃとを往復するように制御する。 When the gradation correction value 55a becomes +1, the inverter current _Ia decreases. Inverter current I _a becomes the range of the region III, since the flip-flop 51 is at H to the set terminal, a reset terminal both state is held (gradation correction value 55a +1), the inverter current I _a to migrate to the region IV Continues to decline. Then becomes the gradation correction value 55a of 0 on the same principle, the inverter current I _a is changed to increase direction.
In this way, the gradation correction value 55a changes as indicated by the arrow 59 in FIG. 7, and an output voltage gradation command in which 0 or +1, which is the gradation correction value 55a, is alternately added to the basic gradation 18a. to generate 56a, the range of the inverter current I _a region III, that is, controlled so as to reciprocate the threshold value B and threshold value C.

ＣＰＵ１０から出力される基本階調１８ａがＡＤコンバータのサンプリング間隔の影響による遅れで誤った階調値を出力した場合には、インバータ電流Ｉ_ａは階調補正を行っても、領域IIIから領域IIあるいは領域IVの範囲に外れてしまう。このように基本階調出力に遅れがある場合の制御について以下に説明する。
電源電圧の極性が正で、インバータ電流Ｉ_ａが領域IIIから領域IVに移行したときは、先に説明したように、階調補正値５５ａが＋１になる。このとき、ＣＰＵ１０から出力される基本階調１８ａに1階調が加算される。しかし、電源電圧の時間変化率が正のとき、サンプリングに時間遅れが生じると、階調値が不足するときがある。このときのインバータ電流Ｉ_ａと出力電圧（出力電圧階調指令５６ａ）との関係について、図９に示す。 When the basic gradation 18a output from the CPU 10 outputs an incorrect gradation value due to a delay due to the influence of the sampling interval of the AD converter, the inverter current _Ia does not change the area III to the area II even if the gradation correction is performed. Or, it falls outside the range of region IV. The control when there is a delay in the basic gradation output will be described below.
In the polarity of the supply voltage is positive, when the inverter current I _a is shifted from the region III to region IV, as described above, the gradation correction value 55a becomes +1. At this time, one gradation is added to the basic gradation 18a output from the CPU 10. However, when the time change rate of the power supply voltage is positive, if a time delay occurs in sampling, the gradation value may be insufficient. FIG. 9 shows the relationship between the inverter current _Ia and the output voltage (output voltage gradation command 56a) at this time.

図９に示すように、電圧変化率が正の場合は、基本階調値切替タイミングが遅れているため、切り換えるべき時点６１以降の遅れ時間の間は、インバータ電流Ｉ_ａが減少して閾値Ｃより小さくなった時点６２で階調補正値５５ａを＋１としても、出力電圧階調指令５６ａが電源電圧より不足しているためインバータ電流Ｉ_ａが減少し続ける。そして、閾値Ｄより小さくなる時点６３で、即ち、インバータ電流Ｉ_ａが領域IVから領域Ｖに移行するとコンパレータ３２からＨ信号が出力され、マルチプレクサ３７からＨ信号が出力される。この信号がフリップフロップ５３のセット端子に入力され、出力端子（Q）からはＨ信号が出力される。この信号は、ＣＰＵ１０からの基本階調１８ａの出力遅れを補正するための階調ずれ補正値５３ａであり、加算器５５によって階調補正値５１ａに加えられる。この場合、階調補正値５１ａ（＋１）に階調ずれ補正値５３ａ（＋１）を加算して、階調補正値５５ａは＋２となる。 As shown in FIG. 9, when the voltage change rate is positive, the basic gradation value switching timing is delayed. Therefore, during the delay time after the time point 61 to be switched, the inverter current _Ia decreases and the threshold value C even +1 gradation correction value 55a at 62 became smaller, the inverter current I _a for the output voltage gradation command 56a is lacking than the power supply voltage continues to decrease. Then, when 63 becomes smaller than the threshold value D, i.e., the inverter current I _a is outputted H signal from the comparator 32 when the transition from region IV to the region V, H signal is outputted from the multiplexer 37. This signal is input to the set terminal of the flip-flop 53, and the H signal is output from the output terminal (Q). This signal is a gradation shift correction value 53a for correcting the output delay of the basic gradation 18a from the CPU 10, and is added to the gradation correction value 51a by the adder 55. In this case, the gradation deviation correction value 53a (+1) is added to the gradation correction value 51a (+1), and the gradation correction value 55a becomes +2.

その後、インバータ電流Ｉ_ａは増加の方向へ変化し、領域Ｖから領域IVへ移行すると、マルチプレクサ３７の出力はＬとなり、フリップフロップ５３はセット端子、リセット端子共にＬとなるため、状態は保持され（階調補正値５５ａは＋２）、インバータ電流Ｉ_ａは増加し続ける。領域IVから領域IIIに移行するとコンパレータ３１の出力信号はＨからＬへと変化する。フリップフロップ５３はセット端子、リセット端子共にＬとなるため、状態は保持され（階調補正値５５ａは＋２）、領域IIへ移行するまで、インバータ電流Ｉ_ａは増加を続ける。そして、インバータ電流Ｉ_ａが領域IIIから領域IIへ移行するとコンパレータ３０の出力信号Ｙ２はＬからＨへと変化し、マルチプレクサ３４およびマルチプレクサ３８からＨ信号が出力される。この信号がフリップフロップ５１およびフリップフロップ５３のリセット端子に入力され、フリップフロップ５１およびフリップフロップ５３の出力端子（Q）からはともにＬ信号が出力される。つまり、階調補正値５１ａ（０）に階調ずれ補正値５３ａ（０）を加算して、階調補正値５５ａは０となる。その後、インバータ電流Ｉ_ａは減少の方向へ変化する。そして、基本階調出力が正しい値となるまで同様の原理で補正を行う。 Thereafter, the inverter current I _a is changed to increase direction, the transition from the region V to the region IV, the output of the multiplexer 37 is L, since the flip-flop 53 becomes L to the set terminal, a reset terminal both states is held (gradation correction value 55a +2), the inverter current _{I a} continues to increase. When shifting from the region IV to the region III, the output signal of the comparator 31 changes from H to L. Flip-flop 53 is set terminal, since the L to the reset terminal both state is held (gradation correction value 55a is +2), until the migration to the area II, the inverter current I _a continues to increase. The output signal Y2 of the comparator 30 when the inverter current I _a is shifted from the region III to region II is changed to H from L, H signal is outputted from the multiplexer 34 and multiplexer 38. This signal is input to the reset terminals of the flip-flop 51 and the flip-flop 53, and the L signal is output from the output terminals (Q) of the flip-flop 51 and the flip-flop 53. That is, the gradation correction value 55a becomes 0 by adding the gradation deviation correction value 53a (0) to the gradation correction value 51a (0). Thereafter, the inverter current I _a is changed in the direction of decreasing. Then, correction is performed on the same principle until the basic gradation output becomes a correct value.

電源電圧の極性が正で電圧変化率が負のとき、サンプリングに時間遅れが生じると、ＣＰＵ１０からの基本階調１８ａは電源電圧と内接するように整数値を出力しているため、階調値が１階調多く出力されるときがある。このときのインバータ電流Ｉ_ａと出力電圧（出力電圧階調指令５６ａ）との関係について、図１０に示す。
図１０に示すように、電圧変化率が負の場合は、基本階調値切替タイミングが遅れているため、切り換えるべき時点６１ａ以降の遅れ時間の間は、インバータ電流Ｉ_ａが増加して閾値Ｂを超えた時点６２ａで階調補正値５５ａを０としても、出力電圧階調指令５６ａが電源電圧より大きいためインバータ電流Ｉ_ａが増加し続ける。このため、閾値Ａを超える時点６３ａで、即ち、インバータ電流Ｉ_ａが領域IIから領域Ｉへと移行すると、コンパレータ２９からＨ信号が出力され、マルチプレクサ３５からＨ信号が出力される。この信号がフリップフロップ５２のセット端子に入力され、出力端子（Q）からはＨ信号が出力される。この信号は、ＣＰＵ１０からの基本階調１８ａの出力遅れを補正するための階調ずれ補正値５２ａであり、減算器５４によって階調補正値５１ａから減算される。この場合、階調補正値５１ａ（０）から階調ずれ補正値５２ａ（＋１）を減算して、階調補正値５５ａは−１となる。 When the polarity of the power supply voltage is positive and the voltage change rate is negative, if a time delay occurs in sampling, the basic gradation 18a from the CPU 10 outputs an integer value so as to be inscribed in the power supply voltage. May be output one gradation more. FIG. 10 shows the relationship between the inverter current _Ia and the output voltage (output voltage gradation command 56a) at this time.
As shown in FIG. 10, when the voltage change rate is negative, the basic gradation value switching timing is delayed. Therefore, the inverter current _Ia increases during the delay time after the time point 61a to be switched, and the threshold value B also the tone correction value 55a as 0 at the time 62a exceeding the output voltage gradation command 56a is the inverter current I _a continues to increase for greater than the power supply voltage. Therefore, at the time 63a exceeding the threshold value A, that is, when the inverter current I _a is shifted to the region I from the region II, H signal is outputted from the comparator 29, H signal is outputted from the multiplexer 35. This signal is input to the set terminal of the flip-flop 52, and the H signal is output from the output terminal (Q). This signal is a gradation shift correction value 52a for correcting the output delay of the basic gradation 18a from the CPU 10, and is subtracted from the gradation correction value 51a by the subtractor 54. In this case, the gradation correction value 55a becomes −1 by subtracting the gradation deviation correction value 52a (+1) from the gradation correction value 51a (0).

その後、インバータ電流Ｉ_ａが増加から減少の方向へ変化し、領域Ｉから領域IIに変化し、領域IIの範囲であるとき、フリップフロップ５２はセット端子、リセット端子共にＬのため、出力信号はＨのまま維持され、状態は保持され（階調補正値５５ａは−１）て、インバータ電流Ｉ_ａが減少し続ける。インバータ電流Ｉ_ａが領域IIから領域IIIへと移行するとき、コンパレータ３０の出力信号はＨからＬへと変化する。フリップフロップ５１およびフリップフロップ５３はセット端子、リセット端子共にＬのため、出力信号はＬのまま維持され、階調補正値５５ａは−１の状態が継続する。さらにインバータ電流Ｉ_ａが減少し続け、領域IIIから領域IVへと移行するとき、コンパレータ３１の出力信号はＬからＨへと変化し、マルチプレクサ３３からＨ信号が出力される。この信号がフリップフロップ５１のセット端子に入力され、出力端子（Q）からはＨ信号が出力される。さらに、マルチプレクサ３６からＨ信号が出力され、フリップフロップ５２のリセット端子に入力される。したがって階調補正値５１ａ（＋１）から階調ずれ補正値５２ａ（０）を減算して、階調補正値５５ａは＋１となる。
その後は同様の原理でインバータ電流Ｉ_ａが領域IIIの範囲で増減するように階調補正を行う。 Thereafter, changes from the inverter current I _a is increased in the direction of decreasing varies from region I to region II, when a range of the area II, the flip-flop 52 is set terminal, for L to the reset terminal both output signals is maintained in the H, the state is Te is held (gradation correction value 55a -1), the inverter current I _a continues to decrease. When the inverter current I _a is shifted to the region III from the region II, the output signal of the comparator 30 changes from H to L. Since both the flip-flop 51 and the flip-flop 53 are L, the output signal is maintained at L, and the gradation correction value 55a continues to be -1. Further inverter current I _a is continues to decrease, when the transition from the region III to region IV, the output signal of the comparator 31 changes to H from L, H signal is outputted from the multiplexer 33. This signal is input to the set terminal of the flip-flop 51, and the H signal is output from the output terminal (Q). Further, the H signal is output from the multiplexer 36 and input to the reset terminal of the flip-flop 52. Therefore, the gradation correction value 55a becomes +1 by subtracting the gradation deviation correction value 52a (0) from the gradation correction value 51a (+1).
Then performs tone correction to the inverter current I _a is increased or decreased in a range of area III in the same principle.

以上のように決定された階調補正値５５ａは、ＣＰＵ１０外部のディジタル回路である出力階調演算回路５６にて、基本階調１８ａに加算されて出力電圧階調指令５６ａが出力される。この出力電圧階調指令５６ａは、インバータ制御演算回路５７に入力されて、各単相インバータ４のゲート駆動回路８１〜８４へ送る制御信号を送出する。インバータ制御演算回路５７は、ＰＬＤ（Programmable Logic Device）などのデバイスを用いて実現することができる。 The gradation correction value 55a determined as described above is added to the basic gradation 18a by the output gradation calculation circuit 56, which is a digital circuit outside the CPU 10, and an output voltage gradation command 56a is output. This output voltage gradation command 56 a is input to the inverter control arithmetic circuit 57 and sends out a control signal to be sent to the gate drive circuits 81 to 84 of each single-phase inverter 4. The inverter control arithmetic circuit 57 can be realized using a device such as a PLD (Programmable Logic Device).

この実施の形態では、複数の単相インバータ４１〜４３を直列接続した電力変換装置３をアクティブフィルタに用い、各単相インバータ４１〜４３の出力電圧を適宜選択する階調制御により、所望の階段波形の出力電圧を得て、インバータ電流Ｉ_ａを制御するため、フィルタ回路５を格段と小型化でき、アクティブフィルタの装置構成の小型化が促進できる。
また、インバータ電流Ｉ_ａを高調波補償基準電流２４ａに追従するように制御するのに、制御装置は、電源電圧に基づいて出力電圧の基本階調１８ａを出力する基本階調演算部のみをＣＰＵ１０で構成し、階調補正信号５５ａを出力する階調補正演算部と、電力変換装置３の出力電圧階調指令５６ａを演算する出力階調演算回路５６と、各単相インバータ４１〜４３への制御信号を出力するインバータ制御演算回路５７とは、ＣＰＵ以外の外部回路で構成した。このため、ＣＰＵ１０の負担を軽減させることができ、安価なＣＰＵ１０でも対応可能となり、制御装置のコスト低減が図れる。また、階調補正信号５５ａを出力する階調補正演算部では、ヒステリシスコンパレータ２９〜３２を用い、高速、高精度に、インバータ電流Ｉ_ａを高調波補償基準電流に追従するように制御できる。また、ＣＰＵ１０のサンプリング間隔が比較的大きい場合でも、階調ずれ補正値５２ａ、５３ａを演算して補正できるようにしたため、安価なＣＰＵ１０でも、高速、高精度で信頼性の高い高調波抑制制御が行える。 In this embodiment, the power conversion device 3 in which a plurality of single-phase inverters 41 to 43 are connected in series is used as an active filter, and a desired staircase is obtained by gradation control that appropriately selects the output voltage of each single-phase inverter 41 to 43. Since the waveform output voltage is obtained and the inverter current _Ia is controlled, the filter circuit 5 can be remarkably reduced in size, and the downsizing of the active filter device configuration can be promoted.
Further, to control so as to follow the inverter current I _a harmonic compensation reference current 24a, the control device, the basic tone calculation unit for outputting a basic tone 18a of the output voltage based on the power supply voltage only CPU10 And a gradation correction calculation unit that outputs a gradation correction signal 55a, an output gradation calculation circuit 56 that calculates an output voltage gradation command 56a of the power conversion device 3, and to each of the single-phase inverters 41 to 43 The inverter control arithmetic circuit 57 that outputs the control signal is composed of an external circuit other than the CPU. For this reason, the burden on the CPU 10 can be reduced, and even an inexpensive CPU 10 can be used, and the cost of the control device can be reduced. Further, in the gradation correction operation unit for outputting a gradation correction signal 55a, with a hysteresis comparator 29 to 32, high speed, high precision, can be controlled to follow the inverter current I _a harmonic compensation reference current. In addition, even when the sampling interval of the CPU 10 is relatively large, the gradation shift correction values 52a and 53a can be calculated and corrected. Therefore, even with an inexpensive CPU 10, high-speed, high-accuracy and highly reliable harmonic suppression control can be performed. Yes.

なお、この実施の形態では、ＣＰＵ１０からの基本階調１８ａは電源電圧の正弦波に内接するように整数部だけを出力したが、図１１で示すように、電源電圧の正弦波に外接するように階調値を出力しても良い。この場合、階調補正値は、内接させた場合の階調補正値５５ａから１を引けば良い。このように、基本階調１８ａを、電源電圧の正弦波に内接あるいは、外接させるように出力することにより、階調補正値５５ａの演算が容易になり、インバータ電流Ｉ_ａを高調波補償基準電流に追従させる電流制御が容易で信頼性良く行える。 In this embodiment, the basic gradation 18a from the CPU 10 outputs only the integer part so as to be inscribed in the sine wave of the power supply voltage. However, as shown in FIG. Alternatively, the gradation value may be output. In this case, the gradation correction value may be subtracted from the gradation correction value 55a when inscribed. Thus, the basic tone 18a, inscribed or sinusoidal supply voltage by outputting so as to circumscribe, operation of the gradation correction value 55a is facilitated, harmonic compensation reference inverter current I _a Current control to follow the current is easy and reliable.

また、ヒステリシスコンパレータ２９〜３２の閾値幅の設定については、電源電流のリプルが許容される範囲内となるように設定する。電流リプルを小さくするには、ヒステリシスコンパレータ２９〜３２の閾値幅を小さく設定すれば良いが、スイッチング素子７１〜７４の周波数が高くなる。このように、電流制御精度とスイッチング周波数との関係は、トレードオフの関係となることから、ヒステリシスコンパレータ２９〜３２の閾値幅は、一段あたりの階調電圧値、および単相インバータ４を構成するスイッチング素子７１〜７４の許容される最大スイッチング周波数から決定される。また、電流の変化率については、電源インピーダンス、およびフィルタ回路４のリアクトルの大きさによって異なるため、電源電流のリプルが許容される範囲内となるようにフィルタリアクトルの設計を行う。 Further, the threshold widths of the hysteresis comparators 29 to 32 are set so as to be within a range where ripple of the power supply current is allowed. In order to reduce the current ripple, the threshold width of the hysteresis comparators 29 to 32 may be set small, but the frequency of the switching elements 71 to 74 is increased. Thus, since the relationship between the current control accuracy and the switching frequency is a trade-off relationship, the threshold widths of the hysteresis comparators 29 to 32 constitute the gradation voltage value per stage and the single-phase inverter 4. It is determined from the maximum allowable switching frequency of the switching elements 71-74. Since the rate of change of current differs depending on the power source impedance and the size of the reactor of the filter circuit 4, the filter reactor is designed so that the ripple of the power source current is within the allowable range.

実施の形態２．
上記実施の形態１では、インバータ電流Ｉ_ａを高調波補償基準電流２４ａに追従するように制御したが、図１２に示すように、ＣＰＵ１０から出力された離散系の負荷電流基本波成分をフィルタ２３で平滑した基準電流（負荷電流基本波成分）に追従するように、電源電流Ｉ_Ｓを制御しても良い。
なお、上記実施の形態１では、負荷電流Ｉ_Ｌは、バンドパスフィルタ１３により高調波成分を除去して負荷電流Ｉ_Ｌの基本波成分を抽出してＣＰＵ１０に入力したが、この場合、ＣＰＵ１０内で負荷電流Ｉ_Ｌの基本波成分を抽出するようにした。
この場合も、実際には電力変換装置３の出力階調制御により、インバータ電流Ｉ_ａを変化させて電源電流Ｉ_Ｓを制御しているため、結果的には上記実施の形態１と同様に、インバータ電流Ｉ_ａが高調波成分を打ち消す高調波補償基準電流に追従するように制御されるものとなり、上記実施の形態１と同様の効果が得られる。 Embodiment 2. FIG.
In the first embodiment, the inverter current was controlled to the I _a to follow the harmonic compensation reference current 24a, as shown in FIG. 12, the filter 23 the load current fundamental wave component of the discrete output from CPU10 The power supply current _IS may be controlled so as to follow the reference current (load current fundamental wave component) smoothed by.
Although in the above-mentioned first embodiment, the load current I _L has been to remove the harmonic component input to CPU10 extracts a fundamental wave component of the load current I _L through the band-pass filter 13, in this case, the CPU10 in was to extract the fundamental component of the load current I _L.
Again, the fact the output tone control of the power converter 3, since by changing the inverter current I _a and controls the source current I _S, similar to the first embodiment is consequently, The inverter current _Ia is controlled to follow the harmonic compensation reference current that cancels the harmonic component, and the same effect as in the first embodiment can be obtained.

この発明の実施の形態１によるアクティブフィルタの主回路構成を示す図である。It is a figure which shows the main circuit structure of the active filter by Embodiment 1 of this invention. この発明の実施の形態１による単相インバータの回路構成を示す図である。It is a figure which shows the circuit structure of the single phase inverter by Embodiment 1 of this invention. この発明の実施の形態１によるアクティブフィルタの回路構成の詳細を示す図である。It is a figure which shows the detail of the circuit structure of the active filter by Embodiment 1 of this invention. この発明の実施の形態１によるアクティブフィルタの動作を説明する波形図である。It is a wave form diagram explaining operation | movement of the active filter by Embodiment 1 of this invention. 図４で示したインバータ電流Ｉ_ａ波形における部分拡大図である。FIG. 5 is _a partially enlarged view of the inverter current _Ia waveform shown in FIG. 4. この発明の実施の形態１による基本階調と電源電圧との関係を示す図である。It is a figure which shows the relationship between the basic gradation and power supply voltage by Embodiment 1 of this invention. この発明の実施の形態１による階調補正値の演算を説明する図である。It is a figure explaining the calculation of the gradation correction value by Embodiment 1 of this invention. この発明の実施の形態１による、正常時のインバータ電流Ｉ_ａと出力電圧との関係を示す波形図である。According to the first embodiment of the present invention, it is a waveform diagram showing the relationship between the inverter current I _a and the output voltage of the normal. この発明の実施の形態１による、サンプリング遅れがある場合のインバータ電流Ｉ_ａと出力電圧との関係を示す波形図である。It is a wave form diagram which shows the relationship between the inverter electric current _Ia and output voltage when there exists sampling delay by Embodiment 1 of this invention. この発明の実施の形態１による、サンプリング遅れがある場合のインバータ電流Ｉ_ａと出力電圧との関係を示す波形図である。It is a wave form diagram which shows the relationship between the inverter electric current _Ia and output voltage when there exists sampling delay by Embodiment 1 of this invention. この発明の実施の形態１の別例による基本階調と電源電圧との関係を示す図である。It is a figure which shows the relationship between the basic gradation and power supply voltage by another example of Embodiment 1 of this invention. この発明の実施の形態２によるアクティブフィルタの回路構成の詳細を示す図である。It is a figure which shows the detail of the circuit structure of the active filter by Embodiment 2 of this invention.

Explanation of symbols

１電源、２負荷、３電力変換装置、４（４１〜４３）単相インバータ、
６直流電源、１０ＣＰＵ、１８ａ基本階調信号、２４ａ高調波補償基準電流、
２５ａ〜２８ａ閾値Ａ〜Ｄ、２９〜３２ヒステリシスコンパレータ、
５１ａ階調補正値、５２ａ，５３ａ階調ずれ補正値、５４減算器、５５加算器、５５ａ階調補正信号、５６出力階調演算回路、５７インバータ制御演算回路、
７１〜７４スイッチング素子、Ｉ_Ｌ負荷電流、Ｉ_ａインバータ電流。 1 power supply, 2 load, 3 power converter, 4 (41-43) single-phase inverter,
6 DC power supply, 10 CPU, 18a basic gradation signal, 24a harmonic compensation reference current,
25a to 28a threshold A to D, 29 to 32 hysteresis comparator,
51a gradation correction value, 52a, 53a gradation deviation correction value, 54 subtractor, 55 adder, 55a gradation correction signal, 56 output gradation calculation circuit, 57 inverter control calculation circuit,
71-74 switching elements, _{I L} the load current, _{I a} inverter current.

Claims

A single-phase inverter group formed by connecting a plurality of AC sides of a single-phase inverter that converts DC power from a DC power source into AC, and each generated voltage by a predetermined combination selected from the plurality of single-phase inverters A control device that performs gradation control of the output voltage of the single-phase inverter group by summation and outputs a set output current;
The control device corrects the basic gradation so that the basic gradation calculation unit for calculating the basic gradation of the output voltage based on a given reference voltage and the output current follows a set target current. And a gradation correction calculation unit for calculating a gradation correction value for calculating the output voltage gradation of the single-phase inverter group by correcting the basic gradation with the gradation correction value. And an inverter control operation unit that outputs a control signal to the single-phase inverter group based on the output voltage gradation,
The power conversion apparatus according to claim 1, wherein the gradation correction calculation unit provides a plurality of threshold values for the output current, and changes the output voltage gradation by changing the gradation correction value every time the threshold value is exceeded.

A single-phase inverter group formed by connecting a plurality of AC sides of a single-phase inverter connected in parallel to an AC power source and converting DC power from the DC power source into AC, and selected from the plurality of single-phase inverters. A control device that performs gradation control on the output voltage of the single-phase inverter group based on the sum of the generated voltages according to a predetermined combination, and outputs an output current that corrects the power supply current from the AC power supply;
The control device corrects the basic gradation so that the output gradation follows a target current, and a basic gradation calculator that calculates a basic gradation of the output voltage based on a power supply voltage of the AC power supply A gradation correction calculation unit that calculates the gradation correction value of the output, an output gradation calculation unit that calculates the output voltage gradation of the single-phase inverter group by correcting the basic gradation with the gradation correction value, An inverter control operation unit that outputs a control signal to the single-phase inverter group based on the output voltage gradation,
The power conversion apparatus according to claim 1, wherein the gradation correction calculation unit provides a plurality of threshold values for the output current, and changes the output voltage gradation by changing the gradation correction value every time the threshold value is exceeded.

The power conversion device according to claim 2 , wherein the basic gradation is determined so as to be inscribed or circumscribed to a power supply voltage waveform of the AC power supply.

The gradation correction calculation unit changes the gradation correction value so as to lower the output current when the output current exceeds a threshold value that is higher than the target current among the threshold values. 4. The power converter according to claim 1, wherein when the threshold value lower than the target current is exceeded, the gradation correction value is changed so as to increase the output current. 5. .

The interval between the threshold values is the gradation voltage value per level in the output voltage, the filter constant of the filter connected to the output of the single-phase inverter group, and the maximum switching frequency of the switching elements constituting the single-phase inverter. The power conversion device according to any one of claims 1 to 4, wherein the power conversion device is determined based on:

The basic gradation calculation unit is configured by a CPU, and the gradation correction calculation unit, the output gradation calculation unit, and the inverter control calculation unit are configured by an external logic circuit whose calculation speed is higher than that of the CPU. The power converter according to any one of claims 1 to 5 .

7. The power converter according to claim 1 , wherein DC voltage values that are input to the single-phase inverters are different.

The power converter according to any one of claims 1 to 7 , wherein the voltages at each level of the output voltage gradation are arranged at equal intervals.