JP5153716B2 - Device mounting board - Google Patents

Device mounting board Download PDF

Info

Publication number
JP5153716B2
JP5153716B2 JP2009105167A JP2009105167A JP5153716B2 JP 5153716 B2 JP5153716 B2 JP 5153716B2 JP 2009105167 A JP2009105167 A JP 2009105167A JP 2009105167 A JP2009105167 A JP 2009105167A JP 5153716 B2 JP5153716 B2 JP 5153716B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
metal plate
substrate
element mounting
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009105167A
Other languages
Japanese (ja)
Other versions
JP2010258149A (en
Inventor
和弘 川畑
義明 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009105167A priority Critical patent/JP5153716B2/en
Publication of JP2010258149A publication Critical patent/JP2010258149A/en
Application granted granted Critical
Publication of JP5153716B2 publication Critical patent/JP5153716B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Description

本発明は、半導体素子を装着するための素子搭載用基板に関する。   The present invention relates to an element mounting substrate for mounting a semiconductor element.

近年、半導体レーザダイオード、フォトダイオード、パワートランジスタ素子、発光ダイオード、太陽電池素子等の比較的高電力を扱う半導体素子の搭載用基板として、セラミック基板の上下面に銅板等の金属板を接合した素子搭載用基板が知られている（例えば、特許文献１参照）。ここで、金属板は、素子搭載用基板に装着された半導体素子に対して電圧を印加する役割を担うものである。   In recent years, as a substrate for mounting semiconductor devices that handle relatively high power, such as semiconductor laser diodes, photodiodes, power transistor elements, light emitting diodes, solar cell elements, etc., elements in which a metal plate such as a copper plate is bonded to the upper and lower surfaces of a ceramic substrate A mounting substrate is known (see, for example, Patent Document 1). Here, the metal plate plays a role of applying a voltage to the semiconductor element mounted on the element mounting substrate.

特開平１０−８４０５９号公報Japanese Patent Laid-Open No. 10-84059

しかしながら、上記従来の素子搭載用基板においては、熱履歴に対して信頼性が乏しいという問題があった。具体的に言えば、熱膨張係数が異なるセラミック基板と金属板とを接合すると、接合後の冷熱サイクルの付加によって、熱膨張差に起因する応力が素子搭載用基板に発生する。素子搭載用基板に応力が発生すると、セラミック基板の上下面に接合された金属板が、セラミック基板から剥離する可能性があった。   However, the above-described conventional element mounting substrate has a problem that its reliability against thermal history is poor. Specifically, when a ceramic substrate and a metal plate having different thermal expansion coefficients are joined, a stress due to a difference in thermal expansion is generated in the element mounting substrate due to the addition of a thermal cycle after joining. When stress is generated on the element mounting substrate, the metal plates bonded to the upper and lower surfaces of the ceramic substrate may peel from the ceramic substrate.

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、熱履歴に対して信頼性が向上する素子搭載用基板に関する。   The present invention has been made in view of the above-described problems, and an object thereof is related to an element mounting substrate whose reliability is improved against a thermal history.

上記目的を達成するために本発明における素子搭載用基板は、半導体素子が装着されるための装着領域を有し、かつ棒状のセラミック基板と、前記セラミック基板の一端部における外周面のうち端面を除く側面全体を覆うようにして当該側面と接合され、前記セラミック基板が有する熱膨張係数より大きい熱膨張係数を有し、かつ前記半導体素子に対して正の電圧を印加するための第１金属板と、前記セラミック基板の他端部における外周面のうち端面を除く側面全体を覆うようにして当該側面と接合され、前記セラミック基板が有する熱膨張係数より大きい熱膨張係数を有し、かつ前記半導体素子に対して負の電圧を印加するための第２金属板と、を備える。 In order to achieve the above object, an element mounting substrate according to the present invention has a mounting region for mounting a semiconductor element, and has a rod-shaped ceramic substrate and an end surface of outer peripheral surfaces at one end of the ceramic substrate. A first metal plate that is bonded to the side surface so as to cover the entire side surface, has a thermal expansion coefficient larger than that of the ceramic substrate, and applies a positive voltage to the semiconductor element And is bonded to the side surface so as to cover the entire side surface excluding the end surface of the outer peripheral surface at the other end of the ceramic substrate, has a thermal expansion coefficient larger than that of the ceramic substrate, and the semiconductor A second metal plate for applying a negative voltage to the element.

本発明の素子搭載用基板は、熱履歴に対して信頼性が向上するという効果を奏する。   The element mounting substrate of the present invention has an effect that reliability is improved with respect to thermal history.

図１は、本発明の一実施形態に係る素子搭載用基板の一例を示す斜視図である。FIG. 1 is a perspective view showing an example of an element mounting substrate according to an embodiment of the present invention. 図２は、図１中に示した切断線Ａ−Ａ´に沿って切断した断面図である。2 is a cross-sectional view taken along the cutting line AA ′ shown in FIG. 図３は、変更例１に係る素子搭載用基板の一例を示す断面図である。FIG. 3 is a cross-sectional view illustrating an example of an element mounting substrate according to the first modification. 図４は、変更例２に係る素子搭載用基板の一例を示す断面図である。FIG. 4 is a cross-sectional view showing an example of an element mounting substrate according to the second modification.

以下、本発明の実施形態について、図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

但し、以下で参照する各図は、説明の便宜上、本発明の一実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。したがって、本発明に係る素子搭載用基板は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。   However, in the drawings referred to below, for the convenience of explanation, among the constituent members of one embodiment of the present invention, only the main members necessary for explaining the present invention are shown in a simplified manner. Therefore, the element mounting substrate according to the present invention may include any constituent member not shown in the drawings referred to in this specification. Moreover, the dimension of the member in each figure does not represent the dimension of an actual structural member, the dimension ratio of each member, etc. faithfully.

図１は、本発明の一実施形態に係る素子搭載用基板１の一例を示す斜視図である。図２は、図１中に示した切断線Ａ−Ａ´に沿って切断した断面図である。図１および図２に示すように、本実施形態に係る素子搭載用基板１は、セラミック基板２、第１金属板３ａ、および第２金属板３ｂを備えている。なお、図１では、半導体素子４を含めて素子搭載用基板１としているが、本発明に係る素子搭載用基板１は、半導体素子４が含まれていなくともよい。   FIG. 1 is a perspective view showing an example of an element mounting substrate 1 according to an embodiment of the present invention. 2 is a cross-sectional view taken along the cutting line AA ′ shown in FIG. As shown in FIGS. 1 and 2, the element mounting substrate 1 according to the present embodiment includes a ceramic substrate 2, a first metal plate 3a, and a second metal plate 3b. In FIG. 1, the element mounting substrate 1 including the semiconductor element 4 is used. However, the element mounting substrate 1 according to the present invention may not include the semiconductor element 4.

なお、以下では、第１金属板３ａおよび第２金属板３ｂを説明する際、特に区別する必要がない場合、あるいは、総称する場合には、単に、金属板３として説明する。なお、後述する第１接続配線５ａおよび第２接続配線５ｂの場合もこれと同様である。   In the following description, when the first metal plate 3a and the second metal plate 3b are described, when it is not particularly necessary to distinguish between them or when they are collectively referred to, they are simply described as the metal plate 3. The same applies to the case of the first connection wiring 5a and the second connection wiring 5b described later.

セラミック基板２は、外周面Ｏを有している。ここで、外周面Ｏは、側面Ｓと端面Ｗとを含む。また、セラミック基板２は、その形状が棒状であって、かつ側面Ｓ上に半導体素子４が装着されるための装着領域Ｅを有している。すなわち、セラミック基板２の装着領域Ｅ上に、図示しないメタライズ層が形成されており、このメタライズ層の上面に、半導体素子４が装着されている。なお、半導体素子４は、例えば、半導体レーザダイオード、フォトダイオード、パワートランジスタ素子、発光ダイオード、太陽電池素子等であるが、ここでは特に限定されない。また、メタライズ層は、例えば、ペースト状のモリブデン-マンガンあるいはタングステンを焼結して形成した層、またはチタン薄膜上に銅薄膜を成膜して形成した層等である。   The ceramic substrate 2 has an outer peripheral surface O. Here, the outer peripheral surface O includes a side surface S and an end surface W. The ceramic substrate 2 has a rod-like shape and has a mounting region E on the side surface S for mounting the semiconductor element 4. That is, a metallized layer (not shown) is formed on the mounting region E of the ceramic substrate 2, and the semiconductor element 4 is mounted on the upper surface of the metallized layer. The semiconductor element 4 is, for example, a semiconductor laser diode, a photodiode, a power transistor element, a light emitting diode, a solar cell element, or the like, but is not particularly limited here. The metallized layer is, for example, a layer formed by sintering paste-like molybdenum-manganese or tungsten, or a layer formed by forming a copper thin film on a titanium thin film.

ここで、セラミック基板２は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体、ガラスセラミック等からなる。   Here, the ceramic substrate 2 is made of, for example, an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, a silicon nitride sintered body, a glass ceramic, or the like.

金属板３は、半導体素子４に対して電圧を印加する役割を担う部材である。本実施形態では、第１金属板３ａは、半導体素子４に対して正の電圧を印加する役割を担う部材であり、第２金属板３ｂは、半導体素子４に対して負の電圧を印加する役割を担う部材である。   The metal plate 3 is a member that plays a role of applying a voltage to the semiconductor element 4. In the present embodiment, the first metal plate 3 a is a member that plays a role of applying a positive voltage to the semiconductor element 4, and the second metal plate 3 b applies a negative voltage to the semiconductor element 4. It is a member that plays a role.

ここで、金属板３は、セラミック基板２が有する熱膨張係数より大きい熱膨張係数を有しており、例えば、銅、銀、アルミニウム等からなる。このため、素子搭載用基板１に対する冷熱サイクルの付加により、金属板３からセラミック基板２に対して応力が加わることになる。   Here, the metal plate 3 has a thermal expansion coefficient larger than that of the ceramic substrate 2, and is made of, for example, copper, silver, aluminum, or the like. For this reason, stress is applied from the metal plate 3 to the ceramic substrate 2 due to the addition of the cooling / heating cycle to the element mounting substrate 1.

また、第１金属板３ａは、セラミック基板２の一端部Ｔ１における外周面Ｏのうち側面Ｓ全体を覆うようにして当該側面Ｓと接合されている。また、第２金属板３ｂは、セラミック基板２の他端部Ｔ２における外周面Ｏのうち側面Ｓ全体を覆うようにして当該側面Ｓと接合されている。このため、素子搭載用基板１に対する冷熱サイクルの付加により、第１金属板３ａからセラミック基板２へ作用する応力は、セラミック基板２の一端部Ｔ１における側面Ｓ（本実施形態では４つの側面）全体に加わることになる。またこれと同様に、第２金属板３ｂからセラミック基板２へ作用する応力は、セラミック基板２の他端部Ｔ２における側面Ｓ（本実施形態では４つの側面）全体に加わることになる。そのため、第１金属板３ａとセラミック基板２、および第２金属板３ｂとセラミック基板２とは、上記従来の素子搭載用基板と比較して、より強固に接合することができる。すなわち、上記従来の素子搭載用基板は、セラミック基板の上下面に単に金属板を接合したものだからである。この結果、本実施形態に係る素子搭載用基板１は、上記従来の素子搭載用基板と比較して、セラミック基板２から金属板３が剥離する可能性を低減することができる。 Further, the first metal plate 3 a is joined to the side surface S so as to cover the entire side surface S of the outer peripheral surface O in the one end T 1 of the ceramic substrate 2. The second metal plate 3b is bonded to the side surface S so as to cover the entire side surface S of the outer peripheral surface O in the other end portion T 2 of the ceramic substrate 2. For this reason, the stress acting on the ceramic substrate 2 from the first metal plate 3a due to the addition of a cooling cycle to the element mounting substrate 1 causes the side surface S ( one side surface in the present embodiment) at one end T1 of the ceramic substrate 2. Will join the whole. Also Similarly, stress acting from the second metal plate 3b to the ceramic substrate 2 will be applied to the entire (four sides in this embodiment) side S at the other portion T 2 of the ceramic substrate 2. Therefore, the first metal plate 3a and the ceramic substrate 2 and the second metal plate 3b and the ceramic substrate 2 can be more firmly bonded as compared to the conventional element mounting substrate. That is, the conventional element mounting substrate is obtained by simply joining metal plates to the upper and lower surfaces of the ceramic substrate. As a result, the element mounting substrate 1 according to the present embodiment can reduce the possibility that the metal plate 3 is peeled from the ceramic substrate 2 as compared with the conventional element mounting substrate.

また、図２に示すように、半導体素子４と第１金属板３ａとは、セラミック基板２に埋設された第１接続配線５ａを介して電気的に接続されている。また、半導体素子４と第２金属板３ｂとは、セラミック基板２に埋設された第２接続配線５ｂを介して電気的に接続されている。ここで、接続配線５は、例えば、金、銀、銅、スズ、タングステン、モリブデン、またはマンガン等を主成分とする金属材料からなる。   As shown in FIG. 2, the semiconductor element 4 and the first metal plate 3 a are electrically connected via a first connection wiring 5 a embedded in the ceramic substrate 2. The semiconductor element 4 and the second metal plate 3b are electrically connected via a second connection wiring 5b embedded in the ceramic substrate 2. Here, the connection wiring 5 is made of, for example, a metal material whose main component is gold, silver, copper, tin, tungsten, molybdenum, manganese, or the like.

なお、上記では、半導体素子４と金属板３とは、セラミック基板２に埋設された接続配線５を介して電気的に接続されている例について説明したが、これに限定されない。すなわち、半導体素子４と金属板３とは、ボンディングワイヤによって電気的に接続されていてもよい。この場合、セラミック基板２には接続配線５が埋設されている必要はない。   In the above description, the example in which the semiconductor element 4 and the metal plate 3 are electrically connected via the connection wiring 5 embedded in the ceramic substrate 2 has been described. However, the present invention is not limited to this. That is, the semiconductor element 4 and the metal plate 3 may be electrically connected by a bonding wire. In this case, the connection wiring 5 need not be embedded in the ceramic substrate 2.

また、第１金属板３ａおよび第２金属板３ｂにはネジ孔が形成された基板が設けられていてもよい。この場合、このネジ孔に差し込まれたネジを介して、図示しない外部基板に素子搭載用基板１を装着することができる。すなわち、外部基板に素子搭載用基板１を装着した場合、半導体素子４から発せられる熱を、第１金属板３ａおよび第２金属板３ｂを介して、外部基板へ逃がすことが可能となる。この場合、第１金属板３ａおよび第２金属板３ｂは、放熱板としての役割を有することになる。   Moreover, the board | substrate with which the screw hole was formed may be provided in the 1st metal plate 3a and the 2nd metal plate 3b. In this case, the element mounting board 1 can be mounted on an external board (not shown) via a screw inserted into the screw hole. That is, when the element mounting substrate 1 is mounted on the external substrate, the heat generated from the semiconductor element 4 can be released to the external substrate via the first metal plate 3a and the second metal plate 3b. In this case, the 1st metal plate 3a and the 2nd metal plate 3b have a role as a heat sink.

以上のように、本実施形態に係る素子搭載用基板１によれば、熱履歴に対して信頼性が向上する素子搭載用基板を実現することができる。   As described above, according to the element mounting substrate 1 according to the present embodiment, it is possible to realize an element mounting substrate with improved reliability against thermal history.

なお、上述した実施形態は、本発明の実施形態の一具体例を示すものであり、種々の変更が可能である。以下、いくつかの主な変更例を示す。   The above-described embodiment shows a specific example of the embodiment of the present invention, and various modifications can be made. The following are some major changes.

（変更例１）
図３は、変更例１に係る素子搭載用基板１ａの一例を示す斜視図である。図３に示すように、変更例１に係る素子搭載用基板１ａは、図１に示すセラミック基板２の代わりに、セラミック基板２１を備えている。また、変更例１に係る素子搭載用基板１ａは、図１に示す第１金属板３ａおよび第２金属板３ｂの代わりに、第１金属板３１ａおよび第２金属板３１ｂを備えている。なお、図３において、図１と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。 (Modification 1)
FIG. 3 is a perspective view showing an example of the element mounting board 1a according to the first modification. As illustrated in FIG. 3, the element mounting substrate 1 a according to the first modification includes a ceramic substrate 21 instead of the ceramic substrate 2 illustrated in FIG. 1. Moreover, the element mounting board 1a according to the modification 1 includes a first metal plate 31a and a second metal plate 31b instead of the first metal plate 3a and the second metal plate 3b shown in FIG. In FIG. 3, configurations having the same functions as those in FIG. 1 are given the same reference numerals, and detailed descriptions thereof are omitted.

すなわち、変更例１に係るセラミック基板２１の形状は、図３に示すように、円柱状である。このため、変更例１に係る装着領域Ｅは、図３に示すように、セラミック基板２１の一部を切り欠いて形成している。また、変更例１に係る第１金属板３１ａおよび第２金属板３１ｂの形状は、図３に示すように、円筒状である。つまり、変更例１に係る素子搭載用基板１ａは、第１金属板３１ａの内周面と、セラミック基板２１の一端部Ｔ１における側面Ｓ全体とが接合されている。また、変更例１に係る素子搭載用基板１ａは、第２金属板３１ｂの内周面と、セラミック基板２１の他端部Ｔ２における側面Ｓ全体とが接合されている。 That is, the shape of the ceramic substrate 21 according to the modified example 1 is a columnar shape as shown in FIG. For this reason, the mounting region E according to the modification 1 is formed by cutting out a part of the ceramic substrate 21 as shown in FIG. Moreover, the shape of the 1st metal plate 31a and the 2nd metal plate 31b which concerns on the modification 1 is a cylindrical shape, as shown in FIG. That is, the element mounting board 1a according to the modification 1, the inner peripheral surface of the first metal plate 31a, and the entire side surface S in the end T 1 of the ceramic substrate 21 is bonded. Further, the device mounting board 1a according to the modification 1, the inner peripheral surface of the second metal plate 31b, and the entire side surface S at the other portion T 2 of the ceramic substrate 21 is bonded.

セラミック基板２１の形状が円柱状、第１金属板３１ａの形状が円筒状であることにより、第１金属板３１ａからセラミック基板２１へ作用する応力は、セラミック基板２１において略均一にすることができる。また、セラミック基板２１の形状が円柱状、第２金属板３１ｂの形状が円筒状であることにより、第２金属板３１ｂからセラミック基板２１へ作用する応力は、セラミック基板２１において略均一にすることができる。すなわち、第１金属板３１ａおよび第２金属板３１ｂの厚みＬが、第１金属板３１ａおよび第２金属板３１ｂの全周にわたって略均一であるからである。   Since the shape of the ceramic substrate 21 is cylindrical and the shape of the first metal plate 31a is cylindrical, the stress acting on the ceramic substrate 21 from the first metal plate 31a can be made substantially uniform in the ceramic substrate 21. . Further, since the shape of the ceramic substrate 21 is columnar and the shape of the second metal plate 31b is cylindrical, the stress acting on the ceramic substrate 21 from the second metal plate 31b is made substantially uniform in the ceramic substrate 21. Can do. That is, the thickness L of the first metal plate 31a and the second metal plate 31b is substantially uniform over the entire circumference of the first metal plate 31a and the second metal plate 31b.

第１金属板３１ａおよび第２金属板３１ｂからセラミック基板２１へ作用する応力は、セラミック基板２１において略均一にすることができるので、セラミック基板２においてクラックが生じることを抑制できる。   Since the stress acting on the ceramic substrate 21 from the first metal plate 31a and the second metal plate 31b can be made substantially uniform in the ceramic substrate 21, the occurrence of cracks in the ceramic substrate 2 can be suppressed.

以上のように、変更例１に係る素子搭載用基板１ａによれば、第１金属板３１ａとセラミック基板２１、および第２金属板３１ｂとセラミック基板２１とは、上記従来の素子搭載用基板と比較して、より強固に接合することができるとともに、セラミック基板２１に対してクラックが生じることを抑制できる。   As described above, according to the element mounting substrate 1a according to the first modification, the first metal plate 31a and the ceramic substrate 21, and the second metal plate 31b and the ceramic substrate 21 are the above-described conventional element mounting substrate. In comparison, it is possible to bond more firmly and to suppress the generation of cracks in the ceramic substrate 21.

（変更例２）
図４は、変更例２に係る素子搭載用基板１ｂの一例を示す断面図である。図４に示すように、変更例２に係る素子搭載用基板１ｂは、図１に示すセラミック基板２の代わりに、セラミック基板２２を備えている。なお、図４において、図２と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。 (Modification 2)
FIG. 4 is a cross-sectional view illustrating an example of the element mounting substrate 1b according to the second modification. As shown in FIG. 4, the element mounting substrate 1 b according to the modification 2 includes a ceramic substrate 22 instead of the ceramic substrate 2 shown in FIG. 1. In FIG. 4, configurations having the same functions as those in FIG. 2 are given the same reference numerals, and detailed descriptions thereof are omitted.

すなわち、変更例２に係るセラミック基板２２には、切欠部Ｃが形成されている。具体的には、セラミック基板２２と第１金属板３ａとが接合している箇所におけるセラミック基板２２の側面Ｓの一部に、切欠部Ｃが形成されている。また、セラミック基板２２と第２金属板３ｂとが接合している箇所におけるセラミック基板２２の側面Ｓの一部に、切欠部Ｃが形成されている。なお、この切欠部Ｃの形状、深さ等については、特に限定されない。   That is, the notch C is formed in the ceramic substrate 22 according to the second modification. Specifically, a notch C is formed in a part of the side surface S of the ceramic substrate 22 where the ceramic substrate 22 and the first metal plate 3a are joined. In addition, a notch C is formed in a part of the side surface S of the ceramic substrate 22 at a location where the ceramic substrate 22 and the second metal plate 3b are joined. The shape, depth, etc. of the notch C are not particularly limited.

セラミック基板２２に切欠部Ｃが形成されているので、変更例２に係るセラミック基板２２と金属板３との接合面積は、上述の実施形態に係るセラミック基板２と金属板３との接合面積より小さくなる。すなわち、セラミック基板２２に切欠部Ｃが形成されているので、金属板３からセラミック基板２２に対して加わる応力を、切欠部Ｃにおいて吸収あるいは緩和することができる。このため、セラミック基板２２においてクラックが生じることを抑制できる。   Since the cutout portion C is formed in the ceramic substrate 22, the bonding area between the ceramic substrate 22 and the metal plate 3 according to the modified example 2 is larger than the bonding area between the ceramic substrate 2 and the metal plate 3 according to the above-described embodiment. Get smaller. That is, since the cutout portion C is formed in the ceramic substrate 22, the stress applied from the metal plate 3 to the ceramic substrate 22 can be absorbed or relaxed in the cutout portion C. For this reason, it is possible to suppress the occurrence of cracks in the ceramic substrate 22.

以上のように、変更例２に係る素子搭載用基板１ｂによれば、第１金属板３ａとセラミック基板２２、および第２金属板３ｂとセラミック基板２２とは、上記従来の素子搭載用基板と比較して、より強固に接合することができるとともに、セラミック基板２２に対してクラックが生じることを抑制できる。   As described above, according to the element mounting substrate 1b according to the modified example 2, the first metal plate 3a and the ceramic substrate 22, and the second metal plate 3b and the ceramic substrate 22 are the same as the conventional element mounting substrate. In comparison, it is possible to bond more firmly and to suppress the generation of cracks in the ceramic substrate 22.

（変更例３）
上述の実施形態では、セラミック基板２の側面Ｓ上に装着領域Ｅを有し、この装着領域Ｅ上に半導体素子４が装着される例について説明したが、これに限定されない。すなわち、セラミック基板２の端面Ｗ上に装着領域Ｅを有していてもよい。この場合、半導体素子４は、セラミック基板２の端面Ｗ上に有する装着領域Ｅ上に装着される。 (Modification 3)
In the above-described embodiment, the example in which the mounting region E is provided on the side surface S of the ceramic substrate 2 and the semiconductor element 4 is mounted on the mounting region E has been described, but the present invention is not limited to this. That is, the mounting area E may be provided on the end surface W of the ceramic substrate 2. In this case, the semiconductor element 4 is mounted on the mounting region E provided on the end surface W of the ceramic substrate 2.

以上のように、本発明は、熱履歴に対して信頼性が向上する素子搭載用基板として有用である。   As described above, the present invention is useful as an element mounting substrate with improved reliability against thermal history.

１，１ａ，１ｂ 素子搭載用基板
２，２１，２２ セラミック基板
３ａ，３１ａ 第１金属板
３ｂ，３１ｂ 第２金属板
４ 半導体素子
Ｔ１ 一端部
Ｔ２ 他端部
Ｅ 装着領域
Ｓ 側面
Ｃ 切欠部
1, 1a, 1b Element mounting substrate 2, 21, 22 Ceramic substrate 3a, 31a First metal plate 3b, 31b Second metal plate 4 Semiconductor element T 1 One end T 2 Other end E Mounting region S Side C Notch

Claims (3)

半導体素子が装着されるための装着領域を有し、かつ棒状のセラミック基板と、
前記セラミック基板の一端部における外周面のうち端面を除く側面全体を覆うようにして当該側面と接合され、前記セラミック基板が有する熱膨張係数より大きい熱膨張係数を有し、かつ前記半導体素子に対して正の電圧を印加するための第１金属板と、
前記セラミック基板の他端部における外周面のうち端面を除く側面全体を覆うようにして当該側面と接合され、前記セラミック基板が有する熱膨張係数より大きい熱膨張係数を有し、かつ前記半導体素子に対して負の電圧を印加するための第２金属板と、を備えた素子搭載用基板。 A mounting area for mounting a semiconductor element, and a rod-shaped ceramic substrate;
The outer peripheral surface of the one end portion of the ceramic substrate is bonded to the side surface so as to cover the entire side surface excluding the end surface, and has a thermal expansion coefficient larger than that of the ceramic substrate, and with respect to the semiconductor element A first metal plate for applying a positive voltage,
The outer surface of the ceramic substrate is joined to the side surface so as to cover the entire side surface excluding the end surface, and has a thermal expansion coefficient larger than that of the ceramic substrate, and the semiconductor element And a second metal plate for applying a negative voltage to the element mounting substrate. 前記セラミック基板の形状は、円柱状であり、
前記第１金属板および前記第２金属板の形状は、円筒状である、請求項１に記載の素子搭載用基板。 The shape of the ceramic substrate is a columnar shape,
The element mounting substrate according to claim 1, wherein the first metal plate and the second metal plate have a cylindrical shape. 前記セラミック基板と前記第１金属板とが接合している箇所における前記セラミック基板の側面の一部、および前記セラミック基板と前記第２金属板とが接合している箇所における前記セラミック基板の側面の一部には、切欠部が形成されている、請求項１または２に記載の素子搭載用基板。
A part of the side surface of the ceramic substrate at a location where the ceramic substrate and the first metal plate are joined, and a side surface of the ceramic substrate at a location where the ceramic substrate and the second metal plate are joined. The element mounting substrate according to claim 1, wherein a notch portion is formed in a part thereof.
JP2009105167A 2009-04-23 2009-04-23 Device mounting board Expired - Fee Related JP5153716B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009105167A JP5153716B2 (en) 2009-04-23 2009-04-23 Device mounting board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009105167A JP5153716B2 (en) 2009-04-23 2009-04-23 Device mounting board

Publications (2)

Publication Number Publication Date
JP2010258149A JP2010258149A (en) 2010-11-11
JP5153716B2 true JP5153716B2 (en) 2013-02-27

Family

ID=43318733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009105167A Expired - Fee Related JP5153716B2 (en) 2009-04-23 2009-04-23 Device mounting board

Country Status (1)

Country Link
JP (1) JP5153716B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01167001U (en) * 1988-05-13 1989-11-22
JP3698489B2 (en) * 1996-07-04 2005-09-21 株式会社ルネサステクノロジ Electronic components
JPH1070208A (en) * 1996-08-27 1998-03-10 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof

Also Published As

Publication number Publication date
JP2010258149A (en) 2010-11-11

Similar Documents

Publication Publication Date Title
KR102608133B1 (en) Semiconductor device
JP6484588B2 (en) Light emitting device and light emitting device package
JP4258367B2 (en) Optical component mounting package and manufacturing method thereof
WO2006129690A1 (en) Substrate for led and led package
US9991434B2 (en) Semiconductor device with metal-bonded heat dissipator and manufacturing method for the same
JP2006086176A (en) Sub-mount for led and its manufacturing method
JP6473599B2 (en) Ceramic metal bonded body and circuit board using the same
JP6681660B2 (en) Substrate for power module with heat sink and power module
US20120043639A1 (en) Fabricating method and structure of submount
JP2008306134A (en) Semiconductor module
JP5153716B2 (en) Device mounting board
TWI449138B (en) Package carrier
JP2007227762A (en) Semiconductor device and semiconductor module equipped therewith
JP4498966B2 (en) Metal-ceramic bonding substrate
JP5294913B2 (en) Device mounting board
JP2004158739A (en) Resin sealed semiconductor device and manufacturing method therefor
JP2010272572A (en) Element mounting substrate
KR101418008B1 (en) Substrate for LED and LED heat-sink structure
JP7143535B2 (en) Substrate for mounting electronic component and electronic device
KR20140090418A (en) Substrate for optical device and light emitting diode package having the same
WO2022244065A1 (en) Semiconductor device
JP7084134B2 (en) Electronic device
JP2008244167A (en) Submount and semiconductor device
JP2004186322A (en) Semiconductor laser device
JP2010272850A (en) Element mounting substrate and electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees