JP5151519B2 - Multilayer circuit board - Google Patents
Multilayer circuit board Download PDFInfo
- Publication number
- JP5151519B2 JP5151519B2 JP2008028112A JP2008028112A JP5151519B2 JP 5151519 B2 JP5151519 B2 JP 5151519B2 JP 2008028112 A JP2008028112 A JP 2008028112A JP 2008028112 A JP2008028112 A JP 2008028112A JP 5151519 B2 JP5151519 B2 JP 5151519B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- layer
- conductor
- resistor
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、多層回路基板、特にこれを用いた電動パワーステアリング装置用のモータ駆動回路基板およびモータ制御回路基板に関する。 The present invention relates to a multilayer circuit board, and more particularly to a motor drive circuit board and a motor control circuit board for an electric power steering apparatus using the same.
車両用の電動パワーステアリング装置は、運転者がハンドルに与えた操舵トルクや車両の速度などに応じて、好適な操舵補助力が得られるように操舵補助用モータを駆動する。操舵補助用モータは、電子制御ユニット(Electronic Control Unit :以下、ECUという)に内蔵されたモータ駆動回路によって駆動され、この操舵補助用モータに供給すべき駆動電流の量は同じくECUに内蔵されたモータ制御回路によって算出される。 The electric power steering device for a vehicle drives a steering assist motor so that a suitable steering assist force is obtained in accordance with a steering torque applied to a steering wheel by a driver, a vehicle speed, or the like. The steering assist motor is driven by a motor drive circuit built in an electronic control unit (hereinafter referred to as ECU), and the amount of drive current to be supplied to the steering assist motor is also built in the ECU. Calculated by the motor control circuit.
これらの回路を内蔵するECUは近年さらに小型化が進んでおり、これらの回路を実装する回路基板の占有面積を縮小するため、回路基板を多層化する方法がとられることが多い。このような多層回路基板は、例えば銅製の導体層とセラミック製またはガラスエポキシ製の絶縁層とを多層に積層し、それを典型的にはアルミ製の金属基板(ヒートシンク)に接着した構成を有している。 In recent years, ECUs incorporating these circuits have been further miniaturized, and in order to reduce the area occupied by the circuit boards on which these circuits are mounted, a method of multilayering the circuit boards is often employed. Such a multilayer circuit board has a configuration in which, for example, a copper conductor layer and an insulating layer made of ceramic or glass epoxy are laminated in multiple layers and bonded to a metal substrate (heat sink) typically made of aluminum. doing.
このような多層回路基板には、異なる導体層間を接続するためのスルーホール(ビアホール)が設けられる。そして一般的な多層回路基板では、スルーホールは電子部品が載置される最上層の導体層と最下層の導体層とを接続するように形成されている。なお、スルーホールは発熱する電子部品を載置する最上層の導体層から最下層の導体層までを貫通するように形成されるので、放熱の役割を有していることが多い。 Such a multilayer circuit board is provided with through holes (via holes) for connecting different conductor layers. In a general multilayer circuit board, the through hole is formed so as to connect the uppermost conductor layer on which the electronic component is placed and the lowermost conductor layer. Since the through hole is formed so as to penetrate from the uppermost conductor layer on which the heat generating electronic component is placed to the lowermost conductor layer, it often has a role of heat dissipation.
また本願発明に関連して、以下のような先行技術が知られている。特許文献1には、積層ガラスセラミック回路基板に低抵抗金属材料からなるビアホール導体を設け、積層体の両主面に露出するビアホール導体上に表面導体を形成することが開示されている。特許文献2には、素子を実装した基板を、放熱板とハウジングとで覆う電子部品の放熱構造において、放熱板に接続するサーマルビアを基板に複数個形成することが開示されている。
以上のように、一般的な多層回路基板に形成されるスルーホールは、全ての導体層を導通させる必要がない場合であっても、全ての導体層を通るように形成されることが多い。例えば、3層の導体層を有する多層回路基板において、最上層である第1層と次の第2層とを接続する場合であっても、最下層である第3層までスルーホールは形成される。したがって、第2層から第3層までの当該スルーホールは不要な部分である。しかし、この部分にも信号が伝わるため、この部分が電磁妨害(EMI:ElectroMagnetic Interference)の原因となるノイズを放射するアンテナとして機能することがある。そしてこのようなノイズは、上記不要部分を有するあらゆるスルーホールにおいて生じうる。すなわち、全ての導体層は通らないが3層以上の導体層を通るスルーホールであって上記不要な部分を有するスルーホールは、その不要部分から電磁妨害の原因となるようなノイズが生じることがある。 As described above, through holes formed in a general multilayer circuit board are often formed so as to pass through all the conductor layers even when it is not necessary to conduct all the conductor layers. For example, in a multilayer circuit board having three conductor layers, a through hole is formed up to the third layer, which is the lowest layer, even when the first layer, which is the uppermost layer, is connected to the next second layer. The Therefore, the through holes from the second layer to the third layer are unnecessary portions. However, since a signal is also transmitted to this portion, this portion may function as an antenna that radiates noise that causes electromagnetic interference (EMI). Such noise can occur in any through hole having the unnecessary portion. That is, a through hole that does not pass through all the conductor layers but passes through three or more conductor layers and has the above unnecessary part may cause noise that causes electromagnetic interference from the unnecessary part. is there.
そこで、本発明は、基板内部に形成されたスルーホールより生じるノイズを低減することができる多層回路基板を提供することを目的とする。 Therefore, an object of the present invention is to provide a multilayer circuit board that can reduce noise generated from a through hole formed inside the board.
第1の発明は、導体層と絶縁層とを交互に積層してなる積層回路部と、
異なる2つ以上の導体層を接続するスルーホールと、
前記導体層に含まれる回路パターンのいずれにも接続されていない端部を有するスルーホールの前記端部に一端を接続され、前記回路パターンのいずれかであって前記導体層に含まれる電源線または接地線に他端を接続される終端抵抗と
を備え、
前記終端抵抗は、前記絶縁層の少なくとも1つを通るよう、積層方向に形成される埋め込み抵抗からなることを特徴とする。
The first invention is a laminated circuit portion formed by alternately laminating conductor layers and insulating layers;
A through hole connecting two or more different conductor layers;
One end is connected to the end portion of the through hole having an end portion that is not connected to any of the circuit patterns included in the conductor layer, and the power supply line included in the conductor layer is any of the circuit patterns. A termination resistor connected at the other end to the ground wire ,
The termination resistor, so as to pass through at least one of said insulating layer, characterized Rukoto such a buried resistor is formed in the stacking direction.
第2の発明は、第1の発明において、
前記終端抵抗の前記一端は、両側に前記絶縁層が設けられる内部導体層のうちの1つにより、前記スルーホールの前記端部に接続され、
前記終端抵抗の前記他端は、前記内部導体層のうちの異なる1つにより、前記電源線または前記接地線に接続されることを特徴とする。
According to a second invention, in the first invention,
The one end of the termination resistor is connected to the end of the through hole by one of the inner conductor layers provided with the insulating layer on both sides,
Wherein the terminating resistor and the other end, by a different one of said internal conductor layer, and wherein the Rukoto connected to the power supply line or the ground line.
上記第1の発明によれば、回路パターンのいずれにも接続されていないスルーホールの端部と回路パターンのいずれかに接続される終端抵抗が設けられることにより、スルーホールにおいて特性インピーダンスの不整合により生じる放射ノイズや伝導ノイズなどの発生を抑制することができる。
また、上記第1の発明によれば、終端抵抗の他端を電源線または接地線に接続する構成により、終端抵抗を容易に定電位の導体に接続することができる。
さらに上記第1の発明によれば、埋め込み抵抗を終端抵抗とすることにより、終端抵抗を安価で小型に形成することができる。また埋め込み抵抗により積層回路部表層の部品実装面積を小さくすることができる。
According to the first aspect of the invention, the end of the through hole that is not connected to any of the circuit patterns and the termination resistor that is connected to any of the circuit patterns are provided, so that the characteristic impedance mismatch in the through hole The generation of radiation noise, conduction noise, and the like caused by the above can be suppressed.
Further, according to the first aspect, the termination resistor can be easily connected to the constant potential conductor by the configuration in which the other end of the termination resistor is connected to the power supply line or the ground line.
Furthermore, according to the first invention, the termination resistor can be formed inexpensively and in a small size by using the embedded resistor as the termination resistor. Also, the component mounting area on the surface of the laminated circuit portion can be reduced by the embedded resistor.
上記第2の発明によれば、終端抵抗の両端が内部導体層にあるので、埋め込み抵抗による積層回路部表層の部品実装面積をゼロにすることができる。 According to the second aspect, since both ends of the termination resistor are in the inner conductor layer, the component mounting area on the surface layer of the laminated circuit portion due to the embedded resistor can be made zero.
本発明の一実施形態につき、図1および図2を参照して説明する。
図1は、本発明の実施形態に係る多層回路基板の断面を含む斜視図である。図1に示す多層回路基板は、第1の導体層11から第4の導体層14までの各導体層の間に絶縁層15を挟むことにより、導体層と絶縁層とを交互に積層してなる積層回路部と、放熱のためにその下に設けられる金属基板20とを備えている。
An embodiment of the present invention will be described with reference to FIGS. 1 and 2.
FIG. 1 is a perspective view including a cross section of a multilayer circuit board according to an embodiment of the present invention. The multilayer circuit board shown in FIG. 1 is formed by alternately laminating a conductor layer and an insulation layer by sandwiching an
金属基板20は、アルミなど熱伝導性の良い金属で形成され、ヒートシンクとして機能する。金属基板20は、絶縁層15のうち最下層の絶縁層に接するように設けられ、典型的には当該絶縁層と熱圧着されている。
The
また上記積層回路部を構成する第1から第4までの導体層11〜14は、銅などで形成される回路パターンを含み、絶縁層15はガラス繊維に絶縁樹脂材を含浸させた合成物(いわゆる、プリプレグ)で形成される。なお、第1から第4までの導体層11〜14は、銅の代わりにアルミ、ニッケル、銀、チタン、金等の金属、またはこれら金属の合金、あるいはそれらの表面にニッケルメッキまたはニッケル/金メッキがされたもので形成されていてもよい。また、これらの金属、合金、積層膜は、加圧接着法、スパッタ法、化学蒸着法、真空蒸着法、厚膜印刷法のいずれかまたはそれらの組合せによって形成してもよい。
Further, the first to fourth conductor layers 11 to 14 constituting the laminated circuit portion include a circuit pattern formed of copper or the like, and the
この積層回路部は、図1に示されるように第1から第4までの導体層11〜14と複数の絶縁層15とを交互に重ねて熱圧着することにより形成されており、最上層である導体層11には、図示されない電子部品が載置される。また、最上層である第1の導体層11には第1の回路パターン110a,110bおよび調整パターン111が含まれ、第2の導体層12には接地線である第2の回路パターン120が含まれ、第3の導体層13には電源線である第3の回路パターン130が含まれ、導体層の最下層である第4の導体層14には第4の回路パターン140a,140bおよび接続パターン141が含まれている。これら第1ないし第4の回路パターン110a,110b,120,130,140a,140bの形成は、エッチングレジストの形成やエッチングなどの周知の処理によって行われる。また、調整パターン111および接続パターン141は、後述するように上記回路パターンと同様の回路を形成するものではないので上記回路パターンとは異なるが、同一の導体を使用して同様に形成される。
As shown in FIG. 1, the multilayer circuit portion is formed by alternately laminating first to fourth conductor layers 11 to 14 and a plurality of
また、積層回路部には、放射ノイズが低減されるよう構成された3本のスルーホール301〜303が設けられている。これらはともに各絶縁層15を貫通して第1の導体層11と第4の導体層14とを接続する点では共通する構造を有しているが、後述するように終端抵抗の有無およびその構造が異なる。以下、図1を図2と対照しつつ詳しく説明する。
The laminated circuit portion is provided with three through
図2は、従来の多層回路基板の断面を含む斜視図である。図2に示す多層回路基板は、図1に示す多層回路基板から本発明の特徴的な構成を省略した構造を有しており、同一の構成要素については同一の符号を付してその説明を省略する。 FIG. 2 is a perspective view including a cross section of a conventional multilayer circuit board. The multilayer circuit board shown in FIG. 2 has a structure in which the characteristic configuration of the present invention is omitted from the multilayer circuit board shown in FIG. 1, and the same components are denoted by the same reference numerals and the description thereof is omitted. Omitted.
図1に示されるスルーホール301〜303は、第1から第4までの導体層11〜14と複数の絶縁層15との厚さ方向に周知の手法で形成された層間接続孔である。より詳細には、スルーホール301〜303は、最上層の第1の導体層11の直下の絶縁層から最下層の絶縁層の直上の導体層である第4の導体層14までを貫く孔の内面に銅メッキなどの金属メッキの導体層を形成し、内部に樹脂を充填したものである。なお、このような貫通構造により、スルーホール301〜303は、第1の導体層11上に載置される電子部品において発生した熱を金属基板20の直上の絶縁層(すなわち、最下層の絶縁層)まで熱伝導性良く伝える放熱機能を有している。
The through
これらのうちスルーホール301は、第1の導体層11における第1の回路パターン110aと、第4の導体層14における第4の回路パターン140aとを接続するものであって、不要な部分がなく図2に示される従来のスルーホール301と同一の構造となっている。
Among these, the through-
しかし、図1および図2に示されるスルーホール302は、第1の導体層11の第1の回路パターン110bと、第2の導体層12の第2の回路パターン120(接地線)とを接続するものであって、それ以降の部分すなわち第2の導体層12から第4の導体層14まで延びている部分は不要な部分である。この不要な部分は、図2では点線Aにより示されている。
However, the
前述したように、この不要な部分Aにも第1の回路パターン110bに流れる信号が伝わるために、図2の構成ではこの部分が電磁妨害(EMI)の原因となるノイズを放射するアンテナとして機能することがある。
As described above, since the signal flowing through the
そこで本実施形態の構成では、図1に示されるようにこの不要部分の終端部分すなわち第4の導体層14に達している部分を、終端抵抗として機能する基板埋め込み抵抗311を介して第2の導体層12における第2の回路パターン120(接地線)と接続することにより終端する。
Therefore, in the configuration of the present embodiment, as shown in FIG. 1, the terminal portion of the unnecessary portion, that is, the portion reaching the
より詳細には、第2の導体層12における第2の回路パターン120(接地線)から第4の導体層14までを接続するよう、これらとその間の絶縁層15との厚さ方向に小さな層間接続孔を形成し、当該小さな層間接続孔に所定の抵抗値を有する金属などを充填した基板埋め込み抵抗311を設ける。この基板埋め込み抵抗311の第4の導体層14に達している端部と、スルーホール302の第4の導体層14に達している端部とを接続パターン141により接続する。そうすれば基板埋め込み抵抗311の抵抗値を信号の反射が抑制されるよう特性インピーダンスが整合する適宜の値に設定することにより、基板埋め込み抵抗311は終端抵抗として機能する。したがって、スルーホール302の上記不要部分に伝わる信号は電磁波として放射されることなく(少なくとも放射される電磁波が抑制され)、第2の回路パターン120(接地線)に流れる。このように電磁妨害(EMI)を低減することができるので、不要なノイズの発生を抑制することができる。また、ノイズが発生する場合に当該多層回路基板を格納するケースは、ノイズシールドのための金属ケースが多く使用されるが、上記構成によりこの金属ケースを省略することができるので、軽量化および低コスト化を図ることができる。
More specifically, in order to connect the second circuit pattern 120 (ground line) in the second conductor layer 12 to the
なお、上記では電磁波として放射されるノイズを例として説明したが、これに限定されるわけではなく、スルーホールの不要な部分により生じるノイズであれば(典型的には反射波による)伝導ノイズ等であっても同様に抑制することができる。 In the above description, noise radiated as an electromagnetic wave has been described as an example. However, the present invention is not limited to this, and noise generated by an unnecessary portion of a through hole is typically conducted noise (due to a reflected wave). However, it can be similarly suppressed.
また、スルーホール303もスルーホール302と同様に不要な部分を有している。すなわちスルーホール303は、図1および図2に示されるように第3の導体層13における第3の回路パターン130(電源線)と、第4の導体層14における第4の回路パターン140bとを接続するものであって、それ以降の部分すなわち第1の導体層11から第3の導体層13まで延びている部分は不要な部分である。この不要な部分は、図2では点線Bにより示されている。
Similarly to the through
前述したように、この不要な部分Bにも第4の回路パターン140bに流れる信号が伝わるために、図2の構成ではこの部分が電磁妨害(EMI)の原因となるノイズを放射するアンテナとして機能することがある。
As described above, since the signal flowing through the
そこで本実施形態の構成では、図1に示されるようにこの不要部分の終端部分すなわち第1の導体層11に達している部分に調整パターン111を設け、この終端部分を調整パターン111と基板埋め込み抵抗312とを介して第2の導体層12における第2の回路パターン120(接地線)と接続することにより終端する。
Therefore, in the configuration of the present embodiment, as shown in FIG. 1, the
この基板埋め込み抵抗312は基板埋め込み抵抗311とほぼ同様の構成であるが、調整パターン111が新たに設けられている点が異なる。この調整パターン111は、所定の抵抗値を有するように回路パターンに使用される導体が引き回されて配線されており、さらにこの調整パターン111とさらに適宜の抵抗値を有する基板埋め込み抵抗312の第1の導体層11に達している端部とを接続する。そうすれば調整パターン111の抵抗値と基板埋め込み抵抗312の抵抗値とを、信号の反射が抑制されるよう特性インピーダンスが整合する適宜の値に設定すれば、調整パターン111および基板埋め込み抵抗312は終端抵抗として機能する。したがって、スルーホール302の場合と同様にノイズの発生を抑制することができる。また、基板埋め込み抵抗312の長さが十分にとれないなどの理由により基板埋め込み抵抗312だけでは十分な抵抗値が設定できない場合であっても、調整パターン111により形成される抵抗を直列接続することにより特性インピーダンス整合のための適宜の値に設定することが可能となる。なお、調整パターン111は必ずしも引き回される必要はなく、適宜の抵抗値が得られるよう適宜の長さおよび幅を有していればよい。
The
また、基板埋め込み抵抗312の抵抗値が大きすぎる場合には、基板埋め込み抵抗312を一般的な導体により構成し、上記調整パターン111の抵抗値を特性インピーダンス整合のための適宜の値に設定してもよい。さらに、上記調整パターン111に代えて、またはこれとともに、カーボン等の材料を使用した印刷抵抗(典型的にはインクジェット印刷またはオフセット印刷を行うことにより周知の手法で形成される非常に薄い抵抗)が使用される構成であってもよい。このように基板埋め込み抵抗311,312、調整パターン111、および印刷抵抗のうち少なくとも1つを使用すれば終端抵抗を安価で小型に形成することができる。
If the resistance value of the
なお、上記スルーホール302,303は、必ずしも基板埋め込み抵抗311,312等を介して第2の回路パターン120(接地線)に接続されなければならないわけではなく、例えば第3の回路パターン130(電源線)に接続されてもよいし、他の定電位の回路パターンやその他の導体と接続されてもよい。またスルーホール302,303は、第1の導体層11と第4の導体層14とを接続するが、これは例示に過ぎず、異なる2つ以上の導体層を接続するスルーホールのうち、導体層に含まれる回路パターンのいずれにも接続されていない端部を有するスルーホールに終端抵抗が接続される構成であればよい。さらにスルーホール302,303と基板埋め込み抵抗311,312および調整パターン111との接続関係も例示に過ぎず、上記多層回路基板とは異なる多層構造を有する多層回路基板において或るスルーホールの両端を2つの終端抵抗でそれぞれ終端する構成や、複数のスルーホールを終端するために基板埋め込み抵抗や調整パターン等を共用するような構成であってもよい。
The through
ここで本実施形態に係る多層回路基板は、典型的には電動パワーステアリング装置用のモータ駆動回路基板のような大きな電力を制御する電力回路基板や、モータ制御回路基板などに利用される。通常、電動パワーステアリング装置用ECU(電子制御ユニット)には、操舵補助用モータに供給する駆動電流の量を算出するモータ制御回路と、大電流を制御して操舵補助用モータを駆動するモータ駆動回路などの電力回路とが含まれる。上記多層回路基板をこれらの基板に利用することにより、前述したノイズの発生を抑制することができる。 Here, the multilayer circuit board according to the present embodiment is typically used for a power circuit board for controlling large electric power, such as a motor drive circuit board for an electric power steering apparatus, a motor control circuit board, and the like. Normally, an ECU (electronic control unit) for an electric power steering apparatus includes a motor control circuit that calculates the amount of drive current supplied to the steering assist motor, and a motor drive that drives the steering assist motor by controlling a large current. And a power circuit such as a circuit. By using the multilayer circuit board for these boards, it is possible to suppress the occurrence of the noise described above.
11〜14…第1から第4まで導体層、15…絶縁層、20…金属基板、110a,110b…第1の回路パターン、111…調整パターン、120…第2の回路パターン(接地線)、130…第3の回路パターン(電源線)、140a,140b…第4の回路パターン、141…接続パターン、301〜303…スルーホール、311,312…基板埋め込み抵抗、A,B…スルーホールの不要部分 11-14: First to fourth conductor layers, 15: Insulating layer, 20: Metal substrate, 110a, 110b: First circuit pattern, 111: Adjustment pattern, 120: Second circuit pattern (ground line), 130 ... third circuit pattern (power supply line), 140a, 140b ... fourth circuit pattern, 141 ... connection pattern, 301-303 ... through hole, 311,312 ... substrate embedded resistor, A, B ... no need for through hole portion
Claims (2)
異なる2つ以上の導体層を接続するスルーホールと、
前記導体層に含まれる回路パターンのいずれにも接続されていない端部を有するスルーホールの前記端部に一端を接続され、前記回路パターンのいずれかであって前記導体層に含まれる電源線または接地線に他端を接続される終端抵抗と
を備え、
前記終端抵抗は、前記絶縁層の少なくとも1つを通るよう、積層方向に形成される埋め込み抵抗からなることを特徴とする、多層回路基板。 A laminated circuit portion formed by alternately laminating conductor layers and insulating layers;
A through hole connecting two or more different conductor layers;
One end is connected to the end portion of the through hole having an end portion that is not connected to any of the circuit patterns included in the conductor layer, and the power supply line included in the conductor layer is any of the circuit patterns. A termination resistor connected at the other end to the ground wire ,
The termination resistor, so as to pass through at least one of said insulating layer, characterized Rukoto such a buried resistor is formed in the stacking direction, a multilayer circuit board.
前記終端抵抗の前記他端は、前記内部導体層のうちの異なる1つにより、前記電源線または前記接地線に接続されることを特徴とする、請求項1に記載の多層回路基板。 The one end of the termination resistor is connected to the end of the through hole by one of the inner conductor layers provided with the insulating layer on both sides,
Wherein the other end of the termination resistor by a different one of said internal conductor layer, and wherein the Rukoto connected to the power supply line or the ground line, multi-layer circuit board according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008028112A JP5151519B2 (en) | 2008-02-07 | 2008-02-07 | Multilayer circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008028112A JP5151519B2 (en) | 2008-02-07 | 2008-02-07 | Multilayer circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009188272A JP2009188272A (en) | 2009-08-20 |
JP5151519B2 true JP5151519B2 (en) | 2013-02-27 |
Family
ID=41071206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008028112A Expired - Fee Related JP5151519B2 (en) | 2008-02-07 | 2008-02-07 | Multilayer circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5151519B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011228453A (en) * | 2010-04-19 | 2011-11-10 | Jtekt Corp | Multilayer circuit board, motor control device and vehicle steering device |
US9397418B2 (en) | 2011-03-30 | 2016-07-19 | Nec Corporation | Transmission system and method for constructing backplane system |
JP5582248B2 (en) * | 2011-03-30 | 2014-09-03 | 日本電気株式会社 | Transmission system and backplane system construction method |
CN115551239B (en) * | 2022-11-25 | 2023-03-14 | 四川斯艾普电子科技有限公司 | Thick-film circuit substrate grounding method and thick-film circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004146810A (en) * | 2002-09-30 | 2004-05-20 | Matsushita Electric Ind Co Ltd | Printed wiring board, build-up board, manufacturing method of printed wiring board, and electronic equipment |
JP4880360B2 (en) * | 2006-05-23 | 2012-02-22 | 株式会社リコー | Printed wiring board |
-
2008
- 2008-02-07 JP JP2008028112A patent/JP5151519B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009188272A (en) | 2009-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2104408B1 (en) | Multilayer circuit board and motor drive circuit board | |
TWI621388B (en) | Method for manufacturing multilayer printed wiring board and multilayer printed wiring board | |
TW201343017A (en) | Method of making capacitive/resistive devices | |
JP2010073767A (en) | Multilayer circuit board | |
JP2006165299A5 (en) | ||
JP2006165299A (en) | Method of manufacturing printed circuit board | |
JP5151519B2 (en) | Multilayer circuit board | |
JP2014053604A (en) | Printed circuit board | |
KR102488164B1 (en) | Printed circuit boards having profiled conductive layer and methods of manufacturing same | |
WO2004098257A1 (en) | Multilayer printed wiring board and method for manufacturing same | |
JP4485975B2 (en) | Manufacturing method of multilayer flexible circuit wiring board | |
JP6563129B2 (en) | Flexible printed circuit board | |
KR20140123273A (en) | Printed circuit board and manufacturing method thereof | |
JP2924194B2 (en) | Multilayer printed wiring board | |
JP2011243767A (en) | Multilayer wiring board and manufacturing method of the same | |
JP2007281303A (en) | Printed wiring board, and its manufacturing method | |
JP2009141301A (en) | Printed wiring board with built-in resistive element | |
JP4591181B2 (en) | Printed wiring board | |
JP4351939B2 (en) | Multilayer wiring board and manufacturing method thereof | |
KR20140077441A (en) | Printed circuit board and manufacture method thereof | |
JP4522282B2 (en) | Manufacturing method of multilayer flexible circuit wiring board | |
JP2003060354A (en) | Printed circuit board with built-in component and manufacturing method therefor | |
JP4019717B2 (en) | Component built-in multilayer wiring module substrate and manufacturing method thereof | |
JP2004289006A (en) | Carbon aluminum core substrate | |
WO2010029611A1 (en) | Multilayer flexible printed wiring board and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5151519 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |