JP5145782B2 - 電圧電流発生装置 - Google Patents

電圧電流発生装置 Download PDF

Info

Publication number
JP5145782B2
JP5145782B2 JP2007156996A JP2007156996A JP5145782B2 JP 5145782 B2 JP5145782 B2 JP 5145782B2 JP 2007156996 A JP2007156996 A JP 2007156996A JP 2007156996 A JP2007156996 A JP 2007156996A JP 5145782 B2 JP5145782 B2 JP 5145782B2
Authority
JP
Japan
Prior art keywords
voltage
output
current
output terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007156996A
Other languages
English (en)
Other versions
JP2008312333A (ja
Inventor
賢 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2007156996A priority Critical patent/JP5145782B2/ja
Publication of JP2008312333A publication Critical patent/JP2008312333A/ja
Application granted granted Critical
Publication of JP5145782B2 publication Critical patent/JP5145782B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、トランスで1次側と2次側とを絶縁したフローティング電源によって直流電圧を生成し、この直流電圧を電源電圧として駆動するアンプ回路(例えば、パワーアンプ)が、負荷に出力電圧または出力電流の少なくとも一方を出力する電圧電流発生装置に関し、詳しくは、出力電圧の大きさにかかわらず、容易にコモンモード電圧の干渉を抑えた電圧電流発生装置に関するものである。
さまざまな電位の測定対象(負荷)に電圧、電流を供給する電圧電流発生装置は、電圧、電流を負荷に出力するための回路を電圧電流発生装置内でフローティングさせる必要がある(例えば、特許文献1参照)。
図3は、従来の電圧電流発生装置で電圧電流を発生する回路に供給するフローティング電源(絶縁型のスイッチング電源)の構成を示した図である(例えば、特許文献2参照)。
図3において、絶縁トランスTrは、入力側の1次巻線Tr1と出力側の2次巻き線Tr2とにより1次巻線Tr1側(1次側)と2次巻線Tr2側(2次側)とは、電気的に絶縁される。シールドSL1、SL2は、1次巻線Tr1と2次巻線Tr2との間に2重に設けらた静電シールドであり、もちろん、1次巻線Tr1−シールドSL1−シールドSL2−2次巻線Tr2間それぞれは電気的に絶縁されている。
1次側のシールドSL1は、装置全体に対する共通電位としてのグランド(コモン)GND(1)に接地される。2次側のシールドSL2は、コモンGND(1)とは電気的に絶縁され、フローティング側の回路の共通電位としてのグランドGND(2)に接続される。
寄生容量Cxは、トランスTr1に設けるシールドSL1,SL2の構造上生ずるものであり、図3では、1次側のコモンGND(1)と2次側のグランドGND(2)との間の容量になる。
装置全体の電源V1は、1次側の巻線Tr1の中点に接続される。2次側の巻線Tr2の中点は、2次側のシールドSL2と共に2次側のグランドGND(2)に接続される。電源V1は、例えば、商用電源からAC−DCコンバータを用いて生成される。
スイッチ回路1は、例えば、直列接続された2個のスイッチS1、S2を内蔵し、1次巻線Tr1に直列に接続される。また、スイッチ回路1は、スイッチS1、S2の接続点がコモンGND(1)に接続される。
整流平滑回路2は、ダイオードD1〜D4、電界コンデンサC1,C2を有し、2次側のトランスTr2に接続され、2次側のトランスTr2で誘起された交流電圧から直流電圧VP、VN(電位は、電圧VP>2次側のグランドGND(2)>電圧VN)を生成する。なお、ダイオードD1〜D4でダイオードブリッジ回路を構成し、電界コンデンサC1,C2で平滑を行なう。コンデンサC1,C2の接続点は、2次側のグランドGND(2)に接続され、コンデンサC1のプラス側が直流電圧VP,コンデンサC2のマイナス側が直流電圧VNになる。
このようなフローティング電源の動作を説明する。
スイッチ回路1のスイッチS1、S2をオンオフし、トランスTrの2次側コイルへ交流電圧を誘起する。そして、整流平滑回路2のダイオードD1〜D4によって整流され、さらにコンデンサC1,C2で平滑され電位VPと電位VNとの直流電圧を生成する。
図4は、図3に示すフローティング電源を用いた電圧電流発生回路の構成を示した図である。図4に示す回路は、1次側の電圧V1やグランドGND(1)に対しフローティングされている。
出力端子Hi、Loは、負荷を接続する端子であり、ハイ側を”Hi”とし、ロー側を”Lo”としている。出力端子Loは、2次側のグランドGND(2)に接続される。ここで、図3と同様に、図4に示す回路でも、GND(2)に接続される出力端子LoとコモンGND(1)には、寄生容量Cxが存在する。
出力回路3は、DAC3a、アンプ回路3bを有し、設定された電圧または電流を出力端子Hi,Loを介して負荷に出力する。
DAC3aは、設定されたデジタル値に対応するアナログ電圧(基準電圧)を出力する。アンプ回路3bは、例えば、パワーアンプ回路であり、微小な電圧から大電圧(数百[V])、微小な電流から大電流(数十[A])が出力可能であり、フローティング電源からの電圧VP、VNを電源電圧として駆動し、DAC3aからの基準電圧に基づいて電圧、電流を負荷に出力する。
シャント抵抗Rsは、アンプ回路3bの出力端子(出力側)と負荷への出力端子Hiとの間に設けられ、負荷に流れる電流を電圧に変換するための抵抗である。
電圧計4は、出力端子Hi,Lo間の電圧差を検出して出力回路3にフィードバックする。電圧計5は、シャント抵抗Rs両端間の電圧差を検出して出力回路3にフィードバックする。
このような回路の動作を説明する。
DAC3aが、制御部(図示せず)から設定されたデジタル値に基づいて所定の電位の基準電圧をアンプ回路3bに出力し、この基準電圧に基づいてアンプ回路3bが負荷に電圧または電流を出力する。電圧発生の場合と電流発生の場合とに分けて説明する。
電圧発生装置として負荷に所定の電圧(例えば、DAC3aの設定電圧Vs)を出力する場合、電圧計4が、負荷に印加される出力電圧Voを測定し、測定した電圧を出力回路3にフィードバックする。そして、電圧計4の出力電圧Voと設定値の電圧Vsとの差が等しくなるようにアンプ回路3bが動作する。
また、負荷に過大な出力電流Ioが流れるのを防止する場合、電圧計5が、シャント抵抗Rsの電圧(出力電流Ioを電圧変換したもの)を測定し、測定した電圧を出力回路3にフィードバックする。そして、設定された電流制限値を超えた場合、アンプ回路3bが、出力電流Ioを減らすように制御する。
一方、電流発生装置として負荷に所定の電流(例えば、DAC3aの設定電圧Vs’)を出力する場合、電圧計5が、シャント抵抗Rsで生ずる電圧を測定し、測定した電圧を出力回路3にフィードバックする。そして、電圧計5の電圧(出力電流Ioを電圧変換したもの)と設定値の電圧Vs’との差が等しくなるようにアンプ回路3bが動作する。
また、負荷に過大な出力電圧Voが印加されるのを防止する場合、電圧計4が、出力電圧Voを測定し、測定した電圧を出力回路3にフィードバックする。そして、設定された電圧制限値を超えた場合、アンプ回路3bが、出力電圧Voを小さくするように制御する。
図5は、図3に示すフローティング電源を用いた電圧電流発生回路のその他の構成を示した図である。図5に示す回路も、1次側の電圧V1やグランドGND(1)に対しフローティングされている。
図5において、出力電流Io検出用のシャント抵抗Rsが、出力端子Loと2次側のグランドGND(2)間に設けられる。このような回路の動作は、電圧計5が、出力端子Lo側に設けられたシャント抵抗Rsの両端間で生ずる電圧差を出力回路3にフィードバックする動作以外、図4に示す回路と同様である。
特開2005−018550号公報 特開平05−300741号公報
図3に示すフローティング電源からの電源電圧VP,VNを用いることにより、1次側と2次側とで絶縁を図ることができ、負荷に電圧、電流を出力する電圧電流発生回路(図4、図5)を1次側に対してフローティングにすることができる。
また、シールドSL1,SL2によって、スイッチ回路1のスイッチングによる高周波ノイズ、装置外部からのノイズ等の2次側への影響を抑えることができる。ただし、シールドSL1,SL2の構造上、1次側のコモンGND(1)と2次側のグランドGND(2)の間にどうしても寄生容量Cxが発生する。
図4に示す電圧電流発生回路では、電流検出用のシャント抵抗Rsをハイ側の出力端子Hi側に設ける。従って、トランスTrで生成される寄生容量Cxが存在しても、この寄生容量Cxは、ロー側の出力端子Loと1次側のコモンGND(1)間にのみ影響を与える。これにより、出力端子Lo側に印加されるコモンモード電圧は、寄生容量Cxを通過するので回路全体としてはコモンモード電圧の干渉を受けず、1次側に対してフローティングされた回路になる。
また、図4に示す回路において出力電流Ioの検出精度を広範囲にわたって同一精度に保とうとする場合、抵抗値の異なるシャント抵抗Rsを複数個直列に設け、流れる出力電流Ioに応じて最適な抵抗値のシャント抵抗Rsを選択する必要がある。そして、シャント抵抗Rsを選択するスイッチ回路としては、FETが用いられることが多い。このようなFETをオン・オフするためには所定のゲート−ソース間電圧を得るためにゲート端子に電圧を印加する必要がある。ここで、FETをオン・オフするためのゲート端子への電圧信号を制御信号と呼ぶ。
しかしながら、図4に示す回路では、出力端子Loを2次側のグランドGND(2)に接続しているため、出力端子Hi側が出力電圧Voと同じ電位になる。出力電圧Voが高電圧となる仕様では、例えば、出力電圧Vo=100[V]では、最適なシャント抵抗を選ぶためには、100[V]の出力電圧Voを基準とした制御信号(100[V]+ゲート−ソース間電圧)が必要である。また、制御信号は、出力電圧Voの電位を基準とするため、出力電圧Voに合わせて制御信号の電位を可変にする必要がある。従って、シャント抵抗を選択するための制御信号の生成が非常に困難であるという問題があった。
一方、図5に示す電圧電流発生回路では、電流検出用のシャント抵抗Rsをロー側の出力端子Lo(2次側のGND(2))に接続している。これにより、抵抗値の異なるシャント抵抗Rsを複数個直列に設け、出力電流Ioに応じて最適な抵抗値のシャント抵抗Rsを選択したとしても、出力端子Loでの電位はたかだか数[V]程度であり、制御信号の生成は、出力電圧Voの電位によらず容易である。
しかしながら、図5に示す回路において、出力端子Loと1次側のコモンGND(1)間には、シャント抵抗RsとトランスTrで生成される寄生容量Cxとが直列に接続される。そのため、出力端子Lo側に印加されたコモンモード電圧は、シャント抵抗Rsと寄生容量Cxとにより分圧されるので、シャント抵抗Rsに流れる出力電流Ioを電圧計5で正確に検出できず、コモンモード電圧に干渉される回路になるという問題があった。
一般的に、トランスTr内のシールドSL1,SL2間にて生成される寄生容量Cxは、数百[pF]〜数千[pF]になることから、コモンモード電圧が出力端子Lo側に印加された場合、寄生容量Cxとシャント抵抗Rsにコモンモード電圧が印加されることにより、シャント抵抗Rsの抵抗値が高抵抗(例えば、1[MΩ]程度)になる程、コモンモード電圧の影響が無視できなくなるという問題があった。
そこで本発明の目的は、出力電圧の大きさにかかわらず、容易にコモンモード電圧の干渉を抑えた電圧電流発生装置を実現することにある。
請求項1記載の発明は、
トランスで1次側と2次側とを絶縁したフローティング電源からの電源電圧を用いたアンプ回路が、負荷に出力電圧または出力電流の少なくとも一方を出力端子から出力する電圧電流発生装置において、
前記トランスの1次側に設けられ接地される第1のシールドと、
前記トランスの2次側に設けられ前記第1のシールドと電気的に絶縁され、前記2次側の共通電位ではなく、前記アンプ回路の出力端子に接続される第2のシールドと
を有することを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明において、
第1のシールド、第2のシールドは、前記トランスの1次巻線と2次巻線との間に設けられる静電シールドであることを特徴とするものである。
請求項3記載の発明は、請求項1または2記載の発明において、
前記アンプ回路の出力側に接続される前記負荷へのロー側の出力端子と、
前記負荷へのハイ側の出力端子と、
このハイ側の出力端子と2次側の共通電位との間に設けられ、前記出力電流を検出するための複数のシャント抵抗と、
このシャント抵抗を選択するスイッチ回路と、
このスイッチ回路で選択されたシャント抵抗の両端間の電圧差を測定する電圧計と
を設けたことを特徴とするものである。
請求項4記載の発明は、請求項3記載の発明において、
負荷に接続される同軸ケーブルの心線を前記ハイ側の出力端子に接続し、前記同軸ケーブルのシールド線を前記ロー側の出力端子に接続することを特徴とするものである。


本発明によれば以下の効果がある。
トランスの2次側に設けられる第2のシールドが、出力電圧、出力電流を負荷に出力するアンプ回路の出力側に接続されるので、トランスの構造上必ず生ずる寄生容量は、2次側の共通電位に影響を与えない。また、コモンモード電圧がアンプ回路の出力側に印加されたとしても、コモンモード電圧は、アンプ回路の出力側とトランスの1次側の共通電位間の寄生容量のみを通過する。これにより、アンプ回路から負荷への出力電圧の大きさにかかわらず、フローティングされた回路内でのコモンモード電圧の干渉を容易に抑えることができる。
以下図面を用いて本発明の実施の形態を説明する。
[第1の実施例]
図1は、本発明の第1の実施例を示した構成図である。ここで、図3、図5と同一のものには同一符号を付し、説明を省略する。図1において、電圧電流発生装置は、フローティング電源100、電圧電流発生回路200とを有し、負荷に電圧または電流の少なくとも一方を出力する。
フローティング電源100は、図3とほぼ同様の構成であり、異なる点は、絶縁トランスTrの2次側の静電シールドSL2が、2次側のGND(2)の代わりに電圧電流発生回路200の電圧電流出力用のアンプ回路3bの出力端子(出力側)に接続される。なお、図3と同様に、1次側の静電シールドSL1は、1次側のコモンGND(1)に接続され、静電シールドSL1,SL2間では、寄生容量Cxが生ずる。
電圧電流発生回路200は、図5とほぼ同様の構成であり、異なる点は、シャント抵抗Rsの代わりに抵抗値の異なる複数のシャント抵抗Rs1〜Rs3が設けられる。また、シャント抵抗Rs1〜Rs3を選択するスイッチ回路6が新たに設けられる。従って、電圧計5は、スイッチ回路6で選択されたシャント抵抗Rs1〜Rs3の両端間で生ずる電圧差を測定し、測定した電圧(出力電流Ioを電圧変換したもの)を出力回路3にフィードバックする。
スイッチ回路6は、FETスイッチS3〜S5を有し、FETスイッチS3〜S5のいずれかをオンにして、電圧計5に出力電流Ioの検出を行なわせる。なお、抵抗Rs1〜Rs3の抵抗値の大きさは、(Rs1<Rs2<Rs3)とする。従って、微小な出力電流Ioを検出する場合は、抵抗Rs1〜Rs3での抵抗値が最も大きくなるようにスイッチs5をオンし、大電流を検出する場合は、抵抗Rs1〜Rs3での抵抗値が最も小さくなるようにスイッチs3をオンする。
なお、電圧電流発生回路200の負荷への出力端子は、アンプ回路3bの出力端子に接続される端子をロー側”Lo”とし、シャント抵抗Rs1〜Rs3を介して2次側のグランドGND(2)に接続される端子をハイ側”Hi”とする。従って、アンプ回路3bの出力端子(出力側)、負荷への出力端子Lo、絶縁トランスTrの2次側のシールドSL2それぞれが接続される。
ここで、負荷への出力端子におけるハイ側、ロー側とは、コモンモード電圧(コモンモードノイズ)が印加される側の出力端子をロー側とよび、他方の出力端子をハイ側としている。すなわち、図4、図5では、トランスTrの2次側のシールドSL2を2次側のグランドGND(2)に接続するので、コモンモード電圧はグランドGND(2)に接続される側の出力端子に印加される。一方、図1では、トランスTrの2次側のシールドSL2をアンプ回路3bの出力端子に接続しているので、このアンプ回路3bの出力端子に接続される負荷への出力端子にコモンモード電圧が印加される。
このような装置の動作を説明する。
制御部(図示せず)が、電源100のスイッチ回路1のスイッチS1、S2をオンオフし、トランスTrの2次側コイルへ交流電圧を誘起させる。そして、整流平滑回路2のダイオードD1〜D4によって整流し、さらにコンデンサC1,C2で平滑化して電位VPと電位VNとの直流電圧を生成し、電圧電流発生回路200のアンプ回路3bに電力を供給して駆動する。
そして、DAC3aが、制御部(図示せず)から設定されたデジタル値に基づいて所定の電位の基準電圧をアンプ回路3bに出力し、この基準電圧に基づいてアンプ回路3bが負荷に電圧または電流を出力する。電圧発生の場合と電流発生の場合とに分けて説明する。
電圧発生装置として負荷に所定の電圧(例えば、DAC3aの設定電圧Vs)を出力する場合、電圧計4が、負荷に印加される出力電圧Voを測定し、測定した電圧を出力回路3にフィードバックする。そして、電圧計4の出力電圧Voと設定値の電圧Vsとの差が等しくなるようにアンプ回路3bが動作する。
また、負荷に過大な出力電流Ioが流れるのを防止する場合、あらかじめ設定された電流レンジに基づいて制御部(図示せず)が、スイッチ回路6にスイッチS3〜S5のオン、オフを指示する。そして、スイッチ回路6の制御信号生成部(図示せず)が、指示されたスイッチS3〜S5に制御信号を出力してスイッチS3〜S5のいずれかをオンする。これによって、スイッチ回路6で選択された抵抗Rs1〜Rs3の両端間の電圧差を電圧計5に検出させる。そして、電圧計5が、選択されたシャント抵抗Rs1〜Rs3の電圧を測定し、測定した電圧を出力回路3にフィードバックする。そして、設定された電流制限値を超えた場合、アンプ回路3bが、出力電流Ioを減らすように制御する。
一方、電流発生装置として負荷に所定の電流(例えば、DAC3aの設定電圧Vs’)を出力する場合、設定された電流の電流量に基づいて制御部(図示せず)が、スイッチ回路6にスイッチS3〜S5のオン、オフを指示する。そして、スイッチ回路6の制御信号生成部(図示せず)が、指示されたスイッチS3〜S5に制御信号を出力してスイッチS3〜S5のいずれかをオンする。これによって、スイッチ回路6で選択された抵抗Rs1〜Rs3の両端間の電圧差を電圧計5に検出させる。そして、電圧計5が、選択されたシャント抵抗Rs1〜Rs3の電圧を測定し、測定した電圧を出力回路3にフィードバックする。そして、電圧計5の電圧(出力電流Ioを電圧変換したもの)と設定値の電圧Vs’との差が等しくなるようにアンプ回路3bが動作する。
また、負荷に過大な出力電圧Voが印加されるのを防止する場合、電圧計4が、出力電圧Voを測定し、測定した電圧を出力回路3にフィードバックする。そして、設定された電圧制限値を超えた場合、アンプ回路3bが、出力電圧Voを小さくするように制御する。
このように、トランスTrの2次側のシールドSL2を、負荷に出力電圧Vo、出力電流Ioを出力するアンプ回路3bの出力端子(つまり、負荷へのロー側の出力端子Lo)に接続する。そして、負荷へのハイ側の出力端子Hiと2次側のグランドGND(2)間に出力電流Ioを検出するためのシャント抵抗Rs1〜Rs3を接続する。これにより、図4、図5に示す回路のように1次側のコモンGND(1)と2次側のグランドGND(2)との間に寄生容量Cxが生成されず、シャント抵抗Rs1〜Rs3と寄生容量Cxとでコモンモード電圧の分圧が生ずることもなく、シャント抵抗Rs1〜Rs3がどのような抵抗値(特に高抵抗値)であっても、コモンモード電圧に干渉されない。従って、広範囲の出力電流Ioの測定をコモンモード電圧の干渉を受けずに同一精度で測定することができる。
また、FETスイッチS3〜S5が、所望の抵抗値となるようにシャント抵抗Rs1〜Rs3を選択するが、シャント抵抗Rs1〜Rs3を負荷へのハイ側の出力端子Hiと2次側のグランドGND(2)間に設けるので、FETスイッチS3〜S5をオン、オフさせるための制御信号の電位(2次側のグランドGND(2)に対する電圧レベル)は、出力電圧Voの大きさによらず、2次側のグランドGND(2)基準の低電圧で生成できる。
以上より、フローティングされた電圧電流発生回路200において、広範囲(微小な電流から大電流)に渡って出力電流Ioを精度よく測定でき、出力電圧Voの大きさによらずに低電圧(数[V])でFETスイッチS3〜S5をオン・オフでき、シャント抵抗Rs1〜Rs3が高抵抗(FETスイッチS5がオン)であってもコモンモード電圧に干渉されず、電圧電流発生装置としてのCMRR(同信号除去比:Common Mode Rejection Ratio)強化も容易に行なうことができる。
[第2の実施例]
図2は、図1に示す電圧電流発生装置と負荷DUTとを同軸ケーブルを用いての接続を示した図である。ここで、図1と同一のものには同一符号を付し説明を省略する。
図2において、電圧電流発生装置300のフローティング電源100の2次側および電圧電流発生回路200は、フローティングシールド301でシールドされる。このフローティングシールドは、トランスTrの2次側の静電シールドSL2と電気的に接続される。
同軸ケーブル400は、心線401が電圧電流発生回路200の出力端子Hiに接続され、心線の外周に設けられるシールド線402が電圧電流発生回路200の出力端子Loに接続される。
負荷DUTは、シールドボックス500内にあり、同軸ケーブル400と電気的に接続される。そして、電圧電流発生装置300の回路200からの出力電圧Voまたは出力電流Ioは、同軸ケーブル400を介して負荷DUTに出力される。なお、シールドボックス500は、同軸ケーブル400のシールド線と電気的に接続される。
このように、電圧電流発生回路200のハイ側の出力端子Hiに同軸ケーブルの心線を接続し、ロー側の出力端子Loに同軸ケーブルのシールド線を接続して負荷DUTに電圧Vo、電流Ioを出力する。これにより、装置300外からのコモンモード電圧は負荷DUTによらず、常に、出力端子Loを経由してトランスTr内で生成される寄生容量Cxにのみ印加され、電流検出用のシャント抵抗Rs1〜Rs3には印加されない。従って、コモンモード電圧に干渉されずに負荷に電圧、電流を出力することができる。
なお、本発明はこれに限定されるものではなく、以下に示すようなものでもよい。
(1)負荷への出力電圧Voの基準となる基準電圧をDAC3aが出力する構成を示したが、可変電圧源を用いて基準電圧を出力してもよい。
(2)出力電流Ioを検出するためのシャント抵抗Rs1〜Rs3を3個設ける構成を示したが、何個設けてもよい。また、シャント抵抗Rs1〜Rs3を直列接続する構成を示したが、並列接続でもよい。
(3)出力電圧Voまたは出力電流Ioを電圧計4、5で検出して出力回路3のDAC3a、アンプ回路3bにフィードバックして出力電圧Vo、出力電流Ioを制御する構成を示したが、出力電流Ioのみで制御する場合、電圧計4は設けなくともよい。
本発明の第1の実施例を示した構成図である。 本発明の第2の実施例の概略を示した構成図である。 従来のフローティング電源の構成を示した図である。 従来の電圧電流発生回路の構成を示した図である。 従来の電圧電流発生回路のその他の構成を示した図である。
符号の説明
3a アンプ回路
100 フローティング電源
200 電圧電流発生回路
300 電圧電流発生装置
400 同軸ケーブル
401 同軸ケーブルの心線
402 同軸ケーブルのシールド線
Rs1〜Rs3 シャント抵抗
S3〜S5 FETスイッチ
SL1 1次側の静電シールド
SL2 2次側の静電シールド
Tr 絶縁トランス
GND(1) トランスの1次側のグランド
GND(2) トランスの2次側のグランド

Claims (4)

  1. トランスで1次側と2次側とを絶縁したフローティング電源からの電源電圧を用いたアンプ回路が、負荷に出力電圧または出力電流の少なくとも一方を出力端子から出力する電圧電流発生装置において、
    前記トランスの1次側に設けられ接地される第1のシールドと、
    前記トランスの2次側に設けられ前記第1のシールドと電気的に絶縁され、前記2次側の共通電位ではなく、前記アンプ回路の出力端子に接続される第2のシールドと
    を有することを特徴とする電圧電流発生装置。
  2. 第1のシールド、第2のシールドは、前記トランスの1次巻線と2次巻線との間に設けられる静電シールドであることを特徴とする請求項1記載の電圧電流発生装置。
  3. 前記アンプ回路の出力側に接続される前記負荷へのロー側の出力端子と、
    前記負荷へのハイ側の出力端子と、
    このハイ側の出力端子と2次側の共通電位との間に設けられ、前記出力電流を検出するための複数のシャント抵抗と、
    このシャント抵抗を選択するスイッチ回路と、
    このスイッチ回路で選択されたシャント抵抗の両端間の電圧差を測定する電圧計と
    を設けたことを特徴とする請求項1または2記載の電圧電流発生装置。
  4. 負荷に接続される同軸ケーブルの心線を前記ハイ側の出力端子に接続し、前記同軸ケーブルのシールド線を前記ロー側の出力端子に接続することを特徴とする請求項3記載の電圧電流発生装置。
JP2007156996A 2007-06-14 2007-06-14 電圧電流発生装置 Active JP5145782B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007156996A JP5145782B2 (ja) 2007-06-14 2007-06-14 電圧電流発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007156996A JP5145782B2 (ja) 2007-06-14 2007-06-14 電圧電流発生装置

Publications (2)

Publication Number Publication Date
JP2008312333A JP2008312333A (ja) 2008-12-25
JP5145782B2 true JP5145782B2 (ja) 2013-02-20

Family

ID=40239418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007156996A Active JP5145782B2 (ja) 2007-06-14 2007-06-14 電圧電流発生装置

Country Status (1)

Country Link
JP (1) JP5145782B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3142305A1 (fr) * 2022-11-21 2024-05-24 Safran Système d’alimentation d’un circuit de commande d'un composant de puissance et onduleur associé

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57175209U (ja) * 1981-04-24 1982-11-05
JP2001116778A (ja) * 1999-10-22 2001-04-27 Yokogawa Electric Corp 電力測定器
JP2004112894A (ja) * 2002-09-17 2004-04-08 Toshiba Corp 高電圧直流電源

Also Published As

Publication number Publication date
JP2008312333A (ja) 2008-12-25

Similar Documents

Publication Publication Date Title
US9438127B2 (en) Reverse current control for an isolated power supply having synchronous rectifiers
US11088614B2 (en) Conductive noise suppressor, power converter, and motor device
US9030856B2 (en) High voltage inverter device and electrical leakage detector thereof
US8115537B2 (en) Method and apparatus for suppressing noise caused by parasitic capacitance and/or resistance in an electronic circuit or system
TWI590574B (zh) 電源供應裝置
US6181586B1 (en) Current-to-voltage converter and associate closed-loop control circuit
US8102629B2 (en) Leakage current compensation for high voltage transformers
US20220321024A1 (en) Switch-mode power converters using hall effect sensors and methods thereof
New et al. Design and characterization of a neutral-point-clamped inverter using medium-voltage silicon carbide power modules
US10784774B2 (en) Switching power supply device
US6765808B1 (en) Power converter with cross current sensing
JP4850212B2 (ja) コイル電圧サンプリングコントロール電源転換器
JP5145782B2 (ja) 電圧電流発生装置
JP7081518B2 (ja) 電圧異常検知装置及び駆動装置
US6366484B1 (en) Cross current sensing in power conversion
US20190273390A1 (en) Power blackout sensing system with a phantom voltage detector including a coupled inductor device
JP2910277B2 (ja) コンバータートランスの検査装置
JPH11500533A (ja) 高められた電気的強度を有する電圧変成器
KR20170055890A (ko) 고전압 전원 장치
JP3087434B2 (ja) スイッチング電源
JPH0798337A (ja) 電流検出器
JP3361835B2 (ja) スイッチング電源
US6178105B1 (en) Circuit arrangement for accurately detecting a direct current derived from clocked electric input values
JP3063251B2 (ja) 直流電源装置
KR950008665Y1 (ko) 인버터의 직류링크전압 측정회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

R150 Certificate of patent or registration of utility model

Ref document number: 5145782

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3