JP5136404B2 - 演算処理装置、演算処理装置の制御方法 - Google Patents
演算処理装置、演算処理装置の制御方法 Download PDFInfo
- Publication number
- JP5136404B2 JP5136404B2 JP2008502591A JP2008502591A JP5136404B2 JP 5136404 B2 JP5136404 B2 JP 5136404B2 JP 2008502591 A JP2008502591 A JP 2008502591A JP 2008502591 A JP2008502591 A JP 2008502591A JP 5136404 B2 JP5136404 B2 JP 5136404B2
- Authority
- JP
- Japan
- Prior art keywords
- branch
- instruction
- way
- unit
- destination address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title description 44
- 230000004044 response Effects 0.000 claims description 2
- 230000003252 repetitive effect Effects 0.000 claims 2
- 230000008569 process Effects 0.000 description 39
- 230000007246 mechanism Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000001174 ascending effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
- G06F9/3844—Speculative instruction execution using dynamic branch prediction, e.g. using branch history tables
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
- G06F9/3806—Instruction prefetching for branches, e.g. hedging, branch folding using address prediction, e.g. return stack, branch history buffer
Description
また、アドレスがヒットしなかったにも拘わらず(分岐予測が外れて)、実際に分岐が発生し、分岐先を新たに記憶装置に記憶するべき場合には、分岐予測機構は、管理情報により予め決定されていた新規登録すべきウェイにその分岐先を記憶するとともに、そのウェイの情報が極力長期に保持されるように管理情報を更新していた。
102 命令キャッシュ
103 デコーダ
120 演算ユニット
121 主記憶装置
122 プログラムカウンタ
123 命令フェッチ制御ユニット
124 命令キャッシュ制御ユニット
126 分岐リザベーションステーション
127 その他リザベーションステーション
128 命令完了管理ユニット
129 オペランドキャッシュ
130 分岐履歴記憶装置
131 データキャッシュ制御ユニット
140 グローバルヒストリ
以下、図1から図7の図面に基づいて本発明の第1実施形態に係る処理装置を説明する。
以下、図8から図14の図面に基づいて、本発明の第2実施形態に係る処理装置を説明する。上記第1実施形態では、図5および図6に示したテーブルに基づいて、新規に書き込まれたウェイが極力遅く書き換えられるように制御する分岐予測装置100の処理について説明した。本実施形態では、同一のフェッチステージで複数の命令がフェッチされる処理装置において、第1実施形態の場合と同様に、ウェイの管理を行う処理装置について説明する。本実施形態に置ける他の構成および作用は、第1実施形態の場合と同様である。そこで、同一の構成要素については、同一の符号を付してその説明を省略する。また、必要に応じて、図1から図7の図面を参照する。
(1)現在フェッチ中の命令アドレスによる分岐履歴記憶装置130の検索により、分岐命令がヒットした場合には、分岐予測装置100は、ヒットしたウェイの情報をリプレースフラグの更新に使用する。
(2)現在フェッチ中のアドレスによる分岐履歴記憶装置130の検索により、分岐命令がヒットせず、かつ、2つの命令(これを第1の候補、および第2の候補と呼ぶ)を分岐履歴記憶装置130に記憶すべき場合には、分岐予測装置100は、まず、現在のリプレースフラグおよびバリッドフラグから第1の候補を格納すべきウェイを決定し、リプレースフラグを仮に書き換える。次に、第1の候補の選択によって仮に書き換えられた状態のリプレースフラグの組合せとバリッドフラグから、第2の候補を格納すべきウェイを決定し、リプレースフラグをさらに仮に書き換える。そして、最終的には、グローバルヒストリ140の指示にしたがい、実際に格納するか否かが決定され、リプレースフラグが書き換えられる。
分岐予測装置100は、命令フェッチに際して分岐履歴記憶装置130に登録された分岐履歴を利用して分岐予測を実行する。上述のように、命令フェッチは、16バイト(4命令)単位で行われる。したがって、分岐予測装置100は、16バイト内に含まれる分岐命令を検索することになる。分岐予測装置100は、命令アドレスの一部を用いて分岐履歴記憶装置130にアクセスし、4ウェイ分のデータを取得する。これらのデータには、上記リプレースフラグおよびバリッドフラグも含まれている。
(1−1)現在のフェッチステージで、フェッチされた16バイト中に2つの分岐命令が存在し、1つ目がヒットしたとする。図10に、この場合の2つ目の分岐命令の実行結果と、次の予測結果の組合せを示す。この場合、ヒットしたウェイには、1つ目の分岐命令が登録されており、ヒットしなかった2つ目の分岐命令の処理が問題となる。
(1−2)次に、フェッチされた16バイト中に2つの分岐命令が存在し、2つ目がヒットしたとする。図11に、この場合の2つ目の分岐命令の実行結果と、次の予測結果の組合せを示す。この場合、ヒットしたウェイには、2つ目の分岐命令が登録されており、ヒットしなかった1つ目の分岐命令の処理が問題となる。
(2)次に、図8の最後のパターン(分岐が予測されなかった場合である。図8において(2)で示されている)について説明する。この場合の実行結果と次の予測との組合せのパターンを図12に示す。今、同時フェッチされた4命令中に2つの分岐命令が含まれている場合を想定する。このうち、パターン2、3および4においては、登録動作が生じるのは2つの分岐命令のうち、1つ目あるいは2つ目だけであるので、登録すべきウェイは1つでよい。
(a)無効なウェイが2つ以上存在する場合
無効なウェイが存在する場合には、無効なウェイを優先して使用する。分岐予測装置100は、無効なウェイのうち、ウェイ番号の若い方から2つウェイを取得する。すなわち、無効なウェイが存在する場合のリプレースラグの操作論理(図6)にしたがって、2回分のウェイの取得操作を行った結果、更新されたリプレースフラグを2つ送出する。
第一候補:way0,リプレースフラグ=1;
第二候補:way1,リプレースフラグ=0:
を決定し、命令フェッチ制御ユニット123に送出する。
(b)無効なウェイが1つだけ存在する場合
この場合、分岐予測装置100は、無効なウェイを第一候補として決定する。次に、分岐予測装置100は、無効なウェイが存在する場合のリプレースフラグ操作表(図6)にしたがって、操作を行った後のリプレースフラグの組合せを仮定する。そして、分岐予測装置100は、仮定されたリプレースフラグの組合せから、第二候補を決定する。
第一候補:way0,リプレースフラグ=1;
第二候補:way2,リプレースフラグ=1;
を決定し、命令フェッチ制御ユニット123に送出する。
(c)無効なウェイがない場合
この場合、分岐予測装置100は、リプレースフラグによるウェイの決定表(図5)から、候補を選択する。例えば、読み出したリプレースフラグが(way0,way1,way2,way3)=(0,0,0,1)だったとする。
第一候補:way3、リプレースフラグ=0
第二候補:way0、リプレースフラグ=1
を決定し、命令フェッチ制御ユニット123に送出する。
図13から図18の図面により、分岐予測装置100の処理を説明する。図13から図17は、分岐予測装置100で実行される分岐履歴検索処理を示している。一方、図18は、一旦分岐予測装置100から、分岐予測結果と、ウェイの情報が命令フェッチ制御ユニット123に送出され、分岐命令のデコードおよび実行後に分岐リザベーションユニット126から、分岐命令(ウェイの情報が付加された分岐命令)が戻された後の処理を示している。
上記第2実施形態では、1回のフェッチで2つ以上の分岐命令が存在することがあり得る処理装置において、図5および図6のテーブルにしたがって、書き換えるべきウェイを選択する処理を示した。この処理では、2つ分岐命令の分岐先アドレスを格納するウェイとして、まず、1つのウェイを選択し、その後、仮にリプレースフラグを設定した上で、第2番目のウェイを決定した。
つ選択する(S4A)。
Claims (6)
- 少なくとも命令の記憶元からの命令の取得と前記取得した命令の実行とを繰り返すコンピュータの前記取得において複数命令を取得する取得部と、
前記コンピュータによって次の実行で実行される命令が分岐命令であるか否かを過去に実行された命令の履歴情報にしたがって予測する分岐命令予測部と、
前記取得された命令の少なくとも1つを前記実行で実行する実行部と、を備え
前記分岐命令予測部は、
前記実行された命令または前記取得された命令に含まれる分岐命令の分岐先アドレスを、前記命令の記憶元を参照するための命令アドレスから決定される複数のウェイのいずれかに前記履歴情報として記憶する履歴記憶部と、
実行された分岐命令の分岐先アドレスまたは前記取得で取得された分岐命令の分岐先アドレスを前記履歴情報として記憶すべき場合に、前記複数のウェイのいずれかを選択するための選択情報を参照してウェイを選択する選択部と、
選択されたウェイに前記分岐先アドレスを記憶する記憶制御部と、
前記ウェイへの記憶に対応して前記選択情報を更新する更新部と、を有し、
前記選択部は、分岐命令を含む命令の取得から前記取得した命令の実行の完了までに前記ウェイに格納すべき分岐先アドレスが複数ある場合に、前記複数の分岐先アドレスのうちの第1の分岐先アドレスを前記ウェイに記憶したときに前記更新部によって更新された後の前記選択情報にしたがって、前記複数の分岐先アドレスのうちの第2の分岐先アドレスのウェイを選択し、
前記履歴記憶部は、前記第1の分岐先アドレスと前記第2の分岐先アドレスとを前記選択されたウェイにそれぞれ記憶する演算処理装置。 - 前記選択情報は、前記命令アドレスよって決定される前記複数のウェイへの書き込み順を指定する、複数のウェイのそれぞれに対して1ビットの書き込み順情報を含み、
前記選択部は、前記書き込み順情報にしたがって前記分岐先アドレスのウェイを選択する請求項1に記載の演算処理装置。 - 前記選択部は、前記ウェイに格納すべき分岐先アドレスが複数ある場合で、かつ、第1の分岐先アドレスが前記履歴記憶部によって前記いずれかのウェイから検索されたもので
ある場合に、そのウェイを第1のウェイとするとともに、前記選択情報にしたがって第2のウェイを選択する請求項1または2に記載の演算処理装置。 - 前記選択部は、前記ウェイに格納すべき分岐先アドレスが複数ある場合で、かつ、第1の分岐先アドレスが前記履歴記憶部によって前記いずれかのウェイから検索されたものでない場合に、前記選択情報にしたがって第1のウェイを選択するとともに、前記選択情報を更新し、前記更新された選択情報にしたがって第2のウェイを選択する請求項1または2に記載の演算処理装置。
- 前記選択情報は、前記複数のウェイごとにその格納内容が有効か無効かを示すフラグ情報を有し、
前記選択部は、前記フラグ情報によって格納内容が無効であると示されているウェイを優先して選択する請求項1から4のいずれかに記載の演算処理装置。 - 少なくとも命令の記憶元からの命令の取得と前記取得した命令の実行とを繰り返す演算処理装置が有する取得部が前記取得で複数命令を取得し、
前記演算処理装置が有する分岐命令予測部が、前記演算処理装置によって次の実行で実行される命令が分岐命令であるか否かを過去に実行された命令の履歴情報にしたがって予測し、
前記演算処理装置が有する実行部が、前記取得された命令の少なくとも1つを前記実行で実行し、
さらに、前記分岐命令予測部が、
実行された分岐命令の分岐先アドレスまたは前記取得で取得された分岐命令の分岐先アドレスを前記履歴情報として記憶すべき場合に、前記複数のウェイのいずれかを選択するための選択情報を参照してウェイを選択し、
前記選択されたウェイに前記分岐先アドレスを記憶し、
前記ウェイへの記憶に対応して前記選択情報を更新し、
さらに、前記選択において、分岐命令を含む命令の取得から前記取得した命令の実行の完了までに前記ウェイに格納すべき分岐先アドレスが複数ある場合に、前記複数の分岐先アドレスのうちの第1の分岐先アドレスを前記ウェイに記憶したときに前記更新された後の前記選択情報にしたがって、前記複数の分岐先アドレスのうちの第2の分岐先アドレスのウェイを選択し、前記第1の分岐先アドレスと前記第2の分岐先アドレスとを前記選択されたウェイにそれぞれ記憶する、演算処理装置の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/303769 WO2007099604A1 (ja) | 2006-02-28 | 2006-02-28 | コンピュータの分岐予測装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007099604A1 JPWO2007099604A1 (ja) | 2009-07-16 |
JP5136404B2 true JP5136404B2 (ja) | 2013-02-06 |
Family
ID=38458728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008502591A Expired - Fee Related JP5136404B2 (ja) | 2006-02-28 | 2006-02-28 | 演算処理装置、演算処理装置の制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8578140B2 (ja) |
EP (1) | EP1990713B1 (ja) |
JP (1) | JP5136404B2 (ja) |
WO (1) | WO2007099604A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5549734B2 (ja) * | 2010-08-18 | 2014-07-16 | 富士通株式会社 | 試験方法、演算処理装置、試験プログラム、試験プログラム生成方法、試験プログラム生成装置、及び試験プログラム生成プログラム |
GB2526943B (en) | 2011-12-20 | 2016-04-27 | Imagination Tech Ltd | Method and apparatus for compressing and decompressing data |
JP6273718B2 (ja) * | 2013-08-13 | 2018-02-07 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
JP6205966B2 (ja) * | 2013-08-15 | 2017-10-04 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
US9672043B2 (en) | 2014-05-12 | 2017-06-06 | International Business Machines Corporation | Processing of multiple instruction streams in a parallel slice processor |
US9720696B2 (en) | 2014-09-30 | 2017-08-01 | International Business Machines Corporation | Independent mapping of threads |
CN105590178A (zh) * | 2014-10-21 | 2016-05-18 | 阿里巴巴集团控股有限公司 | 一种资源处理方法与设备 |
US9977678B2 (en) | 2015-01-12 | 2018-05-22 | International Business Machines Corporation | Reconfigurable parallel execution and load-store slice processor |
US10133581B2 (en) * | 2015-01-13 | 2018-11-20 | International Business Machines Corporation | Linkable issue queue parallel execution slice for a processor |
US10133576B2 (en) | 2015-01-13 | 2018-11-20 | International Business Machines Corporation | Parallel slice processor having a recirculating load-store queue for fast deallocation of issue queue entries |
US10037211B2 (en) | 2016-03-22 | 2018-07-31 | International Business Machines Corporation | Operation of a multi-slice processor with an expanded merge fetching queue |
US10346174B2 (en) | 2016-03-24 | 2019-07-09 | International Business Machines Corporation | Operation of a multi-slice processor with dynamic canceling of partial loads |
US10761854B2 (en) | 2016-04-19 | 2020-09-01 | International Business Machines Corporation | Preventing hazard flushes in an instruction sequencing unit of a multi-slice processor |
US10037229B2 (en) | 2016-05-11 | 2018-07-31 | International Business Machines Corporation | Operation of a multi-slice processor implementing a load/store unit maintaining rejected instructions |
US10318419B2 (en) | 2016-08-08 | 2019-06-11 | International Business Machines Corporation | Flush avoidance in a load store unit |
US20190369999A1 (en) * | 2018-06-04 | 2019-12-05 | Advanced Micro Devices, Inc. | Storing incidental branch predictions to reduce latency of misprediction recovery |
US20230214222A1 (en) * | 2021-12-30 | 2023-07-06 | Arm Limited | Methods and apparatus for storing instruction information |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0689173A (ja) * | 1992-09-09 | 1994-03-29 | Fujitsu Ltd | ブランチ・ヒストリーを持つ命令実行処理装置 |
JPH10133874A (ja) * | 1996-11-01 | 1998-05-22 | Mitsubishi Electric Corp | スーパスカラプロセッサ用分岐予測機構 |
JPH10171652A (ja) * | 1996-10-07 | 1998-06-26 | Internatl Business Mach Corp <Ibm> | ブランチ・ヒストリ・テーブルを更新するための方法および装置 |
JP2000172503A (ja) * | 1998-12-10 | 2000-06-23 | Fujitsu Ltd | 複数のウェイを持つブランチヒストリを備える情報処理装置 |
US20020188834A1 (en) * | 2001-05-04 | 2002-12-12 | Ip First Llc | Apparatus and method for target address replacement in speculative branch target address cache |
JP2004038298A (ja) * | 2002-06-28 | 2004-02-05 | Fujitsu Ltd | セットアソシアティブ方式の記憶装置及びキャッシュメモリ装置 |
EP1624369B1 (en) * | 2004-08-04 | 2011-12-14 | VIA Technologies, Inc. | Apparatus for predicting multiple branch target addresses |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4211222B4 (de) * | 1991-04-05 | 2009-05-28 | Kabushiki Kaisha Toshiba, Kawasaki | Abzweigungs-Vorhersage-Vorrichtung und Abzweigungs-Vorhersage-Verfahren für einen Super-Skalar-Prozessor |
US5434985A (en) * | 1992-08-11 | 1995-07-18 | International Business Machines Corporation | Simultaneous prediction of multiple branches for superscalar processing |
US5574871A (en) * | 1994-01-04 | 1996-11-12 | Intel Corporation | Method and apparatus for implementing a set-associative branch target buffer |
US6088793A (en) * | 1996-12-30 | 2000-07-11 | Intel Corporation | Method and apparatus for branch execution on a multiple-instruction-set-architecture microprocessor |
US5802602A (en) * | 1997-01-17 | 1998-09-01 | Intel Corporation | Method and apparatus for performing reads of related data from a set-associative cache memory |
JP3798998B2 (ja) | 2002-06-28 | 2006-07-19 | 富士通株式会社 | 分岐予測装置および分岐予測方法 |
-
2006
- 2006-02-28 JP JP2008502591A patent/JP5136404B2/ja not_active Expired - Fee Related
- 2006-02-28 EP EP06714898.1A patent/EP1990713B1/en not_active Expired - Fee Related
- 2006-02-28 WO PCT/JP2006/303769 patent/WO2007099604A1/ja active Application Filing
-
2008
- 2008-08-22 US US12/196,486 patent/US8578140B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0689173A (ja) * | 1992-09-09 | 1994-03-29 | Fujitsu Ltd | ブランチ・ヒストリーを持つ命令実行処理装置 |
JPH10171652A (ja) * | 1996-10-07 | 1998-06-26 | Internatl Business Mach Corp <Ibm> | ブランチ・ヒストリ・テーブルを更新するための方法および装置 |
JPH10133874A (ja) * | 1996-11-01 | 1998-05-22 | Mitsubishi Electric Corp | スーパスカラプロセッサ用分岐予測機構 |
JP2000172503A (ja) * | 1998-12-10 | 2000-06-23 | Fujitsu Ltd | 複数のウェイを持つブランチヒストリを備える情報処理装置 |
US20020188834A1 (en) * | 2001-05-04 | 2002-12-12 | Ip First Llc | Apparatus and method for target address replacement in speculative branch target address cache |
JP2004038298A (ja) * | 2002-06-28 | 2004-02-05 | Fujitsu Ltd | セットアソシアティブ方式の記憶装置及びキャッシュメモリ装置 |
EP1624369B1 (en) * | 2004-08-04 | 2011-12-14 | VIA Technologies, Inc. | Apparatus for predicting multiple branch target addresses |
Also Published As
Publication number | Publication date |
---|---|
US20080320288A1 (en) | 2008-12-25 |
WO2007099604A1 (ja) | 2007-09-07 |
EP1990713A1 (en) | 2008-11-12 |
EP1990713B1 (en) | 2013-04-10 |
US8578140B2 (en) | 2013-11-05 |
JPWO2007099604A1 (ja) | 2009-07-16 |
EP1990713A4 (en) | 2009-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5136404B2 (ja) | 演算処理装置、演算処理装置の制御方法 | |
US6073213A (en) | Method and apparatus for caching trace segments with multiple entry points | |
US6230260B1 (en) | Circuit arrangement and method of speculative instruction execution utilizing instruction history caching | |
US6216206B1 (en) | Trace victim cache | |
US6076144A (en) | Method and apparatus for identifying potential entry points into trace segments | |
JP4027620B2 (ja) | 分岐予測装置、プロセッサ、及び分岐予測方法 | |
CN104679481B (zh) | 一种指令集转换系统和方法 | |
US20150186293A1 (en) | High-performance cache system and method | |
JP3760041B2 (ja) | 分岐予測する情報処理装置 | |
JPS5991546A (ja) | 中央処理装置 | |
US7836253B2 (en) | Cache memory having pipeline structure and method for controlling the same | |
US9753855B2 (en) | High-performance instruction cache system and method | |
US20130185545A1 (en) | High-performance cache system and method | |
TW201638774A (zh) | 一種基於指令和資料推送的處理器系統和方法 | |
US20180060075A1 (en) | Method for reducing fetch cycles for return-type instructions | |
JPH08320788A (ja) | パイプライン方式プロセッサ | |
JP2007272280A (ja) | データ処理装置 | |
JP2010102623A (ja) | キャッシュメモリ及びその制御方法 | |
US20050278514A1 (en) | Condition bits for controlling branch processing | |
JP3741945B2 (ja) | 命令フェッチ制御装置 | |
JP4052887B2 (ja) | 記憶装置、分岐履歴記憶装置及びその制御方法 | |
JPH10116229A (ja) | データ処理装置 | |
JP2002024008A (ja) | データ処理装置およびプログラム変換装置 | |
JP4008946B2 (ja) | キャッシュメモリ及びその制御方法 | |
US11586444B2 (en) | Processor and pipeline processing method for processing multiple threads including wait instruction processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |