JP5127234B2

JP5127234B2 - Semiconductor device, electro-optical device and electronic apparatus

Info

Publication number: JP5127234B2
Application number: JP2007002154A
Authority: JP
Inventors: 清文北和田
Original assignee: 株式会社ジャパンディスプレイウェスト
Priority date: 2007-01-10
Filing date: 2007-01-10
Publication date: 2013-01-23
Anticipated expiration: 2027-01-10
Also published as: JP2008171919A

Description

本発明は、薄膜トランジスタを備えた半導体装置、電気光学装置並びに電子機器において薄膜トランジスタの静電破壊を防止するための技術に関するものである。 The present invention relates to a technique for preventing electrostatic breakdown of a thin film transistor in a semiconductor device, an electro-optical device, and an electronic apparatus including the thin film transistor.

薄膜トランジスタ（Thin Film Transistor；以下「ＴＦＴ」と略記する）を備えた半導体装置及び電気光学装置では、製造工程中に発生する静電気からＴＦＴを保護することが重要な課題となっている。例えば、ポリシリコン薄膜を用いて周辺駆動回路を基板上に一体に形成した周辺駆動回路内蔵型の液晶装置では、ガラスや石英等の絶縁基板上に種々の回路が形成されるため、回路内に静電気が溜まり易く、特に静電気対策が重要となる。そのため、基板の外周部にショートリングを形成したり、表示領域と周辺駆動回路部との間に抵抗素子を接続する等の静電気対策を行っている（例えば、特許文献１参照）。
特開平１１−２８２３８６号公報 In a semiconductor device and an electro-optical device including a thin film transistor (hereinafter abbreviated as “TFT”), it is an important issue to protect the TFT from static electricity generated during the manufacturing process. For example, in a peripheral drive circuit built-in type liquid crystal device in which a peripheral drive circuit is integrally formed on a substrate using a polysilicon thin film, various circuits are formed on an insulating substrate such as glass or quartz. Static electricity tends to accumulate, and countermeasures against static electricity are particularly important. For this reason, countermeasures against static electricity are taken such as forming a short ring on the outer peripheral portion of the substrate and connecting a resistance element between the display region and the peripheral drive circuit portion (for example, see Patent Document 1).
JP-A-11-282386

図７は、表示領域と周辺駆動回路部との間に抵抗素子を形成した場合の概略構成図である。同図において（ａ）は表示領域と周辺駆動回路部との境界部の構成を示す平面図であり、（ｂ）は同境界部に設けられた抵抗素子の断面図である。 FIG. 7 is a schematic configuration diagram in the case where a resistance element is formed between the display region and the peripheral drive circuit unit. 4A is a plan view showing a configuration of a boundary portion between a display region and a peripheral drive circuit portion, and FIG. 4B is a cross-sectional view of a resistance element provided in the boundary portion.

図７（ａ）に示すように、走査線３ａとデータ線６ａとの交差部近傍には、画素電極９が設けられており、画素電極９と走査線３ａ及びデータ線６ａとの間には、ＴＦＴ３０が設けられている。走査線３ａと並行して容量線３ｂが設けられており、容量線３ｂと画素電極９とが平面的に重なる部分で蓄積容量１７が形成されている。表示領域よりも走査線駆動回路側には、静電保護手段である抵抗素子１０９及び１１０が設けられている。 As shown in FIG. 7A, a pixel electrode 9 is provided in the vicinity of the intersection between the scanning line 3a and the data line 6a, and between the pixel electrode 9, the scanning line 3a, and the data line 6a. TFT 30 is provided. A capacitor line 3b is provided in parallel with the scanning line 3a, and a storage capacitor 17 is formed at a portion where the capacitor line 3b and the pixel electrode 9 overlap in a plane. Resistance elements 109 and 110 serving as electrostatic protection means are provided on the scanning line drive circuit side of the display area.

図７（ｂ）に示すように、液晶装置の一方の基板１０Ａ上には、酸化シリコン等の下地絶縁膜１１が設けられている。下地絶縁膜１１上には、ポリシリコン膜１９が部分的に設けられている。ポリシリコン膜１９は、ＴＦＴ３０の半導体層３１（図７（ａ）参照）と同時に形成されたものであり、不純物ドープによりＮ型又はＰ型の抵抗層を形成している。下地絶縁膜１１上には、ポリシリコン膜１９を覆ってゲート絶縁膜１２が設けられている。ゲート絶縁膜１２上には、第１導電層１３１、第２導電層１３２及び第３導電層１３３を積層してなる走査線３ａが設けられている。走査線３ａには、ポリシリコン膜１９と平面的に重なる部分に開口部Ｈ１が設けられており、開口部Ｈ１の形成された部分によって左右の走査線３ａが物理的に切断されている。 As shown in FIG. 7B, a base insulating film 11 such as silicon oxide is provided on one substrate 10A of the liquid crystal device. A polysilicon film 19 is partially provided on the base insulating film 11. The polysilicon film 19 is formed simultaneously with the semiconductor layer 31 (see FIG. 7A) of the TFT 30, and forms an N-type or P-type resistance layer by impurity doping. A gate insulating film 12 is provided on the base insulating film 11 so as to cover the polysilicon film 19. On the gate insulating film 12, a scanning line 3 a formed by laminating a first conductive layer 131, a second conductive layer 132, and a third conductive layer 133 is provided. The scanning line 3a is provided with an opening H1 in a portion overlapping the polysilicon film 19 in a plane, and the left and right scanning lines 3a are physically cut by the portion where the opening H1 is formed.

ゲート絶縁膜１２上には、走査線３ａを覆って層間絶縁膜１４が設けられている。開口部Ｈ１が形成された部分には、層間絶縁膜１４及びゲート絶縁膜１２を貫通する２つの開口部Ｈ２，Ｈ３が設けられている。開口部Ｈ２，Ｈ３は、走査線３ａの延在方向に沿って並んでおり、両者の間に設けられた層間絶縁膜１４及びゲート絶縁膜１２によって、互いに分離されている。開口部Ｈ２及びＨ３の底部には、それぞれポリシリコン膜１９が露出している。 On the gate insulating film 12, an interlayer insulating film 14 is provided so as to cover the scanning line 3a. Two openings H2 and H3 penetrating the interlayer insulating film 14 and the gate insulating film 12 are provided in the portion where the opening H1 is formed. The openings H2 and H3 are arranged along the extending direction of the scanning line 3a, and are separated from each other by the interlayer insulating film 14 and the gate insulating film 12 provided therebetween. The polysilicon film 19 is exposed at the bottoms of the openings H2 and H3.

開口部Ｈ１によって分断された左右の走査線３ａ，３ａ上には、それぞれ層間絶縁膜１４を貫通する開口部Ｈ４及びＨ５が設けられている。開口部Ｈ４は開口部Ｈ２の左側に隣接し、開口部Ｈ５は開口部Ｈ３の右側に隣接している。開口部Ｈ４の底面には、左右に分断された左側の走査線３ａが露出しており、開口部Ｈ５の底面には、左右に分断された右側の走査線３ａが露出している。 On the left and right scanning lines 3a, 3a separated by the opening H1, openings H4 and H5 penetrating the interlayer insulating film 14 are provided. The opening H4 is adjacent to the left side of the opening H2, and the opening H5 is adjacent to the right side of the opening H3. The left scanning line 3a divided left and right is exposed on the bottom surface of the opening H4, and the right scanning line 3a divided right and left is exposed on the bottom surface of the opening H5.

層間絶縁膜１４上には、開口部Ｈ２，Ｈ４を介してポリシリコン膜１９と左側の走査線３ａとを電気的に接続する断面Ｕ字状の導電膜３５が設けられている。また、層間絶縁膜１４上には、開口部Ｈ３，Ｈ５を介してポリシリコン膜１９と右側の走査線３ａとを電気的に接続する断面Ｕ字状の導電膜３６が設けられている。導電膜３５及び３６は、データ線６ａと共通の工程により同時に形成されたものである。 A conductive film 35 having a U-shaped section is provided on the interlayer insulating film 14 to electrically connect the polysilicon film 19 and the left scanning line 3a through the openings H2 and H4. A conductive film 36 having a U-shaped cross section is provided on the interlayer insulating film 14 to electrically connect the polysilicon film 19 and the right scanning line 3a through the openings H3 and H5. The conductive films 35 and 36 are formed at the same time by the same process as the data line 6a.

層間絶縁膜１４上には、導電膜３５及び３６を覆ってパッシベーション膜１５が設けられている。パッシベーション膜１５上には平坦化膜１８が設けられており、平坦化膜１８上には、画素電極９が設けられている。図示は省略したが、容量線３ｂに形成された抵抗素子１１０も同様の構成である。 A passivation film 15 is provided on the interlayer insulating film 14 so as to cover the conductive films 35 and 36. A planarization film 18 is provided on the passivation film 15, and the pixel electrode 9 is provided on the planarization film 18. Although not shown, the resistance element 110 formed on the capacitor line 3b has the same configuration.

図７の液晶装置においては、左右に分断された走査線３ａ，３ａは、導電膜３５、ポリシリコン膜１９及び導電膜３６を介して電気的に接続されている。ポリシリコン膜１９は走査線３ａよりも抵抗の高い高抵抗層であるため、このポリシリコン膜１９が抵抗素子１０９となって、静電破壊を防止することができる。 In the liquid crystal device of FIG. 7, the scanning lines 3 a and 3 a divided to the left and right are electrically connected through the conductive film 35, the polysilicon film 19, and the conductive film 36. Since the polysilicon film 19 is a high-resistance layer having a higher resistance than the scanning line 3a, the polysilicon film 19 becomes the resistance element 109, and electrostatic breakdown can be prevented.

しかしながら、ポリシリコン膜１９は、不純物ドープによって抵抗が制御されるため、抵抗にばらつきが生じ易く、安定した特性が得られないという問題があった。また、走査線３ａとポリシリコン膜１９とを開口部Ｈ２及びＨ３を介して迂回して接続するため、構造が複雑になり、歩留まりが低下し易いという問題があった。さらに、ポリシリコン膜１９上に開口部Ｈ２，Ｈ３を形成するため、抵抗素子１０９，１１０の面積が大きくなり、高精細化が困難であるという問題があった。 However, since the resistance of the polysilicon film 19 is controlled by impurity doping, there is a problem that the resistance is likely to vary and stable characteristics cannot be obtained. In addition, since the scanning line 3a and the polysilicon film 19 are detoured and connected via the openings H2 and H3, the structure becomes complicated and the yield tends to decrease. Furthermore, since the openings H2 and H3 are formed on the polysilicon film 19, there is a problem that the areas of the resistance elements 109 and 110 are increased and it is difficult to achieve high definition.

本発明はこのような事情に鑑みてなされたものであって、構造を複雑化させることなく、安定した特性が得られる半導体装置及び電気光学装置を提供することを目的とする。また、このような半導体装置及び電気光学装置を備えることにより、歩留まりが高く、電気的特性に優れた電子機器を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object thereof is to provide a semiconductor device and an electro-optical device that can obtain stable characteristics without complicating the structure. It is another object of the present invention to provide an electronic device having a high yield and excellent electrical characteristics by including such a semiconductor device and an electro-optical device.

上記の課題を解決するための本発明の一側面によれば、絶縁層と、絶縁層上に設けられた薄膜トランジスタと、薄膜トランジスタに信号を供給するための配線と、配線に設けられた抵抗素子とを備え、配線は、相対的に抵抗の大きい第１導電層と、第１導電層上に形成され、相対的に抵抗の小さい第２導電層と、第２導電層上に形成され、第２導電層の腐食を防止するバリア層として機能する第３導電層とを含み、抵抗素子は、第１導電層を残し、第２導電層及び第３導電層を部分的に除去することにより形成される半導体装置が提供される。
この構成によれば、配線の一部を除去することで、容易に抵抗素子を形成することができる。この抵抗素子は、不純物ドープした半導体層を用いるものではないので、不純物濃度による抵抗のばらつきがなく、安定した特性を有する半導体装置となる。また、半導体層と配線とを接続するための接続構造が不要になるので、歩留まりも向上することができる。さらに、配線の一部を厚み方向に除去することにより形成できるため、抵抗素子の面積を小さくすることができ、半導体装置の小型化、高集積化が可能となる。さらに、バリア層により第２導電層の腐食が防止される。また、バリア層を積層することで、配線の電気的特性を良好なものとすることができる。 According to one aspect of the present invention for solving the above problems, an insulating layer, a thin film transistor provided on the insulating layer, a wiring for supplying a signal to the thin film transistor, and a resistance element provided on the wiring And the wiring is formed on the first conductive layer having a relatively high resistance, the second conductive layer having a relatively low resistance, and the second conductive layer. And a resistance element is formed by partially removing the second conductive layer and the third conductive layer, leaving the first conductive layer, and a third conductive layer functioning as a barrier layer for preventing corrosion of the conductive layer. A semiconductor device is provided.
According to this configuration, the resistance element can be easily formed by removing a part of the wiring. Since this resistance element does not use a semiconductor layer doped with impurities, there is no variation in resistance due to the impurity concentration, and the semiconductor device has stable characteristics. In addition, since a connection structure for connecting the semiconductor layer and the wiring is not necessary, the yield can be improved. Further, since the wiring can be formed by removing a part of the wiring in the thickness direction, the area of the resistance element can be reduced, and the semiconductor device can be downsized and highly integrated. Further, the barrier layer prevents corrosion of the second conductive layer. Further, by laminating the barrier layer, the electrical characteristics of the wiring can be improved.

また、第１導電層は、Ｔｉにより形成され、第２導電層は、アルミニウム合金で形成され、第３導電層は、Ｍｏ又はＴｉＮで形成され、抵抗素子は、第１〜第３導電層が積層された層をリン硝酢酸でエッチングすることにより形成されてもよい。かかる構成によれば、エッチングストッパ層等の層を形成することなく、容易に上記の抵抗素子を形成することができる。Further, the first conductive layer is formed of Ti, the second conductive layer is formed of an aluminum alloy, the third conductive layer is formed of Mo or TiN, and the resistance element includes the first to third conductive layers. The laminated layer may be formed by etching with phosphorous nitric acid. According to such a configuration, the above-described resistance element can be easily formed without forming a layer such as an etching stopper layer.

また、第１導電層は、Ｔｉにより形成され、第２導電層は、アルミニウム合金で形成され、第３導電層は、Ｍｏ又はＴｉＮで形成され、抵抗素子は、真空槽内に導入したＢＣｌ The first conductive layer is formed of Ti, the second conductive layer is formed of an aluminum alloy, the third conductive layer is formed of Mo or TiN, and the resistance element is BCl introduced into the vacuum chamber. _3Three 及びＣｌAnd Cl ₂₂ の混合ガスに１３．５６ＭＨｚの高周波を印加して電離させるドライエッチング手法にて形成されてもよい。かかる構成によれば、エッチングストッパ層等の層を形成することなく、容易に上記の抵抗素子を形成することができる。It may be formed by a dry etching technique in which a high frequency of 13.56 MHz is applied to the mixed gas and ionized. According to such a configuration, the above-described resistance element can be easily formed without forming a layer such as an etching stopper layer.

また、第２導電層は、ＡｌＣｕ、ＡｌＮｄ、ＡｌＮｉＢ又はＡｌＳｃＣｕであってもよい。The second conductive layer may be AlCu, AlNd, AlNiB, or AlScCu.

また、上記課題を解決するための本発明の他の一側面によれば、上記の半導体装置を備えた電気光学装置が提供される。この構成によれば、配線の一部を除去することで、容易に抵抗素子を形成することができる。この抵抗素子は、不純物ドープした半導体層を用いるものではないので、不純物濃度による抵抗のばらつきがなく、安定した特性を有する電気光学装置となる。また、ポリシリコン膜と配線とを接続するための接続構造が不要になるので、歩留まりも向上することができる。さらに、配線の一部を厚み方向に除去することにより形成できるため、抵抗素子の面積を小さくすることができ、電気光学装置の高精細化が可能となる。According to another aspect of the invention for solving the above-described problem, an electro-optical device including the semiconductor device is provided. According to this configuration, the resistance element can be easily formed by removing a part of the wiring. Since this resistance element does not use an impurity-doped semiconductor layer, there is no variation in resistance due to the impurity concentration, and the electro-optical device has stable characteristics. In addition, since a connection structure for connecting the polysilicon film and the wiring becomes unnecessary, the yield can be improved. Furthermore, since the wiring can be formed by removing a part of the wiring in the thickness direction, the area of the resistance element can be reduced, and the electro-optical device can be made high definition.

前記配線は、絶縁基板上に設けられた表示領域と、前記表示領域の周囲に設けられた周辺駆動回路とを電気的に接続するための配線であることが望ましい。特に、前記周辺駆動回路は走査線駆動回路であり、前記配線は走査線であることが望ましい。データ線駆動回路と表示領域とを電気的に接続するための配線に抵抗素子を設けても良いが、走査線駆動回路のレベルシフタやシフトレジスタから出力される走査信号のレベルの高低差（電圧振幅）が、転送信号等の他の信号に比べて大きいため、特に静電破壊が問題となる。したがって、走査線駆動回路と、表示領域内の駆動素子との間を接続する配線に上記のような抵抗素子を形成することで、静電破壊の問題を大幅に軽減することができる。 Before SL wiring includes a display region provided insulation substrate, it is desirable and a peripheral driver circuit provided around said display region is a wiring for electrically connecting. In particular, it is preferable that the peripheral driving circuit is a scanning line driving circuit and the wiring is a scanning line. A resistance element may be provided in a wiring for electrically connecting the data line driver circuit and the display area, but the level difference (voltage amplitude) of the scanning signal output from the level shifter or shift register of the scanning line driver circuit ) Is larger than other signals such as a transfer signal, and electrostatic breakdown is particularly a problem. Therefore, by forming the resistance element as described above in the wiring that connects the scanning line driving circuit and the driving element in the display region, the problem of electrostatic breakdown can be greatly reduced.

前記配線は、絶縁基板上に設けられた周辺駆動回路と、実装端子とを電気的に接続するための配線であることが望ましい。この構成によれば、実装端子を介して周辺駆動回路が静電破壊されることを防止することができる。 Before SL wiring, a peripheral driver circuit provided on an insulating substrate, it is desirable and mounting terminal is a wiring for electrically connecting. According to this configuration, it is possible to prevent the peripheral drive circuit from being electrostatically damaged via the mounting terminal.

前記周辺駆動回路は走査線駆動回路であることが望ましい。データ線駆動回路と実装端子との間に抵抗素子を設けても良いが、走査線駆動回路のレベルシフタやシフトレジスタから出力される走査信号のレベルの高低差（電圧振幅）が、転送信号等の他の信号に比べて大きいため、特に静電破壊が問題となる。したがって、走査線駆動回路と実装端子との間を接続する配線に上記のような抵抗素子を形成することで、静電破壊の問題を大幅に軽減することができる。 It is desirable prior Symbol peripheral driving circuits is a scanning-line driving circuit. A resistance element may be provided between the data line driver circuit and the mounting terminal. However, the level difference (voltage amplitude) of the scanning signal output from the level shifter or shift register of the scanning line driver circuit may cause a transfer signal or the like. Since it is larger than other signals, electrostatic breakdown is particularly problematic. Therefore, by forming the resistance element as described above in the wiring connecting the scanning line driving circuit and the mounting terminal, the problem of electrostatic breakdown can be greatly reduced.

前記周辺駆動回路は、ポリシリコン膜を用いて前記絶縁基板上に一体に形成されていることが望ましい。ポリシリコン膜を用いて周辺駆動回路と表示領域の駆動素子を一体に形成した周辺駆動回路内蔵型の電気光学装置では、静電破壊の問題が顕著に現われる。このため、上記抵抗素子を用いた静電気対策が特に有効となる。 Before SL peripheral driver circuit is preferably formed integrally on the insulating substrate by using a polysilicon film. In an electro-optical device with a built-in peripheral drive circuit in which a peripheral drive circuit and a drive element in the display area are integrally formed using a polysilicon film, the problem of electrostatic breakdown appears remarkably. For this reason, the countermeasure against static electricity using the said resistive element becomes especially effective.

上記課題を解決するための本発明の更に他の一側面によれば、上記の電気光学装置を備えた電子機器が提供される。この構成によれば、歩留まりが高く、電気的特性に優れた電子機器が提供できる。According to still another aspect of the invention for solving the above-described problem, an electronic apparatus including the electro-optical device is provided. According to this configuration, an electronic device having a high yield and excellent electrical characteristics can be provided.

以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。 Embodiments of the present invention will be described below with reference to the drawings. This embodiment shows one aspect of the present invention, and does not limit the present invention, and can be arbitrarily changed within the scope of the technical idea of the present invention. Moreover, in the following drawings, in order to make each structure easy to understand, an actual structure and a scale, a number, and the like in each structure are different.

図１は、本発明の液晶装置の一実施形態の平面図である。本実施形態の液晶装置１００は、画素スイッチング素子として薄膜トランジスタ（Thin Film Transistor；以下「ＴＦＴ」と略記する）を備えたアクティブマトリクス方式の透過型液晶表示装置である。特に、ＴＦＴの半導体層にポリシリコン膜を用い、走査線駆動回路及びデータ線駆動回路等の周辺駆動回路をポリシリコン膜を用いて基板上に一体に形成した周辺駆動回路内蔵型の液晶表示装置である。 FIG. 1 is a plan view of an embodiment of the liquid crystal device of the present invention. The liquid crystal device 100 according to the present embodiment is an active matrix transmissive liquid crystal display device including a thin film transistor (hereinafter abbreviated as “TFT”) as a pixel switching element. In particular, a peripheral driving circuit built-in type liquid crystal display device in which a polysilicon film is used for a TFT semiconductor layer and peripheral driving circuits such as a scanning line driving circuit and a data line driving circuit are integrally formed on the substrate using a polysilicon film. It is.

液晶装置１００は、液晶層５０を介して対向する第１基板１０及び第２基板２０を備えている。第１基板１０と第２基板２０とが対向する対向領域の周縁部には、平面視矩形枠状のシール材５２が設けられており、該シール材５２を介して第１基板１０と第２基板２０とが貼り合わされている。シール材５２の内側には、遮光性材料からなる平面視矩形枠状の遮光膜（周辺見切り）５３が設けられており、遮光膜５３の内側が表示領域４０となっている。シール材５２の外側には、データ線駆動回路２０１及び実装端子２０２が第１基板１０の１辺（図示下辺）に沿って設けられており、この１辺に隣接する２辺に沿ってそれぞれ走査線駆動回路１０４，１０４が設けられている。第１基板１０の残る１辺には、表示領域４０の両側の走査線駆動回路１０４，１０４を接続する複数の配線１０５が設けられている。また、第２基板２０の４つの角部には、第１基板１０と第２基板２０との間の電気的導通をとるための導通材１０６が設けられている。 The liquid crystal device 100 includes a first substrate 10 and a second substrate 20 that face each other with a liquid crystal layer 50 interposed therebetween. A sealing material 52 having a rectangular frame shape in plan view is provided at a peripheral portion of a facing region where the first substrate 10 and the second substrate 20 face each other, and the first substrate 10 and the second substrate 10 are provided via the sealing material 52. The substrate 20 is bonded. A light-shielding film (peripheral parting) 53 having a rectangular frame shape made of a light-shielding material is provided inside the sealing material 52, and the inside of the light-shielding film 53 is a display area 40. A data line driving circuit 201 and a mounting terminal 202 are provided along one side (the lower side in the drawing) of the first substrate 10 on the outside of the sealing material 52, and scanning is performed along two sides adjacent to the one side. Line drive circuits 104 and 104 are provided. On the remaining one side of the first substrate 10, a plurality of wirings 105 that connect the scanning line driving circuits 104 and 104 on both sides of the display area 40 are provided. Conductive members 106 are provided at the four corners of the second substrate 20 to establish electrical continuity between the first substrate 10 and the second substrate 20.

図２は、図１のＨ−Ｈ′線に沿う断面図である。液晶装置１００は、互いに対向する第１基板１０及び第２基板２０と、第１基板１０及び第２基板２０の間に挟持された液晶層５０とを備えている。第１基板１０は、ガラス、石英、プラスチック等の透光性絶縁基板を基体としてなり、第１基板１０の液晶層５０側には、ＩＴＯ等の透光性導電膜からなる複数の画素電極９が設けられている。また、画素電極９を覆って基板全面に配向膜１６が設けられている。第２基板２０は、ガラス、石英、プラスチック等の透光性絶縁基板を基体としてなり、第２基板２０の液晶層５０側には、第１基板１０上のデータ線、走査線、画素スイッチング用ＴＦＴの形成領域に対向して、平面視格子状の遮光膜２３が設けられている。また、遮光膜２３を覆ってＩＴＯ等の透光性導電膜からなる対向電極２１が設けられており、さらに対向電極２１を覆って基板全面に配向膜２２が設けられている。対向電極２１は表示領域の全面に設けられており、各画素に共通の共通電極となっている。 FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG. The liquid crystal device 100 includes a first substrate 10 and a second substrate 20 facing each other, and a liquid crystal layer 50 sandwiched between the first substrate 10 and the second substrate 20. The first substrate 10 has a translucent insulating substrate such as glass, quartz, or plastic as a base, and a plurality of pixel electrodes 9 made of a translucent conductive film such as ITO are provided on the liquid crystal layer 50 side of the first substrate 10. Is provided. An alignment film 16 is provided on the entire surface of the substrate so as to cover the pixel electrode 9. The second substrate 20 has a translucent insulating substrate such as glass, quartz, plastic, or the like as a base, and the liquid crystal layer 50 side of the second substrate 20 has data lines, scanning lines, and pixel switching on the first substrate 10. Opposite to the TFT formation region, a light shielding film 23 having a lattice shape in plan view is provided. A counter electrode 21 made of a light-transmitting conductive film such as ITO is provided so as to cover the light shielding film 23, and an alignment film 22 is provided on the entire surface of the substrate so as to cover the counter electrode 21. The counter electrode 21 is provided on the entire surface of the display area, and is a common electrode common to each pixel.

第１基板１０には、第２基板２０の外側に張り出す張出部１０Ｐが設けられている。張出部１０Ｐには、データ線駆動回路２０１及び実装端子２０２が設けられている。実装端子２０２には、データ線駆動回路２０１と電気的に接続される第１端子２０２ｄと、走査線駆動回路１０４と電気的に接続される第２端子２０２ｇと、対向電極２１と電気的に接続される第３端子２０２ｃとが設けられている。 The first substrate 10 is provided with an overhanging portion 10 </ b> P that projects to the outside of the second substrate 20. A data line driving circuit 201 and a mounting terminal 202 are provided in the overhang portion 10P. The mounting terminal 202 is electrically connected to the first terminal 202 d electrically connected to the data line driving circuit 201, the second terminal 202 g electrically connected to the scanning line driving circuit 104, and the counter electrode 21. The third terminal 202c is provided.

図３は、液晶装置１００の等価回路図である。液晶装置１００には、行方向（水平方向）に延びる複数の走査線３ａと、列方向（垂直方向）に延びる複数のデータ線６ａと、走査線３ａと平行に延びる複数の容量線３ｂとが設けられている。走査線３ａとデータ線６ａとの交差部には、表示の最小単位である画素６０が設けられている。画素６０は、走査線３ａ及びデータ線６ａに沿って行方向及び列方向に配列しており、これにより、全体としての矩形の表示領域４０が形成されている。 FIG. 3 is an equivalent circuit diagram of the liquid crystal device 100. The liquid crystal device 100 includes a plurality of scanning lines 3a extending in the row direction (horizontal direction), a plurality of data lines 6a extending in the column direction (vertical direction), and a plurality of capacitance lines 3b extending in parallel with the scanning lines 3a. Is provided. A pixel 60 which is a minimum unit of display is provided at an intersection between the scanning line 3a and the data line 6a. The pixels 60 are arranged in the row direction and the column direction along the scanning lines 3a and the data lines 6a, thereby forming a rectangular display area 40 as a whole.

画素６０には、画素電極９、ＴＦＴ３０、対向電極２１、液晶層５０及び蓄積容量１７が設けられている。ＴＦＴ３０のゲートは、走査線駆動回路１０４から延びる走査線３ａと電気的に接続されており、走査線駆動回路１０４から所定のタイミングで走査線３ａにパルス的に供給される走査信号Ｇ１、Ｇ２、…、Ｇｍが、この順に線順次でＴＦＴ３０のゲートに供給されるようになっている。ＴＦＴ３０のソースは、データ線駆動回路２０１から延びるデータ線６ａと電気的に接続されている。また、ＴＦＴ３０のドレインは、画素電極９と電気的に接続されている。データ線駆動回路２０１は、画像信号Ｓ１、Ｓ２、…、Ｓｎをデータ線６ａを介して各画素６０に供給するようになっている。画像信号Ｓ１〜Ｓｎはこの順に線順次に供給しても良いし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。 The pixel 60 is provided with a pixel electrode 9, a TFT 30, a counter electrode 21, a liquid crystal layer 50, and a storage capacitor 17. The gate of the TFT 30 is electrically connected to the scanning line 3 a extending from the scanning line driving circuit 104, and scanning signals G 1, G 2, pulsed from the scanning line driving circuit 104 to the scanning line 3 a at a predetermined timing, ..., Gm is supplied to the gate of the TFT 30 in a line sequential order in this order. The source of the TFT 30 is electrically connected to the data line 6 a extending from the data line driving circuit 201. The drain of the TFT 30 is electrically connected to the pixel electrode 9. The data line driving circuit 201 supplies the image signals S1, S2,..., Sn to each pixel 60 via the data line 6a. The image signals S1 to Sn may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a.

画素電極９には、液晶層５０を介して対向電極２１が対向している。そして、画素電極９、液晶層５０及び対向電極２１によって、液晶容量５５が形成されている。また、液晶容量５５と並列に蓄積容量１７が設けられている。蓄積容量１７を構成する一方の電極は、容量線３ｂと電気的に接続されており、容量線３ｂは、一定電位、例えば接地電位Ｇｎｄに保持されている。 The counter electrode 21 is opposed to the pixel electrode 9 through the liquid crystal layer 50. A liquid crystal capacitor 55 is formed by the pixel electrode 9, the liquid crystal layer 50, and the counter electrode 21. A storage capacitor 17 is provided in parallel with the liquid crystal capacitor 55. One electrode constituting the storage capacitor 17 is electrically connected to the capacitor line 3b, and the capacitor line 3b is held at a constant potential, for example, the ground potential Gnd.

画素６０においては、ＴＦＴ３０が走査信号Ｇ１、Ｇ２、…、Ｇｍの入力により一定期間だけオン状態とされると、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで画素電極９に書き込まれる。対向電極２１には、実装端子２０２（第３端子２０２ｃ）及び導通材１０６（図１参照）を介して電圧ＬＣｃｏｍが供給される。そして、対向電極２１と画素電極９との間の電位差によって、液晶層５０の配向状態（透過率）が変化し、階調表示が行われるようになっている。画素電極９に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、液晶容量５５及び蓄積容量１７によって一定期間保持される。 In the pixel 60, when the TFT 30 is turned on for a certain period by the input of the scanning signals G1, G2,..., Gm, the image signals S1, S2,. Writing is performed on the pixel electrode 9. The counter electrode 21 is supplied with a voltage LCcom through the mounting terminal 202 (third terminal 202c) and the conductive material 106 (see FIG. 1). The alignment state (transmittance) of the liquid crystal layer 50 is changed by the potential difference between the counter electrode 21 and the pixel electrode 9, so that gradation display is performed. Image signals S 1, S 2,..., Sn written to the pixel electrode 9 are held for a certain period by the liquid crystal capacitor 55 and the storage capacitor 17.

ここで、走査線駆動回路１０４と表示領域４０の最外周部の画素６０とを接続する走査線３ａには、抵抗素子１０７が設けられている。また、接地電位Ｇｎｄに接続された図示略の実装端子と表示領域４０の最外周部の画素６０とを接続する容量線３ｂには、抵抗素子１０８が設けられている。抵抗素子１０７及び１０８は、ＴＦＴ３０を静電気から保護するための静電保護手段を構成する。 Here, a resistance element 107 is provided on the scanning line 3 a that connects the scanning line driving circuit 104 and the pixel 60 at the outermost periphery of the display region 40. A resistance element 108 is provided on the capacitor line 3b that connects the mounting terminal (not shown) connected to the ground potential Gnd and the pixel 60 at the outermost periphery of the display area 40. The resistance elements 107 and 108 constitute an electrostatic protection means for protecting the TFT 30 from static electricity.

図４は、抵抗素子１０７及び１０８の概略構成図である。同図において（ａ）は表示領域４０と走査線駆動回路１０４との境界部の構成を示す平面図であり、（ｂ）は同境界部に設けられた抵抗素子１０７の断面図である。 FIG. 4 is a schematic configuration diagram of the resistance elements 107 and 108. 4A is a plan view showing a configuration of a boundary portion between the display region 40 and the scanning line driving circuit 104, and FIG. 4B is a cross-sectional view of the resistance element 107 provided in the boundary portion.

図４（ａ）に示すように、走査線３ａとデータ線６ａとの交差部近傍には、画素電極９が設けられており、画素電極９と走査線３ａ及びデータ線６ａとの間には、ＴＦＴ３０が設けられている。走査線３ａと並行して容量線３ｂが設けられており、容量線３ｂと画素電極９とが平面的に重なる部分で蓄積容量１７が形成されている。表示領域４０よりも走査線駆動回路１０４側には、静電保護手段である抵抗素子１０７及び１０８が設けられている。 As shown in FIG. 4A, a pixel electrode 9 is provided in the vicinity of the intersection between the scanning line 3a and the data line 6a, and between the pixel electrode 9, the scanning line 3a, and the data line 6a. TFT 30 is provided. A capacitor line 3b is provided in parallel with the scanning line 3a, and a storage capacitor 17 is formed at a portion where the capacitor line 3b and the pixel electrode 9 overlap in a plane. Resistance elements 107 and 108 serving as electrostatic protection means are provided on the scanning line driving circuit 104 side of the display area 40.

図４（ｂ）に示すように、第１基板１０の基体１０Ａ上には、絶縁層として、酸化シリコン等の下地絶縁膜１１が設けられている。下地絶縁膜１１上には、ＴＦＴ３０のゲート絶縁膜１２が設けられている。ゲート絶縁膜１２上には、第１導電層１３１、第２導電層１３２及び第３導電層１３３を積層してなる走査線３ａが設けられており、走査線３ａ上には、層間絶縁膜１４、パッシベーション膜１５、平坦化膜１８及び画素電極９が順に積層されている。 As shown in FIG. 4B, a base insulating film 11 such as silicon oxide is provided as an insulating layer on the base 10A of the first substrate 10. On the base insulating film 11, the gate insulating film 12 of the TFT 30 is provided. On the gate insulating film 12, a scanning line 3a formed by laminating a first conductive layer 131, a second conductive layer 132, and a third conductive layer 133 is provided. On the scanning line 3a, the interlayer insulating film 14 is provided. The passivation film 15, the planarizing film 18, and the pixel electrode 9 are sequentially stacked.

第１導電層１３１は、第２導電層１３２及び第３導電層１３３よりも相対的に抵抗の大きい高抵抗層である。第２導電層１３２は、第１導電層１３１及び第３導電層１３３よりも相対的に抵抗の小さい低抵抗層である。第３導電層１３３は、バリア層であり、第２導電層１３２の腐食等を防止する機能を有する。本実施形態において、第１導電層１３１はＴｉであり、第２導電層１３２はＡｌＣｕ、ＡｌＮｄ、ＡｌＮｉＢ又はＡｌＳｃＣｕであり、第３導電層１３３はＴｉＮ又はＭｏであるが、材料はこれに限定されない。 The first conductive layer 131 is a high resistance layer having a relatively higher resistance than the second conductive layer 132 and the third conductive layer 133. The second conductive layer 132 is a low-resistance layer having a relatively smaller resistance than the first conductive layer 131 and the third conductive layer 133. The third conductive layer 133 is a barrier layer and has a function of preventing corrosion of the second conductive layer 132 and the like. In the present embodiment, the first conductive layer 131 is Ti, the second conductive layer 132 is AlCu, AlNd, AlNiB, or AlScCu, and the third conductive layer 133 is TiN or Mo, but the material is not limited thereto. .

第２導電層１３２及び第３導電層１３３には、互いに連通する開口部１３２ａ及び１３３ａが設けられている。開口部１３２ａ及び１３３ａは、それぞれ第２導電層１３２及び第３導電層１３３を厚み方向に貫通しており、開口部１３２ａ及び１３３ａの底面に第１導電層１３１が露出している。開口部１３２ａ及び１３３ａが形成された部分は第１導電層１３１のみで構成されており、他の部分に比べて抵抗の高い領域となっている。そして、この抵抗の高い領域が抵抗素子１０７となっている。 The second conductive layer 132 and the third conductive layer 133 are provided with openings 132a and 133a communicating with each other. The openings 132a and 133a penetrate the second conductive layer 132 and the third conductive layer 133 in the thickness direction, respectively, and the first conductive layer 131 is exposed on the bottom surfaces of the openings 132a and 133a. The portion where the openings 132a and 133a are formed is composed of only the first conductive layer 131, and is a region having higher resistance than other portions. The high resistance region is the resistance element 107.

図示は省略したが、容量線３ｂに設けられた抵抗素子１０８も同様の構成である。すなわち、容量線３ｂは、第１導電層、第２導電層及び第３導電層の３層構造からなり、第１導電層を除く第２導電層及び第３導電層を部分的に除去することで、抵抗素子１０８が形成されている。容量線３ｂと走査線３ａとは共通の工程で同時に形成される。したがって、走査線３ａに開口部１３２ａ及び１３３ａを形成する際に容量線３ｂにも同様の開口部を形成することで、抵抗素子１０７と抵抗素子１０８とを同時に形成することができる。 Although not shown, the resistance element 108 provided in the capacitor line 3b has the same configuration. That is, the capacitor line 3b has a three-layer structure of the first conductive layer, the second conductive layer, and the third conductive layer, and the second conductive layer and the third conductive layer excluding the first conductive layer are partially removed. Thus, the resistance element 108 is formed. The capacitor line 3b and the scanning line 3a are simultaneously formed in a common process. Therefore, when the openings 132a and 133a are formed in the scanning line 3a, the resistor element 107 and the resistor element 108 can be formed at the same time by forming a similar opening in the capacitor line 3b.

本実施形態の場合、第２導電層１３２はＡｌＣｕ、ＡｌＮｄ、ＡｌＮｉＢ又はＡｌＳｃＣｕである。第３導電層１３３がＴｉＮである場合は、第２導電層１３２をリン硝酢酸でエッチングするとともに第３導電層１３３がリフトオフするため同時に除去されることとなる。また第３導電層１３３がＭｏの場合は第２導電層１３２と同時に第３導電層１３３をリン硝酢酸でエッチングすることができる。この場合、Ｔｉはリン硝酢酸にエッチングされないため、エッチングストッパ層等を設けずに、容易に図４の構造を実現できる。前述の工程は一例であり、第２導電層１３２及び第３導電層１３３を第１導電層１３１と選択性のあるプラズマを用いたエッチングによって除去する事も可能である。このような条件は、例えば真空槽内に導入したＢＣｌ_３とＣｌ_２の混合ガスに高周波１３．５６ＭＨｚを印加して電離させるドライエッチング手法にて実現できる。第１導電層よりも第２導電層、第３導電層のエッチング速度が速いためエッチングストッパ層等を設けずに、容易に図４の構造を実現できる。 In the present embodiment, the second conductive layer 132 is AlCu, AlNd, AlNiB, or AlScCu. When the third conductive layer 133 is TiN, the second conductive layer 132 is etched with phosphorous acetic acid and the third conductive layer 133 is lifted off, so that it is removed at the same time. When the third conductive layer 133 is Mo, the third conductive layer 133 can be etched with phosphorous nitric acid simultaneously with the second conductive layer 132. In this case, since Ti is not etched by phosphorous nitric acid, the structure of FIG. 4 can be easily realized without providing an etching stopper layer or the like. The above process is an example, and the second conductive layer 132 and the third conductive layer 133 can be removed by etching using plasma selective to the first conductive layer 131. Such a condition can be realized by, for example, a dry etching technique in which a high frequency of 13.56 MHz is applied to a mixed gas of BCl ₃ and Cl ₂ introduced into the vacuum chamber and ionized. Since the etching rate of the second conductive layer and the third conductive layer is higher than that of the first conductive layer, the structure of FIG. 4 can be easily realized without providing an etching stopper layer or the like.

図５は、抵抗素子１０７及び１０８の他の構成を示す断面図である。同図において図４（ｂ）と異なる点は、走査線３ａを第１導電層１３１と第２導電層１３２との２層構造にした点である。第２導電層１３２には、第１導電層１３１に達する開口部１３２ａが設けられており、該開口部１３２ａが設けられた抵抗の高い領域によって、抵抗素子１０７が形成されている。この場合、容量線３ｂも第１導電層と第２導電層との２層構造であり、第２導電層を部分的に除去することで、抵抗素子１０８が形成される。なお、図５において、第１導電層１３１はＴｉであり、第２導電層１３２はＡｌＮｄであるが、材料はこれに限定されない。 FIG. 5 is a cross-sectional view showing another configuration of the resistance elements 107 and 108. 4 is different from FIG. 4B in that the scanning line 3 a has a two-layer structure of a first conductive layer 131 and a second conductive layer 132. The second conductive layer 132 is provided with an opening 132a reaching the first conductive layer 131, and the resistance element 107 is formed by a region having high resistance provided with the opening 132a. In this case, the capacitor line 3b also has a two-layer structure of the first conductive layer and the second conductive layer, and the resistance element 108 is formed by partially removing the second conductive layer. In FIG. 5, the first conductive layer 131 is Ti and the second conductive layer 132 is AlNd, but the material is not limited to this.

以上説明したように、本実施形態の液晶装置１００においては、抵抗素子１０７，１０８が、不純物ドープした半導体層を用いるものではないので、不純物濃度による抵抗のばらつきがなく、安定した特性を有する液晶装置が提供できる。また、従来のようにポリシリコン膜と配線とを接続するための接続構造が不要になるので、歩留まりも向上することができる。さらに、配線の一部を厚み方向に除去することにより形成できるため、抵抗素子１０７，１０８の面積を小さくすることができ、液晶装置の高精細化が可能となる。また、第１導電層１３１、第２導電層１３２及び第３導電層１３３のうち、第１導電層１３１のみを残す構造としているので、例えば第２導電層１３２や第３導電層１３３を残す構造に比べて抵抗の高い抵抗素子１０７を形成でき、より静電破壊の生じにくい液晶装置が提供できる。 As described above, in the liquid crystal device 100 of the present embodiment, since the resistance elements 107 and 108 do not use impurity-doped semiconductor layers, there is no variation in resistance due to the impurity concentration, and the liquid crystal has stable characteristics. A device can be provided. In addition, since the connection structure for connecting the polysilicon film and the wiring as in the prior art is not required, the yield can be improved. Furthermore, since the wiring can be formed by removing a part of the wiring in the thickness direction, the areas of the resistance elements 107 and 108 can be reduced, and the liquid crystal device can be made high definition. In addition, since only the first conductive layer 131 is left among the first conductive layer 131, the second conductive layer 132, and the third conductive layer 133, for example, the structure in which the second conductive layer 132 and the third conductive layer 133 are left. Thus, a resistance element 107 having a higher resistance than that of the liquid crystal device can be formed, and a liquid crystal device that is less susceptible to electrostatic breakdown can be provided.

なお、本実施形態では、走査線３ａ及び容量線３ｂに対して抵抗素子１０７及び１０８を形成したが、抵抗素子を形成する配線はこれらの配線に限られない。例えば、データ線駆動回路２０１と表示領域最外周部の画素６０との間を接続するデータ線６ａに抵抗素子を形成しても良い。また、走査線駆動回路１０４と実装端子２０２（第２端子２０２ｇ）との間を接続する配線や、データ線駆動回路２０１と実装端子２０２（第１端子２０２ｄ）との間を接続する配線に抵抗素子を形成しても良い。周辺駆動回路内蔵型の液晶装置では、走査線駆動回路のレベルシフタやシフトレジスタから出力される走査信号のレベルの高低差（電圧振幅）が、転送信号等の他の信号に比べて大きいため、特に静電破壊が問題となる。したがって、これらの駆動回路と、他の駆動回路、駆動素子又は実装端子との間を接続する配線に上記のような抵抗素子を形成することで、静電破壊の問題を大幅に軽減することができる。 In the present embodiment, the resistance elements 107 and 108 are formed for the scanning line 3a and the capacitance line 3b. However, the wiring for forming the resistance element is not limited to these wirings. For example, a resistance element may be formed on the data line 6 a that connects the data line driving circuit 201 and the pixel 60 at the outermost periphery of the display area. In addition, the wiring that connects the scanning line driver circuit 104 and the mounting terminal 202 (second terminal 202g) and the wiring that connects the data line driver circuit 201 and the mounting terminal 202 (first terminal 202d) have resistance. An element may be formed. In a liquid crystal device with a built-in peripheral driver circuit, the level difference (voltage amplitude) of the scanning signal output from the level shifter or shift register of the scanning line driver circuit is large compared to other signals such as transfer signals. Electrostatic breakdown becomes a problem. Therefore, by forming the resistance element as described above in the wiring connecting these drive circuits and other drive circuits, drive elements or mounting terminals, the problem of electrostatic breakdown can be greatly reduced. it can.

また、本実施形態では、液晶装置１００を電気光学装置の一例として説明したが、本発明は液晶装置に限らず、液晶装置以外の他の電気光学装置に適用することもできる。この場合、「電気光学装置」とは、電気光学効果を利用するもの以外に、広く一般に電気的作用により表示状態を制御することが可能な装置が包含されるものとする。すなわち、本発明において「電気光学装置」とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギーに変換するもの等も含んで総称している。具体的には、電気光学物質として液晶を用いる液晶装置、有機ＥＬ(Electro-Luminescence)を用いる有機ＥＬ装置、無機ＥＬを用いる無機ＥＬ装置、プラズマ用ガスを用いるプラズマディスプレイ装置等がある。さらには、電気泳動ディスプレイ装置（ＥＰＤ：Electrophoretic Display）、フィールドエミッションディスプレイ装置（ＦＥＤ：電界放出表示装置：Field Emission Display）等があり、これらに対して広く本発明を適用することができる。 In the present embodiment, the liquid crystal device 100 has been described as an example of the electro-optical device. However, the present invention is not limited to the liquid crystal device, and may be applied to other electro-optical devices other than the liquid crystal device. In this case, the “electro-optical device” includes a device capable of controlling a display state by an electric action in general, in addition to a device using the electro-optical effect. That is, in the present invention, the “electro-optical device” includes not only an electro-optical effect that changes the light transmittance by changing the refractive index of a substance by an electric field, but also a device that converts electric energy into optical energy. Are collectively called. Specifically, there are a liquid crystal device using liquid crystal as an electro-optical material, an organic EL device using organic EL (Electro-Luminescence), an inorganic EL device using inorganic EL, a plasma display device using plasma gas, and the like. Furthermore, there are an electrophoretic display device (EPD: Electrophoretic Display), a field emission display device (FED: Field Emission Display device), and the like, and the present invention can be widely applied to these.

さらに、本発明は、電気光学装置に限らず、電気光学装置用基板等の半導体装置に広く適用可能である。本実施形態においては、電気光学装置用基板である第１基板１０に本発明の抵抗素子を適用した例を説明した。第１基板１０は絶縁基板１０Ａを基体としてなり、絶縁基板１０Ａ上に絶縁層としての下地絶縁膜１１を形成しているが、半導体基板や金属基板等の表面に絶縁層である酸化シリコン膜等を形成し、該絶縁層上に薄膜トランジスタを形成しても良い。この場合も、静電破壊の問題が生じ得る可能性があり、本発明の抵抗素子が有効となる。 Furthermore, the present invention is not limited to the electro-optical device, and can be widely applied to semiconductor devices such as a substrate for an electro-optical device. In the present embodiment, the example in which the resistance element of the present invention is applied to the first substrate 10 that is the substrate for the electro-optical device has been described. The first substrate 10 has an insulating substrate 10A as a base, and a base insulating film 11 as an insulating layer is formed on the insulating substrate 10A. A silicon oxide film that is an insulating layer on the surface of a semiconductor substrate, a metal substrate, or the like. And a thin film transistor may be formed over the insulating layer. Also in this case, there is a possibility that a problem of electrostatic breakdown may occur, and the resistance element of the present invention is effective.

［電子機器］
次に、図６を用いて、本発明の液晶装置を備えた電子機器の実施形態について説明する。図６は、本発明の液晶装置の一例である液晶装置１００を映像モニタ１２００の表示部に適用した例の概略構成図である。同図の映像モニタ１２００は、先の実施形態の液晶装置１００を備えた表示部１２０１と、筐体１２０２と、スピーカ１２０３等を備えている。液晶装置１００は、上記映像モニタに限らず、携帯電話、電子ブック、プロジェクタ、パーソナルコンピュータ、ディジタルスチルカメラ、テレビジョン受像機、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、かかる構成とすることで、歩留まりが高く、電気的特性に優れた電子機器を提供できる。 [Electronics]
Next, an embodiment of an electronic device including the liquid crystal device of the present invention will be described with reference to FIG. FIG. 6 is a schematic configuration diagram of an example in which the liquid crystal device 100, which is an example of the liquid crystal device of the present invention, is applied to the display unit of the video monitor 1200. The video monitor 1200 of FIG. 12 includes a display unit 1201 including the liquid crystal device 100 of the previous embodiment, a housing 1202, a speaker 1203, and the like. The liquid crystal device 100 is not limited to the video monitor described above, but is a mobile phone, electronic book, projector, personal computer, digital still camera, television receiver, viewfinder type or monitor direct view type video tape recorder, car navigation device, pager, It can be suitably used as an image display means for electronic notebooks, calculators, word processors, workstations, videophones, POS terminals, touch panel-equipped devices, etc. With such a configuration, the yield is high and the electrical characteristics are excellent. Electronic equipment can be provided.

電気光学装置の一例である液晶装置の平面図である。1 is a plan view of a liquid crystal device which is an example of an electro-optical device. 同液晶装置の断面図である。It is sectional drawing of the liquid crystal device. 同液晶装置の等価回路図である。2 is an equivalent circuit diagram of the liquid crystal device. FIG. 同液晶装置に設けられた静電保護手段である抵抗素子の概略構成図図である。It is a schematic block diagram of the resistance element which is an electrostatic protection means provided in the liquid crystal device. 同抵抗素子の他の構成を示す断面図である。It is sectional drawing which shows the other structure of the resistance element. 電子機器の一例である映像モニタの概略構成図である。It is a schematic block diagram of the video monitor which is an example of an electronic device. 従来の抵抗素子の概略構成図である。It is a schematic block diagram of the conventional resistive element.

Explanation of symbols

３ａ…走査線（配線）、３ｂ…容量線（配線）、６ａ…データ線（配線）、１０…第１基板（半導体装置）、１０Ａ…絶縁基板、１１…下地絶縁膜（絶縁層）、３０…ＴＦＴ（薄膜トランジスタ）、４０…表示領域、１０４…走査線駆動回路（周辺駆動回路）、１０５…配線、１０７，１０８…抵抗素子、１３１…第１導電層、１３２…第２導電層、１３３…第３導電層、２０１…データ線駆動回路（周辺駆動回路）、２０２…実装端子、１２００…映像モニタ（電子機器） 3a ... scanning line (wiring), 3b ... capacitance line (wiring), 6a ... data line (wiring), 10 ... first substrate (semiconductor device), 10A ... insulating substrate, 11 ... underlying insulating film (insulating layer), 30 ... TFT (thin film transistor), 40 ... display area, 104 ... scanning line driving circuit (peripheral driving circuit), 105 ... wiring, 107, 108 ... resistance element, 131 ... first conductive layer, 132 ... second conductive layer, 133 ... Third conductive layer 201 ... Data line driving circuit (peripheral driving circuit) 202 ... Mounting terminal 1200 ... Video monitor (electronic device)

Claims

An insulating layer;
A thin film transistor provided on the insulating layer;
Wiring for supplying a signal to the thin film transistor;
A resistance element provided on the wiring, and
The wiring is formed on the first conductive layer having a relatively high resistance, the second conductive layer having a relatively low resistance, and the second conductive layer. A third conductive layer functioning as a barrier layer to prevent corrosion of the two conductive layers,
The resistance element is a semiconductor device formed by leaving the first conductive layer and partially removing the second conductive layer and the third conductive layer .

The first conductive layer is made of Ti,
  The second conductive layer is formed of an aluminum alloy,
  The third conductive layer is made of Mo or TiN,
  The resistance element is formed by etching a layer in which the first to third conductive layers are laminated with phosphorous nitric acid.
  The semiconductor device according to claim 1.

The first conductive layer is made of Ti,
  The second conductive layer is formed of an aluminum alloy,
  The third conductive layer is made of Mo or TiN,
The resistance element is BCl introduced into the vacuum chamber. _3Three And Cl ₂₂ It is formed by dry etching technique that ionizes by applying a high frequency of 13.56 MHz to the mixed gas of
  The semiconductor device according to claim 1.

The second conductive layer is AlCu, AlNd, AlNiB, or AlScCu.
4. The semiconductor device according to claim 2 or 3.

An electro-optical device comprising the semiconductor device according to claim 1.

The wiring is a wiring for electrically connecting a display area provided on an insulating substrate and a peripheral drive circuit provided around the display area.
The electro-optical device according to claim 5.

The wiring is a scanning line
The electro-optical device according to claim 6.

The wiring is a wiring for electrically connecting the peripheral driving circuit provided on the insulating substrate and a mounting terminal.
The electro-optical device according to claim 7.

The peripheral driving circuit is a scanning line driving circuit.
The electro-optical device according to claim 8.

The peripheral drive circuit is integrally formed on the insulating substrate using a polysilicon film.
The electro-optical device according to claim 6.

The electro-optical device according to claim 5.
Electronics.