JP5115295B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5115295B2 JP5115295B2 JP2008103099A JP2008103099A JP5115295B2 JP 5115295 B2 JP5115295 B2 JP 5115295B2 JP 2008103099 A JP2008103099 A JP 2008103099A JP 2008103099 A JP2008103099 A JP 2008103099A JP 5115295 B2 JP5115295 B2 JP 5115295B2
- Authority
- JP
- Japan
- Prior art keywords
- mold resin
- semiconductor
- semiconductor device
- semiconductor wafer
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dicing (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、半導体チップの表面全体をモールド樹脂で覆った半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device in which the entire surface of a semiconductor chip is covered with a mold resin and a method for manufacturing the same.
従来より、半導体チップをモールド封止した半導体装置を製造する方法が、例えば特許文献１〜３で提案されている。具体的に、特許文献１〜３では、半導体ウェハに多数の半導体領域を形成し、半導体ウェハを半導体領域ごとに個々にチップ化した後、別基板である支持基板等の上に半導体チップを配置し、ボンディング等の電気的接続を行った後、各半導体チップを樹脂で一括モールドする方法が提案されている。
Conventionally, for example,
そして、支持基板等を樹脂でモールドした後、支持基板等をさらにダイシングカットすることにより、個々の半導体装置が完成する。
しかしながら、上記特許文献１〜３に記載の発明では、個々に分割された半導体チップを実装するための別基板を用意しなければならない。また、半導体ウェハを分割する工程や分割した半導体チップを支持基板等に実装する工程を行わなければならないため、加工時間が必要となる。このため、製造コストが高くなってしまうという問題がある。
However, in the inventions described in
本発明は、上記点に鑑み、支持基板等の別基板を用いることなく半導体チップがモールド封止された半導体装置およびその製造方法を提供することを目的とする。 An object of this invention is to provide the semiconductor device by which the semiconductor chip was mold-sealed, and its manufacturing method, without using another board | substrates, such as a support substrate, in view of the said point.
上記目的を達成するため、請求項１、５、８に記載の発明では、板状をなしており、表面（１４）側の表層部に形成された半導体デバイス部（１１）と、半導体デバイス部（１１）に電気的に接続され、表面（１４）側から裏面（１５）側に延設されて裏面（１５）から露出した貫通電極（１２）と有する半導体チップ（１０）と、半導体チップ（１０）の表面（１４）全体を覆うモールド樹脂（２０）とを備えた半導体装置の製造方法であって、表面（３１）側の表層部に半導体デバイス部（１１）が複数形成され、複数の半導体デバイス部（１１）それぞれに接続された貫通電極（１２）が表面（３１）側から裏面（３２）側にそれぞれ延設された半導体ウェハ（３０）を用意する工程と、半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）を形成する工程と、モールド樹脂（２０）を形成した後、モールド樹脂（２０）を支持部材として半導体ウェハ（３０）の裏面（３２）を研削し、半導体ウェハ（３０）の裏面（３２）から貫通電極（１２）を露出させる工程と、貫通電極（１２）を露出させた後、モールド樹脂（２０）と半導体ウェハ（３０）とが一体化されたものを半導体チップ（１０）ごとに個々に分割する工程とを含んでいることを特徴とする。
In order to achieve the above object, in the inventions according to
このように、半導体デバイス部（１１）が形成された半導体ウェハ（３０）を半導体チップ（１０）ごとに分割する前に、半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）を形成している。このため、半導体装置の一部となるモールド樹脂（２０）を半導体ウェハ（３０）の支持部材として用いることができ、支持基板等の別基板を不要とすることができる。 Thus, before dividing the semiconductor wafer (30) on which the semiconductor device portion (11) is formed into the semiconductor chips (10), the mold resin (20) is applied to the entire surface (31) of the semiconductor wafer (30). Forming. For this reason, the mold resin (20) which becomes a part of the semiconductor device can be used as a support member for the semiconductor wafer (30), and a separate substrate such as a support substrate can be dispensed with.
そして、個々に分割した半導体チップ（１０）を実装するための支持基板を不要とすることができる。また、支持基板を用いることに伴う工程も該工程を行うための時間も省略することができる。以上により、製造コストを下げることができる。 And the support substrate for mounting the semiconductor chip (10) divided | segmented separately can be made unnecessary. In addition, the process associated with the use of the support substrate and the time for performing the process can be omitted. As described above, the manufacturing cost can be reduced.
請求項２、６、９に記載の発明では、板状をなしており、表面（１４）側の表層部に形成された半導体デバイス部（１１）と、半導体デバイス部（１１）に電気的に接続され、表面（１４）側から裏面（１５）側に延設されて裏面（１５）から露出した貫通電極（１２）とを有する複数の半導体チップ（１０）と、複数の半導体チップ（１０）の表面（１４）全体をそれぞれ覆うと共に、半導体チップ（１０）ごとにハーフカットされたモールド樹脂（２０）とを備えた半導体装置の製造方法であって、表面（３１）側の表層部に半導体デバイス部（１１）が複数形成され、複数の半導体デバイス部（１１）それぞれに接続された貫通電極（１２）が表面（３１）側から裏面（３２）側にそれぞれ延設された半導体ウェハ（３０）を用意する工程と、半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）を形成する工程と、モールド樹脂（２０）を形成した後、モールド樹脂（２０）を支持部材として半導体ウェハ（３０）の裏面（３２）を研削し、半導体ウェハ（３０）の裏面（３２）から貫通電極（１２）を露出させる工程と、半導体ウェハ（３０）を半導体チップ（１０）ごとに個々に分割すると共に、モールド樹脂（２０）をハーフカットする工程とを含んでいることを特徴とする。
In invention of
これにより、請求項１、５、８と同様に、半導体チップ（１０）を保持するための支持基板等の別基板を不要とすることができる。また、複数の半導体チップ（１０）は、該半導体チップ（１０）ごとにハーフカットされたモールド樹脂（２０）で繋がれた状態になっているため、個々に分割した場合よりも完成品の取り扱いやすさを向上させることができる。また、半導体ウェハ（３０）とモールド樹脂（２０）とが一体化されたものを個々に完全に分割する場合に必要なダイシングシートも不要とすることができる。そして、個々に分割したい場合には、機械的にまたは人為的にモールド樹脂（２０）を折るだけで良く、容易に分離することができる。 Thus, as in the first , fifth, and eighth aspects , a separate substrate such as a support substrate for holding the semiconductor chip (10) can be dispensed with. Further, since the plurality of semiconductor chips (10) are connected by the half-cut mold resin (20) for each semiconductor chip (10), the finished product is handled more than when divided individually. Ease can be improved. In addition, a dicing sheet required when the semiconductor wafer (30) and the mold resin (20) are integrated individually can be eliminated. When it is desired to divide them individually, it is only necessary to fold the mold resin (20) mechanically or artificially, and it can be easily separated.
請求項１２に記載の発明では、半導体ウェハ（３０）の裏面（３２）から貫通電極（１２）を露出させる工程では、半導体ウェハ（３０）から貫通電極（１２）を露出させた後、該裏面（３２）から露出した貫通電極（１２）の上に裏面電極（１３）を形成することを特徴とする。
In the invention according to
これにより、回路基板等への実装を容易に行うことができる。例えば、半導体装置を回路基板等にフリップチップ実装することが可能となる。 Thereby, the mounting to a circuit board etc. can be performed easily. For example, the semiconductor device can be flip-chip mounted on a circuit board or the like.
請求項１３に記載の発明では、半導体ウェハ（３０）を用意する工程では、後に半導体デバイス部（１１）ごとに個々に分割する工程を行うと、個々に分割された半導体チップ（１０）の側面に貫通電極（１２）が露出するように、半導体ウェハ（３０）のダイシング部（５０）の領域が含まれた領域に貫通電極（１２）が形成されたものを用意することを特徴とする。
In the invention according to
これにより、半導体装置を回路基板等に対して垂直に立てて実装できるようにすることができる。したがって、回路基板等における半導体装置が必要とするスペースを小さくすることができる。 As a result, the semiconductor device can be mounted upright with respect to the circuit board or the like. Therefore, the space required for the semiconductor device on the circuit board or the like can be reduced.
請求項１、２、１０に記載の発明では、半導体ウェハ（３０）を用意する工程では、半導体チップ（１０）となる領域内にトレンチ（１６）が設けられたものを用意し、モールド樹脂（２０）を形成する工程では、モールド樹脂（２０）でトレンチ（１６）を埋めることを特徴とする。 In the first, second, and tenth aspects of the invention, in the step of preparing the semiconductor wafer (30), a semiconductor chip (10) provided with a trench (16) is prepared, and a mold resin ( In the step of forming 20), the trench (16) is filled with the mold resin (20).
これによると、半導体チップ（１０）に対するモールド樹脂（２０）の接触面積を広くすることができるので、モールド樹脂（２０）が半導体チップ（１０）の表面（１４）から剥離しにくくすることができる。また、半導体ウェハ（３０）を分割する際に半導体ウェハ（３０）に水が掛かる場合や実装後の湿気にさらされる場合などに対し、該水分が半導体チップ（１０）の表面（１４）とモールド樹脂（２０）との界面から内部に進入する経路を長くすることができるので、モールド樹脂（２０）のシール性を向上させることができる。 According to this, since the contact area of the mold resin (20) with respect to the semiconductor chip (10) can be widened, the mold resin (20) can be made difficult to peel from the surface (14) of the semiconductor chip (10). . In addition, when the semiconductor wafer (30) is divided when the semiconductor wafer (30) is splashed with water or exposed to moisture after mounting, the moisture is exposed to the surface (14) of the semiconductor chip (10) and the mold. Since the path entering the inside from the interface with the resin (20) can be lengthened, the sealing property of the mold resin (20) can be improved.
請求項１、２に記載の発明では、トレンチ（１６）は、該トレンチ（１６）の深さ方向にトレンチ（１６）の幅が大きくなるようにアンダーカットされていることを特徴とする。 According to the first and second aspects of the present invention, the trench (16) is undercut so that the width of the trench (16) is increased in the depth direction of the trench (16).
これにより、モールド樹脂（２０）にアンカー効果を持たせることができ、モールド樹脂（２０）がより剥離しにくくすることができる。また、半導体チップ（１０）に対するモールド樹脂（２０）の接触面積を大きくすることができ、シール性をより向上させることができる。 Thereby, an anchor effect can be given to mold resin (20) and mold resin (20) can be made harder to peel. Moreover, the contact area of the mold resin (20) with respect to the semiconductor chip (10) can be increased, and the sealing performance can be further improved.
請求項１１に記載の発明では、トレンチ（１６）は、半導体ウェハ（３０）のダイシング部（５０）の領域を含むように形成されていることを特徴とする。
The invention according to
これにより、モールド樹脂（２０）の剥離をしにくくすると共にシール性を向上できることに加え、半導体チップ（１０）のサイズを小さくすることができる。 Thereby, in addition to making it difficult to peel off the mold resin (20) and improving the sealing performance, the size of the semiconductor chip (10) can be reduced.
請求項３、５、６に記載の発明では、モールド樹脂（２０）を形成する工程では、モールド樹脂（２０）で半導体チップ（１０）の表面（１４）全体を覆った後、モールド樹脂（２０）の上に支持用のボス部（２１）を形成することを特徴とする。 In the invention according to claims 3 , 5 and 6 , in the step of forming the mold resin (20), the entire surface (14) of the semiconductor chip (10) is covered with the mold resin (20), and then the mold resin (20 ) Is formed on the support boss portion (21).
これにより、モールド樹脂（２０）を掴みやすくすることができ、製造上、モールド樹脂（２０）と半導体ウェハ（３０）とが一体化されたものを取り扱いやすくすることができる。 Thereby, it can be made easy to grasp mold resin (20), and it can make it easy to handle what integrated mold resin (20) and semiconductor wafer (30) on manufacture.
請求項４、７、８、９に記載の発明では、半導体ウェハ（３０）を用意する工程では、第１シリコン層（６１）と第２シリコン層（６２）とで絶縁層（６３）を挟み込んだＳＯＩ基板（６０）のうち第１シリコン層（６１）の表層部に半導体デバイス部（１１）が形成され、半導体デバイス部（１１）に接続されると共に絶縁層（６３）側に貫通電極（１２）が延設されているものを用意し、モールド樹脂（２０）を形成する工程では、第１シリコン層（６１）の上にモールド樹脂（２０）を形成し、半導体ウェハ（３０）の裏面（３２）を研削する工程では、第２シリコン層（６２）および絶縁層（６３）を研削することにより、第１シリコン層（６１）から貫通電極（１２）を露出させることを特徴とする。このとき、絶縁層（６３）を残して、該絶縁層（６３）も貫通するような貫通電極（１２）を延設しても良い。
In the invention according to
このように、ＳＯＩ基板の第１シリコン層に半導体デバイス部（１１）が形成されるようなものにおいて、第２シリコン層や絶縁層を研削することによって第１シリコン層のみを残すようなものについては、第１シリコン層のみでは非常に薄いものになって取り扱いが難しくなるが、この第１シリコン層を個々に分割する前に第１シリコン層にモールド樹脂（２０）を形成することにより、第１シリコン層をモールド樹脂（２０）によって支持することができるため、非常に薄くなった第１シリコン層の取り扱いを容易にすることができる。 As described above, in the semiconductor device portion (11) formed on the first silicon layer of the SOI substrate, only the first silicon layer is left by grinding the second silicon layer or the insulating layer. The first silicon layer becomes very thin and difficult to handle. However, by forming the mold resin (20) on the first silicon layer before dividing the first silicon layer individually, Since one silicon layer can be supported by the mold resin (20), handling of the first silicon layer that has become very thin can be facilitated.
上記では、半導体装置の製造方法について述べたが、上記製造方法によって得られた請求項１４ないし１８に記載の半導体装置についても同様のことが言える。
The method for manufacturing a semiconductor device has been described above, but the same can be said for the semiconductor device according to any one of
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。図１は、本発明の第１実施形態に係る半導体装置の断面図である。この図に示されるように、半導体装置１は、半導体チップ１０とモールド樹脂２０とを備えて構成されている。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view of the semiconductor device according to the first embodiment of the present invention. As shown in this figure, the
半導体チップ１０は、シリコンや炭化珪素などで形成された半導体ウェハが分割された板状のものであり、半導体デバイス部１１と、貫通電極１２と、裏面電極１３とを備えている。半導体チップ１０は、例えば数十〜数百μｍになっている。
The
半導体デバイス部１１は、半導体チップ１０の表面１４側の表層部に形成された部位であり、半導体プロセスにより電気回路やトランジスタ等の素子が形成された領域である。
The
貫通電極１２は、半導体デバイス部１１と外部とを電気的に接続するための配線をなすものである。この貫通電極１２は、半導体デバイス部１１に電気的に接続され、半導体チップ１０の表面１４側から裏面１５側に延設されて裏面１５に露出するように形成されている。貫通電極１２の材質は、導通がとれるものであれば良く、例えばＷ（タングステン）、Ａｌ（アルミニウム）、銅などが採用される。このように、本発明では半導体デバイス部１１から裏面１５までの電気的経路を貫通電極１２のみで配設しており、ワイヤボンディングなどを使っていないのも特徴の１つである。なお、図１では二本の貫通電極１２が描かれているが、これは一例を示したものである。
The through
裏面電極１３は、いわゆるバンプであり、半導体装置１が外部に電気的に接続される部位である。裏面電極１３は、貫通電極１２の上にそれぞれ形成されている。裏面電極１３として、例えばはんだなどが採用される。この裏面電極１３によって、半導体装置１を回路基板等に容易にフリップチップ実装することができる。
The
モールド樹脂２０は、半導体チップ１０の表面１４全体を覆うものである。モールド樹脂２０として、エポキシ系の樹脂が採用される。モールド樹脂２０の厚さは、例えば数十μｍ〜１００μｍのオーダーの厚さになっている。以上が、本実施形態に係る半導体装置１の全体構成である。
The
次に、図１に示される半導体装置１の製造方法について、図２および図３を参照して説明する。図２は、半導体装置１の製造工程図を示したものであり、図３は金型４０内の平面図を示したものである。なお、図２では、半導体デバイス部１１および貫通電極１２を省略してある。
Next, a method for manufacturing the
まず、図２（ａ）に示す工程では、例えばシリコンや炭化珪素などで形成された半導体ウェハ３０を用意する。この半導体ウェハ３０には、該半導体ウェハ３０の表面３１側の表層部に半導体デバイス部１１が複数形成され、複数の半導体デバイス部１１それぞれに接続された貫通電極１２が表面３１側から裏面３２側にそれぞれ延設されたものを用意する。
First, in the process shown in FIG. 2A, a
貫通電極１２については、半導体ウェハ３０に貫通電極１２用のトレンチを形成し、該トレンチの内壁面を熱酸化して絶縁膜を形成し、この後に該トレンチに電気的導電材料を埋め込むことにより形成することができる。
The through
続いて、図２（ｂ）に示す工程では、半導体ウェハ３０の表面３１全体にモールド樹脂２０を形成する。具体的には、図３に示されるように、金型４０内に半導体ウェハ３０を配置し、樹脂溜まりとしてのカル４１からランナー４２を流れるエポキシ系の樹脂をゲート４３から金型４０内に流し込んで金型４０内に樹脂を充填する。そして、樹脂を硬化させることにより、半導体ウェハ３０の表面３１全体に数十μｍ〜数百μｍのオーダーの厚さのモールド樹脂２０を形成する。
Subsequently, in the process illustrated in FIG. 2B, the
このように、金型４０を用いることにより、半導体ウェハ３０の表面３１の場所に関わらず、一定の厚さのモールド樹脂２０を形成することができる。モールド樹脂２０の面精度（特には平面度）を確保する点では、金型４０を用いることは有効である。
As described above, by using the
そして、図２（ｃ）に示す工程では、モールド樹脂２０を支持部材として半導体ウェハ３０の裏面３２を研削する。これにより、半導体ウェハ３０の裏面３２から貫通電極１２を露出させる。
In the step shown in FIG. 2C, the
ここで、モールド樹脂２０は、後工程でウェハサポート等を用いることなく支持部材として使えることが有効であり、そのためには金型４０によって膜厚が少なくとも１００μｍ以上の精度・強度を併せ持つものとして形成されることが望ましい。また、そうすることで半導体ウェハ３０の裏面３２の研削を精度良く実施することができる。
Here, it is effective that the
本実施形態では、もともと６００μｍほどの厚さだった半導体ウェハ３０を例えば４５０μｍほどにまで研削するがモールド樹脂２０の厚さよりも半導体ウェハ３０を薄くすることも可能である。例えば、裏面３２の研削後の半導体ウェハ３０の厚さを１００μｍ未満とすることも可能である。この１００μｍ未満の薄さのものは薄くされて剛性が失われているため、扱いづらいものになっているが、モールド樹脂２０によって支持されているため、非常に扱いやすくなっている。
In this embodiment, the
この後、図２（ｄ）に示す工程では、半導体ウェハ３０の裏面３２から露出した貫通電極１２の上に裏面電極１３を形成する。
Thereafter, in the step shown in FIG. 2D, the
図２（ｅ）に示す工程では、モールド樹脂２０と半導体ウェハ３０とが一体化されたもののダイシング部５０を切断する。これにより、モールド樹脂２０と半導体ウェハ３０とが一体化されたものを半導体チップ１０ごとに個々に分割する。こうして、半導体装置１が完成する。この半導体装置１は、半導体デバイス部１１の種別に応じて、回路基板等に実装され使用される。
In the step shown in FIG. 2 (e), the dicing
以上説明したように、本実施形態では、半導体ウェハ３０に半導体デバイス部１１等を形成したものを用意した後、半導体ウェハ３０を半導体チップ１０ごとに個々に分割する前に半導体ウェハ３０の表面３１にモールド樹脂２０を形成し、この後、半導体ウェハ３０を半導体チップ１０ごとに分割することが特徴となっている。
As described above, in the present embodiment, the
これにより、半導体装置１の一部となるモールド樹脂２０を半導体ウェハ３０の支持部材として用いることができ、個々に分割された半導体チップ１０を実装するための支持基板等の別基板を不要とすることができる。
Thereby, the
このように、半導体ウェハ３０を分割する前にモールド樹脂２０を形成できるのは、半導体チップ１０に貫通電極１２を設け、該貫通電極１２をモールド樹脂２０とは反対側に延設した構造としたからこそにもよる。すなわち、この構造は、配線を半導体チップ１０の平面方向に引き伸ばさなくても済む構造になっている。このため、半導体装置１の小型化が可能である。
As described above, the
また、上記のように支持基板等の別基板が不要となり、別基板を用いる工程を行わなくても良いため、製造時間も省略することができる。したがって、製造コストを下げることもできる。 In addition, as described above, a separate substrate such as a support substrate is not necessary, and a process using the separate substrate is not necessary, so that the manufacturing time can be omitted. Therefore, the manufacturing cost can be reduced.
（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。上記第１実施形態では、図２（ｅ）に示す工程にて、半導体ウェハ３０とモールド樹脂２０とが一体化されたものを個々に分割していたが、本実施形態では、モールド樹脂２０についてはハーフカットすることが特徴となっている。このことについて、図４を参照して説明する。
(Second Embodiment)
In the present embodiment, only different parts from the first embodiment will be described. In the first embodiment, in the step shown in FIG. 2E, the
すなわち、図２（ｄ）に示す工程を終えた後、図４に示す工程では、半導体ウェハ３０を半導体チップ１０ごとに個々に分割すると共に、モールド樹脂２０をハーフカットする。この場合、半導体ウェハ３０とモールド樹脂２０とが一体化されたものを個々に完全に分割する場合に必要なダイシングシートは不要である。このように、モールド樹脂２０をハーフカットすると、ダイシング部５０にモールド樹脂２０の一部が残された形態となる。
That is, after finishing the process shown in FIG. 2D, in the process shown in FIG. 4, the
このようにして製造されたものは、半導体ウェハ３０は半導体チップ１０ごとに個々に分割されているが、モールド樹脂２０については、すべての半導体チップ１０について繋がった状態になっている。すなわち、図４に示される形態が完成品となり、この状態で転々流通させることが可能である。
The
このように、モールド樹脂２０が半導体チップ１０ごとに繋がったものについては、例えば機械折りや手折りによって容易に分離することができる。また、複数の半導体チップ１０がモールド樹脂２０で繋がれた状態になっているため、複数の半導体チップ１０を一体的に取り扱うことが可能となり、個々に分割した場合よりも完成品の取り扱いやすさを向上させることができる。
Thus, what connected the
（第３実施形態）
本実施形態では、第１、第２実施形態と異なる部分についてのみ説明する。図５は、本実施形態に係る半導体装置１の断面図である。この図に示されるように、本実施形態では、半導体チップ１０の側面に貫通電極１２が露出して形成されている。半導体チップ１０の側面に露出した貫通電極１２は、図示しない配線によって半導体デバイス部１１に電気的に接続されている。
(Third embodiment)
In the present embodiment, only parts different from the first and second embodiments will be described. FIG. 5 is a cross-sectional view of the
すなわち、半導体チップ１０の側面の貫通電極１２のみを使った実装が考えられる。この場合、半導体装置１は回路基板等に対して垂直に立てられて実装されることになるため、回路基板等における半導体装置１に要するスペースを小さくすることが可能となる。
That is, mounting using only the through
図５に示される半導体装置１は、以下のようにして製造する。まず、図２（ａ）に示す工程にて、半導体ウェハ３０を用意する。このとき、図２（ｅ）または図４に示す工程にて半導体ウェハ３０のダイシング部５０をカットすることにより、半導体チップ１０を個々に分割すると、個々に分割した半導体チップ１０の側面に貫通電極１２が露出するように、半導体ウェハ３０のダイシング部５０の領域が含まれた領域に貫通電極１２が形成された半導体ウェハ３０を用意する。
The
この後、図２（ｂ）〜図２（ｄ）に示す工程を行い、図２（ｅ）または図４に示す工程にて半導体ウェハ３０のダイシング部５０をカットすることにより、半導体チップ１０の側面に貫通電極１２を露出させる。こうして、図５に示される半導体装置１が完成する。
Thereafter, the steps shown in FIGS. 2B to 2D are performed, and the dicing
以上説明したように、貫通電極１２が半導体チップ１０の側面に露出するように該貫通電極１２を半導体チップ１０に設けることができる。このとき、研削後のウェハ裏面３２ａには半導体チップ１０の側面に露出した貫通電極１２以外の裏面電極１３はあってもなくてもよい。
As described above, the through
また、複数の裏面電極１３を電気的に短絡させて側面電極へのパス１７を設けてもよい。こうすることで自由度が上がり配線の容易化が可能となる。
Alternatively, a plurality of
（第４実施形態）
本実施形態では、第１〜第３実施形態と異なる部分についてのみ説明する。図６は、本実施形態に係る半導体装置１を示した図であり、（ａ）は断面図、（ｂ）は半導体チップ１０をモールド樹脂２０側から見た平面図である。なお、図６では半導体デバイス部１１や貫通電極１２を省略してある。
(Fourth embodiment)
In the present embodiment, only parts different from the first to third embodiments will be described. 6A and 6B are diagrams illustrating the
図６（ａ）に示されるように、半導体チップ１０の表層部にトレンチ１６が設けられている。そして、このトレンチ１６にはモールド樹脂２０が埋められている。また、図６（ｂ）に示されるように、本実施形態では、半導体チップ１０の表面１４の二箇所にトレンチ１６が設けられている。
As shown in FIG. 6A, the
このような半導体装置１を製造する際には、図２（ａ）に示す工程にて半導体チップ１０となる領域内にトレンチ１６が設けられた半導体ウェハ３０を用意し、図２（ｂ）に示す工程にてモールド樹脂２０でトレンチ１６を埋める。この後、図２（ｃ）〜図２（ｅ）に示す工程を行うことで、図６に示される半導体装置１が完成する。図２（ｅ）に示す工程に代えて、図４に示す工程を行っても良い。
When manufacturing such a
以上説明したように、半導体チップ１０のうちモールド樹脂２０で覆われる表面１４に、該表面１４が凹んだトレンチ１６を設けることにより、モールド樹脂２０の半導体チップ１０に対するアンカー効果が生まれ、密着力を向上させるだけでなくモールド樹脂２０が半導体チップ１０の表面１４から剥離しにくくすることができる。
As described above, by providing the
（第５実施形態）
本実施形態では、第４実施形態と異なる部分についてのみ説明する。図７は、本実施形態に係る半導体装置１において、半導体チップ１０をモールド樹脂２０側から見た平面図である。この図に示されるように、本実施形態では、トレンチ１６が半導体チップ１０の表面１４の外縁部に輪状に形成されている。なお、図７では半導体デバイス部１１や貫通電極１２を省略してある。
(Fifth embodiment)
In the present embodiment, only parts different from the fourth embodiment will be described. FIG. 7 is a plan view of the
このように、トレンチ１６が半導体チップ１０の表面１４の外縁部を一周して囲むように形成されることで、図６（ｂ）に示される場合よりもモールド樹脂２０がさらに剥離しにくくなると共にシール性を向上させることができる。
As described above, the
特に、図２（ｅ）または図４に示す工程では、ダイシングの際に半導体ウェハ３０に水を掛ける場合があるが、半導体チップ１０にトレンチ１６が設けられているため、水が半導体チップ１０の表面１４とモールド樹脂２０との界面から内部に進入する経路が長くなっており、水の進入に対してシール性が向上している。また、完成後に半導体装置１が湿気にさらされる場合にも、湿度パスがさらに長くなっていると共に該シール性の向上によって水分から半導体装置１の内部が保護される。
In particular, in the process shown in FIG. 2E or 4, water may be poured on the
以上説明したように、半導体チップ１０のうちモールド樹脂２０で覆われる表面１４に、該表面１４が凹んだトレンチ１６を設けることにより、半導体チップ１０の表面１４に接触するモールド樹脂２０の接触面積を広くすることができる。このため、半導体チップ１０の表面１４とモールド樹脂２０との密着力を向上させることができ、モールド樹脂２０が半導体チップ１０の表面１４から剥離しにくくすることができる。また、湿度パスを長くできるので、半導体装置１の耐湿性も向上させることができる。
As described above, the contact area of the
（第６実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。図８は、本実施形態に係る半導体装置１の断面図である。なお、図８では半導体デバイス部１１や貫通電極１２を省略してある。
(Sixth embodiment)
In the present embodiment, only different parts from the first embodiment will be described. FIG. 8 is a cross-sectional view of the
図８に示されるように、トレンチ１６は、該トレンチ１６の深さ方向にトレンチ１６の幅が大きくなるようにアンダーカットされている。これにより、アンダーカットされたトレンチ１６にモールド樹脂２０が埋まると、第４および第５実施形態よりも大きなアンカー効果を持たせることができる。すなわち、モールド樹脂２０がトレンチ１６に引っ掛かりやすくなるので、モールド樹脂２０がより剥離しにくくなるようにすることができる。さらに、第５実施形態のようにすればシール性がより向上するのは言うに及ばない。
As shown in FIG. 8, the
このようなアンダーカットされたトレンチ１６は、異方性エッチングの後、等方性エッチングを行うことで形成することが可能である。
Such an undercut
（第７実施形態）
本実施形態では、第４〜第６実施形態と異なる部分についてのみ説明する。図９は、本実施形態に係る半導体装置１の断面図である。なお、図９では半導体デバイス部１１や貫通電極１２を省略してある。
(Seventh embodiment)
In the present embodiment, only parts different from the fourth to sixth embodiments will be described. FIG. 9 is a cross-sectional view of the
図９に示されるように、トレンチ１６は、半導体チップ１０の側面の一部が削られて形成されている。このような半導体装置１は、半導体ウェハ３０のダイシング部５０の領域を含むようにトレンチ１６を形成した半導体ウェハ３０を用意し、この半導体ウェハ３０を図２（ｅ）に示す工程で半導体チップ１０ごとに分割することにより得られる。図２（ｅ）に示す工程に代えて、図４に示す工程を行っても良い。
As shown in FIG. 9, the
これにより、モールド樹脂２０の剥離のしにくさ、シール性の向上、および半導体チップ１０の小型化を実現することができる。
Thereby, it is possible to realize difficulty in peeling off the
（第８実施形態）
本実施形態では、第１〜第７実施形態と異なる部分についてのみ説明する。図１０は、本実施形態に係る半導体装置１の製造工程を示した図であり、図２（ｂ）に対応した図である。
(Eighth embodiment)
In the present embodiment, only parts different from the first to seventh embodiments will be described. FIG. 10 is a diagram illustrating a manufacturing process of the
すなわち、本実施形態では、図２（ｂ）に示す工程において、図１０に示されるように、モールド樹脂２０で半導体チップ１０の表面１４全体を覆うのと同時に、例えば図１０に示すような形状の支持用のボス部２１を形成する。
That is, in the present embodiment, in the step shown in FIG. 2B, as shown in FIG. 10, the
このボス部２１は、いわゆる捨てボスであり、半導体装置１を製造する上で図２（ｃ）に示す工程以降において、モールド樹脂２０を保持する際に利用できるものである。このボス部２１によってモールド樹脂２０が掴みやすくなる。このように、モールド樹脂２０にボス部２１を設けることで、モールド樹脂２０と半導体ウェハ３０とが一体化されたものを取り扱いやすくすることができる。
The
（第９実施形態）
本実施形態では、第１〜第８実施形態と異なる部分についてのみ説明する。上記各実施形態では、半導体ウェハ３０として、シリコンで形成されたものを用いていたが、本実施形態ではＳＯＩ基板を用いることが特徴となっている。
(Ninth embodiment)
In the present embodiment, only parts different from the first to eighth embodiments will be described. In each of the above embodiments, the
図１１に示すようにＳＯＩ基板６０は、第１シリコン層６１と第２シリコン層６２とで絶縁層６３が挟み込まれたものであり、第１シリコン層６１に半導体デバイス部１１等が形成される。貫通電極１２は絶縁層６３側に延設される。第１シリコン層６１の厚さは、例えば数μｍ〜数十μｍ程度である。
As shown in FIG. 11, the
このようなＳＯＩ基板６０を用意し、図２（ｂ）に示す工程にて第１シリコン層６１の上にモールド樹脂２０を形成する。そして、図２（ｃ）に示す工程にて第２シリコン層６２および絶縁層６３を研削する。本実施形態のようにＳＯＩ基板６０を用いる場合には、第１シリコン層６１を５０μｍ以下の厚さ、さらには２０μｍ以下にまで研削する。そして、第１シリコン層６１から貫通電極１２を露出させる。
Such an
この後、図２（ｄ）および図２（ｅ）に示す工程を行うこととなる。図２（ｅ）に示す工程に代えて、図４に示す工程を行っても良い。 Thereafter, the steps shown in FIGS. 2D and 2E are performed. Instead of the step shown in FIG. 2E, the step shown in FIG. 4 may be performed.
このように、半導体ウェハ３０としてＳＯＩ基板６０を用いる場合、第２シリコン層６２および絶縁層６３を研削により除去すると、数μｍ〜数十μｍの厚さの第１シリコン層６１のみが残る。この第１シリコン層６１は非常に薄いため、剛性が失われており、第１シリコン層６１単体では扱いにくい。このような薄い層をチップごとに分割したり、実装したりすることは困難である。
As described above, when the
しかし、上述のように、ＳＯＩ基板６０の状態で第１シリコン層６１のモールド樹脂２０を形成しておけば、モールド樹脂２０は第１シリコン層６１よりも十分厚いため、第１シリコン層６１の支持部材となる。このように、非常に薄いものを取り扱う際には、モールド樹脂２０を支持部材することができるため、非常に薄くなった第１シリコン層６１の取り扱いを容易にすることができる。このように、ＳＯＩ基板６０を用いる場合にも、チップ化する前にモールド樹脂２０を形成し、この後、チップごとに分割することができる。
However, as described above, if the
（他の実施形態）
上記各実施形態では、貫通電極１２の上に裏面電極１３が形成されたものが示されているが、貫通電極１２の上に裏面電極１３が形成されていなくても良い。
(Other embodiments)
In the above embodiments, the
上記各実施形態では、半導体ウェハ３０を金型４０に配置して半導体ウェハ３０の表面３１にモールド樹脂２０を形成していたが、印刷の方法により半導体ウェハ３０の表面３１にモールド樹脂２０を形成しても良い。印刷の方法では、半導体ウェハ３０の表面３１の場所に関わらず、一定の厚さのモールド樹脂２０を形成することができる。
In each of the above embodiments, the
上記各実施形態では、相違点のみ述べたが、各実施形態を組み合わせて実施することもできる。 In each of the above embodiments, only the differences have been described, but the embodiments can also be implemented in combination.
１０ 半導体チップ
１１ 半導体デバイス部
１２ 貫通電極
１３ 裏面電極
１４ 半導体チップの表面
１５ 半導体チップの裏面
１６ トレンチ
１７ パス
２０ モールド樹脂
２１ ボス部
３０ 半導体ウェハ
３１ 半導体ウェハの表面
３２ 半導体ウェハの裏面
５０ ダイシング部
６０ ＳＯＩ基板
６１ 第１シリコン層
６２ 第２シリコン層
６３ 絶縁層
DESCRIPTION OF
Claims (18)
前記半導体チップ（１０）の表面（１４）全体を覆うモールド樹脂（２０）とを備えた半導体装置の製造方法であって、
表面（３１）側の表層部に前記半導体デバイス部（１１）が複数形成され、前記複数の半導体デバイス部（１１）それぞれに接続された前記貫通電極（１２）が前記表面（３１）側から裏面（３２）側にそれぞれ延設された半導体ウェハ（３０）を用意する工程と、
前記半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）を形成する工程と、
前記モールド樹脂（２０）を形成した後、前記モールド樹脂（２０）を支持部材として前記半導体ウェハ（３０）の裏面（３２）を研削し、前記半導体ウェハ（３０）の裏面（３２）から前記貫通電極（１２）を露出させる工程と、
前記貫通電極（１２）を露出させた後、前記モールド樹脂（２０）と前記半導体ウェハ（３０）とが一体化されたものを前記半導体チップ（１０）ごとに個々に分割する工程とを含み、
前記半導体ウェハ（３０）を用意する工程では、前記半導体チップ（１０）となる領域内にトレンチ（１６）が設けられたものを用意し、
前記トレンチ（１６）は、該トレンチ（１６）の深さ方向に前記トレンチ（１６）の幅が大きくなるようにアンダーカットされており、
前記モールド樹脂（２０）を形成する工程では、前記モールド樹脂（２０）で前記トレンチ（１６）を埋めることを特徴とする半導体装置の製造方法。 It has a plate shape, and is electrically connected to the semiconductor device portion (11) formed on the surface layer portion on the front surface (14) side, and the semiconductor device portion (11), and from the front surface (14) side to the back surface ( 15) a semiconductor chip (10) having a penetrating electrode (12) extending to the side and exposed from the back surface (15);
A method for manufacturing a semiconductor device comprising a mold resin (20) covering the entire surface (14) of the semiconductor chip (10),
A plurality of the semiconductor device portions (11) are formed on the surface layer portion on the front surface (31) side, and the through electrode (12) connected to each of the plurality of semiconductor device portions (11) extends from the front surface (31) side to the back surface. (32) preparing a semiconductor wafer (30) extending on each side;
Forming a mold resin (20) on the entire surface (31) of the semiconductor wafer (30);
After forming the mold resin (20), the back surface (32) of the semiconductor wafer (30) is ground using the mold resin (20) as a support member, and the penetration from the back surface (32) of the semiconductor wafer (30). Exposing the electrode (12);
After exposing the through electrode (12), seen including a step of dividing those wherein the mold resin (20) the semiconductor wafer (30) and is integrated individually for each of the semiconductor chip (10) ,
In the step of preparing the semiconductor wafer (30), a semiconductor wafer (30) having a trench (16) provided in a region to be the semiconductor chip (10) is prepared.
The trench (16) is undercut so that the width of the trench (16) increases in the depth direction of the trench (16),
In the step of forming the mold resin (20), the trench (16) is filled with the mold resin (20) .
前記複数の半導体チップ（１０）の表面（１４）全体をそれぞれ覆うと共に、前記半導体チップ（１０）ごとにハーフカットされたモールド樹脂（２０）とを備えた半導体装置の製造方法であって、
表面（３１）側の表層部に前記半導体デバイス部（１１）が複数形成され、前記複数の半導体デバイス部（１１）それぞれに接続された前記貫通電極（１２）が前記表面（３１）側から裏面（３２）側にそれぞれ延設された半導体ウェハ（３０）を用意する工程と、
前記半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）を形成する工程と、
前記モールド樹脂（２０）を形成した後、前記モールド樹脂（２０）を支持部材として前記半導体ウェハ（３０）の裏面（３２）を研削し、前記半導体ウェハ（３０）の裏面（３２）から前記貫通電極（１２）を露出させる工程と、
前記半導体ウェハ（３０）を前記半導体チップ（１０）ごとに個々に分割すると共に、前記モールド樹脂（２０）をハーフカットする工程とを含み、
前記半導体ウェハ（３０）を用意する工程では、前記半導体チップ（１０）となる領域内にトレンチ（１６）が設けられたものを用意し、
前記トレンチ（１６）は、該トレンチ（１６）の深さ方向に前記トレンチ（１６）の幅が大きくなるようにアンダーカットされており、
前記モールド樹脂（２０）を形成する工程では、前記モールド樹脂（２０）で前記トレンチ（１６）を埋めることを特徴とする半導体装置の製造方法。 It has a plate shape, and is electrically connected to the semiconductor device portion (11) formed on the surface layer portion on the front surface (14) side, and the semiconductor device portion (11), and from the front surface (14) side to the back surface ( 15) a plurality of semiconductor chips (10) having penetrating electrodes (12) extending to the side and exposed from the back surface (15);
A method for manufacturing a semiconductor device comprising a mold resin (20) half-cut for each of the semiconductor chips (10) while covering the entire surface (14) of each of the plurality of semiconductor chips (10).
A plurality of the semiconductor device portions (11) are formed on the surface layer portion on the front surface (31) side, and the through electrode (12) connected to each of the plurality of semiconductor device portions (11) extends from the front surface (31) side to the back surface. (32) preparing a semiconductor wafer (30) extending on each side;
Forming a mold resin (20) on the entire surface (31) of the semiconductor wafer (30);
After forming the mold resin (20), the back surface (32) of the semiconductor wafer (30) is ground using the mold resin (20) as a support member, and the penetration from the back surface (32) of the semiconductor wafer (30). Exposing the electrode (12);
Dividing the semiconductor wafer (30) into individual semiconductor chips (10) and half-cutting the mold resin (20),
In the step of preparing the semiconductor wafer (30), a semiconductor wafer (30) having a trench (16) provided in a region to be the semiconductor chip (10) is prepared.
The trench (16) is undercut so that the width of the trench (16) increases in the depth direction of the trench (16),
In the step of forming the mold resin (20), the trench (16) is filled with the mold resin (20) .
前記モールド樹脂（２０）を形成する工程では、前記第１シリコン層（６１）の上に前記モールド樹脂（２０）を形成し、
前記半導体ウェハ（３０）の裏面（３２）を研削する工程では、前記第２シリコン層（６２）および前記絶縁層（６３）を研削することにより、前記第１シリコン層（６１）から前記貫通電極（１２）を露出させることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。 In the step of preparing the semiconductor wafer (30), the first silicon layer (61) of the SOI substrate (60) in which the insulating layer (63) is sandwiched between the first silicon layer (61) and the second silicon layer (62). ) In which the semiconductor device portion (11) is formed, connected to the semiconductor device portion (11), and the through electrode (12) extends on the insulating layer (63) side. Prepare
In the step of forming the mold resin (20), the mold resin (20) is formed on the first silicon layer (61).
In the step of grinding the back surface (32) of the semiconductor wafer (30), the through silicon via (61) is removed from the first silicon layer (61) by grinding the second silicon layer (62) and the insulating layer (63). (12) the method of manufacturing a semiconductor device according to any one of claims 1 to 3, characterized in that exposing the.
前記半導体チップ（１０）の表面（１４）全体を覆うモールド樹脂（２０）とを備えた半導体装置の製造方法であって、
表面（３１）側の表層部に前記半導体デバイス部（１１）が複数形成され、前記複数の半導体デバイス部（１１）それぞれに接続された前記貫通電極（１２）が前記表面（３１）側から裏面（３２）側にそれぞれ延設された半導体ウェハ（３０）を用意する工程と、
前記半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）を形成する工程と、
前記モールド樹脂（２０）を形成した後、前記モールド樹脂（２０）を支持部材として前記半導体ウェハ（３０）の裏面（３２）を研削し、前記半導体ウェハ（３０）の裏面（３２）から前記貫通電極（１２）を露出させる工程と、
前記貫通電極（１２）を露出させた後、前記モールド樹脂（２０）と前記半導体ウェハ（３０）とが一体化されたものを前記半導体チップ（１０）ごとに個々に分割する工程とを含み、
前記モールド樹脂（２０）を形成する工程では、前記モールド樹脂（２０）で前記半導体チップ（１０）の表面（１４）全体を覆った後、前記モールド樹脂（２０）の上に支持用のボス部（２１）を形成することを特徴とする半導体装置の製造方法。 It has a plate shape, and is electrically connected to the semiconductor device portion (11) formed on the surface layer portion on the front surface (14) side, and the semiconductor device portion (11), and from the front surface (14) side to the back surface ( 15) a semiconductor chip (10) having a penetrating electrode (12) extending to the side and exposed from the back surface (15);
A method for manufacturing a semiconductor device comprising a mold resin (20) covering the entire surface (14) of the semiconductor chip (10),
A plurality of the semiconductor device portions (11) are formed on the surface layer portion on the front surface (31) side, and the through electrode (12) connected to each of the plurality of semiconductor device portions (11) extends from the front surface (31) side to the back surface. (32) preparing a semiconductor wafer (30) extending on each side;
Forming a mold resin (20) on the entire surface (31) of the semiconductor wafer (30);
After forming the mold resin (20), the back surface (32) of the semiconductor wafer (30) is ground using the mold resin (20) as a support member, and the penetration from the back surface (32) of the semiconductor wafer (30). Exposing the electrode (12);
After exposing the through electrode (12), seen including a step of dividing those wherein the mold resin (20) the semiconductor wafer (30) and is integrated individually for each of the semiconductor chip (10) ,
In the step of forming the mold resin (20), the entire surface (14) of the semiconductor chip (10) is covered with the mold resin (20), and then a supporting boss is formed on the mold resin (20). (21) forming a semiconductor device manufacturing method.
前記複数の半導体チップ（１０）の表面（１４）全体をそれぞれ覆うと共に、前記半導体チップ（１０）ごとにハーフカットされたモールド樹脂（２０）とを備えた半導体装置の製造方法であって、
表面（３１）側の表層部に前記半導体デバイス部（１１）が複数形成され、前記複数の半導体デバイス部（１１）それぞれに接続された前記貫通電極（１２）が前記表面（３１）側から裏面（３２）側にそれぞれ延設された半導体ウェハ（３０）を用意する工程と、
前記半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）を形成する工程と、
前記モールド樹脂（２０）を形成した後、前記モールド樹脂（２０）を支持部材として前記半導体ウェハ（３０）の裏面（３２）を研削し、前記半導体ウェハ（３０）の裏面（３２）から前記貫通電極（１２）を露出させる工程と、
前記半導体ウェハ（３０）を前記半導体チップ（１０）ごとに個々に分割すると共に、前記モールド樹脂（２０）をハーフカットする工程とを含み、
前記モールド樹脂（２０）を形成する工程では、前記モールド樹脂（２０）で前記半導体チップ（１０）の表面（１４）全体を覆った後、前記モールド樹脂（２０）の上に支持用のボス部（２１）を形成することを特徴とする半導体装置の製造方法。 It has a plate shape, and is electrically connected to the semiconductor device portion (11) formed on the surface layer portion on the front surface (14) side, and the semiconductor device portion (11), and from the front surface (14) side to the back surface ( 15) a plurality of semiconductor chips (10) having penetrating electrodes (12) extending to the side and exposed from the back surface (15);
A method for manufacturing a semiconductor device comprising a mold resin (20) half-cut for each of the semiconductor chips (10) while covering the entire surface (14) of each of the plurality of semiconductor chips (10).
A plurality of the semiconductor device portions (11) are formed on the surface layer portion on the front surface (31) side, and the through electrode (12) connected to each of the plurality of semiconductor device portions (11) extends from the front surface (31) side to the back surface. (32) preparing a semiconductor wafer (30) extending on each side;
Forming a mold resin (20) on the entire surface (31) of the semiconductor wafer (30);
After forming the mold resin (20), the back surface (32) of the semiconductor wafer (30) is ground using the mold resin (20) as a support member, and the penetration from the back surface (32) of the semiconductor wafer (30). Exposing the electrode (12);
Wherein the semiconductor wafer (30) as well as divided into individual for each of the semiconductor chip (10), seen including a step of half-cutting the mold resin (20),
In the step of forming the mold resin (20), the entire surface (14) of the semiconductor chip (10) is covered with the mold resin (20), and then a supporting boss is formed on the mold resin (20). (21) forming a semiconductor device manufacturing method.
前記モールド樹脂（２０）を形成する工程では、前記第１シリコン層（６１）の上に前記モールド樹脂（２０）を形成し、
前記半導体ウェハ（３０）の裏面（３２）を研削する工程では、前記第２シリコン層（６２）および前記絶縁層（６３）を研削することにより、前記第１シリコン層（６１）から前記貫通電極（１２）を露出させることを特徴とする請求項５または６に記載の半導体装置の製造方法。 In the step of preparing the semiconductor wafer (30), the first silicon layer (61) of the SOI substrate (60) in which the insulating layer (63) is sandwiched between the first silicon layer (61) and the second silicon layer (62). ) In which the semiconductor device portion (11) is formed, connected to the semiconductor device portion (11), and the through electrode (12) extends on the insulating layer (63) side. Prepare
In the step of forming the mold resin (20), the mold resin (20) is formed on the first silicon layer (61).
In the step of grinding the back surface (32) of the semiconductor wafer (30), the through silicon via (61) is removed from the first silicon layer (61) by grinding the second silicon layer (62) and the insulating layer (63). 7. The method of manufacturing a semiconductor device according to claim 5 , wherein (12) is exposed.
前記半導体チップ（１０）の表面（１４）全体を覆うモールド樹脂（２０）とを備えた半導体装置の製造方法であって、
表面（３１）側の表層部に前記半導体デバイス部（１１）が複数形成され、前記複数の半導体デバイス部（１１）それぞれに接続された前記貫通電極（１２）が前記表面（３１）側から裏面（３２）側にそれぞれ延設された半導体ウェハ（３０）を用意する工程と、
前記半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）を形成する工程と、
前記モールド樹脂（２０）を形成した後、前記モールド樹脂（２０）を支持部材として前記半導体ウェハ（３０）の裏面（３２）を研削し、前記半導体ウェハ（３０）の裏面（３２）から前記貫通電極（１２）を露出させる工程と、
前記貫通電極（１２）を露出させた後、前記モールド樹脂（２０）と前記半導体ウェハ（３０）とが一体化されたものを前記半導体チップ（１０）ごとに個々に分割する工程とを含み、
前記半導体ウェハ（３０）を用意する工程では、第１シリコン層（６１）と第２シリコン層（６２）とで絶縁層（６３）を挟み込んだＳＯＩ基板（６０）のうち第１シリコン層（６１）の表層部に前記半導体デバイス部（１１）が形成され、前記半導体デバイス部（１１）に接続されると共に前記絶縁層（６３）側に前記貫通電極（１２）が延設されているものを用意し、
前記モールド樹脂（２０）を形成する工程では、前記第１シリコン層（６１）の上に前記モールド樹脂（２０）を形成し、
前記半導体ウェハ（３０）の裏面（３２）を研削する工程では、前記第２シリコン層（６２）および前記絶縁層（６３）を研削することにより、前記第１シリコン層（６１）から前記貫通電極（１２）を露出させることを特徴とする半導体装置の製造方法。 It has a plate shape, and is electrically connected to the semiconductor device portion (11) formed on the surface layer portion on the front surface (14) side, and the semiconductor device portion (11), and from the front surface (14) side to the back surface ( 15) a semiconductor chip (10) having a penetrating electrode (12) extending to the side and exposed from the back surface (15);
A method for manufacturing a semiconductor device comprising a mold resin (20) covering the entire surface (14) of the semiconductor chip (10),
A plurality of the semiconductor device portions (11) are formed on the surface layer portion on the front surface (31) side, and the through electrode (12) connected to each of the plurality of semiconductor device portions (11) extends from the front surface (31) side to the back surface. (32) preparing a semiconductor wafer (30) extending on each side;
Forming a mold resin (20) on the entire surface (31) of the semiconductor wafer (30);
After forming the mold resin (20), the back surface (32) of the semiconductor wafer (30) is ground using the mold resin (20) as a support member, and the penetration from the back surface (32) of the semiconductor wafer (30). Exposing the electrode (12);
After exposing the through electrode (12), seen including a step of dividing those wherein the mold resin (20) the semiconductor wafer (30) and is integrated individually for each of the semiconductor chip (10) ,
In the step of preparing the semiconductor wafer (30), the first silicon layer (61) of the SOI substrate (60) in which the insulating layer (63) is sandwiched between the first silicon layer (61) and the second silicon layer (62). ) In which the semiconductor device portion (11) is formed, connected to the semiconductor device portion (11), and the through electrode (12) extends on the insulating layer (63) side. Prepare
In the step of forming the mold resin (20), the mold resin (20) is formed on the first silicon layer (61).
In the step of grinding the back surface (32) of the semiconductor wafer (30), the through silicon via (61) is removed from the first silicon layer (61) by grinding the second silicon layer (62) and the insulating layer (63). (12) A method of manufacturing a semiconductor device, characterized by exposing .
前記複数の半導体チップ（１０）の表面（１４）全体をそれぞれ覆うと共に、前記半導体チップ（１０）ごとにハーフカットされたモールド樹脂（２０）とを備えた半導体装置の製造方法であって、
表面（３１）側の表層部に前記半導体デバイス部（１１）が複数形成され、前記複数の半導体デバイス部（１１）それぞれに接続された前記貫通電極（１２）が前記表面（３１）側から裏面（３２）側にそれぞれ延設された半導体ウェハ（３０）を用意する工程と、
前記半導体ウェハ（３０）の表面（３１）全体にモールド樹脂（２０）を形成する工程と、
前記モールド樹脂（２０）を形成した後、前記モールド樹脂（２０）を支持部材として前記半導体ウェハ（３０）の裏面（３２）を研削し、前記半導体ウェハ（３０）の裏面（３２）から前記貫通電極（１２）を露出させる工程と、
前記半導体ウェハ（３０）を前記半導体チップ（１０）ごとに個々に分割すると共に、前記モールド樹脂（２０）をハーフカットする工程とを含み、
前記半導体ウェハ（３０）を用意する工程では、第１シリコン層（６１）と第２シリコン層（６２）とで絶縁層（６３）を挟み込んだＳＯＩ基板（６０）のうち第１シリコン層（６１）の表層部に前記半導体デバイス部（１１）が形成され、前記半導体デバイス部（１１）に接続されると共に前記絶縁層（６３）側に前記貫通電極（１２）が延設されているものを用意し、
前記モールド樹脂（２０）を形成する工程では、前記第１シリコン層（６１）の上に前記モールド樹脂（２０）を形成し、
前記半導体ウェハ（３０）の裏面（３２）を研削する工程では、前記第２シリコン層（６２）および前記絶縁層（６３）を研削することにより、前記第１シリコン層（６１）から前記貫通電極（１２）を露出させることを特徴とする半導体装置の製造方法。 It has a plate shape, and is electrically connected to the semiconductor device portion (11) formed on the surface layer portion on the front surface (14) side, and the semiconductor device portion (11), and from the front surface (14) side to the back surface ( 15) a plurality of semiconductor chips (10) having penetrating electrodes (12) extending to the side and exposed from the back surface (15);
A method for manufacturing a semiconductor device comprising a mold resin (20) half-cut for each of the semiconductor chips (10) while covering the entire surface (14) of each of the plurality of semiconductor chips (10).
A plurality of the semiconductor device portions (11) are formed on the surface layer portion on the front surface (31) side, and the through electrode (12) connected to each of the plurality of semiconductor device portions (11) extends from the front surface (31) side to the back surface. (32) preparing a semiconductor wafer (30) extending on each side;
Forming a mold resin (20) on the entire surface (31) of the semiconductor wafer (30);
After forming the mold resin (20), the back surface (32) of the semiconductor wafer (30) is ground using the mold resin (20) as a support member, and the penetration from the back surface (32) of the semiconductor wafer (30). Exposing the electrode (12);
Wherein the semiconductor wafer (30) as well as divided into individual for each of the semiconductor chip (10), seen including a step of half-cutting the mold resin (20),
In the step of preparing the semiconductor wafer (30), the first silicon layer (61) of the SOI substrate (60) in which the insulating layer (63) is sandwiched between the first silicon layer (61) and the second silicon layer (62). ) In which the semiconductor device portion (11) is formed, connected to the semiconductor device portion (11), and the through electrode (12) extends on the insulating layer (63) side. Prepare
In the step of forming the mold resin (20), the mold resin (20) is formed on the first silicon layer (61).
In the step of grinding the back surface (32) of the semiconductor wafer (30), the through silicon via (61) is removed from the first silicon layer (61) by grinding the second silicon layer (62) and the insulating layer (63). (12) A method of manufacturing a semiconductor device, characterized by exposing .
前記モールド樹脂（２０）を形成する工程では、前記モールド樹脂（２０）で前記トレンチ（１６）を埋めることを特徴とする請求項５ないし９のいずれか１つに記載の半導体装置の製造方法。 In the step of preparing the semiconductor wafer (30), a semiconductor wafer (30) having a trench (16) provided in a region to be the semiconductor chip (10) is prepared.
Wherein in the step of forming a mold resin (20) The method of manufacturing a semiconductor device according to any one of claims 5 to 9, characterized in that filling the trench (16) in the mold resin (20).
板状をなしており、表面（１４）側の表層部に形成された半導体デバイス部（１１）と、前記半導体デバイス部（１１）に電気的に接続され、前記表面（１４）側から裏面（１５）側に延設されて前記裏面（１５）から露出した貫通電極（１２）と有する前記半導体チップ（１０）と、
前記半導体チップ（１０）の表面（１４）全体を覆う前記モールド樹脂（２０）とを備え、
前記半導体チップ（１０）の表層部にトレンチ（１６）が設けられており、前記トレンチ（１６）は前記モールド樹脂（２０）に埋められており、
前記トレンチ（１６）は、該トレンチ（１６）の深さ方向に前記トレンチ（１６）の幅が大きくなるようにアンダーカットされていることを特徴とする半導体装置。 A plurality of semiconductor device portions (11) are formed on the surface layer portion on the surface (31) side of the semiconductor wafer (30), and a mold resin (20) is formed on the entire surface (31) of the semiconductor wafer (30). Are individually divided for each semiconductor chip (10),
It has a plate shape, and is electrically connected to the semiconductor device portion (11) formed on the surface layer portion on the front surface (14) side, and the semiconductor device portion (11), and from the front surface (14) side to the back surface ( 15) the semiconductor chip (10) having a penetrating electrode (12) extending from the back surface and exposed from the back surface (15);
The mold resin (20) covering the entire surface (14) of the semiconductor chip (10) ,
A trench (16) is provided in a surface layer portion of the semiconductor chip (10), and the trench (16) is buried in the mold resin (20).
The semiconductor device according to claim 1, wherein the trench (16) is undercut so that the width of the trench (16) is increased in the depth direction of the trench (16) .
板状をなしており、表面（１４）側の表層部に形成された半導体デバイス部（１１）と、前記半導体デバイス部（１１）に電気的に接続され、前記表面（１４）側から裏面（１５）側に延設されて前記裏面（１５）から露出した貫通電極（１２）とを有する前記複数の半導体チップ（１０）と、
前記複数の半導体チップ（１０）の表面（１４）全体をそれぞれ覆うと共に、前記半導体チップ（１０）ごとにハーフカットされた前記モールド樹脂（２０）とを備え、
前記半導体チップ（１０）の表層部にトレンチ（１６）が設けられており、前記トレンチ（１６）は前記モールド樹脂（２０）に埋められており、
前記トレンチ（１６）は、該トレンチ（１６）の深さ方向に前記トレンチ（１６）の幅が大きくなるようにアンダーカットされていることを特徴とする半導体装置。 A plurality of semiconductor device portions (11) are formed on the surface layer portion on the surface (31) side of the semiconductor wafer (30), and a mold resin (20) is formed on the entire surface (31) of the semiconductor wafer (30). However, the semiconductor wafer (30) is individually divided for each semiconductor chip (10), and the mold resin (20) is half-cut for each semiconductor chip (10),
It has a plate shape, and is electrically connected to the semiconductor device portion (11) formed on the surface layer portion on the front surface (14) side, and the semiconductor device portion (11), and from the front surface (14) side to the back surface ( 15) the plurality of semiconductor chips (10) having penetrating electrodes (12) extending from the back surface and exposed from the back surface (15);
The entire surface (14) of the plurality of semiconductor chips (10) is respectively covered, and the mold resin (20) half-cut for each of the semiconductor chips (10) is provided .
A trench (16) is provided in a surface layer portion of the semiconductor chip (10), and the trench (16) is buried in the mold resin (20).
The semiconductor device according to claim 1, wherein the trench (16) is undercut so that the width of the trench (16) is increased in the depth direction of the trench (16) .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008103099A JP5115295B2 (en) | 2008-04-11 | 2008-04-11 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008103099A JP5115295B2 (en) | 2008-04-11 | 2008-04-11 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009253239A JP2009253239A (en) | 2009-10-29 |
| JP5115295B2 true JP5115295B2 (en) | 2013-01-09 |
Family
ID=41313602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008103099A Expired - Fee Related JP5115295B2 (en) | 2008-04-11 | 2008-04-11 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5115295B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012204302A1 (en) * | 2012-03-19 | 2013-09-19 | Robert Bosch Gmbh | Overmolded component with a sealing labyrinth |
| KR102078848B1 (en) | 2013-03-15 | 2020-02-18 | 삼성전자 주식회사 | Method of Fabricating Semiconductor Stack Structures |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002009193A (en) * | 2000-04-18 | 2002-01-11 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JP3744772B2 (en) * | 2000-05-10 | 2006-02-15 | 三洋電機株式会社 | Manufacturing method of semiconductor device |
| JP4042749B2 (en) * | 2005-02-21 | 2008-02-06 | カシオ計算機株式会社 | Manufacturing method of semiconductor device |
| JP4731191B2 (en) * | 2005-03-28 | 2011-07-20 | 富士通セミコンダクター株式会社 | Semiconductor device and manufacturing method of semiconductor device |
-
2008
- 2008-04-11 JP JP2008103099A patent/JP5115295B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009253239A (en) | 2009-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108597998B (en) | Wafer level system packaging method and packaging structure | |
| JP6576038B2 (en) | Micro surface mount device packaging | |
| JP5028988B2 (en) | Manufacturing method of semiconductor device | |
| JP4497112B2 (en) | Manufacturing method of semiconductor device | |
| US20160225733A1 (en) | Chip Scale Package | |
| JP2009529804A (en) | Semiconductor device packaging | |
| US20120306031A1 (en) | Semiconductor sensor device and method of packaging same | |
| JP6317475B2 (en) | Dicing method for wafer level packaging and semiconductor chip having dicing structure adapted for wafer level packaging | |
| US9842794B2 (en) | Semiconductor package with integrated heatsink | |
| US9202753B2 (en) | Semiconductor devices and methods of producing these | |
| JP4794615B2 (en) | Semiconductor device | |
| KR20060088518A (en) | Semiconductor device and manufacturing method thereof | |
| US9972554B2 (en) | Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof | |
| US20110230046A1 (en) | Semiconductor dice with backside trenches filled with elastic material for improved attachment, packages using the same, and methods of making the same | |
| JP2006278610A (en) | Semiconductor device and manufacturing method thereof | |
| KR20150024492A (en) | Capacitive micromachined ultrasonic transducer and method of singulating the same | |
| US20160071819A1 (en) | Method of Producing a Semiconductor Device and a Semiconductor Device | |
| JP2018518039A (en) | Optoelectronic component array and method for manufacturing a plurality of optoelectronic component arrays | |
| JP6213554B2 (en) | Semiconductor device | |
| JP2011109104A (en) | Method for sealing electronic component | |
| US7911043B2 (en) | Wafer level device package with sealing line having electroconductive pattern and method of packaging the same | |
| JP5115295B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2009188148A (en) | Semiconductor device and method for manufacturing same | |
| JP4696152B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| US9082738B2 (en) | Semiconductor package with improved thermal properties |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100723 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121001 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |