JP5111094B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5111094B2
JP5111094B2 JP2007334250A JP2007334250A JP5111094B2 JP 5111094 B2 JP5111094 B2 JP 5111094B2 JP 2007334250 A JP2007334250 A JP 2007334250A JP 2007334250 A JP2007334250 A JP 2007334250A JP 5111094 B2 JP5111094 B2 JP 5111094B2
Authority
JP
Japan
Prior art keywords
conductive film
chip
film
antenna
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007334250A
Other languages
Japanese (ja)
Other versions
JP2008181502A (en
JP2008181502A5 (en
Inventor
真 柳澤
貴章 高縁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007334250A priority Critical patent/JP5111094B2/en
Publication of JP2008181502A publication Critical patent/JP2008181502A/en
Publication of JP2008181502A5 publication Critical patent/JP2008181502A5/ja
Application granted granted Critical
Publication of JP5111094B2 publication Critical patent/JP5111094B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、外部読み取り装置と非接触で通信する手段を有する半導体装置に関する。 The present invention relates to a semiconductor device having means for communicating in a non-contact manner with an external reader.

近年、RFID(Radio Frequency IDentification system)が研究され、実用化されている。 In recent years, RFID (Radio Frequency IDentification system) has been studied and put into practical use.

RFIDとは、無線で情報の送受信が可能な半導体装置(RFIDタグ、RFタグ、IDタグ、ICタグ、無線タグ、電子タグ、無線チップともよばれる)とリーダ/ライタ間で電磁波により通信を行い、データの記録や読み出しを行う技術のことである。このような半導体装置は、メモリ回路等が設けられた信号処理回路を有するICチップ(集積回路)とアンテナとによって構成される。 RFID communicates with an electromagnetic wave between a semiconductor device (also referred to as an RFID tag, an RF tag, an ID tag, an IC tag, a wireless tag, an electronic tag, and a wireless chip) that can transmit and receive information wirelessly, and a reader / writer. It is a technology for recording and reading data. Such a semiconductor device includes an IC chip (integrated circuit) having a signal processing circuit provided with a memory circuit and the like, and an antenna.

RFIDで用いられるRFタグは、リーダ/ライタから受信した電波から電磁誘導によって動作電力を得ると共に、電波を利用してリーダ/ライタとの間でデータを交換する。そして、RFタグは、通常、かかる電波を送受信するためのアンテナをICチップとは別個に形成してICチップと接続している。 An RF tag used in RFID obtains operating power from electromagnetic waves received from a reader / writer by electromagnetic induction, and exchanges data with the reader / writer using the radio waves. The RF tag usually has an antenna for transmitting and receiving such radio waves formed separately from the IC chip and connected to the IC chip.

このように、アンテナとICチップを別個に形成して接続を行う場合、両者を電気的に接続しなければならず、微小なICチップの端子とアンテナの接続は技術的困難性を伴うため歩留まりの低下を招いていた。また、RFタグの使用時に接続点に応力が加わり断線や接続不良の原因となっており、特に可撓性を有するRFタグを使用する場合には、より接続不良が問題となることが予想される。 As described above, when the antenna and the IC chip are separately formed and connected, the two must be electrically connected, and the connection between the terminal of the minute IC chip and the antenna involves technical difficulty, and thus the yield. Has led to a decline. In addition, stress is applied to the connection point when using the RF tag, causing disconnection or connection failure. In particular, when a flexible RF tag is used, connection failure is expected to become a problem. The

上述したアンテナとICチップの接続不良の問題を解決するべくICチップ上に第1のアンテナ(オンチップアンテナ、オンチップコイルとも呼ばれる)を形成し、RFタグを構成する第2のアンテナ(ブースターアンテナとも呼ばれる)と電磁誘導によって通信することにより、アンテナとICチップの接触による電気的接続を無くした非接触ICモジュールが知られている(例えば特許文献1、特許文献2を参照)。 In order to solve the above-described problem of poor connection between the antenna and the IC chip, a first antenna (also called an on-chip antenna or on-chip coil) is formed on the IC chip, and a second antenna (booster antenna) constituting the RF tag is formed. Also known is a non-contact IC module that eliminates an electrical connection caused by contact between an antenna and an IC chip by communicating with an electromagnetic induction (for example, see Patent Document 1 and Patent Document 2).

前記特許文献1及び特許文献2に記載されたRFタグ、もしくは非接触ICモジュールにおいて、ICチップ上に形成された第1のアンテナ(オンチップアンテナ、オンチップコイルとも呼ばれる)と、RFタグを構成する第2のアンテナ(ブースターアンテナとも呼ばれる)との間では電磁誘導によって通信が行われており、第1のアンテナは主にコイルとして動作している。この時、第1のアンテナがもつインダンタンスをLとおき、ICチップのもつキャパシタンスをCとおくと、ICチップ及びICチップ上に形成された第一のアンテナは直列あるいは並列にLとCが接続したLC共振回路と見なすことができ、その共振周波数frは次の式にて定義される。 In the RF tag or the non-contact IC module described in Patent Document 1 and Patent Document 2, a first antenna (also referred to as an on-chip antenna or an on-chip coil) formed on the IC chip and the RF tag are configured. Communication is performed by electromagnetic induction with a second antenna (also called a booster antenna), and the first antenna mainly operates as a coil. At this time, if the inductance of the first antenna is L and the capacitance of the IC chip is C, the first antenna formed on the IC chip and the IC chip has L and C in series or in parallel. It can be regarded as a connected LC resonance circuit, and its resonance frequency fr is defined by the following equation.

Figure 0005111094
Figure 0005111094

また、共振周波数frはキャリア周波数fcと一致している時に、より大きな共振電流がコイルに発生しICチップにより多くの電流を供給することができるため第1のアンテナはRFタグのキャリア周波数fcで共振することが望ましい。このため、ICチップ上に別途容量素子を形成してICチップのもつキャパシタンスCの値を増減することによって、共振周波数を調整する場合もある。
特開2000−137779号公報 特開2006−203852号公報
In addition, when the resonance frequency fr coincides with the carrier frequency fc, a larger resonance current is generated in the coil and more current can be supplied to the IC chip. Therefore, the first antenna has the carrier frequency fc of the RF tag. It is desirable to resonate. For this reason, the resonance frequency may be adjusted by separately forming a capacitive element on the IC chip and increasing or decreasing the value of the capacitance C of the IC chip.
JP 2000-137779 A JP 2006-203852 A

近年UHF帯やマイクロ波帯など、より高いキャリア周波数fcを利用したRFタグの利用が広がっており、このような高いキャリア周波数fcで共振するコイルを実現する場合を考える。ICチップをキャパシタとみなし、ICチップ上に形成された第1のアンテナをコイルとみなしたLC共振回路において、その共振周波数frとキャリア周波数fcを一致させるには、第1のアンテナがもつインダンタンスL、もしくはICチップのもつキャパシタンスCのどちらか、または両方を小さくする必要がある。しかし、インダクタンスLの値は一般的にコイルの外径寸法や線幅を変更することによって調整されるが、共振周波数frが高くなるほどインダクタンスLの少しの変動による影響が大きくなり、適切な共振をするコイルをICチップ上に作製することが困難になる問題があった。 In recent years, the use of RF tags using a higher carrier frequency fc such as the UHF band and the microwave band has spread, and a case where a coil that resonates at such a high carrier frequency fc is realized will be considered. In an LC resonance circuit in which the IC chip is regarded as a capacitor and the first antenna formed on the IC chip is regarded as a coil, in order to make the resonance frequency fr coincide with the carrier frequency fc, the inductance of the first antenna It is necessary to reduce either L or the capacitance C of the IC chip, or both. However, although the value of the inductance L is generally adjusted by changing the outer diameter dimension or the line width of the coil, the higher the resonance frequency fr, the greater the influence of a slight fluctuation of the inductance L, and the appropriate resonance. There is a problem that it is difficult to manufacture a coil to be formed on an IC chip.

また、共振周波数frを調整する目的でICチップ上に別途容量素子を形成することもできるが、ICチップの面積増加のためのコストアップの原因となっていた。さらに、製造時のバラツキによって容量値Cのずれが起こることによって共振周波数frがずれてしまうおそれがあった。容量値を製造後に調整するなどして共振周波数frを最適化する機構を別途設けることもできるが、出荷時にICチップ全ての共振周波数frを検査して調整を行うことには多くの時間や手間がかかりコストアップにつながるという課題もあった。 In addition, although it is possible to separately form a capacitive element on the IC chip for the purpose of adjusting the resonance frequency fr, it has been a cause of cost increase due to an increase in the area of the IC chip. Furthermore, there is a possibility that the resonance frequency fr is shifted due to a shift of the capacitance value C due to variations in manufacturing. Although a mechanism for optimizing the resonance frequency fr can be provided by adjusting the capacitance value after manufacturing, etc., it takes much time and labor to inspect and adjust the resonance frequency fr of all the IC chips at the time of shipment. There is also a problem that it increases costs and leads to cost increase.

また、ICチップは年々微小化しており、RFタグを製造する際にICチップの入出力端子とアンテナとの接続工程が困難になる問題があった。アンテナとICチップの接触による電気的接続を無くすことによってこの問題は軽減されるものの、ICチップ上に形成したアンテナとRFタグを構成するブースターアンテナの位置関係や形状が限定される問題があった。 In addition, IC chips have been miniaturized year by year, and there has been a problem that it becomes difficult to connect the input / output terminals of the IC chip and the antenna when manufacturing the RF tag. Although this problem is alleviated by eliminating the electrical connection due to the contact between the antenna and the IC chip, there is a problem that the positional relationship and shape of the booster antenna constituting the RF tag and the antenna formed on the IC chip are limited. .

本発明は、前記課題を解決するためになされたもので、ICチップ上に共振回路を形成することなく非接触な通信が可能な半導体装置を提供することを目的とする。また、ICチップ上に形成する配線パターン及びアンテナの構造が簡易になり製造が容易な半導体装置を提供することも目的としている。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor device capable of non-contact communication without forming a resonance circuit on an IC chip. It is another object of the present invention to provide a semiconductor device that has a simplified wiring pattern and antenna structure formed on an IC chip and is easy to manufacture.

本発明の半導体装置は、基板の一方の面に設けられたアンテナとして機能する導電膜と、ICチップと、ICチップと電気的に接続するように互いに独立して設けられた第1の導電膜及び第2の導電膜とを有し、ICチップは、第1の導電膜と第2の導電膜が基板を介してアンテナとして機能する導電膜と容量を形成するように基板の他方の面に設けられ、ICチップは、アンテナとして機能する導電膜を介して外部とデータの送受信を行う。本明細書において、ICチップとはトランジスタ、抵抗、コンデンサ、ダイオードなどの素子を集めてプロセス技術を応用して基板の上に設け、各種の機能を持たせた電子回路のことをいう。特に、RFIDタグとしての機能を果たすために、送信回路、受信回路、電源回路、メモリ回路、ロジック制御回路を含む。また、ICチップを支持する基板としては、シリコン基板に限定されず、ガラス基板や、ポリイミド基板など可撓性を有するものでも良い。 The semiconductor device of the present invention includes a conductive film functioning as an antenna provided on one surface of a substrate, an IC chip, and a first conductive film provided independently of each other so as to be electrically connected to the IC chip. And the second conductive film, and the IC chip is formed on the other surface of the substrate such that the first conductive film and the second conductive film form a capacitor and a capacitor functioning as an antenna through the substrate. The IC chip that is provided transmits and receives data to and from the outside through a conductive film that functions as an antenna. In this specification, an IC chip refers to an electronic circuit in which various elements such as transistors, resistors, capacitors, and diodes are collected and provided on a substrate by applying a process technique. In particular, a transmission circuit, a reception circuit, a power supply circuit, a memory circuit, and a logic control circuit are included in order to function as an RFID tag. Further, the substrate for supporting the IC chip is not limited to a silicon substrate, and may be a flexible substrate such as a glass substrate or a polyimide substrate.

また、本発明の半導体装置は、上記構成において、アンテナとして機能する導電膜は、基板の一方の面に互いに独立して設けられた第3の導電膜と第4の導電膜を有し、第1の導電膜が基板を介して第3の導電膜と容量を形成し、且つ第2の導電膜が基板を介して第4の導電膜と容量を形成する。 In the semiconductor device of the present invention having the above structure, the conductive film functioning as an antenna includes a third conductive film and a fourth conductive film which are provided independently on one surface of the substrate. The first conductive film forms a capacitor with the third conductive film through the substrate, and the second conductive film forms a capacitor with the fourth conductive film through the substrate.

また、本発明の半導体装置は、ICチップと、ICチップの一方の面上に設けられた第1の導電膜と、ICチップの他方の面上に設けられた第2の導電膜と、第1の基板上に設けられたアンテナとして機能する第3の導電膜と、第2の基板上に設けられたアンテナとして機能する第4の導電膜とを有し、第1の導電膜が第1の基板を介して第3の導電膜と容量を形成し、第2の導電膜が第2の基板を介して第4の導電膜と容量を形成し、ICチップは、アンテナとして機能する第3の導電膜及びアンテナとして機能する第4の導電膜を介して外部とデータの送受信を行う。 The semiconductor device of the present invention includes an IC chip, a first conductive film provided on one surface of the IC chip, a second conductive film provided on the other surface of the IC chip, A third conductive film functioning as an antenna provided over the first substrate and a fourth conductive film functioning as an antenna provided over the second substrate, the first conductive film being the first conductive film A capacitor is formed with the third conductive film through the second substrate, a capacitor is formed with the second conductive film through the second substrate, and the IC chip functions as an antenna. Data is transmitted / received to / from the outside through the conductive film and the fourth conductive film functioning as an antenna.

また、本発明の半導体装置は、ICチップと、ICチップの一方の面上に設けられた第1の導電膜と、ICチップの他方の面上に設けられた第2の導電膜と、第1の基板上に設けられたアンテナとして機能する第3の導電膜と、第2の基板上に設けられたアンテナとして機能する第4の導電膜と、第1の導電膜を覆うように設けられた第1の絶縁膜と、第2の導電膜を覆うように設けられた第2の絶縁膜とを有し、第1の導電膜が第1の絶縁膜を介して第3の導電膜と容量を形成し、第2の導電膜が第2の絶縁膜を介して第4の導電膜と容量を形成し、ICチップはアンテナとして機能する第3の導電膜及びアンテナとして機能する第4の導電膜を介して外部とデータの送受信を行う。 The semiconductor device of the present invention includes an IC chip, a first conductive film provided on one surface of the IC chip, a second conductive film provided on the other surface of the IC chip, A third conductive film functioning as an antenna provided over the first substrate, a fourth conductive film functioning as an antenna provided over the second substrate, and the first conductive film. A first insulating film and a second insulating film provided so as to cover the second conductive film, and the first conductive film is connected to the third conductive film via the first insulating film. A capacitor is formed, the second conductive film forms a capacitor with the fourth conductive film through the second insulating film, and the IC chip has a third conductive film that functions as an antenna and a fourth that functions as an antenna. Data is transmitted / received to / from the outside through the conductive film.

また、本発明の半導体装置は、ICチップと、ICチップの一方の面上に設けられた第1の導電膜と、ICチップの他方の面上に設けられた第2の導電膜と、第1の基板上に設けられたアンテナとして機能する第3の導電膜と、第2の基板上に設けられたアンテナとして機能する第4の導電膜と、第3の導電膜を覆うように設けられた第1の絶縁膜と、第4の導電膜を覆うように設けられた第2の絶縁膜とを有し、第1の導電膜が第1の絶縁膜を介して第3の導電膜と容量を形成し、第2の導電膜が第2の絶縁膜を介して第4の導電膜と容量を形成し、ICチップはアンテナとして機能する第3の導電膜及びアンテナとして機能する第4の導電膜を介して外部とデータの送受信を行う。また、第1の絶縁膜は、第3の導電膜上に、第3の導電膜と第4の導電膜とが互いに対向する部分を覆うように設けられ、第2の絶縁膜は、第4の導電膜上に、第3の導電膜と第4の導電膜とが互いに対向する部分を覆うように設けられた構成とすることができる。 The semiconductor device of the present invention includes an IC chip, a first conductive film provided on one surface of the IC chip, a second conductive film provided on the other surface of the IC chip, A third conductive film functioning as an antenna provided over the first substrate, a fourth conductive film functioning as an antenna provided over the second substrate, and the third conductive film. A first insulating film and a second insulating film provided so as to cover the fourth conductive film, and the first conductive film is connected to the third conductive film via the first insulating film. A capacitor is formed, the second conductive film forms a capacitor with the fourth conductive film through the second insulating film, and the IC chip has a third conductive film that functions as an antenna and a fourth that functions as an antenna. Data is transmitted / received to / from the outside through the conductive film. In addition, the first insulating film is provided on the third conductive film so as to cover a portion where the third conductive film and the fourth conductive film face each other, and the second insulating film includes the fourth insulating film. On the conductive film, the third conductive film and the fourth conductive film may be provided so as to cover portions facing each other.

また、本発明の半導体装置は、ICチップと、ICチップと電気的に接続するように互いに独立して設けられた第1の導電膜及び第2の導電膜と、第1の導電膜及び第2の導電膜を覆うように設けられた絶縁膜と、基板上に互いに独立して設けられたアンテナとして機能する導電膜とを有し、ICチップは、第1の導電膜と第2の導電膜が絶縁膜を介してアンテナとして機能する導電膜と容量を形成するように基板上に設けられ、ICチップは、アンテナとして機能する導電膜を介して外部とデータの送受信を行う。 In addition, a semiconductor device of the present invention includes an IC chip, a first conductive film and a second conductive film that are provided independently of each other so as to be electrically connected to the IC chip, a first conductive film, and a first conductive film. The IC chip includes an insulating film provided to cover the two conductive films and a conductive film functioning as an antenna provided independently of each other on the substrate. The IC chip includes the first conductive film and the second conductive film. A film is provided over the substrate so as to form a capacitor and a conductive film functioning as an antenna through an insulating film, and the IC chip transmits and receives data to and from the outside through the conductive film functioning as an antenna.

また、本発明の半導体装置は、上記構成において、ICチップが外部から無線で電力の充電が可能なバッテリーを有している。 In the semiconductor device of the present invention having the above structure, the IC chip includes a battery that can be charged with power wirelessly from the outside.

本発明の半導体装置によれば、従来アンテナとICチップとの間に設けられていた接触式接合部が不要となり、断線などの電気的故障が生じなくなるため、信頼性が向上する。さらに、ICチップ上に形成したアンテナのみで通信を行うときに比べて通信距離を大幅に向上することができる。また、ICチップ上に共振回路を形成することなく非接触な通信が可能なるため、ICチップ上に形成する配線パターンが簡易になり、アンテナの構成も簡単にすることができる。また、ICチップの天地を問わずにアンテナに実装できるため工程が簡易になる効果がある。 According to the semiconductor device of the present invention, the contact-type joint portion conventionally provided between the antenna and the IC chip becomes unnecessary, and electrical failure such as disconnection does not occur, so that the reliability is improved. Furthermore, the communication distance can be greatly improved compared to when communication is performed using only the antenna formed on the IC chip. Further, since non-contact communication is possible without forming a resonance circuit on the IC chip, the wiring pattern formed on the IC chip is simplified, and the antenna configuration can be simplified. Further, since the IC chip can be mounted on the antenna regardless of the top and bottom of the IC chip, there is an effect that the process is simplified.

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。 Embodiments of the present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.

(実施の形態1)
本実施の形態では、本発明のアンテナ及び半導体装置に関して図面を参照して説明する。
(Embodiment 1)
In this embodiment mode, an antenna and a semiconductor device of the present invention are described with reference to drawings.

図1(A)は本発明の第1の実施形態の構成例を模式的に示した図であり、図1(B)は図1(A)のA−B面での断面図である。 FIG. 1A is a diagram schematically illustrating a configuration example of the first embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along a line AB in FIG.

本実施の形態で示す半導体装置は、ICチップ101と、第1の導電膜102と、第2の導電膜103と、第3の導電膜104と、第4の導電膜105と、基板106とを有する。第3の導電膜104及び第4の導電膜105は、半導体装置において外部からの信号を受信するアンテナとして機能する。また、第1の導電膜102及び第2の導電膜103は、ICチップ101がアンテナとして機能する第3の導電膜104及び第4の導電膜105と信号の授受を行う電極として機能する。つまり、図1に示す半導体装置は、電気的に絶縁された第1の導電膜102と第3の導電膜104、及び電気的に絶縁された第2の導電膜103と第4の導電膜105が容量的に結合する(容量結合)ことによって、ICチップ101が外部との信号の授受を行うことができる。 The semiconductor device described in this embodiment includes an IC chip 101, a first conductive film 102, a second conductive film 103, a third conductive film 104, a fourth conductive film 105, and a substrate 106. Have The third conductive film 104 and the fourth conductive film 105 function as an antenna that receives a signal from the outside in the semiconductor device. In addition, the first conductive film 102 and the second conductive film 103 function as electrodes that exchange signals with the third conductive film 104 and the fourth conductive film 105 in which the IC chip 101 functions as an antenna. In other words, the semiconductor device illustrated in FIG. 1 includes the first conductive film 102 and the third conductive film 104 which are electrically isolated, and the second conductive film 103 and the fourth conductive film 105 which are electrically isolated. Are capacitively coupled (capacitive coupling), whereby the IC chip 101 can exchange signals with the outside.

また、第1の導電膜102と第2の導電膜103は、ICチップ101上に互いに独立して設けられており、ICチップ101の第1の入出力端子と第1の導電膜102が電気的に接続され、ICチップ101の第2の入出力端子と第2の導電膜103が電気的に接続されている。第3の導電膜104及び第4の導電膜105は、基板106の一方の面上に互いに独立して形成されており、ICチップ101は基板106の他方の面に配置されている。 Further, the first conductive film 102 and the second conductive film 103 are provided independently of each other on the IC chip 101, and the first input / output terminal of the IC chip 101 and the first conductive film 102 are electrically connected. The second input / output terminal of the IC chip 101 and the second conductive film 103 are electrically connected. The third conductive film 104 and the fourth conductive film 105 are formed independently on one surface of the substrate 106, and the IC chip 101 is disposed on the other surface of the substrate 106.

ICチップ101上に形成された第1の導電膜102は、基板106に面するように設けられており、基板106を挟んで第3の導電膜104と略平行に配置される。なお、第3の導電膜104において、第1の導電膜102と重なる領域を第1の領域107とよぶ。また、ICチップ101上に形成された第2の導電膜103は、基板106に面するように設けられており、基板106を挟んで第4の導電膜105と略平行に配置される。なお、第4の導電膜105において、第2の導電膜103と重なる領域を第2の領域108とよぶ。 The first conductive film 102 formed on the IC chip 101 is provided so as to face the substrate 106, and is disposed substantially parallel to the third conductive film 104 with the substrate 106 interposed therebetween. Note that a region of the third conductive film 104 that overlaps with the first conductive film 102 is referred to as a first region 107. Further, the second conductive film 103 formed on the IC chip 101 is provided so as to face the substrate 106, and is disposed substantially in parallel with the fourth conductive film 105 with the substrate 106 interposed therebetween. Note that a region of the fourth conductive film 105 that overlaps with the second conductive film 103 is referred to as a second region 108.

このように、アンテナとICチップを有する半導体装置において、アンテナとICチップとを直接接続しない構造とすることによって、接続不良を防止することができる。また、アンテナとICチップとの信号の授受を容量結合により行うことによって、ICチップ上に共振回路を形成することなく非接触な通信が可能なるため、ICチップ上に形成する配線パターンが簡易になり、アンテナの構成も簡単にすることができる。 Thus, in a semiconductor device having an antenna and an IC chip, connection failure can be prevented by adopting a structure in which the antenna and the IC chip are not directly connected. In addition, since signal exchange between the antenna and the IC chip is performed by capacitive coupling, non-contact communication is possible without forming a resonance circuit on the IC chip, so that a wiring pattern formed on the IC chip can be easily obtained. Thus, the antenna configuration can be simplified.

次に、本実施の形態の半導体装置の動作について図2を参照して説明する。 Next, the operation of the semiconductor device of this embodiment will be described with reference to FIG.

リーダ/ライタ203と接続されたアンテナ204から送信された電波によって、半導体装置201の第3の導電膜104と第4の導電膜105には電流が発生する。第3の導電膜104と第4の導電膜105に生じた電流によって、第1の領域107及び第2の領域108に電荷が発生する。なお、第1の領域107及び第2の領域108に発生する電荷の極性は互いに反転している事が望ましい。第1の領域107に発生した電荷は基板106を挟んで対面しているICモジュール202内の第1の導電膜102に容量結合によって電荷を発生させ、第2の領域108に発生した電荷は基板106を挟んで対面しているICモジュール202内の第2の導電膜103に容量結合によって電荷を発生させる。第1の導電膜102及び第2の導電膜103はそれぞれ、ICチップ101の入出力端子に接続されているため、ICチップ101に電力が供給される。以上に説明した動作によって、第1の導電膜102と第3の導電膜104の間、また第2の導電膜103と第4の導電膜105の間は絶縁されていて非接触であるが、容量結合による電気的な導通が生じ、リーダ/ライタ203から送られる電力、及び信号がICチップ101に伝送される。 Current is generated in the third conductive film 104 and the fourth conductive film 105 of the semiconductor device 201 by radio waves transmitted from the antenna 204 connected to the reader / writer 203. Electric charges are generated in the first region 107 and the second region 108 by the current generated in the third conductive film 104 and the fourth conductive film 105. Note that the polarities of the charges generated in the first region 107 and the second region 108 are preferably reversed. The charge generated in the first region 107 is generated by capacitive coupling in the first conductive film 102 in the IC module 202 facing the substrate 106 and the charge generated in the second region 108 is Electric charges are generated by capacitive coupling in the second conductive film 103 in the IC module 202 facing each other with the 106 interposed therebetween. Since each of the first conductive film 102 and the second conductive film 103 is connected to an input / output terminal of the IC chip 101, power is supplied to the IC chip 101. By the operation described above, the first conductive film 102 and the third conductive film 104 and the second conductive film 103 and the fourth conductive film 105 are insulated and are not in contact with each other. Electrical conduction due to capacitive coupling occurs, and power and signals sent from the reader / writer 203 are transmitted to the IC chip 101.

前述の動作によってICチップ101が動作する。また、半導体装置201からリーダ/ライタ203に向かって応答を返す場合については、ICチップ101の動作によって第1の導電膜102及び第2の導電膜103に電荷を発生する。第1の導電膜102に発生した電荷は、第1の導電膜102と容量結合している第1の領域107に電荷を発生させ、第2の導電膜103に発生した電荷は第2の導電膜103と容量結合している第2の領域108に電荷を発生させる。第1の領域107及び第2の領域108にそれぞれ生じる電荷によって第3の導電膜104と第4の導電膜105に流れる電流に変化が起こり、電磁波が発生してリーダ/ライタ203と通信することができる。 The IC chip 101 operates by the above-described operation. In the case where a response is returned from the semiconductor device 201 toward the reader / writer 203, charges are generated in the first conductive film 102 and the second conductive film 103 by the operation of the IC chip 101. The charge generated in the first conductive film 102 generates charge in the first region 107 that is capacitively coupled to the first conductive film 102, and the charge generated in the second conductive film 103 is the second conductive Electric charges are generated in the second region 108 that is capacitively coupled to the film 103. A current flowing through the third conductive film 104 and the fourth conductive film 105 changes due to charges generated in the first region 107 and the second region 108, and electromagnetic waves are generated to communicate with the reader / writer 203. Can do.

第3の導電膜104は第1の領域107において第1の導電膜102と容量結合し、第4の導電膜105は第2の領域108において第2の導電膜103と容量結合している。これは、第1の導電膜102と第1の領域107における第3の導電膜104を電極とし、基板106をその間の誘電体としたコンデンサとみなし、第2の導電膜103と第2の領域108における第4の導電膜105を電極とし、基板106をその間の誘電体としたコンデンサと見なすことができるためである。この容量結合を強めることによって、非接触で電力及び信号を伝送することによる電力損失を減らす事ができるため望ましい。コンデンサの静電容量CはC=εS/d(ε:電極間の物質の誘電率、S:電極の面積、d:電極間の距離)の式で求められる事が一般に知られている。この式から、第1の導電膜102および第2の導電膜103の面積はICチップ101上に形成できる範囲でできる限り大きくすることが望ましい。もしくは、基板106の厚さを可能な限り薄くすることによって容量結合を強めることができる。 The third conductive film 104 is capacitively coupled to the first conductive film 102 in the first region 107, and the fourth conductive film 105 is capacitively coupled to the second conductive film 103 in the second region 108. This is a capacitor in which the first conductive film 102 and the third conductive film 104 in the first region 107 are used as electrodes and the substrate 106 is a dielectric between them, and the second conductive film 103 and the second region are used. This is because the fourth conductive film 105 in 108 can be regarded as a capacitor having an electrode and the substrate 106 having a dielectric therebetween. Strengthening this capacitive coupling is desirable because it can reduce power loss due to non-contact transmission of power and signals. It is generally known that the capacitance C of a capacitor can be obtained by the following equation: C = εS / d (ε: dielectric constant of substance between electrodes, S: area of electrode, d: distance between electrodes). From this equation, it is desirable that the areas of the first conductive film 102 and the second conductive film 103 be as large as possible within a range that can be formed on the IC chip 101. Alternatively, capacitive coupling can be enhanced by reducing the thickness of the substrate 106 as much as possible.

ICチップ101を配置する場所については、第3の導電膜104及び第4の導電膜105上の電流分布が最も高くなる位置であることが好ましい。例えば第3の導電膜104及び第4の導電膜105が半波長ダイポールアンテナとしての機能を有する場合、第3の導電膜104及び第4の導電膜105上に流れる電流は、図3に示すような長手方向に正弦波分布として分布する。第3の導電膜104及び第4の導電膜105が互いに向かい合う側の端部104a及び端部105aで最も電流が高くなり、それぞれ反対側の端部104b及び端部105bで電流が最小となる。そのため、第1の領域107及び第2の領域108は図1に示すように、第3の導電膜104及び第4の導電膜105が互いに向かい合う側の端部104a及び端部105aの近傍にそれぞれ設けることが望ましい。 The place where the IC chip 101 is disposed is preferably a position where the current distribution on the third conductive film 104 and the fourth conductive film 105 is the highest. For example, in the case where the third conductive film 104 and the fourth conductive film 105 have a function as a half-wave dipole antenna, the current flowing through the third conductive film 104 and the fourth conductive film 105 is as shown in FIG. It is distributed as a sinusoidal distribution in the longitudinal direction. The current is highest at the end 104a and the end 105a on the side where the third conductive film 104 and the fourth conductive film 105 face each other, and the current is minimum at the opposite end 104b and end 105b. Therefore, as shown in FIG. 1, the first region 107 and the second region 108 are located in the vicinity of the end portion 104a and the end portion 105a on the side where the third conductive film 104 and the fourth conductive film 105 face each other. It is desirable to provide it.

なお、第3の導電膜104及び第4の導電膜105によってその機能をなすアンテナの形状は例として示した半波長ダイポールアンテナに限らず、第3の導電膜104及び第4の導電膜105の長手方向の長さが通信に使用する電磁波のキャリア周波数fcで共振するように調整され、かつ、ICチップ101が第3の導電膜104及び第4の導電膜105上の電流分布が高くなる位置に配置されていればいかなる形態を取ることができる。例えば導電膜を折り曲げた形状のメアンダラインとしてもよいし、端部の太さを変えた容量装荷ダイポールアンテナとするなど任意の形状に適用することができる。 Note that the shape of the antenna functioning by the third conductive film 104 and the fourth conductive film 105 is not limited to the half-wave dipole antenna shown as an example, and the third conductive film 104 and the fourth conductive film 105 Position where the length in the longitudinal direction is adjusted so as to resonate at the carrier frequency fc of the electromagnetic wave used for communication, and the IC chip 101 has a higher current distribution on the third conductive film 104 and the fourth conductive film 105 Can take any form. For example, a meander line having a shape obtained by bending a conductive film may be used, or a capacitively loaded dipole antenna having a changed end thickness may be used.

第1の導電膜102及び第2の導電膜103は長方形として図示したがこの形状に限定されず、円形、多角形など高周波信号の伝送に適した任意の形状にすることができる。 Although the first conductive film 102 and the second conductive film 103 are illustrated as rectangles, the present invention is not limited to this shape, and may be any shape suitable for high-frequency signal transmission, such as a circle and a polygon.

第3の導電膜104及び第4の導電膜105は所定のパターン状にスクリーン印刷により形成されてなるものか、もしくは、導電膜をエッチングしてなるものであり、銅(Cu)、アルミニウム(Al)、銀(Ag)、白金(Pt)、金(Au)、等の導電材料により設けることができる。 The third conductive film 104 and the fourth conductive film 105 are formed by screen printing in a predetermined pattern, or are formed by etching the conductive film, and include copper (Cu), aluminum (Al ), Silver (Ag), platinum (Pt), gold (Au), or the like.

第1の導電膜102及び第2の導電膜103はICチップ101上にポリマー型導電インクを用いて角形状に周回してなるパターンにスクリーン印刷により形成されてなるもの、導電膜をエッチングしてなるもの、電気メッキや静電メッキ、あるいは金属蒸着など各種形成法が採用可能である。 The first conductive film 102 and the second conductive film 103 are formed by screen printing on the IC chip 101 in a pattern that circulates in a square shape using polymer-type conductive ink, and the conductive film is etched. It is possible to adopt various forming methods such as electroplating, electrostatic plating, or metal vapor deposition.

本発明におけるポリマー型導電インクとしては、例えば、銀粉末、金粉末、白金粉末、アルミニウム粉末、パラジウム粉末、ロジウム粉末、カーボン粉末(カーボンブラック、カーボンナノチューブなど)などの導電微粒子が樹脂組成物に配合されたものが挙げられる。また、導電膜としては銅(Cu)、アルミニウム(Al)、銀(Ag)、白金(Pt)、金(Au)、等の導電材料により設けることができる。 As the polymer type conductive ink in the present invention, for example, conductive fine particles such as silver powder, gold powder, platinum powder, aluminum powder, palladium powder, rhodium powder, carbon powder (carbon black, carbon nanotube, etc.) are mixed in the resin composition. The thing which was done is mentioned. The conductive film can be formed using a conductive material such as copper (Cu), aluminum (Al), silver (Ag), platinum (Pt), or gold (Au).

基板106としては、ガラス、ポリイミド、ガラスエポキシ樹脂、フッ素樹脂、セラミック、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、アクリル、紙などの誘電体基板を用いることができる。基板として可撓性を有する材料を用いることによって、湾曲した面に半導体装置を設けることができる。また、基板106の膜厚を制御することによって、アンテナとして機能する導電膜とICチップと電気的に接続された導電膜との容量結合の強さを制御することができる。 As the substrate 106, a dielectric substrate such as glass, polyimide, glass epoxy resin, fluororesin, ceramic, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), acrylic, paper, or the like is used. Can do. By using a flexible material for the substrate, a semiconductor device can be provided over a curved surface. Further, by controlling the thickness of the substrate 106, the strength of capacitive coupling between the conductive film functioning as an antenna and the conductive film electrically connected to the IC chip can be controlled.

以上のように、本実施の形態で示した構成を用いることによって、アンテナとして機能する導電膜とICチップとの接合が不要となり、断線等の電気的故障が生じなくなるため半導体装置の信頼性を向上することができる。さらに、ICチップ上に形成したアンテナ(オンチップ)アンテナのみで通信を行う場合と比較して通信距離を向上させることができる。また、ICチップ上に共振回路を形成することなく非接触な通信が可能なるため、ICチップ上に形成する配線パターンが簡易になり、アンテナの構成も簡単にすることができる。また、ICチップの天地を問わずにアンテナに実装できるため工程が簡易になる効果がある。 As described above, by using the structure described in this embodiment mode, the conductive film functioning as an antenna and the IC chip do not need to be joined, and an electrical failure such as disconnection does not occur, so that the reliability of the semiconductor device can be improved. Can be improved. Further, the communication distance can be improved as compared with the case where communication is performed using only the antenna (on-chip) antenna formed on the IC chip. Further, since non-contact communication is possible without forming a resonance circuit on the IC chip, the wiring pattern formed on the IC chip is simplified, and the antenna configuration can be simplified. Further, since the IC chip can be mounted on the antenna regardless of the top and bottom of the IC chip, there is an effect that the process is simplified.

なお、本実施の形態は、本明細書の他の実施の形態で示す半導体装置の構成と組み合わせて実施することができる。 Note that this embodiment can be implemented in combination with the structure of the semiconductor device described in any of the other embodiments in this specification.

(実施の形態2)
本実施の形態では、上記実施の形態と異なる半導体装置に関して図4を参照して説明する。
(Embodiment 2)
In this embodiment, a semiconductor device different from that in the above embodiment will be described with reference to FIGS.

本実施の形態で示す半導体装置は、ICチップ101と、第1の導電膜102と、第2の導電膜103と、第3の導電膜104と、第4の導電膜105と、基板106と絶縁膜401を有する。ICチップ101の第1の入出力端子と第1の導電膜102とは電気的に接続され、ICチップ101の第2の入出力端子と第2の導電膜103とは電気的に接続されている。第3の導電膜104及び第4の導電膜105は基板106上に形成されており、ICチップ101は第3の導電膜104及び第4の導電膜105の上方に絶縁膜401を介して配置される。ICチップ101に電気的に接続された第1の導電膜102は絶縁膜401を介して第3の導電膜104における第1の領域107と略平行に配置される。またICチップ101に電気的に接続された第2の導電膜103は、絶縁膜401を介して第4の導電膜105における第2の領域108と略平行に配置される。なお、第1の領域107は、第3の導電膜104における第1の導電膜102と重なる領域を指し、第2の領域108は、第4の導電膜105における第2の導電膜103と重なる領域を指す。 The semiconductor device described in this embodiment includes an IC chip 101, a first conductive film 102, a second conductive film 103, a third conductive film 104, a fourth conductive film 105, and a substrate 106. An insulating film 401 is included. The first input / output terminal of the IC chip 101 and the first conductive film 102 are electrically connected, and the second input / output terminal of the IC chip 101 and the second conductive film 103 are electrically connected. Yes. The third conductive film 104 and the fourth conductive film 105 are formed over the substrate 106, and the IC chip 101 is disposed above the third conductive film 104 and the fourth conductive film 105 with an insulating film 401 interposed therebetween. Is done. The first conductive film 102 electrically connected to the IC chip 101 is disposed substantially in parallel with the first region 107 in the third conductive film 104 with the insulating film 401 interposed therebetween. In addition, the second conductive film 103 electrically connected to the IC chip 101 is disposed substantially parallel to the second region 108 in the fourth conductive film 105 with the insulating film 401 interposed therebetween. Note that the first region 107 refers to a region of the third conductive film 104 that overlaps with the first conductive film 102, and the second region 108 overlaps with the second conductive film 103 of the fourth conductive film 105. Refers to an area.

第3の導電膜104は、第1の導電膜102と絶縁膜401によって絶縁されているが、第1の領域107において第1の導電膜102と容量的に結合されている。また、第4の導電膜105は第2の導電膜103と絶縁膜401によって絶縁されているが、第2の領域108において第2の導電膜103と容量的に結合されている。 The third conductive film 104 is insulated from the first conductive film 102 and the insulating film 401, but is capacitively coupled to the first conductive film 102 in the first region 107. The fourth conductive film 105 is insulated by the second conductive film 103 and the insulating film 401, but is capacitively coupled to the second conductive film 103 in the second region 108.

図4(B)は図4(A)のA−B面での断面図であるが、ICチップ101と第3の導電膜104及び第4の導電膜105は基板106の上方に形成されている。上記実施形態1において第1の導電膜102と第1の領域107は基板106を挟んで配置され、第2の導電膜103と第2の領域108は基板106を挟んで配置されていたのに対し、本実施の形態では、絶縁膜401を設け、第1の導電膜102と第2の領域108は絶縁膜401を介して配置され、第2の導電膜103と第2の領域108は絶縁膜401を介して配置される事を特徴としている。 4B is a cross-sectional view taken along a line AB in FIG. 4A. The IC chip 101, the third conductive film 104, and the fourth conductive film 105 are formed over the substrate 106. FIG. Yes. In the first embodiment, the first conductive film 102 and the first region 107 are disposed with the substrate 106 interposed therebetween, and the second conductive film 103 and the second region 108 are disposed with the substrate 106 interposed therebetween. On the other hand, in this embodiment, the insulating film 401 is provided, the first conductive film 102 and the second region 108 are arranged with the insulating film 401 interposed therebetween, and the second conductive film 103 and the second region 108 are insulated. It is characterized by being disposed through the film 401.

第3の導電膜104は第1の領域107において第1の導電膜102と容量結合し、第4の導電膜105は第2の領域108において第2の導電膜103と容量結合している。これは、第1の導電膜102と第1の領域107における第3の導電膜104を電極とし、絶縁膜401をその間の誘電体としたコンデンサと、第2の導電膜103と第2の領域108を電極とし、絶縁膜401をその間の誘電体としたコンデンサと見なすことができるためである。 The third conductive film 104 is capacitively coupled to the first conductive film 102 in the first region 107, and the fourth conductive film 105 is capacitively coupled to the second conductive film 103 in the second region 108. This is because a capacitor using the first conductive film 102 and the third conductive film 104 in the first region 107 as an electrode and an insulating film 401 as a dielectric therebetween, the second conductive film 103 and the second region are used. This is because the capacitor 108 can be regarded as an electrode and the insulating film 401 is a dielectric therebetween.

実施の形態1では基板106が第1の導電膜102と第3の導電膜104、または、第2の導電膜103と第4の導電膜105の間に挿入される誘電体としての機能を有していたが、本実施の形態では絶縁膜401に置き換えることによって薄膜化が容易になり第1の導電膜102と第3の導電膜104の距離、また第2の導電膜103と第4の導電膜105の距離を狭くすることにより、容量結合を強めることができる効果がある。 In Embodiment 1, the substrate 106 functions as a dielectric inserted between the first conductive film 102 and the third conductive film 104 or between the second conductive film 103 and the fourth conductive film 105. However, in this embodiment mode, replacement with the insulating film 401 facilitates thinning, and the distance between the first conductive film 102 and the third conductive film 104, and the second conductive film 103 and the fourth conductive film. By narrowing the distance of the conductive film 105, there is an effect that the capacitive coupling can be strengthened.

なお絶縁膜401は、スパッタ法やプラズマCVD法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層又は積層で形成する事ができる。例えば、酸化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜を形成する事ができる。 Note that the insulating film 401 can be formed as a single layer or a stacked layer using a silicon oxide or a silicon nitride film by a sputtering method, a plasma CVD method, or the like. For example, a silicon oxide film, a silicon nitride oxide film, or a silicon oxynitride film can be formed.

以上のように、本実施の形態で示した構成を用いることによって、アンテナとして機能する導電膜とICチップとの接合が不要となり、断線等の電気的故障が生じなくなるため半導体装置の信頼性を向上することができる。さらに、ICチップ上に形成したアンテナ(オンチップ)アンテナのみで通信を行う場合と比較して通信距離を向上させることができる。また、ICチップ上に共振回路を形成することなく非接触な通信が可能なるため、ICチップ上に形成する配線パターンが簡易になり、アンテナの構成も簡単にすることができる。また、ICチップの天地を問わずにアンテナに実装できるため工程が簡易になる効果がある。また、絶縁膜401の膜厚や材料を選択することによって、ICチップ上に設けられた導電膜とアンテナとして機能する導電膜との容量結合を強め通信距離を向上することができる。 As described above, by using the structure described in this embodiment mode, the conductive film functioning as an antenna and the IC chip do not need to be joined, and an electrical failure such as disconnection does not occur, so that the reliability of the semiconductor device can be improved. Can be improved. Further, the communication distance can be improved as compared with the case where communication is performed using only the antenna (on-chip) antenna formed on the IC chip. Further, since non-contact communication is possible without forming a resonance circuit on the IC chip, the wiring pattern formed on the IC chip is simplified, and the antenna configuration can be simplified. Further, since the IC chip can be mounted on the antenna regardless of the top and bottom of the IC chip, there is an effect that the process is simplified. Further, by selecting the thickness and material of the insulating film 401, the capacitive coupling between the conductive film provided over the IC chip and the conductive film functioning as an antenna can be increased, and the communication distance can be improved.

なお、本実施の形態は、本明細書の他の実施の形態で示す半導体装置の構成と組み合わせて実施することができる。 Note that this embodiment can be implemented in combination with the structure of the semiconductor device described in any of the other embodiments in this specification.

(実施の形態3)
本実施の形態では、上記実施の形態と異なる半導体装置に関して図5を参照して説明する。
(Embodiment 3)
In this embodiment, a semiconductor device different from that in the above embodiment is described with reference to FIGS.

図5に示す第5の導電膜501は、図3に示す第3の導電膜104の端部104bと第4の導電膜105の端部105bを電気的に接続したものである。第5の導電膜501のその他の機能や使用方法は図1、図4に示す第3の導電膜104及び第4の導電膜105と同様である。 A fifth conductive film 501 illustrated in FIG. 5 is obtained by electrically connecting the end portion 104b of the third conductive film 104 and the end portion 105b of the fourth conductive film 105 illustrated in FIG. Other functions and methods of using the fifth conductive film 501 are the same as those of the third conductive film 104 and the fourth conductive film 105 shown in FIGS.

ICチップ101の配置方法については、上記実施の形態で示した構成を適用すればよい。例えば、図5(A)に示す構成では、第5の導電膜501が基板106の一方の面上に形成され、ICチップ101が基板106の他方の面に配置されており、図1に示した第3の導電膜104及び第4の導電膜105を第5の導電膜501と置き変えたもの見なすことができる。図5(B)に示す構成では、第5の導電膜501が基板106の一方の面上に形成され、ICチップ101が第5の導電膜501の上方に絶縁膜401を介して配置されており、図4に示した第3の導電膜104及び第4の導電膜105を第5の導電膜501と置き変えたもの見なすことができる。図5(A)、(B)に示す形態は、それぞれの構成により得られる効果に応じて実施者が選択的に用いることができる。 For the arrangement method of the IC chip 101, the configuration described in the above embodiment may be applied. For example, in the structure illustrated in FIG. 5A, the fifth conductive film 501 is formed over one surface of the substrate 106, and the IC chip 101 is disposed over the other surface of the substrate 106, which is illustrated in FIG. Further, the third conductive film 104 and the fourth conductive film 105 can be regarded as being replaced with the fifth conductive film 501. 5B, the fifth conductive film 501 is formed over one surface of the substrate 106, and the IC chip 101 is disposed over the fifth conductive film 501 with the insulating film 401 interposed therebetween. Therefore, it can be considered that the third conductive film 104 and the fourth conductive film 105 illustrated in FIG. 4 are replaced with the fifth conductive film 501. The form shown in FIGS. 5A and 5B can be selectively used by a practitioner depending on the effect obtained by each configuration.

以上のように、本実施の形態で示した構成を用いることによって、アンテナとして機能する導電膜とICチップとの接合が不要となり、断線等の電気的故障が生じなくなるため半導体装置の信頼性を向上することができる。さらに、ICチップ上に形成したアンテナ(オンチップ)アンテナのみで通信を行う場合と比較して通信距離を向上させることができる。また、ICチップ上に共振回路を形成することなく非接触な通信が可能なるため、ICチップ上に形成する配線パターンが簡易になり、アンテナの構成も簡単にすることができる。また、ICチップの天地を問わずにアンテナに実装できるため工程が簡易になる効果がある。 As described above, by using the structure described in this embodiment mode, the conductive film functioning as an antenna and the IC chip do not need to be joined, and an electrical failure such as disconnection does not occur, so that the reliability of the semiconductor device can be improved. Can be improved. Further, the communication distance can be improved as compared with the case where communication is performed using only the antenna (on-chip) antenna formed on the IC chip. Further, since non-contact communication is possible without forming a resonance circuit on the IC chip, the wiring pattern formed on the IC chip is simplified, and the antenna configuration can be simplified. Further, since the IC chip can be mounted on the antenna regardless of the top and bottom of the IC chip, there is an effect that the process is simplified.

なお、本実施の形態は、本明細書の他の実施の形態で示す半導体装置の構成と組み合わせて実施することができる。 Note that this embodiment can be implemented in combination with the structure of the semiconductor device described in any of the other embodiments in this specification.

(実施の形態4)
本実施の形態では、上記実施の形態と異なる半導体装置に関して図6を参照して説明する。
(Embodiment 4)
In this embodiment, a semiconductor device different from that in the above embodiment will be described with reference to FIGS.

図1において、第1の導電膜102及び第2の導電膜103はICチップ101の同一面上に形成されるが、本実施の形態においては、図6(A)に示すようにICチップ101の一つの面に第1の導電膜102が形成され、図6(B)に示すようにICチップ101の別の面上に第2の導電膜103が形成され、図6(C)に示すように第2の導電膜103と第の導電膜102がICチップ101の上下別々の面に形成される点が前記の実施形態と異なっている。 In FIG. 1, the first conductive film 102 and the second conductive film 103 are formed on the same surface of the IC chip 101. In this embodiment mode, as shown in FIG. A first conductive film 102 is formed on one surface of the IC chip, and a second conductive film 103 is formed on another surface of the IC chip 101 as shown in FIG. 6B, as shown in FIG. 6C. As described above, the second conductive film 103 and the first conductive film 102 are different from the above-described embodiment in that they are formed on separate upper and lower surfaces of the IC chip 101.

次に本実施形態における半導体装置300の具体的な構成の一例を図6(D)、(E)を参照して説明する。なお、図6(E)は図6(D)のA−B面での断面図である。 Next, an example of a specific configuration of the semiconductor device 300 according to the present embodiment will be described with reference to FIGS. Note that FIG. 6E is a cross-sectional view taken along a line AB in FIG.

第3の導電膜104は第1の基板601の一方の面に形成され、第4の導電膜105は第2の基板602の一方の面に形成され、第3の導電膜104と第4の導電膜105は互いにICチップ101を介して180度上下反転して設けられている。また、ICチップ101は、第1の基板601の他方の面と第2の基板602の他方の面に挟まれる形で配置されている。 The third conductive film 104 is formed on one surface of the first substrate 601, and the fourth conductive film 105 is formed on one surface of the second substrate 602. The conductive films 105 are provided upside down 180 degrees via the IC chip 101. Further, the IC chip 101 is arranged so as to be sandwiched between the other surface of the first substrate 601 and the other surface of the second substrate 602.

ICチップ101の一方の面上に形成された第1の導電膜102は、第1の基板601の他方の面に配置され、第1の基板601を挟んで第3の導電膜104と略平行に配置される。また、第2の導電膜103は、第2の基板602の他方の面に配置され、第2の基板602を挟んで第4の導電膜105と略平行に配置される。なお、第3の導電膜104は、第1の導電膜102と第1の基板601によって絶縁されているが、第1の領域107において第1の導電膜102と容量的に結合されている。また、第4の導電膜105は、第2の導電膜103と第2の基板602によって絶縁されているが、第2の領域108において第2の導電膜103と容量的に結合されている。 The first conductive film 102 formed on one surface of the IC chip 101 is disposed on the other surface of the first substrate 601 and substantially parallel to the third conductive film 104 with the first substrate 601 interposed therebetween. Placed in. In addition, the second conductive film 103 is disposed on the other surface of the second substrate 602 and is disposed substantially parallel to the fourth conductive film 105 with the second substrate 602 interposed therebetween. Note that the third conductive film 104 is insulated from the first conductive film 102 and the first substrate 601, but is capacitively coupled to the first conductive film 102 in the first region 107. The fourth conductive film 105 is insulated by the second conductive film 103 and the second substrate 602, but is capacitively coupled to the second conductive film 103 in the second region 108.

第1の基板601及び第2の基板602としては、ガラス、ポリイミド、ガラスエポキシ樹脂、フッ素樹脂、セラミック、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、アクリル、紙などの誘電体基板を用いることができる。 As the first substrate 601 and the second substrate 602, glass, polyimide, glass epoxy resin, fluororesin, ceramic, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), acrylic, A dielectric substrate such as paper can be used.

第1の導電膜102と第2の導電膜103をICチップ101の別の面上に形成することによって、第1の導電膜102の面積及び第2の導電膜103の面積をICチップ101の面積と同程度に取ることが可能となるため、第3の導電膜104及び第4導電膜105との容量結合を強めることができる。また、ICチップ101を第3の導電膜104及び第4導電膜105に実装する工程において、ICチップ101の天地を問わずに実装できるため工程が簡易になる。 By forming the first conductive film 102 and the second conductive film 103 on different surfaces of the IC chip 101, the area of the first conductive film 102 and the area of the second conductive film 103 can be reduced. Since it is possible to take the same size as the area, capacitive coupling with the third conductive film 104 and the fourth conductive film 105 can be strengthened. Further, in the process of mounting the IC chip 101 on the third conductive film 104 and the fourth conductive film 105, the process can be simplified because the IC chip 101 can be mounted regardless of the top and bottom.

以上のように、本実施の形態で示した構成を用いることによって、アンテナとして機能する導電膜とICチップとの接合が不要となり、断線等の電気的故障が生じなくなるため半導体装置の信頼性を向上させることができる。さらに、ICチップ上に形成したアンテナ(オンチップ)アンテナのみで通信を行う場合と比較して通信距離を向上することができる。また、ICチップ上に共振回路を形成することなく非接触な通信が可能なるため、ICチップ上に形成する配線パターンが簡易になり、アンテナの構成も簡単にすることができる。また、ICチップの天地を問わずにアンテナに実装できるため工程が簡易になる効果がある。 As described above, by using the structure described in this embodiment mode, the conductive film functioning as an antenna and the IC chip do not need to be joined, and an electrical failure such as disconnection does not occur, so that the reliability of the semiconductor device can be improved. Can be improved. Furthermore, the communication distance can be improved as compared with the case where communication is performed using only the antenna (on-chip) antenna formed on the IC chip. Further, since non-contact communication is possible without forming a resonance circuit on the IC chip, the wiring pattern formed on the IC chip is simplified, and the antenna configuration can be simplified. Further, since the IC chip can be mounted on the antenna regardless of the top and bottom of the IC chip, there is an effect that the process is simplified.

なお、本実施の形態は、本明細書の他の実施の形態で示す半導体装置の構成と組み合わせて実施することができる。 Note that this embodiment can be implemented in combination with the structure of the semiconductor device described in any of the other embodiments in this specification.

(実施の形態5)
本実施の形態では、上記実施の形態と異なる半導体装置に関して図7を参照して説明する。
(Embodiment 5)
In this embodiment, a semiconductor device different from that in the above embodiment is described with reference to FIGS.

図4において、第1の導電膜102及び第2の導電膜103はICチップ101の同一面上に形成されるが、本実施の形態においては、ICチップ101の一方の面上に第1の導電膜102が形成され、ICチップ101と第1の導電膜102の上方に第1の絶縁膜901が形成されている(図7(A)、(C))。また、ICチップ101の他方の面上に第2の導電膜103が形成され、ICチップ101と第2の導電膜103の上方に第2の絶縁膜902が形成されている(図7(B)、(C))。つまり、上記実施の形態で示した構成と比較して、第2の導電膜102と第3の導電膜104がICチップ101の上下別々の面に形成され、ICチップ101と第1の導電膜102の上方に第1の絶縁膜901が形成され、ICチップ101と第2の導電膜103の下方に第2の絶縁膜902が形成されている点が前記の実施形態と異なっている。 In FIG. 4, the first conductive film 102 and the second conductive film 103 are formed on the same surface of the IC chip 101. In this embodiment mode, the first conductive film 102 and the second conductive film 103 are formed on one surface of the IC chip 101. A conductive film 102 is formed, and a first insulating film 901 is formed over the IC chip 101 and the first conductive film 102 (FIGS. 7A and 7C). Further, a second conductive film 103 is formed on the other surface of the IC chip 101, and a second insulating film 902 is formed above the IC chip 101 and the second conductive film 103 (FIG. 7B). ), (C)). That is, as compared with the structure shown in the above embodiment mode, the second conductive film 102 and the third conductive film 104 are formed on separate upper and lower surfaces of the IC chip 101, and the IC chip 101 and the first conductive film are formed. A difference is that the first insulating film 901 is formed above the second insulating film 901 and the second insulating film 902 is formed below the IC chip 101 and the second conductive film 103.

次に本実施形態における半導体装置300の具体的な構成の一例を図7(D)、(E)を参照して説明する。なお、図7(E)は図7(D)のA−B面での断面図である。 Next, an example of a specific configuration of the semiconductor device 300 in the present embodiment will be described with reference to FIGS. Note that FIG. 7E is a cross-sectional view taken along a plane AB in FIG.

第3の導電膜104は第1の基板601の他方の面に形成され、第4の導電膜105は第2の基板602の他方の面に形成され、第3の導電膜104と第4の導電膜105は互いに対面する向きに形成されている。ICチップ101は第1の導電膜104と第4の導電膜105とに挟まれる形で配置されている。ICチップ101の一方の面上に形成された第1の導電膜102は、第3の導電膜104の下方に配置され、第1の絶縁膜901を介して第3の導電膜104と略平行に配置される。また、第2の導電膜103は、第4の導電膜105の上方に配置され、第2の絶縁膜902を介して第4の導電膜105と略平行に配置される。 The third conductive film 104 is formed on the other surface of the first substrate 601, and the fourth conductive film 105 is formed on the other surface of the second substrate 602. The conductive films 105 are formed so as to face each other. The IC chip 101 is disposed so as to be sandwiched between the first conductive film 104 and the fourth conductive film 105. The first conductive film 102 formed on one surface of the IC chip 101 is disposed below the third conductive film 104 and is substantially parallel to the third conductive film 104 with the first insulating film 901 interposed therebetween. Placed in. In addition, the second conductive film 103 is disposed above the fourth conductive film 105 and is disposed substantially parallel to the fourth conductive film 105 with the second insulating film 902 interposed therebetween.

第3の導電膜104は第1の導電膜102と第1の絶縁膜901によって絶縁されているが、第1の領域107において第1の導電膜102と容量的に結合されている。また、第4の導電膜105は第2の導電膜103と第2の絶縁膜902によって絶縁されているが、第2の領域108において第2の導電膜103と容量的に結合されている。 The third conductive film 104 is insulated from the first conductive film 102 and the first insulating film 901, but is capacitively coupled to the first conductive film 102 in the first region 107. The fourth conductive film 105 is insulated by the second conductive film 103 and the second insulating film 902, but is capacitively coupled to the second conductive film 103 in the second region 108.

第3の導電膜104と第4の導電膜105は互いに対面する向きに形成されており、ICチップ101とそれぞれ貼り合わせた場合に、第3の導電膜104と第4の導電膜105の一部が接触して電気的に導通する場合があるため、図8に示すように、第3の導電膜104と第4の導電膜105が重なる部分に別途絶縁膜を設けても良い。 The third conductive film 104 and the fourth conductive film 105 are formed so as to face each other. When the third conductive film 104 and the fourth conductive film 105 are bonded to the IC chip 101, one of the third conductive film 104 and the fourth conductive film 105 is provided. Since the portions may be in contact with each other to be electrically connected, an insulating film may be additionally provided in a portion where the third conductive film 104 and the fourth conductive film 105 overlap as illustrated in FIG.

図8(A)では、貼り合わせる際のマージンを考慮して第3の導電膜104と第4の導電膜105が接触する可能性がある部分のみに絶縁膜801及び絶縁膜802を形成した場合について示した図である。第3の導電膜104の一部を覆うように絶縁膜801を形成し、第4の導電膜105の一部を覆うように絶縁膜802を形成する。ICチップ101上に形成された第1の導電膜102は、第3の導電膜104の下方に配置され、絶縁膜801を介して第3の導電膜104上の第1の領域107と略平行に配置される、また、第2の導電膜103は、第4の導電膜105の上方に配置され、絶縁膜802を介して第4の導電膜105上の第2の領域108と略平行に配置される。 In FIG. 8A, the insulating film 801 and the insulating film 802 are formed only in a portion where the third conductive film 104 and the fourth conductive film 105 may be in contact with each other in consideration of a margin at the time of bonding. It is the figure shown about. An insulating film 801 is formed so as to cover part of the third conductive film 104, and an insulating film 802 is formed so as to cover part of the fourth conductive film 105. The first conductive film 102 formed over the IC chip 101 is disposed below the third conductive film 104 and is substantially parallel to the first region 107 on the third conductive film 104 with the insulating film 801 interposed therebetween. The second conductive film 103 is disposed above the fourth conductive film 105 and is substantially parallel to the second region 108 on the fourth conductive film 105 with the insulating film 802 interposed therebetween. Be placed.

図8(B)では、第3の導電膜104の全面を覆うように絶縁膜801を形成し、第4の導電膜105の全面を覆うように絶縁膜802を形成した場合について示した図である。これらの変形例においては、絶縁膜801によって第1の導電膜102と第3の導電膜104が絶縁され、絶縁膜802によって第2の導電膜103は第4の導電膜105が絶縁されている。従って、図7で示したように、ICチップ101と第1の導電膜102の上方に形成されていた第1の絶縁膜901は特に設けなくても良く、ICチップ101と第2の導電膜103の上方に形成されていた第2の絶縁膜902も同様に特に設けなくても良い。 FIG. 8B illustrates the case where the insulating film 801 is formed so as to cover the entire surface of the third conductive film 104 and the insulating film 802 is formed so as to cover the entire surface of the fourth conductive film 105. is there. In these modified examples, the first conductive film 102 and the third conductive film 104 are insulated by the insulating film 801, and the second conductive film 103 is insulated from the fourth conductive film 105 by the insulating film 802. . Therefore, as shown in FIG. 7, the first insulating film 901 formed above the IC chip 101 and the first conductive film 102 is not necessarily provided, and the IC chip 101 and the second conductive film are not necessarily provided. Similarly, the second insulating film 902 formed above 103 is not necessarily provided.

なお、本実施形態の半導体装置にあっては、図7、図8にその構成を例示したが、第1の絶縁膜901と、第2の絶縁膜902と、絶縁膜801と、絶縁膜802の配置に関しては、第3の導電膜104と第4の導電膜105とが電気的に絶縁され、第1の導電膜102と第3の導電膜104とが電気的に絶縁され、第2の導電膜103と第4の導電膜105とが電気的に絶縁されている限り、例示した構成に限定されず各種形態をとることができる。 Note that the configuration of the semiconductor device of this embodiment is illustrated in FIGS. 7 and 8, but the first insulating film 901, the second insulating film 902, the insulating film 801, and the insulating film 802 are illustrated. The third conductive film 104 and the fourth conductive film 105 are electrically insulated from each other, the first conductive film 102 and the third conductive film 104 are electrically insulated from each other, As long as the conductive film 103 and the fourth conductive film 105 are electrically insulated from each other, the present invention is not limited to the structure illustrated and can take various forms.

なお、第1の絶縁膜901、第2の絶縁膜902は、スパッタ法やプラズマCVD法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層又は積層で形成する事ができる。例えば、酸化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜を形成する事ができる。 Note that the first insulating film 901 and the second insulating film 902 can be formed as a single layer or a stack of films containing silicon oxide or silicon nitride by a sputtering method, a plasma CVD method, or the like. . For example, a silicon oxide film, a silicon nitride oxide film, or a silicon oxynitride film can be formed.

絶縁膜801、絶縁膜802は、ポリイミド薄膜など樹脂フィルム、金属酸化膜、などが考えられ、絶縁性のある接着剤を絶縁膜として兼用しても良い。 The insulating film 801 and the insulating film 802 may be a resin film such as a polyimide thin film, a metal oxide film, or the like, and an insulating adhesive may also be used as the insulating film.

第1の導電膜102と第2の導電膜103をICチップ101の別の面上に形成することによって、第1の導電膜102の面積及び第2の導電膜103の面積はICチップ101の面積と同程度に取ることが可能となるため、第3の導電膜104及び第4導電膜105との容量結合を強めることができる。また、ICチップ101を第3の導電膜104及び第4導電膜105に実装する工程でICチップ101の天地を問わずに実装できるため工程が簡易になる。 By forming the first conductive film 102 and the second conductive film 103 on different surfaces of the IC chip 101, the area of the first conductive film 102 and the area of the second conductive film 103 are the same as those of the IC chip 101. Since it is possible to take the same size as the area, capacitive coupling with the third conductive film 104 and the fourth conductive film 105 can be strengthened. In addition, since the IC chip 101 can be mounted on the third conductive film 104 and the fourth conductive film 105 regardless of the top of the IC chip 101, the process is simplified.

なお、本実施の形態は、本明細書の他の実施の形態で示す半導体装置の構成と組み合わせて実施することができる。 Note that this embodiment can be implemented in combination with the structure of the semiconductor device described in any of the other embodiments in this specification.

(実施の形態6)
本実施の形態では、上記実施の形態で示した半導体装置をRFIDタグとして用いる場合の構成に関して図面を参照して説明する。
(Embodiment 6)
In this embodiment, a structure in the case where the semiconductor device described in any of the above embodiments is used as an RFID tag will be described with reference to drawings.

本実施の形態で示すRFIDタグのブロック図を図9に示す。 FIG. 9 shows a block diagram of the RFID tag shown in this embodiment mode.

図9のRFIDタグ300は、アンテナ301及びICチップ302によって構成されている。また、ICチップ302は、整流回路303、電源回路304、復調回路305、発振回路306、論理回路307、メモリコントロール回路308、メモリ回路309、論理回路310、アンプ311、変調回路312によって構成されている。 The RFID tag 300 in FIG. 9 includes an antenna 301 and an IC chip 302. The IC chip 302 includes a rectifier circuit 303, a power supply circuit 304, a demodulation circuit 305, an oscillation circuit 306, a logic circuit 307, a memory control circuit 308, a memory circuit 309, a logic circuit 310, an amplifier 311, and a modulation circuit 312. Yes.

RFIDタグ300において、アンテナ301によって受信された通信信号はICチップ302における復調回路305に入力される。受信される通信信号、すなわちアンテナ301とリーダ/ライタ間で送受信される信号の周波数は、13.56MHz、915MHz、2.45GHzなどがあり、それぞれISO規格などで設定される。もちろん、アンテナ301とリーダ/ライタ間で送受信される信号の周波数はこれに限定されず、例えばサブミリ波である300GHz〜3THz、ミリ波である30GHz〜300GHz、マイクロ波である3GHz〜30GHz、極超短波である300MHz〜3GHz、超短波である30MHz〜300MHzのいずれの周波数も用いることができる。また、アンテナ301とリーダ/ライタ間で送受信される信号は、搬送波を変調した信号である。搬送波の変調方式は、アナログ変調であってもデジタル変調であってよく、振幅変調、位相変調、周波数変調、及びスペクトラム拡散のいずれであってもよい。好ましくは、振幅変調または周波数変調にするとよい。 In the RFID tag 300, a communication signal received by the antenna 301 is input to the demodulation circuit 305 in the IC chip 302. The frequency of the received communication signal, that is, the signal transmitted / received between the antenna 301 and the reader / writer includes 13.56 MHz, 915 MHz, 2.45 GHz, and the like, which are set according to the ISO standard or the like. Of course, the frequency of the signal transmitted / received between the antenna 301 and the reader / writer is not limited to this. Any frequency of 300 MHz to 3 GHz, which is a low frequency, and 30 MHz to 300 MHz, which is an ultrashort wave, can be used. A signal transmitted and received between the antenna 301 and the reader / writer is a signal obtained by modulating a carrier wave. The modulation method of the carrier wave may be analog modulation or digital modulation, and may be any of amplitude modulation, phase modulation, frequency modulation, and spread spectrum. Preferably, amplitude modulation or frequency modulation is used.

発振回路306から出力された発振信号は、クロック信号として論理回路307に供給される。また、変調された搬送波は復調回路305で復調される。復調後の信号も論理回路307に送られ解析される。論理回路307で解析された信号はメモリコントロール回路308に送られ、それに基づき、メモリコントロール回路308はメモリ回路309を制御し、メモリ回路309に記憶されたデータを取り出し、論理回路310に送る。論理回路310に送られた信号は論理回路310でエンコード処理されたのちアンプ311で増幅され、その信号によって変調回路312は搬送波に変調をかける。この変調された搬送波によりリーダ/ライタがRFIDタグからの信号を認識する。一方、整流回路303に入った搬送波は整流された後、電源回路304に入力される。このようにして得られた電源電圧を電源回路304より復調回路305、発振回路306、論理回路307、メモリコントロール回路308、メモリ回路309、論理回路310、アンプ311、変調回路312などに供給する。なお、電源回路304は必ずしも必要ではないが、ここでは入力電圧を降圧、昇圧や正負反転させる機能を有している。以上のようにして、RFIDタグは動作する。 The oscillation signal output from the oscillation circuit 306 is supplied to the logic circuit 307 as a clock signal. The modulated carrier wave is demodulated by the demodulation circuit 305. The demodulated signal is also sent to the logic circuit 307 and analyzed. The signal analyzed by the logic circuit 307 is sent to the memory control circuit 308. Based on the signal, the memory control circuit 308 controls the memory circuit 309, extracts the data stored in the memory circuit 309, and sends it to the logic circuit 310. The signal sent to the logic circuit 310 is encoded by the logic circuit 310 and then amplified by the amplifier 311. The modulation circuit 312 modulates the carrier wave by the signal. The reader / writer recognizes the signal from the RFID tag by the modulated carrier wave. On the other hand, the carrier wave entering the rectifier circuit 303 is rectified and then input to the power supply circuit 304. The power supply voltage thus obtained is supplied from the power supply circuit 304 to the demodulation circuit 305, the oscillation circuit 306, the logic circuit 307, the memory control circuit 308, the memory circuit 309, the logic circuit 310, the amplifier 311, the modulation circuit 312 and the like. Note that the power supply circuit 304 is not necessarily required, but here has a function of stepping down, boosting, and inverting the input voltage. As described above, the RFID tag operates.

なお、アンテナ301におけるアンテナの形状については、特に限定されず、コイル状アンテナ、ダイポールアンテナ、折り返しダイポールアンテナ、スロットアンテナ、メアンダラインアンテナ、マイクロストリップアンテナ等を適用すればよい。また、ICチップ302とアンテナ301は直接電気的に接続されておらず、アンテナ301とICチップ302との情報の授受は容量結合により行われる。 Note that there is no particular limitation on the shape of the antenna in the antenna 301, and a coiled antenna, a dipole antenna, a folded dipole antenna, a slot antenna, a meander line antenna, a microstrip antenna, or the like may be used. Further, the IC chip 302 and the antenna 301 are not directly electrically connected, and exchange of information between the antenna 301 and the IC chip 302 is performed by capacitive coupling.

また、整流回路303は、アンテナ301が受信する搬送波により誘導される交流信号を直流信号に変換する回路であればよい。 The rectifier circuit 303 may be a circuit that converts an AC signal induced by a carrier wave received by the antenna 301 into a DC signal.

なお、本実施の形態で示すRFIDタグは図9に示す構成に加え、図10に示すようにバッテリー361を設けた構成としてもよい。整流回路303から出力される電源電圧が、ICチップ302を動作させるのに十分でないときには、バッテリー361からもICチップ302を構成する各回路、例えば復調回路305、発振回路306、論理回路307、メモリコントロール回路308、メモリ回路309、論理回路310、アンプ311、変調回路312などに電源電圧を供給することができる。なお、バッテリー361に蓄えられるエネルギーは、例えば整流回路303から出力される電源電圧がICチップ302を動作させるために必要な電源電圧より十分に大きいときに、整流回路303から出力される電源電圧のうちの余剰分をバッテリー361に充電すれば良い。また、RFIDタグにアンテナ301及び整流回路303とは別にさらにアンテナ及び整流回路を設けることにより、無作為に生じている電波等からバッテリー361に蓄えるエネルギーを得ても良い。 Note that the RFID tag described in this embodiment may have a structure in which a battery 361 is provided as shown in FIG. 10 in addition to the structure shown in FIG. When the power supply voltage output from the rectifier circuit 303 is not sufficient to operate the IC chip 302, each circuit constituting the IC chip 302 from the battery 361, for example, the demodulation circuit 305, the oscillation circuit 306, the logic circuit 307, the memory A power supply voltage can be supplied to the control circuit 308, the memory circuit 309, the logic circuit 310, the amplifier 311, the modulation circuit 312, and the like. Note that the energy stored in the battery 361 is, for example, that of the power supply voltage output from the rectifier circuit 303 when the power supply voltage output from the rectifier circuit 303 is sufficiently higher than the power supply voltage necessary for operating the IC chip 302. What is necessary is just to charge the battery 361 for the excess of them. Further, by providing the RFID tag with an antenna and a rectifier circuit in addition to the antenna 301 and the rectifier circuit 303, energy stored in the battery 361 may be obtained from radio waves generated at random.

なお、バッテリーとは、充電することで連続使用時間を回復することができる電池のことをいう。なおバッテリーとしては、シート状に形成された電池を用いることが好ましく、例えばゲル状電解質を用いるリチウムポリマー電池や、リチウムイオン電池、リチウム2次電池等を用いることで、小型化が可能である。もちろん、充電可能な電池であれば何でもよく、ニッケル水素電池、ニッケルカドミウム電池などであってもよいし、また大容量のコンデンサなどを用いても良い。 In addition, a battery means the battery which can recover | restore continuous use time by charging. In addition, it is preferable to use the battery formed in the sheet form as a battery, for example, size reduction is possible by using the lithium polymer battery using a gel-like electrolyte, a lithium ion battery, a lithium secondary battery, etc. Of course, any rechargeable battery may be used, such as a nickel metal hydride battery or a nickel cadmium battery, or a large-capacity capacitor.

RFIDタグにバッテリーを設け当該バッテリーから電力を供給することによって、アンテナとして機能する導電膜とICチップと電気的に接続された導電膜との容量結合が十分でない場合であっても、リーダ/ライタと通信を行うことが可能となる。 A reader / writer can be provided even when capacitive coupling between a conductive film functioning as an antenna and a conductive film electrically connected to an IC chip is not sufficient by providing a battery in the RFID tag and supplying power from the battery. It becomes possible to communicate with.

なお、本実施の形態は、本明細書の他の実施の形態で示す半導体装置の構成と組み合わせて実施することができる。 Note that this embodiment can be implemented in combination with the structure of the semiconductor device described in any of the other embodiments in this specification.

(実施の形態7)
本実施の形態では、上記実施の形態で示した半導体装置の作製方法の一例に関して、図面を参照して説明する。本実施の形態においては、半導体装置のICチップに設けられる素子を同一基板上に薄膜トランジスタを用いて設ける場合について説明する。なお、本実施の形態では、薄膜トランジスタ等の素子を一度支持基板に設けた後、可撓性を有する基板に転置して半導体装置を形成する場合に関して説明する。
(Embodiment 7)
In this embodiment, an example of a method for manufacturing the semiconductor device described in the above embodiment is described with reference to drawings. In this embodiment, the case where an element provided in an IC chip of a semiconductor device is provided using a thin film transistor over the same substrate will be described. Note that in this embodiment, a case where an element such as a thin film transistor is once provided over a supporting substrate and then transferred to a flexible substrate to form a semiconductor device is described.

まず、基板701の一表面に剥離層702を形成し、続けて下地となる絶縁膜703および非晶質半導体膜704(例えば非晶質珪素を含む膜)を形成する(図11(A))。なお、剥離層702、絶縁膜703および非晶質半導体膜704は、連続して形成することができる。 First, a separation layer 702 is formed over one surface of a substrate 701, and then an insulating film 703 and an amorphous semiconductor film 704 (for example, a film containing amorphous silicon) serving as a base are formed (FIG. 11A). . Note that the separation layer 702, the insulating film 703, and the amorphous semiconductor film 704 can be formed successively.

基板701は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁膜を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板701であれば、その面積や形状に大きな制限はないため、基板701として、例えば、1辺が1メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。なお、本工程では、剥離層702は、基板701の全面に設けているが、必要に応じて、基板701の全面に剥離層を設けた後に、フォトリソグラフィ法により選択的に設けてもよい。また、基板701に接するように剥離層702を形成しているが、必要に応じて、基板701に接するように下地となる絶縁膜を形成し、当該絶縁膜に接するように剥離層702を形成してもよい。 As the substrate 701, a glass substrate, a quartz substrate, a metal substrate, a stainless steel substrate with an insulating film formed on one surface, a heat-resistant plastic substrate that can withstand the processing temperature in this step, or the like may be used. With such a substrate 701, there is no significant limitation on the area and shape thereof. For example, if the substrate 701 is a rectangular substrate having a side of 1 meter or more and a rectangular shape, productivity is remarkably improved. Can be made. Such an advantage is a great advantage compared to the case of using a circular silicon substrate. Note that although the separation layer 702 is provided over the entire surface of the substrate 701 in this step, the separation layer 702 may be selectively provided by a photolithography method after being provided over the entire surface of the substrate 701 as needed. In addition, although the separation layer 702 is formed so as to be in contact with the substrate 701, an insulating film serving as a base is formed so as to be in contact with the substrate 701 as necessary, and the separation layer 702 is formed so as to be in contact with the insulation film. May be.

剥離層702は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタ法やプラズマCVD法等の各種CVD法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気化またはNO雰囲気下におけるプラズマ処理、酸素雰囲気化またはNO雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。例えば、金属膜としてスパッタ法やCVD法等によりタングステン膜を設けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。 For the separation layer 702, a metal film, a stacked structure of a metal film and a metal oxide film, or the like can be used. As the metal film, tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), cobalt (Co), zirconium (Zr), zinc (Zn), A single layer or a stack of films made of an element selected from ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), or an alloy material or compound material containing the element as a main component To form. These materials can be formed by using various CVD methods such as a sputtering method and a plasma CVD method. A stacked structure of a metal film and a metal oxide film, after forming a metal film described above, a plasma treatment under an oxygen atmosphere or an N 2 O atmosphere, by performing heat treatment in an oxygen atmosphere or an N 2 O atmosphere The oxide or oxynitride of the metal film can be provided on the surface of the metal film. For example, in the case where a tungsten film is provided as a metal film by a sputtering method, a CVD method, or the like, a metal oxide film made of tungsten oxide can be formed on the tungsten film surface by performing plasma treatment on the tungsten film.

絶縁膜703は、スパッタ法やプラズマCVD法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層又は積層で形成する。下地となる絶縁膜が2層構造の場合、例えば、1層目として窒化酸化珪素膜を形成し、2層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が3層構造の場合、1層目の絶縁膜として酸化珪素膜を形成し、2層目の絶縁膜として窒化酸化珪素膜を形成し、3層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、1層目の絶縁膜として酸化窒化珪素膜を形成し、2層目の絶縁膜として窒化酸化珪素膜を形成し、3層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜は、基板701からの不純物の侵入を防止するブロッキング膜として機能する。 The insulating film 703 is formed as a single layer or a stack of a film containing silicon oxide or silicon nitride by a sputtering method, a plasma CVD method, or the like. In the case where the base insulating film has a two-layer structure, for example, a silicon nitride oxide film may be formed as the first layer and a silicon oxynitride film may be formed as the second layer. When the base insulating film has a three-layer structure, a silicon oxide film is formed as the first insulating film, a silicon nitride oxide film is formed as the second insulating film, and oxynitriding is performed as the third insulating film. A silicon film is preferably formed. Alternatively, a silicon oxynitride film may be formed as the first insulating film, a silicon nitride oxide film may be formed as the second insulating film, and a silicon oxynitride film may be formed as the third insulating film. The insulating film serving as a base functions as a blocking film that prevents impurities from entering from the substrate 701.

半導体膜704は、スパッタ法、LPCVD法、プラズマCVD法等により、25〜200nm(好ましくは30〜150nm)の厚さで形成する。半導体膜704としては、例えば、非晶質珪素膜を形成すればよい。 The semiconductor film 704 is formed with a thickness of 25 to 200 nm (preferably 30 to 150 nm) by sputtering, LPCVD, plasma CVD, or the like. As the semiconductor film 704, for example, an amorphous silicon film may be formed.

次に、非晶質半導体膜704にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜704の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜704a〜704dを形成し、当該半導体膜704a〜704dを覆うようにゲート絶縁膜705を形成する(図11(B))。 Next, crystallization is performed by irradiating the amorphous semiconductor film 704 with laser light. Note that the amorphous semiconductor film 704 is crystallized by a combination of laser light irradiation, a thermal crystallization method using an RTA or a furnace annealing furnace, a thermal crystallization method using a metal element that promotes crystallization, or the like. You may go. After that, the obtained crystalline semiconductor film is etched into a desired shape to form crystalline semiconductor films 704a to 704d, and a gate insulating film 705 is formed so as to cover the semiconductor films 704a to 704d (FIG. 11 ( B)).

結晶質半導体膜704a〜704dの作製工程の一例を以下に簡単に説明すると、まず、プラズマCVD法を用いて、膜厚50〜60nmの非晶質半導体膜(例えば、非晶質珪素膜)を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理(500℃、1時間)と、熱結晶化の処理(550℃、4時間)を行って結晶質半導体膜を形成する。その後、レーザー光を照射し、フォトリソグラフィ法を用いることよって結晶質半導体膜704a〜704dを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。 An example of a manufacturing process of the crystalline semiconductor films 704a to 704d will be briefly described below. First, an amorphous semiconductor film (for example, an amorphous silicon film) with a thickness of 50 to 60 nm is formed using a plasma CVD method. Form. Next, after a solution containing nickel, which is a metal element that promotes crystallization, is held on the amorphous semiconductor film, the amorphous semiconductor film is subjected to dehydrogenation treatment (500 ° C., 1 hour), heat Crystallization treatment (550 ° C., 4 hours) is performed to form a crystalline semiconductor film. Thereafter, laser light is irradiated, and crystalline semiconductor films 704a to 704d are formed by using a photolithography method. Note that the amorphous semiconductor film may be crystallized only by laser light irradiation without performing thermal crystallization using a metal element that promotes crystallization.

レーザー発振器としては、連続発振型のレーザービーム(CWレーザービーム)やパルス発振型のレーザービーム(パルスレーザービーム)を用いることができる。ここで用いることができるレーザービームは、Arレーザー、Krレーザー、エキシマレーザーなどの気体レーザー、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第2高調波から第4高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Nd:YVOレーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いることができる。このときレーザーのパワー密度は0.01〜100MW/cm程度(好ましくは0.1〜10MW/cm)が必要である。そして、走査速度を10〜2000cm/sec程度として照射する。なお、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザー、Arイオンレーザー、またはTi:サファイアレーザーは、連続発振をさせることが可能であり、Qスイッチ動作やモード同期などを行うことによって10MHz以上の発振周波数でパルス発振をさせることも可能である。10MHz以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。 As the laser oscillator, a continuous wave laser beam (CW laser beam) or a pulsed laser beam (pulse laser beam) can be used. The laser beam that can be used here is a gas laser such as Ar laser, Kr laser, or excimer laser, single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline ( (Ceramics) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 with one or more of Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta added as dopants Lasers oscillated from one or more of laser, glass laser, ruby laser, alexandrite laser, Ti: sapphire laser, copper vapor laser or gold vapor laser as a medium can be used. By irradiating the fundamental wave of such a laser beam and the second to fourth harmonics of these fundamental waves, a crystal having a large grain size can be obtained. For example, the second harmonic (532 nm) or the third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) can be used. In this case, a laser power density is about 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation is performed at a scanning speed of about 10 to 2000 cm / sec. Note that single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline (ceramic) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 , dopants Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta as a medium, a laser, Ar ion laser, or Ti: sapphire laser with one or more added as a medium should be continuously oscillated It is also possible to perform pulse oscillation at an oscillation frequency of 10 MHz or more by performing Q switch operation, mode synchronization, or the like. When a laser beam is oscillated at an oscillation frequency of 10 MHz or higher, the semiconductor film is irradiated with the next pulse during the period from when the semiconductor film is melted by the laser to solidification. Therefore, unlike the case of using a pulse laser having a low oscillation frequency, the solid-liquid interface can be continuously moved in the semiconductor film, so that crystal grains continuously grown in the scanning direction can be obtained.

次に、結晶質半導体膜704a〜704dを覆うゲート絶縁膜705を形成する。ゲート絶縁膜705は、CVD法やスパッタ法等により、珪素の酸化物又は珪素の窒化物を含む膜を、単層又は積層して形成する。具体的には、酸化珪素を含む膜、酸化窒化珪素を含む膜、窒化酸化珪素を含む膜を、単層又は積層して形成する。 Next, a gate insulating film 705 is formed to cover the crystalline semiconductor films 704a to 704d. The gate insulating film 705 is formed by a single layer or a stack of films containing silicon oxide or silicon nitride by a CVD method, a sputtering method, or the like. Specifically, a film containing silicon oxide, a film containing silicon oxynitride, or a film containing silicon nitride oxide is formed as a single layer or a stacked layer.

また、ゲート絶縁膜705は、半導体膜704a〜704dに対し高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、He、Ar、Kr、Xeなどの希ガスと、酸素、酸化窒素(NO)、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル(OHラジカルを含む場合もある)や窒素ラジカル(NHラジカルを含む場合もある)によって、半導体膜の表面を酸化又は窒化することができる。 Alternatively, the gate insulating film 705 may be formed by performing high-density plasma treatment on the semiconductor films 704a to 704d and oxidizing or nitriding the surface. For example, it is formed by plasma treatment in which a rare gas such as He, Ar, Kr, or Xe and a mixed gas such as oxygen, nitrogen oxide (NO 2 ), ammonia, nitrogen, or hydrogen are introduced. When excitation of plasma in this case is performed by introducing microwaves, high-density plasma can be generated at a low electron temperature. The surface of the semiconductor film can be oxidized or nitrided by oxygen radicals (which may include OH radicals) or nitrogen radicals (which may include NH radicals) generated by this high-density plasma.

このような高密度プラズマを用いた処理により、1〜20nm、代表的には5〜10nmの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜(結晶性シリコン、或いは多結晶シリコン)を直接酸化(若しくは窒化)するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。 By such treatment using high-density plasma, an insulating film with a thickness of 1 to 20 nm, typically 5 to 10 nm, is formed over the semiconductor film. Since the reaction in this case is a solid-phase reaction, the interface state density between the insulating film and the semiconductor film can be extremely low. Such high-density plasma treatment directly oxidizes (or nitrides) a semiconductor film (crystalline silicon or polycrystalline silicon), so that the thickness of the formed insulating film ideally has extremely small variation. can do. In addition, since oxidation is not strengthened even at the crystal grain boundaries of crystalline silicon, a very favorable state is obtained. That is, the surface of the semiconductor film is solid-phase oxidized by the high-density plasma treatment shown here, thereby forming an insulating film with good uniformity and low interface state density without causing an abnormal oxidation reaction at the grain boundaries. can do.

ゲート絶縁膜は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したCVD法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。 As the gate insulating film, only an insulating film formed by high-density plasma treatment may be used, or an insulating film such as silicon oxide, silicon oxynitride, or silicon nitride is deposited by a CVD method using plasma or thermal reaction. , May be laminated. In any case, a transistor formed by including an insulating film formed by high-density plasma in part or all of the gate insulating film can reduce variation in characteristics.

また、半導体膜に対し、連続発振レーザー若しくは10MHz以上の周波数で発振するレーザービームを照射しながら一方向に走査して結晶化させて得られた半導体膜704a〜704dは、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向(チャネル形成領域が形成されたときにキャリアが流れる方向)に合わせてトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ(TFT)を得ることができる。 Further, the semiconductor films 704a to 704d obtained by scanning and crystallizing in one direction while irradiating the semiconductor film with a continuous wave laser or a laser beam oscillating at a frequency of 10 MHz or more are provided in the scanning direction of the beam. There is a characteristic that crystals grow. By arranging the transistors in accordance with the scanning direction in the channel length direction (the direction in which carriers flow when a channel formation region is formed) and combining the gate insulating layer, characteristic variation is small and field effect mobility is reduced. A high thin film transistor (TFT) can be obtained.

次に、ゲート絶縁膜705上に、第1の導電膜と第2の導電膜とを積層して形成する。ここでは、第1の導電膜は、プラズマCVD法やスパッタ法等により、20〜100nmの厚さで形成する。第2の導電膜は、100〜400nmの厚さで形成する。第1の導電膜と第2の導電膜は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第1の導電膜と第2の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第1の導電膜と第2の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、2層構造ではなく、3層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。 Next, a first conductive film and a second conductive film are stacked over the gate insulating film 705. Here, the first conductive film is formed with a thickness of 20 to 100 nm by a plasma CVD method, a sputtering method, or the like. The second conductive film is formed with a thickness of 100 to 400 nm. The first conductive film and the second conductive film include tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), chromium (Cr), niobium ( Nb) or the like or an alloy material or a compound material containing these elements as a main component. Alternatively, a semiconductor material typified by polycrystalline silicon doped with an impurity element such as phosphorus is used. Examples of the combination of the first conductive film and the second conductive film include a tantalum nitride film and a tungsten film, a tungsten nitride film and a tungsten film, a molybdenum nitride film and a molybdenum film, and the like. Since tungsten and tantalum nitride have high heat resistance, heat treatment for thermal activation can be performed after the first conductive film and the second conductive film are formed. In the case of a three-layer structure instead of a two-layer structure, a stacked structure of a molybdenum film, an aluminum film, and a molybdenum film is preferably employed.

次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、半導体膜704a〜704dの上方にゲート電極707を形成する。 Next, a resist mask is formed using a photolithography method, and an etching process is performed to form the gate electrode and the gate line, so that the gate electrode 707 is formed over the semiconductor films 704a to 704d.

次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、結晶質半導体膜704a〜704dに、イオンドープ法またはイオン注入法により、n型を付与する不純物元素を低濃度に添加する。n型を付与する不純物元素は、15族に属する元素を用いれば良く、例えばリン(P)、砒素(As)を用いる。 Next, a resist mask is formed by photolithography, and an impurity element imparting n-type conductivity is added to the crystalline semiconductor films 704a to 704d at a low concentration by ion doping or ion implantation. As the impurity element imparting n-type conductivity, an element belonging to Group 15 may be used. For example, phosphorus (P) or arsenic (As) is used.

次に、ゲート絶縁膜705とゲート電極707を覆うように、絶縁膜を形成する。絶縁膜は、プラズマCVD法やスパッタ法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極707の側面に接する絶縁膜708(サイドウォールともよばれる)を形成する。絶縁膜708は、後にLDD(Lightly Doped drain)領域を形成する際のドーピング用のマスクとして用いる。 Next, an insulating film is formed so as to cover the gate insulating film 705 and the gate electrode 707. The insulating film is formed by a single layer or a stacked layer of a film containing an inorganic material such as silicon, silicon oxide or silicon nitride, or a film containing an organic material such as an organic resin by plasma CVD or sputtering. To do. Next, the insulating film is selectively etched by anisotropic etching mainly in the vertical direction, so that an insulating film 708 (also referred to as a sidewall) in contact with the side surface of the gate electrode 707 is formed. The insulating film 708 is used as a doping mask when an LDD (Lightly Doped Drain) region is formed later.

次に、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極707および絶縁膜708をマスクとして用いて、結晶質半導体膜704a〜704dにn型を付与する不純物元素を添加して、第1のn型不純物領域706a(LDD領域ともよぶ)と、第2のn型不純物領域706bと、チャネル領域706cとを形成する(図11(C))。第1のn型不純物領域706aが含む不純物元素の濃度は、第2のn型不純物領域706bの不純物元素の濃度よりも低い。 Next, an impurity element imparting n-type conductivity is added to the crystalline semiconductor films 704a to 704d using a resist mask formed by a photolithography method, the gate electrode 707, and the insulating film 708 as masks. An n-type impurity region 706a (also referred to as an LDD region), a second n-type impurity region 706b, and a channel region 706c are formed (FIG. 11C). The concentration of the impurity element contained in the first n-type impurity region 706a is lower than the concentration of the impurity element in the second n-type impurity region 706b.

続いて、ゲート電極707、絶縁膜708等を覆うように、絶縁膜を単層または積層して形成することによって、薄膜トランジスタ730a〜730dを形成する(図11(D))。絶縁膜は、CVD方、スパッタ法、SOG法、液滴吐出法、スクリーン印刷法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。例えば、絶縁膜が2層構造の場合、1層目の絶縁膜709として窒化酸化珪素膜で形成し、2層目の絶縁膜710として酸化窒化珪素膜で形成することができる。 Subsequently, an insulating film is formed as a single layer or a stacked layer so as to cover the gate electrode 707, the insulating film 708, and the like, so that thin film transistors 730a to 730d are formed (FIG. 11D). Insulating film is formed by CVD, sputtering, SOG, droplet discharge, screen printing, etc., inorganic materials such as silicon oxide and silicon nitride, polyimide, polyamide, benzocyclobutene, acrylic, epoxy, etc. A single layer or a stacked layer is formed using an organic material, a siloxane material, or the like. For example, when the insulating film has a two-layer structure, a silicon nitride oxide film can be formed as the first insulating film 709 and a silicon oxynitride film can be formed as the second insulating film 710.

なお、絶縁膜709、710を形成する前、または絶縁膜709、710のうちの1つまたは複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはRTA法などを適用するとよい。 Note that before the insulating films 709 and 710 are formed or after one or more thin films of the insulating films 709 and 710 are formed, the crystallinity of the semiconductor film is restored and the activity of the impurity element added to the semiconductor film is increased. Heat treatment for the purpose of hydrogenation of the semiconductor film is preferably performed. For the heat treatment, thermal annealing, laser annealing, RTA, or the like is preferably applied.

次に、フォトリソグラフィ法により絶縁膜709、710等をエッチングして、第2のn型不純物領域706bを露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電膜を形成し、当該導電膜を選択的にエッチングして導電膜731を形成する。なお、導電膜を形成する前に、コンタクトホールにおいて露出した半導体膜704a〜704dの表面にシリサイドを形成してもよい。 Next, the insulating films 709 and 710 and the like are etched by photolithography to form contact holes that expose the second n-type impurity regions 706b. Subsequently, a conductive film is formed so as to fill the contact hole, and the conductive film is selectively etched to form a conductive film 731. Note that silicide may be formed on the surfaces of the semiconductor films 704a to 704d exposed in the contact holes before the conductive film is formed.

導電膜731は、CVD法やスパッタリング法等により、アルミニウム(Al)、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジム(Nd)、炭素(C)、シリコン(Si)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜731は、例えば、バリア膜とアルミニウムシリコン(Al−Si)膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン(Al−Si)膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜731を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。 The conductive film 731 is formed by a CVD method, a sputtering method, or the like by aluminum (Al), tungsten (W), titanium (Ti), tantalum (Ta), molybdenum (Mo), nickel (Ni), platinum (Pt), copper ( Cu), gold (Au), silver (Ag), manganese (Mn), neodymium (Nd), carbon (C), silicon (Si), or an alloy material containing these elements as a main component or The compound material is formed as a single layer or a stacked layer. The alloy material containing aluminum as a main component corresponds to, for example, a material containing aluminum as a main component and containing nickel, or an alloy material containing aluminum as a main component and containing nickel and one or both of carbon and silicon. For example, the conductive film 731 may have a stacked structure of a barrier film, an aluminum silicon (Al—Si) film, and a barrier film, or a stacked structure of a barrier film, an aluminum silicon (Al—Si) film, a titanium nitride film, and a barrier film. . Note that the barrier film corresponds to a thin film formed of titanium, titanium nitride, molybdenum, or molybdenum nitride. Aluminum and aluminum silicon are suitable materials for forming the conductive film 731 because they have low resistance and are inexpensive. In addition, when an upper layer and a lower barrier layer are provided, generation of hillocks of aluminum or aluminum silicon can be prevented. In addition, when a barrier film made of titanium, which is a highly reducing element, is formed, even if a thin natural oxide film is formed on the crystalline semiconductor film, the natural oxide film is reduced, and the crystalline semiconductor film is excellent. Contact can be made.

次に、導電膜731を覆うように、絶縁膜711を形成し、当該絶縁膜711上に導電膜731と電気的に接続するように導電膜712を形成する(図12(A))。絶縁膜711は、CVD法、スパッタ法、SOG法、液滴吐出法またはスクリーン印刷法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁膜711は、好適には、0.75μm〜3μmの厚さで形成する。また、導電膜712は上述した導電膜731で示したいずれかの材料を用いることができる。 Next, an insulating film 711 is formed so as to cover the conductive film 731, and a conductive film 712 is formed over the insulating film 711 so as to be electrically connected to the conductive film 731 (FIG. 12A). The insulating film 711 is formed as a single layer or a stacked layer using an inorganic material or an organic material by a CVD method, a sputtering method, an SOG method, a droplet discharge method, a screen printing method, or the like. The insulating film 711 is preferably formed with a thickness of 0.75 to 3 μm. The conductive film 712 can be formed using any of the materials described for the conductive film 731 described above.

次に、導電膜712上に導電膜713a、713bを形成する。導電膜713a、713bは、導電膜713は、CVD法、スパッタ法、液滴吐出法、スクリーン印刷法等を用いて、導電性材料により形成する(図12(B))。好ましくは、導電膜713a、713bは、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)、金(Au)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。ここでは、スクリーン印刷法により、銀を含むペーストを導電膜712上に形成し、その後、50〜350度の加熱処理を行って導電膜713a、713bとする。なお、絶縁膜711および導電膜712を設けずに、導電膜731と電気的に接続するように導電膜713a、713bを設けることも可能である。 Next, conductive films 713 a and 713 b are formed over the conductive film 712. The conductive films 713a and 713b are formed of a conductive material by a CVD method, a sputtering method, a droplet discharge method, a screen printing method, or the like (FIG. 12B). Preferably, the conductive films 713a and 713b each include an element selected from aluminum (Al), titanium (Ti), silver (Ag), copper (Cu), and gold (Au), or an alloy containing these elements as a main component. The material or compound material is formed as a single layer or a stacked layer. Here, a paste containing silver is formed over the conductive film 712 by a screen printing method, and then heat treatment is performed at 50 to 350 degrees to form conductive films 713a and 713b. Note that the conductive films 713 a and 713 b can be provided so as to be electrically connected to the conductive film 731 without providing the insulating film 711 and the conductive film 712.

導電膜713aは半導体装置において後に形成されるアンテナと容量結合を行う電極として機能し、導電膜713bは外部の電極とトランジスタ等の素子を接続するための電極として機能しうる。なお、ここでは、導電膜712を設けた後に当該導電膜712に電気的に接続するように導電膜713a、713bを設けた例を示したが、導電膜713a、713bを設けずに導電膜712を容量結合を行う電極や外部の電極と接続するための電極として設けることも可能である。 The conductive film 713a can function as an electrode for capacitive coupling with an antenna formed later in the semiconductor device, and the conductive film 713b can function as an electrode for connecting an external electrode to an element such as a transistor. Note that although the example in which the conductive films 713a and 713b are provided so as to be electrically connected to the conductive film 712 after the conductive film 712 is provided is shown here, the conductive films 712 are not provided without the conductive films 713a and 713b. Can be provided as an electrode for capacitive coupling or an electrode for connecting to an external electrode.

次に、導電膜712、713a、713bを覆うように絶縁膜714を形成し、フォトリソグラフィ法により絶縁膜714を選択的にエッチングして、導電膜713bを露出させる開口部715を形成する(図12(C))。絶縁膜714は、CVD法、スパッタ法、SOG法、液滴吐出法またはスクリーン印刷法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。 Next, an insulating film 714 is formed so as to cover the conductive films 712, 713a, and 713b, and the insulating film 714 is selectively etched by photolithography to form an opening 715 that exposes the conductive film 713b (FIG. 12 (C)). The insulating film 714 is formed as a single layer or a stacked layer using an inorganic material or an organic material by a CVD method, a sputtering method, an SOG method, a droplet discharge method, a screen printing method, or the like.

次に、薄膜トランジスタ730a〜730d等を含む層732(以下、「層732」とも記す。)を基板701から剥離する。ここでは、レーザー光(例えばUV光)を照射することによって開口部716を形成後(図13(A))、物理的な力を用いて基板701から層732を剥離することができる。なお、剥離する際に水やオゾン水等の水溶液で剥離する面を濡らしながら行うことによって、半導体装置に設けられた素子が静電気等によって破壊されることを防止できる。また、層732が剥離された基板701は、コストの削減のために、再利用することが好ましい。 Next, a layer 732 including the thin film transistors 730 a to 730 d and the like (hereinafter also referred to as “layer 732”) is separated from the substrate 701. Here, after the opening 716 is formed by irradiation with laser light (for example, UV light) (FIG. 13A), the layer 732 can be peeled from the substrate 701 using physical force. Note that when the surface to be peeled is wetted with an aqueous solution such as water or ozone water, the element provided in the semiconductor device can be prevented from being destroyed by static electricity or the like. In addition, the substrate 701 from which the layer 732 is peeled is preferably reused for cost reduction.

ここでは、レーザー光の照射により絶縁膜をエッチングして開口部716を形成した後に、層732の一方の面(絶縁膜714の露出した面)を、第1のシート材717に貼り合わせて基板701から完全に剥離する(図13(B))。第1のシート材717としては、例えば熱を加えることによって粘着力が弱まる熱剥離テープを用いることができる。 Here, after the insulating film is etched by laser light irradiation to form the opening 716, one surface of the layer 732 (the exposed surface of the insulating film 714) is bonded to the first sheet material 717 to form the substrate. It completely peels from 701 (FIG. 13B). As the first sheet material 717, for example, a heat peeling tape whose adhesive strength is weakened by applying heat can be used.

次に、層732の他方の面(剥離した面)に、第2のシート材718を設け、その後加熱処理と加圧処理の一方または両方を行って、第2のシート材718を貼り合わせる。また、第2のシート材718を設けると同時または設けた後に第1のシート材717を剥離する(図14(A))。第2のシート材718としては、ホットメルトフィルム等を用いることができる。また、第1のシート材717として熱剥離テープを用いた場合には、第2のシート材718を貼り合わせる際に加えた熱を利用して剥離することができる。 Next, the second sheet material 718 is provided on the other surface (the peeled surface) of the layer 732, and then one or both of heat treatment and pressure treatment are performed to bond the second sheet material 718. Further, when the second sheet material 718 is provided, the first sheet material 717 is peeled off at the same time or after the second sheet material 718 is provided (FIG. 14A). As the second sheet material 718, a hot melt film or the like can be used. In the case where a heat peeling tape is used as the first sheet material 717, the heat can be peeled using heat applied when the second sheet material 718 is bonded.

また、第2のシート材718として、静電気等を防止する帯電防止対策を施したフィルム(以下、帯電防止フィルムと記す)を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯電防止可能な材料としては、金属、インジウムと錫の酸化物(ITO)、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基および4級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付けたり、練り込んだり、塗布することによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。 Further, as the second sheet material 718, a film provided with an antistatic measure for preventing static electricity or the like (hereinafter referred to as an antistatic film) can be used. Examples of the antistatic film include a film in which an antistatic material is dispersed in a resin, a film on which an antistatic material is attached, and the like. The film provided with an antistatic material may be a film provided with an antistatic material on one side, or a film provided with an antistatic material on both sides. Furthermore, a film provided with an antistatic material on one side may be attached to the layer so that the surface provided with the antistatic material is on the inside of the film, or on the outside of the film. It may be pasted. Note that the antistatic material may be provided on the entire surface or a part of the film. As the antistatic material here, surfactants such as metals, oxides of indium and tin (ITO), amphoteric surfactants, cationic surfactants and nonionic surfactants can be used. . In addition, as the antistatic material, a resin material containing a crosslinkable copolymer polymer having a carboxyl group and a quaternary ammonium base in the side chain can be used. An antistatic film can be obtained by sticking, kneading, or applying these materials to a film. By sealing with an antistatic film, it is possible to prevent the semiconductor element from being adversely affected by external static electricity or the like when handled as a product.

次に、開口部715を覆うように導電膜719を形成することによって素子群733を形成する(図14(B))。なお、導電膜719の形成前または形成後に導電膜712および713にレーザー光を照射することによって、電気的な接続を向上させてもよい。導電膜719は、CVD法、スパッタ法、液滴吐出法、スクリーン印刷法等を用いて、導電性材料により形成する。例えば、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)、金(Au)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。 Next, an element group 733 is formed by forming a conductive film 719 so as to cover the opening 715 (FIG. 14B). Note that electrical connection may be improved by irradiating the conductive films 712 and 713 with laser light before or after the conductive film 719 is formed. The conductive film 719 is formed using a conductive material by a CVD method, a sputtering method, a droplet discharge method, a screen printing method, or the like. For example, an element selected from aluminum (Al), titanium (Ti), silver (Ag), copper (Cu), gold (Au), or an alloy material or compound material containing these elements as a main component, a single layer Or it forms by lamination.

次に、バッテリー721とアンテナとして機能する導電膜726が形成された基板725を素子群733に貼り合わせて設ける(図15)。具体的には、バッテリー721の電極として機能する導電膜722と素子群733の導電膜719とが電気的に接続するように貼り合わせて設ける。ここでは、接着性を有する樹脂723を用いてバッテリー721と素子群733とを接着する。また、樹脂723に含まれる導電性粒子724を用いて導電膜722と導電膜719とを電気的に接続する。また、アンテナとして機能する導電膜726が形成された基板725を、導電膜726と導電膜713aが対面するように接着性を有する樹脂727を用いて素子群733に貼り合わせて設ける。 Next, a substrate 725 provided with a battery 721 and a conductive film 726 functioning as an antenna is attached to the element group 733 (FIG. 15). Specifically, the conductive film 722 functioning as an electrode of the battery 721 and the conductive film 719 of the element group 733 are provided to be electrically connected to each other. Here, the battery 721 and the element group 733 are bonded using a resin 723 having adhesiveness. Further, the conductive film 722 and the conductive film 719 are electrically connected using conductive particles 724 included in the resin 723. A substrate 725 provided with a conductive film 726 functioning as an antenna is attached to the element group 733 using an adhesive resin 727 so that the conductive film 726 and the conductive film 713a face each other.

バッテリー721は、例えばリチウム電池、好ましくはゲル状電解質を用いるリチウムポリマー電池や、リチウムイオン電池等を用いることができ、特に、シート状に形成することによって、半導体装置の小型化、薄膜化が可能である。勿論、充電可能な電池であればなんでもよく、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などの充電放電可能な電池であってもよいし、また大容量のコンデンサなどを用いても良い。大容量のコンデンサとしては、電極の対向面積が大きいものであることが望ましく、例えば、電気二重層コンデンサを用いることができる。 As the battery 721, for example, a lithium battery, preferably a lithium polymer battery using a gel electrolyte, a lithium ion battery, or the like can be used. In particular, the semiconductor device can be reduced in size and thinned by being formed into a sheet shape. It is. Of course, any rechargeable battery may be used, such as a nickel metal hydride battery, a nickel cadmium battery, an organic radical battery, a lead storage battery, an air secondary battery, a nickel zinc battery, or a silver zinc battery. In addition, a large-capacity capacitor may be used. As a large-capacity capacitor, it is desirable that the opposing area of the electrodes is large, and for example, an electric double layer capacitor can be used.

なお、ここでは、基板725に設けられたアンテナとして機能する導電膜726と、素子群733に設けられた素子とを電気的に接続せずに設ける。つまり、本実施の形態で示す半導体装置において、導電膜726と導電膜713aが容量結合することによって、半導体装置と外部のリーダ/ライタとの情報の送受信が行われる。このように、設けることによって、素子群733に設けられた素子とアンテナとして機能する導電膜726を直接接続させる必要がなくなるため、接続不良等によって生じる歩留まりの低下を低減することができる。 Note that here, the conductive film 726 functioning as an antenna provided over the substrate 725 and the element provided in the element group 733 are provided without being electrically connected. That is, in the semiconductor device described in this embodiment, the conductive film 726 and the conductive film 713a are capacitively coupled, so that information is transmitted and received between the semiconductor device and an external reader / writer. In this manner, the provision of the element provided in the element group 733 and the conductive film 726 functioning as an antenna do not need to be directly connected, so that a reduction in yield caused by poor connection or the like can be reduced.

なお、アンテナとして機能する導電膜726が設けられた基板を、素子群733の反対側の面に設けた構成としても良い。 Note that a substrate provided with the conductive film 726 functioning as an antenna may be provided on the opposite surface of the element group 733.

具体的には、図13(B)において層732を基板701から剥離した後、層732の他方の面(剥離した面)に、アンテナとして機能する導電膜726が設けられた基板725を貼り合わせて設ける図16(A)。例えば、接着性を有する樹脂727を用いて、アンテナとして機能する導電膜726が形成された基板725を素子群733の他方の面に貼り合わせて設ける。この場合も、アンテナとして機能する導電膜726と素子群733に設けられた素子とを電気的に接続する必要がないため、接続不良等が生じる心配もない。その後、上述したように導電膜719を設けた後に、バッテリー721を貼り合わせて設ければよい図16(B)。このように、外部アンテナとバッテリーとを素子群733の異なる表面に設けることによって、より大きいバッテリーやアンテナを設けることができる。 Specifically, after the layer 732 is peeled from the substrate 701 in FIG. 13B, a substrate 725 provided with a conductive film 726 functioning as an antenna is attached to the other surface (the peeled surface) of the layer 732. FIG. 16A is provided. For example, a substrate 725 provided with a conductive film 726 functioning as an antenna is attached to the other surface of the element group 733 using an adhesive resin 727. Also in this case, since there is no need to electrically connect the conductive film 726 functioning as an antenna and the elements provided in the element group 733, there is no fear of poor connection or the like. After that, after providing the conductive film 719 as described above, the battery 721 may be attached and provided (FIG. 16B). Thus, by providing an external antenna and a battery on different surfaces of the element group 733, a larger battery or antenna can be provided.

なお、本実施の形態では、ICチップに設ける素子として薄膜トランジスタを設ける場合を示したが、これに限られない。ICチップに設けるトランジスタ等の素子をSOI基板を用いて形成しても良いし、Si等の半導体基板を用いて当該半導体基板にチャネル形成領域を有するトランジスタを形成しても良い。 Note that although a case where a thin film transistor is provided as an element provided in an IC chip is described in this embodiment mode, the present invention is not limited to this. An element such as a transistor provided in the IC chip may be formed using an SOI substrate, or a transistor having a channel formation region may be formed using a semiconductor substrate such as Si.

本実施の形態で示した半導体装置の作製方法は、本明細書に記載した他の実施の形態の半導体装置に適用することができる。 The method for manufacturing a semiconductor device described in this embodiment can be applied to the semiconductor devices in other embodiments described in this specification.

(実施の形態8)
本実施の形態では、本発明の半導体装置の利用形態の一例について説明する。本発明の半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図17を用いて説明する。
(Embodiment 8)
In this embodiment mode, an example of a usage mode of a semiconductor device of the present invention will be described. The application of the semiconductor device of the present invention is wide-ranging, and can be applied to any product that can be used for production and management by clarifying information such as the history of an object without contact. For example, banknotes, coins, securities, certificate documents, bearer bonds, packaging containers, books, recording media, personal belongings, vehicles, foods, clothing, health supplies, daily necessities, chemicals, etc. It can be provided and used in an electronic device or the like. These examples will be described with reference to FIG.

紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの(金券)、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す(図17(A))。証書類とは、運転免許証、住民票等を指す(図17(B))。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す(図17(C))。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す(図17(D))。書籍類とは、書物、本等を指す(図17(E))。記録媒体とは、DVDソフト、ビデオテープ等を指す(図17(F))。乗物類とは、自転車等の車両、船舶等を指す(図17(G))。身の回り品とは、鞄、眼鏡等を指す(図17(H))。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(テレビ受像機、薄型テレビ受像機)、携帯電話機等を指す。 Banknotes and coins are money that circulates in the market, and include those that are used in the same way as money in a specific area (cash vouchers), commemorative coins, and the like. Securities refer to checks, securities, promissory notes, etc. (FIG. 17A). The certificate refers to a driver's license, a resident card, etc. (FIG. 17B). Bearer bonds refer to stamps, gift tickets, various gift certificates, etc. (FIG. 17C). Packaging containers refer to wrapping paper for lunch boxes, plastic bottles, and the like (FIG. 17D). Books refer to books, books, and the like (FIG. 17E). The recording media refer to DVD software, video tapes, and the like (FIG. 17F). The vehicles refer to vehicles such as bicycles, ships, and the like (FIG. 17G). Personal belongings refer to bags, glasses, and the like (FIG. 17H). Foods refer to food products, beverages, and the like. Clothing refers to clothing, footwear, and the like. Health supplies refer to medical equipment, health equipment, and the like. Livingware refers to furniture, lighting equipment, and the like. Chemicals refer to pharmaceuticals, agricultural chemicals, and the like. Electronic devices refer to liquid crystal display devices, EL display devices, television devices (television receivers, thin television receivers), cellular phones, and the like.

紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置80を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置80を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置80を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置80の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。 Forgery can be prevented by providing the semiconductor device 80 on bills, coins, securities, certificates, bearer bonds, and the like. In addition, by providing semiconductor devices 80 in personal items such as packaging containers, books, recording media, personal items, foods, daily necessities, electronic devices, etc., the efficiency of inspection systems and rental store systems will be improved. Can do. By providing the semiconductor device 80 in vehicles, health supplies, medicines, etc., it is possible to prevent counterfeiting and theft, and in the case of medicines, it is possible to prevent mistakes in taking medicines. As a method of providing the semiconductor device 80, the semiconductor device 80 is provided by being attached to the surface of the article or embedded in the article. For example, a book may be embedded in paper, and a package made of an organic resin may be embedded in the organic resin.

このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込むことによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。特に、上記実施の形態で示した半導体装置を用いることによって、湾曲した面に設ける場合や物品を曲げた場合であってもアンテナとICチップの接続不良に伴う半導体装置の不良を防止することができる。 In this way, by providing semiconductor devices in packaging containers, recording media, personal items, foods, clothing, daily necessities, electronic devices, etc., it is possible to improve the efficiency of inspection systems and rental store systems. it can. Further, forgery or theft can be prevented by providing a semiconductor device in the vehicles. Moreover, by embedding it in creatures such as animals, it is possible to easily identify individual creatures. For example, by embedding a semiconductor device equipped with a sensor in a living creature such as livestock, it is possible to easily manage health conditions such as body temperature as well as the year of birth, gender or type. In particular, by using the semiconductor device described in any of the above embodiments, the semiconductor device can be prevented from being defective due to poor connection between the antenna and the IC chip even when the semiconductor device is provided on a curved surface or the product is bent. it can.

本実施の形態で示した半導体装置の作製方法は、本明細書に記載した他の実施の形態の半導体装置に適用することができる。 The method for manufacturing a semiconductor device described in this embodiment can be applied to the semiconductor devices in other embodiments described in this specification.

本発明の半導体装置の一構成例を示す図。FIG. 6 illustrates a structural example of a semiconductor device of the present invention. 本発明の半導体装置と外部機器との通信方法を説明する図。4A and 4B illustrate a communication method between a semiconductor device of the present invention and an external device. 本発明の半導体装置の受信する電流分布を説明する図。4A and 4B illustrate current distribution received by a semiconductor device of the present invention. 本発明の半導体装置の一構成例を示す図。FIG. 6 illustrates a structural example of a semiconductor device of the present invention. 本発明の半導体装置の一構成例を示す図。FIG. 6 illustrates a structural example of a semiconductor device of the present invention. 本発明の半導体装置の一構成例を示す図。FIG. 6 illustrates a structural example of a semiconductor device of the present invention. 本発明の半導体装置の一構成例を示す図。FIG. 6 illustrates a structural example of a semiconductor device of the present invention. 本発明の半導体装置の一構成例を示す図。FIG. 6 illustrates a structural example of a semiconductor device of the present invention. 本発明の半導体装置の一構成例を示す図。FIG. 6 illustrates a structural example of a semiconductor device of the present invention. 本発明の半導体装置の一構成例を示す図。FIG. 6 illustrates a structural example of a semiconductor device of the present invention. 本発明の半導体装置の作製方法の一例を示す図。4A and 4B illustrate an example of a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法の一例を示す図。4A and 4B illustrate an example of a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法の一例を示す図。4A and 4B illustrate an example of a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法の一例を示す図。4A and 4B illustrate an example of a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法の一例を示す図。4A and 4B illustrate an example of a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法の一例を示す図。4A and 4B illustrate an example of a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の使用形態の一例を示す図。FIG. 13 illustrates an example of a usage pattern of a semiconductor device of the invention.

符号の説明Explanation of symbols

80 半導体装置
101 ICチップ
102 導電膜
103 導電膜
104 導電膜
105 導電膜
106 基板
107 領域
108 領域
201 半導体装置
202 ICモジュール
203 リーダ/ライタ
204 アンテナ
300 半導体装置
301 アンテナ
302 ICチップ
303 整流回路
304 電源回路
305 復調回路
306 発振回路
307 論理回路
308 メモリコントロール回路
309 メモリ回路
310 論理回路
311 アンプ
312 変調回路
361 バッテリー
401 絶縁膜
501 導電膜
601 基板
602 基板
901 絶縁膜
701 基板
902 絶縁膜
702 剥離層
703 絶縁膜
704 半導体膜
705 ゲート絶縁膜
707 ゲート電極
708 絶縁膜
709 絶縁膜
710 絶縁膜
711 絶縁膜
712 導電膜
713 導電膜
714 絶縁膜
715 開口部
716 開口部
717 シート材
718 シート材
719 導電膜
721 バッテリー
722 導電膜
723 樹脂
724 導電性粒子
725 基板
726 導電膜
727 樹脂
731 導電膜
732 層
733 素子群
801 絶縁膜
802 絶縁膜
104a 端部
104b 端部
105a 端部
105b 端部
704a 半導体膜
706a n型不純物領域
706b n型不純物領域
706c チャネル領域
713a 導電膜
713b 導電膜
730a 薄膜トランジスタ
80 semiconductor device 101 IC chip 102 conductive film 103 conductive film 104 conductive film 105 conductive film 106 substrate 107 region 108 region 201 semiconductor device 202 IC module 203 reader / writer 204 antenna 300 semiconductor device 301 antenna 302 IC chip 303 rectifier circuit 304 power supply circuit 305 Demodulation circuit 306 Oscillation circuit 307 Logic circuit 308 Memory control circuit 309 Memory circuit 310 Logic circuit 311 Amplifier 312 Modulation circuit 361 Battery 401 Insulating film 501 Conductive film 601 Substrate 602 Insulating film 701 Substrate 902 Insulating film 702 Peeling layer 703 Insulating film 704 Semiconductor film 705 Gate insulating film 707 Gate electrode 708 Insulating film 709 Insulating film 710 Insulating film 711 Insulating film 712 Conductive film 713 Conductive film 714 Insulating film 715 Opening 716 Opening 717 Sheet material 718 Sheet material 719 Conductive film 721 Battery 722 Conductive film 723 Resin 724 Conductive particle 725 Substrate 726 Conductive film 727 Resin 731 Conductive film 732 Layer 733 Element group 801 Insulating film 802 Insulating film 104a End 104b Edge 105a edge 105b edge 704a semiconductor film 706a n-type impurity region 706b n-type impurity region 706c channel region 713a conductive film 713b conductive film 730a thin film transistor

Claims (5)

ガラス基板と、A glass substrate;
前記ガラス基板の一方の面に設けられた第1の導電膜と、A first conductive film provided on one surface of the glass substrate;
前記ガラス基板の一方の面に設けられた第2の導電膜と、A second conductive film provided on one surface of the glass substrate;
前記第1の導電膜及び前記第2の導電膜と重なるように、前記ガラス基板の一方の面側に設けられたICチップと、An IC chip provided on one surface side of the glass substrate so as to overlap the first conductive film and the second conductive film;
前記ガラス基板の他方の面に設けられた第3の導電膜とA third conductive film provided on the other surface of the glass substrate;
前記ガラス基板の他方の面に設けられた第4の導電膜と、を有し、A fourth conductive film provided on the other surface of the glass substrate,
前記ICチップの第1の入出力端子と前記第1の導電膜とは電気的に接続し、The first input / output terminal of the IC chip and the first conductive film are electrically connected,
前記ICチップの第2の入出力端子と前記第2の導電膜とは電気的に接続し、The second input / output terminal of the IC chip and the second conductive film are electrically connected,
前記第1の導電膜と前記第3の導電膜とは、前記ガラス基板を介して第1の容量を形成し、The first conductive film and the third conductive film form a first capacitor through the glass substrate,
前記第2の導電膜と前記第4の導電膜とは、前記ガラス基板を介して第2の容量を形成し、The second conductive film and the fourth conductive film form a second capacitor through the glass substrate,
前記第3の導電膜と前記第4の導電膜とはアンテナとして機能し、The third conductive film and the fourth conductive film function as an antenna,
前記ICチップは、前記第1の容量または前記第2の容量を介して外部とデータの送受信を行うことを特徴とする半導体装置。The IC chip transmits and receives data to and from the outside through the first capacitor or the second capacitor.
ICチップと、IC chip,
前記ICチップの一方の面に設けられた第1の導電膜と、A first conductive film provided on one surface of the IC chip;
前記ICチップの他方の面に設けられた第2の導電膜と、A second conductive film provided on the other surface of the IC chip;
前記第1の導電膜と第1の基板を介して第1の容量を形成する第3の導電膜と、A third conductive film forming a first capacitor via the first conductive film and the first substrate;
前記第2の導電膜と第2の基板を介して第2の容量を形成する第4の導電膜と、を有し、A second conductive film that forms a second capacitor through the second conductive film and a second substrate;
前記ICチップの一方の面側には、前記ICチップ側から、前記第1の導電膜、前記第1の基板、前記第3の導電膜の順で積層され、On one surface side of the IC chip, the first conductive film, the first substrate, and the third conductive film are stacked in this order from the IC chip side.
前記ICチップの他方の面側には、前記ICチップ側から、前記第2の導電膜、前記第2の基板、前記第4の導電膜の順で積層され、On the other surface side of the IC chip, the second conductive film, the second substrate, and the fourth conductive film are stacked in this order from the IC chip side.
前記第3の導電膜と前記第4の導電膜とはアンテナとして機能し、The third conductive film and the fourth conductive film function as an antenna,
前記ICチップは、前記第1の容量または前記第2の容量を介して外部とデータの送受信を行うことを特徴とする半導体装置。The IC chip transmits and receives data to and from the outside through the first capacitor or the second capacitor.
ICチップと、IC chip,
前記ICチップの一方の面に設けられた第1の導電膜と、A first conductive film provided on one surface of the IC chip;
前記ICチップの他方の面に設けられた第2の導電膜と、A second conductive film provided on the other surface of the IC chip;
前記第1の導電膜と第1の絶縁膜を介して第1の容量を形成する第3の導電膜と、A third conductive film forming a first capacitor via the first conductive film and the first insulating film;
前記第2の導電膜と第2の絶縁膜を介して第2の容量を形成する第4の導電膜と、を有し、A second conductive film that forms a second capacitor through the second conductive film and a second insulating film;
前記ICチップの一方の面側には、前記ICチップ側から、前記第1の導電膜、前記第1の絶縁膜、前記第3の導電膜の順で積層され、On the one surface side of the IC chip, the first conductive film, the first insulating film, and the third conductive film are stacked in this order from the IC chip side.
前記ICチップの他方の面側には、前記ICチップ側から、前記第2の導電膜、前記第2の絶縁膜、前記第4の導電膜の順で積層され、On the other surface side of the IC chip, the second conductive film, the second insulating film, and the fourth conductive film are stacked in this order from the IC chip side.
前記第3の導電膜と前記第4の導電膜とはアンテナとして機能し、The third conductive film and the fourth conductive film function as an antenna,
前記ICチップは、前記第1の容量または前記第2の容量を介して外部とデータの送受信を行うことを特徴とする半導体装置。The IC chip transmits and receives data to and from the outside through the first capacitor or the second capacitor.
請求項3記載の半導体装置において、The semiconductor device according to claim 3.
前記第3の導電膜の前記ICチップとは反対側には、第1の基板が設けられ、On the opposite side of the third conductive film from the IC chip, a first substrate is provided,
前記第4の導電膜の前記ICチップとは反対側には、第2の基板が設けられることを特徴とする半導体装置。A semiconductor device, wherein a second substrate is provided on a side of the fourth conductive film opposite to the IC chip.
請求項3又は請求項4記載の半導体装置において、The semiconductor device according to claim 3 or claim 4,
前記第1の絶縁膜は、前記第3の導電膜を覆うことを特徴とする半導体装置。The semiconductor device, wherein the first insulating film covers the third conductive film.
JP2007334250A 2006-12-27 2007-12-26 Semiconductor device Expired - Fee Related JP5111094B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007334250A JP5111094B2 (en) 2006-12-27 2007-12-26 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006351402 2006-12-27
JP2006351402 2006-12-27
JP2007334250A JP5111094B2 (en) 2006-12-27 2007-12-26 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2008181502A JP2008181502A (en) 2008-08-07
JP2008181502A5 JP2008181502A5 (en) 2011-01-20
JP5111094B2 true JP5111094B2 (en) 2012-12-26

Family

ID=39725322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007334250A Expired - Fee Related JP5111094B2 (en) 2006-12-27 2007-12-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5111094B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220011357A1 (en) * 2006-11-16 2022-01-13 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4340717B1 (en) * 2008-12-08 2009-10-07 義幸 梶野 ANTENNA DEVICE AND FURNITURE WITH ANTENNA DEVICE
JP2020005170A (en) * 2018-06-29 2020-01-09 共同印刷株式会社 Wireless device and communication method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138018A (en) * 1994-11-10 1996-05-31 Rikagaku Kenkyusho Data carrier system
US6107920A (en) * 1998-06-09 2000-08-22 Motorola, Inc. Radio frequency identification tag having an article integrated antenna
JP2000057287A (en) * 1998-08-10 2000-02-25 Sony Corp Noncontact type data carrier
FI112550B (en) * 2001-05-31 2003-12-15 Rafsec Oy Smart label and smart label path
JP2003309490A (en) * 2002-04-12 2003-10-31 Yuji Nishi Rfid device
JP4236974B2 (en) * 2003-03-28 2009-03-11 トッパン・フォームズ株式会社 Non-contact information recording medium
JP2007150868A (en) * 2005-11-29 2007-06-14 Renesas Technology Corp Electronic equipment and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220011357A1 (en) * 2006-11-16 2022-01-13 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same
US11656258B2 (en) * 2006-11-16 2023-05-23 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same

Also Published As

Publication number Publication date
JP2008181502A (en) 2008-08-07

Similar Documents

Publication Publication Date Title
JP5184872B2 (en) Semiconductor device
JP4944745B2 (en) Antenna and semiconductor device having the antenna
US10256669B2 (en) Semiconductor device and power receiving device
JP5523593B2 (en) Semiconductor device
JP6088627B2 (en) Semiconductor device
US7683838B2 (en) Semiconductor device
US8232880B2 (en) Semiconductor device
JP5389582B2 (en) Semiconductor device
JP5422138B2 (en) Method for manufacturing semiconductor device
JP4827618B2 (en) Method for manufacturing antenna, method for manufacturing semiconductor device
JP5583248B2 (en) Semiconductor device
US8232181B2 (en) Manufacturing method of semiconductor device
JP5322408B2 (en) Semiconductor device and manufacturing method thereof
JP5236243B2 (en) RF tag
JP5089033B2 (en) Method for manufacturing semiconductor device
JP5111094B2 (en) Semiconductor device
JP5041787B2 (en) Crimping method and manufacturing method of semiconductor device
JP4908936B2 (en) Method for manufacturing semiconductor device
JP5105918B2 (en) Method for manufacturing semiconductor device
KR20080074800A (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5111094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees