JP5105811B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP5105811B2 JP5105811B2 JP2006258180A JP2006258180A JP5105811B2 JP 5105811 B2 JP5105811 B2 JP 5105811B2 JP 2006258180 A JP2006258180 A JP 2006258180A JP 2006258180 A JP2006258180 A JP 2006258180A JP 5105811 B2 JP5105811 B2 JP 5105811B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pixel electrode
- metal film
- transparent conductive
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010408 film Substances 0.000 claims description 823
- 229910052751 metal Inorganic materials 0.000 claims description 288
- 239000002184 metal Substances 0.000 claims description 288
- 239000004065 semiconductor Substances 0.000 claims description 100
- 239000010410 layer Substances 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 48
- 239000011229 interlayer Substances 0.000 claims description 44
- 239000010409 thin film Substances 0.000 claims description 20
- 238000005192 partition Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 description 40
- 238000000034 method Methods 0.000 description 38
- 238000001312 dry etching Methods 0.000 description 27
- 239000004973 liquid crystal related substance Substances 0.000 description 27
- 239000000463 material Substances 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 20
- 238000001039 wet etching Methods 0.000 description 19
- 239000012535 impurity Substances 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 16
- 238000005401 electroluminescence Methods 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910052769 Ytterbium Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 125000001424 substituent group Chemical group 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- 229910052691 Erbium Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004283 SiO 4 Inorganic materials 0.000 description 2
- 229910052775 Thulium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 229910052839 forsterite Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910019974 CrSi Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- ZCLBLRDCYNGAGV-UHFFFAOYSA-N [Si]=O.[Sn].[In] Chemical compound [Si]=O.[Sn].[In] ZCLBLRDCYNGAGV-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、画素電極を有する半導体装置、特に表示装置に関する。 The present invention relates to a semiconductor device having a pixel electrode, and more particularly to a display device.
アクティブマトリクス型の表示装置を作製する際は、一般的に、薄膜トランジスタ(TFT:Thin Film Transistor)の半導体膜に接続する配線を形成し、その配線上に画素電極となる導電膜を形成する。したがって、配線を形成するためのレジストマスクと、画素電極を形成するためのレジストマスクが必要だった。 When an active matrix display device is manufactured, a wiring connected to a semiconductor film of a thin film transistor (TFT) is generally formed, and a conductive film to be a pixel electrode is formed over the wiring. Therefore, a resist mask for forming wiring and a resist mask for forming pixel electrodes are necessary.
また、他の例として、TFTの半導体膜に接続する導電膜を形成し、さらにこの導電膜を画素電極としても機能させ、導電膜上に金属膜を形成する例がある(例えば特許文献1)。これは上述した例とは異なり、導電膜として透明導電膜を採用し、透明導電膜が直接半導体膜と接続する。透明導電膜は抵抗が高い材料が多いため、透明導電膜の電気抵抗の大きさをカバーするために、金属膜を透明導電膜上に形成している。 As another example, there is an example in which a conductive film connected to a semiconductor film of a TFT is formed, and this conductive film is also functioned as a pixel electrode, and a metal film is formed on the conductive film (for example, Patent Document 1). . Unlike the example described above, this employs a transparent conductive film as the conductive film, and the transparent conductive film is directly connected to the semiconductor film. Since many transparent conductive films have high resistance, a metal film is formed on the transparent conductive film in order to cover the magnitude of the electrical resistance of the transparent conductive film.
透明導電膜を直接半導体膜と接続させる特許文献1も、透明導電膜をエッチングして画素電極を形成するためのレジストマスクと、金属膜をエッチングするためのレジストマスクが必要だった。
従来のアクティブマトリクス型表示装置において、積層配線を形成する際はレジストマスクがそれぞれの層において必要であった。特に画素電極を形成する際は積層構造が多く、少なくとも画素電極を形成するレジストマスクと、画素電極と積層する膜のエッチング用のレジストマスクとが必要であり、作製工程数が多かった。そのため、表示装置のような半導体装置の製造コストは低くならなかった。 In a conventional active matrix display device, a resist mask is required in each layer when forming a laminated wiring. In particular, when a pixel electrode is formed, there are many stacked structures, and at least a resist mask for forming the pixel electrode and a resist mask for etching a film to be stacked with the pixel electrode are necessary, and the number of manufacturing steps is large. Therefore, the manufacturing cost of a semiconductor device such as a display device has not been reduced.
そこで、本発明は画素電極と画素電極と積層する膜とを一つのレジストマスクで形成し、作製工程を短縮することを課題とする。 In view of the above, an object of the present invention is to form a pixel electrode and a film to be stacked with the pixel electrode with a single resist mask to shorten the manufacturing process.
本発明の特徴の一つは、基板上の薄膜トランジスタと、薄膜トランジスタに電気的に接続する画素電極と、画素電極上に接する金属膜とを有し、画素電極が有する段差部を覆うように、金属膜が画素電極と接していることである。そして、金属膜から露出している画素電極は平坦な面上に形成されていることである。 One of the characteristics of the present invention is that a thin film transistor over a substrate, a pixel electrode electrically connected to the thin film transistor, and a metal film in contact with the pixel electrode are formed so as to cover a step portion of the pixel electrode. The film is in contact with the pixel electrode. The pixel electrode exposed from the metal film is formed on a flat surface.
この構成により、画素電極が段差部において断切れすることを防ぐことができる。断切れとは、段差部がある面上に膜を成膜することで、段差部において膜に亀裂が入ったり、または、段差部において膜の被覆性が悪く部分的に成膜されなかったりすることを言う。 With this configuration, the pixel electrode can be prevented from being cut off at the step portion. Breakage means that a film is formed on a surface with a stepped portion, so that the film is cracked at the stepped portion, or the film coverage is poor at the stepped portion, and the film is not partially formed. Say that.
本発明の特徴の一つは、基板上の薄膜トランジスタと、薄膜トランジスタに電気的に接続する画素電極と、画素電極上に接する金属膜とを有し、金属膜は画素電極よりも平面面積が小さく、金属膜の側面は前記画素電極の側面に沿って配置され、金属膜の側面は前記画素電極の側面の内側に位置することである。 One of the features of the present invention includes a thin film transistor over a substrate, a pixel electrode electrically connected to the thin film transistor, and a metal film in contact with the pixel electrode, and the metal film has a smaller planar area than the pixel electrode, The side surface of the metal film is disposed along the side surface of the pixel electrode, and the side surface of the metal film is located inside the side surface of the pixel electrode.
この構成により、金属膜を遮光膜の一部として使うことが可能となり、遮光膜の位置合わせを簡単にすることができる。 With this configuration, the metal film can be used as a part of the light shielding film, and the alignment of the light shielding film can be simplified.
基板上の薄膜トランジスタと、薄膜トランジスタに電気的に接続する画素電極と、画素電極上の一部に接する金属膜と、画素電極及び前記金属膜上に形成され、前記画素電極の一部を露出させる隔壁と、隔壁及び前記画素電極に接して形成される電界発光層と、電界発光層上の電極とを有し、金属膜の少なくとも一方の側面は傾斜しており、且つ隔壁で覆われていることを特徴とする表示装置。 A thin film transistor on a substrate, a pixel electrode electrically connected to the thin film transistor, a metal film in contact with a part of the pixel electrode, a partition formed on the pixel electrode and the metal film, and exposing a part of the pixel electrode And an electroluminescent layer formed in contact with the partition wall and the pixel electrode, and an electrode on the electroluminescent layer, and at least one side surface of the metal film is inclined and covered with the partition wall. A display device.
この構成により、エレクトロルミネッセンス表示装置において、発光素子の短絡を防ぐことができる。 With this configuration, a short circuit of the light emitting element can be prevented in the electroluminescence display device.
1つのレジストパターンを用いて、画素電極と、画素電極上の一部に接する金属膜を形成することができる。画素電極と金属膜の2つのパターンを、1つのレジストパターンを用いて形成することができるので、作製工程の短縮ができ、低コストな表示装置を実現することができる。 A single resist pattern can be used to form a pixel electrode and a metal film in contact with part of the pixel electrode. Since two patterns of the pixel electrode and the metal film can be formed using one resist pattern, the manufacturing process can be shortened and a low-cost display device can be realized.
本発明により、従来より作製工程を少なくすることができ、半導体装置の製造コストを低くすることができる。また、画素電極上に接して金属膜を形成するため、段差部における画素電極の断切れを防ぐことができる。安価で、表示不良の少なく、信頼性の高い表示装置を形成することができる。 According to the present invention, the number of manufacturing steps can be reduced as compared with the conventional method, and the manufacturing cost of the semiconductor device can be reduced. In addition, since the metal film is formed in contact with the pixel electrode, the pixel electrode can be prevented from being cut off at the step portion. An inexpensive display device with few display defects and high reliability can be formed.
以下、本発明の実施形態について説明する。但し、本発明は、実施可能な範囲において、多くの異なる態様で実施することが可能である。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施形態の記載内容に限定して解釈されるものではない。また、以下に示す実施形態は適宜組み合わせることが可能である。 Hereinafter, embodiments of the present invention will be described. However, the present invention can be implemented in many different modes within a practicable range. It will be readily appreciated by those skilled in the art that various changes and modifications can be made without departing from the spirit and scope of the present invention. Therefore, the present invention is not construed as being limited to the description of the embodiment. Further, the embodiments described below can be appropriately combined.
(実施形態1)
本実施形態は図1を用いて、基板1上にトップゲート型のTFTを形成する方法を説明する。基板1は透光性を有する基板、例えば石英基板、ガラス基板またはプラスチック基板である。なお、基板1は遮光性の基板でもよく、半導体基板、SOI(Silicon on Insulator)基板でもよい。
(Embodiment 1)
In this embodiment, a method of forming a top gate type TFT on a
基板1上に下地膜として絶縁膜2を成膜する。絶縁膜2としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiOxNy)等の絶縁膜の単層、或いはこれらの膜の少なくとも2つの膜でなる積層を用いる。次いで、絶縁膜2上に島状半導体膜3を形成する。
An
島状半導体膜3は、絶縁膜2上にスパッタ法、LPCVD法、またはプラズマCVD法等により半導体膜を全面に形成した後、フォトリソグラフィ法等により形成されたマスクを用いて半導体膜を形状加工して形成する。島状半導体膜3を結晶性半導体膜で形成するときは、基板1上に直接結晶性半導体膜を形成する方法と、非晶質半導体膜を基板1上に形成した後に、加熱処理により結晶化させて結晶性半導体膜を形成する方法がある。後者の方法において、結晶化の際の加熱処理は、加熱炉、レーザ照射、若しくはレーザ光の代わりにランプから発する光の照射(以下、ランプアニールと表記する)、又はそれらを組み合わせて用いることにより行われる。
The island-
また、ニッケルなどを非晶質半導体膜に添加した後に上記加熱処理を行う熱結晶化法により結晶性半導体膜を形成してもよい。なお、ニッケルを用いた熱結晶化法を用いて結晶化を行って結晶性半導体膜を得た場合は、結晶化後にニッケルを除去するゲッタリング処理を行うことが好ましい。 Alternatively, the crystalline semiconductor film may be formed by a thermal crystallization method in which the heat treatment is performed after nickel or the like is added to the amorphous semiconductor film. Note that in the case where a crystalline semiconductor film is obtained by performing crystallization using a thermal crystallization method using nickel, it is preferable to perform gettering treatment for removing nickel after crystallization.
レーザー照射により結晶化して結晶性半導体膜を作製する場合には、連続発振(CW:continuous−wave)型のレーザビームやパルス発振型のレーザビーム(パルスレーザビーム)を用いることができる。ここで用いることができるレーザビームは、Arレーザ、Krレーザ、エキシマレーザなどの気体レーザ、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y2O3、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第2高調波から第4高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いることができる。このレーザは、CWで射出することも、パルス発振で射出することも可能である。CWで射出する場合は、レーザのパワー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)必要である。そして、走査速度を10〜2000cm/sec程度として照射する。 In the case of manufacturing a crystalline semiconductor film by crystallization by laser irradiation, a continuous-wave (CW) laser beam or a pulsed laser beam (pulse laser beam) can be used. The laser beam that can be used here is a gas laser such as an Ar laser, a Kr laser, or an excimer laser, single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline ( (Ceramics) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 with one or more of Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta added as dopants A laser oscillated from one or more of laser, glass laser, ruby laser, alexandrite laser, Ti: sapphire laser, copper vapor laser, or gold vapor laser as a medium can be used. By irradiating the fundamental wave of such a laser beam and the second to fourth harmonic laser beams of these fundamental waves, a crystal having a large grain size can be obtained. For example, a second harmonic (532 nm) or a third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) can be used. This laser can be emitted by CW or pulsed oscillation. When injected at a CW, the power density of the laser is about 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation is performed at a scanning speed of about 10 to 2000 cm / sec.
なお、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y2O3、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、Arイオンレーザ、またはTi:サファイアレーザは、連続発振をさせることが可能であり、Qスイッチ動作やモード同期などを行うことによって10MHz以上の発振周波数でパルス発振をさせることも可能である。10MHz以上の発振周波数でレーザビームを発振させると、半導体膜がレーザビームによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。 Note that single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline (ceramic) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 , dopants Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta, a laser using a medium added with one or more, an Ar ion laser, or a Ti: sapphire laser should oscillate continuously It is also possible to perform pulse oscillation at an oscillation frequency of 10 MHz or more by performing Q switch operation, mode synchronization, or the like. When the laser beam is oscillated at an oscillation frequency of 10 MHz or more, the semiconductor film is irradiated with the next pulse during the period from when the semiconductor film is melted by the laser beam to solidification. Therefore, unlike the case of using a pulse laser having a low oscillation frequency, the solid-liquid interface can be continuously moved in the semiconductor film, so that crystal grains continuously grown in the scanning direction can be obtained.
媒質としてセラミック(多結晶)を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数mm、長さ数十mmの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。 When ceramic (polycrystal) is used as the medium, it is possible to form the medium in a free shape in a short time and at low cost. When a single crystal is used, a cylindrical medium having a diameter of several millimeters and a length of several tens of millimeters is usually used. However, when ceramic is used, a larger one can be made.
発光に直接寄与する媒質中のNd、Ybなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が実現できる。 Since the concentration of dopants such as Nd and Yb in the medium that directly contributes to light emission cannot be changed greatly regardless of whether it is a single crystal or a polycrystal, there is a certain limit to improving the laser output by increasing the concentration. However, in the case of ceramic, since the size of the medium can be remarkably increased as compared with the single crystal, a significant output improvement can be realized.
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形することによって、短辺の長さ1mm以下、長辺の長さ数mm〜数mの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。 Further, in the case of ceramic, a medium having a parallelepiped shape or a rectangular parallelepiped shape can be easily formed. When a medium having such a shape is used to cause oscillation light to travel in a zigzag manner inside the medium, the oscillation optical path can be made longer. As a result, amplification is increased and oscillation can be performed with high output. Further, since the laser beam emitted from the medium having such a shape has a quadrangular cross-sectional shape at the time of emission, it is advantageous for shaping into a linear beam as compared with a round beam. By shaping the emitted laser beam using an optical system, it is possible to easily obtain a linear beam having a short side length of 1 mm or less and a long side length of several mm to several m. Become. In addition, by irradiating the medium with the excitation light uniformly, the linear beam has a uniform energy distribution in the long side direction.
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。 By irradiating the semiconductor film with this linear beam, the entire surface of the semiconductor film can be annealed more uniformly. When uniform annealing is required up to both ends of the linear beam, it is necessary to arrange a slit at both ends to shield the energy attenuating portion.
このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この半導体膜を用いて電子機器を作製すると、その電子機器の特性は、良好かつ均一である。 When a semiconductor film is annealed using a linear beam having a uniform intensity obtained in this manner and an electronic device is manufactured using this semiconductor film, the characteristics of the electronic device are good and uniform.
次いで、必要があればTFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを半導体膜に対して行う。ここでは、質量分離しないでプラズマ励起したイオンドープ法を用いる。 Next, if necessary, a small amount of impurity element (boron or phosphorus) is doped into the semiconductor film in order to control the threshold value of the TFT. Here, an ion doping method that is plasma-excited without mass separation is used.
島状半導体膜3の厚さは25〜80nm(好ましくは30〜70nm)の厚さで形成する。半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金などで形成すると良い。
The island-
そして、島状半導体膜3を覆うようにゲート絶縁膜4を形成する。ゲート絶縁膜4としては、熱酸化膜、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの単層または積層構造を用いることができる。島状半導体膜3と接するゲート絶縁膜4は酸化珪素膜が好ましい。それは、ゲート絶縁膜4を酸化珪素膜にすると島状半導体膜との界面におけるトラップ準位が少なくなるからである。また、ゲート電極をMoで形成するときは、ゲート電極と接するゲート絶縁膜は窒化シリコン膜が好ましい。それは、窒化シリコン膜はMoを酸化させないからである。
Then, a
ここではゲート絶縁膜4として、プラズマCVD法により厚さ115nmの酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)を形成する。
Here, a 115 nm thick silicon oxynitride film (composition ratio Si = 32%, O = 59%, N = 7%, H = 2%) is formed as the
次に、ゲート絶縁膜4上に導電層を形成して、フォトリソグラフィ法等により形成したマスクを用いて導電層を形状加工し、ゲート電極5を形成する。ゲート電極材料としてはMo、Ti、W、Al、Nd、Cr、これら元素の合金等がある。もしくは、これら元素またはこれら元素の合金の積層によりゲート電極5を構成しても良い。ここではMoによりゲート電極を形成する。次に、ゲート電極5またはレジストをマスクとして島状半導体膜3に不純物元素をドーピングし、チャネル形成領域8と、ソース領域及びドレイン領域となる不純物領域9とを形成する。
Next, a conductive layer is formed over the
その後、窒化珪素を用いて第1層間絶縁膜6を形成する。そして、島状半導体膜3に添加された不純物元素の活性化および水素化を行う。なお、第1層間絶縁膜6は形成しなくとも良い。
Thereafter, a first interlayer insulating film 6 is formed using silicon nitride. Then, the impurity element added to the island-
次いで、透光性を有する無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)または、低誘電率の有機化合物材料(感光性又は非感光性の有機樹脂材料)を用いて第2層間絶縁膜7を形成する。また、シロキサンを含む材料を用いて第2層間絶縁膜を形成してもよい。なお、シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される材料である。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基としてフルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。第2層間絶縁膜7は積層構造でも良い。
Next, the second interlayer insulating film is formed using a light-transmitting inorganic material (silicon oxide, silicon nitride, silicon oxynitride, or the like) or a low dielectric constant organic compound material (photosensitive or non-photosensitive organic resin material). 7 is formed. Alternatively, the second interlayer insulating film may be formed using a material containing siloxane. Siloxane is a material in which a skeleton structure is formed by a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. The second
次いで、フォトマスクを用いてレジストからなるマスクを形成し、そのマスクを用いて、第1層間絶縁膜6、第2層間絶縁膜7、及びゲート絶縁膜4を選択的にエッチングし、コンタクトホールを形成する。そして、レジストからなるマスクを除去する。
Next, a resist mask is formed using a photomask, and the first interlayer insulating film 6, the second
そして、第2層間絶縁膜7上にスパッタ法または印刷法で導電膜を形成する。導電膜は透明導電膜であっても反射性を有していても良い。透明導電膜である場合は、例えば、酸化インジウムに酸化スズを混ぜたインジウムスズ酸化物(ITO)膜、インジウムスズ酸化物(ITO)に酸化珪素を混ぜたインジウムスズ珪素酸化物(ITSO)膜、酸化インジウムに酸化亜鉛を混ぜたインジウム亜鉛酸化物(IZO)膜、酸化亜鉛膜、または酸化スズ膜を用いることができる。なお、IZOとは、ITOに2〜20wt%の酸化亜鉛(ZnO)を混合させたターゲットを用いてスパッタリングにより形成される透明導電材料である。
Then, a conductive film is formed on the second
第2層間絶縁膜7上に透明導電膜10を形成し、続いて透明導電膜10上に金属膜11を積層する。透明導電膜10と金属膜11は連続的にスパッタで形成することができる。
A transparent
透明導電膜は抵抗の高い材料が多いため、金属膜11は、透明導電膜よりも抵抗の低い材料が好ましい。例えば、Ti、Mo、Ta、Cr、W、Alなどを用いることができる。また、Ti、Mo、Ta、Cr、WのいずれかとAlとを積層させた2層構造、AlをTi、Mo、Ta、Cr、Wなどの金属で挟んだ3層積層構造としても良い。次いで、金属膜11上にレジスト膜を全面に塗布した後、図1(A)に示す露光マスクを用いて露光を行う。
Since the transparent conductive film has many materials having high resistance, the
透明導電膜としてITO膜を用いる場合は、ITO膜を熱処理して結晶化する工程が必要になってくる。そのときはITO膜をスパッタで形成し、焼成後、金属膜11を形成すると良い。ITSO膜を用いると、結晶化する工程が不要なため工程が少なくてすむ。
In the case where an ITO film is used as the transparent conductive film, a process for crystallizing the ITO film by heat treatment becomes necessary. In that case, an ITO film may be formed by sputtering, and the
図1(A)において、露光マスクは、露光光が遮光される遮光部12a、12bと、露光光が一部通過する半透部13を有する。半透部13には半透膜19が設けられ、露光光の光強度を低減させている。遮光部12a、12bは半透膜19上に金属膜20が積層されて構成されている。遮光部12bの幅はt1、半透部13の幅はt2と示す。ここでは半透部に半透膜を用いた例を示したが、これに限定されず、半透部は露光光の光強度を低減するものであればよい。また、半透部に回折格子パターンを用いてもよい。
In FIG. 1A, the exposure mask includes light shielding portions 12a and 12b that shield exposure light and a semi-transmissive portion 13 through which part of the exposure light passes. The semi-transmissive portion 13 is provided with a
図1(A)に示す露光マスクを用いてレジスト膜の露光を行うと、レジスト膜に非露光領域14aと露光領域14bが形成される。露光時には、光が遮光部12a、12bで回り込んだり、半透部13を通過することによって図1(A)に示す露光領域14bが形成される。
When the resist film is exposed using the exposure mask shown in FIG. 1A, a
そして、現像を行うと、露光領域14bが除去されて、図1(B)に示すように、大きく分けて2つの膜厚を有するレジストパターン15aと、膜厚がほぼ一様なレジストパターン16aが金属膜11上に得られる。レジストパターン15aは膜厚の厚い領域と、該領域より膜厚の薄い領域とを有し、膜厚の薄い領域については、露光エネルギーまたは半透膜19の透過率を調節することで膜厚を調節することができる。レジストパターン15aは左右非対称であり、レジストパターン16aは左右対称である。
When the development is performed, the exposed
次に、ドライエッチングにより金属膜11及び透明導電膜10のエッチングを行う。ドライエッチングはECR(Electron Cycrotron Resonance)やICP(Inductive Coupled Plasma)などの高密度プラズマ源を用いたドライエッチング装置によって行われる。
Next, the
なお、ここでは、ICP型エッチング装置を用いた例を示すが、これに限定されず、例えば、平行平板型エッチング装置、マグネトロン型エッチング装置、ECR型エッチング装置、ヘリコン型エッチング装置を用いてもよい。 Although an example using an ICP etching apparatus is shown here, the present invention is not limited to this. For example, a parallel plate etching apparatus, a magnetron etching apparatus, an ECR etching apparatus, or a helicon etching apparatus may be used. .
金属膜11及び透明導電膜10のエッチングをウェットエッチングにより行っても良い。但し、微細加工にはドライエッチングが適しているため、ドライエッチングが好ましい。また、金属膜11及び透明導電膜10と、第2層間絶縁膜7との材料が異なるため、ドライエッチングで行っても、第2層間絶縁膜7は金属膜11及び透明導電膜10に対して大きなエッチング選択比がとれる。さらにエッチング選択比を大きくするため、第2層間絶縁膜7の少なくとも最上層を窒化珪素膜で形成しても良い。
Etching of the
こうして、図1(C)で示すように、第2層間絶縁膜7上に、透明導電膜17aと金属膜17bとの積層で構成されるパターンと、透明導電膜18aと金属膜18bとの積層で構成されるパターンが形成される。
Thus, as shown in FIG. 1C, on the second
次に、レジストパターン15a、16aをアッシングまたはエッチングする(図2(A))。この工程により、レジストパターン15aの膜厚の薄い領域がエッチングされるとともに、その膜厚の薄い領域の膜厚分だけレジストパターン15a、16aの全体の膜厚も薄くなる。そしてレジストパターン15b、16bを形成する。レジストパターン15a、16aは、膜厚方向だけでなく、幅方向もエッチングされるため、レジストパターン15b、16bの幅は金属膜17b及び18b、透明導電膜17a、18aの幅よりも小さくなる。したがって、レジストパターン15b、16bの側面は下層にある金属膜及び透明導電膜の側面と一致せず、レジストパターン15b、16bの側面の方が後退している。図2(B)では、レジストパターン15bは左右非対称であり、レジストパターン16bは左右対称である。
Next, the resist
次に、レジストパターン15bを用いて金属膜18bをエッチングし、金属膜18cを形成する(図2(B))。このときに透明導電膜18aが無用にエッチングされないように、金属膜18bの材料は透明導電膜18aに対し高い選択比がとれるものが好ましい。例えば、透明導電膜18aの材料がITSOであれば、金属膜18bの材料としてTi、Mo、Cr、Al等が好ましく、金属膜18bはこれら材料でなる積層構造であっても良い。そして透明導電膜18aよりもパターンの小さい、つまり平面面積の小さい金属膜18cを形成する。一方、金属膜17bもレジストパターン16bを用いてエッチングされ、透明導電膜17aよりも平面面積の小さい金属膜17cが形成される。
Next, the
図2(A)から図2(B)の金属膜17b及び18bのエッチングは、ドライエッチングで行ってもウェットエッチングで行っても良いが、図2(B)ではドライエッチングにより金属膜17c及び18cを形成した場合を図示する。ドライエッチングで行った場合は金属膜18cの断面における側面は非対称となる。なぜならレジストパターン15bの形状が非対称なため、その形状を反映した金属膜18cが形成されるからである。金属膜18cは、一方の側面よりも他方の側面がより傾斜が大きい断面形状となる。金属膜17cは、側面がレジストパターン16bの側面と一致するように形成される。金属膜18cは、一方の側面はレジストパターン15bの一方の側面の延長線上にあり、他方の側面はレジストパターン15bの他方の側面と一致する。
The etching of the
金属膜17b及び18bをウェットエッチングすると、等方的にエッチングが進むため、レジストパターン15b、16bよりも小さい金属膜が形成される。図4にウェットエッチングを行った場合の図を示す。図4(A)では、金属膜17b及び18bをそれぞれウェットエッチングして、金属膜17d及び18dを形成している。その他は図2(B)と同様である。
When the
レジストパターン15b、16bの側面と金属膜17d、18dの側面は一致しない。故に、同一のレジストパターン15b、16bをマスクとしても、ドライエッチングよりウェットエッチングで形成したほうが、より小さい金属膜17d及び18dが形成される。
The side surfaces of the resist
図4(B)は金属膜17dが3層の積層で形成されている場合の図である。例えば金属膜17dはTi膜91a、93aとでアルミニウム膜92aを挟んだ積層構造であり、金属膜17dとレジストパターン16bとの側面は一致していない。また、金属膜18dもTi膜91b、93bとでアルミニウム膜92bを挟んだ積層構造であり、金属膜18dとレジストパターン15bとの側面は一致していない。
FIG. 4B is a diagram in the case where the
図4(A)、(B)において、透明導電膜17a、18aはドライエッチングで形成されるため、その側面は、基板面に対してほぼ垂直または90度に近い角度θ1を有する。一方、金属膜17d、18dがウェットエッチングで形成されると、等方的なエッチングにより、その側面は、基板面に対して鋭角な角度θ2を有する。したがって、透明導電膜の側面の角度θ1と金属膜の側面の角度θ2を比較すると、θ1>θ2となっている。なお、角度θ1とは基板1の表面に対して透明導電膜側面の傾斜角度であり、角度θ2とは基板1の表面に対して金属膜の側面の傾斜角であり、θ1、θ2ともに0°〜90°の範囲内である。
In FIG. 4 (A), (B) , the transparent
金属膜が図4(B)のように積層構造の場合は、各層によってエッチング速度が異なるときがある。これに伴い、基板面に対して各層の側面がなす角度もそれぞれ異なるときがある。したがって金属膜が積層であるときは、基板面に対して最下層の膜の側面がなす角度をθ2とする。 In the case where the metal film has a stacked structure as shown in FIG. 4B, the etching rate may be different depending on each layer. Along with this, the angles formed by the side surfaces of the respective layers with respect to the substrate surface may be different. Therefore, when the metal film is laminated, the angle formed by the side surface of the lowermost film with respect to the substrate surface is θ 2 .
なお、金属膜17d、18d及び透明導電膜である透明導電膜17a、18aの側面がなだらかな面とならずに、凸凹を持つ場合がある。その場合、角度θ1及び角度θ2は適宜決定すればよい。例えば、凸凹した側面に対し大まかな直線または曲線を引き、それを用いて角度θ1及び角度θ2を決定することができる。また、凸凹した側面に基づき、複数の角度θ1及び角度θ2をとって、その平均値を角度θ1及び角度θ2とすることができる。最も合理的な方法を用いれば良い。
Note that the side surfaces of the
以上より、ドライエッチング法またはウェットエッチング法のいずれかのエッチング方法で金属膜17c及び18cまたは金属膜17d及び18dを形成する。どちらのエッチング法で形成しても、透明導電膜17a及び18aの側面よりも後退した側面を有する金属膜17c及び金属膜18cまたは金属膜17d及び18dが形成される。つまり、透明導電膜17aよりも平面面積が小さい金属膜17cまたは金属膜17d、及び透明導電膜18aよりも平面面積の小さい金属膜18cまたは18dが形成される。その要因の一つは、透明導電膜17a、18aを形成するためのマスクであるレジストパターン15a、16aと、金属膜を形成するためのマスクであるレジストパターン15b、16bの大きさが異なり、レジストパターン15b、16bのほうが小さいからである。
As described above, the
その後、レジストパターン15b、16bを除去する(図2(C))。そして透明導電膜17a及び金属膜17cでなる配線または電極、透明導電膜18a及び金属膜18cでなる配線または電極が形成される。透明導電膜18aは画素電極として機能する。図4(A)及び(B)からレジストパターン15b、16bを除去すれば、透明導電膜17a及び金属膜17dでなる配線または電極、透明導電膜18a及び金属膜18dでなる配線または電極が形成される。
Thereafter, the resist
レジストパターン15bをマスクとして金属膜18bをエッチングをするときに、透明導電膜18a表面の一部は多少エッチングされる。特に、ドライエッチングにより金属膜18cを形成するときは、下層の透明導電膜と選択比がとりにくいので、より透明導電膜18a表面の一部はエッチングされやすい。そのため、図2(C)の透明導電膜18aの膜厚aと、膜厚bを比較すると、膜厚a<膜厚bとなる。なお、膜厚aとは金属膜18cまたは金属膜18dと重ならない部分における透明導電膜18aの平均膜厚を言い、膜厚bとは不純物領域9に達するコンタクトホール底部における透明導電膜18aの膜厚を言う。
When the
図2(C)に示すTFT上に発光素子を積層して、基板1の方向へ発光する発光装置を形成した場合、透明導電膜18aの膜厚が薄いことで透過率が高くなり、明るい表示を提供できる。そのため膜厚aは薄い方が好ましい。また、レジストパターン15bをマスクとして金属膜18bをエッチングする際に、透明導電膜18a表面をエッチングできるため、表面のゴミを除去することができ、ゴミに起因する発光素子の短絡を防ぐことができる。
In the case where a light-emitting element is stacked over the TFT illustrated in FIG. 2C and a light-emitting device that emits light in the direction of the
本実施形態で形成する金属膜18cは、一方の側面が傾斜している。そのため、液晶表示装置に利用した場合、金属膜18cの傾斜している側面側からラビングするようにすると、金属膜18cの側面においてスムーズにラビングを行うことができる。金属膜18cの側面が垂直である方向からラビングを行うと、垂直な側面部分でラビング布にストレスがかかる等の理由でラビングが不完全になり、配向が不完全になることがあった。したがって、ラビングは金属膜18cの側面が傾斜している側から行うことが好ましい。
One side surface of the
また、図4に示すようにウェットエッチングにより、両側面ともに傾斜している金属膜17d及び18dを形成する場合は、どちらの方向からもスムーズにラビングでき、より効果的である。
Further, when the
図3に図2(C)の上面図を示す。図2(C)は図3のA−A´における断面図である。図3から分かるように、透明導電膜17a及び金属膜17cの積層でなる配線または電極は、TFTのソース電極またはドレイン電極として機能し、さらにソース配線としても機能する。また、透明導電膜18a及び金属膜18cでなる配線または電極は、TFTのソース電極またはドレイン電極として機能し、さらに画素電極としても機能する。厳密には、金属膜18cと重ならない透明導電膜18aの部分が画素電極として機能し、光を通す部分である。また、容量配線21はゲート電極5と同一層から形成されており、容量配線21は透明導電膜18aと重なることで、容量を形成する。なお、容量配線21はゲート電極5と異なる層で形成しても良い。金属膜17cの側面は透明導電膜17aの側面と一致せず、透明導電膜17aの側面の内側に位置する。金属膜18cの側面は透明導電膜18aの側面と一致せず、透明導電膜18aの側面の内側に位置する。図4で説明した金属膜17dと透明導電膜17aの関係、金属膜18dと透明導電膜18aの関係も同様である。
FIG. 3 shows a top view of FIG. FIG. 2C is a cross-sectional view taken along the line AA ′ of FIG. As can be seen from FIG. 3, the wiring or electrode formed by laminating the transparent
本実施形態において、画素電極として機能する透明導電膜を平坦な面上に形成することは、透明導電膜の断切れを防ぐ意味で非常に有益である。金属膜18cをエッチングにより形成するときに、金属膜18cから露出する下層の透明導電膜18aの表面も多少エッチングされる。そのため透明導電膜18aが段差のある面上に形成されることで透明導電膜の膜厚が不均一であると、金属膜18cを形成するエッチングにより、膜厚の薄い透明導電膜部分がエッチングされ、透明導電膜が断切れを起こす可能性がある。断切れが起こると、断切れした部分で光漏れが生じたり、画素電極の面積が小さくなり開口率が低くなったりする。よって、金属膜18cから露出する透明導電膜18aの部分を平坦な面上に形成するのが好ましい。そのためには、第2層間絶縁膜7を有機材料で形成し、平坦面を有する第2層間絶縁膜を形成するのが好適である。
In the present embodiment, it is very beneficial to form a transparent conductive film functioning as a pixel electrode on a flat surface in order to prevent the transparent conductive film from being cut off. When the
本発明により金属膜と導電膜の積層を形成すると、金属膜の下に接して導電膜が位置する構成となる。しかし段差が大きい部分では必ずしも金属膜の下に接して導電膜が位置するとは限らない。それは、段差により導電膜が断切れしてしまう可能性があるからである。従って、図1の不純物領域9に達するコンタクトホールの部分では、導電膜上に金属膜を配置するのが良い。 When a laminate of a metal film and a conductive film is formed according to the present invention, the conductive film is positioned in contact with the metal film. However, the conductive film is not necessarily located in contact with the metal film at the portion where the level difference is large. This is because there is a possibility that the conductive film is cut off by the step. Therefore, it is preferable to dispose a metal film on the conductive film in the contact hole portion reaching the impurity region 9 in FIG.
図19にコンタクトホールで導電膜が断切れしている状態を示す。コンタクトホール側面の傾斜により、導電膜94、95が部分的に切れた状態になっている。しかし、コンタクトホール部で導電膜94、95上に金属膜96、97が形成されるようにすれば、透明導電膜が切れたとしても、金属膜を介して切れた導電膜同士を電気的に接続することができる。この場合、コンタクトホールの側面では金属膜96、97は第2層間絶縁膜7に接している部分がある。また、コンタクトホール部分の導電膜は画素電極としては機能しないため、上部に金属膜を残存させても全く問題ない。よって、本実施形態の構成では、透明導電膜がコンタクトホールで断切れしたとしても、上部に形成される金属膜で透明導電膜の電気的接続を補うことができ、表示欠陥を防ぐことができる。
FIG. 19 shows a state where the conductive film is cut off at the contact hole. Due to the inclination of the side surface of the contact hole, the
また、図3の容量配線21に起因して導電膜に段差がある部分にも、導電膜上に金属膜を残存させるのが良い。段差により導電膜が切れたとしても、金属膜を介して導電膜同士を電気的に接続することができるため、確実に容量を形成することが可能となる。
Further, it is preferable that the metal film be left on the conductive film even in a portion where the conductive film has a step due to the
なお、図3における透明導電膜18aの形状は一例であり、他の形状でも良い。例えば、櫛歯状の縁を持たせることでIPS(In−Plane−Switching)方式、FFS(Fringe Field Switching)方式に用いる画素電極にしたり、スリットをいれることでMVA(Multi−domain Vertical Alignment)方式、PVA(Patterned Vertical Alignment)方式に用いる画素電極にすることができる。
The shape of the transparent
以上より、透明導電膜と金属膜を1つのレジストパターンを用いて形成できるため作製工程数を減らすことができる。また、透明導電膜を配線または電極として利用しながらも、金属膜を積層させることで低抵抗にし、導電性を高くすることができる。 As described above, since the transparent conductive film and the metal film can be formed using one resist pattern, the number of manufacturing steps can be reduced. In addition, while using a transparent conductive film as a wiring or an electrode, by laminating a metal film, the resistance can be reduced and the conductivity can be increased.
図1(B)に示す状態から透明導電膜10及び金属膜11をエッチングする間に、自然とレジストパターン15a、16aもエッチングされ、レジストパターン15b、16bになる場合は、レジストパターンをアッシングまたはエッチングしてレジストパターン15b、16bを形成する工程は設けなくても良い。
While the transparent
なお、本実施形態では結晶性半導体膜でなる島状半導体膜を有するトップゲート型TFTを用いて説明したが、本実施形態は結晶性半導体膜でなるボトムゲート型TFTにも応用できる。また、本実施形態では、島状半導体膜はソース領域及びドレイン領域となる不純物領域9とチャネル形成領域8を有するが、その他にも低濃度不純物領域、オフセット領域等を有することができる。 In this embodiment, the top gate TFT having an island-shaped semiconductor film made of a crystalline semiconductor film is described. However, the present embodiment can also be applied to a bottom gate TFT made of a crystalline semiconductor film. In this embodiment, the island-shaped semiconductor film has the impurity region 9 and the channel formation region 8 which become the source region and the drain region, but can also have a low concentration impurity region, an offset region, and the like.
(実施形態2)
本実施形態を図5を用いて説明する。本実施形態で説明するTFTを構成する基板の種類、各層の形成方法及び材料等は実施形態1を参照できる。
(Embodiment 2)
This embodiment will be described with reference to FIG.
基板401上に下地膜として絶縁膜402を形成する。なお、下地膜は設けなくてもよい。次に、絶縁膜402上に導電層を形成し、フォトリソグラフィ法等により形成されたマスクを用いて導電層を形状加工し、ゲート電極403を形成する。
An insulating
ゲート電極403を覆うようにゲート絶縁膜404を形成する。ゲート絶縁膜404上に非晶質半導体膜を形成する。非晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金などで形成すると良い。続いて、非晶質半導体膜上に導電層を形成する。導電層には例えばリンを含む非晶質シリコン膜を用いることができる。そして、フォトリソグラフィ法等により形成されたマスクを用いて、非晶質半導体膜及び導電層の形状を加工して、島状半導体膜405と導電層406を形成する。
A
導電層406上に透明導電膜407及び金属膜408を積層形成する。なお、透明導電膜に代えて反射性を持つ導電層を用いてもよい。また、透明導電膜としては実施形態1で示した透明導電膜材料を用いることができる。次いで、金属膜408上全面にレジスト膜を塗布した後、図5(A)に示す露光マスクを用いて露光を行う。
A transparent
図5(A)において、露光マスクは、遮光部409a、409b、半透部410を有する。半透部410には回折パターンまたは半透膜を用いることができる。図5(A)で示す露光マスクを用いてレジスト膜の露光を行うと、レジスト膜に非露光領域411と露光領域412が形成される。そして現像を行い、図5(B)に示すように、レジストパターン413aと414aが形成される。レジストパターン414aは遮光部409bで露光され、現像された領域422(レジストパターン414aの破線から左側部分)と、半透部410で露光され、現像された領域423(レジストパターン414aの破線から右側部分)で構成される。
In FIG. 5A, the exposure mask includes
次に、ドライエッチングにより金属膜408及び透明導電膜407のエッチングを行う。そして、図5(C)で示すように、透明導電膜415及び金属膜416の積層で構成されるパターンと、透明導電膜419及び金属膜420の積層で構成されるパターンが形成される。このエッチングをウェットエッチングにより行っても良い。但し、微細加工にはドライエッチングが適しているため、ドライエッチングが好ましい。また、金属膜408及び透明導電膜407と、ゲート絶縁膜404との材料が異なるため、ドライエッチングで行っても大きなエッチング選択比がとれる。さらに両者のエッチング選択比を大きくするため、ゲート絶縁膜404の少なくとも最上層を窒化珪素膜で形成しても良い。
Next, the
次に、図6(A)のように、レジストパターン413a、414aをアッシングまたはエッチングする。この工程により、レジストパターン414aの領域423が除去される。またこの領域423の膜厚d2だけ、レジストパターン414aの領域422の膜厚が薄くなり、レジストパターン414bが形成される。レジストパターン413aも膜厚d2だけアッシングされ、レジストパターン413bが形成される。さらに幅方向もエッチングされるため、レジストパターン413b、414bの幅は金属膜416、420、透明導電膜415、419の幅よりも小さくなる。したがって、レジストパターン413b、414bの側面は下層にある金属膜及び透明導電膜の側面と一致せず、レジストパターン413b、414bの側面の方が後退している。また、レジストパターン414bの両側面が基板面に対してなす角度は互いに異なる。一方、レジストパターン413bは両側面が基板面に対してなす角度はほぼ同じである。
Next, as shown in FIG. 6A, the resist
次に、レジストパターン414bを用いて金属膜416をエッチングして、金属膜421を形成する。また、レジストパターン413bを用いて金属膜420をエッチングして、金属膜424を形成する。(図6(B))。このとき透明導電膜415は無用にエッチングされないようにする。金属膜424、421は、透明導電膜419、415よりも小さいパターンで形成される。また、透明導電膜415、419をマスクとして、導電層406をエッチングし、導電層417及び418を形成する。島状半導体膜405の一部も少しエッチングされる。透明導電膜419の一方の端部と導電層417の一方の端部、及び透明導電膜415の一方の端部と導電層418の一方の端部はそれぞれ一致する。金属膜421及び424の形成は同一工程で行われる。
Next, the
また、金属膜421、424を形成するためのエッチングと同時に、導電層406をエッチングしても良い。
Further, the
そして、レジストパターン413b、414bを除去し、透明導電膜419及び金属膜424でなる配線または電極、金属膜421及び透明導電膜415でなる配線または電極を形成する。透明導電膜415は画素電極として機能する(図6(C))。
Then, the resist
導電層417及び418の形成は図5(C)のエッチングと同時にすることも可能だが、図6で示すように、金属膜424、421の形成時または形成後に行うほうが好ましい。なぜなら、図5(C)の段階で島状半導体膜を露出してしまうと、金属膜424、421を形成するときに、さらに島状半導体膜がエッチングされてしまう可能性があるためである。
The
図6(B)のエッチングはドライエッチングでも、ウェットエッチングでも良い。ドライエッチングで行う場合は、図6(B)、(C)に示すように、金属膜421の断面形状はレジストパターン414bの形状を反映して左右非対称となる。つまり、金属膜421は、一方の側面よりも他方の側面がより傾斜が大きい断面形状となり、一方の側面はレジストパターン414bの一方の側面の延長線上にあり、他方の側面はレジストパターン414bの他方の側面と一致する。金属膜424は、側面がレジストパターン413bの側面と一致するように形成される。
The etching in FIG. 6B may be dry etching or wet etching. When dry etching is performed, as shown in FIGS. 6B and 6C, the cross-sectional shape of the
金属膜421及び424をウェットエッチングで形成する場合を図8を用いて説明する。ドライエッチングで形成した金属膜421、424に代えて、ウェットエッチングで形成した場合は金属膜425、426とする。
The case where the
ウェットエッチングの場合は、図8で示すようにレジストパターン413b、414bよりも小さい金属膜425及び426が形成され、レジストパターン413b、414bの側面と金属膜425、426の側面は一致しない。故に、同一のレジストパターン413b、414bをマスクとしても、ドライエッチングよりもウェットエッチングで形成したほうが、より平面面積が小さい金属膜が形成される。また、図4と同様に、ウェットエッチングで金属膜を形成した場合、透明導電膜415、419の側面における角度θ1と、金属膜425、426の側面における角度θ2とを比較すると、θ1>θ2となっている。なお、角度θ1とは基板401の表面に対して透明導電膜側面の傾斜角度であり、角度θ2とは基板401の表面に対して金属膜の側面の傾斜角であり、θ1、θ2ともに0°〜90°の範囲内である。また、金属膜425、426が図4(B)のように積層構造であるときは、基板面に対して最下層の膜の側面がなす角度をθ2とする。
In the case of wet etching,
なお、ウェットエッチングのときは、導電層406のエッチングは、図5(C)でのエッチングと同時でもよいし、図6(B)の金属膜425、426形成した後に行っても良い。
Note that in wet etching, the
いずれのエッチング方法で金属膜を形成しても、側面が透明導電膜419の側面よりも後退した金属膜425または金属膜424、透明導電膜415の側面よりも後退した金属膜421または金属膜426が形成される。つまり、透明導電膜419よりも平面面積の小さい金属膜424または425、透明導電膜415よりも平面面積の小さい金属膜421または426が形成される。
Regardless of which etching method is used to form the metal film, the
そして、レジストパターン413b、414bを除去し、透明導電膜419及び金属膜424でなる配線または電極、金属膜421及び透明導電膜415でなる配線または電極を形成する(図6(C))。図8からレジストパターン413b、414bを除去すれば、透明導電膜419及び金属膜425でなる配線または電極、透明導電膜415及び金属膜426でなる配線または電極が形成される。
Then, the resist
本発明の膜厚の異なる領域を有するレジストパターン414aを用いて、金属膜421及び透明導電膜415の積層を形成すると、金属膜421を形成する際に、透明導電膜415の表面の一部は多少エッチングされる。特に、ドライエッチングにより金属膜421を形成するときは、下層の透明導電膜415と選択比がとりにくいので、より透明導電膜415表面の一部はエッチングされやすい。そのため、図6(C)の透明導電膜415の膜厚a(金属膜421から露出する透明導電膜415の膜厚)と、膜厚c(ゲート絶縁膜404と金属膜421に接する透明導電膜の膜厚)を比較すると、膜厚a<膜厚cとなる。なお、膜厚aと膜厚cは平均膜厚を言う。
When a laminate of the
図6(C)のTFT上に発光素子を積層して発光装置を形成すると、膜厚a<膜厚cであることは次のような効果を奏する。基板401方向へ発光する発光装置ならば、膜厚aが薄いことで、明るい表示を提供できる。また、透明導電膜415表面をエッチングできるため、表面のゴミを除去することができ、発光素子の短絡を防ぐことができる。
When a light emitting device is formed on the TFT of FIG. 6C to form a light emitting device, the film thickness a <film thickness c has the following effects. A light-emitting device that emits light toward the
本実施形態で形成する金属膜421は、一方の側面が傾斜している。そのため、液晶表示装置に利用した場合、金属膜421の傾斜している側面側からラビングするようにすると、金属膜421の側面においてスムーズにラビングを行うことができる。金属膜421の側面が垂直である方向からラビングを行うと、垂直な側面部分でラビング布にストレスがかかる等の理由でラビングが不完全になり、配向が不完全になることがあった。したがって、ラビングは金属膜421の側面が傾斜している側から行うことが好ましい。
One side surface of the
また、図8に示すようにウェットエッチングにより、両側面ともに傾斜している金属膜425及び426を形成する場合は、どちらの方向からもスムーズにラビングでき、より効果的である。
Further, when the
図7に図6(C)の上面図を示す。図6(C)は図7のA−A´における断面図である。図7より透明導電膜419と金属膜424の積層でなる配線または電極は、TFTのソース電極またはドレイン電極と機能し、さらにソース配線としても機能する。また、透明導電膜415及び金属膜421でなる配線または電極は、TFTのソース電極またはドレイン電極として機能し、さらに画素電極としても機能する。厳密には、金属膜421と重ならない透明導電膜415の部分が画素電極として機能する。また、ゲート電極403と同層から形成されている容量配線430は、透明導電膜415と重なることで容量を形成している。なお、ゲート電極とは異なる層から容量配線430を形成してもよい。金属膜424の側面は透明導電膜419の側面と一致せず、透明導電膜419の側面の内側に位置する。金属膜421の側面は透明導電膜415の側面と一致せず、透明導電膜415の側面の内側に位置する。図8で説明した金属膜425と透明導電膜419の関係、金属膜426と透明導電膜415の関係も同様である。
FIG. 7 shows a top view of FIG. FIG. 6C is a cross-sectional view taken along the line AA ′ of FIG. As shown in FIG. 7, the wiring or electrode formed by stacking the transparent
また、容量配線430、ゲート電極403または島状半導体膜405に起因する段差上に形成された透明導電膜415を金属膜421により覆うことは、画素電極として機能する透明導電膜の断切れを防止するため有益である。金属膜421がエッチングにより形成されるときに透明導電膜415も多少エッチングされるため、透明導電膜の膜厚が一様でないと、このエッチングの際に透明導電膜が断切れを起こしてしまう。従って、画素電極として、膜厚が一様に形成されやすい平坦面上の透明導電膜部分を利用するのが好ましい。そのためには、段差のある面上に位置する透明導電膜415を覆うように、金属膜421を形成すればよい。そうすれば、段差のある面上の透明導電膜415はエッチングされず、断切れすることもない。
Further, covering the transparent
また、金属膜421で段差面上の透明導電膜415を覆うようにするには、図5(B)のレジストパターン414aの領域423の膜厚をd2、領域422のうち最も薄い膜厚をd1としたとき、少なくともd1>d2でなければならない。それは図6(A)のレジストのアッシングのときに、膜厚d2はアッシングされ、レジスト全体の膜厚がd2だけ薄くなるが、このアッシングにより膜厚がd2だけ薄くなったとしても、領域422にはレジストが残存している必要があるからである。したがって、少なくともレジストパターン414aにおいては、領域422の最も膜厚の薄い部分の膜厚d1は、領域423の膜厚d2よりも厚いことが好ましい。
Further, in order to cover the transparent
以上の工程により、非晶質半導体膜でなる島状半導体膜を有するボトムゲート型TFTを形成できる。透明導電膜を配線または電極として利用しながらも、金属膜を積層させることで低抵抗にし、導電性を高くすることができる。また、金属膜421を形成するためのレジストパターンを特別に設ける必要がないので、工程数を減らすことができる。
Through the above steps, a bottom-gate TFT having an island-shaped semiconductor film made of an amorphous semiconductor film can be formed. While using a transparent conductive film as a wiring or an electrode, by laminating a metal film, the resistance can be lowered and the conductivity can be increased. In addition, since it is not necessary to provide a resist pattern for forming the
なお、本実施形態の別のTFTの構成として、チャネル保護膜を有するTFTの構成を図9(A)に示す。図9(A)のTFTにおいて、図5〜図8と同じものは同一符号を付し、詳細な説明は省略する。 Note that as another TFT structure of this embodiment mode, a structure of a TFT having a channel protective film is shown in FIG. 9A, the same components as those in FIGS. 5 to 8 are denoted by the same reference numerals, and detailed description thereof is omitted.
基板401上に島状半導体膜405を形成するまでは、図5(A)と同様である。次に、窒化珪素膜等の絶縁膜を成膜し、エッチングにより該絶縁膜を形状加工して、島状半導体膜405上の中央付近にチャネル保護膜601を形成する。その後、チャネル保護膜601を覆うように導電層406、透明導電膜407、金属膜408を順に成膜する。そして、金属膜408上全面にレジスト膜を塗布する。そして半透部を有する露光マスクを用いてレジスト膜を露光した後、現像し、レジストパターン413a、414aを形成する。
The process until the island-shaped
次に、ドライエッチングにより、レジストパターン413a、414aを用いてエッチングし、導電層417、導電層418、透明導電膜415、透明導電膜419、金属膜416、金属膜420を形成する。透明導電膜415は画素電極として機能する(図9(B))。チャネル保護膜601は、導電層417及び418を形成する際に、島状半導体膜405がエッチングされるのを防ぐための保護膜となる。
Next, etching is performed by dry etching using the resist
次に、レジストパターン413a、414aをアッシングして、レジストパターン413b、414bを形成する(図9(C))。レジストパターン413b、414bを用いて、金属膜420、416をエッチングし、金属膜424、421を形成する(図9(D))。図9(D)はドライエッチングにより金属膜424、421を形成した場合を図示する。なお、ウェットエッチングにより、図8で示した金属膜425、426を形成しても良い。その際の金属膜と透明導電膜の端部の形状は、図8で説明したのと同様である。
Next, the resist
チャネル保護膜601を有する構成のTFTは次のような効果がある。まず、図9(B)で示す透明導電膜407、金属膜408のエッチング工程でドライエッチングを行ったときに、島状半導体膜がエッチングされる心配がない。そのため、透明導電膜及び金属膜のエッチング工程の自由度があがり、最適なエッチング条件で行うことができる。また、ドライエッチングにより微細加工が可能となる。さらに、島状半導体膜405を薄く形成することができ、TFTの特性を向上させることができる。そのため、駆動TFTに大電流を流すTFTが必要なアクティブマトリクス型有機発光ダイオードには最適である。
The TFT having the channel
また、別のTFTの構成を図10に示す。この構成は結晶性半導体膜で形成されたボトムゲート型TFTである。基板401上にゲート絶縁膜404を形成するまでは図5(A)と同様の工程である。そしてゲート絶縁膜上に結晶性半導体膜を形成する。直接結晶性半導体膜をゲート絶縁膜上に形成してもよいし、実施形態1のように非晶質半導体膜を形成後、結晶化して、結晶性半導体膜を形成してもよい。結晶性半導体膜をエッチングにより形状加工し、島状半導体膜405を形成する。島状半導体膜405に選択的に不純物をドーピングして、島状半導体膜405に一対の不純物領域602とチャネル形成領域603を形成する。島状半導体膜405上に層間絶縁膜604を形成した後、層間絶縁膜604に不純物領域602に達するコンタクトホールを形成し、透明導電膜及び透明導電膜上に金属膜を積層する。そして図5(A)で示した露光マスクで露光され、現像されたレジストパターンを用いてエッチングし、透明導電膜419及び金属膜424でなる電極または配線、並びに金属膜421及び透明導電膜415でなる電極または配線を形成する。図10の構成において、層間絶縁膜604を有機樹脂材料等で形成すると、層間絶縁膜604が平坦面を有する。つまり透明導電膜415を平坦面に形成することができるので、金属膜421を形成するエッチングの際に透明導電膜415が断切れするのを防ぐことができる。
Another TFT structure is shown in FIG. This configuration is a bottom gate TFT formed of a crystalline semiconductor film. The steps are similar to those in FIG. 5A until the
なお、図10で示すTFTは一対の不純物領域602以外にも不純物領域を有していても良い。
Note that the TFT illustrated in FIG. 10 may include an impurity region in addition to the pair of
また、図9及び図10において、金属膜421、424を形成するためのエッチング方法に起因する金属膜の形状の特徴は、前述したのと同様である。金属膜421、424に代えて、ウェットエッチングを用いて図8のような形状の金属膜425、426を形成することもできるし、積層構造の金属膜を用いてもよい。また、画素電極として機能する導電膜として透明導電膜を用いたが、反射型の導電膜を用いても構わない。透明導電膜の材料としては実施形態1で示した材料を用いることができる。
9 and 10, the characteristics of the shape of the metal film resulting from the etching method for forming the
本実施形態は、実施可能な範囲で実施形態1と自由に組み合わせることが可能である。
This embodiment can be freely combined with
(実施形態3)
本実施形態では、実施形態1及び2で用いた露光マスクについて図11を用いて説明する。図11(A)〜(C)は、図1または図5で示した露光マスクの遮光部12b及び半透部13の上面図を示す。露光マスクの遮光部12bの幅はt1と示し、半透部13の幅はt2と示している。
(Embodiment 3)
In this embodiment, the exposure mask used in
半透部13には回折格子パターンを設けることができ、図11(A)、(B)には露光装置の解像限界以下の複数のスリットでなるスリット部を有する回折格子パターンが示されている。回折格子パターンとは、スリット、ドット等のパターンが少なくとも1つ以上配置されたパターンである。スリット、ドット等のパターンを複数配置する場合は、周期的に配置されていてもよいし、非周期的に配置されてもよい。解像度限界以下の微細パターンを用いることによって、実質的な露光量を変調することが可能であり、露光されたレジストの現像後の膜厚を調節することが可能である。 The semi-transmissive portion 13 can be provided with a diffraction grating pattern, and FIGS. 11A and 11B show a diffraction grating pattern having a slit portion composed of a plurality of slits below the resolution limit of the exposure apparatus. Yes. The diffraction grating pattern is a pattern in which at least one pattern such as a slit and a dot is arranged. When a plurality of patterns such as slits and dots are arranged, they may be arranged periodically or aperiodically. By using a fine pattern below the resolution limit, it is possible to modulate the substantial exposure amount and to adjust the film thickness after development of the exposed resist.
前記スリット部のスリットが延びる方向は、スリット部301の様に遮光部303の一辺と平行でも、スリット部302の様に遮光部303の一辺と垂直でも構わない。または、遮光部303の一辺に対して斜めの方向がスリットの延びる方向でも良い。尚、このフォトリソグラフィ工程で使用されるレジストはポジ型レジストが好ましい。
The direction in which the slit of the slit portion extends may be parallel to one side of the
また、半透部の別の例として、図11(C)に、露光光の光強度を低減する機能を有する半透膜304を設けた例を示す。半透膜としては、MoSiNの他に、MoSi、MoSiO、MoSiON、CrSiなどを用いることができる。半透部を備えた露光マスクを用いた露光法は、ハーフトーン露光法とも呼ばれる。
As another example of the semi-transmissive portion, FIG. 11C illustrates an example in which a
これら図11(A)〜(C)に示す露光マスクに露光光を照射した場合、遮光部303の光強度はゼロであり、透光部305の光強度は100%である。一方、スリット部301、302、または半透膜304で構成される光強度低減機能を有する半透部を通過する光の強度は、10〜70%の範囲で調整可能となっている。代表的な光強度分布の例を図11(D)に示す。半透部が回折格子パターンである場合には、半透部を通過する光強度の調整は、スリット部301、302のピッチ及びスリット幅の調整により実現している。
When the exposure light shown in FIGS. 11A to 11C is irradiated with exposure light, the light intensity of the
本実施形態は実施形態1、2と自由に組み合わせることができる。
This embodiment can be freely combined with
(実施形態4)
本実施形態ではEL(Electro Luminescence)表示装置を図12、13を用いて説明する。TFTを構成する基板や各層の形成方法、材料等については実施形態1及び2を参照できる。図12、13のTFTは実施形態1のトップゲート型TFTの構造を用いて説明するが、ボトムゲート型TFT構造でも良い。実施形態1の図1及び図2と同じものについては同一の符号を付し、詳細な説明を省略する。但し、画素構成は図12、13に限定されず、他の画素構成でも良い。
(Embodiment 4)
In this embodiment, an EL (Electro Luminescence) display device will be described with reference to FIGS. Embodiments 1 and 2 can be referred to for the formation method and material of the substrate and each layer constituting the TFT. The TFTs of FIGS. 12 and 13 are described using the structure of the top gate type TFT of
図12(A)にEL表示装置の画素部の上面図を示す。画素には、スイッチング用TFT140と、EL素子に流れる電流を制御する駆動用TFT141の2つのTFTが設けられる。スイッチング用TFT140のソース電極またはドレイン電極となる透明導電膜123及び金属膜124には、駆動用TFT141のゲート電極5bが電気的に接続されている。図12(B)は図12(A)のA−A’及びB−B’における断面図である。
FIG. 12A shows a top view of a pixel portion of an EL display device. The pixel is provided with two TFTs, a switching
基板1上に実施形態1の方法でTFTを形成する。基板1上に絶縁膜2を形成し、その上に島状半導体膜3a、3bを形成する。島状半導体膜3a、3bは非晶質半導体膜または結晶性半導体膜である。続いて、ゲート絶縁膜4、ゲート電極5a、5bを形成する。ゲート電極5aはゲート配線から延在してなっており、ゲート電極5bはゲート配線(ゲート電極5a)とは分離して形成される。ゲート電極5a、5bをマスクとして島状半導体膜3a、3bに不純物元素をドーピングし、一対の不純物領域とチャネル形成領域をそれぞれの島状半導体膜3a、3bに形成する。次に、ゲート電極5a、5b上に第1層間絶縁膜6、第2層間絶縁膜7を形成する。
A TFT is formed on the
次に、ゲート絶縁膜4、第1層間絶縁膜6及び第2層間絶縁膜7をエッチングし、島状半導体膜の一対の不純物領域に達するコンタクトホールを形成する。これと同時に、第1層間絶縁膜6及び第2層間絶縁膜7をエッチングし、ゲート電極5bに達するコンタクトホールを形成する。第2層間絶縁膜7上に透明導電膜を形成し、さらにその上に金属膜を積層させる。そして透明導電膜及び金属膜を実施形態1と同様の方法でエッチングし、金属膜122及び透明導電膜121でなる配線または電極、金属膜124及び透明導電膜123でなる配線または電極、金属膜126及び透明導電膜125でなる配線または電極、金属膜128及び透明導電膜127でなる配線または電極を形成する。透明導電膜127は画素電極として機能する。
Next, the
金属膜122、124、126は、下層に位置する透明導電膜121、123、125とおおよそ相似の関係を有しており、それぞれの透明導電膜よりも一回り小さいパターンを有している。金属膜122、124、126を形成するには、図1で示したレジストパターン16aのように、遮光部を有する露光マスクで露光、現像されたレジストパターンを用いて、エッチングする。一方、透明導電膜127はその一部が画素電極として機能するため、金属膜128は透明導電膜127と必ずしも相似の関係を持たず、透明導電膜127よりもより小さいパターンを有する。そのため、透明導電膜127及び金属膜128を形成するには、図1で示したレジストパターン15aのように、半透部及び遮光部を有する露光マスクで露光、現像されたレジストパターンを用いて、エッチングする。
The
金属膜122、124、126、128を形成した後、金属膜128から露出している透明導電膜127の部分の表面を研磨して、透明導電膜上の金属膜の残渣を取り除くようにしても良い。研磨はCMP(Chemical−Mechanical Polishing)法などで行うことができる。この研磨は、続いて透明導電膜127上に形成される電界発光層が非常に薄い膜であるので、金属膜の残渣によって電界発光層が均一に成膜されず、透明導電膜127と電界発光層上の導電層131がショートしてしまうのを防ぐ効果がある。
After forming the
その後、TFT上に土手となる絶縁膜129(隔壁とも言う)を形成する。絶縁膜129は透明導電膜127の画素電極として機能する部分を露出するように形成される。また、絶縁膜129は金属膜128を覆うように形成する。これは、金属膜128が絶縁膜129から露出するとEL素子の短絡不良の原因となるからである。一方で、絶縁膜129は、透明導電膜127を露出する付近において、膜厚が連続的に減少し、曲面を持つよう形成される。これは、上部に形成される電界発光層が絶縁膜129の段差で断切れしないようにするためである。このような絶縁膜129の曲面を持つ形状により、金属膜128の端部が絶縁膜129から露出しやすいという懸念があった。しかし、本発明で形成する金属膜128は、実施形態1及び2で説明したように、その端部が傾斜している、または角度θ2を持つため、絶縁膜129から露出しにくい構成となり、EL表示装置には非常に好適である。
After that, an insulating film 129 (also referred to as a partition wall) is formed over the TFT. The insulating
金属膜128がドライエッチングで形成される場合は、上部に形成されるレジストパターンの形状が反映され、図12(B)の断面図でみると、絶縁膜129の曲面に近い方の金属膜128の端部がもう一方の端部より傾斜が大きくなる。図12(A)の上面図でみると、金属膜128の4辺のうち、透明導電膜127の端部とより離れている2辺が、残りの2辺よりも大きい傾斜を持つ。一方、金属膜128がウェットエッチングで形成される場合は、透明導電膜127の端部における角度θ1よりも鋭角なθ2を、金属膜128の端部は有する。よって、どちらの形成方法であっても、絶縁膜129の曲面に近い金属膜128の端部は傾斜または角度θ2を持って形成されるため、絶縁膜129から露出されにくい形状になる。
When the
続いて、絶縁膜129から露出する透明導電膜127に接するように電界発光層130を形成し、続いて導電層131を形成する。上記構成では、発光素子を駆動するTFTがNチャネル型TFTであれば、透明導電膜127が陰極、導電層131が陽極に相当する。導電層131に透明導電膜を用いると、上方及び下方の両方に発光する表示装置となる。
Subsequently, the
図13には、図12とは別の構成のEL表示装置を示す。図13(A)にEL表示装置の画素部の上面図、図13(B)に図13(A)のA−A’及びB−B’における断面図を示す。 FIG. 13 shows an EL display device having a structure different from that of FIG. FIG. 13A is a top view of a pixel portion of an EL display device, and FIG. 13B is a cross-sectional view taken along lines A-A ′ and B-B ′ in FIG.
図13(B)は、第2層間絶縁膜7を形成した後、エッチングして、島状半導体膜の一対の不純物領域に達するコンタクトホールを形成するまでは、図12(B)と同様である。スイッチング用TFT1101と駆動用TFT1102を形成する。その後、導電層を形成し、エッチングして、配線または電極1103a〜dを形成する。
FIG. 13B is similar to FIG. 12B until the contact holes reaching the pair of impurity regions of the island-like semiconductor film are formed after the second
配線または電極1103a〜d上に、第3層間絶縁膜1104を形成する。第3層間絶縁膜1104は有機樹脂膜で形成するのが好ましい。それは、第3層間絶縁膜1104上に形成され、画素電極として機能する透明導電膜を平坦面に形成することができるからである。
A third
第3層間絶縁膜1104をエッチングして配線または電極1103dに達するコンタクトホールを形成する。第3層間絶縁膜1104上に透明導電膜及び金属膜を積層させ、エッチングし、透明導電膜1105、金属膜1106を形成する。透明導電膜1105と金属膜1106は、図1で示したレジストパターン15aのように、半透部を有する露光マスクで露光、現像されたレジストパターンを用いて、エッチングされる。透明導電膜1105は画素電極として機能する。
The third
第2層間絶縁膜7に形成されたコンタクトホールと、第3層間絶縁膜1104に形成されたコンタクトホールは、重なるように形成するのが良い。コンタクトホール同士を重ねることで、開口率を高くすることができる。一方で、コンタクトホールにおける段差が大きくなり、透明導電膜1105の断切れの問題も出てくるが、コンタクトホール部における透明導電膜1105上に金属膜1106を残存させることで断切れの問題を補うことができる。
The contact hole formed in the second
金属膜1106を形成した後は、図12(B)と同様に、絶縁膜129、電界発光層130、導電層131を形成する。
After the
本実施形態では画素電極として用いる導電膜を透明導電膜として説明したが、反射型の導電膜でも良い。透明導電膜の材料としては実施形態1で示した材料を用いることができる。また、本実施形態は実施可能な範囲で自由に実施形態1〜3と組み合わせることができる。
In the present embodiment, the conductive film used as the pixel electrode has been described as the transparent conductive film, but a reflective conductive film may be used. As the material of the transparent conductive film, the material shown in
(実施形態5)
本実施形態では液晶表示装置に本発明を適用した場合の例を説明する。
(Embodiment 5)
In this embodiment, an example in which the present invention is applied to a liquid crystal display device will be described.
まず、図14(A)を用いて液晶表示パネルの作製方法を説明する。まず、実施形態2の図6(C)と同様に基板401上にボトムゲート型のTFTを形成する。TFTの構成は実施形態2の図6(C)のTFTに限られず、さまざまな構成のTFTを用いることができる。
First, a method for manufacturing a liquid crystal display panel is described with reference to FIG. First, a bottom-gate TFT is formed over a
実施形態3の方法でTFTを形成した後、金属膜424、421、透明導電膜419、415を覆うように配向膜801を形成する。そして、カラーフィルタ802、遮光膜807、対向電極803及び配向膜804が形成された基板805を準備し、基板401と基板805とをシール材(図示せず)により貼り合わせる。遮光膜807はTFTと重なるように配置され、カラーフィルタ802は画素電極として機能する透明導電膜415部分と重なるように配置される。その後、液晶806を注入すると、表示機能を具備した表示装置が完成する。基板401、805には、図示しないが液晶806と反対側に偏光板が貼り付けられる。以上の工程により、液晶表示パネルが完成する。なお、透明導電膜の代用で反射型の導電膜を用いることができる。
After forming the TFT by the method of
次に、本実施形態では液晶表示装置において、透明導電膜上に形成される金属膜の配置について説明する。図14(B)は液晶表示装置の上面図の一例であり、図14(A)は図14(B)のA−A´における断面図である。ゲート配線403上に島状半導体膜405が重なり、島状半導体膜405と重なるゲート配線部分がゲート電極となる。つまり、403はゲート配線でもあり、ゲート電極でもある。また島状半導体膜405に、導電層417を介して、ソース配線となる金属膜424と透明導電膜419の積層膜が電気的に接続し、導電層418を介して、ドレイン配線となる金属膜421と透明導電膜415の積層膜が電気的に接続している。容量配線808は透明導電膜415と重なっている部分で容量を形成する。容量配線808はゲート配線403と同層で形成してもよいし、別の層で形成してもよい。遮光膜807は破線で示される。遮光膜807は、ソース配線、ドレイン配線及びTFTと重なるが、透明導電膜415の画素電極として機能する部分とは重ならない。
Next, in the present embodiment, the arrangement of the metal film formed on the transparent conductive film in the liquid crystal display device will be described. FIG. 14B is an example of a top view of the liquid crystal display device, and FIG. 14A is a cross-sectional view taken along line AA ′ of FIG. An island-shaped
透明導電膜415上の金属膜421が透明導電膜415の縁に沿って形成されている。詳しくは、金属膜421の側面が透明導電膜415の側面に沿って形成されている。但し、金属膜421の側面は透明導電膜415の側面と一致せず、透明導電膜415の側面の内側に位置している。このように金属膜421を透明導電膜415の縁に沿って形成することによって、画素電極間を遮光する遮光膜807の配置精度をゆるくすることができる。それは遮光膜807の位置が多少ずれても、金属膜421が遮光膜として機能してくれるため、金属膜421が存在する範囲内では遮光膜807の位置ずれが許されるからである。特に図14のように、遮光膜を対向基板に設ける場合は、高い位置合わせ精度が求められる。したがって、画素間の遮光を確実にするために、画素電極の縁に沿って透明導電膜上に金属膜421を形成するのは効果的である。
A
別の液晶表示装置の構成として図15を説明する。図15は図14の構成に層間絶縁膜を設けた例である。図15(A)は、図15(B)に示す液晶表示装置の上面図のA−A’における断面図である。ゲート配線403上に島状半導体膜405が重なり、島状半導体膜405と重なるゲート配線部分がゲート電極となる。また島状半導体膜405に導電層417を介してソース配線501が電気的に接続し、導電層418を介してドレイン配線502が電気的に接続している。容量配線808は透明導電膜504と重なる部分で容量を形成する。容量配線808をゲート配線403と同層から形成してもよいし、別の層で形成してもよい。
FIG. 15 is described as a configuration of another liquid crystal display device. FIG. 15 shows an example in which an interlayer insulating film is provided in the configuration of FIG. FIG. 15A is a cross-sectional view taken along line A-A ′ of the top view of the liquid crystal display device illustrated in FIG. An island-shaped
ソース配線501及びドレイン配線502上には層間絶縁膜503が形成されており、層間絶縁膜503にドレイン配線502に達するコンタクトホールが形成される。層間絶縁膜503は有機樹脂膜または無機絶縁膜である。層間絶縁膜503上には透明導電膜504及び金属膜505が形成される。層間絶縁膜503を有機樹脂膜にすると、ゲート電極403や島状半導体膜405による段差が緩和されるため、画素電極として機能する透明導電膜504を平坦面に形成することができる。よって、図14の構成よりも広く画素電極を取ることができ、開口率を向上させることができる。
An interlayer insulating
透明導電膜504及び金属膜505は、図1で示したレジストパターン16aのように、遮光部を有する露光マスクで露光、現像されたレジストパターンを用いて、エッチングして形成する。透明導電膜504とドレイン配線502の接続部は段差が大きく、透明導電膜504が断切れするおそれがあるため、透明導電膜504上に金属膜505を残存させるのが良い。
The transparent
図15(B)の上面図も図14(B)と同じように、金属膜505が透明導電膜504の縁に沿うように形成されており、遮光膜の一部としても機能できるようになっている。
Similarly to FIG. 14B, the top view of FIG. 15B is formed so that the
透明導電膜504として実施形態1で示した透明導電膜材料を用いることができる。
As the transparent
また、図16には、液晶を複数の方向に配向させるために、透明導電膜上の金属膜を利用する例を示す。図16(A)は画素部の上面図であり、図16(B)は図16(A)のA−A´における液晶層付近の断面図である。一画素はTFT1001、画素電極として機能する透明導電膜1002、その上に形成される金属膜1003で形成される。また、1004は対向基板、1005は対向電極、1006は液晶、1007は配向膜である。一つの透明導電膜1002上に複数の金属膜1003が配置されている。各金属膜1003の断面形状は三角形状であり、その斜面によって一画素内の液晶を2方向に配向させている。各金属膜は尾根状に連なって透明導電膜1002上に形成されている。このような構成はいわゆるMVA(Multi−domain Vertical Alignment)方式と呼ばれ、大きな視角特性を得ることができる。図16(B)の断面図では金属膜1003の断面は三角形状であるが台形状でも良い。その場合も斜面によって一画素内の液晶を2方向に配向させることができる。
FIG. 16 shows an example in which a metal film on a transparent conductive film is used to align liquid crystal in a plurality of directions. FIG. 16A is a top view of the pixel portion, and FIG. 16B is a cross-sectional view of the vicinity of the liquid crystal layer along AA ′ in FIG. One pixel is formed of a
MVA方式におけるもう一つの金属膜の配置例として図17がある。図17(A)は画素部の上面図であり、図17(B)は図17(A)のA−A´における液晶層付近の断面図である。一画素はTFT1201、画素電極として機能する透明導電膜1202、その上に形成される金属膜1203で形成される。また、1204は対向基板、1205は対向電極、1206は液晶、1207は配向膜である。図17は金属膜1203が複数の突起物を構成しており、一つ一つの突起物が頂点を持ち、四角錐のような形状をしている。したがって、突起物が持つ斜面の数だけ、つまり一画素内の液晶が4方向に配向する。突起物の形状は四角錐以外も三角錐等が考えられ、その場合は液晶が3方向に配向する。したがって、図17の構成は図16よりもより大きな視角特性を得ることができる。
FIG. 17 shows another arrangement example of the metal film in the MVA method. FIG. 17A is a top view of the pixel portion, and FIG. 17B is a cross-sectional view of the vicinity of the liquid crystal layer along AA ′ in FIG. One pixel is formed of a
本実施形態で説明した例を、PVA(Patterned Vertical Alignment)方式などの液晶に特定の配向を与えるスリットの代わりとして利用することもできる。PVA方式のスリットの代わりとすることで、画素電極となる透明導電膜にスリットを形成する工程を減らせることができる。 The example described in this embodiment can also be used as a substitute for a slit that gives a specific orientation to liquid crystal such as a PVA (Patterned Vertical Alignment) method. By substituting for the PVA type slit, the process of forming the slit in the transparent conductive film to be the pixel electrode can be reduced.
また、もう一つの金属膜の配置例として図18がある。TFT1503に、画素電極として機能する透明導電膜1502が電気的に接続し、さらに透明導電膜1502上に金属膜1501が積層している。金属膜1501は櫛歯形状を持っている。
FIG. 18 shows another arrangement example of the metal film. A transparent
以上のように、透明導電膜上の金属膜の配置を工夫することで、遮光を確実にできたり、視角特性を向上させることができる。また、金属膜を形成するのに特別なマスクを形成する必要がないので、作成工程を減らすことができる。 As described above, by devising the arrangement of the metal film on the transparent conductive film, light shielding can be ensured and the viewing angle characteristics can be improved. In addition, since it is not necessary to form a special mask for forming the metal film, the number of manufacturing steps can be reduced.
なお、図13〜図18で図示したTFTはボトムゲートの構造で示したが、あくまでも一例であって、その他のTFT構成を用いることができる。また、本実施形態は実施可能な範囲で実施形態1〜4と自由に組み合わせることができる。
Note that the TFT illustrated in FIGS. 13 to 18 has a bottom-gate structure, but is merely an example, and other TFT configurations can be used. Moreover, this embodiment can be freely combined with
(実施形態6)
本発明の半導体装置として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それら半導体装置の具体例を図20および図21に示す。
(Embodiment 6)
As a semiconductor device of the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook personal computer, a game machine, a portable information terminal (mobile) A display capable of playing back a recording medium such as a computer, a mobile phone, a portable game machine, or an electronic book), and an image playback apparatus (specifically, Digital Versatile Disc (DVD)) provided with a recording medium, and displaying the image. And the like). Specific examples of these semiconductor devices are shown in FIGS.
図20(A)はデジタルカメラであり、本体2101、表示部2102、撮像部、操作キー2104、シャッター2106等を含む。なお、図20(A)は表示部2102側からの図であり、撮像部は示していない。本発明により、安価で、表示不良の少なく、信頼性の高いデジタルカメラが実現できる。
FIG. 20A illustrates a digital camera, which includes a
図20(B)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明により、安価で、表示不良の少なく、信頼性の高いノート型パーソナルコンピュータを実現することができる。
FIG. 20B shows a laptop personal computer, which includes a
図20(C)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読込部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明により、安価で、表示不良の少なく、信頼性の高い画像再生装置を実現することができる。
FIG. 20C illustrates a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a
また、図20(D)は表示装置であり、筐体1901、支持台1902、表示部1903、スピーカー1904、ビデオ入力端子1905などを含む。この表示装置は、上述した実施形態で示した作製方法により形成した薄膜トランジスタをその表示部1903および駆動回路に用いることにより作製される。なお、表示装置には液晶表示装置、発光装置などがあり、具体的にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用表示装置が含まれる。本発明により、安価で、表示不良の少なく、信頼性の高い表示装置、特に22インチ〜50インチの大画面を有する大型の表示装置を実現することができる。
FIG. 20D illustrates a display device, which includes a
また、図21で示す携帯電話機900は、操作スイッチ類904、マイクロフォン905などが備えられた本体(A)901と、表示パネル(A)908、表示パネル(B)909、スピーカー906などが備えられた本体(B)902とが、蝶番910で開閉可能に連結されている。表示パネル(A)908と表示パネル(B)909は、回路基板907と共に本体(B)902の筐体903の中に収納される。表示パネル(A)908及び表示パネル(B)909の画素部は筐体903に形成された開口窓から視認できるように配置される。
21 includes a main body (A) 901 including operation switches 904, a
表示パネル(A)908と表示パネル(B)909は、その携帯電話機900の機能に応じて画素数などの仕様を適宜設定することができる。例えば、表示パネル(A)908を主画面とし、表示パネル(B)909を副画面として組み合わせることができる。
In the display panel (A) 908 and the display panel (B) 909, specifications such as the number of pixels can be set as appropriate in accordance with the function of the
本発明により、安価で、表示不良の少なく、信頼性の高い携帯情報端末を実現することができる。 According to the present invention, a portable information terminal that is inexpensive, has few display defects, and has high reliability can be realized.
本実施形態に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、蝶番910の部位に撮像素子を組み込んで、カメラ付きの携帯電話機としても良い。また、操作スイッチ類904、表示パネル(A)908、表示パネル(B)909を一つの筐体内に納めた構成としても、上記した作用効果を奏することができる。また、表示部を複数個そなえた情報表示端末に本実施形態の構成を適用しても、同様な効果を得ることができる。
The mobile phone according to the present embodiment can be transformed into various modes depending on the function and application. For example, a mobile phone with a camera may be obtained by incorporating an image sensor at the
以上の様に、実施形態1〜8いずれかの構成または作製方法を、図20の表示部または図21の表示パネルとして用いることで、様々な電子機器を完成させることができる。
As described above, various electronic devices can be completed by using any of the structures or manufacturing methods of
本発明は、画素電極として機能する導電膜と、その上に積層される金属膜を一つのマスクを用いて形成することができる。また、段差によって導電膜が断切れしたときに、金属膜によって、断切れした導電膜同士を接続させることができる。以上により、作製工程が少なく安価な半導体装置を作製することができ、また、信頼性の高い半導体装置を実現できる。 In the present invention, a conductive film functioning as a pixel electrode and a metal film stacked thereover can be formed using one mask. Further, when the conductive film is cut off by a step, the cut conductive films can be connected to each other by the metal film. Through the above steps, an inexpensive semiconductor device with few manufacturing steps can be manufactured, and a highly reliable semiconductor device can be realized.
1 基板
2 絶縁膜
3 島状半導体膜
4 ゲート絶縁膜
5 ゲート電極
6 第1層間絶縁膜
7 第2層間絶縁膜
8 チャネル形成領域
9 不純物領域
10 透明導電膜
11 金属膜
12a 遮光部
12b 遮光部
13 半透部
14a 非露光領域
14b 露光領域
19 半透膜
20 金属膜
15a レジストパターン
16a レジストパターン
17a 透明導電膜
17b 金属膜
18a 透明導電膜
18b 金属膜
16b レジストパターン
15b レジストパターン
17c 金属膜
18c 金属膜
21 容量配線
1
Claims (5)
前記薄膜トランジスタに電気的に接続する画素電極と、
前記画素電極上に接する金属膜と、
前記画素電極及び前記金属膜上に形成され、前記画素電極の一部を露出させる隔壁と、
前記隔壁及び前記画素電極に接して形成される電界発光層と、
前記電界発光層上の電極とを有し、
前記金属膜の少なくとも一方の側面は傾斜しており、前記隔壁で覆われており、
前記画素電極には段差部があり、前記金属膜は前記画素電極の前記段差部を覆うように、前記画素電極と接しており、
前記金属膜から露出する前記画素電極は平坦な面上に形成されていることを特徴とする表示装置。 A thin film transistor on a substrate;
A pixel electrode electrically connected to the thin film transistor;
A metal film in contact on the pixel electrode,
A partition wall formed on the pixel electrode and the metal film and exposing a part of the pixel electrode;
An electroluminescent layer formed in contact with the partition and the pixel electrode;
An electrode on the electroluminescent layer,
At least one side of the metal film is inclined and covered with the partition;
The pixel electrode has a stepped portion, and the metal film is in contact with the pixel electrode so as to cover the stepped portion of the pixel electrode,
The display device, wherein the pixel electrode exposed from the metal film is formed on a flat surface.
前記薄膜トランジスタに電気的に接続する画素電極と、
前記画素電極上に接する金属膜と、
前記画素電極及び前記金属膜上に形成され、前記画素電極の一部を露出させる隔壁と、
前記隔壁及び前記画素電極に接して形成される電界発光層と、
前記電界発光層上の電極とを有し、
前記金属膜の少なくとも一方の側面は傾斜しており、前記隔壁で覆われており、
前記薄膜トランジスタはゲート電極上にゲート絶縁膜を介して島状半導体膜を有し、
前記画素電極は、導電層を介して前記島状半導体膜と電気的に接続し、
前記画素電極には段差部があり、前記金属膜は前記画素電極の前記段差部を覆うように、前記画素電極と接しており、
前記金属膜から露出する前記画素電極は平坦な面上に形成されており、
前記画素電極の前記段差部は、前記島状半導体膜と重なる前記画素電極部分にあることを特徴とする表示装置。 A thin film transistor on a substrate;
A pixel electrode electrically connected to the thin film transistor;
A metal film in contact on the pixel electrode,
A partition wall formed on the pixel electrode and the metal film and exposing a part of the pixel electrode;
An electroluminescent layer formed in contact with the partition and the pixel electrode;
An electrode on the electroluminescent layer,
At least one side of the metal film is inclined and covered with the partition;
The thin film transistor has an island-shaped semiconductor film on a gate electrode through a gate insulating film,
The pixel electrode is electrically connected to the island-shaped semiconductor film through a conductive layer,
The pixel electrode has a stepped portion, and the metal film is in contact with the pixel electrode so as to cover the stepped portion of the pixel electrode,
The pixel electrode exposed from the metal film is formed on a flat surface,
The display device, wherein the step portion of the pixel electrode is in the pixel electrode portion overlapping the island-shaped semiconductor film.
前記薄膜トランジスタ上に形成され、コンタクトホールを有する層間絶縁膜と、
前記コンタクトホールを介して、前記薄膜トランジスタに電気的に接続する画素電極と、
前記画素電極上に接する金属膜と、
前記画素電極及び前記金属膜上に形成され、前記画素電極の一部を露出させる隔壁と、
前記隔壁及び前記画素電極に接して形成される電界発光層と、
前記電界発光層上の電極とを有し、
前記金属膜の少なくとも一方の側面は傾斜しており、前記隔壁で覆われてい
前記画素電極には段差部があり、前記金属膜は前記画素電極の前記段差部を覆うように、前記画素電極と接しており、
前記金属膜から露出する前記画素電極は平坦な面上に形成されており、
前記画素電極の前記段差部は、前記コンタクトホールに位置する前記画素電極部分にあることを特徴とする表示装置。 A thin film transistor on a substrate;
An interlayer insulating film formed on the thin film transistor and having a contact hole;
A pixel electrode electrically connected to the thin film transistor through the contact hole;
A metal film in contact on the pixel electrode,
A partition wall formed on the pixel electrode and the metal film and exposing a part of the pixel electrode;
An electroluminescent layer formed in contact with the partition and the pixel electrode;
An electrode on the electroluminescent layer,
At least one side surface of the metal film is inclined, covered with the partition wall, and the pixel electrode has a stepped portion, and the metal film covers the stepped portion of the pixel electrode and the pixel electrode. Touching,
The pixel electrode exposed from the metal film is formed on a flat surface,
The display device, wherein the step portion of the pixel electrode is in the pixel electrode portion located in the contact hole.
前記金属膜の側面は前記画素電極の側面に沿っており、
前記金属膜の側面は前記画素電極の側面の内側に位置することを特徴とする表示装置。 4. The metal film according to claim 1, wherein the metal film has a smaller planar area than the pixel electrode,
The side surface of the metal film is along the side surface of the pixel electrode,
The display device according to claim 1, wherein a side surface of the metal film is positioned inside a side surface of the pixel electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006258180A JP5105811B2 (en) | 2005-10-14 | 2006-09-25 | Display device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005301022 | 2005-10-14 | ||
JP2005301022 | 2005-10-14 | ||
JP2006258180A JP5105811B2 (en) | 2005-10-14 | 2006-09-25 | Display device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011246099A Division JP5417412B2 (en) | 2005-10-14 | 2011-11-10 | Display device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007133371A JP2007133371A (en) | 2007-05-31 |
JP2007133371A5 JP2007133371A5 (en) | 2009-10-22 |
JP5105811B2 true JP5105811B2 (en) | 2012-12-26 |
Family
ID=38155042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006258180A Active JP5105811B2 (en) | 2005-10-14 | 2006-09-25 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5105811B2 (en) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4932602B2 (en) * | 2006-11-14 | 2012-05-16 | 三菱電機株式会社 | Multilayer thin film pattern and display device manufacturing method |
KR101415561B1 (en) * | 2007-06-14 | 2014-08-07 | 삼성디스플레이 주식회사 | Thin film transistor array panel and manufacturing method thereof |
JP5380037B2 (en) | 2007-10-23 | 2014-01-08 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
KR101448903B1 (en) | 2007-10-23 | 2014-10-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method for manufacturing semiconductor device |
US7824939B2 (en) | 2007-10-23 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device comprising separated and electrically connected source wiring layers |
CN101884112B (en) | 2007-12-03 | 2012-09-05 | 株式会社半导体能源研究所 | Manufacturing method of thin film transistor and manufacturing method of display device |
JP5377940B2 (en) * | 2007-12-03 | 2013-12-25 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US8035107B2 (en) | 2008-02-26 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
WO2009107686A1 (en) | 2008-02-27 | 2009-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof, and electronic device |
US8101442B2 (en) | 2008-03-05 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing EL display device |
US7989275B2 (en) | 2008-03-10 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
JP5364422B2 (en) | 2008-04-17 | 2013-12-11 | 株式会社半導体エネルギー研究所 | Light emitting device and manufacturing method thereof |
US9041202B2 (en) | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
US7790483B2 (en) | 2008-06-17 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof |
US8741702B2 (en) * | 2008-10-24 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8207026B2 (en) | 2009-01-28 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor and manufacturing method of display device |
KR101015850B1 (en) | 2009-02-09 | 2011-02-24 | 삼성모바일디스플레이주식회사 | Method for manufacturing organic light emitting diode display |
US7989234B2 (en) | 2009-02-16 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and method for manufacturing display device |
US8461582B2 (en) | 2009-03-05 | 2013-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US20100224878A1 (en) | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5514474B2 (en) * | 2009-05-29 | 2014-06-04 | 株式会社半導体エネルギー研究所 | Method for manufacturing thin film transistor and method for manufacturing nonvolatile semiconductor memory element |
TWI830077B (en) * | 2009-08-07 | 2024-01-21 | 日商半導體能源研究所股份有限公司 | Semiconductor device |
KR101759504B1 (en) * | 2009-10-09 | 2017-07-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light-emitting display device and electronic device including the same |
JP6076626B2 (en) * | 2012-06-14 | 2017-02-08 | 株式会社ジャパンディスプレイ | Display device and manufacturing method thereof |
CN103258827B (en) * | 2013-04-28 | 2016-03-23 | 京东方科技集团股份有限公司 | Array base palte and preparation method thereof, display unit |
TWI649606B (en) * | 2013-06-05 | 2019-02-01 | 日商半導體能源研究所股份有限公司 | Display device and electronic device |
CN103413898B (en) * | 2013-08-29 | 2015-11-11 | 深圳市华星光电技术有限公司 | Organic Light Emitting Diode anode syndeton and preparation method thereof |
JP6497876B2 (en) * | 2014-09-01 | 2019-04-10 | 三菱電機株式会社 | Liquid crystal display panel and manufacturing method thereof |
KR102651136B1 (en) * | 2016-04-12 | 2024-03-25 | 삼성디스플레이 주식회사 | Organic light emitting diode display and method for manufacturing the same |
CN105742299B (en) * | 2016-05-16 | 2019-11-29 | 京东方科技集团股份有限公司 | A kind of pixel unit and preparation method thereof, array substrate and display device |
JP2019074684A (en) | 2017-10-18 | 2019-05-16 | シャープ株式会社 | Method for manufacturing substrate for display panel |
WO2023243460A1 (en) * | 2022-06-15 | 2023-12-21 | ソニーグループ株式会社 | Liquid crystal display element and display device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2955277B2 (en) * | 1997-07-28 | 1999-10-04 | シャープ株式会社 | Liquid crystal display |
JP3284187B2 (en) * | 1998-01-29 | 2002-05-20 | シャープ株式会社 | Liquid crystal display device and manufacturing method thereof |
JP3281849B2 (en) * | 1997-10-07 | 2002-05-13 | シャープ株式会社 | Active matrix type liquid crystal display |
JP4167335B2 (en) * | 1998-01-30 | 2008-10-15 | シャープ株式会社 | Liquid crystal display |
JP2001326360A (en) * | 2000-05-18 | 2001-11-22 | Sharp Corp | Method for manufacturing active matrix substrate, active matrix substrate and method for manufacturing thin film field-effect transistor |
KR100858297B1 (en) * | 2001-11-02 | 2008-09-11 | 삼성전자주식회사 | Reflective-transmissive type liquid crystal display device and method of manufacturing the same |
JP4302347B2 (en) * | 2001-12-18 | 2009-07-22 | シャープ株式会社 | Thin film transistor substrate and manufacturing method thereof |
JP4373086B2 (en) * | 2002-12-27 | 2009-11-25 | 株式会社半導体エネルギー研究所 | Light emitting device |
JP4085094B2 (en) * | 2004-02-19 | 2008-04-30 | シャープ株式会社 | Manufacturing method of conductive element substrate, manufacturing method of liquid crystal display device |
JP4275038B2 (en) * | 2004-09-01 | 2009-06-10 | シャープ株式会社 | Active matrix substrate and display device including the same |
KR101139522B1 (en) * | 2004-12-04 | 2012-05-07 | 엘지디스플레이 주식회사 | Thin Film Transistor Substrate of Transflective Type And Method for Fabricating The Same |
-
2006
- 2006-09-25 JP JP2006258180A patent/JP5105811B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007133371A (en) | 2007-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6603425B2 (en) | Active matrix display device, mobile phone | |
JP5105811B2 (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090904 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121002 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5105811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |