JP5098286B2 - Electrophoretic display device, electronic apparatus, and method of manufacturing electrophoretic display device - Google Patents

Electrophoretic display device, electronic apparatus, and method of manufacturing electrophoretic display device Download PDF

Info

Publication number
JP5098286B2
JP5098286B2 JP2006283786A JP2006283786A JP5098286B2 JP 5098286 B2 JP5098286 B2 JP 5098286B2 JP 2006283786 A JP2006283786 A JP 2006283786A JP 2006283786 A JP2006283786 A JP 2006283786A JP 5098286 B2 JP5098286 B2 JP 5098286B2
Authority
JP
Japan
Prior art keywords
electrode
layer
substrate
display device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006283786A
Other languages
Japanese (ja)
Other versions
JP2008102265A (en
Inventor
敬 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006283786A priority Critical patent/JP5098286B2/en
Publication of JP2008102265A publication Critical patent/JP2008102265A/en
Application granted granted Critical
Publication of JP5098286B2 publication Critical patent/JP5098286B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、電気泳動表示装置、電子機器、および電気泳動表示装置の製造方法に関するものである。   The present invention relates to an electrophoretic display device, an electronic apparatus, and a method for manufacturing an electrophoretic display device.

特許文献1に開示された従来の電気泳動表示装置は、基板上に有機トランジスタを形成した後に、電気泳動シートを貼り合わせることによって製造されている。
2005−201956号公報
The conventional electrophoretic display device disclosed in Patent Document 1 is manufactured by pasting an electrophoretic sheet after forming an organic transistor on a substrate.
2005-201956 gazette

しかし、従来の電気泳動表示装置の製造方法では、基板上にソース電極、ドレイン電極を形成し、その上に半導体層を形成していたため、半導体層を凹凸のある表面に形成することになり均一な膜厚に形成することが難しかった。また、平坦な表面を持つ半導体層を形成する事が難しい為、結果として、その上に形成されるゲート絶縁膜との界面も平面ではなく、これらのことが原因となってトランジスタの特性のバラツキが大きくなっていた。
また、従来の製造方法では、トランジスタを形成した基板と電気泳動層を有する基板とを接着するための接着層が電気泳動層に直に接触していた。接着層は一般に絶縁性が低く、接着層が電気泳動層に直に接すると隣接画素とのリーク電流を引き起こし、表示品質低下の原因となっていた。
However, in the conventional method of manufacturing an electrophoretic display device, since the source electrode and the drain electrode are formed on the substrate and the semiconductor layer is formed thereon, the semiconductor layer is formed on the uneven surface, which is uniform. It was difficult to form a film with a sufficient thickness. In addition, since it is difficult to form a semiconductor layer having a flat surface, as a result, the interface with the gate insulating film formed thereover is not a flat surface, which causes variations in transistor characteristics. Was getting bigger.
Further, in the conventional manufacturing method, the adhesive layer for bonding the substrate on which the transistor is formed and the substrate having the electrophoretic layer is in direct contact with the electrophoretic layer. In general, the adhesive layer has low insulating properties, and when the adhesive layer is in direct contact with the electrophoretic layer, a leakage current with an adjacent pixel is caused, resulting in a deterioration in display quality.

そこで、本発明の目的は、電気泳動表示装置の表示品質や素子の特性を向上させることである。   Therefore, an object of the present invention is to improve display quality and element characteristics of an electrophoretic display device.

本発明による電気泳動表示装置は、第1の基板上に形成された共通電極層、前記共通電極層上に形成された電気泳動層、前記電気泳動層上に形成された絶縁層、前記絶縁層上に形成されたゲート電極、前記ゲート電極を含む面を覆うように形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成された半導体層を備えた第1の部材と、第2の基板上に形成されたソース電極および画素電極が一体に形成されたドレイン電極を有し、前記ソース電極と前記ドレイン電極の間に前記半導体層が挟まれるよう配置された第2の部材と、前記第1の部材と前記第2の部材の間の、前記ソース電極および前記ドレイン電極が形成されていない領域で前記画素電極領域に設けられ、前記第1の部材と前記第2の部材を接着する接着層とを備えたものである。
これにより、第1の部材と第2の部材が接着層を介して接着され、従来のように前記絶縁層において半導体基板と電気泳動層を有する基板とを接着しないので、絶縁層に接着性を有する材料を用いる必要がなく、絶縁性の高い材料を用いることができる。このため、接着性を有する材料が電気泳動層に直に接することにより引き起こされる隣接画素とのリーク電流を防ぐことができ、表示品質の改良を図ることができる。
An electrophoretic display device according to the present invention includes a common electrode layer formed on a first substrate, an electrophoretic layer formed on the common electrode layer, an insulating layer formed on the electrophoretic layer, and the insulating layer A first member including a gate electrode formed thereon, a gate insulating film formed so as to cover a surface including the gate electrode, and a semiconductor layer formed on the gate insulating film; and a second substrate A second member having a drain electrode integrally formed with the source electrode and the pixel electrode formed thereon, and disposed so that the semiconductor layer is sandwiched between the source electrode and the drain electrode; An adhesion between the first member and the second member, which is provided in the pixel electrode region in a region where the source electrode and the drain electrode are not formed, and bonds the first member and the second member With layers and That.
Accordingly, the first member and the second member are bonded via the adhesive layer, and the semiconductor substrate and the substrate having the electrophoretic layer are not bonded to each other in the insulating layer as in the prior art. There is no need to use a material having a high insulating property. For this reason, it is possible to prevent a leakage current from adjacent pixels caused by the adhesive material directly contacting the electrophoretic layer, thereby improving display quality.

また、平坦なゲート絶縁膜の上に半導体層を形成するため、ゲート絶縁膜と半導体層の界面が平坦化する。このため、チャネル内でのキャリアの輸送が円滑に行われ、トランジスタの特性を向上させることができる。   In addition, since the semiconductor layer is formed over the flat gate insulating film, the interface between the gate insulating film and the semiconductor layer is flattened. Therefore, carriers are smoothly transported in the channel, and the characteristics of the transistor can be improved.

また、従来のように、凹凸のあるソース電極およびドレイン電極付きの基板上に半導体層を形成する場合に比べ、塗布膜プロファイルの制御が容易であり、画素ごとのトランジスタ特性のバラツキを抑えることができるので、表示装置の表示品質を向上させることができる。   In addition, compared to the conventional case where the semiconductor layer is formed on a substrate with uneven source and drain electrodes, the coating film profile can be controlled more easily, and variation in transistor characteristics from pixel to pixel can be suppressed. Therefore, the display quality of the display device can be improved.

また、本発明による電気泳動表示装置は、第1の基板上に形成された共通電極層、前記共通電極層上に形成された電気泳動層、前記電気泳動層上に形成された絶縁層、前記絶縁層上に形成されたゲート電極、前記ゲート電極を含む面を覆うように形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成された半導体層を有する第1の部材と、第2の基板上に形成されたソース電極および画素電極が一体に形成されたドレイン電極を有し、前記ソース電極と前記ドレイン電極の間に前記半導体層が挟まれるよう配置された第2の部材と、前記第1の部材と前記第2の部材の間の、前記ソース電極および前記ドレイン電極が形成されていない領域で前記画素電極領域に設けられ、前記第1の部材と前記第2の部材を接着する接着層とを備え、前記第2の基板は、前記ソース電極と前記ドレイン電極の間の領域に凹部を有し、前記半導体層は、前記第2の基板と接触しないように前記凹部に収納されるものであってもよい。
これにより、第1の部材と第2の部材を貼り合わせた際、第2の基板と半導体層が直に接するのを防ぐことができる。これにより半導体層が第2の基板と接する事によって生じる界面トラップ準位の形成を防ぐ事ができ、トランジスタの特性が一層向上する。
The electrophoretic display device according to the present invention includes a common electrode layer formed on a first substrate, an electrophoretic layer formed on the common electrode layer, an insulating layer formed on the electrophoretic layer, A first member having a gate electrode formed on the insulating layer, a gate insulating film formed so as to cover a surface including the gate electrode, and a semiconductor layer formed on the gate insulating film; A second member having a drain electrode integrally formed with a source electrode and a pixel electrode formed on a substrate, and disposed so that the semiconductor layer is sandwiched between the source electrode and the drain electrode; An area between the first member and the second member where the source electrode and the drain electrode are not formed is provided in the pixel electrode region , and bonds the first member and the second member. With an adhesive layer, The second substrate may have a recess in a region between the source electrode and the drain electrode, and the semiconductor layer may be accommodated in the recess so as not to contact the second substrate. Good.
Thereby, when the first member and the second member are bonded together, it is possible to prevent the second substrate and the semiconductor layer from being in direct contact with each other. Accordingly, formation of an interface trap level caused by the semiconductor layer being in contact with the second substrate can be prevented, and the characteristics of the transistor are further improved.

さらに、本発明による電気泳動表示装置は、前記ドレイン電極と一体に形成された画素電極の一部に溝が形成されており、前記接着層は、前記溝を境として前記画素電極側に形成されていることが望ましい。
これにより、接着剤の塗布時や圧着時において溝から先へは接着層を形成する接着剤が広がらず、ドレイン電極への接着剤の濡れ広がりを防ぐことができる。
Furthermore, in the electrophoretic display device according to the present invention, a groove is formed in a part of the pixel electrode formed integrally with the drain electrode, and the adhesive layer is formed on the pixel electrode side with the groove as a boundary. It is desirable that
As a result, the adhesive forming the adhesive layer does not spread from the groove to the tip when the adhesive is applied or pressed, and wetting and spreading of the adhesive to the drain electrode can be prevented.

また、本発明の電子機器は、上述した電気泳動表示装置を表示部として備えるあらゆる機器を含むもので、ディスプレイ装置、テレビジョン装置、電子ブック、電子ペーパ、時計、電卓、携帯電話、携帯情報端末等を含む。   The electronic device of the present invention includes all devices including the above-described electrophoretic display device as a display unit, and includes a display device, a television device, an electronic book, an electronic paper, a clock, a calculator, a mobile phone, and a portable information terminal. Etc.

本発明による電気泳動表示装置の製造方法は、第1の基板上に共通電極層を形成し、前記共通電極層上に電気泳動層を形成し、前記電気泳動層上に絶縁層を形成し、前記絶縁層上にゲート電極を形成し、前記ゲート電極を含む面を覆うようにゲート絶縁膜を形成し、前記ゲート絶縁膜上に半導体層を形成することにより、第1の部材を形成する工程と、第2の基板上にソース電極および画素電極が一体に形成されたドレイン電極を形成することにより、第2の部材を形成する工程と、前記第2の部材の、前記ソース電極および前記ドレイン電極が形成されていない領域で前記画素電極領域に接着層を形成する工程と、前記ソース電極と前記ドレイン電極の間に前記半導体層が挟まれるように、前記接着層を介して前記第1の部材と前記第2の部材を貼り合わせる工程を備えたものである。 In the method for manufacturing an electrophoretic display device according to the present invention, a common electrode layer is formed on a first substrate, an electrophoretic layer is formed on the common electrode layer, an insulating layer is formed on the electrophoretic layer, Forming a first member by forming a gate electrode on the insulating layer, forming a gate insulating film so as to cover a surface including the gate electrode, and forming a semiconductor layer on the gate insulating film; Forming a second member by forming a drain electrode in which a source electrode and a pixel electrode are integrally formed on a second substrate; and the source electrode and the drain of the second member Forming a bonding layer in the pixel electrode region in a region where no electrode is formed; and the first layer through the bonding layer so that the semiconductor layer is sandwiched between the source electrode and the drain electrode. Member and said second Those having a step of bonding the wood.

これにより、第1の部材と第2の部材が接着層を介して接着され、従来のように前記絶縁層において半導体基板と電気泳動層を有する基板とを接着しないので、絶縁層に接着性を有する材料を用いる必要がなく、絶縁性の高い材料を用いることができる。このため、接着性を有する材料が電気泳動層に直に接することにより引き起こされる隣接画素とのリーク電流を防ぐことができ、表示品質の改良を図ることができる。   Accordingly, the first member and the second member are bonded via the adhesive layer, and the semiconductor substrate and the substrate having the electrophoretic layer are not bonded to each other in the insulating layer as in the prior art. There is no need to use a material having a high insulating property. For this reason, it is possible to prevent a leakage current from adjacent pixels caused by the adhesive material directly contacting the electrophoretic layer, thereby improving display quality.

また、平坦なゲート絶縁膜の上に半導体層を形成するため、ゲート絶縁膜と半導体層の界面が平坦化する。このため、チャネル内でのキャリアの輸送が円滑に行われ、トランジスタの特性を向上させることができる。   In addition, since the semiconductor layer is formed over the flat gate insulating film, the interface between the gate insulating film and the semiconductor layer is flattened. Therefore, carriers are smoothly transported in the channel, and the characteristics of the transistor can be improved.

また、従来のように、凹凸のあるソース電極およびドレイン電極付きの基板上に半導体層を形成する場合に比べ、塗布膜プロファイルの制御が容易であり、画素ごとのトランジスタ特性のバラツキを抑えることができるので、表示装置の表示品質を向上させることができる。   In addition, compared to the conventional case where the semiconductor layer is formed on a substrate with uneven source and drain electrodes, the coating film profile can be controlled more easily, and variation in transistor characteristics from pixel to pixel can be suppressed. Therefore, the display quality of the display device can be improved.

また、本発明による電気泳動表示装置の製造方法は、前記第2の部材を形成する工程が、前記ソース電極および前記ドレイン電極をマスクとして、前記第2の基板のエッチングを行い、前記第2の基板の前記ソース電極および前記ドレイン電極が設けられていない領域に凹部を形成する工程を含むことが望ましい。
これにより、第1の部材と第2の部材を貼り合わせた際、第2の基板と半導体層が直に接するのを防ぐことができる。
In the method for manufacturing an electrophoretic display device according to the present invention, in the step of forming the second member, the second substrate is etched using the source electrode and the drain electrode as a mask. It is desirable to include a step of forming a recess in a region where the source electrode and the drain electrode are not provided on the substrate.
Thereby, when the first member and the second member are bonded together, it is possible to prevent the second substrate and the semiconductor layer from being in direct contact with each other.

さらに、本発明による電気泳動表示装置の製造方法は、前記第2の部材を形成する工程が、前記ドレイン電極と一体に形成された画素電極の一部に溝を形成する工程を含み、前記接着層を形成する工程では、前記溝を境として前記画素電極側に前記接着層を形成することが望ましい。
これにより、溝から先へは接着層を形成する接着剤が広がらず、ドレイン電極への接着剤の濡れ広がりを防ぐことができる。
Furthermore, in the method for manufacturing an electrophoretic display device according to the present invention, the step of forming the second member includes a step of forming a groove in a part of a pixel electrode formed integrally with the drain electrode, In the step of forming a layer, it is desirable to form the adhesive layer on the pixel electrode side with the groove as a boundary.
Thereby, the adhesive forming the adhesive layer does not spread from the groove to the tip, and wetting and spreading of the adhesive to the drain electrode can be prevented.

以下、本発明の実施の形態について図面を参照して説明する。
実施の形態1.
図1,2を用いて本発明の実施の形態1による電気泳動表示装置10の製造方法について説明する。図1(A)〜(E)、図2(A)〜(D)は、電気泳動表示装置10の断面を示している。
(第1の部材の作成)
初めに、共通電極層、電気泳動層、絶縁層、ゲート電極、ゲート絶縁膜、及び半導体層を備えた第1の部材100を作成する。
まず、図1(A)に示すように、透明基板(第1の基板)101に透明導電膜(共通電極層)102を成膜する。透明基板101としてはガラス基板やプラスチック基板等のように透明性を有する物であれば特に限定されないが、軽量で柔軟性が高く、価格も安いプラスチック基板を用いることが好ましい。透明導電膜102は、例えばITO(Indium Tin Oxide)によって形成される。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
Embodiment 1 FIG.
A method for manufacturing the electrophoretic display device 10 according to the first embodiment of the present invention will be described with reference to FIGS. FIGS. 1A to 1E and FIGS. 2A to 2D show cross sections of the electrophoretic display device 10.
(Creation of the first member)
First, the first member 100 including the common electrode layer, the electrophoresis layer, the insulating layer, the gate electrode, the gate insulating film, and the semiconductor layer is formed.
First, as shown in FIG. 1A, a transparent conductive film (common electrode layer) 102 is formed on a transparent substrate (first substrate) 101. The transparent substrate 101 is not particularly limited as long as it has transparency such as a glass substrate or a plastic substrate, but it is preferable to use a plastic substrate that is lightweight, flexible, and inexpensive. The transparent conductive film 102 is made of, for example, ITO (Indium Tin Oxide).

次に、図1(B)に示すように、透明導電膜102上に電気泳動層103を形成する。電気泳動層103は、電気泳動分散液の封入されたマイクロカプセル1031を均一に塗布することにより形成される。   Next, as illustrated in FIG. 1B, the electrophoretic layer 103 is formed over the transparent conductive film 102. The electrophoretic layer 103 is formed by uniformly applying microcapsules 1031 encapsulating an electrophoretic dispersion.

以下、電気泳動層103の形成方法について説明する。
マイクロカプセル1031は、既存の方法を用いて作成することができる。例えば界面重合法、In−situ重合法、相分離法、界面沈降法、スプレードライ法等の各種マイクロカプセル化手法を用いることができる。
また、均一な大きさのマイクロカプセル1031を得るために、例えば、マイクロカプセル1031をふるいにかけたり、濾過法、比重差分級法等を用いて選別したりすることができる。
マイクロカプセル1031の平均粒径は、20〜200μm程度が好ましく、30〜100μm程度がより好ましい。マイクロカプセルの平均粒径を上記の範囲とすることにより電気泳動層103の平坦性が向上する。これにより、後述の電気泳動層103上に形成する絶縁層の厚さを薄くすることができ、電気泳動の制御がより良好に行えるようになる。
Hereinafter, a method for forming the electrophoretic layer 103 will be described.
The microcapsule 1031 can be created using an existing method. For example, various microencapsulation methods such as an interfacial polymerization method, an in-situ polymerization method, a phase separation method, an interfacial precipitation method, and a spray drying method can be used.
In addition, in order to obtain the microcapsules 1031 having a uniform size, for example, the microcapsules 1031 can be sieved or sorted using a filtration method, a specific gravity difference class method, or the like.
The average particle size of the microcapsule 1031 is preferably about 20 to 200 μm, and more preferably about 30 to 100 μm. By setting the average particle diameter of the microcapsules within the above range, the flatness of the electrophoretic layer 103 is improved. Thereby, the thickness of the insulating layer formed on the electrophoretic layer 103 described later can be reduced, and the electrophoresis can be controlled more favorably.

上記のようにして作成されたマイクロカプセル1031をバインダ材を含む分散媒中に分散させ、マイクロカプセル分散液を調製する。
分散媒としては、親水性が高い溶媒(水系溶媒等)が好ましい。水系溶媒としては、蒸留水、純水等の水が特に好ましいが、この他にもメタノール、エタノール、イソプロパノール、ブタノール等の低級アルコール類等を用いてもよい。また、低級アルコール類には、メトキシ基等の疎水性の低い置換基が導入されていてもよい。このような水系溶媒を用いることにより、マイクロカプセル1031への溶媒の浸透が抑えられ、溶媒の浸透によるマイクロカプセル1031の膨潤、溶解がより確実に防止される。
The microcapsule 1031 produced as described above is dispersed in a dispersion medium containing a binder material to prepare a microcapsule dispersion.
As the dispersion medium, a highly hydrophilic solvent (such as an aqueous solvent) is preferable. As the aqueous solvent, water such as distilled water and pure water is particularly preferable, but other lower alcohols such as methanol, ethanol, isopropanol, and butanol may also be used. Further, a lower hydrophobic substituent such as a methoxy group may be introduced into the lower alcohol. By using such an aqueous solvent, permeation of the solvent into the microcapsule 1031 is suppressed, and swelling and dissolution of the microcapsule 1031 due to permeation of the solvent are more reliably prevented.

マイクロカプセルを除くマイクロカプセル分散液中のバインダ材の濃度(含有量)は、50wt%以下が好ましく、0.05〜25wt%程度がより好ましい。
バインダ材の濃度を上記のように設定することにより、マイクロカプセル分散液の粘度を好適な値にすることができ、後述するマイクロカプセルの間隙を埋めるようにマイクロカプセル分散液を供給する工程において、マイクロカプセルを容易かつ確実に移動させることができる。
また、マイクロカプセル分散液の粘度は、1〜1000cP(25℃)程度が好ましく、2〜700cP(25℃)程度がより好ましい。
また、マイクロカプセル分散液中におけるマイクロカプセル1031の含有量は、10〜80wt%程度が好ましく、30〜60wt%程度がより好ましい。
マイクロカプセル1031の含有量を上記の範囲に設定すると、マイクロカプセル1031が厚さ方向に重ならず1個ずつ(単層に)配置されやすくなる。
The concentration (content) of the binder material in the microcapsule dispersion excluding the microcapsules is preferably 50 wt% or less, and more preferably about 0.05 to 25 wt%.
By setting the concentration of the binder material as described above, the viscosity of the microcapsule dispersion can be set to a suitable value, and in the step of supplying the microcapsule dispersion so as to fill the gaps of the microcapsules described later, The microcapsule can be easily and reliably moved.
The viscosity of the microcapsule dispersion is preferably about 1 to 1000 cP (25 ° C.), more preferably about 2 to 700 cP (25 ° C.).
In addition, the content of the microcapsule 1031 in the microcapsule dispersion is preferably about 10 to 80 wt%, and more preferably about 30 to 60 wt%.
When the content of the microcapsules 1031 is set in the above range, the microcapsules 1031 are easily arranged one by one (in a single layer) without overlapping in the thickness direction.

上記のようにして得られたマイクロカプセル分散液を透明導電膜102上に供給する。マイクロカプセル分散液を供給する方法としては、例えば、スピンコート法、ディップコート法、スプレーコート法等の各種塗布法を用いることができる。
さらに、マイクロカプセル分散液の厚さが均一になるように、さらに好ましくはマイクロカプセル1031が厚さ方向に重ならず1個ずつ配置されるように塗布する。これは、透明基板101への分散液の塗布を均一に行うためのスキージなどの治具を用いて行う。
The microcapsule dispersion obtained as described above is supplied onto the transparent conductive film 102. As a method for supplying the microcapsule dispersion, various coating methods such as a spin coating method, a dip coating method, and a spray coating method can be used.
Further, the microcapsule dispersion liquid is applied so that the thickness of the microcapsule dispersion liquid becomes uniform, and more preferably, the microcapsules 1031 are arranged one by one without overlapping in the thickness direction. This is performed using a jig such as a squeegee for uniformly applying the dispersion liquid to the transparent substrate 101.

次に、図1(C)に示すように、電気泳動層103上に絶縁層104を成膜する。
マイクロカプセル1031は球形である為、マイクロカプセル1031を透明導電膜102上に配置すると、表面には若干の凹凸が出来る。絶縁層104の厚さは、後に形成するゲート電極やゲート絶縁膜の成膜に影響を与えない程度にこの凹凸を緩和できる厚さとすれば良いが、絶縁層104は電気泳動層103と画素電極の間の容量成分となるため、できるだけ薄い方がよい。好ましくは50nm〜10μm、さらに好ましくは200nm〜2μm程度が好ましい。
Next, as illustrated in FIG. 1C, the insulating layer 104 is formed over the electrophoretic layer 103.
Since the microcapsule 1031 has a spherical shape, when the microcapsule 1031 is disposed on the transparent conductive film 102, the surface is slightly uneven. The thickness of the insulating layer 104 may be set such that the unevenness can be reduced to such an extent that the formation of a gate electrode or a gate insulating film to be formed later is not affected. The insulating layer 104 is formed of the electrophoretic layer 103 and the pixel electrode. It is better to be as thin as possible. Preferably it is about 50 nm to 10 μm, more preferably about 200 nm to 2 μm.

絶縁層104の材質としては、絶縁性と平滑性を有し、成膜時にマイクロカプセル1031に損傷を与えない方法で成膜されるものであれば何を用いてもよい。有機材料、無機材料いずれも使用可能である。例えば有機材料としては、ポリメチルメタクリレート、ポリビニルフェノール、ポリイミド、ポリスチレン、ポリビニルアルコール、ポリビニルアセテート等の高分子フィルム、あるいはパリレン膜が挙げられ、無機材料としては、酸化ケイ素、窒化ケイ素、酸化アルミ、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物が挙げられる。また、これらのうちの2種以上を組み合わせて用いることも可能である。   As a material of the insulating layer 104, any material can be used as long as it has insulating properties and smoothness and is formed by a method that does not damage the microcapsule 1031 during film formation. Both organic materials and inorganic materials can be used. For example, examples of the organic material include polymer films such as polymethyl methacrylate, polyvinyl phenol, polyimide, polystyrene, polyvinyl alcohol, and polyvinyl acetate, and parylene films. Examples of the inorganic material include silicon oxide, silicon nitride, aluminum oxide, and oxide. Examples thereof include metal oxides such as tantalum, and metal composite oxides such as barium strontium titanate and lead zirconium titanate. Moreover, it is also possible to use in combination of 2 or more of these.

従来技術ではこの絶縁層104において、別途形成した半導体基板と電気泳動層を有する基板とを接着していたため、絶縁層104に接着性を有する材料を用いる必要があった。エポキシ樹脂等の接着性を有する材料は一般に不純物を完全に取り除くことが困難であり、このような接着性を有する材料が電気泳動層に直に接すると隣接画素とのリーク電流を引き起こし、表示品質低下の原因となっていた。しかし、本発明では絶縁層104に接着性を有する材料を用いる必要がなく、絶縁性の高い材料を用いることができるため、表示品質の改良を図ることができる。   In the prior art, in this insulating layer 104, a separately formed semiconductor substrate and a substrate having an electrophoretic layer are bonded, and thus it is necessary to use an adhesive material for the insulating layer 104. Adhesive materials such as epoxy resins are generally difficult to remove impurities completely, and when such adhesive materials are in direct contact with the electrophoretic layer, they cause leakage current with adjacent pixels, resulting in display quality. It was the cause of the decline. However, in the present invention, it is not necessary to use an adhesive material for the insulating layer 104 and a highly insulating material can be used, so that display quality can be improved.

次に、図1(D)に示すように、絶縁層104上にゲート電極105を形成する。
ゲート電極105の材料としては、Cr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndやそれらの金属を用いた合金等、InO2、SnO2、ITO等の導電性の酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子、またはこれらに塩酸、硫酸、スルホン酸等の酸、PF6、AsF5、FeCl3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウム、カリウム等の金属原子等のドーパントを添加したもの、またはカーボンブラックや金属粒子を分散した導電性の複合材料等、導電性を有する材料が挙げられる。
上記の材料を用いて形成した導電膜のフォトエッチングを行うことにより、ゲート電極105を形成する。また、所定の形状の穴を有するメタルスルーマスクを通して絶縁層104上に金属膜の蒸着処理を行うようにすれば、エッチングを行わずにゲート電極105を形成することができる。
また、金属微粒子およびグラファイトのような導電性粒子を含むポリマー混合物を材料に用いても良い。このような溶液からゲート電極105を形成する場合は、インクジェット法のような溶液パターニングを行うことにより、より簡易に低コストで電極形成を行うことができる。
また、ゲート電極105を形成する際、第1の部材100と第2の部材200を最後に貼り合わせる際のアライメントマークを同時に形成しておくことが望ましい。
Next, as illustrated in FIG. 1D, the gate electrode 105 is formed over the insulating layer 104.
Examples of the material of the gate electrode 105 include Cr, Al, Ta, Mo, Nb, Cu, Ag, Au, Pt, Pd, In, Ni, Nd and alloys using these metals, InO 2 , SnO 2 , ITO. Conductive oxides such as polyaniline, polypyrrole, polythiophene, polyacetylene, etc., or acids such as hydrochloric acid, sulfuric acid, sulfonic acid, Lewis acids such as PF 6 , AsF 5 , FeCl 3 , iodine, etc. And materials having conductivity, such as those added with dopants such as metal atoms such as halogen atoms, sodium and potassium, or conductive composite materials in which carbon black or metal particles are dispersed.
The gate electrode 105 is formed by performing photo-etching on the conductive film formed using the above material. Further, if the metal film is deposited on the insulating layer 104 through a metal through mask having a hole with a predetermined shape, the gate electrode 105 can be formed without etching.
Further, a polymer mixture containing conductive particles such as fine metal particles and graphite may be used as the material. In the case of forming the gate electrode 105 from such a solution, the electrode can be formed more easily and at low cost by performing solution patterning such as an ink jet method.
Further, when forming the gate electrode 105, it is desirable to simultaneously form an alignment mark for the last bonding of the first member 100 and the second member 200.

次に、図1(E)に示すように、ゲート電極105上にゲート絶縁膜106を形成する。ゲート絶縁膜106の材料は、絶縁性を備え、有機トランジスタのゲート絶縁膜として通常用いられるもの、すなわちゲート絶縁膜106上に形成する半導体層との間に良好な界面を形成できるようなものであれば特に限定されないが、例えば、ポリビニルフェノール、ポリイミド、ポリスチレン、ポリビニルアルコール、ポリメチルメタクリレート、ポリビニルアセテート等の高分子フィルム、あるいはパリレン膜といった有機材料、酸化ケイ素、窒化ケイ素、酸化アルミ、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物といった無機材料を用いることができる。また、これらのうちの1種または2種以上を組み合わせて用いてもよい。   Next, as illustrated in FIG. 1E, a gate insulating film 106 is formed over the gate electrode 105. The material of the gate insulating film 106 has an insulating property and is usually used as a gate insulating film of an organic transistor, that is, can form a good interface with a semiconductor layer formed on the gate insulating film 106. There is no particular limitation as long as it is, for example, a polymer film such as polyvinyl phenol, polyimide, polystyrene, polyvinyl alcohol, polymethyl methacrylate, polyvinyl acetate, or organic materials such as parylene film, silicon oxide, silicon nitride, aluminum oxide, tantalum oxide, etc. Inorganic materials such as metal oxides, metal composite oxides such as barium strontium titanate and lead zirconium titanate can be used. Moreover, you may use combining 1 type or 2 types or more of these.

次に、図2(A)に示すように、ゲート絶縁膜106上の画素ごとに半導体層107を形成する。半導体層107の材料には、例えばポリ(3−アルキルチオフェン)、ポリ(3−ヘキシルチオフェン)(P3HT)、ポリ(3−オクチルチオフェン)、ポリ(2,5−チエニレンビニレン)(PTV)、ポリ(パラ−フェニレンビニレン)(PPV)、ポリ(9,9−ジオクチルフルオレン)(PFO)、ポリ(9,9−ジオクチルフルオレン−コ−ビス−N,N’−(4−メトキシフェニル)−ビス−N,N’−フェニル−1,4−フェニレンジアミン)(PFMO)、ポリ(9,9−ジオクチルフルオレン−コ−ベンゾチアジアゾール)(BT)、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ(9,9−ジオクチルフルオレン−コ−ジチオフェン)(F8T2)のようなフルオレン−ビチオフェン共重合体等のポリマー有機半導体材料、またC60、あるいは、金属フタロシアニンあるいはそれらの置換誘導体、あるいは、アントラセン、テトラセン、ペンタセン、ヘキサセン等のアセン分子材料、あるいは、α−オリゴチオフェン類、具体的にはクォーターチオフェン(4T)、セキシチオフェン(6T)、オクタチオフェンのような低分子系有機半導体のうち1種または2種以上を混合して用いることができる。
これら有機半導体の成膜方法としては、蒸着法、CVD法、キャスト法、引き上げ法、ラングミュアブロジェット法、スプレー法、インクジェット法、シルクスクリーン法等の一般的な成膜方法を用いることができる。
Next, as illustrated in FIG. 2A, the semiconductor layer 107 is formed for each pixel over the gate insulating film 106. Examples of the material of the semiconductor layer 107 include poly (3-alkylthiophene), poly (3-hexylthiophene) (P3HT), poly (3-octylthiophene), poly (2,5-thienylenevinylene) (PTV), Poly (para-phenylene vinylene) (PPV), poly (9,9-dioctylfluorene) (PFO), poly (9,9-dioctylfluorene-co-bis-N, N '-(4-methoxyphenyl) -bis -N, N'-phenyl-1,4-phenylenediamine) (PFMO), poly (9,9-dioctylfluorene-co-benzothiadiazole) (BT), fluorene-triallylamine copolymer, triallylamine-based polymer, Fluorene-bithiophene co-weight such as poly (9,9-dioctylfluorene-co-dithiophene) (F8T2) Polymer organic semiconductor materials such as isomers, C60, metal phthalocyanines or substituted derivatives thereof, acene molecular materials such as anthracene, tetracene, pentacene, and hexacene, or α-oligothiophenes, specifically, quarter thiophene (4T), sexithiophene (6T), and low molecular organic semiconductors such as octathiophene can be used alone or in combination.
As a method for forming these organic semiconductors, general film forming methods such as a vapor deposition method, a CVD method, a casting method, a pulling method, a Langmuir Blodget method, a spray method, an ink jet method, and a silk screen method can be used.

半導体層107を形成する前に、半導体層107を良好に形成するための基板表面処理をゲート絶縁膜106に施してもよい。この処理としては例えばヘキサメチルジシラザン、シクロヘキセン、オクタデシルトリクロロシラン等の表面改質剤を用いた表面処理、アセトンやイソプロピルアルコール等を用いた有機洗浄処理、塩酸や硫酸、酢酸等の酸や水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等のアルカリ処理、UVオゾン処理、フッ素化処理、酸素やアルゴン等のプラズマ処理、ラングミュアブロジェット膜の形成処理が挙げられ、これらのうちの1種または2種以上の処理を行うことができる。これらの処理は基板全面に均一に行うことも可能であるし、半導体層107を成膜する部分もしくは成膜しない部分にだけ行うようにしてもよい。   Before the semiconductor layer 107 is formed, a substrate surface treatment for forming the semiconductor layer 107 may be performed on the gate insulating film 106. This treatment includes, for example, a surface treatment using a surface modifier such as hexamethyldisilazane, cyclohexene, octadecyltrichlorosilane, an organic cleaning treatment using acetone, isopropyl alcohol, etc., an acid such as hydrochloric acid, sulfuric acid, acetic acid, or a hydroxylation. Examples include alkali treatment such as sodium, potassium hydroxide, calcium hydroxide, ammonia, UV ozone treatment, fluorination treatment, plasma treatment such as oxygen or argon, and formation of Langmuir Blodgett film, one of these or Two or more treatments can be performed. These treatments can be performed uniformly on the entire surface of the substrate, or may be performed only on a portion where the semiconductor layer 107 is formed or a portion where the semiconductor layer 107 is not formed.

また、必要に応じて、ゲート絶縁膜106と半導体層107の界面トラップを減少させるための処理を行ってもよい。また、パターニング精度を上げるため、親液/撥液領域を設けても良い。
なお、図示は省略しているが、ゲート電極105と対応する半導体層107とは、電気的に接続される。例えば、ゲート電極105から透明電極などによる配線を絶縁層104の外周部に引出し、第1導通端子を形成しておく。また、ゲート絶縁膜106の外周における第1導通端子に対応する位置には、半導体層107から引出された第2導通端子を形成しておく。第1導通端子と第2導通端子との間に、異方性導電層を設け、これにより電気的な接続を行う。
Further, treatment for reducing interface traps between the gate insulating film 106 and the semiconductor layer 107 may be performed as necessary. Further, in order to increase the patterning accuracy, a lyophilic / liquid repellent region may be provided.
Although not shown, the gate electrode 105 and the corresponding semiconductor layer 107 are electrically connected. For example, a wiring made of a transparent electrode or the like is drawn from the gate electrode 105 to the outer peripheral portion of the insulating layer 104 to form a first conduction terminal. In addition, a second conduction terminal drawn from the semiconductor layer 107 is formed at a position corresponding to the first conduction terminal on the outer periphery of the gate insulating film 106. An anisotropic conductive layer is provided between the first conduction terminal and the second conduction terminal, thereby making electrical connection.

次にソース電極およびドレイン電極を備えた第2の部材200を作成する。
図2(B)は、基板(第2の基板)201上にソース電極202およびドレイン電極203が形成された状態を示している。
Next, the 2nd member 200 provided with the source electrode and the drain electrode is created.
FIG. 2B shows a state in which the source electrode 202 and the drain electrode 203 are formed over the substrate (second substrate) 201.

基板201としては、プラスチック基板、ガラス基板、シリコン基板、アルミやステンレス等の金属基板、GaAs等の半導体基板、およびこれらの基板を貼り合わせたものを用いることができる。特にプラスチック基板は、柔軟性が高く軽量で、価格も安価なため好ましい。プラスチック基板としては、熱可塑性樹脂、熱硬化性樹脂いずれを原料に用いてもよい。例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート、プリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの1種、または2種以上を積層した積層体を用いることができる。   As the substrate 201, a plastic substrate, a glass substrate, a silicon substrate, a metal substrate such as aluminum or stainless steel, a semiconductor substrate such as GaAs, and a substrate obtained by bonding these substrates can be used. In particular, a plastic substrate is preferable because it is flexible, lightweight, and inexpensive. As the plastic substrate, either a thermoplastic resin or a thermosetting resin may be used as a raw material. For example, polyolefins such as polyethylene, polypropylene, ethylene-propylene copolymer, ethylene-vinyl acetate copolymer (EVA), cyclic polyolefin, modified polyolefin, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide, polyamideimide, Polycarbonate, poly- (4-methylbenten-1), ionomer, acrylic resin, polymethyl methacrylate, acrylic-styrene copolymer (AS resin), butadiene-styrene copolymer, polio copolymer (EVOH), polyethylene Polyester such as terephthalate, polybutylene terephthalate, polyethylene naphthalate, precyclohexane terephthalate (PCT), polyether, polyetherketone, polyetheretherketone Polyetherimide, polyacetal, polyphenylene oxide, modified polyphenylene oxide, polyarylate, aromatic polyester (liquid crystal polymer), polytetrafluoroethylene, polyvinylidene fluoride, other fluororesins, styrene, polyolefin, polyvinyl chloride, polyurethane , Fluoroelastomers, chlorinated polyethylene, and other thermoplastic elastomers, epoxy resins, phenolic resins, urea resins, melamine resins, unsaturated polyesters, silicone resins, polyurethanes, etc., or copolymers and blends mainly composed of these Body, polymer alloy, etc., and a laminate in which one or more of these are laminated can be used.

まず、基板201上にソース電極202およびデータ線206、ドレイン電極203および画素電極205を形成する。ソース電極202とデータ線206、およびドレイン電極203と画素電極205は、それぞれ一体に形成される。ソース電極202(データ線206)およびドレイン電極203(画素電極205)の材料としては、Cr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndやそれらの金属を用いた合金等、InO2、SnO2、ITO等の導電性の酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子及びそれに塩酸、硫酸、スルホン酸等の酸、PF6、AsF5、FeCl3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等、導電性を有する材料が挙げられる。例えば上記の材料を用いて形成した導電膜のフォトエッチングを行うことにより、ソース電極202およびドレイン電極203を形成する。また、所定の形状の穴を有するメタルスルーマスクを通して基板201上に金属膜の蒸着処理を行うようにすれば、エッチングを行わずにソース電極202およびドレイン電極203を形成することができる。
また、金属微粒子およびグラファイトのような導電性粒子を含むポリマー混合物を材料に用いても良い。このような溶液からソース電極202およびドレイン電極203を形成する場合は、インクジェット法のような溶液パターニングを行うことにより、より簡易に低コストで電極形成を行うことができる。また、ソース電極202とドレイン電極203は異なる材料を用いて形成してもよい。
First, the source electrode 202, the data line 206, the drain electrode 203, and the pixel electrode 205 are formed on the substrate 201. The source electrode 202 and the data line 206, and the drain electrode 203 and the pixel electrode 205 are integrally formed, respectively. Materials for the source electrode 202 (data line 206) and the drain electrode 203 (pixel electrode 205) include Cr, Al, Ta, Mo, Nb, Cu, Ag, Au, Pt, Pd, In, Ni, Nd, and their Alloys using metals, etc., conductive oxides such as InO 2 , SnO 2 , ITO, etc., conductive polymers such as polyaniline, polypyrrole, polythiophene, polyacetylene, and acids such as hydrochloric acid, sulfuric acid, sulfonic acid, PF 6 , Materials having conductivity such as Lewis acids such as AsF 5 and FeCl 3 , dopants such as halogen atoms such as iodine, metal atoms such as sodium potassium, and conductive composite materials in which carbon black or metal particles are dispersed Is mentioned. For example, the source electrode 202 and the drain electrode 203 are formed by performing photo-etching on a conductive film formed using the above material. In addition, if a metal film is deposited on the substrate 201 through a metal through mask having a hole having a predetermined shape, the source electrode 202 and the drain electrode 203 can be formed without performing etching.
Further, a polymer mixture containing conductive particles such as fine metal particles and graphite may be used as the material. When the source electrode 202 and the drain electrode 203 are formed from such a solution, the electrode can be formed more easily and at low cost by performing solution patterning such as an ink jet method. Further, the source electrode 202 and the drain electrode 203 may be formed using different materials.

次に、図2(C)に示すように、接着層204を形成する。
接着層204は、接着剤をインクジェット法やディスペンス法等を用いて塗布することにより形成する。また、第1の部材100と第2の部材200を貼り合わせた際に、半導体層107と接着層204が接触しないように形成する。すなわち、ソース電極202およびドレイン電極203の領域を避け、画素電極205領域や画素電極205領域の外周部分に形成することが望ましい。
第1の部材100と第2の部材200を貼り合わせる際に熱圧着等を行うと、接着剤が若干広がるが、接着剤は不純物が多いため伝導性が高く、隣接電極にまたがって広がると画素間リーク電流の原因になる。このため、塗布する接着剤の量は圧着後に画素内に収まる必要最低限量であることが好ましい。
Next, an adhesive layer 204 is formed as illustrated in FIG.
The adhesive layer 204 is formed by applying an adhesive using an inkjet method, a dispensing method, or the like. Further, when the first member 100 and the second member 200 are bonded together, the semiconductor layer 107 and the adhesive layer 204 are formed so as not to contact each other. That is, it is desirable to avoid the regions of the source electrode 202 and the drain electrode 203 and to form the pixel electrode 205 region and the outer peripheral portion of the pixel electrode 205 region.
When thermocompression bonding or the like is performed when the first member 100 and the second member 200 are bonded together, the adhesive spreads slightly. However, the adhesive has a high conductivity because of many impurities, and the pixel spreads across adjacent electrodes. Cause leakage current. For this reason, it is preferable that the amount of the adhesive to be applied is the minimum necessary amount that can be accommodated in the pixel after the pressure bonding.

接着剤として用いる材料には特に限定はなく、アミン系硬化剤、ポリアミド系硬化剤、酸および酸無水物系硬化剤、イミダゾール系硬化剤、フェノール系樹脂、ユリア樹脂、メラミン樹脂などの硬化剤、およびイソシアネート類などの硬化剤を含むエポキシ樹脂/ポリエステル系接着剤、エポキシ樹脂/ニトリルゴム系接着剤、エポキシ樹脂/アクリルエラストマー系接着剤、およびエポキシ樹脂/ウレタン系接着剤、エマルジョン系接着剤、合成ゴム系接着剤、弾性接着剤、または変性アクリレート系接着剤、アクリル系接着剤、シリコーン系接着剤など、公知の接着材料を用いることが出来る。また、ポリエチレン、ポリプロピレンなどのポリオレフィン類や酢酸ビニル系樹脂などの熱可塑性樹脂を用いてもよい。   There are no particular limitations on the material used as the adhesive, and curing agents such as amine curing agents, polyamide curing agents, acid and acid anhydride curing agents, imidazole curing agents, phenolic resins, urea resins, melamine resins, Epoxy resin / polyester adhesive, epoxy resin / nitrile rubber adhesive, epoxy resin / acrylic elastomer adhesive, and epoxy resin / urethane adhesive, emulsion adhesive, synthesis Known adhesive materials such as rubber adhesives, elastic adhesives, modified acrylate adhesives, acrylic adhesives, and silicone adhesives can be used. Further, polyolefins such as polyethylene and polypropylene, and thermoplastic resins such as vinyl acetate resins may be used.

画素電極205上に形成された接着層204は、第1の部材100と第2の部材200を貼り合わせた際、画素電極205と電気泳動層103の間に容量成分を形成するため、膜厚は必要な接着性を確保した上で出来るだけ薄いほうが好ましく、貼り合わせ後の状態で100nm〜2μm程度の厚さであることが好ましい。   The adhesive layer 204 formed over the pixel electrode 205 forms a capacitive component between the pixel electrode 205 and the electrophoretic layer 103 when the first member 100 and the second member 200 are bonded to each other. Is preferably as thin as possible while ensuring the necessary adhesiveness, and preferably has a thickness of about 100 nm to 2 μm in the state after bonding.

また、接着剤に導電性材料を混入することにより、接着剤自体を画素電極の一部として用いることも可能である。これにより、表示装置の表示品質を向上させることができる。このような導電性接着剤としては、例えばガラス材料、ゴム材料、高分子材料等の導電性を有さない材料中に、金、銀、ニッケル、カーボン等の導電性材料(導電性粒子)を混合して導電性を付加したような各種複合材料、すなわち、ゴム材料中に導電性材料を混合した導電性ゴム、エポキシ系、ウレタン系、アクリル系等の接着剤組成物中に導電性材料を混合した導電性接着剤または導電性ペースト、ポリオレフィン、ポリ塩化ビニル、ポリスチレン、ABS樹脂、ナイロン(ポリアミド)、エチレン酢酸ビニル共重合体、ポリエステル、アクリル系樹脂、エポキシ系樹脂、ウレタン系樹脂等のマトリックス樹脂中に導電性材料を混合した導電性樹脂等が挙げられる。   In addition, by mixing a conductive material into the adhesive, the adhesive itself can be used as a part of the pixel electrode. Thereby, the display quality of the display device can be improved. As such a conductive adhesive, for example, a conductive material (conductive particles) such as gold, silver, nickel, carbon, etc. in a non-conductive material such as a glass material, a rubber material, and a polymer material. Various composite materials mixed with conductivity, that is, conductive materials in conductive rubber, epoxy, urethane, acrylic and other adhesive compositions in which conductive materials are mixed in rubber materials Mixed conductive adhesive or conductive paste, polyolefin, polyvinyl chloride, polystyrene, ABS resin, nylon (polyamide), ethylene vinyl acetate copolymer, polyester, acrylic resin, epoxy resin, urethane resin, etc. Examples thereof include a conductive resin in which a conductive material is mixed in a resin.

最後に、図2(D)に示すように、第1の部材100と第2の部材200を貼り合わせて、電気泳動表示装置10を形成する。
第1の部材100と第2の部材200を貼り合わせる際には、ゲート電極105を形成する際に形成したアライメントマークに合わせて貼り合わせ、両方の配線パターンが合うように調整する。
Finally, as shown in FIG. 2D, the first member 100 and the second member 200 are bonded together to form the electrophoretic display device 10.
When the first member 100 and the second member 200 are bonded together, the first member 100 and the second member 200 are bonded together in alignment with the alignment marks formed when the gate electrode 105 is formed, and adjusted so that both wiring patterns match.

以上のように、本発明の実施の形態1によれば、第1の部材100と第2の部材200を接着層204を介して接着するようにしたので、従来の絶縁層104において半導体基板と電気泳動層を有する基板とを接着する場合のように、絶縁層104に接着性を有する材料を用いる必要がなく、絶縁性の高い材料を用いることができる。このため、接着性を有する材料が電気泳動層に直に接することにより引き起こされる隣接画素とのリーク電流を防ぐことができ、表示品質の改良を図ることができる。   As described above, according to the first embodiment of the present invention, since the first member 100 and the second member 200 are bonded via the adhesive layer 204, the conventional insulating layer 104 and the semiconductor substrate There is no need to use an adhesive material for the insulating layer 104 as in the case of bonding a substrate having an electrophoretic layer, and a highly insulating material can be used. For this reason, it is possible to prevent a leakage current from adjacent pixels caused by the adhesive material directly contacting the electrophoretic layer, thereby improving display quality.

また、実施の形態1によれば、平坦なゲート絶縁膜106の上に半導体層107を形成するため、ゲート絶縁膜106と半導体層107の界面が平坦化する。このため、チャネル内でのキャリアの輸送が円滑に行われ、トランジスタの特性を向上させることができる。   In addition, according to Embodiment 1, the semiconductor layer 107 is formed over the flat gate insulating film 106, so that the interface between the gate insulating film 106 and the semiconductor layer 107 is flattened. Therefore, carriers are smoothly transported in the channel, and the characteristics of the transistor can be improved.

また、従来のように、凹凸のあるソース電極およびドレイン電極付きの基板上に半導体層107を形成する場合に比べ、塗布膜プロファイルの制御が容易であり、画素ごとのトランジスタ特性のバラツキを抑えることができるので、表示装置の表示品質を向上させることができる。   In addition, compared to the conventional case where the semiconductor layer 107 is formed on a substrate with uneven source and drain electrodes, the coating film profile can be controlled more easily, and variation in transistor characteristics from pixel to pixel can be suppressed. Therefore, the display quality of the display device can be improved.

なお、接着剤は濡れ性の良好な画素電極上に優先的に濡れ広がるため、接着剤を塗布する前に、画素電極205の一部を除去しておき、半導体層107と接するドレイン電極203への接着剤の広がりを防止するようにしてもよい。図3は、電気泳動表示装置10の平面図である。図に示すように、ドレイン電極203と画素電極205の境界あたりの一部を除去して溝Aを形成してから接着剤を塗布することにより、溝Aから先へは接着剤が広がらず、ドレイン電極203への接着剤の濡れ広がりを防ぐことができる。
また、電極パターンを形成する際に、濡れ広がりを防止できるパターンに設計しておいてもよい。また、濡れ広がりをコントロールするために電極の一部に撥液処理を施すようにしてもよい。
Note that since the adhesive preferentially spreads over the pixel electrode with good wettability, a part of the pixel electrode 205 is removed before applying the adhesive, and the drain electrode 203 is in contact with the semiconductor layer 107. The spread of the adhesive may be prevented. FIG. 3 is a plan view of the electrophoretic display device 10. As shown in the figure, by removing a part around the boundary between the drain electrode 203 and the pixel electrode 205 to form the groove A and then applying the adhesive, the adhesive does not spread from the groove A to the tip, It is possible to prevent the adhesive from spreading on the drain electrode 203.
Moreover, when forming an electrode pattern, you may design to the pattern which can prevent a wetting spread. Further, in order to control the wetting and spreading, a part of the electrode may be subjected to a liquid repellent treatment.

(実施例)
(第1の部材100)
まず、第1の部材100を作成する。
(透明基板101)
透明基板101となるポリエチレンナフタレート基板(帝人デュポンフィルム社製、「テオネックスQ65」(登録商標))を、イソプロピルアルコールを溶媒として30分間の超音波洗浄を行い、脱脂処理を行う。
(Example)
(First member 100)
First, the first member 100 is created.
(Transparent substrate 101)
A polyethylene naphthalate substrate (manufactured by Teijin DuPont Films, "Teonex Q65" (registered trademark)) to be the transparent substrate 101 is subjected to degreasing treatment by ultrasonic cleaning for 30 minutes using isopropyl alcohol as a solvent.

(透明導電膜102)
次に、脱脂処理を行った透明基板101に透明導電膜102(ITO)を200nmの厚さで全面に均一に成膜する。
(Transparent conductive film 102)
Next, a transparent conductive film 102 (ITO) with a thickness of 200 nm is uniformly formed on the entire surface of the transparent substrate 101 that has been degreased.

(電気泳動層103)
次に、黒色粒子としてカーボンブラック、白色粒子としての酸化チタンの微粒子をアラビアゴム中に分散させたマイクロカプセルを上記基板のITO上に塗布し、スキージ(平板状の冶具)を基板と100μmの距離を保ちながら通過させることにより、マイクロカプセルの均一な層(電気泳動層103)を形成する。
(Electrophoresis layer 103)
Next, a microcapsule in which fine particles of carbon black as a black particle and titanium oxide fine particles as a white particle are dispersed in gum arabic is applied on the ITO of the substrate, and a squeegee (a plate-shaped jig) is placed at a distance of 100 μm from the substrate. A uniform layer (electrophoretic layer 103) of microcapsules is formed by passing the film while maintaining the above.

(絶縁層104)
次に、マイクロカプセルの層を形成した基板を減圧チャンバーにいれ、常温でパリレン膜(絶縁層104)を500nmの厚さで成膜する。これによりゲート電極105を形成する基板表面を平坦化することができる。
(Insulating layer 104)
Next, the substrate on which the microcapsule layer is formed is placed in a vacuum chamber, and a parylene film (insulating layer 104) is formed to a thickness of 500 nm at room temperature. Thus, the substrate surface on which the gate electrode 105 is formed can be planarized.

(ゲート電極105)
次に、このパリレン膜表面に5分間のUVオゾン処理を行い、表面の親液性を向上させる。次にパリレン膜表面に、直径10nmの金微粒子がトルエン中に分散した金微粒子分散液(真空冶金社製、商品名「パーフェクトゴールド」)をインクジェット法でパターン状に塗布後100℃で1時間焼成を行い、ゲート電極105(および走査線)を形成する。また、この時に第2の部材200との貼り合せ用のアライメントパターンも同時に形成する。
(Gate electrode 105)
Next, the surface of the parylene film is subjected to UV ozone treatment for 5 minutes to improve the lyophilicity of the surface. Next, a gold fine particle dispersion liquid (manufactured by Vacuum Metallurgy Co., Ltd., trade name “Perfect Gold”) in which gold fine particles having a diameter of 10 nm are dispersed in toluene is applied to the parylene film surface in a pattern by an ink jet method and then baked at 100 ° C. for 1 hour. To form a gate electrode 105 (and a scanning line). At this time, an alignment pattern for bonding with the second member 200 is simultaneously formed.

(ゲート絶縁膜106)
次に、ゲート絶縁膜106としてプラズマCVD法を用いてSiO2膜を200nmの厚さで一様に成膜する。
(Gate insulating film 106)
Next, as the gate insulating film 106, a SiO 2 film is uniformly formed with a thickness of 200 nm by plasma CVD.

(半導体層107)
次に、ポリ(3−ヘキシルチオフェン)をキシレンに0.5wt%の濃度で溶解させた塗布液を調整し、インクジェット塗布装置を用いてゲート絶縁膜106上のトランジスタを形成する部分のみに塗布した後、100℃で10分乾燥を行って溶媒のキシレンを除去し、厚さ100nmの有機半導体層(半導体層107)を形成する。
(Semiconductor layer 107)
Next, a coating solution in which poly (3-hexylthiophene) was dissolved in xylene at a concentration of 0.5 wt% was prepared, and the coating solution was applied only to the portion on the gate insulating film 106 where the transistor was formed using an inkjet coating apparatus. Thereafter, drying is performed at 100 ° C. for 10 minutes to remove xylene as a solvent, and an organic semiconductor layer (semiconductor layer 107) having a thickness of 100 nm is formed.

(第2の部材200)
次に、第1の部材100と貼り合わせる第2の部材200を作成する。
(基板201、ソース電極202、ドレイン電極203)
厚さ100μmのステンレス基板上にSiNの絶縁膜が200nm形成されたフレキシブル基板を基板201として用いる。この基板上に厚さ100nmの金薄膜をスパッタ法で成膜し、フォトエッチングを行ってソース電極202(データ線206)およびドレイン電極203(画素電極205)のパターンと、貼り合せ用アライメントマークの形成を行う。
(Second member 200)
Next, a second member 200 to be bonded to the first member 100 is created.
(Substrate 201, source electrode 202, drain electrode 203)
A flexible substrate in which a 200 nm SiN insulating film is formed on a 100 μm thick stainless steel substrate is used as the substrate 201. A gold thin film having a thickness of 100 nm is formed on this substrate by sputtering, and photoetching is performed to pattern the source electrode 202 (data line 206) and drain electrode 203 (pixel electrode 205), and the alignment mark for bonding. Form.

(接着層204)
上記基板上の画素電極領域に、導電性のポリマーであるPEDOT/PSSの分散液をエポキシ樹脂に混入した液をディスペンサーを用いて塗布し、ホットプレート上で40℃で10分焼成して溶媒を除去し、接着層204を形成する。
(Adhesive layer 204)
A liquid in which a dispersion of PEDOT / PSS, which is a conductive polymer, is mixed in an epoxy resin is applied to the pixel electrode region on the substrate using a dispenser, and the solvent is baked on a hot plate at 40 ° C. for 10 minutes. The adhesive layer 204 is formed by removing.

最後に、第1の部材100と第2の部材200をアライメントマークを合わせて貼り合せ、電気泳動表示装置10が完成する。   Finally, the first member 100 and the second member 200 are bonded together with alignment marks, and the electrophoretic display device 10 is completed.

実施の形態2.
図4(A)、(B)は、本発明の実施の形態2による電気泳動表示装置10の製造方法を示す図である。図4(A)に示すように、実施の形態2では、第2の部材200の基板201にソース電極202(データ線206)およびドレイン電極203(画素電極205)を形成した後、電極をマスクとして基板201のエッチングを行うことにより、電極が設けられていない領域に凹部207が形成される。これにより、図4(B)に示すように、第1の部材100と第2の部材200を貼り合わせた際、基板201と半導体層107が直接接するのを防ぐことができる。
Embodiment 2. FIG.
4A and 4B are views showing a method for manufacturing the electrophoretic display device 10 according to the second embodiment of the present invention. As shown in FIG. 4A, in Embodiment 2, after the source electrode 202 (data line 206) and the drain electrode 203 (pixel electrode 205) are formed over the substrate 201 of the second member 200, the electrodes are masked. As a result of etching the substrate 201, a recess 207 is formed in a region where no electrode is provided. Accordingly, as illustrated in FIG. 4B, when the first member 100 and the second member 200 are bonded to each other, the substrate 201 and the semiconductor layer 107 can be prevented from being in direct contact with each other.

これにより、半導体層107と基板201の界面におけるホールやエレクトロンのドープや、界面トラップ準位の形成を防ぐことができるので、トランジスタの特性を向上させることが可能となる。   Accordingly, holes and electrons can be doped at the interface between the semiconductor layer 107 and the substrate 201, and interface trap levels can be prevented, so that the characteristics of the transistor can be improved.

基板201をエッチングする方法としては、ソース電極202およびドレイン電極203にダメージを与えない方法であれば種類を問わず、フッ酸、硝酸、塩酸、硫酸等の酸によるウエットエッチング、水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等の塩基によるウエットエッチング、芳香族系溶媒、ケトン系溶媒やアルコール系溶媒、有機溶媒によるウエットエッチング、酸素プラズマ、アルゴンプラズマ、CF4プラズマを用いたドライエッチング等を用いることができる。 Any method can be used for etching the substrate 201 as long as the source electrode 202 and the drain electrode 203 are not damaged. Wet etching with an acid such as hydrofluoric acid, nitric acid, hydrochloric acid, or sulfuric acid, sodium hydroxide, Wet etching with bases such as potassium oxide, calcium hydroxide, ammonia, etc., wet etching with aromatic solvents, ketone solvents, alcohol solvents, organic solvents, dry etching using oxygen plasma, argon plasma, CF 4 plasma, etc. Can be used.

電子機器
図5は、本発明の電気泳動表示装置を適用した電子機器の具体例を説明する斜視図である。図5(A)は、電子機器の一例である電子ブックを示す斜視図である。この電子ブック1000は、ブック形状のフレーム1001と、このフレーム1001に対して回動自在に設けられた(開閉可能な)カバー1002と、操作部1003と、本発明の電気泳動表示装置によって構成された表示部1004と、を備えている。
Electronic Device FIG. 5 is a perspective view illustrating a specific example of an electronic device to which the electrophoretic display device of the present invention is applied. FIG. 5A is a perspective view illustrating an electronic book which is an example of the electronic apparatus. The electronic book 1000 includes a book-shaped frame 1001, a cover 1002 that can be rotated (openable and closable) with respect to the frame 1001, an operation unit 1003, and the electrophoretic display device of the present invention. Display unit 1004.

図5(B)は、電子機器の一例である腕時計を示す斜視図である。この腕時計1100は、本発明の電気泳動表示装置によって構成された表示部1101を備えている。   FIG. 5B is a perspective view illustrating a wrist watch that is an example of an electronic apparatus. The wristwatch 1100 includes a display unit 1101 configured by the electrophoretic display device of the present invention.

図5(C)は、電子機器の一例である電子ペーパーを示す斜視図である。この電子ペーパー1200は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体部1201と、本発明の電気泳動表示装置によって構成された表示部1202を備えている。   FIG. 5C is a perspective view illustrating electronic paper which is an example of the electronic apparatus. This electronic paper 1200 includes a main body portion 1201 formed of a rewritable sheet having the same texture and flexibility as paper, and a display portion 1202 formed of an electrophoretic display device of the present invention.

なお、本発明の電気泳動表示装置を適用可能な電子機器の範囲はこれに限定されず、帯電粒子の移動に伴う視覚上の色調の変化を利用した装置を広く含むものである。   Note that the range of electronic devices to which the electrophoretic display device of the present invention can be applied is not limited to this, and includes a wide range of devices that utilize changes in visual color tone accompanying the movement of charged particles.

図1(A)〜(E)は、実施の形態1による電気泳動表示装置の製造方法を示す図である。1A to 1E are diagrams showing a method for manufacturing an electrophoretic display device according to Embodiment 1. FIG. 図2(A)〜(D)は、実施の形態1による電気泳動表示装置の製造方法を示す図である。2A to 2D are diagrams showing a method for manufacturing the electrophoretic display device according to the first embodiment. 図3は実施の形態1の変形例による電気泳動表示装置を示す図である。FIG. 3 is a diagram showing an electrophoretic display device according to a modification of the first embodiment. 図4(A)、(B)は、実施の形態2による電気泳動表示装置10の製造方法を示す図である。4A and 4B are diagrams illustrating a method for manufacturing the electrophoretic display device 10 according to the second embodiment. 図5(A)〜(C)は、本発明による電子機器の例を示した図である。5A to 5C are diagrams showing examples of electronic devices according to the present invention.

符号の説明Explanation of symbols

10 電気泳動表示装置、100 第1の部材、101 透明基板、102 透明導電膜、103 電気泳動層、1031 マイクロカプセル、104 絶縁層、105 ゲート電極、106 ゲート絶縁膜、107 半導体層、200 第2の部材、201 基板、202 ソース電極、203 ドレイン電極、204 接着層、205 画素電極、206 データ線、207 凹部 10 electrophoretic display device, 100 first member, 101 transparent substrate, 102 transparent conductive film, 103 electrophoretic layer, 1031 microcapsule, 104 insulating layer, 105 gate electrode, 106 gate insulating film, 107 semiconductor layer, 200 second Member 201 substrate 202 source electrode 203 drain electrode 204 adhesive layer 205 pixel electrode 206 data line 207 recess

Claims (7)

第1の基板上に形成された共通電極層、前記共通電極層上に形成された電気泳動層、前記電気泳動層上に形成された絶縁層、前記絶縁層上に形成されたゲート電極、前記ゲート電極を含む面を覆うように形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成された半導体層を備えた第1の部材と、
第2の基板上に形成されたソース電極および画素電極が一体に形成されたドレイン電極を有し、前記ソース電極と前記ドレイン電極の間に前記半導体層が挟まれるよう配置された第2の部材と、
前記第1の部材と前記第2の部材の間の、前記ソース電極および前記ドレイン電極が形成されていない領域で前記画素電極領域に設けられ、前記第1の部材と前記第2の部材を接着する接着層とを備えた電気泳動表示装置。
A common electrode layer formed on the first substrate; an electrophoretic layer formed on the common electrode layer; an insulating layer formed on the electrophoretic layer; a gate electrode formed on the insulating layer; A first member including a gate insulating film formed so as to cover a surface including the gate electrode, and a semiconductor layer formed on the gate insulating film;
A second member having a drain electrode integrally formed with a source electrode and a pixel electrode formed on a second substrate, and arranged so that the semiconductor layer is sandwiched between the source electrode and the drain electrode When,
An area between the first member and the second member in which the source electrode and the drain electrode are not formed is provided in the pixel electrode region , and the first member and the second member are bonded. An electrophoretic display device comprising an adhesive layer.
第1の基板上に形成された共通電極層、前記共通電極層上に形成された電気泳動層、前記電気泳動層上に形成された絶縁層、前記絶縁層上に形成されたゲート電極、前記ゲート電極を含む面を覆うように形成されたゲート絶縁膜、および前記ゲート絶縁膜上に形成された半導体層を有する第1の部材と、
第2の基板上に形成されたソース電極および画素電極が一体に形成されたドレイン電極を有し、前記ソース電極と前記ドレイン電極の間に前記半導体層が挟まれるよう配置された第2の部材と、
前記第1の部材と前記第2の部材の間の、前記ソース電極および前記ドレイン電極が形成されていない領域で前記画素電極領域に設けられ、前記第1の部材と前記第2の部材を接着する接着層とを備え、
前記第2の基板は、前記ソース電極と前記ドレイン電極の間の領域に凹部を有し、前記半導体層は、前記第2の基板と接触しないように前記凹部に収納されることを特徴とする電気泳動表示装置。
A common electrode layer formed on the first substrate; an electrophoretic layer formed on the common electrode layer; an insulating layer formed on the electrophoretic layer; a gate electrode formed on the insulating layer; A first member having a gate insulating film formed to cover the surface including the gate electrode, and a semiconductor layer formed on the gate insulating film;
A second member having a drain electrode integrally formed with a source electrode and a pixel electrode formed on a second substrate, and arranged so that the semiconductor layer is sandwiched between the source electrode and the drain electrode When,
An area between the first member and the second member in which the source electrode and the drain electrode are not formed is provided in the pixel electrode region , and the first member and the second member are bonded. An adhesive layer
The second substrate has a recess in a region between the source electrode and the drain electrode, and the semiconductor layer is accommodated in the recess so as not to contact the second substrate. Electrophoretic display device.
前記ドレイン電極と一体に形成された前記画素電極の一部に溝が形成されており、
前記接着層は、前記溝を境として前記画素電極側に形成されていることを特徴とする請求項1または請求項2に記載の電気泳動表示装置。
Are grooves formed in a part of the drain electrode and the pixel electrode which is formed integrally,
The electrophoretic display device according to claim 1, wherein the adhesive layer is formed on the pixel electrode side with the groove as a boundary.
請求項1から請求項3のいずれかに記載の電気泳動表示装置を備えた電子機器。   An electronic apparatus comprising the electrophoretic display device according to any one of claims 1 to 3. 第1の基板上に共通電極層を形成し、前記共通電極層上に電気泳動層を形成し、前記電気泳動層上に絶縁層を形成し、前記絶縁層上にゲート電極を形成し、前記ゲート電極を含む面を覆うようにゲート絶縁膜を形成し、前記ゲート絶縁膜上に半導体層を形成することにより、第1の部材を形成する工程と、
第2の基板上にソース電極および画素電極が一体に形成されたドレイン電極を形成することにより、第2の部材を形成する工程と、
前記第2の部材の、前記ソース電極および前記ドレイン電極が形成されていない領域で前記画素電極領域に接着層を形成する工程と、
前記ソース電極と前記ドレイン電極の間に前記半導体層が挟まれるように、前記接着層を介して前記第1の部材と前記第2の部材を貼り合わせる工程を備えた電気泳動表示装置の製造方法。
Forming a common electrode layer on the first substrate; forming an electrophoretic layer on the common electrode layer; forming an insulating layer on the electrophoretic layer; forming a gate electrode on the insulating layer; Forming a first member by forming a gate insulating film so as to cover a surface including the gate electrode, and forming a semiconductor layer on the gate insulating film;
Forming a second member by forming a drain electrode in which a source electrode and a pixel electrode are integrally formed on a second substrate;
Forming an adhesive layer on the pixel electrode region in a region where the source electrode and the drain electrode of the second member are not formed;
A method of manufacturing an electrophoretic display device comprising a step of bonding the first member and the second member through the adhesive layer so that the semiconductor layer is sandwiched between the source electrode and the drain electrode .
前記第2の部材を形成する工程は、
前記ソース電極および前記ドレイン電極をマスクとして、前記第2の基板のエッチングを行い、前記第2の基板の前記ソース電極および前記ドレイン電極が設けられていない領域に凹部を形成する工程を含むことを特徴とする請求項5に記載の電気泳動表示装置の製造方法。
The step of forming the second member includes
Etching the second substrate using the source electrode and the drain electrode as a mask, and forming a recess in a region of the second substrate where the source electrode and the drain electrode are not provided. The method for manufacturing an electrophoretic display device according to claim 5, wherein:
前記第2の部材を形成する工程は、
前記ドレイン電極と一体に形成された前記画素電極の一部に溝を形成する工程を含み、
前記接着層を形成する工程では、
前記溝を境として前記画素電極側に前記接着層を形成することを特徴とする請求項5または請求項6に記載の電気泳動表示装置の製造方法。
The step of forming the second member includes
Includes the step of forming a groove in a portion of the pixel electrode formed integrally with the drain electrode,
In the step of forming the adhesive layer,
The method for manufacturing an electrophoretic display device according to claim 5, wherein the adhesive layer is formed on the pixel electrode side with the groove as a boundary.
JP2006283786A 2006-10-18 2006-10-18 Electrophoretic display device, electronic apparatus, and method of manufacturing electrophoretic display device Expired - Fee Related JP5098286B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006283786A JP5098286B2 (en) 2006-10-18 2006-10-18 Electrophoretic display device, electronic apparatus, and method of manufacturing electrophoretic display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006283786A JP5098286B2 (en) 2006-10-18 2006-10-18 Electrophoretic display device, electronic apparatus, and method of manufacturing electrophoretic display device

Publications (2)

Publication Number Publication Date
JP2008102265A JP2008102265A (en) 2008-05-01
JP5098286B2 true JP5098286B2 (en) 2012-12-12

Family

ID=39436648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006283786A Expired - Fee Related JP5098286B2 (en) 2006-10-18 2006-10-18 Electrophoretic display device, electronic apparatus, and method of manufacturing electrophoretic display device

Country Status (1)

Country Link
JP (1) JP5098286B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5358324B2 (en) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 Electronic paper
JP2010020231A (en) * 2008-07-14 2010-01-28 Seiko Epson Corp Electrophoretic display device and electronic apparatus
KR101879676B1 (en) * 2011-09-09 2018-07-19 엘지디스플레이 주식회사 Method for manufacturing of electrophoretic display device
CN106471584B (en) * 2014-07-02 2021-04-27 杜邦电子公司 Method for manufacturing solar cell electrode using conductive paste containing organic elastomer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312304B1 (en) * 1998-12-15 2001-11-06 E Ink Corporation Assembly of microencapsulated electronic displays
JP2002162651A (en) * 2000-11-24 2002-06-07 Seiko Epson Corp Electrophoretic apparatus and method of manufacturing the same
JP2005101556A (en) * 2003-08-28 2005-04-14 Seiko Epson Corp Method of manufacturing semiconductor device, electronic device, method of manufacturing the same, and display device
WO2005045509A2 (en) * 2003-10-27 2005-05-19 E Ink Corporation Electro-optic displays
JP2006163109A (en) * 2004-12-09 2006-06-22 Seiko Epson Corp Circuit substrate, electrooptical apparatus, electronic device and manufacturing method of circuit substrate

Also Published As

Publication number Publication date
JP2008102265A (en) 2008-05-01

Similar Documents

Publication Publication Date Title
JP4935138B2 (en) Circuit board, circuit board manufacturing method, electro-optical device, and electronic apparatus
JP5376287B2 (en) Circuit board, electro-optical device, electronic equipment
JP4385812B2 (en) Thin film transistor and manufacturing method thereof
JP4349307B2 (en) Organic semiconductor device manufacturing method, organic semiconductor device, electronic device, and electronic apparatus
US20060124922A1 (en) Conductive ink, organic semiconductor transistor using the conductive ink, and method of fabricating the transistor
JP5055719B2 (en) Method for forming laminated structure comprising insulating layer and organic semiconductor layer, organic field effect transistor and method for manufacturing the same
JP5200443B2 (en) Organic transistor and active matrix substrate
US8999776B2 (en) Semiconductor device and electronic unit
JP5396734B2 (en) Organic semiconductor device, organic semiconductor device manufacturing method, and display device
US20140145310A1 (en) Thin film device, method of manufacturing the same, and method of manufacturing display
CN101262042B (en) Organic transistor, method for manufacturing the same, and electronic apparatus
JP5098286B2 (en) Electrophoretic display device, electronic apparatus, and method of manufacturing electrophoretic display device
JP5439723B2 (en) Thin film transistor, matrix substrate, electrophoretic display device and electronic device
JP5655421B2 (en) Semiconductor device, display device, and electronic device
JP5055849B2 (en) Display device and organic thin film transistor manufacturing method
US9634271B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
JP2010224403A (en) Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus
JP6043295B2 (en) Electronic devices
JP5029938B2 (en) Electrophoretic display device, electronic apparatus, and method of manufacturing electrophoretic display device
JP2012038924A (en) Semiconductor device, display device, and electronic equipment
JP2008034529A (en) Organic transistor and its manufacturing method
JP2006261528A (en) Organic thin film transistor, image display comprising it, and process for fabricating organic thin film transistor
JP4877869B2 (en) Method for producing organic semiconductor element
JP2008235607A (en) Thin film transistor, wiring substrate, display unit, and electronic equipment
JP2009123839A (en) Method of manufacturing semiconductor device, method of manufacturing electrooptical device, and method of manufacturing electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees