JP2010224403A - Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus - Google Patents

Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus Download PDF

Info

Publication number
JP2010224403A
JP2010224403A JP2009073851A JP2009073851A JP2010224403A JP 2010224403 A JP2010224403 A JP 2010224403A JP 2009073851 A JP2009073851 A JP 2009073851A JP 2009073851 A JP2009073851 A JP 2009073851A JP 2010224403 A JP2010224403 A JP 2010224403A
Authority
JP
Japan
Prior art keywords
active matrix
substrate
scan line
matrix substrate
matrix circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009073851A
Other languages
Japanese (ja)
Inventor
Takashi Aoki
敬 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009073851A priority Critical patent/JP2010224403A/en
Publication of JP2010224403A publication Critical patent/JP2010224403A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a substrate in which an active matrix circuit is formed on both sides of a piece of substrate. <P>SOLUTION: The method of manufacturing the active matrix substrate includes a first step of forming a first active matrix circuit on a first side of the substrate 1, and a second step of forming a second active matrix circuit including an organic transistor on a second side opposite to the first side of the substrate 1 after the first step. Thus, the active matrix substrate having functions on both sides can be made by more lightweight and at lower cost in comparison with a method of laminating two pieces of substrates which are separately made. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明に係る一態様は、アクティブマトリックス基板の製造方法、アクティブマトリックス基板、電気光学装置、および電子機器に関する。   One embodiment according to the present invention relates to a method for manufacturing an active matrix substrate, an active matrix substrate, an electro-optical device, and an electronic apparatus.

近年、電子機器の高機能化のために、表裏両面で表示が可能なディスプレーを備えたデバイスが開発されている(例えば、特許文献1乃至3参照)。   In recent years, devices having a display capable of displaying on both front and back surfaces have been developed in order to increase the functionality of electronic devices (see, for example, Patent Documents 1 to 3).

特開2007−128098号公報JP 2007-128098 A 特開2001−22303号公報JP 2001-22303 A 特開2001−22294号公報JP 2001-22294 A

上記ディスプレーを実現するために、トランジスター等の素子が形成された基板を2枚貼り合わせる構成とすると、重量が増大するという問題が生じる。一方で、基板の表面だけでなく裏面にもトランジスター等の素子を形成する場合には、トランジスター形成時のプロセスダメージによる素子の劣化が問題となる。   In order to realize the above display, when two substrates on which elements such as transistors are formed are bonded together, there is a problem that the weight increases. On the other hand, when an element such as a transistor is formed not only on the front surface of the substrate but also on the back surface, degradation of the element due to process damage at the time of forming the transistor becomes a problem.

本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の適用例又は形態として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following application examples or forms.

[適用例1]基板の第1面に第1のアクティブマトリックス回路を形成する第1工程と、前記第1工程の後に、前記基板の前記第1面とは反対側の第2面に有機トランジスターを含む第2のアクティブマトリックス回路を形成する第2工程と、を有するアクティブマトリックス基板の製造方法。   Application Example 1 A first step of forming a first active matrix circuit on a first surface of a substrate, and an organic transistor on a second surface of the substrate opposite to the first surface after the first step. A second step of forming a second active matrix circuit comprising: an active matrix substrate manufacturing method.

このように一枚の基板の両面にアクティブマトリックス回路が形成されていることにより、別々に作成した二枚の基板を張り合わせるような方法と比べてより軽量かつ低コストで両面に機能を有するアクティブマトリックス基板を作成することができる。また、同一基板にアクティブマトリックス回路を形成する場合においても、第2面を有機トランジスターによるアクティブマトリックス回路とすることにより第1面のアクティブマトリックス回路へのプロセスによるダメージを最小限とすることが可能となる。この理由は、有機トランジスターは印刷法やマスク蒸着法と言った低ダメージプロセスで形成でき、高温での熱処理やプラズマ処理や溶液処理等の、基板全体にダメージを与えやすいプロセスを用いる必要が無い、もしくは用いることがあっても低いエネルギーであるために基板全体にダメージが非常に低いためである。   Since the active matrix circuit is formed on both sides of a single substrate in this way, it is lighter and cheaper and has functions on both sides compared to the method of bonding two separately created substrates. A matrix substrate can be created. Further, even when an active matrix circuit is formed on the same substrate, it is possible to minimize the process damage to the active matrix circuit on the first surface by making the second surface an active matrix circuit by an organic transistor. Become. This is because the organic transistor can be formed by a low damage process such as a printing method or a mask vapor deposition method, and there is no need to use a process that easily damages the entire substrate, such as heat treatment at high temperature, plasma treatment, or solution treatment. Alternatively, even if it is used, the entire substrate is very low in damage due to low energy.

[適用例2]前記第1工程は、第1の走査線と、前記第1の走査線に交差する第1のデータ線とを形成する工程を含み、前記第2工程は、第2の走査線と、前記第2の走査線に交差する第2のデータ線とを形成する工程を含み、前記第2の走査線の配置ピッチは、前記第1の走査線の配置ピッチの整数倍であるアクティブマトリックス基板の製造方法。   Application Example 2 The first step includes a step of forming a first scan line and a first data line that intersects the first scan line, and the second step is a second scan. Forming a line and a second data line intersecting the second scanning line, wherein the arrangement pitch of the second scanning lines is an integral multiple of the arrangement pitch of the first scanning lines. A method for manufacturing an active matrix substrate.

[適用例3]前記第1工程は、第1の走査線と、前記第1の走査線に交差する第1のデータ線とを形成する工程を含み、前記第2工程は、第2の走査線と、前記第2の走査線に交差する第2のデータ線とを形成する工程を含み、前記第2のデータ線の配置ピッチは、前記第1のデータ線の配置ピッチの整数倍であるアクティブマトリックス基板の製造方法。   Application Example 3 The first step includes a step of forming a first scanning line and a first data line intersecting the first scanning line, and the second step is a second scanning. Forming a line and a second data line intersecting the second scanning line, wherein the arrangement pitch of the second data lines is an integral multiple of the arrangement pitch of the first data lines. A method for manufacturing an active matrix substrate.

これにより、第1のアクティブマトリックス回路の構成要素と第2のアクティブマトリックス回路の構成要素とを容易に関連付けることができる。例えば光ペンの指し示す場所を第2面の光センサーで感知し、第1面の表示を変化させるといった用途に用いるなど、第1面と第2面の位置的相関関係を用いた用途においてより正確に場所を特定することができるようになる。また、第2面のアクティブマトリックス回路形成プロセスにおいて、第1面のアクティブマトリックス回路に由来するプロセスへの影響が周期的となるため、より歩留り良く第2面のアクティブマトリックス回路を形成できることとなる。   Thereby, the component of a 1st active matrix circuit and the component of a 2nd active matrix circuit can be linked | related easily. For example, it can be used more accurately in applications that use the positional correlation between the first and second surfaces, such as detecting the location indicated by the light pen with the light sensor on the second surface and changing the display on the first surface. You will be able to identify the location. Further, in the process of forming the active matrix circuit on the second surface, since the influence on the process derived from the active matrix circuit on the first surface becomes periodic, the active matrix circuit on the second surface can be formed with higher yield.

[適用例4]前記第2の走査線を、前記第1の走査線に電気的に接続させる工程をさらに有するアクティブマトリックス基板の製造方法。   Application Example 4 A method for manufacturing an active matrix substrate, further comprising a step of electrically connecting the second scanning line to the first scanning line.

[適用例5]前記第2のデータ線を、前記第1のデータ線に電気的に接続させる工程をさらに有するアクティブマトリックス基板の製造方法。   Application Example 5 A method for manufacturing an active matrix substrate, further comprising a step of electrically connecting the second data line to the first data line.

これにより各種信号線やスイッチ、配線の本数を削減することができ、コスト削減や歩留りの向上が期待できる。また、例えば第1面および第2面の駆動に必要なスキャンドライバーやデータドライバーの個数を節約することができ、製造コストを削減することが可能となる。   As a result, the number of various signal lines, switches, and wirings can be reduced, and cost reduction and yield improvement can be expected. Further, for example, the number of scan drivers and data drivers required for driving the first surface and the second surface can be saved, and the manufacturing cost can be reduced.

[適用例6]基板と、前記基板の第1面に形成された第1のアクティブマトリックス回路と、前記基板の前記第1面とは反対側の第2面に形成された、有機トランジスターを含む第2のアクティブマトリックス回路と、を有するアクティブマトリックス基板。   Application Example 6 includes a substrate, a first active matrix circuit formed on the first surface of the substrate, and an organic transistor formed on the second surface of the substrate opposite to the first surface. An active matrix substrate having a second active matrix circuit.

このように一枚の基板の両面にアクティブマトリックス回路が形成されていることにより、別々に作成した二枚の基板が張り合わされた構造と比べてより軽量かつ低コストで両面に機能を有するアクティブマトリックス基板が得られる。   Since the active matrix circuit is formed on both sides of one substrate in this way, the active matrix has functions on both sides at a lower weight and at a lower cost than a structure in which two separately prepared substrates are bonded together. A substrate is obtained.

[適用例7]前記第1のアクティブマトリックス回路は、第1の走査線と、前記第1の走査線に交差する第1のデータ線とを有し、前記第2のアクティブマトリックス回路は、第2の走査線と、前記第2の走査線に交差する第2のデータ線とを有し、前記第2の走査線の配置ピッチは、前記第1の走査線の配置ピッチの整数倍であるアクティブマトリックス基板。   Application Example 7 The first active matrix circuit includes a first scanning line and a first data line that intersects the first scanning line, and the second active matrix circuit includes a first scanning line. Two scanning lines and a second data line intersecting the second scanning line, and the arrangement pitch of the second scanning lines is an integral multiple of the arrangement pitch of the first scanning lines. Active matrix substrate.

[適用例8]前記第1のアクティブマトリックス回路は、第1の走査線と、前記第1の走査線に交差する第1のデータ線とを有し、前記第2のアクティブマトリックス回路は、第2の走査線と、前記第2の走査線に交差する第2のデータ線とを有し、前記第2のデータ線の配置ピッチは、前記第1のデータ線の配置ピッチの整数倍であるアクティブマトリックス基板。   Application Example 8 The first active matrix circuit includes a first scanning line and a first data line that intersects the first scanning line, and the second active matrix circuit includes a first scanning line. Two scanning lines and a second data line intersecting the second scanning line, and the arrangement pitch of the second data lines is an integral multiple of the arrangement pitch of the first data lines. Active matrix substrate.

これにより、第1のアクティブマトリックス回路の構成要素と第2のアクティブマトリックス回路の構成要素とを容易に関連付けることができる。   Thereby, the component of a 1st active matrix circuit and the component of a 2nd active matrix circuit can be linked | related easily.

[適用例9]前記第2の走査線は、前記第1の走査線に電気的に接続されているアクティブマトリックス基板。   Application Example 9 An active matrix substrate in which the second scanning line is electrically connected to the first scanning line.

[適用例10]前記第2のデータ線は、前記第1のデータ線に電気的に接続されているアクティブマトリックス基板。   Application Example 10 An active matrix substrate in which the second data line is electrically connected to the first data line.

これにより各種信号線やスイッチ、配線の本数を削減することができ、コスト削減や歩留りの向上が期待できる。また、例えば第1面および第2面の駆動に必要なスキャンドライバーやデータドライバーの個数を節約することができ、製造コストを削減することが可能となる。   As a result, the number of various signal lines, switches, and wirings can be reduced, and cost reduction and yield improvement can be expected. Further, for example, the number of scan drivers and data drivers required for driving the first surface and the second surface can be saved, and the manufacturing cost can be reduced.

[適用例11]前記第1のアクティブマトリックス回路は、アモルファスシリコントランジスター、ポリシリコントランジスター、酸化物トランジスター、有機トランジスターのいずれかを含んで構成されているアクティブマトリックス基板。   Application Example 11 An active matrix substrate in which the first active matrix circuit includes any of an amorphous silicon transistor, a polysilicon transistor, an oxide transistor, and an organic transistor.

これら高性能な薄膜トランジスターを用いることによって、基板の第1面側に高性能のアクティブマトリックス回路を形成することが可能となる。   By using these high-performance thin film transistors, a high-performance active matrix circuit can be formed on the first surface side of the substrate.

[適用例12]上記第2のアクティブマトリックス回路には、光センサー、磁気センサー、温度センサー、圧力センサー、メモリー回路のうち少なくとも1つが形成されているアクティブマトリックス基板。   Application Example 12 An active matrix substrate in which at least one of an optical sensor, a magnetic sensor, a temperature sensor, a pressure sensor, and a memory circuit is formed in the second active matrix circuit.

これにより、第2面に形成された光センサー、磁気センサー、温度センサー、圧力センサー、メモリー回路等を用いて、第1面に形成された各種素子、回路、装置を駆動させることが可能となる。   As a result, various elements, circuits, and devices formed on the first surface can be driven using the optical sensor, magnetic sensor, temperature sensor, pressure sensor, memory circuit, and the like formed on the second surface. .

[適用例13]上記アクティブマトリックス基板を備える電気光学装置。   Application Example 13 An electro-optical device provided with the active matrix substrate.

[適用例14]前記第1のアクティブマトリックス回路上に、液晶ディスプレー、電気泳動ディスプレー、有機ELディスプレー、無機ELディスプレー、エレクトロクロミックディスプレーのいずれかが形成されている電気光学装置。   Application Example 14 An electro-optical device in which any one of a liquid crystal display, an electrophoretic display, an organic EL display, an inorganic EL display, and an electrochromic display is formed on the first active matrix circuit.

これにより、上記基板の上記第1面側において良好な表示特性を有する電気光学装置を形成することが可能となる。   As a result, an electro-optical device having good display characteristics can be formed on the first surface side of the substrate.

[適用例15]前記第2のアクティブマトリックス回路上に、液晶ディスプレー、電気泳動ディスプレー、有機ELディスプレー、無機ELディスプレー、エレクトロクロミックディスプレーのいずれかが形成されている電気光学装置。   Application Example 15 An electro-optical device in which any one of a liquid crystal display, an electrophoretic display, an organic EL display, an inorganic EL display, and an electrochromic display is formed on the second active matrix circuit.

これにより、上記基板の上記第1面側のみならず、上記第2面側においても表示が可能な電気光学装置が得られる。   Thus, an electro-optical device capable of displaying not only on the first surface side of the substrate but also on the second surface side is obtained.

[適用例16]上記電気光学装置を備える電子機器。   Application Example 16 Electronic equipment including the electro-optical device.

このような構成によれば、ディスプレー装置、テレビジョン装置、電子ペーパー、時計、電卓、携帯電話、携帯情報端末等を含む電子機器を作成することができる。   According to such a configuration, an electronic device including a display device, a television device, electronic paper, a clock, a calculator, a mobile phone, a portable information terminal, and the like can be created.

電気光学装置の模式断面図。1 is a schematic cross-sectional view of an electro-optical device. マイクロカプセルの断面図。Sectional drawing of a microcapsule. 第1画素回路の平面図。The top view of a 1st pixel circuit. 第1画素回路の製造工程を示す断面図。Sectional drawing which shows the manufacturing process of a 1st pixel circuit. 第1画素回路の製造工程を示す断面図。Sectional drawing which shows the manufacturing process of a 1st pixel circuit. 第2画素回路の平面図。The top view of a 2nd pixel circuit. 第2画素回路の製造工程を示す断面図。Sectional drawing which shows the manufacturing process of a 2nd pixel circuit. 第2画素回路の製造工程を示す断面図。Sectional drawing which shows the manufacturing process of a 2nd pixel circuit. 電子ノートブックの斜視図。The perspective view of an electronic notebook.

以下、アクティブマトリックス基板の製造方法、アクティブマトリックス基板、電気光学装置、電子機器の実施の形態について図面を参照しながら説明する。以下では、電気光学装置の一例として、第1面に液晶ディスプレーを、第2面に電気泳動ディスプレーを備える機器の説明を行う。   Hereinafter, embodiments of an active matrix substrate manufacturing method, an active matrix substrate, an electro-optical device, and an electronic apparatus will be described with reference to the drawings. Hereinafter, as an example of an electro-optical device, a device including a liquid crystal display on the first surface and an electrophoretic display on the second surface will be described.

図1は、電気光学装置100の模式断面図である。電気光学装置100は、基板1と、基板1に対向して、枠状のシール材22を介して配置された透光性を有する対向基板21とを有し、基板1、対向基板21、シール材22に囲まれた領域には液晶23が封入されている。基板1の液晶23側の面(第1面とも呼ぶ)には、第1のアクティブマトリックス回路が形成されている。第1のアクティブマトリックス回路は、光反射性の第1画素電極11を含む第1画素回路を有している。対向基板21の液晶23側の面には、複数の第1画素電極11に対向する第1共通電極24が形成されている。第1共通電極24は、ITOなどの透光性を有する部材により構成される。対向基板21の、第1共通電極24とは反対側の面には、図示しない偏光板が配置されている。液晶23は、第1画素電極11と第1共通電極24との間に生じる電圧に応じて配向状態を変える。対向基板21側から偏光板を介して入射した偏光は、第1画素電極11に反射され、液晶23の配向状態に応じて偏光が変換され、再度偏光板を通る際に、透過又は遮光される。この作用を第1画素電極11ごとに制御することにより、表示が行われる。すなわち、電気光学装置100は、対向基板21側において、液晶23を用いた表示を行うことができる。   FIG. 1 is a schematic cross-sectional view of the electro-optical device 100. The electro-optical device 100 includes a substrate 1, and a counter substrate 21 having a light transmitting property and disposed opposite to the substrate 1 via a frame-shaped sealing material 22. The substrate 1, the counter substrate 21, and the seal A liquid crystal 23 is sealed in a region surrounded by the material 22. A first active matrix circuit is formed on a surface of the substrate 1 on the liquid crystal 23 side (also referred to as a first surface). The first active matrix circuit has a first pixel circuit including a light-reflective first pixel electrode 11. A first common electrode 24 facing the plurality of first pixel electrodes 11 is formed on the surface of the counter substrate 21 on the liquid crystal 23 side. The first common electrode 24 is made of a light-transmitting member such as ITO. A polarizing plate (not shown) is arranged on the surface of the counter substrate 21 opposite to the first common electrode 24. The liquid crystal 23 changes the alignment state according to the voltage generated between the first pixel electrode 11 and the first common electrode 24. Polarized light that has entered through the polarizing plate from the counter substrate 21 side is reflected by the first pixel electrode 11, converted into polarized light according to the alignment state of the liquid crystal 23, and transmitted or shielded when passing through the polarizing plate again. . By controlling this action for each first pixel electrode 11, display is performed. In other words, the electro-optical device 100 can perform display using the liquid crystal 23 on the counter substrate 21 side.

一方、基板1の、対向基板21とは反対側の面(第2面とも呼ぶ)には、第2のアクティブマトリックス回路が形成されている。第2のアクティブマトリックス回路は、第2画素電極38を含む第2画素回路を有している。したがって、基板1の第1面には第1画素回路が形成され、これとは反対側の第2面には第2画素回路が形成されている。第2画素電極38上には、マイクロカプセル42を含む電気泳動シート41が配置されている。隣り合うマイクロカプセル42の間には、バインダー43が配置されている。電気泳動シート41を挟んで第2画素電極38の反対側には、第2共通電極47が配置されている。第2共通電極47は、ITOなどの透光性を有する部材により構成される。   On the other hand, a second active matrix circuit is formed on a surface of the substrate 1 opposite to the counter substrate 21 (also referred to as a second surface). The second active matrix circuit has a second pixel circuit including the second pixel electrode 38. Therefore, the first pixel circuit is formed on the first surface of the substrate 1, and the second pixel circuit is formed on the second surface opposite to the first pixel circuit. On the second pixel electrode 38, an electrophoretic sheet 41 including microcapsules 42 is disposed. A binder 43 is disposed between the adjacent microcapsules 42. A second common electrode 47 is disposed on the opposite side of the second pixel electrode 38 with the electrophoretic sheet 41 interposed therebetween. The second common electrode 47 is made of a light-transmitting member such as ITO.

図2は、マイクロカプセルの断面図である。各マイクロカプセル42の内部には、液相分散媒44に分散された白色電気泳動表示装置45及び黒色電気泳動粒子46が封入されている。白色電気泳動粒子45は負極性に帯電し、黒色電気泳動粒子46は正極性に帯電している。   FIG. 2 is a cross-sectional view of the microcapsule. Inside each microcapsule 42, a white electrophoretic display device 45 and black electrophoretic particles 46 dispersed in a liquid phase dispersion medium 44 are enclosed. White electrophoretic particles 45 are negatively charged, and black electrophoretic particles 46 are positively charged.

このような構成において、第2画素電極38の電位を、第2共通電極47の電位に対して高い電位とすることにより、黒色電気泳動粒子46が第2共通電極47側に、また白色電気泳動粒子45が第2画素電極38側に移動し、第2共通電極47側から観察すると黒表示として視認される。また、第2画素電極38の電位を、第2共通電極47の電位に対して低い電位とすることにより、白色電気泳動粒子45が第2共通電極47側に、また黒色電気泳動粒子46が第2画素電極38側に移動し、このとき第2共通電極47側から観察すると白表示として視認される。この作用を第2画素電極38ごとに制御することにより、表示が行われる。すなわち、電気光学装置100は、電気泳動シート41側において、電気泳動シート41を用いた表示を行うことができる。したがって、電気光学装置100は、基板1の第1面側に液晶ディスプレーを、また第2面側に電気泳動ディスプレーを備えた、両面表示が可能な装置である。   In such a configuration, by setting the potential of the second pixel electrode 38 to be higher than the potential of the second common electrode 47, the black electrophoretic particles 46 are moved to the second common electrode 47 side and are also subjected to white electrophoretic migration. When the particles 45 move to the second pixel electrode 38 side and are observed from the second common electrode 47 side, they are visually recognized as black display. Further, by setting the potential of the second pixel electrode 38 to be lower than the potential of the second common electrode 47, the white electrophoretic particles 45 are placed on the second common electrode 47 side, and the black electrophoretic particles 46 are placed on the first common electrode 47 side. When moving to the two-pixel electrode 38 side and observing from the second common electrode 47 side at this time, it is visually recognized as white display. By controlling this action for each second pixel electrode 38, display is performed. That is, the electro-optical device 100 can perform display using the electrophoretic sheet 41 on the electrophoretic sheet 41 side. Therefore, the electro-optical device 100 is a device capable of double-sided display that includes a liquid crystal display on the first surface side of the substrate 1 and an electrophoretic display on the second surface side.

続いて、電気光学装置100の製造方法について説明する。電気光学装置100の製造方法は、基板1の第1面に第1画素回路を含む第1のアクティブマトリックス回路を形成する工程(第1工程)と、基板1の第2面に第2画素回路を含む第2のアクティブマトリックス回路を形成する工程(第2工程)とを有する。図3は、第1画素回路の平面図であり、図4、図5は、第1画素回路の製造工程を示す図3のA−A断面図である。図6は、第2画素回路の平面図であり、図7、図8は、第2画素回路の製造工程を示す図6のB−B断面図である。   Next, a method for manufacturing the electro-optical device 100 will be described. The method of manufacturing the electro-optical device 100 includes a step of forming a first active matrix circuit including a first pixel circuit on the first surface of the substrate 1 (first step), and a second pixel circuit on the second surface of the substrate 1. Forming a second active matrix circuit including (step 2). FIG. 3 is a plan view of the first pixel circuit, and FIGS. 4 and 5 are cross-sectional views taken along line AA of FIG. 3 showing the manufacturing process of the first pixel circuit. FIG. 6 is a plan view of the second pixel circuit, and FIGS. 7 and 8 are cross-sectional views taken along the line BB of FIG. 6 showing the manufacturing process of the second pixel circuit.

図3に示すように、第1画素回路は、複数の走査線4(ゲート電極)と、走査線4に交差するように配置された複数のデータ線8と、走査線4及びデータ線8の交差に対応して設けられたポリシリコンTFT25と、ポリシリコンTFT25に電気的に接続された第1画素電極11とを有している。走査線4は、第1の走査線に対応し、データ線8は、第1のデータ線に対応する。ポリシリコンTFT25は、ポリシリコン膜2を含んで構成される。ポリシリコン膜2は、コンタクトホール7を介してデータ線8と電気的に接続され、またコンタクトホール10を介して第1画素電極11と電気的に接続されている。第1画素電極11は、長方形をしており、3つの隣り合う画素電極11を組み合わせた領域が略正方形となる。略正方形を構成する3つの第1画素電極11は、それぞれ例えば赤、緑、青の表示に寄与する。   As shown in FIG. 3, the first pixel circuit includes a plurality of scanning lines 4 (gate electrodes), a plurality of data lines 8 arranged so as to intersect the scanning lines 4, and the scanning lines 4 and 8. It has a polysilicon TFT 25 provided corresponding to the intersection, and a first pixel electrode 11 electrically connected to the polysilicon TFT 25. The scanning line 4 corresponds to the first scanning line, and the data line 8 corresponds to the first data line. The polysilicon TFT 25 includes the polysilicon film 2. The polysilicon film 2 is electrically connected to the data line 8 through the contact hole 7 and electrically connected to the first pixel electrode 11 through the contact hole 10. The first pixel electrode 11 has a rectangular shape, and a region where the three adjacent pixel electrodes 11 are combined has a substantially square shape. The three first pixel electrodes 11 constituting a substantially square contribute to, for example, red, green, and blue display, respectively.

まず図4、図5を参照して、基板1の第1面に形成する、ポリシリコンTFT25を有する第1画素回路を備えたアクティブマトリックス回路の形成方法を示す。   First, referring to FIGS. 4 and 5, a method of forming an active matrix circuit including a first pixel circuit having a polysilicon TFT 25 formed on the first surface of the substrate 1 will be described.

基板1については、石英基板、ガラス基板、ステンレススチール基板、プラスチック基板等の基板を用いることができる。基板1は、可撓性を有していても良い。プラスチック基板としては、熱可塑性樹脂、熱硬化性樹脂のいずれを原料にした基板を用いてもよい。例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート、プリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうち1種、または2種以上を積層した積層体を用いることができる。また、基板の一面上に絶縁層(図示省略)を設けてもよい。このような絶縁層としては、絶縁性を有する薄膜であれば既知のどのような膜を用いることもでき、例えばポリメチルメタクリレート、ポリビニルフェノール、ポリイミド、ポリスチレン、ポリビニルアルコール、ポリビニルアセテート等の高分子フィルム、あるいはパリレン膜といった有機材料、酸化ケイ素、窒化ケイ素、酸化アルミニウム、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物といった無機材料が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。   For the substrate 1, a substrate such as a quartz substrate, a glass substrate, a stainless steel substrate, or a plastic substrate can be used. The substrate 1 may have flexibility. As the plastic substrate, a substrate made of either a thermoplastic resin or a thermosetting resin may be used. For example, polyolefins such as polyethylene, polypropylene, ethylene-propylene copolymer, ethylene-vinyl acetate copolymer (EVA), cyclic polyolefin, modified polyolefin, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide, polyamideimide, Polycarbonate, poly- (4-methylbenten-1), ionomer, acrylic resin, polymethyl methacrylate, acrylic-styrene copolymer (AS resin), butadiene-styrene copolymer, polio copolymer (EVOH), polyethylene Polyester such as terephthalate, polybutylene terephthalate, polyethylene naphthalate, precyclohexane terephthalate (PCT), polyether, polyetherketone, polyetheretherketone Polyetherimide, polyacetal, polyphenylene oxide, modified polyphenylene oxide, polyarylate, aromatic polyester (liquid crystal polymer), polytetrafluoroethylene, polyvinylidene fluoride, other fluororesins, styrene, polyolefin, polyvinyl chloride, polyurethane , Fluoroelastomers, chlorinated polyethylene, and other thermoplastic elastomers, epoxy resins, phenolic resins, urea resins, melamine resins, unsaturated polyesters, silicone resins, polyurethanes, etc., or copolymers and blends mainly composed of these The body, a polymer alloy, etc. are mentioned, The laminated body which laminated | stacked 1 type or 2 types or more among these can be used. An insulating layer (not shown) may be provided on one surface of the substrate. As the insulating layer, any known film can be used as long as it is an insulating thin film. For example, a polymer film such as polymethyl methacrylate, polyvinyl phenol, polyimide, polystyrene, polyvinyl alcohol, and polyvinyl acetate. Or inorganic materials such as organic materials such as parylene films, metal oxides such as silicon oxide, silicon nitride, aluminum oxide, and tantalum oxide, and metal composite oxides such as barium strontium titanate and lead zirconium titanate. These can be used alone or in combination of two or more.

基板1の洗浄工程を経た後に、基板1上にアモルファスシリコン膜を堆積する。これは例えば基板1をシランと共にLPCVDシステム内に450度程度の温度で保持することで実現される。この際の堆積膜厚は50nm〜200nm程度であることが望ましい。次にアモルファスシリコン膜を多結晶膜に結晶化するために、エキシマレーザーを照射する。その後、フォトリソグラフィによるパターニングを経て、ポリシリコン膜2が形成される(図4(a))。   After the substrate 1 cleaning process, an amorphous silicon film is deposited on the substrate 1. This can be realized, for example, by holding the substrate 1 together with silane in the LPCVD system at a temperature of about 450 degrees. In this case, the deposited film thickness is desirably about 50 nm to 200 nm. Next, excimer laser irradiation is performed to crystallize the amorphous silicon film into a polycrystalline film. Thereafter, a polysilicon film 2 is formed through patterning by photolithography (FIG. 4A).

次にゲート絶縁膜3をポリシリコン膜2上及び基板1の表面にわたり堆積する。ゲート絶縁膜3に用いられる絶縁材料は好ましくはプラズマ増強CVD(PECVD)又は低圧CVD(LPCVD)のような化学蒸着(CVD)により堆積される二酸化シリコンである。ゲート絶縁膜3の厚さは、50nm〜200nmの厚さを有することが好ましい(図4(b))。   Next, a gate insulating film 3 is deposited on the polysilicon film 2 and over the surface of the substrate 1. The insulating material used for the gate insulating film 3 is preferably silicon dioxide deposited by chemical vapor deposition (CVD) such as plasma enhanced CVD (PECVD) or low pressure CVD (LPCVD). The thickness of the gate insulating film 3 is preferably 50 nm to 200 nm (FIG. 4B).

その後、ゲート絶縁膜3の上に例えばAL(アルミニウム)のような導電性金属薄膜をスパッタ法で堆積する。そして、リソグラフィー法およびドライエッチング法を用いてポリシリコン膜2のチャンネル部上に走査線4(ゲート電極)を形成する(図4(c))。   Thereafter, a conductive metal thin film such as AL (aluminum) is deposited on the gate insulating film 3 by sputtering. Then, the scanning line 4 (gate electrode) is formed on the channel portion of the polysilicon film 2 by using the lithography method and the dry etching method (FIG. 4C).

次に、走査線4(ゲート電極)をマスクとしてソースドレイン部の不純物導入をイオンドープ法を用いたイオンドープにより行い、ポリシリコン膜2にドープシリコン領域5を形成する。例えば、nチャンネルTFTを作製する場合には、PH3ガスを原料ガスとして用い、イオンドープ法でエネルギー100KeV、5×1015/cm2の平面密度で不純物導入を図ることで可能である(図4(d))。 Next, using the scanning line 4 (gate electrode) as a mask, impurities are introduced into the source / drain region by ion doping using an ion doping method to form a doped silicon region 5 in the polysilicon film 2. For example, in the case of manufacturing an n-channel TFT, it is possible to introduce impurities at a plane density of energy 100 KeV and 5 × 10 15 / cm 2 by ion doping using PH 3 gas as a source gas (FIG. 4). (D)).

次の段階では第一層間絶縁膜6として好ましくは二酸化シリコンをデバイスの表面全体(ゲート絶縁膜3上及び走査線4上の全体)にわたり形成する(図4(e))。   In the next step, silicon dioxide is preferably formed as the first interlayer insulating film 6 over the entire surface of the device (on the gate insulating film 3 and on the scanning line 4) (FIG. 4E).

次に、ドープシリコン領域5の一方に重なる位置に、フォトエッチングにより、第一層間絶縁膜6及びゲート絶縁膜3を貫通するコンタクトホール7を形成する(図5(a))。   Next, a contact hole 7 penetrating the first interlayer insulating film 6 and the gate insulating film 3 is formed by photoetching at a position overlapping one of the doped silicon regions 5 (FIG. 5A).

次に、第一層間絶縁膜6上に例えばALのような導電性金属薄膜をスパッタ法で堆積した後にフォトエッチングを行い、コンタクトホール7を介してドープシリコン領域5と接続されるデータ線8を形成する(図5(b))。   Next, after depositing a conductive metal thin film such as AL on the first interlayer insulating film 6 by sputtering, photo etching is performed, and the data line 8 connected to the doped silicon region 5 through the contact hole 7. Is formed (FIG. 5B).

次の段階では第二層間絶縁膜9として好ましくは二酸化シリコンをデバイスの表面全体にわたり形成する。その後、フォトエッチングによってドープシリコン領域5の他方に重なる位置に、第二層間絶縁膜9、第一層間絶縁膜6、ゲート絶縁膜3を貫通するコンタクトホール10を形成する(図5(c))。   In the next step, silicon dioxide is preferably formed over the entire surface of the device as the second interlayer insulating film 9. Thereafter, a contact hole 10 penetrating the second interlayer insulating film 9, the first interlayer insulating film 6, and the gate insulating film 3 is formed at a position overlapping the other of the doped silicon region 5 by photoetching (FIG. 5C). ).

続いて、コンタクトホール10を埋めるように、ITOからなる第1画素電極11を形成する。第1画素電極11は、コンタクトホール10を介してドープシリコン領域5(ドレイン電極)と電気的に接続される(図5(d))。   Subsequently, a first pixel electrode 11 made of ITO is formed so as to fill the contact hole 10. The first pixel electrode 11 is electrically connected to the doped silicon region 5 (drain electrode) through the contact hole 10 (FIG. 5D).

こうしてできた複数の第1画素回路を有するアクティブマトリックス基板上に、既存の手法を用いて液晶ディスプレーを形成することができる。なお、基板1の第1面にアクティブマトリックス回路を形成してから液晶ディスプレー素子を形成する工程は、以下に記載する基板第2面へのアクティブマトリックス回路形成工程の後に行っても良い。   A liquid crystal display can be formed on the active matrix substrate having the plurality of first pixel circuits thus formed by using an existing method. The step of forming the liquid crystal display element after forming the active matrix circuit on the first surface of the substrate 1 may be performed after the step of forming the active matrix circuit on the second surface of the substrate described below.

次に、基板1の第2面へ第2画素回路を備えたアクティブマトリックス回路の形成工程について説明を行う。なお、図6乃至図8の説明においては、「基板1上」という表現は特に補足がない限りは基板1の第2面上を意味するものとする。   Next, a process for forming an active matrix circuit having a second pixel circuit on the second surface of the substrate 1 will be described. In the description of FIGS. 6 to 8, the expression “on substrate 1” means on the second surface of substrate 1 unless otherwise specified.

図6は、第2画素回路の平面図である。第2画素回路は、複数の走査線39と、走査線39に交差するように配置された複数のデータ線31と、走査線39及びデータ線31の交差に対応して設けられた有機TFT26と、有機TFT26に電気的に接続された画素電極(本例では第2画素電極)38とを有している。走査線39は、第2の走査線に対応し、データ線31は、第2のデータ線に対応する。有機TFT26は、ドレイン電極32及び有機半導体膜33を含んで構成される。ドレイン電極32は、2本の突出部を有しており、この突出部を含む部分が有機半導体膜33と重なっている。データ線31は、データ線31の延在方向に交差する方向に突出した2本の突出部を有しており、この突出部の一部は有機半導体膜33と重なっている。ドレイン電極32の2本の突出部と、データ線31の2本の突出部とは、一方の一本の突出部が、他方の2本の突出部の間に位置するように配置されている。走査線39は、一部が走査線39の延在方向に交差する方向に突出した部分を有しており、この突出した部分が有機TFT26のゲート電極35として機能する。ゲート電極35は、ドレイン電極32の2本の突出部と、データ線31の2本の突出部とが交互に配置された領域に重なる位置に設けられている。ドレイン電極32は、コンタクトホール37を介して画素電極(本例では第2画素電極)38と電気的に接続されている。画素電極(本例では第2画素電極)38は、略正方形の形状を有している。   FIG. 6 is a plan view of the second pixel circuit. The second pixel circuit includes a plurality of scanning lines 39, a plurality of data lines 31 arranged so as to intersect the scanning lines 39, and an organic TFT 26 provided corresponding to the intersection of the scanning lines 39 and the data lines 31. And a pixel electrode (second pixel electrode in this example) 38 electrically connected to the organic TFT 26. The scanning line 39 corresponds to the second scanning line, and the data line 31 corresponds to the second data line. The organic TFT 26 includes a drain electrode 32 and an organic semiconductor film 33. The drain electrode 32 has two protrusions, and a portion including the protrusions overlaps the organic semiconductor film 33. The data line 31 has two protrusions protruding in a direction intersecting the extending direction of the data line 31, and a part of the protrusion overlaps the organic semiconductor film 33. The two protruding portions of the drain electrode 32 and the two protruding portions of the data line 31 are arranged such that one protruding portion is located between the other two protruding portions. . The scanning line 39 has a part protruding in a direction intersecting the extending direction of the scanning line 39, and this protruding part functions as the gate electrode 35 of the organic TFT 26. The gate electrode 35 is provided at a position that overlaps a region where the two protruding portions of the drain electrode 32 and the two protruding portions of the data line 31 are alternately arranged. The drain electrode 32 is electrically connected to a pixel electrode (second pixel electrode in this example) 38 through a contact hole 37. The pixel electrode (second pixel electrode in this example) 38 has a substantially square shape.

まず、基板1上に例えばスパッタ法や蒸着法などの物理気相堆積法によって導電膜を形成し、その後、当該導電膜のフォトエッチングを行うことにより、データ線31及びドレイン電極32を形成する(図7(a))。
また、所定の形状に穴のあいたメタルスルーマスクを通して基板上に導電膜の蒸着処理を行うことにより、エッチングを行うことなく、データ線31及びドレイン電極32を形成することも可能である。また、金属微粒子およびグラファイトのような導電性粒子を含むポリマー混合物を基板1上にインクジェット法等の手法によって滴下および熱や光や溶液処理等の導電化処理を行うことによってデータ線31及びドレイン電極32を形成してもよく、このような手法を用いた場合には、より簡易に低コストでデータ線31等の形成を行うことが可能である。
First, a conductive film is formed on the substrate 1 by, for example, a physical vapor deposition method such as a sputtering method or an evaporation method, and then the data line 31 and the drain electrode 32 are formed by performing photoetching of the conductive film ( FIG. 7 (a)).
In addition, the data line 31 and the drain electrode 32 can be formed without performing etching by performing a conductive film deposition process on the substrate through a metal through mask having a hole in a predetermined shape. Further, the data line 31 and the drain electrode can be obtained by dropping a polymer mixture containing conductive particles such as metal fine particles and graphite on the substrate 1 by a method such as an ink jet method and conducting a conductive treatment such as heat, light, or solution treatment. 32 may be formed, and when such a method is used, the data line 31 and the like can be formed more easily and at low cost.

上記、データ線31及びドレイン電極32の形成に用いる導電膜としては、例えばCr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndやそれらの金属を用いた合金等、InO2、SnO2、ITO等の導電性の酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子及びそれに塩酸、硫酸、スルホン酸等の酸、PF6、AsF5、FeCl3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等の、導電性を有する材料や、これらの混合物からなる膜を用いることができる。また、データ線31とドレイン電極32とで異なる材料が用いられても良い。 As the conductive film used for forming the data line 31 and the drain electrode 32, for example, Cr, Al, Ta, Mo, Nb, Cu, Ag, Au, Pt, Pd, In, Ni, Nd or their metals are used. Alloys such as InO 2 , SnO 2 and ITO, conductive polymers such as polyaniline, polypyrrole, polythiophene and polyacetylene, and acids such as hydrochloric acid, sulfuric acid and sulfonic acid, PF 6 , AsF 5 , A material having conductivity, such as a Lewis acid such as FeCl 3 , a halogen atom such as iodine, a dopant such as a metal atom such as sodium potassium, a conductive composite material in which carbon black or metal particles are dispersed, A film made of a mixture of these can be used. Different materials may be used for the data line 31 and the drain electrode 32.

次に、基板1上に、データ線31の突出部とドレイン電極32の突出部との間の領域を含む領域に有機半導体膜33を形成する(図6、図7(b))。   Next, an organic semiconductor film 33 is formed on the substrate 1 in a region including a region between the protruding portion of the data line 31 and the protruding portion of the drain electrode 32 (FIGS. 6 and 7B).

ここで、前記の有機半導体膜33としては、例えば、ポリ(3−アルキルチオフェン)、ポリ(3−ヘキシルチオフェン)(P3HT)、ポリ(3−オクチルチオフェン)、ポリ(2,5−チエニレンビニレン)(PTV)、ポリ(パラ−フェニレンビニレン)(PPV)、ポリ(9,9−ジオクチルフルオレン)(PFO)、ポリ(9,9−ジオクチルフルオレン−コ−ビス−N,N’−(4−メトキシフェニル)−ビス−N,N’−フェニル−1,4−フェニレンジアミン)(PFMO)、ポリ(9,9−ジオクチルフルオレン−コ−ベンゾチアジアゾール)(BT)、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ(9,9−ジオクチルフルオレン−コ−ジチオフェン)(F8T2)のようなフルオレン−ビチオフェン共重合体等のポリマー有機半導体材料、またC60、あるいは、金属フタロシアニンあるいはそれらの置換誘導体、あるいは、アントラセン、テトラセン、ペンタセン、ヘキサセン等のアセン分子材料、あるいは、α−オリゴチオフェン類、具体的にはクォーターチオフェン(4T)、セキシチオフェン(6T)、オクタチオフェンのような低分子系有機半導体のうち1種または2種以上を混合して用いて形成することができる。このような有機半導体膜33を形成する方法としては、真空蒸着法、スピンコート法、キャスト法、引き上げ法、ラングミュアブロジェット法、スプレー法、インクジェット法、シルクスクリーン法等が挙げられるが、これらに限定されるものではない。   Here, examples of the organic semiconductor film 33 include poly (3-alkylthiophene), poly (3-hexylthiophene) (P3HT), poly (3-octylthiophene), and poly (2,5-thienylene vinylene. ) (PTV), poly (para-phenylenevinylene) (PPV), poly (9,9-dioctylfluorene) (PFO), poly (9,9-dioctylfluorene-co-bis-N, N ′-(4- Methoxyphenyl) -bis-N, N′-phenyl-1,4-phenylenediamine) (PFMO), poly (9,9-dioctylfluorene-co-benzothiadiazole) (BT), fluorene-triallylamine copolymer, Fluorenes such as triallylamine-based polymers, poly (9,9-dioctylfluorene-co-dithiophene) (F8T2) Polymer organic semiconductor materials such as bithiophene copolymers, C60, metal phthalocyanines or substituted derivatives thereof, acene molecular materials such as anthracene, tetracene, pentacene, hexacene, or α-oligothiophenes, specifically Can be formed using a mixture of one or more of low molecular organic semiconductors such as quarterthiophene (4T), sexithiophene (6T), and octathiophene. Examples of a method for forming such an organic semiconductor film 33 include a vacuum deposition method, a spin coating method, a casting method, a pulling method, a Langmuir Blodget method, a spray method, an ink jet method, and a silk screen method. It is not limited.

なお、上述した有機半導体膜33を形成する場合に、基板1の表面に対して、事前に膜形成を良好に行うための基板表面処理等を行ってもよい。この基板表面処理としては、例えばヘキサメチルジシラザン、シクロヘキセン、オクタデシルトリクロロシラン等の表面改質剤を用いた表面処理、アセトンやイソプロピルアルコール等を用いた有機洗浄処理、塩酸や硫酸、酢酸等の酸や水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等のアルカリ処理、UVオゾン処理、フッ素化処理、酸素やアルゴン等のプラズマ処理、ラングミュアブロジェット膜の形成処理が挙げられ、これらのうち1種、または2種以上の処理を用いることができる。この処理を行うことにより、成膜された有機半導体膜の均一性をより高め、またより良好な界面を形成することができるため、素子特性のさらなる向上を図ることが可能である。   In addition, when forming the organic-semiconductor film | membrane 33 mentioned above, you may perform the substrate surface treatment for performing the film | membrane formation beforehand beforehand with respect to the surface of the board | substrate 1. FIG. As the substrate surface treatment, for example, surface treatment using a surface modifier such as hexamethyldisilazane, cyclohexene, octadecyltrichlorosilane, organic cleaning treatment using acetone, isopropyl alcohol, etc., acid such as hydrochloric acid, sulfuric acid, acetic acid, etc. And alkali treatment of sodium hydroxide, potassium hydroxide, calcium hydroxide, ammonia, etc., UV ozone treatment, fluorination treatment, plasma treatment of oxygen, argon, etc., and Langmuir Blodgett film formation treatment. Species, or two or more treatments can be used. By performing this treatment, the uniformity of the formed organic semiconductor film can be further increased and a better interface can be formed, so that the device characteristics can be further improved.

次に、データ線31、ドレイン電極32及び有機半導体膜33を覆うゲート絶縁膜34を基板1上に形成する(図7(c))。このゲート絶縁膜34の構成材料としては、絶縁性を有する素材であればその種類は特に限定されるものではなく、有機材料、無機材料のいずれも使用可能である。公知のゲート絶縁膜用有機材料としては、ポリメチルメタクリレート、ポリビニルフェノール、ポリイミド、ポリスチレン、ポリビニルアルコール、ポリビニルアセテート等の高分子フィルム、あるいはパリレン膜が挙げられ、無機材料としては、酸化ケイ素、窒化ケイ素、酸化アルミニウム、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることもできる。   Next, a gate insulating film 34 that covers the data line 31, the drain electrode 32, and the organic semiconductor film 33 is formed on the substrate 1 (FIG. 7C). The material of the gate insulating film 34 is not particularly limited as long as it is an insulating material, and either an organic material or an inorganic material can be used. Known organic materials for gate insulating films include polymer films such as polymethyl methacrylate, polyvinyl phenol, polyimide, polystyrene, polyvinyl alcohol, polyvinyl acetate, and parylene films. Inorganic materials include silicon oxide and silicon nitride. In addition, metal oxides such as aluminum oxide and tantalum oxide, and metal composite oxides such as barium strontium titanate and lead zirconium titanate can be used, and one or more of these can be used in combination.

次に、ゲート絶縁膜34上であって有機半導体膜33と重畳する、薄膜トランジスターのチャネル領域として機能する所定の位置にゲート電極35を形成する(図8(a))。また、ゲート電極35と一体となった走査線39(図8では図示せず)も併せて形成する。このゲート電極35及び走査線39の構成材料としては、例えばCr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndやそれらの金属を用いた合金等、InO2、SnO2、ITO等の導電性の酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子及びそれに塩酸、硫酸、スルホン酸等の酸、PF6、AsF5、FeCl3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等の、導電性を有する材料が挙げられる。形成手法については上述したデータ線31等と同様であり、物理気相堆積法とフォトエッチングを組み合わせる方法、メタルスルーマスクを通して蒸着処理を行う手法、導電性粒子を含むポリマー混合物を滴下する手法などを適宜採用し得る。 Next, a gate electrode 35 is formed on the gate insulating film 34 at a predetermined position that overlaps with the organic semiconductor film 33 and functions as a channel region of the thin film transistor (FIG. 8A). Further, a scanning line 39 (not shown in FIG. 8) integrated with the gate electrode 35 is also formed. Examples of the constituent material of the gate electrode 35 and the scanning line 39 include Cr, Al, Ta, Mo, Nb, Cu, Ag, Au, Pt, Pd, In, Ni, Nd, and alloys using those metals. Conductive oxides such as InO 2 , SnO 2 , ITO, conductive polymers such as polyaniline, polypyrrole, polythiophene, polyacetylene, and acids such as hydrochloric acid, sulfuric acid, sulfonic acid, PF 6 , AsF 5 , FeCl 3, etc. Examples thereof include materials having conductivity, such as those obtained by adding a dopant such as a Lewis atom, a halogen atom such as iodine, or a metal atom such as sodium potassium, or a conductive composite material in which carbon black or metal particles are dispersed. The formation method is the same as the data line 31 and the like described above, such as a method combining physical vapor deposition and photo etching, a method of performing vapor deposition through a metal through mask, a method of dropping a polymer mixture containing conductive particles, and the like. It can be adopted as appropriate.

次に、ゲート電極35及び図示しない走査線39を覆う層間絶縁膜36をゲート絶縁膜34、ゲート電極35、走査線39上に形成する(図8(b))。この層間絶縁膜36の構成材料としては、絶縁性を有する素材であればその種類は特に限定されるものではなく、有機材料、無機材料のいずれも使用可能である。公知の絶縁膜用有機材料としては、ポリエステル、ポリカーボネート、ポリビニルアルコール、ポリアセタール、ポリアリレート、ポリアミド、ポリアミドイミド、ポリオレフィン、ポリエーテルイミド、ポリフェニレンエーテル、ポリフェニレンスルファイド、ポリエーテルスルホン、ポリエーテルケトン、ポリフタルアミド、ポリエーテルニトリル、ポリエーテルスルホン、ポリベンズイミダゾール、ポリカルボジイミド、ポリシロキサン、ポリメチルメタクリレート、ポリメタクリルアミド、ニトリルゴム、アクリルゴム、ポリエチレンテトラフルオライド、エポキシ樹脂、ウレタン樹脂、フェノール樹脂、メラミン樹脂、ウレア樹脂、ポリブテン、ポリペンテン、ポリブタジエン、ブチルゴム、ポリスチレンおよびこれらの共重合体等の高分子フィルム、あるいはパリレン膜が挙げられ、無機材料としては、酸化ケイ素、窒化ケイ素、酸化アルミニウム、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物やベンゾシクロブテン、ポリシラザン化合物、ポリシラン化合物の塗布膜から得られるケイ素系絶縁膜が挙げられる。これらのうちの1種または2種以上を組み合わせて用いることができる。   Next, an interlayer insulating film 36 covering the gate electrode 35 and the scanning line 39 (not shown) is formed on the gate insulating film 34, the gate electrode 35, and the scanning line 39 (FIG. 8B). The material of the interlayer insulating film 36 is not particularly limited as long as it is an insulating material, and any organic material or inorganic material can be used. Known organic materials for insulating films include polyester, polycarbonate, polyvinyl alcohol, polyacetal, polyarylate, polyamide, polyamideimide, polyolefin, polyetherimide, polyphenylene ether, polyphenylene sulfide, polyethersulfone, polyetherketone, polyphthalate. Amide, polyether nitrile, polyether sulfone, polybenzimidazole, polycarbodiimide, polysiloxane, polymethyl methacrylate, polymethacrylamide, nitrile rubber, acrylic rubber, polyethylene tetrafluoride, epoxy resin, urethane resin, phenol resin, melamine resin , Urea resin, polybutene, polypentene, polybutadiene, butyl rubber, polystyrene and copolymers thereof Inorganic materials include metal oxides such as silicon oxide, silicon nitride, aluminum oxide, and tantalum oxide, metal composite oxides such as barium strontium titanate, lead zirconium titanate, and the like. Examples thereof include silicon insulating films obtained from coating films of benzocyclobutene, polysilazane compounds, and polysilane compounds. One or more of these can be used in combination.

次に、ドレイン電極32上にあるゲート絶縁膜34および層間絶縁膜36を部分的に除去することによってコンタクトホール37を形成する(図8(c))。例えば、ゲート絶縁膜34および層間絶縁膜36からなる絶縁層の上に、ドレイン電極32の少なくとも一部と重畳する開口を有するエッチングマスクを形成し、当該エッチングマスクを介してエッチングを行う。エッチングは、絶縁層を除去可能であり、かつすでに形成された基板1上の素子やドレイン電極32に影響を与えない方法であれば方法、種類を問わず、例えばフッ酸、硝酸、塩酸、硫酸等の酸によるウエットエッチング、水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等の塩基によるウエットエッチング、芳香族系溶媒、ケトン系溶媒やアルコール系溶媒、有機溶媒によるウエットエッチング、酸素プラズマ、アルゴンプラズマ、CF4プラズマを用いたドライエッチング、あるいはプレス装置を用いた機械加工等、通常行われるいかなるエッチング手法を用いてもよい。 Next, a contact hole 37 is formed by partially removing the gate insulating film 34 and the interlayer insulating film 36 on the drain electrode 32 (FIG. 8C). For example, an etching mask having an opening overlapping at least part of the drain electrode 32 is formed on the insulating layer including the gate insulating film 34 and the interlayer insulating film 36, and etching is performed through the etching mask. Etching can be any method and type as long as it can remove the insulating layer and does not affect the element or drain electrode 32 on the substrate 1 already formed. For example, hydrofluoric acid, nitric acid, hydrochloric acid, sulfuric acid Wet etching with acids such as wet etching, wet etching with bases such as sodium hydroxide, potassium hydroxide, calcium hydroxide and ammonia, wet etching with aromatic solvents, ketone solvents and alcohol solvents, organic solvents, oxygen plasma, argon Any conventional etching technique such as plasma, dry etching using CF 4 plasma, or machining using a press apparatus may be used.

ちなみに、上記の方法では層間絶縁膜36を形成した後に、エッチングマスクを用いてコンタクトホール37を形成しているが、コンタクトホール37の形成方法はこれに限られない。他の手法としては、層間絶縁膜36として例えば感光性ポリシラザンや光硬化性樹脂のような感光性材料を用い、この感光性材料を基板全面に形成した後に、パターン上に感光性材料を感光させた後に溶液処理等で、直接コンタクトホール37を形成する手法や、コンタクトホール37が形成されるようなマスク形状となっているスクリーン印刷マスクを用いて絶縁材料を印刷する手法等を用いることもできる。   Incidentally, in the above method, the contact hole 37 is formed using the etching mask after the interlayer insulating film 36 is formed, but the method of forming the contact hole 37 is not limited to this. As another method, for example, a photosensitive material such as photosensitive polysilazane or a photocurable resin is used as the interlayer insulating film 36, and after the photosensitive material is formed on the entire surface of the substrate, the photosensitive material is exposed on the pattern. Thereafter, a method of directly forming the contact hole 37 by a solution treatment or the like, a method of printing an insulating material using a screen printing mask having a mask shape in which the contact hole 37 is formed, or the like can be used. .

次に、画素電極38を形成する。画素電極38は、大部分が層間絶縁膜36上の所定位置に配置され、一部がコンタクトホール37を介してドレイン電極32と電気的に接続されるように形成される(図8(d))。画素電極38の構成材料としては、例えばCr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndやそれらの金属を用いた合金等、InO2、SnO2、ITO等の導電性の酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子及びそれに塩酸、硫酸、スルホン酸等の酸、PF6、AsF5、FeCl3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等の、導電性を有する材料が挙げられる。形成手法については上述したデータ線31等と同様であり、物理気相堆積法とフォトエッチングを組み合わせる方法、メタルスルーマスクを通して蒸着処理を行う手法、導電性粒子を含むポリマー混合物を滴下する手法などを適宜採用し得る。 Next, the pixel electrode 38 is formed. Most of the pixel electrode 38 is disposed at a predetermined position on the interlayer insulating film 36, and a part thereof is formed so as to be electrically connected to the drain electrode 32 through the contact hole 37 (FIG. 8D). ). As the constituent material of the pixel electrode 38, for example, Cr, Al, Ta, Mo, Nb, Cu, Ag, Au, Pt, Pd, In, Ni, Nd, alloys using these metals, etc., InO 2 , SnO 2 , etc. , Conductive oxides such as ITO, conductive polymers such as polyaniline, polypyrrole, polythiophene and polyacetylene, and acids such as hydrochloric acid, sulfuric acid and sulfonic acid, Lewis acids such as PF 6 , AsF 5 and FeCl 3 , iodine and the like Materials having conductivity, such as those added with dopants such as metal atoms such as halogen atoms and sodium potassium, carbon black and conductive composite materials in which metal particles are dispersed. The formation method is the same as the data line 31 and the like described above, such as a method combining physical vapor deposition and photo etching, a method of performing vapor deposition through a metal through mask, a method of dropping a polymer mixture containing conductive particles, and the like. It can be adopted as appropriate.

なお、上述した実施形態においては、トランジスターの一例として有機半導体膜33を用いた有機トランジスターのうち、トップゲート・ボトムコンタクト型の構造を有するものを例示していたが、他の構造、具体的にはトップゲート・トップコンタクト型の構造、ボトムゲート・ボトムコンタクト型の構造、ボトムゲート・トップコンタクト型の構造のいずれも採用することが可能である。
また、第2面における第2のアクティブマトリックス回路の形成工程は、有機半導体膜33を用いることに起因して、工程の最高温度を低く抑えることが可能であり、例えば200℃以下である。このため、先に第1面に形成した第1のアクティブマトリックス回路の損傷を抑えることができる。
In the above-described embodiment, the organic transistor using the organic semiconductor film 33 as an example of the transistor has been illustrated as having a top gate / bottom contact type structure, but other structures, specifically, Any of a top gate / top contact type structure, a bottom gate / bottom contact type structure, and a bottom gate / top contact type structure can be employed.
In addition, the formation process of the second active matrix circuit on the second surface can reduce the maximum temperature of the process due to the use of the organic semiconductor film 33, and is, for example, 200 ° C. or less. For this reason, damage to the first active matrix circuit previously formed on the first surface can be suppressed.

その後、基板1上に、公知の方法によって電気泳動シート41(図1参照)や第2共通電極47(図1参照)を形成することにより、基板1の第2面に電気泳動ディスプレーが完成する。   Thereafter, an electrophoresis sheet 41 (see FIG. 1) and a second common electrode 47 (see FIG. 1) are formed on the substrate 1 by a known method, thereby completing the electrophoresis display on the second surface of the substrate 1. .

本実施形態においては、第1面に形成した液晶ディスプレーは第2面に形成した電気泳動ディスプレーに対して、走査線数は等しく、データ線数は3倍となっている。
よって、例えば第1面に形成した液晶ディスプレーの走査線4と第2面に形成した電気泳動ディスプレーの走査線39とをそれぞれ1対1に対応するように電気的に接続することで、同一のディスプレー駆動用ドライバーを用いて第1面および第2面に形成された両方のディスプレーを駆動することが可能となり、ドライバー個数の削減やドライバー実装プロセス工程の削減を含めたコスト低減効果が期待できる。またデータ線に関しても、同様の効果が期待できる。
このような第1面および第2面に形成された走査線およびデータ線の電気的な接続の具体的な方法に関しては、例えば基板1にスルーホールを形成して電気的に接続する方法や、あるいはそれぞれの面に実装したフレキシブルプリント基板を介して電気的に接続するといった手法を用いることが可能である。
In the present embodiment, the liquid crystal display formed on the first surface has the same number of scanning lines as the electrophoretic display formed on the second surface, and the number of data lines is tripled.
Therefore, for example, by electrically connecting the scanning line 4 of the liquid crystal display formed on the first surface and the scanning line 39 of the electrophoretic display formed on the second surface so as to correspond one-to-one, the same It is possible to drive both displays formed on the first surface and the second surface using a driver for driving the display, and a cost reduction effect including reduction of the number of drivers and reduction of driver mounting process steps can be expected. The same effect can be expected for the data line.
Regarding a specific method of electrical connection between the scanning lines and the data lines formed on the first surface and the second surface, for example, a method of forming a through hole in the substrate 1 to electrically connect, Alternatively, it is possible to use a technique of electrical connection through a flexible printed circuit board mounted on each surface.

なお、走査線4と走査線39との関係は上記に限られず、走査線4の本数は、走査線39の本数の整数倍とすることができる。このとき走査線39の配置ピッチは、走査線4の配置ピッチの整数倍とすることが好ましい。このようにすれば、走査線39を走査線4に容易に電気的に接続させることができる。
また、データ線8とデータ線31との関係は上記に限られず、データ線8の本数は、データ線31の本数の整数倍とすることができる。このときデータ線31の配置ピッチは、データ線8の配置ピッチの整数倍とすることが好ましい。このようにすれば、データ線31をデータ線8に容易に電気的に接続させることができる。
The relationship between the scanning lines 4 and the scanning lines 39 is not limited to the above, and the number of scanning lines 4 can be an integral multiple of the number of scanning lines 39. At this time, the arrangement pitch of the scanning lines 39 is preferably an integer multiple of the arrangement pitch of the scanning lines 4. In this way, the scanning line 39 can be easily electrically connected to the scanning line 4.
Further, the relationship between the data lines 8 and the data lines 31 is not limited to the above, and the number of the data lines 8 can be an integral multiple of the number of the data lines 31. At this time, the arrangement pitch of the data lines 31 is preferably an integral multiple of the arrangement pitch of the data lines 8. In this way, the data line 31 can be easily electrically connected to the data line 8.

基板1の第2面に形成される第2のアクティブマトリックス回路は、有機TFT26を含んでいるため、ポリシリコンTFTを有するアクティブマトリックス回路等と比較すると精細度を上げにくい。このため、第2のアクティブマトリックス基板の解像度と、第1面に形成される第1のアクティブマトリックス回路の解像度とを異ならせる場合には、第2のアクティブマトリックス基板の解像度をより低くし、その解像度を例えば200dpi以下に設定する。両面の解像度を異ならせることにより、例えば第1面と第2面で異なる表示機能を持った電気光学装置を作成することが可能となる。あるいは、第2面にタッチセンサー等のセンサーデバイスを形成する場合にも第1面の表示解像度と第2面のセンサー解像度が異なるようなデバイスを形成することが可能となる。   Since the second active matrix circuit formed on the second surface of the substrate 1 includes the organic TFT 26, it is difficult to increase the definition as compared with an active matrix circuit having a polysilicon TFT or the like. Therefore, when the resolution of the second active matrix substrate is different from the resolution of the first active matrix circuit formed on the first surface, the resolution of the second active matrix substrate is made lower, For example, the resolution is set to 200 dpi or less. By making the resolutions on both sides different, it is possible to create an electro-optical device having different display functions on the first surface and the second surface, for example. Alternatively, even when a sensor device such as a touch sensor is formed on the second surface, it is possible to form a device in which the display resolution of the first surface and the sensor resolution of the second surface are different.

次に、上述した電気光学装置を用いて構成された電子機器の具体例について説明する。図9は、電気光学装置を適用した電子ノートブックを示す斜視図である。この電子ノートブック1000は、入力デバイスや電子回路を搭載したノートパソコン本体1100とそれに接続されたディスプレー部1200とを有している。ディスプレー部1200には、上記した電気光学装置100が搭載されている。ディスプレー部1200は必要に応じてヒンジ部分1300を回転させることによって裏返すことができ、第1面の液晶ディスプレー1210又は第2面の電気泳動ディスプレー1220のいずれかを観察者側に向けることができる。これにより液晶ディスプレー1210を用いたノートパソコンとしても、電気泳動ディスプレー1220を用いた電子ブックとしても用いることが可能である。
電子機器の用途はこれに限定されず、例えば、上記のような装置の他、壁面等の不動産に属するものや、車両、飛行体、船舶等の移動体に属するものも該当する。
Next, specific examples of electronic devices configured using the above-described electro-optical device will be described. FIG. 9 is a perspective view showing an electronic notebook to which the electro-optical device is applied. This electronic notebook 1000 has a notebook personal computer main body 1100 equipped with an input device and an electronic circuit, and a display unit 1200 connected thereto. The electro-optical device 100 described above is mounted on the display unit 1200. The display unit 1200 can be turned over by rotating the hinge portion 1300 as necessary, and either the liquid crystal display 1210 on the first surface or the electrophoretic display 1220 on the second surface can be directed to the viewer side. Accordingly, it can be used as a notebook computer using the liquid crystal display 1210 or an electronic book using the electrophoretic display 1220.
The use of the electronic device is not limited to this. For example, in addition to the above-described devices, those belonging to real estate such as wall surfaces and those belonging to moving bodies such as vehicles, flying objects, and ships are also applicable.

また、上述した実施形態においては、アクティブマトリックス基板としての基板1の第1面及び第2面にそれぞれ液晶ディスプレー、電気泳動ディスプレーを形成する態様を例示していたが、電気光学装置の実施形態はこれに限定されるものではない。アクティブマトリックス基板の第1面又は第2面には、有機EL(Electro Luminescence)ディスプレー、無機ELディスプレー、エレクトロクロミックディスプレー等の他のディスプレーや、指紋センサー、光センサー、磁気センサー、温度センサー、圧力センサー、メモリー回路等の検出装置を形成することもできる。
また、基板1の第1面に形成される第1のアクティブマトリックス回路は、アモルファスシリコントランジスター、酸化物トランジスター、有機トランジスター等を含んで構成されていてもよい。
In the above-described embodiment, the mode in which the liquid crystal display and the electrophoretic display are respectively formed on the first surface and the second surface of the substrate 1 as the active matrix substrate is exemplified. However, the embodiment of the electro-optical device is as follows. It is not limited to this. On the first or second surface of the active matrix substrate, other displays such as organic EL (Electro Luminescence) display, inorganic EL display, electrochromic display, fingerprint sensor, optical sensor, magnetic sensor, temperature sensor, pressure sensor It is also possible to form a detection device such as a memory circuit.
Further, the first active matrix circuit formed on the first surface of the substrate 1 may include an amorphous silicon transistor, an oxide transistor, an organic transistor, and the like.

1…基板、2…ポリシリコン膜、3…ゲート絶縁膜、4,35…ゲート電極、5…ドープシリコン領域、6…第1層間絶縁膜、7,10,37…コンタクトホール、8,31…データ線、9…第2層間絶縁膜、11…第1画素電極、21…対向基板、22…シール材、23…液晶、24…第1共通電極、32…ドレイン電極、33…有機半導体膜、34…ゲート絶縁膜、36…層間絶縁膜、38…画素電極、39…走査線、41…電気泳動シート、42…マイクロカプセル、43…バインダー、44…液相分散媒、45…白色電気泳動粒子、46…黒色電気泳動粒子、47…第2共通基板、100…電気光学装置。   DESCRIPTION OF SYMBOLS 1 ... Substrate, 2 ... Polysilicon film, 3 ... Gate insulating film, 4, 35 ... Gate electrode, 5 ... Doped silicon region, 6 ... First interlayer insulating film, 7, 10, 37 ... Contact hole, 8, 31 ... Data line, 9 ... second interlayer insulating film, 11 ... first pixel electrode, 21 ... counter substrate, 22 ... sealing material, 23 ... liquid crystal, 24 ... first common electrode, 32 ... drain electrode, 33 ... organic semiconductor film, 34 ... Gate insulating film, 36 ... Interlayer insulating film, 38 ... Pixel electrode, 39 ... Scanning line, 41 ... Electrophoresis sheet, 42 ... Microcapsule, 43 ... Binder, 44 ... Liquid phase dispersion medium, 45 ... White electrophoretic particles 46 ... black electrophoretic particles, 47 ... second common substrate, 100 ... electro-optical device.

Claims (16)

基板の第1面に第1のアクティブマトリックス回路を形成する第1工程と、
前記第1工程の後に、前記基板の前記第1面とは反対側の第2面に有機トランジスターを含む第2のアクティブマトリックス回路を形成する第2工程と、
を有することを特徴とするアクティブマトリックス基板の製造方法。
A first step of forming a first active matrix circuit on a first surface of the substrate;
A second step of forming, after the first step, a second active matrix circuit including an organic transistor on a second surface opposite to the first surface of the substrate;
A method for producing an active matrix substrate, comprising:
前記第1工程は、第1の走査線と、前記第1の走査線に交差する第1のデータ線とを形成する工程を含み、
前記第2工程は、第2の走査線と、前記第2の走査線に交差する第2のデータ線とを形成する工程を含み、
前記第2の走査線の配置ピッチは、前記第1の走査線の配置ピッチの整数倍であることを特徴とする請求項1に記載のアクティブマトリックス基板の製造方法。
The first step includes a step of forming a first scan line and a first data line intersecting the first scan line,
The second step includes a step of forming a second scan line and a second data line intersecting the second scan line,
2. The method of manufacturing an active matrix substrate according to claim 1, wherein the arrangement pitch of the second scanning lines is an integral multiple of the arrangement pitch of the first scanning lines.
前記第1工程は、第1の走査線と、前記第1の走査線に交差する第1のデータ線とを形成する工程を含み、
前記第2工程は、第2の走査線と、前記第2の走査線に交差する第2のデータ線とを形成する工程を含み、
前記第2のデータ線の配置ピッチは、前記第1のデータ線の配置ピッチの整数倍であることを特徴とする請求項1に記載のアクティブマトリックス基板の製造方法。
The first step includes a step of forming a first scan line and a first data line intersecting the first scan line,
The second step includes a step of forming a second scan line and a second data line intersecting the second scan line,
2. The method of manufacturing an active matrix substrate according to claim 1, wherein the arrangement pitch of the second data lines is an integral multiple of the arrangement pitch of the first data lines.
前記第2の走査線を、前記第1の走査線に電気的に接続させる工程をさらに有することを特徴とする請求項2又は3に記載のアクティブマトリックス基板の製造方法。   4. The method of manufacturing an active matrix substrate according to claim 2, further comprising a step of electrically connecting the second scanning line to the first scanning line. 前記第2のデータ線を、前記第1のデータ線に電気的に接続させる工程をさらに有することを特徴とする請求項2又は3に記載のアクティブマトリックス基板の製造方法。   4. The method of manufacturing an active matrix substrate according to claim 2, further comprising a step of electrically connecting the second data line to the first data line. 基板と、
前記基板の第1面に形成された第1のアクティブマトリックス回路と、
前記基板の前記第1面とは反対側の第2面に形成された、有機トランジスターを含む第2のアクティブマトリックス回路と、
を有することを特徴とするアクティブマトリックス基板。
A substrate,
A first active matrix circuit formed on the first surface of the substrate;
A second active matrix circuit including an organic transistor formed on a second surface opposite to the first surface of the substrate;
An active matrix substrate comprising:
前記第1のアクティブマトリックス回路は、第1の走査線と、前記第1の走査線に交差する第1のデータ線とを有し、
前記第2のアクティブマトリックス回路は、第2の走査線と、前記第2の走査線に交差する第2のデータ線とを有し、
前記第2の走査線の配置ピッチは、前記第1の走査線の配置ピッチの整数倍であることを特徴とする請求項6に記載のアクティブマトリックス基板。
The first active matrix circuit includes a first scan line and a first data line intersecting the first scan line,
The second active matrix circuit has a second scan line and a second data line intersecting the second scan line,
The active matrix substrate according to claim 6, wherein an arrangement pitch of the second scanning lines is an integral multiple of an arrangement pitch of the first scanning lines.
前記第1のアクティブマトリックス回路は、第1の走査線と、前記第1の走査線に交差する第1のデータ線とを有し、
前記第2のアクティブマトリックス回路は、第2の走査線と、前記第2の走査線に交差する第2のデータ線とを有し、
前記第2のデータ線の配置ピッチは、前記第1のデータ線の配置ピッチの整数倍であることを特徴とする請求項6に記載のアクティブマトリックス基板。
The first active matrix circuit includes a first scan line and a first data line intersecting the first scan line,
The second active matrix circuit has a second scan line and a second data line intersecting the second scan line,
The active matrix substrate according to claim 6, wherein an arrangement pitch of the second data lines is an integral multiple of an arrangement pitch of the first data lines.
前記第2の走査線は、前記第1の走査線に電気的に接続されていることを特徴とする請求項7又は8に記載のアクティブマトリックス基板。   9. The active matrix substrate according to claim 7, wherein the second scan line is electrically connected to the first scan line. 10. 前記第2のデータ線は、前記第1のデータ線に電気的に接続されていることを特徴とする請求項7又は8に記載のアクティブマトリックス基板。   The active matrix substrate according to claim 7 or 8, wherein the second data line is electrically connected to the first data line. 前記第1のアクティブマトリックス回路は、アモルファスシリコントランジスター、ポリシリコントランジスター、酸化物トランジスター、有機トランジスターのいずれかを含んで構成されていることを特徴とする請求項6乃至10のいずれか一項に記載のアクティブマトリックス基板。   11. The first active matrix circuit is configured to include any of an amorphous silicon transistor, a polysilicon transistor, an oxide transistor, and an organic transistor. Active matrix substrate. 上記第2のアクティブマトリックス回路には、光センサー、磁気センサー、温度センサー、圧力センサー、メモリー回路のうち少なくとも1つが形成されていることを特徴とする請求項6乃至11のいずれか一項に記載のアクティブマトリックス基板。   The at least one of an optical sensor, a magnetic sensor, a temperature sensor, a pressure sensor, and a memory circuit is formed in the second active matrix circuit, according to any one of claims 6 to 11. Active matrix substrate. 請求項6乃至12のいずれか一項に記載のアクティブマトリックス基板を備えることを特徴とする電気光学装置。   An electro-optical device comprising the active matrix substrate according to claim 6. 前記第1のアクティブマトリックス回路上に、液晶ディスプレー、電気泳動ディスプレー、有機ELディスプレー、無機ELディスプレー、エレクトロクロミックディスプレーのいずれかが形成されていることを特徴とする請求項13に記載の電気光学装置。   14. The electro-optical device according to claim 13, wherein any one of a liquid crystal display, an electrophoretic display, an organic EL display, an inorganic EL display, and an electrochromic display is formed on the first active matrix circuit. . 前記第2のアクティブマトリックス回路上に、液晶ディスプレー、電気泳動ディスプレー、有機ELディスプレー、無機ELディスプレー、エレクトロクロミックディスプレーのいずれかが形成されていることを特徴とする請求項13に記載の電気光学装置。   14. The electro-optical device according to claim 13, wherein any one of a liquid crystal display, an electrophoretic display, an organic EL display, an inorganic EL display, and an electrochromic display is formed on the second active matrix circuit. . 請求項13乃至15のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 13.
JP2009073851A 2009-03-25 2009-03-25 Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus Withdrawn JP2010224403A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009073851A JP2010224403A (en) 2009-03-25 2009-03-25 Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009073851A JP2010224403A (en) 2009-03-25 2009-03-25 Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2010224403A true JP2010224403A (en) 2010-10-07

Family

ID=43041628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009073851A Withdrawn JP2010224403A (en) 2009-03-25 2009-03-25 Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2010224403A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012194243A (en) * 2011-03-15 2012-10-11 Nikon Corp Display device
JP2012216695A (en) * 2011-04-01 2012-11-08 Sony Corp Thin film element and manufacturing method therefor, and method of manufacturing image display unit
WO2015031037A1 (en) * 2013-08-26 2015-03-05 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
WO2015045752A1 (en) * 2013-09-25 2015-04-02 ソニー株式会社 Display device and electronic equipment
US9129927B2 (en) 2013-08-26 2015-09-08 Apple Inc. Organic light-emitting diode displays with semiconducting-oxide and silicon thin-film transistors
WO2016048385A1 (en) * 2014-09-24 2016-03-31 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
US10714009B2 (en) 2015-12-04 2020-07-14 Apple Inc. Display with light-emitting diodes

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012194243A (en) * 2011-03-15 2012-10-11 Nikon Corp Display device
JP2012216695A (en) * 2011-04-01 2012-11-08 Sony Corp Thin film element and manufacturing method therefor, and method of manufacturing image display unit
US10741588B2 (en) 2013-08-26 2020-08-11 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
TWI552333B (en) * 2013-08-26 2016-10-01 蘋果公司 Displays with silicon and semiconducting oxide thin-film transistors
US9129927B2 (en) 2013-08-26 2015-09-08 Apple Inc. Organic light-emitting diode displays with semiconducting-oxide and silicon thin-film transistors
TWI637505B (en) * 2013-08-26 2018-10-01 美商蘋果公司 Displays with silicon and semiconducting oxide thin-film transistors
US11876099B2 (en) 2013-08-26 2024-01-16 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
GB2531223A (en) * 2013-08-26 2016-04-13 Apple Inc Displays with silicon and semiconducting oxide thin-film transistors
US9412799B2 (en) 2013-08-26 2016-08-09 Apple Inc. Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
US10096622B2 (en) 2013-08-26 2018-10-09 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
GB2531223B (en) * 2013-08-26 2016-09-21 Apple Inc Displays with silicon and semiconducting oxide thin-film transistors
TWI688091B (en) * 2013-08-26 2020-03-11 美商蘋果公司 Displays with silicon and semiconducting oxide thin-film transistors
US11587954B2 (en) 2013-08-26 2023-02-21 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9564478B2 (en) 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
US11177291B2 (en) 2013-08-26 2021-11-16 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
CN108803181A (en) * 2013-08-26 2018-11-13 苹果公司 Display with silicon thin film transistor and oxide semiconductor film transistor
US10998344B2 (en) 2013-08-26 2021-05-04 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
WO2015031037A1 (en) * 2013-08-26 2015-03-05 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
CN105408813A (en) * 2013-08-26 2016-03-16 苹果公司 Displays with silicon and semiconducting oxide thin-film transistors
US10707237B2 (en) 2013-08-26 2020-07-07 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US20160232856A1 (en) 2013-09-25 2016-08-11 Sony Corporation Display device and electronic apparatus
JPWO2015045752A1 (en) * 2013-09-25 2017-03-09 ソニー株式会社 Display device and electronic device
WO2015045752A1 (en) * 2013-09-25 2015-04-02 ソニー株式会社 Display device and electronic equipment
US10026368B2 (en) 2013-09-25 2018-07-17 Sony Corporation Display device and electronic apparatus
US10854150B2 (en) 2013-09-25 2020-12-01 Sony Corporation Display device and electronic apparatus
US10032841B2 (en) 2014-09-24 2018-07-24 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
US9543370B2 (en) 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
WO2016048385A1 (en) * 2014-09-24 2016-03-31 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
US10997917B2 (en) 2015-12-04 2021-05-04 Apple Inc. Display with light-emitting diodes
US10714009B2 (en) 2015-12-04 2020-07-14 Apple Inc. Display with light-emitting diodes
US11232748B2 (en) 2015-12-04 2022-01-25 Apple Inc. Display with light-emitting diodes
US11462163B2 (en) 2015-12-04 2022-10-04 Apple Inc. Display with light-emitting diodes
US11615746B2 (en) 2015-12-04 2023-03-28 Apple Inc. Display with light-emitting diodes
US11875745B2 (en) 2015-12-04 2024-01-16 Apple Inc. Display with light-emitting diodes

Similar Documents

Publication Publication Date Title
JP5376287B2 (en) Circuit board, electro-optical device, electronic equipment
KR100641376B1 (en) Thin-film transistor, method of producing thin-film transistor, electronic circuit, display, and electronic device
JP4946286B2 (en) Thin film transistor array, image display device using the same, and driving method thereof
US8110858B2 (en) Thin film transistor array, method for manufacturing the same, and active matrix type display using the same
JP4120591B2 (en) Electro-optical device substrate, electro-optical device, and electrophoretic display device
US20090267075A1 (en) Oganic thin film transistor and pixel structure and method for manufacturing the same and display panel
JP2010224403A (en) Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus
JP5200443B2 (en) Organic transistor and active matrix substrate
US9129926B2 (en) Display device including thin film transistor
JP4408903B2 (en) Transistor, transistor circuit, electro-optical device, and electronic apparatus
US20070114525A1 (en) Display device and manufacturing method
JP2007281188A (en) Transistor, pixel electrode substrate, electrooptical device, electronic equipment and process for fabricating semiconductor element
JP5439723B2 (en) Thin film transistor, matrix substrate, electrophoretic display device and electronic device
JP2012038924A (en) Semiconductor device, display device, and electronic equipment
US20070295960A1 (en) Semiconductor device, electro-optical device, electronic apparatus, and method of producing semiconductor device
JP2009231325A (en) Thin-film transistor array, method of manufacturing the same, and active matrix type display using the same
JP2007193267A (en) Thin film transistor device and method for manufacturing the same, thin film transistor array, and thin film transistor display
US20160141531A1 (en) Thin film transistor
JP2006156983A (en) Semiconductor device and its manufacturing method
JP4826712B2 (en) Electro-optical device substrate, electro-optical device, electronic apparatus, and method of manufacturing electro-optical device substrate
JP2016163029A (en) Thin film transistor array, thin film transistor array manufacturing method and pixel display device
KR101785916B1 (en) Organic thin flim transitor, method for manufacturing the same and liquid crystal display device having the same
JP2015197633A (en) Thin film transistor array and manufacturing method of the same
WO2014068916A1 (en) Thin film transistor
JP5685933B2 (en) THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120605