JP5097460B2 - COMPOUND SEMICONDUCTOR ELEMENT, LIGHTING DEVICE USING SAME, AND METHOD FOR PRODUCING COMPOUND SEMICONDUCTOR ELEMENT - Google Patents

COMPOUND SEMICONDUCTOR ELEMENT, LIGHTING DEVICE USING SAME, AND METHOD FOR PRODUCING COMPOUND SEMICONDUCTOR ELEMENT Download PDF

Info

Publication number
JP5097460B2
JP5097460B2 JP2007167209A JP2007167209A JP5097460B2 JP 5097460 B2 JP5097460 B2 JP 5097460B2 JP 2007167209 A JP2007167209 A JP 2007167209A JP 2007167209 A JP2007167209 A JP 2007167209A JP 5097460 B2 JP5097460 B2 JP 5097460B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
substrate
layer
columnar crystal
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007167209A
Other languages
Japanese (ja)
Other versions
JP2009009978A (en
Inventor
ロバート・アーミテイジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007167209A priority Critical patent/JP5097460B2/en
Publication of JP2009009978A publication Critical patent/JP2009009978A/en
Application granted granted Critical
Publication of JP5097460B2 publication Critical patent/JP5097460B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、III−V族化合物半導体などの化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法に関し、特に半導体素子としては、基板上にナノコラムやナノロッドなどと称されるナノスケールの柱状結晶構造体が形成されて成るものに関する。   The present invention relates to a compound semiconductor element such as a III-V compound semiconductor, a lighting device using the compound semiconductor element, and a method for manufacturing the compound semiconductor element. In particular, the semiconductor element includes a nanoscale nanocrystal or nanorod on a substrate. The present invention relates to a structure in which a columnar crystal structure is formed.

近年、窒化物半導体もしくは酸化物半導体で構成された発光層を有する化合物半導体発光素子が注目されている。この発光素子の構造は、主として、サファイア基板を用い、発光層の下部にシリコン(Si)がドーピングされたn−GaN層から成るn−クラッド層およびコンタクト層、発光層の上部にマグネシウム(Mg)がドーピングされたp−AlGa1−xNから成る電子ブロック層、電子ブロック層の上部にp−GaNのコンタクト層がそれぞれ形成されて構成されている。これらのプレーナー型の発光素子(LED)は、基板のサファイアと、窒化物や酸化物の半導体層との格子定数が大きく異なり、かつ基板上に薄膜として形成されるので、結晶内に非常に多くの貫通転位を含んでおり、発光素子の効率を増加させるのは困難であった。 In recent years, compound semiconductor light emitting devices having a light emitting layer composed of a nitride semiconductor or an oxide semiconductor have attracted attention. The structure of this light-emitting element is mainly composed of an n-cladding layer and contact layer made of an n + -GaN layer doped with silicon (Si) at the lower part of the light-emitting layer, and magnesium (Mg) at the upper part of the light-emitting layer. ) Doped p-Al x Ga 1-x N, and a p-GaN contact layer is formed on the electron block layer. These planar light emitting devices (LEDs) have a large difference in lattice constant between the sapphire of the substrate and the nitride or oxide semiconductor layer and are formed as a thin film on the substrate. Therefore, it is difficult to increase the efficiency of the light-emitting element.

そこで、このような問題を解決する手法の従来例として、特許文献1が知られている。この従来例では、サファイア基板上に、n型GaNバッファ層を形成した後、アレイ状に配列された多数の前記柱状結晶構造体(ナノコラム)を形成しており、そのGaNナノコラム間に、柱状結晶構造の保護等のために透明絶縁物層を埋め込んだ後、透明電極および電極パッドが成膜されて構成されている。特に青色GaNナノコラムは、n型GaNナノコラム、InGaN量子井戸、p型GaNナノコラムから構成されている。   Therefore, Patent Document 1 is known as a conventional example of a technique for solving such a problem. In this conventional example, after forming an n-type GaN buffer layer on a sapphire substrate, a large number of the columnar crystal structures (nanocolumns) arranged in an array are formed, and columnar crystals are formed between the GaN nanocolumns. A transparent electrode and an electrode pad are formed after embedding a transparent insulating layer for structural protection or the like. In particular, the blue GaN nanocolumn is composed of an n-type GaN nanocolumn, an InGaN quantum well, and a p-type GaN nanocolumn.

このGaNナノコラムLEDではプレーナー型LEDと違い、GaNエピ層成長時に点在していた成長核が横(面)方向に結合した後、平面で縦方向に成長してゆくというのではなく、成長核が前記横(面)方向に結合する前に縦方向に成長するので、貫通転位は原理上存在せず、貫通転位の周りに発生する点欠陥もプレーナー型と比較して圧倒的に少ないことが期待できる。このため、プレーナー型LEDに比べて極めて結晶品質の良いGaN単結晶が得られ、内部量子効率も飛躍的に向上することが期待できる。
特開2005−228936号公報
In this GaN nanocolumn LED, unlike the planar LED, the growth nuclei scattered during the growth of the GaN epilayer are bonded in the lateral (plane) direction and then grown in the vertical direction on the plane. Is grown in the vertical direction before bonding in the lateral (plane) direction, so threading dislocations do not exist in principle, and point defects generated around threading dislocations are overwhelmingly less than in the planar type. I can expect. For this reason, it is expected that a GaN single crystal having an extremely good crystal quality as compared with the planar type LED can be obtained, and the internal quantum efficiency can be drastically improved.
JP 2005-228936 A

上述のように構成されるナノコラムLEDでは、貫通転位の課題は解決されているが、プレーナー型LEDに対する難点として、サファイア基板上の下部電極に、低温で形成されるアモルファスの前記n型GaNバッファ層を用いているので、高温で膜厚が厚く形成される単結晶のn型GaN層を用いるプレーナー型LEDと比べて、下部電極の直列抵抗が高いという問題がある。   Although the problem of threading dislocation has been solved in the nanocolumn LED configured as described above, the amorphous n-type GaN buffer layer formed at a low temperature on the lower electrode on the sapphire substrate is a problem with the planar LED. Therefore, there is a problem that the series resistance of the lower electrode is higher than that of a planar LED using a single crystal n-type GaN layer formed thick at a high temperature.

一方、導電性基板を用いて直列抵抗を下げることは可能であるが、導電性基板は一般にLEDの発光、特にInGaN/GaN発光層から放射される青色光に対して透明ではなく、ナノコラムの成長においても、Si、Ge、GaAsなどの導電性基板では、結晶軸や極性の制御が絶縁性基板に比べて困難である。たとえば、on電圧の低減による低損失化や、Mgドープ制御に対して有効な窒素極性ナノコラムの成長は、サファイアでは容易である。また、Si基板では、Ga極性の成長しかできない。   On the other hand, it is possible to lower the series resistance using a conductive substrate, but the conductive substrate is generally not transparent to the light emission of the LED, especially the blue light emitted from the InGaN / GaN light emitting layer, and the growth of the nanocolumns. However, in a conductive substrate such as Si, Ge, or GaAs, it is difficult to control the crystal axis and polarity as compared to an insulating substrate. For example, it is easy for sapphire to reduce the loss by reducing the on voltage and to grow a nitrogen polar nanocolumn effective for Mg doping control. In addition, the Si substrate can only be grown with Ga polarity.

本発明の目的は、高抵抗な基板上にナノスケールの柱状結晶構造体を形成するにあたって、導電率の高い金属層を下部電極として用いることができるとともに、量産向きの安価な工程を実現することができる化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法を提供することである。   An object of the present invention is to realize a low-cost process suitable for mass production while using a metal layer with high conductivity as a lower electrode in forming a nanoscale columnar crystal structure on a high-resistance substrate. It is providing the compound semiconductor element which can be manufactured, the illuminating device using the same, and the manufacturing method of a compound semiconductor element.

本発明の化合物半導体素子は、高抵抗な基板の上部に少なくともn型層およびp型層が積層されて成るナノスケールの柱状結晶構造体を複数有する化合物半導体素子において、前記基板上に形成され、前記基板から該柱状結晶構造体が成長してゆくための貫通孔が穿設された金属層をさらに備え、前記金属層は、前記柱状結晶構造体の基端部分の成長温度では、該柱状結晶構造体の材料と反応して結晶を作らないか、結晶を作っても金属化合物を形成し、かつ結晶化した柱状結晶構造体の材料が接着しない金属材料から成り、該金属層を下部電極として用いることを特徴とする。
The compound semiconductor device of the present invention is formed on the substrate in a compound semiconductor device having a plurality of nanoscale columnar crystal structures formed by laminating at least an n-type layer and a p-type layer on a high-resistance substrate, A metal layer having a through-hole for allowing the columnar crystal structure to grow from the substrate; and the metal layer has the columnar crystal at a growth temperature of a base end portion of the columnar crystal structure. or not make crystals react with the material of the structure, making crystals form even metal compound and formed Ri of a metal material material crystallized columnar crystal structures do not adhere, the lower electrode and the metal layer characterized Rukoto used as.

また、本発明の化合物半導体素子の製造方法は、高抵抗な基板の上部に少なくともn型層およびp型層が積層されて成るナノスケールの柱状結晶構造体を複数有する化合物半導体素子の製造方法において、前記基板上に、前記柱状結晶構造体の基端部分の成長温度では、該柱状結晶構造体の材料と反応して結晶を作らないか、結晶を作っても金属化合物を形成し、かつ結晶化した柱状結晶構造体の材料が接着しない金属材料から成り、下部電極として用いる金属層を成膜する工程と、前記金属層に貫通孔を穿設する工程と、前記貫通孔内で露出した基板表面上に前記柱状結晶構造体の材料を結晶化させ、少なくとも前記n型層およびp型層を成長させる工程とを含むことを特徴とする。
The method for producing a compound semiconductor element of the present invention is a method for producing a compound semiconductor element having a plurality of nanoscale columnar crystal structures in which at least an n-type layer and a p-type layer are stacked on a high-resistance substrate. On the substrate, the growth temperature of the base end portion of the columnar crystal structure does not react with the material of the columnar crystal structure to form a crystal, or even if a crystal is formed, a metal compound is formed, and the crystal Ri of a metal material material of the columnar crystal structures do not adhere to ized formed, forming a metal layer Ru is used as a lower electrode, a step of drilling a through hole in the metal layer, exposed by the through-hole Crystallizing a material of the columnar crystal structure on the surface of the substrate, and growing at least the n-type layer and the p-type layer.

上記の構成によれば、絶縁性を含む高抵抗な基板上に、少なくともn型層およびp型層が積層されて成るナノコラムやナノロッドなどと称されるナノスケールの柱状結晶構造体が形成されて成る化合物半導体素子において、基板上に下部電極として導電率の高い金属層を積層し、前記柱状結晶構造体はその金属層に穿設された貫通孔から成長させてゆく。ただし、前記柱状結晶構造体の材料であるGa,N,In,Alなどの化合物半導体材料や、Mg,Si,Znなどの添加物材料が、前記金属層上で面方向に結晶化してしまうと、結晶欠陥の少ない柱状結晶構造体を成長させることができなくなるので、該柱状結晶構造体が前記貫通孔から突出して、すなわち該柱状結晶構造体の基端部分が成長する間は、その成長温度では、該柱状結晶構造体の材料と反応して結晶を作らないか、結晶を作っても金属化合物を形成し、かつ結晶化した柱状結晶構造体の材料が接着しない高融点の金属材料によって前記金属層を形成する。   According to the above configuration, a nanoscale columnar crystal structure called a nanocolumn or a nanorod formed by laminating at least an n-type layer and a p-type layer is formed on a high-resistance substrate including insulation. In the compound semiconductor device, a metal layer having high conductivity is laminated as a lower electrode on a substrate, and the columnar crystal structure is grown from a through-hole formed in the metal layer. However, when a compound semiconductor material such as Ga, N, In, or Al, which is a material of the columnar crystal structure, or an additive material such as Mg, Si, or Zn crystallizes in the plane direction on the metal layer. Since it becomes impossible to grow a columnar crystal structure with few crystal defects, the growth temperature of the columnar crystal structure protrudes from the through-hole, that is, while the base end portion of the columnar crystal structure grows. Then, it does not form a crystal by reacting with the material of the columnar crystal structure, or a metal compound is formed even if the crystal is formed, and the crystallized columnar crystal structure material does not adhere to the high melting point metal material. A metal layer is formed.

したがって、高抵抗な基板上にナノスケールの柱状結晶構造体を形成するにあたって、従来例のようなGaNバッファ層などではなく、導電率の高い金属層を下部電極として用いることができるとともに、量産向きの安価な工程を実現することができる。   Therefore, when forming a nanoscale columnar crystal structure on a high-resistance substrate, a metal layer with high conductivity can be used as the lower electrode instead of a GaN buffer layer as in the conventional example, and suitable for mass production. It is possible to realize an inexpensive process.

さらにまた、本発明の化合物半導体素子では、前記金属層は、Ti、Zr、Hf、Cr、Nbの単一金属およびそれらの窒化物の1つから成ることを特徴とする。   Furthermore, in the compound semiconductor device of the present invention, the metal layer is made of a single metal of Ti, Zr, Hf, Cr, or Nb and one of those nitrides.

上記の構成によれば、これらの材料は、前記柱状結晶構造体の基端部分であるn型層の成長温度である800℃以上ではGaN結晶と反応しないか、あるいは反応しても金属窒化物を形成し、かつ700℃以上ではその上にGaNが接着しない金属材料であり、しかも工業的に容易に入手可能なものである。   According to the above configuration, these materials do not react with the GaN crystal at the growth temperature of 800 ° C. or higher which is the growth temperature of the n-type layer which is the base end portion of the columnar crystal structure, or metal nitrides even when reacted. And is a metal material to which GaN does not adhere at 700 ° C. or higher, and is easily available industrially.

また、本発明の化合物半導体素子では、前記基板は、サファイア、MgO、スピネルおよびリチウムアルミナイトの1つから成ることを特徴とする。   In the compound semiconductor device of the present invention, the substrate is made of one of sapphire, MgO, spinel, and lithium aluminite.

上記の構成によれば、これらの材料は、良好な結晶で前記柱状結晶構造体を成長させることができる絶縁性基板を成すことができ、さらにInGaN/GaN発光層から放射される青色光に対して該基板は透明であり、ナノコラムLEDにおいて結晶軸や極性の制御が容易であり、しかも工業的に容易に入手可能なものである。   According to the above configuration, these materials can form an insulating substrate on which the columnar crystal structure can be grown with good crystals, and further against blue light emitted from the InGaN / GaN light emitting layer. The substrate is transparent, the crystal axis and polarity of the nanocolumn LED can be easily controlled, and can be easily obtained industrially.

さらにまた、本発明の照明装置は、前記の化合物半導体素子を用いることを特徴とする。   Furthermore, the lighting device of the present invention is characterized by using the above-described compound semiconductor element.

上記の構成によれば、製造コストが安価で、かつ信頼性に優れた高効率な照明装置を実現することができる。   According to the above configuration, it is possible to realize a highly efficient lighting device that is low in manufacturing cost and excellent in reliability.

また、本発明の化合物半導体素子の製造方法では、前記貫通孔の穿設は、陽極酸化法、ナノインプリント法、ホログラフィック露光法のいずれかを用いることを特徴とする。   In the method for producing a compound semiconductor device of the present invention, the through hole is formed using any one of an anodic oxidation method, a nanoimprint method, and a holographic exposure method.

上記の構成によれば、貫通孔の穿設工程をより効率的に行うことができる。   According to said structure, the drilling process of a through-hole can be performed more efficiently.

本発明の化合物半導体素子およびその製造方法は、以上のように、絶縁性を含む高抵抗な基板上に、少なくともn型層およびp型層が積層されて成るナノスケールの柱状結晶構造体が複数形成されて成る化合物半導体素子およびその製造方法において、前記基板上に前記柱状結晶構造体の成長前に金属層を形成しておき、その金属層に穿設された貫通孔から前記柱状結晶構造体を成長させるようにし、前記金属層が、前記柱状結晶構造体の基端部分の成長温度では、該柱状結晶構造体の材料と反応して結晶を作らないか、結晶を作っても金属化合物を形成し、かつ結晶化した柱状結晶構造体の材料が接着しない高融点の金属材料から成り、該金属層を下部電極として用いる。 As described above, the compound semiconductor device and the manufacturing method thereof of the present invention include a plurality of nanoscale columnar crystal structures in which at least an n-type layer and a p-type layer are stacked on a high-resistance substrate including insulation. In the compound semiconductor device formed and a method for manufacturing the compound semiconductor device, a metal layer is formed on the substrate before the columnar crystal structure is grown, and the columnar crystal structure is formed from a through-hole formed in the metal layer. In the growth temperature of the base end portion of the columnar crystal structure, the metal layer does not react with the material of the columnar crystal structure, or does not form a crystal. formed, and formed Ri from the crystallized high melting point metal material material of the columnar crystal structures do not adhere was, Ru using the metal layer as a lower electrode.

それゆえ、高抵抗な基板上にナノスケールの柱状結晶構造体を形成するにあたって、導電率の高い金属層を下部電極として用いることができるとともに、量産向きの安価な工程を実現することができる。   Therefore, in forming a nanoscale columnar crystal structure on a high-resistance substrate, a metal layer with high conductivity can be used as the lower electrode, and an inexpensive process suitable for mass production can be realized.

さらにまた、本発明の化合物半導体素子は、以上のように、前記金属層が、Ti、Zr、Hf、Cr、Nbの単一金属およびそれらの窒化物の1つから成る。   Furthermore, in the compound semiconductor device of the present invention, as described above, the metal layer is made of a single metal of Ti, Zr, Hf, Cr, or Nb and one of their nitrides.

それゆえ、前記の条件を満足することができ、しかも工業的に容易に入手することができる。   Therefore, the above-mentioned conditions can be satisfied, and it can be easily obtained industrially.

また、本発明の化合物半導体素子は、以上のように、前記基板が、サファイア、MgO、スピネルおよびリチウムアルミナイトの1つから成る。   In the compound semiconductor device of the present invention, as described above, the substrate is made of one of sapphire, MgO, spinel, and lithium aluminite.

それゆえ、良好な結晶で前記柱状結晶構造体を成長させることができる絶縁性基板を成すことができ、さらにInGaN/GaN発光層から放射される青色光に対して該基板は透明であり、ナノコラムLEDにおいて結晶軸や極性の制御が容易であり、しかも工業的に容易に入手することができる。   Therefore, an insulating substrate capable of growing the columnar crystal structure with a good crystal can be formed, and the substrate is transparent to blue light emitted from the InGaN / GaN light emitting layer. In the LED, the crystal axis and polarity can be easily controlled, and can be easily obtained industrially.

さらにまた、本発明の照明装置は、以上のように、前記の化合物半導体素子を用いる。   Furthermore, the illumination device of the present invention uses the compound semiconductor element as described above.

それゆえ、製造コストが安価で、かつ信頼性に優れた高効率な照明装置を実現することができる。   Therefore, it is possible to realize a highly efficient lighting device that is low in manufacturing cost and excellent in reliability.

また、本発明の化合物半導体素子の製造方法は、以上のように、前記貫通孔の穿設を、陽極酸化法、ナノインプリント法、ホログラフィック露光法のいずれかを用いて行う。   In addition, as described above, in the method for producing a compound semiconductor device of the present invention, the through hole is formed using any one of an anodic oxidation method, a nanoimprint method, and a holographic exposure method.

それゆえ、前記貫通孔の穿設工程をより効率的に行うことができる。   Therefore, the through hole can be drilled more efficiently.

[実施の形態1]
図1は、本発明の実施の一形態に係る化合物半導体素子である発光ダイオードの製造工程を模式的に示す断面図である。先ず、図1(a)で示すように、サファイア基板1上にマグネトロンスパッタ装置を用いて、高融点の金属層であるTiN薄膜2を100nm、Al薄膜3を800nm蒸着する。次に、前記TiN薄膜2上のAl薄膜3を陽極酸化して、図1(b)で示すように、Alナノポーラス(多孔質)薄膜4を形成する。
[Embodiment 1]
FIG. 1 is a cross-sectional view schematically showing a manufacturing process of a light-emitting diode which is a compound semiconductor element according to an embodiment of the present invention. First, as shown in FIG. 1A, a TiN thin film 2 which is a high melting point metal layer is deposited on a sapphire substrate 1 by 100 nm and an Al thin film 3 by 800 nm using a magnetron sputtering apparatus. Next, the Al thin film 3 on the TiN thin film 2 is anodized to form an Al 2 O 3 nanoporous (porous) thin film 4 as shown in FIG.

前記陽極酸化の工程は、大略的に、1回目の陽極酸化およびエッチングならびに2回目の陽極酸化およびエッチングの工程から成る。先ず、1回目の陽極酸化では、0.35モルで60℃のシュウ酸溶液に前記基板1を浸漬し、その基板1側に電源の陽極に接続されたクリップを接続し、前記シュウ酸溶液に浸漬した電極に前記電源の負極を接続し、42Vの電圧を印加することで行われる。陽極酸化の終了判定は、陽極酸化電流をモニターすることで行われ、前記Al薄膜3の膜厚が200nm減少した時点で終了となる。次に、1回目のエッチングでは、リン酸に酸化クロム(パウダー)を加えた溶液に、60℃で3分間浸漬させる。続いて、2回目の陽極酸化が1回目の陽極酸化と同じ条件で行われ、モニター電流密度が0.01mA/cm以下となった時点で終了となる。その後、2回目のエッチングが1回目と同様に行われる。こうして、1回目の陽極酸化で形成した微細孔4aを、2回目の陽極酸化で拡大し、前記微細孔4aをナノコラム形成に適した均一な孔径にすることができる。なお、陽極酸化のプロセスで、ハロゲンランプを照射して、光化学反応によるエッチングを行うことで、反応が加速され、プロセスを短時間化することができる。 The anodic oxidation step generally includes a first anodic oxidation and etching step and a second anodic oxidation and etching step. First, in the first anodic oxidation, the substrate 1 is immersed in an oxalic acid solution of 0.35 mol and 60 ° C., a clip connected to the anode of the power source is connected to the substrate 1 side, and the oxalic acid solution The negative electrode of the power source is connected to the immersed electrode and a voltage of 42V is applied. The end determination of the anodization is performed by monitoring the anodization current, and ends when the thickness of the Al thin film 3 is reduced by 200 nm. Next, in the first etching, the substrate is immersed in a solution obtained by adding chromium oxide (powder) to phosphoric acid at 60 ° C. for 3 minutes. Subsequently, the second anodic oxidation is performed under the same conditions as the first anodic oxidation, and the process ends when the monitor current density becomes 0.01 mA / cm 2 or less. Thereafter, the second etching is performed in the same manner as the first etching. In this way, the fine holes 4a formed by the first anodic oxidation can be enlarged by the second anodic oxidation, so that the fine holes 4a have a uniform hole diameter suitable for nanocolumn formation. In the anodization process, the reaction is accelerated by irradiating a halogen lamp and performing etching by a photochemical reaction, and the process can be shortened.

続いて、図1(c)で示すように、前記Al多孔質薄膜4をマスク材として、下地のTiN薄膜2をArイオンを用いたミリング装置によりエッチングし、前記Al多孔質薄膜4の多孔質パターンを下地のTiN薄膜2に転写する。引き続き、60℃の燐酸で約30分間ウェットエッチングすることにより、図1(d)で示すように、マスク材として用いたAl多孔質薄膜4を除去し、前記微細孔4aの部分で下地のサファイア基板1が露出している多孔質TiN薄膜5を形成することができる。 Subsequently, as shown in FIG. 1 (c), the said Al 2 O 3 porous thin film 4 as a mask material, the TiN thin film 2 of the base is etched by milling apparatus using Ar ions, the Al 2 O 3 porous The porous pattern of the porous thin film 4 is transferred to the underlying TiN thin film 2. Subsequently, by wet etching with phosphoric acid at 60 ° C. for about 30 minutes, the Al 2 O 3 porous thin film 4 used as a mask material is removed as shown in FIG. The porous TiN thin film 5 with the underlying sapphire substrate 1 exposed can be formed.

次に、前記サファイア/多孔質TiN基板を分子線エピタキシー(MBE)装置に入れ、RF窒素プラズマを10分間照射した後、温度を800℃に昇温し、通常のGaNナノコラム成長を行うことで、図1(e)で示すように、n型GaN層6を約1000nm成長させる。ここで、最初にナノコラムの基端側のn型GaN層6を成長させる際には、微小孔4a内に露出しているサファイア基板1上に該n型GaN層6が成長するが、前記多孔質TiN薄膜5上にはGaN単結晶は成長しない。これは、800℃以上では、TiとGaNとは結晶を作らず、しかもGaNの多孔質TiN薄膜5上への固着率が極めて低いためである。   Next, the sapphire / porous TiN substrate is placed in a molecular beam epitaxy (MBE) apparatus, irradiated with RF nitrogen plasma for 10 minutes, and then heated to 800 ° C. to perform normal GaN nanocolumn growth. As shown in FIG. 1E, an n-type GaN layer 6 is grown by about 1000 nm. Here, when the n-type GaN layer 6 on the base end side of the nanocolumn is first grown, the n-type GaN layer 6 grows on the sapphire substrate 1 exposed in the microhole 4a. A GaN single crystal does not grow on the porous TiN thin film 5. This is because at 800 ° C. or higher, Ti and GaN do not form crystals, and the adhesion rate of GaN onto the porous TiN thin film 5 is extremely low.

この後、成長温度を600℃に下げて、図1(f)で示すように、n型GaN/InGaNから成る多重量子井戸層7およびp型GaN層8を形成してGaNナノコラムLED11を完成する。このとき、p型GaN層8は、化合物材料のガス流量を調整することで、この図1(f)で示すように徐々に径を広げて、隣接するナノコラムのp型GaN層8と接触させて、プレーナー構造となるようにする。   Thereafter, the growth temperature is lowered to 600 ° C., and as shown in FIG. 1F, a multiple quantum well layer 7 and a p-type GaN layer 8 made of n-type GaN / InGaN are formed to complete a GaN nanocolumn LED 11. . At this time, by adjusting the gas flow rate of the compound material, the p-type GaN layer 8 gradually increases in diameter as shown in FIG. 1 (f) and is brought into contact with the p-type GaN layer 8 of the adjacent nanocolumn. And planer structure.

ここで、成長温度を800℃から600℃に下げたことにより、TiとGaNとが結晶を作り、その前記多孔質TiN薄膜5上への固着率も高くなり、図1(g)に拡大して示すように、前記多孔質TiN薄膜5上にも、n型GaN/InGaNから成る多重量子井戸層7aおよびp型GaN層8aが積層され、GaN/InGaN単結晶積層膜9を形成する。しかしながら、前記p型GaN層8の拡径やナノコラムの高さによって、ナノコラムの基端側への原料ガスの供給は少なく、該GaN/InGaN単結晶積層膜9の成長は前記多重量子井戸層7およびp型GaN層8に比べて僅かである。そして、図1(g)中の矢印に示す通り、チップ内のn型電極層と電気的に接続される前記多孔質TiN薄膜5を介して、チップ上に形成されたすべてのGaNナノコラムLED11にn型コンタクトをとることが可能になる。   Here, by lowering the growth temperature from 800 ° C. to 600 ° C., Ti and GaN form crystals, and the adhesion rate on the porous TiN thin film 5 also increases, which is expanded to FIG. As shown, a multi-quantum well layer 7a and a p-type GaN layer 8a made of n-type GaN / InGaN are laminated on the porous TiN thin film 5 to form a GaN / InGaN single crystal laminated film 9. However, depending on the diameter expansion of the p-type GaN layer 8 and the height of the nanocolumn, the supply of the source gas to the base end side of the nanocolumn is small, and the growth of the GaN / InGaN single crystal multilayer film 9 is caused by the multiple quantum well layer 7. It is slightly more than that of the p-type GaN layer 8. Then, as shown by the arrows in FIG. 1 (g), all the GaN nanocolumn LEDs 11 formed on the chip are connected to each other through the porous TiN thin film 5 electrically connected to the n-type electrode layer in the chip. An n-type contact can be made.

図2は、上述のようにして作成されたGaN基板10に対する電極形成の一例を説明するための模式的な図である。図2(a)は、前記図1(f)で示すようなプレーナー形のp型GaN層8を有するGaN基板10の平面図であり、図1(f)で示すGaNナノコラムLED11が、このGaN基板10の全面に形成されている。このGaN基板10に、フォトリソグラフィにより、図2(b)に示すマスク12を施し、RIEエッチングにより該マスク12以外の部分のGaNナノコラムLED11を除去し、下地の多孔質TiN薄膜5のみを残すことにより、図2(c)に示すように中心部にGaNナノコラムLED11を有し、周辺部は多孔質TiN薄膜5を有するチップが出来上がる。   FIG. 2 is a schematic diagram for explaining an example of electrode formation on the GaN substrate 10 produced as described above. FIG. 2A is a plan view of a GaN substrate 10 having a planar p-type GaN layer 8 as shown in FIG. 1F, and the GaN nanocolumn LED 11 shown in FIG. It is formed on the entire surface of the substrate 10. 2B is applied to the GaN substrate 10 by photolithography, and the GaN nanocolumn LEDs 11 other than the mask 12 are removed by RIE etching, leaving only the underlying porous TiN thin film 5. Thus, as shown in FIG. 2C, a chip having the GaN nanocolumn LED 11 in the center and the porous TiN thin film 5 in the periphery is completed.

そのチップに対して、図2(d)で示すように、p型GaN層8上には透明導電膜13とp型パッド電極14とを形成し、n型電極層となる前記多孔質TiN薄膜5の周縁にもn型パッド電極15を形成し、それぞれに外部電極引き出しの為のワイヤ16,17をワイヤボンディングすることにより発光ダイオードを完成する。   With respect to the chip, as shown in FIG. 2D, a transparent conductive film 13 and a p-type pad electrode 14 are formed on the p-type GaN layer 8, and the porous TiN thin film serving as an n-type electrode layer is formed. An n-type pad electrode 15 is also formed on the periphery of 5, and wires 16 and 17 for leading out external electrodes are wire-bonded to each to complete a light emitting diode.

また図3は、前記GaN基板10をフリップチップ実装する場合の一例を説明するための模式的な断面図である。実装に使用されるセラミックパッケージ30の中央部には窪み31が形成されており、その窪み31の底32にはp型配線38およびn型配線39がパターニングされ、これらの配線38,39はパッケージ外部に取り出されている。その配線38,39上に、前記GaN基板10が、Auバンプ36,37によりそれぞれバンプ接合されている。また、セラミックパッケージ30の窪み31の壁面33には、ナノコラム発光素子から出た光を最小のロスで反射すべくAl薄膜34が形成されており、窪み31の全体は透光性の封止樹脂35によって封止されている。   FIG. 3 is a schematic cross-sectional view for explaining an example when the GaN substrate 10 is flip-chip mounted. A recess 31 is formed in the center of the ceramic package 30 used for mounting. A p-type wiring 38 and an n-type wiring 39 are patterned on the bottom 32 of the recess 31. These wirings 38 and 39 are packaged. It is taken out to the outside. On the wirings 38 and 39, the GaN substrate 10 is bump-bonded by Au bumps 36 and 37, respectively. Further, an Al thin film 34 is formed on the wall surface 33 of the recess 31 of the ceramic package 30 so as to reflect the light emitted from the nanocolumn light emitting element with a minimum loss, and the entire recess 31 is made of a translucent sealing resin. 35 is sealed.

このように構成することで、絶縁性のサファイア基板1上にGaNナノコラムLED11を形成するにあたって、従来例のようなGaNバッファ層などではなく、導電率の高い金属層である多孔質TiN薄膜5を下部電極として用いることができるとともに、量産向きの安価な工程を実現することができる。   With this configuration, when forming the GaN nanocolumn LED 11 on the insulating sapphire substrate 1, the porous TiN thin film 5, which is a metal layer having high conductivity, is used instead of the GaN buffer layer as in the conventional example. It can be used as a lower electrode and can realize an inexpensive process suitable for mass production.

上述の説明では、下部電極となる金属層として、チタンの窒化膜から成る多孔質TiN薄膜5を用いたけれども、導電率が高く、ナノコラムの基端部分(図1ではn型GaN層6)が成長する間は、その成長温度(図1では800℃)では、ナノコラムの材料であるGa,N,In,Alなどの化合物半導体材料や、Mg,Si,Znなどの添加物材料と反応して結晶を作らないか、結晶を作っても金属化合物を形成し、かつ結晶化したナノコラムの材料が接着しない高融点の金属材料を用いればよく、本発明の他の実施形態として、Ti、Zr、Hf、Cr、Nbの単一金属およびそれらの窒化物の1つを用いることができる。それらの材料は、800℃以上ではGaN結晶と反応しないか、あるいは反応しても金属窒化物を形成し、かつ700℃以上ではその上にGaNが接着しない金属材料であり、しかも工業的に容易に入手可能なもので、好適である。   In the above description, although the porous TiN thin film 5 made of a titanium nitride film is used as the metal layer serving as the lower electrode, the conductivity is high, and the base end portion of the nanocolumn (the n-type GaN layer 6 in FIG. 1) is formed. During growth, at the growth temperature (800 ° C. in FIG. 1), it reacts with compound semiconductor materials such as Ga, N, In, and Al, which are nanocolumn materials, and additive materials such as Mg, Si, and Zn. A high melting point metal material that does not form a crystal, forms a metal compound even when the crystal is formed, and does not adhere to the crystallized nanocolumn material may be used. As another embodiment of the present invention, Ti, Zr, Single metals of Hf, Cr, Nb and one of their nitrides can be used. These materials are metal materials that do not react with GaN crystals at 800 ° C or higher, or form metal nitrides even when reacted, and GaN does not adhere to them at 700 ° C or higher, and are industrially easy. And are suitable.

また上述の説明では、基板としてサファイア基板1を用いたけれども、本発明の他の実施形態として、MgO、スピネルまたはリチウムアルミナイトなどを用いることができる。それらの材料は、良好な結晶でナノコラムを成長させることができ、さらにInGaN/GaNから成る多重量子井戸層(発光層)7から放射される青色光に対して透明であり、ナノコラムLEDにおいて結晶軸や極性の制御が容易であり、しかも工業的に容易に入手可能なもので、好適である。   In the above description, the sapphire substrate 1 is used as the substrate. However, MgO, spinel, lithium aluminumite, or the like can be used as another embodiment of the present invention. These materials can grow nanocolumns with good crystals, and are transparent to blue light emitted from the multiple quantum well layer (light emitting layer) 7 made of InGaN / GaN. It is easy to control the polarity and is easily available industrially and is suitable.

さらにまた、図1(b)で示す多孔質薄膜4の形成の際に、図2(e)に示すような網目パターンのマスク18を用いてもよい。このマスク18に覆われた部分は、前記微細孔4a、したがってナノコラムが形成されず、下部電極(n型電極層)となる多孔質TiN薄膜5がそのまま残される。したがって、下部電極の抵抗をさらに下げることができる。   Furthermore, when forming the porous thin film 4 shown in FIG. 1B, a mask 18 having a mesh pattern as shown in FIG. 2E may be used. In the portion covered with the mask 18, the fine holes 4a, and therefore the nanocolumns, are not formed, and the porous TiN thin film 5 serving as the lower electrode (n-type electrode layer) is left as it is. Therefore, the resistance of the lower electrode can be further reduced.

[実施の形態2]
図4は、本発明の実施の他の形態に係る化合物半導体素子である発光ダイオードの製造工程を模式的に示す断面図である。本実施の形態は、前述の図1で示す製造工程に類似している。注目すべきは、本実施の形態では、貫通孔である前記微細孔4aの穿設に、陽極酸化法、ナノインプリント法、ホログラフィック露光法のいずれか(この図4の例ではナノインプリント法)が用いられることである。
[Embodiment 2]
FIG. 4 is a cross-sectional view schematically showing a manufacturing process of a light-emitting diode which is a compound semiconductor element according to another embodiment of the present invention. The present embodiment is similar to the manufacturing process shown in FIG. It should be noted that in the present embodiment, any one of an anodic oxidation method, nanoimprint method, and holographic exposure method (in this example of FIG. 4, nanoimprint method) is used to form the fine holes 4a that are through holes. Is to be.

すなわち、先ず、図2(a)で示すように、MgO基板21上にマグネトロンスパッタ装置を用いてZr薄膜22を100nm蒸着し、スピンコートによりフォトレジスト23を800nm塗布する。次に、前記ナノインプリント技術を用いて、(図2(b)で示すように、フォトレジスト23をエッチングし、前記微細孔4aを有するフォトレジストマスク24を形成する。   That is, first, as shown in FIG. 2A, a Zr thin film 22 is deposited to 100 nm on an MgO substrate 21 using a magnetron sputtering apparatus, and a photoresist 23 is applied to 800 nm by spin coating. Next, using the nanoimprint technique, as shown in FIG. 2B, the photoresist 23 is etched to form a photoresist mask 24 having the fine holes 4a.

その後、図2(c)で示すように、前記フォトレジストマスク24をマスク材として下地のZr薄膜22をArイオンを用いたミリング装置によりエッチングし、前記フォトレジストマスク24のパターンを下地のZr薄膜22に転写する。引き続き、図2(d)で示すように、通常のリソグラフィ技術を用いてフォトレジストマスク24を除去することにより、下部電極層25を形成することができる。これ以降は図1(e)以降に示した方法により、GaNナノコラムLEDを実現することができる。   Thereafter, as shown in FIG. 2C, the underlying Zr thin film 22 is etched by a milling apparatus using Ar ions using the photoresist mask 24 as a mask material, and the pattern of the photoresist mask 24 is changed to the underlying Zr thin film. 22 is transferred. Subsequently, as shown in FIG. 2D, the lower electrode layer 25 can be formed by removing the photoresist mask 24 using a normal lithography technique. Thereafter, a GaN nanocolumn LED can be realized by the method shown in FIG.

このようなマターニングしたマスクを用いて前記微細孔4aを形成することで、該微細孔4a、したがって前記GaNナノコラムLEDの配置、すなわち配列ピッチおよび配列パターンならびに柱径を任意に設定することができ、結晶欠陥の少ないGaNナノコラムLEDの利点を生かし、発生された光を効率的に外部に取出すことができるとともに、所望とする配光で取出す等、光学特性を設計者の意図したとおりに実現することができる。たとえば、前記ナノインプリントの金型のレイアウト設計により、前記微細孔4aを2次元フォトニック結晶配置をなすように配置することで、光取出し効率を向上することができる。   By forming the fine holes 4a using such a mated mask, the arrangement of the fine holes 4a, and hence the GaN nanocolumn LEDs, that is, the arrangement pitch and arrangement pattern, and the column diameter can be arbitrarily set. Utilizing the advantages of GaN nanocolumn LEDs with few crystal defects, the generated light can be efficiently extracted to the outside, and the optical characteristics can be realized as intended by the designer, such as with the desired light distribution. be able to. For example, the light extraction efficiency can be improved by arranging the fine holes 4a so as to form a two-dimensional photonic crystal arrangement by the layout design of the nanoimprint mold.

また、GaNナノコラムLEDの前記柱径を調整することで、波長変換のための蛍光体を用いることなく、所望とする波長の光を発生させることができる。しかも、同一の基板上に、多色発光のGaNナノコラムLEDを実現することができ、それらの組合わせによって多種多様な発色が可能となると同時に、白色発光も可能になり、さらに同じ白色でもさまざまな色合いを出すことができる。たとえば、R,G,Bの3色を発生するようにすると、白色光に合成することができ、Y,Bの2色を発生するようにすると、疑似白色光に合成することができる。こうして、白色光に適応した発光ダイオードを実現することができ、前述のように製造コストが安価で、かつ信頼性に優れる点と併せて、該発光ダイオードは照明装置に極めて好適である。   Further, by adjusting the column diameter of the GaN nanocolumn LED, light having a desired wavelength can be generated without using a phosphor for wavelength conversion. Moreover, GaN nanocolumn LEDs with multicolor emission can be realized on the same substrate, and by combining them, it is possible to produce a wide variety of colors, and at the same time, white light emission is possible. Can produce shades. For example, if three colors of R, G, and B are generated, it can be combined with white light, and if two colors of Y and B are generated, it can be combined with pseudo white light. Thus, a light-emitting diode adapted to white light can be realized, and the light-emitting diode is extremely suitable for a lighting device in combination with the low manufacturing cost and excellent reliability as described above.

本発明は、窒化物半導体(GaN)に限らず、酸化物半導体にも適用することができる。また、III族原子と窒素原子に限らず、II族原子と酸素原子およびそれらの組合わせにも適用することができる。   The present invention can be applied not only to a nitride semiconductor (GaN) but also to an oxide semiconductor. Further, the present invention can be applied not only to group III atoms and nitrogen atoms, but also to group II atoms and oxygen atoms and combinations thereof.

本発明の実施の一形態に係る化合物半導体素子である発光ダイオードの製造工程を模式的に示す断面図である。It is sectional drawing which shows typically the manufacturing process of the light emitting diode which is a compound semiconductor element which concerns on one Embodiment of this invention. 図1で示すようにして作成されたGaN基板に対する電極形成の一例を説明するための模式的な図である。It is a schematic diagram for demonstrating an example of electrode formation with respect to the GaN substrate produced as shown in FIG. 図1で示すようにして作成されたGaN基板をフリップチップ実装する場合の一例を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating an example in the case of flip-chip mounting the GaN board | substrate produced as shown in FIG. 本発明の実施の他の形態に係る化合物半導体素子である発光ダイオードの製造工程を模式的に示す断面図である。It is sectional drawing which shows typically the manufacturing process of the light emitting diode which is a compound semiconductor element which concerns on the other form of implementation of this invention.

符号の説明Explanation of symbols

1 サファイア基板
2 TiN薄膜
3 Al薄膜
4 Al多孔質薄膜
4a 微細孔
5 多孔質TiN薄膜
6 n型GaN層
7 多重量子井戸層
8 p型GaN層
10 GaN基板
11 GaNナノコラムLED
12 マスク
13 透明導電膜
14 p型パッド電極
15 n型パッド電極
16,17 ワイヤ
18 マスク
21 MgO基板
22 Zr薄膜
23 フォトレジスト
24 フォトレジストマスク
25 下部電極層
30 セラミックパッケージ
31 窪み
34 Al薄膜
35 封止樹脂
36,37 Auバンプ
38 p型配線
39 n型配線
1 sapphire substrate 2 TiN thin film 3 Al thin film 4 Al 2 O 3 porous film 4a micropores 5 porous TiN film 6 n-type GaN layer 7 multi-quantum well layer 8 p-type GaN layer 10 GaN substrate 11 GaN nano-columns LED
12 mask 13 transparent conductive film 14 p-type pad electrode 15 n-type pad electrodes 16 and 17 wire 18 mask 21 MgO substrate 22 Zr thin film 23 photoresist 24 photoresist mask 25 lower electrode layer 30 ceramic package 31 recess 34 Al thin film 35 sealing Resin 36, 37 Au bump 38 p-type wiring 39 n-type wiring

Claims (6)

高抵抗な基板の上部に少なくともn型層およびp型層が積層されて成るナノスケールの柱状結晶構造体を複数有する化合物半導体素子において、
前記基板上に形成され、前記基板から該柱状結晶構造体が成長してゆくための貫通孔が穿設された金属層をさらに備え、
前記金属層は、前記柱状結晶構造体の基端部分の成長温度では、該柱状結晶構造体の材料と反応して結晶を作らないか、結晶を作っても金属化合物を形成し、かつ結晶化した柱状結晶構造体の材料が接着しない金属材料から成り、該金属層を下部電極として用いることを特徴とする化合物半導体素子。
In a compound semiconductor device having a plurality of nanoscale columnar crystal structures in which at least an n-type layer and a p-type layer are stacked on a high-resistance substrate,
A metal layer formed on the substrate and having a through-hole for growing the columnar crystal structure from the substrate;
The metal layer reacts with the material of the columnar crystal structure at the growth temperature of the base end portion of the columnar crystal structure or does not form a crystal, or even if a crystal is formed, a metal compound is formed and crystallized. Ri metallic material a material is not adhered columnar crystal structure was formed, a compound semiconductor device according to claim Rukoto using the metal layer as a lower electrode.
前記金属層は、Ti、Zr、Hf、Cr、Nbの単一金属およびそれらの窒化物の1つから成ることを特徴とする請求項1記載の化合物半導体素子。   2. The compound semiconductor device according to claim 1, wherein the metal layer is made of a single metal of Ti, Zr, Hf, Cr, or Nb and one of nitrides thereof. 前記基板は、サファイア、MgO、スピネルおよびリチウムアルミナイトの1つから成ることを特徴とする請求項1または2記載の化合物半導体素子。   3. The compound semiconductor device according to claim 1, wherein the substrate is made of one of sapphire, MgO, spinel and lithium aluminite. 前記請求項1〜3のいずれか1項に記載の化合物半導体素子を用いることを特徴とする照明装置。   The illuminating device using the compound semiconductor element of any one of the said Claims 1-3. 高抵抗な基板の上部に少なくともn型層およびp型層が積層されて成るナノスケールの柱状結晶構造体を複数有する化合物半導体素子の製造方法において、
前記基板上に、前記柱状結晶構造体の基端部分の成長温度では、該柱状結晶構造体の材料と反応して結晶を作らないか、結晶を作っても金属化合物を形成し、かつ結晶化した柱状結晶構造体の材料が接着しない金属材料から成り、下部電極として用いる金属層を成膜する工程と、
前記金属層に貫通孔を穿設する工程と、
前記貫通孔内で露出した基板表面上に前記柱状結晶構造体の材料を結晶化させ、少なくとも前記n型層およびp型層を成長させる工程とを含むことを特徴とする化合物半導体素子の製造方法。
In a method for manufacturing a compound semiconductor device having a plurality of nanoscale columnar crystal structures in which at least an n-type layer and a p-type layer are stacked on a high-resistance substrate,
On the substrate, the growth temperature of the base end portion of the columnar crystal structure does not react with the material of the columnar crystal structure to form a crystal, or even if a crystal is formed, a metal compound is formed and crystallized. Ri of a metal material material of the columnar crystal structures do not adhere to the forming, a step of forming a metal layer Ru is used as the lower electrode,
Drilling a through hole in the metal layer;
Crystallizing the material of the columnar crystal structure on the substrate surface exposed in the through-hole, and growing at least the n-type layer and the p-type layer. .
前記貫通孔を穿設する工程は、陽極酸化法、ナノインプリント法、ホログラフィック露光法のいずれかを用いることを特徴とする請求項5記載の化合物半導体素子の製造方法。   6. The method of manufacturing a compound semiconductor device according to claim 5, wherein the step of forming the through hole uses any one of an anodic oxidation method, a nanoimprint method, and a holographic exposure method.
JP2007167209A 2007-06-26 2007-06-26 COMPOUND SEMICONDUCTOR ELEMENT, LIGHTING DEVICE USING SAME, AND METHOD FOR PRODUCING COMPOUND SEMICONDUCTOR ELEMENT Expired - Fee Related JP5097460B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007167209A JP5097460B2 (en) 2007-06-26 2007-06-26 COMPOUND SEMICONDUCTOR ELEMENT, LIGHTING DEVICE USING SAME, AND METHOD FOR PRODUCING COMPOUND SEMICONDUCTOR ELEMENT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007167209A JP5097460B2 (en) 2007-06-26 2007-06-26 COMPOUND SEMICONDUCTOR ELEMENT, LIGHTING DEVICE USING SAME, AND METHOD FOR PRODUCING COMPOUND SEMICONDUCTOR ELEMENT

Publications (2)

Publication Number Publication Date
JP2009009978A JP2009009978A (en) 2009-01-15
JP5097460B2 true JP5097460B2 (en) 2012-12-12

Family

ID=40324821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007167209A Expired - Fee Related JP5097460B2 (en) 2007-06-26 2007-06-26 COMPOUND SEMICONDUCTOR ELEMENT, LIGHTING DEVICE USING SAME, AND METHOD FOR PRODUCING COMPOUND SEMICONDUCTOR ELEMENT

Country Status (1)

Country Link
JP (1) JP5097460B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9537051B2 (en) 2014-08-29 2017-01-03 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100956499B1 (en) * 2008-08-01 2010-05-07 주식회사 실트론 Compound semiconductor substrate having metal layer, method for manufacturing the same, and compound semiconductor device using the same
KR101897481B1 (en) 2010-11-04 2018-09-12 루미리즈 홀딩 비.브이. Solid state light emitting devices based on crystallographically relaxed structures
JP5932664B2 (en) * 2010-12-08 2016-06-08 エルシード株式会社 Group III nitride semiconductor device and manufacturing method thereof
FR3064109A1 (en) * 2017-03-20 2018-09-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives NANOWRY STRUCTURE AND METHOD FOR PRODUCING SUCH A STRUCTURE
JP7147132B2 (en) * 2017-05-31 2022-10-05 セイコーエプソン株式会社 Light-emitting device, projector, and method for manufacturing light-emitting device
CN109427940B (en) * 2017-08-22 2020-04-24 比亚迪股份有限公司 Light emitting diode epitaxial wafer and manufacturing method thereof
JP6988460B2 (en) 2017-12-26 2022-01-05 セイコーエプソン株式会社 Light emitting device, manufacturing method of light emitting device, and projector
DE102019103492A1 (en) * 2019-02-12 2020-08-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung OPTOELECTRONIC COMPONENT
JP7392426B2 (en) 2019-11-28 2023-12-06 セイコーエプソン株式会社 Light emitting devices and projectors
JP2021150373A (en) * 2020-03-17 2021-09-27 セイコーエプソン株式会社 Light emitting device, projector, and display
CN113471062A (en) * 2021-06-30 2021-10-01 中国科学技术大学 Preparation method of III-group oxide film and epitaxial wafer thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3571641B2 (en) * 1999-11-15 2004-09-29 松下電器産業株式会社 Nitride semiconductor device
KR100513316B1 (en) * 2003-01-21 2005-09-09 삼성전기주식회사 Manufacturing method of semiconductor device having high efficiency
JP2005136106A (en) * 2003-10-29 2005-05-26 Kyocera Corp Single crystal sapphire substrate and its manufacturing method, and semiconductor light emitting device
KR100682872B1 (en) * 2004-12-08 2007-02-15 삼성전기주식회사 Manufacturing method of semiconductor device having high efficiency
US8163575B2 (en) * 2005-06-17 2012-04-24 Philips Lumileds Lighting Company Llc Grown photonic crystals in semiconductor light emitting devices
US7638810B2 (en) * 2005-09-09 2009-12-29 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. GaN laser with refractory metal ELOG masks for intracavity contact

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9537051B2 (en) 2014-08-29 2017-01-03 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device

Also Published As

Publication number Publication date
JP2009009978A (en) 2009-01-15

Similar Documents

Publication Publication Date Title
JP5097460B2 (en) COMPOUND SEMICONDUCTOR ELEMENT, LIGHTING DEVICE USING SAME, AND METHOD FOR PRODUCING COMPOUND SEMICONDUCTOR ELEMENT
JP6025933B2 (en) Manufacturing method of light emitting diode
JP4525500B2 (en) Semiconductor light emitting element, lighting device using the same, and method for manufacturing semiconductor light emitting element
JP6324654B2 (en) GaN thin film structure, manufacturing method thereof, and semiconductor device including the same
JP5097532B2 (en) Method for manufacturing compound semiconductor light emitting device
US8420439B2 (en) Method of producing a radiation-emitting thin film component and radiation-emitting thin film component
JP2008108757A (en) Compound semiconductor light-emitting element, illumination apparatus employing the same and manufacturing method of compound semiconductor element
JP2006295188A (en) Vertical structure iii nitride light emitting element and its fabrication process
JP2006196693A (en) Method for forming semiconductor device and method for mounting semiconductor device
JP4982176B2 (en) COMPOUND SEMICONDUCTOR ELEMENT, LIGHTING DEVICE USING SAME, AND METHOD FOR PRODUCING COMPOUND SEMICONDUCTOR ELEMENT
KR20100073757A (en) Light emitting device using micro-rod and method of manufacturing the light emitting device
JP2015504242A (en) Semiconductor device and method of manufacturing the same
JP4586935B2 (en) Manufacturing method of semiconductor light emitting device
JP2007049062A (en) Semiconductor light emitting element, lighting system employing it, and process for fabricating semiconductor light emitting element
KR20090080216A (en) Method for manufacturing nitride semiconductor and light emitting device having vertical structure
JP5247109B2 (en) Semiconductor light emitting device, illumination device using the same, and method for manufacturing semiconductor light emitting device
JP3157124U (en) Structure of gallium nitride based light-emitting diode
KR20070100851A (en) Fabrication of templates for high-quality group 3 nitride-based homoepitaxial substrate and its related light-emitting multistructure and growth of 3 nitride-based epitaxial semiconductor thin film using templates
KR100716648B1 (en) Light emitting diode having plurality of light emitting cells and method of fabricating the same
JP2013254876A (en) Group iii nitride semiconductor device and manufacturing method therefor
KR20130105993A (en) Method for separating epitaxial growth layer from growth substrate and semiconductor device using the same
KR101652791B1 (en) Manufacturing method of semiconductor device
KR101106136B1 (en) Method of fabricating semiconductor substarte and method of fabricating lighe emitting device
KR101229832B1 (en) Method of fabricating semiconductor substarte and method of fabricating lighe emitting device
CN107735870B (en) Light emitting module and method for manufacturing light emitting module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120924

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees