JP5092792B2

JP5092792B2 - レギュレータ回路

Info

Publication number: JP5092792B2
Application number: JP2008041606A
Authority: JP
Inventors: 知央平山
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2008-02-22
Filing date: 2008-02-22
Publication date: 2012-12-05
Anticipated expiration: 2028-02-22
Also published as: JP2009199435A

Description

本発明はレギュレータ回路に関し、特にＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）上に構成して好適なレギュレータ回路に関する。

携帯電話用パワーアンプに使用される制御電圧は通常２．５Ｖ前後で使用されるが、電池の充電状態によって、この制御電圧は、２〜３Ｖの範囲で変動する場合がある。実際にパワーアンプを製造するときは、このような電圧マージンを考慮に入れて、製品を提供する必要がある。変動する電圧に対して安定した電圧を供給するレギュレータ回路が用いられる。

一般的に、帰還形式のシリーズレギュレータ回路が用いられる。図７にその典型的は構成を示す。図７において、７０１は制御回路（制御トランジスタ）、７０２は誤差回路、７０３は基準電圧発生回路、７０４は検出回路、７０５は負荷、７０７は電圧入力端子、７０８は電圧出力端子である。検出回路７０４は、電圧出力端子７０８の電圧を検出し、誤差回路７０２は基準電圧と出力電圧を比較し、出力電圧と基準電圧の誤差が縮小するように制御回路７０１を制御する。出力された電圧を打ち消すように帰還がかかり、入力端子と出力端子に直列に挿入された制御回路が動作することにより出力端子での定電圧化を実現できる。

図８は、図７の動作原理に基づいた代表的なレギュレータ回路の構成を示す図である（特許文献１等参照）。このレギュレータ回路は、電圧入力端子８１０と電圧出力端子８１１にコレクタとエミッタが接続され、ベースが電圧入力端子８１０に抵抗８０７を介して接続されたバイポーラトランジスタ８０１と、バイポーラトランジスタ８０１のベースにコレクタが接続されたトランジスタ８０２と、カソードがトランジスタ８０２のエミッタに接続され、さらに抵抗８０５を介して電圧出力端子８１１に接続され、アノードが接地されたツェナーダイオード（Ｄｚ）８１２と、電圧出力端子８１１とグランド間に接続された抵抗８０３、８０４、８０５と、電圧入力端子８１０とグランド間にはコンデンサ８０８、電圧出力端子８１１とグランド間に接続された容量（平滑用コンデンサ）８０９を備えている。ツェナーダイオード（Ｄｚ）８１２で基準電圧を構成して、トランジスタ８０２にて、出力電圧Ｖｏｕｔの分圧値と比較する。この構成はツェナーダイオードを使用している点から、回路構成要素の全てを半導体集積回路上で構成することは現実的ではない。

特開２００２−３１２０４１号公報

以下に本発明による関連技術の分析を与える。

図９は、図８の回路を簡略化して示した図である。図９に示される回路を、ＩＣ上に構成してレギュレータ回路として用いる（便宜上、図８のバイポーラトランジスタ８０１、８０２をＦＥＴ（電界効果トランジスタ）で構成）。

図９を参照すると、電圧入力端子９０７と電圧出力端子９０８間に挿入され、ゲートが電圧入力端子９０７に抵抗９０５を介して接続される第１のトランジスタ９０１と、ドレインが第１のトランジスタ９０１のゲートに接続されソースがグランドに接続された第２のトランジスタ９０２と、を備え、第２のトランジスタ９０２のゲートは、電圧出力端子９０８の分圧抵抗９０３、９０４の分圧点（分圧端子）に接続されている。

図９の回路において、トランジスタ９０１、９０２が飽和状態のとき、入力電圧Ｖｉｎが上昇し出力電圧Ｖｏｕｔが上昇すると、トランジスタ９０２のゲート・ソース間電圧が上昇し、トランジスタ９０２のドレイン電流が増加し、トランジスタ９０１のゲート電圧が下がるために、トランジスタ９０１のオン抵抗が増大し、出力電圧Ｖｏｕｔの上昇を打ち消すことになる。図９の回路の動作は、図７に準拠している。図９に示した例は、簡易な構成であり、ＩＣの搭載が容易なシリーズレギュレータである。

図９の回路は、入力電圧変動に対する出力電圧変動（ΔＶｏｕｔ／ΔＶｉｎ）が若干悪いこと、および、ツェナーダイオードを用いていないために、トランジスタの閾値バラツキに弱いという問題がある。この問題の詳細は、本発明の動作原理に関連して後述される。

本発明の目的は、レギュレータ回路における入力電圧変動に対する出力電圧変動を改善するレギュレータ回路を提供することにある。また本発明の他の目的は、トランジスタの閾値バラツキに対して安定した電流を増幅器に供給するレギュレータ回路を提供することにある。

本願で開示される発明は、前記課題を解決するため概略以下の構成とされる。

本発明の１つの側面において、電圧入力端子と電圧出力端子間に挿入され、制御端子が前記電圧入力端子に抵抗を介して接続された第１のトランジスタと、前記第１のトランジスタの制御端子とグランド端子間に挿入された第２のトランジスタと、前記電圧出力端子とグランド端子間の分圧抵抗の分圧端子と、前記第２のトランジスタの制御端子間に接続され、制御端子が前記電圧出力端子に接続された第３のトランジスタと、を備えたレギュレータ回路が提供される。

本発明の他の側面によれば、電圧入力端子と電圧出力端子間に挿入され、制御端子が前記電圧入力端子に抵抗を介して接続された第１のトランジスタと、前記第１のトランジスタの制御端子とグランド端子間に挿入された第２のトランジスタと、前記第２のトランジスタの制御端子と、一端が接地電位に接続された抵抗の他端間に接続され、制御端子が前記電圧出力端子に接続された第３のトランジスタと、を備えたレギュレータ回路が提供される。

本発明によれば、入力電圧の変動に対して出力電圧変動の少なくすることができる。また閾値バラツキに対して安定した電流を供給することができる。

本発明の実施の形態について説明する。本発明に係るレギュレータ回路の一態様においては、レギュレート前の電圧を入力する電圧入力端子（１０７）と、レギュレート後の電圧を出力する電圧出力端子（１０８）と、ドレインが電圧入力端子（１０７）に接続され、ソースが電圧出力端子（１０８）に接続された第１のトランジスタ（１０１）と、ドレインが第１のトランジスタ（１０１）のゲートに接続され、ソースが接地された第２のトランジスタ（１０２）と、ゲートが電圧出力端子（１０８）に接続され、ソースが第２のトランジスタ（１０２）のゲートに接続された第３のトランジスタ（１０３）と、電圧出力端子（１０８）と第３のトランジスタ（１０３）のドレイン間に接続されている第１の抵抗素子（１０４）と、第３のトランジスタ（１０３）のドレインと接地間に接続されている第２の抵抗素子（１０５）と、第１のトランジスタ（１０１）のゲートとドレインの間に接続されている第３の抵抗素子（１０６）と、を備えている。

あるいは、本発明に係るレギュレータ回路の別の態様においては、レギュレート前の電圧を入力する電圧入力端子（３０７）と、レギュレート後の電圧を出力する電圧出力端子（３０８）と、ドレインが前記電圧入力端子（３０７）に接続され、ソースが前記電圧出力端子（３０８）に接続された第１のトランジスタ（３０１）と、ドレインが前記第１のトランジスタ（３０１）のゲートに接続され、ソースが接地された第２のトランジスタ（３０２）と、ゲートが前記電圧出力端子（３０８）に接続され、ソースが前記第２のトランジスタ（３０２）のゲートに接続された第３のトランジスタ（３０３）と、前記第３のトランジスタ（３０３）のドレインと接地間に接続されている第１の抵抗素子（３０５）と、前記第１のトランジスタ（３０１）のゲートとドレイン間に接続されている第２の抵抗素子（３０６）と、前記第２のトランジスタ（３０２）のゲートと接地間に接続されている第３の抵抗素子（３０４）と、を備えている。

以下に、本発明に係る回路の動作原理を説明する。本発明の１態様は、図９の構成において、トランジスタ９０２と分圧点の間に、ゲートが電圧出力端子に接続されたトランジスタを挿入したものである。

まず、図９に示したレギュレータ回路の安定度ΔＶｏｕｔ／ΔＶｉｎ（小さいほど良好なレギュレータ回路となる）を導出する。

トランジスタ９０１、９０２が飽和状態で動作しているとし、内部抵抗を無視する。Ｖｉｎを入力端子９０７に印加される入力電力とし、抵抗９０５の抵抗値をＲ３、トランジスタ９０２のドレイン電流をＩｄ２とすると、トランジスタ９０１のゲート電圧Ｖｇ１は式（１）で表される。

Ｖｇ１＝Ｖｉｎ−Ｒ３・Ｉｄ２・・・（１）

ｇｍ２をトランジスタ９０２の相互コンダクタンスとし、電圧出力端子９０８の出力電圧Ｖoutの変動ΔＶｏｕｔに対するＩｄ２の変動ΔＩｄ２は次式（２）で表される。

ΔＩｄ２＝ｇｍ２ΔＶｏｕｔ・｛Ｒ２／（Ｒ１＋Ｒ２）｝・・・（２）

ｇｍ１をトランジスタ９０１の相互コンダクタンスとすると、ドレイン電流Ｉｄ１の変動ΔＩｄ１は次式（３）で表される。

ΔＩｄ１＝ｇｍ１ΔＶｇ１・・・（３）

抵抗９０３、９０４の抵抗値をＲ１、Ｒ２とすると、ΔＩｄ１は次式（４）で与えられる。

ΔＩｄ１＝ΔＶｏｕｔ／（Ｒ１＋Ｒ２）・・・（４）

したがって、
ΔＩｄ１／ΔＶｇ１＝ｇｍ１＝｛ΔＶｏｕｔ／（Ｒ１＋Ｒ２）｝／ΔＶｇ１・・・（５）

式（５）より、
ΔＶｇ１＝｛ΔＶｏｕｔ／（Ｒ１＋Ｒ２）｝／ｇｍ１・・・（６）

したがって、入力電圧の変動に対するレギュレータ出力電圧の変動の安定度は次式（７）で与えられる。

ΔＶｏｕｔ／ΔＶｉｎ
＝ΔＶｏｕｔ／｛ΔＶｇ１＋Ｒ３・ΔＩｄ２｝
＝ΔＶｏｕｔ／［｛ΔＶｏｕｔ／（Ｒ１＋Ｒ２）｝／ｇｍ１＋Ｒ３・ｇｍ２・ΔＶｏｕｔ・｛Ｒ２／（Ｒ１＋Ｒ２）｝］
＝１／［｛１／（Ｒ１＋Ｒ２）｝／ｇｍ１＋Ｒ３・ｇｍ２・｛Ｒ２／（Ｒ１＋Ｒ２）｝］
＝（Ｒ１＋Ｒ２）ｇｍ１／（１＋Ｒ１・Ｒ３・ｇｍ１・ｇｍ２）
・・・（７）

本発明においては、上式（７）において、抵抗値Ｒ２を大幅に減少させることによって、安定度を向上（ΔＶｏｕｔ／ΔＶｉｎを減少）させるために、トランジスタ９０２のソース−ゲート接続を、Ｒ２に並列に接続して、式（７）における、抵抗値Ｒ２の影響をキャンセルする。

また、レギュレータ回路に用いるトランジスタの閾値変動特性によるＶｏｕｔ変動に関しては、増幅器本体に流れる電流を閾値変動に追随させることができれば、全体的な閾値変動に対しても増幅器本体に流れる電流は一定にすることが可能となる。

本発明においては、図９におけるトランジスタ９０２の閾値変動が、増幅器本体の閾値変動を反映するように構成することで、閾値変動による電流変動を抑制する。以下実施例に即して説明する。

図１は、本発明の第１の実施例の構成を示す図である。電源電圧の安定性を向上させるよう、上記（７）式のＲ２の影響を最小限に抑えるためには、フィードバックを担うトランジスタ１０２のゲートと、該ゲート電位を決定している抵抗１０４、１０５の直列接続の接続点との間に、トランジスタ１０３を新たに付加する。これにより抵抗１０５（Ｒ２）の式（１）に対する影響が薄れ、トランジスタ１０３の相互コンダクタンス１をｇｍ３として、１／ｇｍ３の影響が見えてくることになる。

図２は、本発明の第１の実施例（図１の回路）と比較例のレギュレータ回路（図９の回路）における出力電圧の入力電圧依存性（シミュレーション結果）を示す図である。値としては、ΔＶｏｕｔ／ΔＶｉｎ＝０．０５以下となる。一方、比較例のレギュレータ回路（図９の回路）では、ΔＶｏｕｔ／ΔＶｉｎ＝０．１である。

本実施例によれば、図９の回路と比べて、安定度を２倍以上向上としている。本実施例において、このように安定度が向上した理由は、式（７）における、抵抗Ｒ２が１／ｇｍ３に等価的に入れ替わったことに相当するためである。

シミュレーションした回路では、Ｒ２（図１の１０５の抵抗値）は３０００Ωで構成されているが、トランジスタ１０３の相互コンダクタンス１をｇｍ３として１／ｇｍ３は約５０Ωに相当し、Ｒ１（図１の抵抗１０４の抵抗値）の約１ｋΩに対して無視できるレベルに落ちているためである。

図３は、本発明の第２の実施例の構成を示す図である。本実施例では、前記第１の実施例において示した効果は、抵抗のかわりに、トランジス１０３の１／ｇｍが見えたことによるものである。

図１と異なる構成の回路であっても、同様な効果が期待できる構成であれば、安定度が向上する。よって、図３に示したような回路構成でも、トランジスタ３０３が抵抗の代わりになって第１の実施例と同様、レギュレータ回路の安定度は向上する。

図３を参照すると、本実施例においては、ゲートが電圧出力端子３０８に接続されたトランジスタ３０３のドレインとソースは抵抗素子３０５、３０４の一端にそれぞれ接続され、抵抗素子３０５、３０４の他端は接地されている。抵抗素子３０４は、トランジスタ３０２のバイアス電圧生成用であり、削除も可能である。

次に、本発明の第３の実施例について説明する。前記第１、第２の実施例においてトランジスタ１０１および１０２（３０１、３０２）にディプレッション型のトランジスタを用いることで、エンハンスメント型の場合に比べてオフセットがない分、飽和動作に達するまでの電圧が低くなり、関連技術より低い電圧領域での安定動作が可能になる。

図４は、図１において、トランジスタ１０１がディプレッション型（Ｄ−ＦＥＴ）の場合とエンハンスメント型（Ｅ−ＦＥＴ）の場合における特性（入出力特性）の比較結果を示す図である。

図４に示すように、Ｄ−ＦＥＴの場合の方が実際の使用範囲である２−３Ｖ間での安定性がＥ−ＦＥＴの場合よりも向上する。

これは、以下の理由による。Ｄ−ＦＥＴの場合、ゲート電圧が０ＶでもトランジスタがＯＮしていることにより低電圧の領域から飽和状態に達する。このため、Ｖｉｎが低電圧でも線形的に変化することが可能となるからである。

なお、通常、携帯電話用増幅器を構成するときは単一電源で用いることの可能なＥ−ＦＥＴを使用するが、本発明の第３の実施例を実施するには、プロセス上にＤ−ＦＥＴを構成する必要がある。このため、本発明の第３の実施例を実施するためには、Ｅ−Ｄ混載プロセスが必要となる。なお、図１においてトランジスタ１０１、図３においてトランジスタ３０１以外のトランジスタが、Ｄ−ＦＥＴでもＥ−ＦＥＴでもレギュレータ回路としても問題なく動作するので、これらはどちらを用いてもかまわないが、図１のトランジスタ１０２、図３のトランジスタ３０２をＤ−ＦＥＴとした場合には、低い入力電圧の領域から飽和動作になるため、Ｖｏｕｔが高く取れないことになる。よって、目的によりトランジスタを使い分ける必要がある。

図５は、本発明の第４の実施例の構成を示す図である。本実施例においては、図１のレギュレータ回路をバイアス回路５０９の前段に接続させるとともに、トランジスタ５０２と増幅器５０８の閾値変動をリンクさせる、すなわち、同特性にすることで、レギュレータの安定度を向上させている。特に制限されないが、増幅器５０８には、信号入力端子５１０からの信号（ＲＦ信号）が結合コンデンサ５１１を介してＡＣ入力される。

図９のレギュレータ回路の課題として、図８のように、参照電圧を発生させるツェナーダイオードを用いていないために、トランジスタ特性が閾値変動に弱い。

本実施例において、本発明の第３の実施例として説明したように、制御回路となるトランジスタ５０１にディプレッション型のトランジスタを用いている場合、あまり影響ないが、フィードバックを担うトランジスタ５０２の閾値が変動すると、出力電力も変動してしまう。

例えばトランジスタ５０２の閾値が設計値より０．０５Ｖ程度低くなった場合には、出力電圧は設計値より０．１Ｖ低くなるので、これを打ち消すように、増幅器の閾値も変動すれば、増幅回路に流れる電流変動は小さくなる。

そこで、増幅器５０８の閾値変動とトランジスタ５０２の閾値変動がリンクするような状態にすれば、図６に示すように、電圧変動に安定であることに加え、閾値変動に強いレギュレータ回路が構成できる。図６は、比較例（本発明を不適用）と本発明の第４の実施例における増幅器の特性（Ｖｒｅｆ対ドレイン電流Ｉｄ）を比較して示す図である。

増幅器５０８とトランジスタ５０２の閾値変動をどうリンクさせるかについては、例えば増幅器５０８に使用されているマルチフィンガの一部分を抜き出し、トランジスタ５０２として用いてもよい。

本発明は、携帯電話や無線ＬＡＮ用の携帯機器に使用される電子回路、特に高周波増幅器に適用可能である。

なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

本発明の第１の実施例の構成を示す図である。本発明の第１の実施例の効果を説明するための図である。本発明の第２の実施例の構成を示す図である。本発明の第３の実施例の効果を説明するための図である。本発明の第４の実施例の構成を説明するための図である。本発明の第４の実施例の効果を説明するための図である。レギュレータ回路の原理を示すブロック図である。一般的に用いられるレギュレータ回路の回路構成を示す図である。ＩＣ上に構成されるレギュレータ回路の回路構成を示す図である。

符号の説明

１０１、１０２、１０３、３０１、３０２、３０３、５０１、５０２、５０３、５０８、８０１、８０２、９０１、９０２トランジスタ
１０４、１０５、１０６、３０４、３０５、３０６、５０４、５０５、５０６、８０３、８０４、８０５、８０６、８０７、９０３、９０４、９０５抵抗
１０７、１０８、３０７、３０８、５０７、７０７、７０８、８１０、８１１、９０７、９０８端子
５０９バイアス回路
５１０信号入力端子
５１１結合コンデンサ
７０１制御回路
７０２誤差増幅
７０３基準電圧発生回路
７０４検出回路
７０５負荷
８０８８０９容量（コンデンサ）
８１２ツェナーダイオード

Claims

電圧入力端子と電圧出力端子間に挿入され、制御端子が前記電圧入力端子に抵抗を介して接続された第１のトランジスタと、
前記第１のトランジスタの制御端子とグランド端子間に挿入された第２のトランジスタと、
前記電圧出力端子とグランド端子間の分圧抵抗の分圧端子と、前記第２のトランジスタの制御端子間に接続され、制御端子が前記電圧出力端子に接続された第３のトランジスタと、
を備えたことを特徴とするレギュレータ回路。
レギュレート前の電圧を入力する電圧入力端子と、
レギュレート後の電圧を出力する電圧出力端子と、
ドレインが前記電圧入力端子に接続され、ソースが前記電圧出力端子に接続された第１のトランジスタと、
ドレインが前記第１のトランジスタのゲートに接続され、ソースが接地された第２のトランジスタと、
ゲートが前記電圧出力端子に接続されソースが前記第２のトランジスタのゲートに接続された第３のトランジスタと、
前記電圧出力端子と前記第３のトランジスタのドレイン間に接続されている第１の抵抗素子と、
前記第３のトランジスタのドレインと接地間に接続されている第２の抵抗素子と、
前記第１のトランジスタのゲートとドレインの間を接続されている第３の抵抗素子と、
を備えたことを特徴とするレギュレータ回路。
電圧入力端子と電圧出力端子間に挿入され、制御端子が前記電圧入力端子に抵抗を介して接続された第１のトランジスタと、
前記第１のトランジスタの制御端子とグランド端子間に挿入された第２のトランジスタと、
前記第２のトランジスタの制御端子と、一端が接地電位に接続された抵抗の他端間に接続され、制御端子が前記電圧出力端子に接続された第３のトランジスタと、
を備えたことを特徴とするレギュレータ回路。
前記第２のトランジスタの制御端子が抵抗を介してグランド端子に接続される、ことを特徴とする請求項３記載のレギュレータ回路。
レギュレート前の電圧を入力する電圧入力端子と、
レギュレート後の電圧を出力する電圧出力端子と、
ドレインが前記電圧入力端子に接続され、ソースが前記電圧出力端子に接続された第１のトランジスタと、
ドレインが前記第１のトランジスタのゲートに接続され、ソースが接地された第２のトランジスタと、
ゲートが前記電圧出力端子に接続され、ソースが前記第２のトランジスタのゲートに接続された第３のトランジスタと、
前記第３のトランジスタのドレインと接地間に接続されている第１の抵抗素子と、
前記第１のトランジスタのゲートとドレイン間に接続されている第２の抵抗素子と、
を備えている、ことを特徴とするレギュレータ回路。
前記第２のトランジスタのゲートと接地間に接続されている第３の抵抗素子を備えている、ことを特徴とする請求項５記載のレギュレータ回路。
前記第１のトランジスタがディプレッション型のトランジスタである、ことを特徴とする請求項１乃至６のいずれか１項に記載のレギュレータ回路。
請求項１乃至６のいずれか１項に記載のレギュレータ回路において、前記レギュレータ回路が増幅器で用いられ、前記第２のトランジスタが、前記増幅器の閾値変動に追随する特性を持つ、ことを特徴とするレギュレータ回路。
請求項１乃至６のいずれか１項に記載のレギュレータ回路と、
前記レギュレータ回路の出力電圧を受けバイアス電圧を出力するバイアス回路と、
前記バイアス回路からのバイアス電圧を受ける増幅器と、
を備え、
前記第２のトランジスタが、前記増幅器の閾値変動に追随する特性を持つ、ことを特徴とする増幅回路。