JP5082726B2 - Elastic wave device - Google Patents

Elastic wave device Download PDF

Info

Publication number
JP5082726B2
JP5082726B2 JP2007255045A JP2007255045A JP5082726B2 JP 5082726 B2 JP5082726 B2 JP 5082726B2 JP 2007255045 A JP2007255045 A JP 2007255045A JP 2007255045 A JP2007255045 A JP 2007255045A JP 5082726 B2 JP5082726 B2 JP 5082726B2
Authority
JP
Japan
Prior art keywords
main surface
package substrate
input
output
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007255045A
Other languages
Japanese (ja)
Other versions
JP2009088908A (en
Inventor
誠一 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007255045A priority Critical patent/JP5082726B2/en
Publication of JP2009088908A publication Critical patent/JP2009088908A/en
Application granted granted Critical
Publication of JP5082726B2 publication Critical patent/JP5082726B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は弾性波装置に関し、詳しくは、弾性表面波フィルタや弾性境界波フィルタなどの弾性波装置に関する。   The present invention relates to an elastic wave device, and more particularly to an elastic wave device such as a surface acoustic wave filter and a boundary acoustic wave filter.

弾性表面波フィルタや弾性境界波フィルタなどの弾性波装置について、小型・低背のCSP(チップサイズパッケージ)型のものが提案されている。   As a surface acoustic wave device such as a surface acoustic wave filter or a boundary acoustic wave filter, a small and low profile CSP (chip size package) type has been proposed.

例えば図5に示すCSP(チップサイズパッケージ)型の弾性表面波フィルタ101では、圧電基板102が、共振子電極103cが形成された下面がパッケージ基板110に対向するようにフェースダウン実装されている。圧電基板102の下面に形成された入出力電極103aは、導電性の接着材108を介して接続パッド109に接続されており、接続パッド109はビア電極111を介して外部取り出し電極113に接続されている。圧電基板102の下面外周には、共振子電極103cを取り囲むように形成された接地用電極103bが、導電性の接着材108を介してパッケージ基板110の接続パッド109に接続されている。圧電基板102の上面及び側面には、金属薄膜112が形成されており、小型化と低背化を実現している。
特開2000−312127公報
For example, in the CSP (chip size package) type surface acoustic wave filter 101 shown in FIG. 5, the piezoelectric substrate 102 is mounted face-down so that the lower surface on which the resonator electrode 103 c is formed faces the package substrate 110. The input / output electrode 103 a formed on the lower surface of the piezoelectric substrate 102 is connected to the connection pad 109 via the conductive adhesive 108, and the connection pad 109 is connected to the external extraction electrode 113 via the via electrode 111. ing. On the outer periphery of the lower surface of the piezoelectric substrate 102, a grounding electrode 103b formed so as to surround the resonator electrode 103c is connected to a connection pad 109 of the package substrate 110 via a conductive adhesive 108. A metal thin film 112 is formed on the upper surface and side surfaces of the piezoelectric substrate 102, and a reduction in size and height is realized.
JP 2000-31127 A

しかし、この弾性表面波フィルタでは、接地用電極103bは金属薄膜112のみに接続されているだけであるため、圧電基板102をより小型化すると、十分にアースがとれず、フィルタの帯域外減衰特性が悪化するなどの問題がある。アースを強化するためにパッケージ基板110に接地用のビア電極と外部電極を形成すると、パッケージ基板110内部の寄生容量が増加し、フィルタの挿入損失が悪化する。また、パッケージ基板を積層にして内部で配線すれば、ビア電極同士の間隔を広くなるようにレイアウトすることもできるが、それではパッケージ基板110が大型化、高背化してしまう。   However, in this surface acoustic wave filter, since the grounding electrode 103b is only connected to the metal thin film 112, if the piezoelectric substrate 102 is further reduced in size, the grounding cannot be sufficiently obtained, and the out-of-band attenuation characteristic of the filter. There are problems such as worsening. If ground via electrodes and external electrodes are formed on the package substrate 110 in order to strengthen the ground, the parasitic capacitance inside the package substrate 110 increases and the insertion loss of the filter deteriorates. Further, if the package substrates are stacked and wired inside, the layout can be made so that the gap between the via electrodes is widened. However, this increases the size and height of the package substrate 110.

本発明は、かかる実情に鑑み、小型・低背化してもアースを強化することができる、弾性波装置を提供しようとするものである。   In view of such circumstances, the present invention intends to provide an elastic wave device that can reinforce the ground even if it is reduced in size and height.

本発明は、上記課題を解決するために、以下のように構成した弾性波装置を提供する。   In order to solve the above-mentioned problems, the present invention provides an elastic wave device configured as follows.

弾性波装置は、(a)空間を設けて互いに対向する一方主面をそれぞれ有する圧電基板及びパッケージ基板と、(b)前記圧電基板の前記一方主面において当該一方主面の周縁に沿って形成された接地パッドと、(c)前記圧電基板の前記一方主面において前記接地パッドより内側に形成された、IDT電極及び入出力パッドを含む導体パターンと、(d)前記パッケージ基板の前記一方主面において、前記入出力パッドに対応して形成された入出力電極と、(e)前記パッケージ基板の前記一方主面において、前記接地パッドに対応して形成され、当該一方主面の周縁まで延在する接地電極と、)前記接地パッド及び前記入出力パッドと前記接地電極及び前記入出力電極との間にそれぞれ配置され、前記接地パッド及び前記入出力パッドと前記接地電極及び前記入出力電極とをそれぞれ電気的に接続する導電性接着材と、()前記パッケージ基板の他方主面において当該他方主面の周縁まで延在するように形成された接地用電極パターンと、()前記パッケージ基板の前記他方主面において前記入出力電極に対応して形成された入出力用電極パターンと、()前記パッケージ基板を貫通し、前記パッケージ基板の前記一方主面に形成された前記入力電極と前記パッケージ基板の前記他方主面に形成された前記入出力用電極パターンとを電気的に接続する貫通導体と、()前記圧電基板の他方主面と、前記圧電基板の前記一方主面と前記他方主面との間に延在する側面と、前記パッケージ基板の前記一方主面と前記他方主面との間に延在する側面とを覆うように形成され、前記パッケージ基板の前記一方主面に形成された前記接地電極と前記パッケージ基板の前記他方主面に配設された前記接地用電極パターンとに電気的に接続された導電性膜と、()前記パッケージ基板の前記他方主面を被覆し、前記パッケージ基板の前記他方主面に形成された前記入出力用電極パターンと前記接地用電極パターンとが外部に露出する開口を有する、誘電体又は絶縁体の被覆層とを備える。 The acoustic wave device includes: (a) a piezoelectric substrate and a package substrate each having one main surface facing each other with a space; and (b) forming the one main surface of the piezoelectric substrate along the periphery of the one main surface. and ground pads, (c) said formed from inside the ground pad in the one main surface of the piezoelectric substrate, a conductor pattern including IDT electrodes and output pads, (d) said one main of the package substrate An input / output electrode formed on the surface corresponding to the input / output pad; and (e) formed on the one main surface of the package substrate corresponding to the ground pad and extending to the periphery of the one main surface. a ground electrode for standing, (f) said are respectively disposed between the ground pad and the output pad and the ground electrode and the output electrode, the ground pad and the input path And a conductive adhesive for electrically connecting the grounding electrode and the input / output electrode, respectively, and ( g ) formed on the other main surface of the package substrate so as to extend to the periphery of the other main surface. ( H ) an input / output electrode pattern formed corresponding to the input / output electrode on the other main surface of the package substrate; ( i ) penetrating the package substrate; and through conductor which electrically connects the said input-output electrode pattern on the other hand that the entering-output electrodes formed on the major surface formed on the other main surface of the package substrate, (j) the piezoelectric substrate and other hand the principal surface of, extending between said one main surface of the piezoelectric substrate and a side surface extending between the other main surface, the one main surface and the other main surface of the package substrate I'll cover the side A conductive film electrically connected to the ground electrode formed on the one main surface of the package substrate and the ground electrode pattern disposed on the other main surface of the package substrate; ( K ) covering the other main surface of the package substrate, and having an opening through which the input / output electrode pattern and the ground electrode pattern formed on the other main surface of the package substrate are exposed to the outside. And a dielectric or insulating coating layer.

上記構成によれば、圧電基板の他方主面及び側面を覆う導電性膜をパッケージ基板の側面まで延長して、パッケージ基板の一方主面に形成された接地電極とパッケージ基板の他方主面に形成された接地用電極パターンとに電気的に接続することにより、圧電基板の接地パッドは、接地用電極パターンを介して、表面波装置の外部に接地することができる。パッケージ基板に接地電極と接地用電極パターンとの間を電気的に接続するための貫通導体を増やすことなく、アースを強化することができる。   According to the above configuration, the conductive film covering the other main surface and the side surface of the piezoelectric substrate is extended to the side surface of the package substrate, and formed on the other main surface of the package substrate and the ground electrode formed on the one main surface of the package substrate. By electrically connecting to the grounding electrode pattern thus formed, the grounding pad of the piezoelectric substrate can be grounded to the outside of the surface acoustic wave device via the grounding electrode pattern. The grounding can be strengthened without increasing the number of through conductors for electrically connecting the ground electrode and the grounding electrode pattern to the package substrate.

上記構成によれば、圧電基板とパッケージ基板とを互いに対向して接合するフェースダウン実装により、小型・低背化することができる。アースを強化しても、パッケージ基板に接地用の貫通導体を増やすことがないため、パッケージ基板内部の寄生容量が増加してフィルタの挿入損失が悪化することもない。圧電基板の表面を導電性膜で覆うことにより、外濫電波をシールドでき、放熱性を向上でき、耐焦電性、静電気耐性が向上する。   According to the above configuration, the size and the height can be reduced by face-down mounting in which the piezoelectric substrate and the package substrate are joined to face each other. Even if the earth is strengthened, the number of through conductors for grounding is not increased on the package substrate, so that the parasitic capacitance inside the package substrate is not increased and the insertion loss of the filter is not deteriorated. By covering the surface of the piezoelectric substrate with a conductive film, it is possible to shield outflow radio waves, improve heat dissipation, and improve pyroelectric resistance and electrostatic resistance.

好ましくは、前記接地用電極パターンは、前記パッケージ基板の前記他方主面から前記パッケージ基板の前記側面に延長されている。   Preferably, the grounding electrode pattern extends from the other main surface of the package substrate to the side surface of the package substrate.

この場合、接地用電極パターンはパッケージ基板の他方主面の外周縁を越え、導電性膜が形成されているパッケージ基板の側面に達しているので、接地用電極パターンがパッケージ基板の他方主面の外周縁に達しているだけである場合に比べると、パッケージ基板の側面に形成されている導電性膜との電気的な接続をより確実にすることができ、信頼性が向上する。   In this case, since the grounding electrode pattern exceeds the outer peripheral edge of the other main surface of the package substrate and reaches the side surface of the package substrate on which the conductive film is formed, the grounding electrode pattern is formed on the other main surface of the package substrate. Compared with the case where only the outer peripheral edge is reached, the electrical connection with the conductive film formed on the side surface of the package substrate can be made more reliable, and the reliability is improved.

好ましくは、前記パッケージ基板の前記側面に溝が形成され、該溝内に側面電極が形成されている。前記側面電極は前記接地用電極パターンと電気的に接続されている。   Preferably, a groove is formed on the side surface of the package substrate, and a side electrode is formed in the groove. The side electrode is electrically connected to the ground electrode pattern.

この場合、導電性膜と外部接地用電極パターンとが接続される面積が増え、導電性膜と外部接地用電極パターンとがより確実に接続され、信頼性が向上する。   In this case, the area where the conductive film and the external grounding electrode pattern are connected increases, the conductive film and the external grounding electrode pattern are more reliably connected, and the reliability is improved.

上記各構成は、特に、前記圧電基板の前記一方主面を伝搬する弾性表面波を利用する弾性表面波装置(弾性表面波フィルタ等)に、好適である。   Each of the above configurations is particularly suitable for a surface acoustic wave device (such as a surface acoustic wave filter) that uses a surface acoustic wave propagating on the one principal surface of the piezoelectric substrate.

本発明によれば、弾性波装置を小型・低背化しても、アースを強化することができる。   According to the present invention, the grounding can be strengthened even if the elastic wave device is reduced in size and height.

以下、本発明の実施の形態として実施例を図1〜図5を参照しながら説明する。   Hereinafter, examples of the present invention will be described with reference to FIGS.

<実施例1> 実施例1の弾性波フィルタ2について、図1〜図4を参照しながら説明する。   <Example 1> The elastic wave filter 2 of Example 1 is demonstrated, referring FIGS. 1-4.

図1は、弾性波フィルタ2の断面図である。図2(a)は、弾性波フィルタ2におけるパッケージ基板20の表面図である。図2(b)は、同じく裏面図である。   FIG. 1 is a cross-sectional view of the acoustic wave filter 2. FIG. 2A is a surface view of the package substrate 20 in the acoustic wave filter 2. FIG. 2B is also a back view.

図1に示すように、弾性波フィルタ2は、圧電基板10とパッケージ基板20とが、空間13を設けて互いに対向し、周縁部が接合されている。弾性波フィルタ2は、例えば弾性表面波フィルタである。   As shown in FIG. 1, in the acoustic wave filter 2, the piezoelectric substrate 10 and the package substrate 20 are opposed to each other with a space 13, and their peripheral portions are joined. The acoustic wave filter 2 is, for example, a surface acoustic wave filter.

圧電基板10は、パッケージ基板20に対向する下面14に、詳しくは後述するが、下面14の周縁に沿って接地パッドが形成され、接地パッドの内側に、IDT電極及び入出力パッドとそれらの間を接続する配線とを含む導体パターンが形成されている。   As will be described in detail later, the piezoelectric substrate 10 has a ground pad formed along the peripheral edge of the lower surface 14 on the lower surface 14 facing the package substrate 20. A conductor pattern including a wiring connecting the two is formed.

パッケージ基板20は、圧電基板10の下面14に形成された接地パッドに対応して、図2(a)に示すように、圧電基板10に対向する上面22に、接地電極40が形成されている。また、圧電基板10の下面14に形成された入出力パッドに対応して、入出力電極30a,30b,30cが形成されている。パッケージ基板20の上面22に形成された接地電極40と入出力電極30a,30b,30cと、圧電基板10の下面14に形成された接地パッドと入出力パッドとは、それぞれ、金属バンプ等の導電性接着材を介して接合され、電気的に接続されている。   In the package substrate 20, a ground electrode 40 is formed on the upper surface 22 facing the piezoelectric substrate 10, as shown in FIG. 2A, corresponding to the ground pad formed on the lower surface 14 of the piezoelectric substrate 10. . Input / output electrodes 30a, 30b, and 30c are formed corresponding to the input / output pads formed on the lower surface 14 of the piezoelectric substrate 10. The ground electrode 40 and the input / output electrodes 30a, 30b, and 30c formed on the upper surface 22 of the package substrate 20 and the ground pad and the input / output pad formed on the lower surface 14 of the piezoelectric substrate 10 are respectively conductive such as metal bumps. They are joined and electrically connected via a bonding adhesive.

パッケージ基板20は、圧電基板10とは反対側の下面24に、図2(b)に示すように、接地用電極パターン42と、入出力用電極パターン32a,32b,32cが形成されている。接地用電極パターン42は、パッケージ基板20の下面24の周縁25まで延在している。入出力用電極パターン32a,32b,32cは、図1に示すようにパッケージ基板20を貫通するビア28により、パッケージ基板20の上面22に形成された入出力電極30a,30b,30cと、それぞれ、電気的に接続されている。   As shown in FIG. 2B, the package substrate 20 is formed with a ground electrode pattern 42 and input / output electrode patterns 32a, 32b, and 32c on the lower surface 24 opposite to the piezoelectric substrate 10. The ground electrode pattern 42 extends to the peripheral edge 25 of the lower surface 24 of the package substrate 20. The input / output electrode patterns 32a, 32b, and 32c are, as shown in FIG. 1, input / output electrodes 30a, 30b, and 30c formed on the upper surface 22 of the package substrate 20 by vias 28 penetrating the package substrate 20, respectively. Electrically connected.

図1に示すように、圧電基板10の表面、すなわち上面12及び側面16と、パッケージ基板20の側面26とを覆うように、導電性膜60が形成されている。この導電性膜60は、パッケージ基板20の上面22に形成された接地電極40に電気的に接続され、さらに、図3(a)の底面図に誇張して示すように、パッケージ基板20の下面24の周縁25において、接地用電極パターン42に電気的に接続されている。   As shown in FIG. 1, a conductive film 60 is formed so as to cover the surface of the piezoelectric substrate 10, that is, the upper surface 12 and the side surface 16, and the side surface 26 of the package substrate 20. The conductive film 60 is electrically connected to the ground electrode 40 formed on the upper surface 22 of the package substrate 20, and further, as shown exaggeratedly in the bottom view of FIG. The peripheral edge 25 is electrically connected to the ground electrode pattern 42.

パッケージ基板20の上面22に形成された接地電極40とパッケージ基板20の下面24に形成された接地用電極パターン42とは、パッケージ基板20の側面26に形成された導電性膜60を介して電気的に接続されるので、パッケージ基板20には、パッケージ基板20の両面22,24に形成された接地電極40と接地用電極パターン42とを電気的に接続するための貫通導体、例えばビアやスルーホールを形成する必要がない。   The ground electrode 40 formed on the upper surface 22 of the package substrate 20 and the ground electrode pattern 42 formed on the lower surface 24 of the package substrate 20 are electrically connected via the conductive film 60 formed on the side surface 26 of the package substrate 20. Therefore, the package substrate 20 includes a through conductor, such as a via or a through hole, for electrically connecting the ground electrode 40 formed on both surfaces 22 and 24 of the package substrate 20 and the ground electrode pattern 42. There is no need to form holes.

図1では図示していないが、弾性波フィルタ2の底面(図において下面)には、被覆層が形成され、外部電極が露出する。   Although not shown in FIG. 1, a coating layer is formed on the bottom surface (lower surface in the figure) of the acoustic wave filter 2, and the external electrodes are exposed.

すなわち、図3(b)の底面図に示すように、入出力用電極パターン32a,32b,32cと接地用電極パターン42とが形成されたパッケージ基板20の下面24に、誘電体又は絶縁体を用いて部分的にコーティングすることにより被覆層50が形成される。被覆層50には、開口50a〜50eが形成され、開口50a〜50eから、入出力用電極パターン32a,32b,32cの一部と、接地用電極パターン42の一部とが露出する。入出力用電極パターン32a,32b,32cと接地用電極パターン42の開口50a〜50eから露出する部分によって、図3(c)の底面図に示すように、弾性波フィルタ2の底面には、外部入出力電極32x,32y,32zと、外部接地電極42x,42yとが形成される。   That is, as shown in the bottom view of FIG. 3B, a dielectric or insulator is applied to the lower surface 24 of the package substrate 20 on which the input / output electrode patterns 32a, 32b, 32c and the ground electrode pattern 42 are formed. The covering layer 50 is formed by partially coating using it. Openings 50a to 50e are formed in the coating layer 50, and a part of the input / output electrode patterns 32a, 32b, and 32c and a part of the ground electrode pattern 42 are exposed from the openings 50a to 50e. As shown in the bottom view of FIG. 3 (c), the bottom surface of the elastic wave filter 2 is externally exposed by the portions exposed from the openings 50a to 50e of the input / output electrode patterns 32a, 32b, and 32c and the ground electrode pattern 42. Input / output electrodes 32x, 32y, 32z and external ground electrodes 42x, 42y are formed.

圧電基板10の上面12及び側面16を被覆する導電性膜60を、パッケージ基板20の側面まで延設して、パッケージ基板20の下面24に形成された接地用電極パターン42に電気的に接続することにより、パッケージ基板20にビアやスルーホールを増やすことなく、アースを強化できる。   The conductive film 60 covering the upper surface 12 and the side surface 16 of the piezoelectric substrate 10 extends to the side surface of the package substrate 20 and is electrically connected to the ground electrode pattern 42 formed on the lower surface 24 of the package substrate 20. As a result, the grounding can be strengthened without increasing vias and through holes in the package substrate 20.

接地用電極パターン42は、パッケージ基板20の下面24の周縁25で、導電性膜60と電気的に接続されている。導電性膜60とより確実に接続するために、接地用電極パターン42は、パッケージ基板20の下面24の外周部のできるだけ広い領域まで延在し、下面24の周縁25のうち接地用電極パターン42が達している部分をできるだけ長くし、導電性膜60との接続長さを長くすることが望ましい。   The ground electrode pattern 42 is electrically connected to the conductive film 60 at the periphery 25 of the lower surface 24 of the package substrate 20. In order to connect more securely to the conductive film 60, the ground electrode pattern 42 extends as much as possible to the outer peripheral portion of the lower surface 24 of the package substrate 20, and the ground electrode pattern 42 of the peripheral edge 25 of the lower surface 24. It is desirable to lengthen the portion where the distance reaches as long as possible and to lengthen the connection length with the conductive film 60.

また、接地用電極パターン42は、パッケージ基板20の下面24の周縁25を越えて、パッケージ基板20の側面26にまで延在しているのが望ましい。この場合には、接地用電極パターン42と導電性膜60との接続面積が増大し、接地用電極パターン42と導電性膜60とをより確実に接合し、信頼性を向上することができる。   The ground electrode pattern 42 preferably extends beyond the peripheral edge 25 of the lower surface 24 of the package substrate 20 to the side surface 26 of the package substrate 20. In this case, the connection area between the grounding electrode pattern 42 and the conductive film 60 is increased, and the grounding electrode pattern 42 and the conductive film 60 can be more reliably bonded to improve the reliability.

さらに、パッケージ基板20の側面26にキャスタレーション(側面溝)を形成し、キャスタレーション内に側面電極を形成すれば、導電性膜60と接地用電極パターン42との接続長さや接続面積を増やし、導電性膜60と接地用電極パターン42とをより確実に接合し、信頼性を一層向上することができる。キャスタレーションは、集合基板にダイシングラインからはみ出すように貫通穴を予め形成しておき、貫通孔の一部がパッケージ基板の側面に残るようにダイシングすることにより、形成することができる。   Furthermore, if a castellation (side groove) is formed on the side surface 26 of the package substrate 20 and a side electrode is formed in the castellation, the connection length and the connection area between the conductive film 60 and the ground electrode pattern 42 are increased. The conductive film 60 and the grounding electrode pattern 42 can be more reliably bonded to further improve the reliability. The castellation can be formed by forming a through hole in advance so as to protrude from the dicing line in the collective substrate and dicing so that a part of the through hole remains on the side surface of the package substrate.

次に、弾性波フィルタ2の製造方法について説明する。以下、圧電基板10とパッケージ基板20の両方を集合基板の状態で接合した後、個片に分割する場合を説明するが、圧電基板10とパッケージ基板20のいずれか一方又は両方を、個片の状態で接合することにより作製することも可能である。   Next, a method for manufacturing the elastic wave filter 2 will be described. Hereinafter, a case where both the piezoelectric substrate 10 and the package substrate 20 are joined in a collective substrate state and then divided into individual pieces will be described. However, one or both of the piezoelectric substrate 10 and the package substrate 20 are separated into individual pieces. It can also be produced by bonding in a state.

LiTaO、LiNbO等の圧電ウェハ上に、Alを主成分とする金属を用いて、図4の平面図に示すように、IDT電極及び反射器を含む素子部と、入出力パッドと、接地パッドを含むGNDパターンと、それらの間を接続する配線とを、複数個分を一括して形成する。白い鎖線で仮想的に示す矩形領域が、1個の圧電基板10に対応する。GNDパターンは、面積の大きい黒い部分である。GNDパターンに囲まれた内側の白い領域に、櫛歯状のIDT電極及び反射器と、略円形の入出力パッドとが配置されている。 Using a metal mainly composed of Al on a piezoelectric wafer such as LiTaO 3 or LiNbO 3 , as shown in the plan view of FIG. 4, an element portion including an IDT electrode and a reflector, an input / output pad, and a ground A plurality of GND patterns including pads and wirings connecting them are formed in a lump. A rectangular region virtually indicated by a white chain line corresponds to one piezoelectric substrate 10. The GND pattern is a black portion having a large area. Comb-shaped IDT electrodes and reflectors, and a substantially circular input / output pad are arranged in a white area surrounded by the GND pattern.

GNDパターンは、各圧電基板内において周縁(白い鎖線)に沿って延在するとともに、周縁を越えて外部にまで延在し、ウェハ上に配列された単位パターン間で繋がるよう形成し、ダイシングの後の圧電チップ(圧電基板10)の外周が、全てGNDパターンで囲まれるように設計しておく。IDT電極からのGND配線は、全てチップ外周に設けたGNDパターンに接続する。   The GND pattern extends along the peripheral edge (white chain line) in each piezoelectric substrate, extends to the outside beyond the peripheral edge, and is formed so as to be connected between unit patterns arranged on the wafer. It is designed so that the outer periphery of the subsequent piezoelectric chip (piezoelectric substrate 10) is entirely surrounded by the GND pattern. All GND wirings from the IDT electrode are connected to a GND pattern provided on the outer periphery of the chip.

圧電チップの外周部のGNDパターンは、封止の際の接地パッドとしても利用する。そのため、熱応力印加時の接合強度向上対策として、接地パッドに相当する部分に、Al、Au等の金属膜をTi,Pt、Pd等の密着層を介して厚付けすることが好ましい。   The GND pattern on the outer periphery of the piezoelectric chip is also used as a ground pad for sealing. Therefore, it is preferable to thicken a metal film such as Al or Au via an adhesion layer such as Ti, Pt, or Pd in a portion corresponding to the ground pad as a measure for improving the bonding strength when applying thermal stress.

IDT電極、GND電極パターン等を形成した圧電ウェハを、セラミックを主成分とするパッケージ(LTCCを含む)に金属バンプを用いてフェイスダウンボンドする。フェイスダウンボンドは、圧電チップ上に形成したIDT電極上の中空構造が気密性を要することに加えて、圧電チップのGND電極をパッケージのGND電極と導通させる必要があるため、はんだや導電ペースト等の低抵抗金属を使用する。   A piezoelectric wafer on which an IDT electrode, a GND electrode pattern, and the like are formed is face-down bonded to a package (including LTCC) containing ceramic as a main component using metal bumps. Face down bonding requires that the hollow structure on the IDT electrode formed on the piezoelectric chip requires airtightness, and that the GND electrode of the piezoelectric chip must be electrically connected to the GND electrode of the package. Use low resistance metal.

パッケージには、ガラスクロス、エポキシ樹脂を主材料とする有機基板(プリント基板)を使用することもできる。この場合、パッケージに使用する材料費を安く抑えることができる。また、パッケージの板厚を薄くした時の割れ強度に優れる。パッケージ材料の比誘電率の選択自由度が大きくなる。   An organic substrate (printed substrate) whose main material is glass cloth or epoxy resin can also be used for the package. In this case, the material cost used for the package can be reduced. Moreover, it is excellent in cracking strength when the package thickness is reduced. The degree of freedom in selecting the relative dielectric constant of the package material is increased.

パッケージには、図2に示すように、信号端子の入出力電極30a,30b,30cのみを、パッケージ内のビア28又はスルーホールにてパッケージ下面24の信号電極32a,32b,32cと導通をとるように予め形成しておく。また、圧電チップの外周に形成されたGNDパターンに対向するように、接地電極40を予め形成しておく。パッケージの接地電極40及び反対面の接地用電極パターン42についても、圧電チップと同様に、パッケージ上に配列された単位パターン間で繋がるよう予め形成しておく。   In the package, as shown in FIG. 2, only the input / output electrodes 30a, 30b, 30c of the signal terminals are electrically connected to the signal electrodes 32a, 32b, 32c on the lower surface 24 of the package through vias 28 or through holes in the package. As shown in FIG. Further, the ground electrode 40 is formed in advance so as to face the GND pattern formed on the outer periphery of the piezoelectric chip. Similarly to the piezoelectric chip, the package ground electrode 40 and the ground electrode pattern 42 on the opposite surface are formed in advance so as to be connected between unit patterns arranged on the package.

フェイスダウンボンド後、圧電ウェハとパッケージを一括して弾性波フィルタ2の個片にダイシングカットする。   After the face-down bonding, the piezoelectric wafer and the package are collectively diced into pieces of the elastic wave filter 2.

ダイシング後は、図1に示すように、カットされた圧電チップ10の外周面(IDT電極が形成された下面14以外)12,16及びパッケージ基板20の側面26の一部もしくは全面を、金属又は導電性物質にてコーティングして、導電性膜60を形成し、圧電ウェハ(圧電基板10)とパッケージ(パッケージ基板20)の接続に用いた金属バンプと導通をとる。コーティング方法は、密着性に優れた金属めっきもしくは蒸着法を使用することが好ましい。   After dicing, as shown in FIG. 1, the outer peripheral surface (other than the lower surface 14 on which the IDT electrode is formed) 12 and 16 of the cut piezoelectric chip 10 and part or the entire side surface 26 of the package substrate 20 are made of metal or The conductive film 60 is formed by coating with a conductive material, and electrical connection is established with the metal bumps used to connect the piezoelectric wafer (piezoelectric substrate 10) and the package (package substrate 20). The coating method is preferably a metal plating or vapor deposition method with excellent adhesion.

これにより、信号電極はパッケージ内のビア28にて、GND電極はパッケージ基板20の側面26の導電性膜60にて、パッケージ下面24の製品端子32x,32y,32z,42x,42yと接続されたことになる。   As a result, the signal electrode is connected to the product terminals 32x, 32y, 32z, 42x, and 42y on the package lower surface 24 by the via 28 in the package and the GND electrode by the conductive film 60 on the side surface 26 of the package substrate 20. It will be.

その後は、図3(b)に示すようにパッケージ基板20の下面24及び側面26に、誘電体もしくは有機材料からなる絶縁膜を部分的にコーティングして被覆層50を形成し、図3(c)に示すように必要な電極形状を得る。   Thereafter, as shown in FIG. 3B, an insulating film made of a dielectric material or an organic material is partially coated on the lower surface 24 and the side surface 26 of the package substrate 20 to form a covering layer 50, as shown in FIG. ) To obtain the required electrode shape.

以上により、小型・低背かつ電気特性の良好な弾性波フィルタ2を安価に提供することができる。   As described above, the elastic wave filter 2 having a small size, a low profile, and good electrical characteristics can be provided at low cost.

なお、平衡出力対応の縦結合共振子型フィルタを例にとって説明しているが、横結合型、ラダー型等のIDT電極上に中空構造を要する弾性波フィルタに対しても、同様に構成することができる。   Although a longitudinally coupled resonator type filter for balanced output has been described as an example, the same configuration is applied to an elastic wave filter that requires a hollow structure on a laterally coupled type or ladder type IDT electrode. Can do.

弾性波フィルタ2は、GND配線に必要なパターンをチップ外周で確保でき、小型化の際のGND強化に有効である。GND配線をチップ外周で共通化するために、積層パッケージが不要になり低背・低コスト化に有利である。   The elastic wave filter 2 can secure a pattern necessary for the GND wiring on the outer periphery of the chip, and is effective for strengthening the GND when downsizing. Since the GND wiring is shared on the outer periphery of the chip, a stacked package is not necessary, which is advantageous for low profile and low cost.

ビア28を信号端子のみに用いることで、チップ設計の設計自由度が大きくなり、また、パッケージ内での寄生容量が減り挿入損失の劣化に有効である。   By using the via 28 only for the signal terminal, the design freedom of the chip design is increased, and the parasitic capacitance in the package is reduced, which is effective for the deterioration of the insertion loss.

チップ外周をGNDパターンで覆うことで、(a)周辺部品からの電磁ノイズによるフィルタヘの影響を低減でき、(b)焦電気の製品内への帯電量が減るために耐焦電性が向上し、(c)静電気耐性が向上し、(d)放熱性が向上するし、耐電力性が向上する。   By covering the outer periphery of the chip with a GND pattern, (a) the influence on the filter due to electromagnetic noise from peripheral components can be reduced, and (b) the pyroelectric resistance is improved because the amount of charge in the pyroelectric product is reduced. (C) Electrostatic resistance is improved, (d) heat dissipation is improved, and power resistance is improved.

<まとめ> 以上に説明したように、弾性波装置を小型・低背化しても、アースを強化することができる。また、パッケージ基板に接地用のビアやスルーホールを増やすことがないため、パッケージ基板内部の寄生容量が増加してフィルタの挿入損失が悪化することもない。圧電基板の表面を導電性膜で覆うことにより、外濫電波をシールドでき、放熱性を向上でき、耐焦電性、静電気耐性が向上する。   <Summary> As described above, even if the elastic wave device is reduced in size and height, grounding can be strengthened. Further, since the ground vias and through holes are not increased in the package substrate, the parasitic capacitance inside the package substrate is not increased and the insertion loss of the filter is not deteriorated. By covering the surface of the piezoelectric substrate with a conductive film, it is possible to shield outflow radio waves, improve heat dissipation, and improve pyroelectric resistance and electrostatic resistance.

なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。   The present invention is not limited to the above-described embodiment, and can be implemented with various modifications.

弾性波フィルタの断面図である。(実施例1)It is sectional drawing of an elastic wave filter. Example 1 弾性波フィルタにおけるパッケージ基板の表・裏面図である。(実施例1)It is a front and back view of a package substrate in an elastic wave filter. Example 1 弾性波フィルタの(a)電極パターンを露出した状態の底面図、(b)被覆層を設けた状態の底面図、(c)底面図である。(実施例1)It is the bottom view of the state which exposed the electrode pattern of the acoustic wave filter, (b) The bottom view of the state which provided the coating layer, (c) The bottom view. Example 1 ウェハの平面図である。(実施例1)It is a top view of a wafer. Example 1 弾性表面波フィルタの断面図である。(従来例)It is sectional drawing of a surface acoustic wave filter. (Conventional example)

符号の説明Explanation of symbols

2 弾性波フィルタ(弾性波装置)
10 圧電基板
12 上面(他方主面)
14 下面(一方主面)
16 側面
20 パッケージ基板
22 上面(一方主面)
24 下面(他方主面)
25 周縁
26 側面
28 ビア(貫通導体)
30a,30b,30c 入出力電極
32a,32b,32c 入出力用電極パターン
32x,32y,32z 外部入出力電極
40 接地電極
42 接地用電極パターン
42x,42y 外部接地電極
50 被覆層
50a,50b,50c,50d,50e 開口
60 導電性膜
2 Elastic wave filter (elastic wave device)
10 Piezoelectric substrate 12 Upper surface (the other main surface)
14 Lower surface (one main surface)
16 Side 20 Package substrate 22 Upper surface (one main surface)
24 Lower surface (the other main surface)
25 Perimeter 26 Side 28 Via (through conductor)
30a, 30b, 30c Input / output electrodes 32a, 32b, 32c Input / output electrode patterns 32x, 32y, 32z External input / output electrodes 40 Ground electrodes 42 Ground electrode patterns 42x, 42y External ground electrodes 50 Coating layers 50a, 50b, 50c, 50d, 50e opening 60 conductive film

Claims (4)

空間を設けて互いに対向する一方主面をそれぞれ有する圧電基板及びパッケージ基板と、
前記圧電基板の前記一方主面において当該一方主面の周縁に沿って形成された接地パッドと、
前記圧電基板の前記一方主面において前記接地パッドより内側に形成された、IDT電極及び入出力パッドを含む導体パターンと、
前記パッケージ基板の前記一方主面において、前記入出力パッドに対応して形成された入出力電極と、
前記パッケージ基板の前記一方主面において、前記接地パッドに対応して形成され、当該一方主面の周縁まで延在する接地電極と、
前記接地パッド及び前記入出力パッドと前記接地電極及び前記入出力電極との間にそれぞれ配置され、前記接地パッド及び前記入出力パッドと前記接地電極及び前記入出力電極とをそれぞれ電気的に接続する導電性接着材と、
前記パッケージ基板の他方主面において当該他方主面の周縁まで延在するように形成された接地用電極パターンと、
前記パッケージ基板の前記他方主面において前記入出力電極に対応して形成された入出力用電極パターンと、
前記パッケージ基板を貫通し、前記パッケージ基板の前記一方主面に形成された前記入力電極と前記パッケージ基板の前記他方主面に形成された前記入出力用電極パターンとを電気的に接続する貫通導体と、
前記圧電基板の他方主面と、前記圧電基板の前記一方主面と前記他方主面との間に延在する側面と、前記パッケージ基板の前記一方主面と前記他方主面との間に延在する側面とを覆うように形成され、前記パッケージ基板の前記一方主面に形成された前記接地電極と前記パッケージ基板の前記他方主面に配設された前記接地用電極パターンとに電気的に接続された導電性膜と、
前記パッケージ基板の前記他方主面を被覆し、前記パッケージ基板の前記他方主面に形成された前記入出力用電極パターンと前記接地用電極パターンとが外部に露出する開口を有する、誘電体又は絶縁体の被覆層と、
を備えたことを特徴とする、弾性波装置。
A piezoelectric substrate and a package substrate each having one main surface facing each other with a space;
A grounding pad formed along the periphery of the one main surface of the one main surface of the piezoelectric substrate;
A conductor pattern including an IDT electrode and an input / output pad formed inside the ground pad on the one main surface of the piezoelectric substrate;
On the one main surface of the package substrate, input / output electrodes formed corresponding to the input / output pads;
On the one main surface of the package substrate, a ground electrode formed corresponding to the ground pad and extending to the periphery of the one main surface;
The ground pad and the input / output pad are disposed between the ground electrode and the input / output electrode, respectively, and electrically connect the ground pad and the input / output pad to the ground electrode and the input / output electrode. Conductive adhesive,
An electrode pattern for grounding formed to extend to the periphery of the other main surface of the other main surface of the package substrate;
An input / output electrode pattern formed on the other main surface of the package substrate corresponding to the input / output electrodes;
Penetrating the package substrate, electrically connecting the other hand front formed on the main surface entry output electrode and the input electrode pattern formed in said second main surface of the package substrate of the package substrate A through conductor,
The other side main surface of the piezoelectric substrate, and a side surface extending between the one main surface and the other main surface of the piezoelectric substrate, between the one main surface and the other main surface of the package substrate An electrical connection to the ground electrode formed on the one main surface of the package substrate and the ground electrode pattern disposed on the other main surface of the package substrate. A conductive film connected to the
A dielectric or insulating material that covers the other main surface of the package substrate and has an opening that exposes the input / output electrode pattern and the ground electrode pattern formed on the other main surface of the package substrate to the outside. A body covering layer;
An elastic wave device comprising:
前記接地用電極パターンは、前記パッケージ基板の前記他方主面から前記パッケージ基板の前記側面に延長されていることを特徴とする、請求項1に記載の弾性波装置。   2. The acoustic wave device according to claim 1, wherein the ground electrode pattern is extended from the other main surface of the package substrate to the side surface of the package substrate. 前記パッケージ基板の前記側面に溝が形成され、該溝内に側面電極が形成され、
前記側面電極は前記接地用電極パターンと電気的に接続されていることを特徴とする、請求項1に記載の弾性波装置。
A groove is formed on the side surface of the package substrate, and a side electrode is formed in the groove,
The acoustic wave device according to claim 1, wherein the side electrode is electrically connected to the ground electrode pattern.
前記圧電基板の前記一方主面を伝搬する弾性表面波を利用することを特徴とする、請求項1に記載の弾性波装置   The surface acoustic wave device according to claim 1, wherein the surface acoustic wave propagates on the one principal surface of the piezoelectric substrate.
JP2007255045A 2007-09-28 2007-09-28 Elastic wave device Active JP5082726B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007255045A JP5082726B2 (en) 2007-09-28 2007-09-28 Elastic wave device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007255045A JP5082726B2 (en) 2007-09-28 2007-09-28 Elastic wave device

Publications (2)

Publication Number Publication Date
JP2009088908A JP2009088908A (en) 2009-04-23
JP5082726B2 true JP5082726B2 (en) 2012-11-28

Family

ID=40661755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007255045A Active JP5082726B2 (en) 2007-09-28 2007-09-28 Elastic wave device

Country Status (1)

Country Link
JP (1) JP5082726B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113016065A (en) 2018-11-14 2021-06-22 株式会社村田制作所 Electronic component and electronic component module provided with same
JP7262743B2 (en) * 2018-12-20 2023-04-24 三安ジャパンテクノロジー株式会社 Modules containing acoustic wave devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3439975B2 (en) * 1998-01-29 2003-08-25 京セラ株式会社 Surface acoustic wave device
JP3303791B2 (en) * 1998-09-02 2002-07-22 株式会社村田製作所 Electronic component manufacturing method
JP4518870B2 (en) * 2004-08-24 2010-08-04 京セラ株式会社 Surface acoustic wave device and communication device
JP2006211620A (en) * 2005-01-31 2006-08-10 Tdk Corp Filter and duplexer

Also Published As

Publication number Publication date
JP2009088908A (en) 2009-04-23

Similar Documents

Publication Publication Date Title
US10320362B2 (en) Elastic wave device
JP6335476B2 (en) module
US6919777B2 (en) Surface acoustic wave filter device
JP6854905B2 (en) Elastic wave devices and communication devices
US8749114B2 (en) Acoustic wave device
US20060249825A1 (en) Package substrate, integrated circuit apparatus, substrate unit, surface acoustic wave apparatus, and circuit device
JP2008306773A (en) Surface acoustic wave filter element
US20100207708A1 (en) Acoustic wave filter device
KR20160019525A (en) Electronic component and method for producing same
US6404303B1 (en) Surface acoustic wave element with an input/output ground pattern forming capacitance with both the input and output signal patterns
CN110663178B (en) Electronic component and module provided with same
JP5082726B2 (en) Elastic wave device
US6946929B2 (en) Surface acoustic wave device having connection between elements made via a conductor not on the piezoelectric substrate
JP7282343B2 (en) Acoustic wave device and module comprising the acoustic wave device
JP2009183008A (en) Method of manufacturing piezoelectric component
JP6253306B2 (en) Electronic devices
US10581401B2 (en) Module device
KR102295454B1 (en) Electronic components and modules having the same
JP7361343B2 (en) module
JP7055499B1 (en) A module with an elastic wave device and its elastic wave device
JP2002324864A (en) Electronic device
JP2024038911A (en) Acoustic wave device and module including acoustic wave device
JPH10335964A (en) Surface acoustic wave device
JP3317926B2 (en) Surface acoustic wave device
JP6166545B2 (en) Acoustic wave device and method of manufacturing acoustic wave device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Ref document number: 5082726

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3