JP5082324B2 - Active matrix light emitting device and electronic device - Google Patents

Active matrix light emitting device and electronic device Download PDF

Info

Publication number
JP5082324B2
JP5082324B2 JP2006210798A JP2006210798A JP5082324B2 JP 5082324 B2 JP5082324 B2 JP 5082324B2 JP 2006210798 A JP2006210798 A JP 2006210798A JP 2006210798 A JP2006210798 A JP 2006210798A JP 5082324 B2 JP5082324 B2 JP 5082324B2
Authority
JP
Japan
Prior art keywords
transistor
active matrix
emitting device
pixel
coupling capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006210798A
Other languages
Japanese (ja)
Other versions
JP2008039893A (en
Inventor
幸行 北澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006210798A priority Critical patent/JP5082324B2/en
Publication of JP2008039893A publication Critical patent/JP2008039893A/en
Application granted granted Critical
Publication of JP5082324B2 publication Critical patent/JP5082324B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、アクティブマトリクス型発光装置およびアクティブマトリクス型発光装置の画素駆動方法に関する。特に、エレクトロルミネセッセンス(EL)素子のような自己発光素子を駆動する駆動トランジスタの、しきい値変動を効率的に補償することを可能とする技術に関する。   The present invention relates to an active matrix light emitting device and a pixel driving method of the active matrix light emitting device. In particular, the present invention relates to a technique that can efficiently compensate for threshold fluctuations of a driving transistor that drives a self-luminous element such as an electroluminescence (EL) element.

近年、高効率・薄型・軽量・低視野角依存性等の特徴を有するエレクトロルミネッセンス(EL)素子が注目され、このEL素子を用いたディスプレイの開発が活発に行われている。EL素子は蛍光性化合物に電場を加えることで発光する自己発光型の素子であり、硫化亜鉛などの無機化合物を発光物質層として用いた無機EL素子と、ジアミン類などの有機化合物を発光物質層として用いた有機EL素子とに大別される。   In recent years, an electroluminescence (EL) element having features such as high efficiency, thinness, light weight, and low viewing angle dependency has attracted attention, and a display using the EL element has been actively developed. An EL element is a self-luminous element that emits light when an electric field is applied to a fluorescent compound. An inorganic EL element using an inorganic compound such as zinc sulfide as a luminescent substance layer and an organic compound such as diamines as a luminescent substance layer It is divided roughly into the organic EL element used as.

有機EL素子はカラー化が容易で、無機EL素子よりはるかに低電圧の直流電流で動作するなどの利点から、近年特に携帯端末の表示装置などへの応用が期待されている。   In recent years, organic EL elements can be easily colored and can be operated with a direct current with a voltage much lower than that of inorganic EL elements.

有機EL素子は、ホール注入電極から発光物質層に向けてホール(正孔)を注入するとともに電子注入電極から発光物質層に向けて電子を注入し、注入されたホールと電子が再結合せしめられることにより、発光中心を構成する有機分子を励起し、そしてこの励起された有機分子が基底状態に戻るときに、蛍光を発するように構成されている。従って、有機EL素子は発光物質層を構成する蛍光物質を選択することにより発光色を変化させることができる。   The organic EL element injects holes from the hole injection electrode toward the luminescent material layer and injects electrons from the electron injection electrode toward the luminescent material layer, so that the injected holes and electrons are recombined. Thus, the organic molecule constituting the emission center is excited, and when the excited organic molecule returns to the ground state, fluorescence is emitted. Therefore, the organic EL element can change the luminescent color by selecting the fluorescent material constituting the luminescent material layer.

有機EL素子では、陽極側の透明電極に正の電圧が印加され、一方、陰極の金属電極に負の電圧が印加されると電荷が蓄積され、電圧値が素子固有の障壁電圧または発光閾値電圧を越えると電流が流れはじめる。そして、その直流電流値にほぼ比例した強度の発光が生じる。つまり、有機EL素子は、レーザダイオードや発光ダイオード等と同様に、電流駆動型の自己発光素子といえる。   In an organic EL element, a positive voltage is applied to the transparent electrode on the anode side, while charges are accumulated when a negative voltage is applied to the metal electrode on the cathode, and the voltage value is the barrier voltage or emission threshold voltage specific to the element. If it exceeds, current starts to flow. Then, light emission having an intensity substantially proportional to the direct current value is generated. That is, the organic EL element can be said to be a current-driven self-luminous element, like a laser diode or a light emitting diode.

有機EL表示装置の駆動方式は、パッシブマトリクス方式とアクティブマトリクス方式に大別される。ただし、パッシブマトリクス駆動方式では、表示画素数が制限され、寿命や消費電力の点でも制限がある。したがって、有機EL表示装置の駆動方式として、大面積・高精細度のディスプレイパネルを実現するうえで有利なアクティブマトリクス型の駆動方式が用いられることが多くなり、アクティブマトリクス駆動方式のディスプレイの開発が盛んに行われている。   The driving method of the organic EL display device is roughly divided into a passive matrix method and an active matrix method. However, in the passive matrix driving method, the number of display pixels is limited, and there are limitations in terms of life and power consumption. Therefore, as an organic EL display device driving method, an active matrix driving method that is advantageous for realizing a large-area, high-definition display panel is often used, and active matrix driving type displays have been developed. It is actively done.

アクティブマトリクス駆動方式の表示装置では、一方の電極がドットマトリクス状にパターニングされ、各電極上に形成された有機EL素子を独立して駆動するために、個々の電極毎に、発光制御トランジスタとしてのポリシリコン薄膜トランジスタ(ポリシリコンTFT)が形成される。また、有機EL素子を駆動するための駆動トランジスタとしても、ポリシリコンTFTが使用される。   In the display device of the active matrix driving system, one electrode is patterned in a dot matrix shape, and an organic EL element formed on each electrode is driven independently. A polysilicon thin film transistor (polysilicon TFT) is formed. A polysilicon TFT is also used as a drive transistor for driving the organic EL element.

ポリシリコンTFTは駆動能力が高く、画素サイズを小さく設計できるが、その一方で、特性のばらつきが大きいことが知られている。したがって、アクティブマトリクス型の発光装置の画素駆動回路では、ポリシリコンTFTの特性ばらつき(特に、有機EL素子を駆動する駆動トランジスタのしきい値(Vth)のばらつき)の補償が重要となる。   Polysilicon TFTs have a high driving capability and can be designed to have a small pixel size, but on the other hand, it is known that variations in characteristics are large. Therefore, in the pixel drive circuit of the active matrix light-emitting device, it is important to compensate for variations in characteristics of polysilicon TFTs (particularly, variations in threshold voltage (Vth) of drive transistors that drive organic EL elements).

すなわち、上述のとおり、各画素の輝度は駆動電流値によって決定される。駆動トランジスタの特性のばらつきは、駆動電流値(すなわち輝度)の変動に直結する。したがって、駆動トランジスタの特性が変動しても、駆動電流値を一定に保つための回路的な工夫が必要となる。   That is, as described above, the luminance of each pixel is determined by the drive current value. Variations in the characteristics of the drive transistors are directly related to fluctuations in the drive current value (that is, luminance). Therefore, even if the characteristics of the drive transistor fluctuate, it is necessary to devise a circuit for keeping the drive current value constant.

駆動電流のばらつき補償方式としては、電流プログラミング方式(特許文献1参照)と、電圧プログラミング方式(特許文献2、特許文献3参照)とがある。ここで、電流プログラミング方式は、データ線の駆動電流の電流量が制限されているため、プログラミングの高速化という点では、電圧プログラミング方式の方が有利といえる。   As a drive current variation compensation method, there are a current programming method (see Patent Literature 1) and a voltage programming method (see Patent Literature 2 and Patent Literature 3). Here, in the current programming method, since the amount of drive current of the data line is limited, it can be said that the voltage programming method is more advantageous in terms of faster programming.

特許文献2は、電圧プログラミング方式の、しきい値電圧補償型画素回路の原理的な回路構成を開示している(この技術については、特許文献3の「従来技術の欄」でも詳しく説明されている)。   Patent Document 2 discloses a basic circuit configuration of a voltage programming type threshold voltage compensation pixel circuit (this technique is also described in detail in “Prior Art” section of Patent Document 3). )

以下、特許文献2に開示される、しきい値電圧補償の原理について簡単に説明する。   Hereinafter, the principle of threshold voltage compensation disclosed in Patent Document 2 will be briefly described.

一般に、有機EL素子の輝度Loledは、その有機EL素子に流れる電流Ioledに比例する。したがって、有機EL素子の輝度Loledと電流Ioledとの間には、下記式が成立する。
Loled ∝ Ioled=k(Vdata−Vth)・・・・・・(1)
ここで、「Vdata」は、データ線を介して駆動トランジスタのゲートに実際に印加される電圧(ゲート電圧)である。また、Vthは、駆動トランジスタのしきい値電圧である。この式からわかるように、駆動電流は、駆動トランジスタのゲート電圧(Vdata)から、駆動トランジスタのしきい値電圧(Vth)を減じた電圧の二乗に比例するのであり、駆動トランジスタのしきい値電圧(Vth)のばらつきが、有機EL素子の発光輝度のばらつきに直結する。なお、k=1/2・μ・Cox・W/Lである。「μ」は駆動トランジスタのキャリアの移動度、「Cox」は駆動トランジスタの単位面積当たりのゲートコンデンサ、「W」は駆動トランジスタのゲート幅、「L」は駆動トランジスタのゲート長である。
In general, the luminance Loled of an organic EL element is proportional to the current Ioled flowing through the organic EL element. Therefore, the following formula is established between the luminance Loled of the organic EL element and the current Ioled.
Loled I Ioled = k (Vdata−Vth) 2 (1)
Here, “Vdata” is a voltage (gate voltage) actually applied to the gate of the driving transistor via the data line. Vth is a threshold voltage of the driving transistor. As can be seen from this equation, the drive current is proportional to the square of the voltage obtained by subtracting the threshold voltage (Vth) of the drive transistor from the gate voltage (Vdata) of the drive transistor. The variation in (Vth) is directly related to the variation in the light emission luminance of the organic EL element. Note that k = 1/2 · μ · Cox · W / L. “Μ” is the carrier mobility of the driving transistor, “Cox” is the gate capacitor per unit area of the driving transistor, “W” is the gate width of the driving transistor, and “L” is the gate length of the driving transistor.

そこで、特許文献2に開示される技術では、駆動トランジスタのゲートに加える電圧(Vdata)を適応的に補正する。つまり、駆動トランジスタ自身のしきい値電圧(Vth)を補正値として取り出してコンデンサに蓄積しておき、データ線を介して与えられる実際のゲート電圧(Vdata)に、その補正値としてのしきい値電圧(vth)を加えて、ゲート電圧を補正する。   Therefore, in the technique disclosed in Patent Document 2, the voltage (Vdata) applied to the gate of the drive transistor is adaptively corrected. That is, the threshold voltage (Vth) of the drive transistor itself is taken out as a correction value and stored in a capacitor, and the actual gate voltage (Vdata) given through the data line is added to the threshold value as the correction value. A voltage (vth) is applied to correct the gate voltage.

つまり、(Vdata+Vth)を駆動トランジスタのゲートに印加する。すると、上記(1)式は、以下の(2)式のように変形される。
Ioled=k(Vdata+Vth−Vth)=k・Vdata・・・・(2)
すなわち、駆動電流値は、駆動トランジスタのしきい値電圧(Vth)には依存しなくなる。
That is, (Vdata + Vth) is applied to the gate of the driving transistor. Then, the above equation (1) is transformed into the following equation (2).
Ioled = k (Vdata + Vth−Vth) 2 = k · Vdata 2 (2)
That is, the drive current value does not depend on the threshold voltage (Vth) of the drive transistor.

ただし、この説明は、あくまで原理的な説明であり、(2)式における実際のVdataは、2つのコンデンサによって分圧されて電圧値が変化する。つまり、2つのコンデンサのコンデンサ値をC1,C2とすると、(2)式のVdataは、実際には、Vdata・{C1/(C1+C2)}となる。   However, this explanation is only a fundamental explanation, and the actual Vdata in the equation (2) is divided by two capacitors and the voltage value changes. That is, if the capacitor values of the two capacitors are C1 and C2, the Vdata in the equation (2) is actually Vdata · {C1 / (C1 + C2)}.

特許文献2に開示される技術では、書込みトランジスタと駆動トランジスタとをカップリングコンデンサを介して交流的に接続する。そして、まず、データ線を経由してカップリングコンデンサの一端に初期化電圧(V0)を書込み、その後、カップリングコンデンサと駆動トランジスタの接続点の直流電位を、駆動トランジスタのしきい値電圧(Vth)を反映した電位に収束させる。   In the technique disclosed in Patent Document 2, the writing transistor and the driving transistor are connected in an AC manner via a coupling capacitor. First, the initialization voltage (V0) is written to one end of the coupling capacitor via the data line, and then the DC potential at the connection point between the coupling capacitor and the driving transistor is set to the threshold voltage (Vth) of the driving transistor. ) Is converged to the potential reflecting.

そして、書込みトランジスタをオンさせて、データ線から書込み電圧(上記の説明のVdataに相当する)を加える。その書込み電圧の交流成分が、カップリングコンデンサを通過し、そして、その交流成分(Vdata)は、事前に調整されている直流電位(つまり、駆動トランジスタのVthを反映した電位)に重畳され、これによって、書込み電圧(Vdata)が補正されることになる。   Then, the write transistor is turned on, and a write voltage (corresponding to Vdata in the above description) is applied from the data line. The AC component of the write voltage passes through the coupling capacitor, and the AC component (Vdata) is superimposed on the DC potential adjusted in advance (that is, the potential reflecting Vth of the driving transistor). Thus, the write voltage (Vdata) is corrected.

この特許文献2に開示される技術は、駆動トランジスタのしきい値電圧補償のための基本的な技術であり、本発明でも、この基本技術を利用する。   The technique disclosed in Patent Document 2 is a basic technique for compensating the threshold voltage of the drive transistor, and the present invention also uses this basic technique.

ただし、特許文献2の技術では、まず、データ線を経由してカップリングコンデンサの一端に初期化電圧を書き込んだ後、データ線との接続状態を解除しないまま、カップリングコンデンサの他端の電位を、駆動トランジスタのVthを反映した電位に収束させるため、結局のところ、その画素が選択されている1水平同期期間(1H)の間に、上述の補償動作を実施し、続いて書込み動作も終了させる必要がある。したがって、1Hが短くなってくると、十分な補償期間を確保するのがむずかしくなる。   However, in the technique of Patent Document 2, first, after writing an initialization voltage to one end of the coupling capacitor via the data line, the potential at the other end of the coupling capacitor is not released without releasing the connection state with the data line. Is eventually converged to a potential reflecting the Vth of the driving transistor, after all, the above-described compensation operation is performed during one horizontal synchronization period (1H) in which the pixel is selected, and then the writing operation is also performed. It needs to be terminated. Therefore, as 1H becomes shorter, it becomes difficult to secure a sufficient compensation period.

つまり、カップリングコンデンサと駆動トランジスタの接続点の直流電位を、駆動トランジスタのVthを反映した電位に収束させるのには時間がかかり、この期間は短縮が困難である。したがって、1Hが短くなってくると、必要な補償期間を確保できない場合もあり得る。   That is, it takes time to converge the direct current potential at the connection point between the coupling capacitor and the drive transistor to a potential reflecting Vth of the drive transistor, and this period is difficult to shorten. Therefore, if 1H becomes shorter, a necessary compensation period may not be ensured.

そこで、特許文献3に開示される技術では、データ線とは別に、カップリングコンデンサに初期化電圧を書き込むための電源ライン(補償用電源ライン)を画素毎に設けている。補償用電源ラインをデータ線とは別にもつことによって、画素が、データ線から切り離された状態において、しきい値電圧補償動作を自由に行うことができるようになる。つまり、データ線を経由した他の画素へのデータの書込み動作と並行して、しきい値電圧補償動作を実施することができる。   Therefore, in the technique disclosed in Patent Document 3, a power supply line (compensation power supply line) for writing an initialization voltage to the coupling capacitor is provided for each pixel separately from the data line. By providing the compensation power supply line separately from the data line, the threshold voltage compensation operation can be freely performed in a state where the pixel is disconnected from the data line. That is, the threshold voltage compensation operation can be performed in parallel with the data write operation to other pixels via the data line.

この特許文献3の技術であれば、補償動作が、データ線を用いたデータ書込み動作から完全に切り離され、任意の期間に補償動作を行うことができるため、1H期間全部を補償動作に用いることができ、十分に長い補償期間を確保することができる。
特開2003−22049号公報 米国特許第6,229,506号明細書 特開2004−133240号公報
According to the technique of Patent Document 3, the compensation operation is completely separated from the data write operation using the data line, and the compensation operation can be performed in an arbitrary period. Therefore, the entire 1H period is used for the compensation operation. And a sufficiently long compensation period can be secured.
Japanese Patent Laid-Open No. 2003-22049 US Pat. No. 6,229,506 JP 2004-133240 A

本発明の発明者による検討によって、以下の事項が明らかとなった。   As a result of the study by the inventors of the present invention, the following matters became clear.

(1)特許文献3に記載される技術では、データ線とは別に、カップリングコンデンサに初期化電圧を書き込むための電源ライン(補償用電源ライン)を画素毎に設けているため、回路構成や配線のレイアウトが複雑化する。   (1) In the technique described in Patent Document 3, a power supply line (compensation power supply line) for writing an initialization voltage to the coupling capacitor is provided for each pixel separately from the data line. The wiring layout becomes complicated.

(2)特許文献2,特許文献3に記載される電圧プログラム方式の駆動回路では、特許文献1に記載される電流プログラム方式の駆動回路に比べて高速な電圧データの書込みが可能であるが、その一方で、パネルの大規模化に伴い、クロストークによる駆動トランジスタのゲート電圧の変動が生じやすくなる。   (2) The voltage program drive circuit described in Patent Document 2 and Patent Document 3 can write voltage data at a higher speed than the current program drive circuit described in Patent Document 1, On the other hand, as the panel becomes larger, fluctuations in the gate voltage of the driving transistor are likely to occur due to crosstalk.

つまり、書込みトランジスタがオフすることによって、画素はデータ線から切り離されるが、書込みトランジスタには、ソース・ドレイン間の寄生コンデンサ(Cds)が存在する。したがって、他の画素への書込みのためにデータ線の電位が変化すると、その変動成分が、書込みトランジスタの寄生コンデンサ(Cds)を介して漏れこみ、これによって、駆動トランジスタのゲート電位が変動する場合がある。また、隣接する他のデータ線の電位が変動したとき、電磁的なカップリングによって、駆動トランジスタのゲート電位が変化する場合もあり得る。   That is, when the writing transistor is turned off, the pixel is separated from the data line, but the writing transistor has a parasitic capacitor (Cds) between the source and the drain. Therefore, when the potential of the data line changes for writing to another pixel, the fluctuation component leaks through the parasitic capacitor (Cds) of the writing transistor, thereby changing the gate potential of the driving transistor. There is. In addition, when the potential of another adjacent data line varies, the gate potential of the driving transistor may change due to electromagnetic coupling.

本発明はこのような考察に基づいてなされたものであり、その目的は、回路構成や配線のレイアウトを複雑化させることなく、駆動TFTのしきい値電圧補償を実施すること、また、クロストークによる駆動トランジスタのゲート電位の変動を効果的に防止することにある。   The present invention has been made on the basis of such considerations. The object of the present invention is to perform threshold voltage compensation of the driving TFT without complicating the circuit configuration and wiring layout, and to achieve crosstalk. Therefore, it is possible to effectively prevent fluctuations in the gate potential of the driving transistor.

(1)本発明のアクティブマトリクス型発光装置は、複数の走査線と、プリチャージ回路を備えるデータ線ドライバによって選択される複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素と、を備え、前記複数の画素の各々は、発光素子と、前記データ線に一端が接続され、前記走査線によって選択される書込みトランジスタと、前記書込みトランジスタとカップリングコンデンサを介して接続された、前記発光素子に駆動電流を供給するための駆動トランジスタと、前記カップリングコンデンサと前記駆動トランジスタとの接続点に一端が接続され、他端が所定の直流電位に接続された第1の保持コンデンサと、前記駆動トランジスタと前記発光素子との間に設けられ、前記発光素子の発光期間にオンする発光制御トランジスタと、前記カップリングコンデンサのプリチャージを行う必要がある場合に、前記プリチャージ回路による前記データ線のプリチャージタイミングに同期してオンし、前記データ線のプリチャージ電圧を利用して前記カップリングコンデンサをプリチャージする、少なくとも一つの画素プリチャージトランジスタと、前記駆動トランジスタのしきい値電圧の変動を補償するための期間においてオンし、そのオンによって、前記駆動トランジスタをダイオード接続状態とし、プリチャージ後の前記カップリングコンデンサの直流電位を、前記駆動トランジスタのしきい値電圧を反映した電圧値に収束させる、補償トランジスタと、を有する。   (1) An active matrix light emitting device according to the present invention includes a plurality of scanning lines, a plurality of data lines selected by a data line driver including a precharge circuit, the plurality of scanning lines, and the plurality of data lines. A plurality of pixels provided corresponding to the intersection, and each of the plurality of pixels includes a light emitting element, a write transistor having one end connected to the data line and selected by the scan line, and the write A driving transistor connected to the transistor via a coupling capacitor for supplying a driving current to the light emitting element; one end connected to a connection point between the coupling capacitor and the driving transistor; A first holding capacitor connected to a direct current potential; and provided between the drive transistor and the light emitting element; When it is necessary to precharge the light-emission control transistor that is turned on and the coupling capacitor, the precharge voltage of the data line is turned on in synchronization with the precharge timing of the data line by the precharge circuit. At least one pixel precharge transistor that precharges the coupling capacitor using a power source and a period for compensating for a variation in threshold voltage of the drive transistor. A compensation transistor that is in a diode-connected state and converges the DC potential of the coupling capacitor after precharging to a voltage value reflecting the threshold voltage of the driving transistor.

本発明では、従来技術と同様の基本的な構成に加えて、各画素に、画素プリチャージトランジスタを設け、画素内のカップリングコンデンサのプリチャージ(初期化)を行う場合には、その画素プリチャージトランジスタを、データ線プリチャージ期間に合わせてオンさせる。すなわち、本発明では、データ線のプリチャージ機能を活用して、各画素のカップリングコンデンサのプリチャージ(初期化)を実施する。データ線のプリチャージは、データの書込みによって生じた、偏ったデータ線の電位を、所定の電位(例えば、電源電圧の中点電位)に復帰させることによって、次のデータの書込み時におけるデータ線の電位変化の遅延を防止するために実施されるものであり、データ線を経由してデータを書込む有機ELパネル等においても、実施するのが望ましいものである。このデータ線プリチャージを、各画素におけるカップリングコンデンサの初期化(プリチャージ)に利用することによって、特許文献3に記載されるように、カップリングコンデンサを初期化するためだけに、特別な電源ラインを設ける必要はなくなる。また、データ線プリチャージは、1水平期間(1H)の開始直後に、極短時間、自動的に行われるものであり、そのプリチャージ期間の終了に合わせて、画素をデータ線から切り離してしまえば、それ以降は、画素内のしきい値電圧補償動作を、データ線を経由した他の画素へのデータの書込み動作とは無関係に、自由に行うことができる。つまり、本発明では、特別な電源ラインを敷設することなく、データ線を経由した他の画素へのデータの書込み動作と並行して、しきい値電圧補償動作を実施することが可能となる。また、データ線プリチャージ回路は、長いデータ線を短時間にプリチャージすることができるように設計されており、電流駆動能力が高い。したがって、そのプリチャージ電流を利用して各画素内のカップリングコンデンサを初期化することによって、高速な初期化を無理なく達成することができる、という効果も得られる。発光素子としては、有機EL素子、無機EL素子のような、電流駆動型の自発発光素子を広く使用することができ、レーザダイオードや発光ダイオードの駆動にも応用が可能である。   In the present invention, in addition to the basic configuration similar to the conventional technology, each pixel is provided with a pixel precharge transistor, and when the precharge (initialization) of the coupling capacitor in the pixel is performed, the pixel precharge transistor is provided. The charge transistor is turned on in accordance with the data line precharge period. That is, in the present invention, the precharge (initialization) of the coupling capacitor of each pixel is performed by utilizing the precharge function of the data line. The precharging of the data line is performed by restoring the biased data line potential caused by data writing to a predetermined potential (for example, the midpoint potential of the power supply voltage), so that the data line at the time of the next data writing This is implemented in order to prevent the potential change delay, and it is also desirable to implement it in an organic EL panel or the like in which data is written via the data line. By using this data line precharge for the initialization (precharge) of the coupling capacitor in each pixel, a special power supply is provided only for initializing the coupling capacitor as described in Patent Document 3. There is no need to provide a line. The data line precharge is automatically performed for a very short time immediately after the start of one horizontal period (1H), and the pixel is separated from the data line at the end of the precharge period. For example, thereafter, the threshold voltage compensation operation in the pixel can be freely performed regardless of the data write operation to other pixels via the data line. That is, according to the present invention, the threshold voltage compensation operation can be performed in parallel with the data write operation to other pixels via the data line without laying a special power supply line. The data line precharge circuit is designed so that a long data line can be precharged in a short time, and has a high current driving capability. Therefore, by using the precharge current to initialize the coupling capacitor in each pixel, it is possible to easily achieve high-speed initialization. As the light-emitting element, a current-driven spontaneous light-emitting element such as an organic EL element or an inorganic EL element can be widely used, and can be applied to drive a laser diode or a light-emitting diode.

(2)また、本発明のアクティブマトリクス型発光装置の一態様では、前記駆動トランジスタは第1導電型の絶縁ゲート型薄膜トランジスタであり、
前記書込みトランジスタ、前記発光制御トランジスタ、前記画素プリチャージトランジスタならびに前記補償トランジスタの各々は、第2導電型の絶縁ゲート型薄膜トランジスタであり、かつ、データの書込み時において前記データ線の電位が変化すると、その電位変化に伴う交流成分が前記カップリングコンデンサを介して前記駆動トランジスタのゲートに伝達され、前記交流成分により生じた電荷が前記カップリングコンデンサと前記第1の保持コンデンサによって分配された結果として生じる電位が、前記駆動トランジスタのしきい値電圧を反映した電圧値に重畳され、その結果として得られる補償電圧が、前記駆動トランジスタのゲートに供給され、当該駆動トランジスタは、前記ゲート電圧に応じた駆動電流を生成し、前記駆動電流が、前記発光制御トランジスタを介して前記発光素子に供給される。
(2) Moreover, in one aspect of the active matrix light-emitting device of the present invention, the drive transistor is a first conductivity type insulated gate thin film transistor,
Each of the write transistor, the light emission control transistor, the pixel precharge transistor, and the compensation transistor is a second conductivity type insulated gate thin film transistor, and when the potential of the data line changes during data writing, The AC component accompanying the potential change is transmitted to the gate of the drive transistor through the coupling capacitor, and the charge generated by the AC component is generated as a result of being distributed by the coupling capacitor and the first holding capacitor. The potential is superimposed on the voltage value reflecting the threshold voltage of the driving transistor, and the resulting compensation voltage is supplied to the gate of the driving transistor, and the driving transistor is driven according to the gate voltage. Generating current and driving power But it is supplied to the light emitting element via the light emission control transistor.

本発明における画素回路に使用するトランジスタの種類を明らかとすると共に、駆動トランジスタのゲートに加えられる、しきい値電圧のばらつきに対する補償がなされた電圧(補償電圧)の生成の仕組み、ならびに、発光素子駆動に至るまでの手順を明らかとしたものである。すなわち、駆動トラジスタとして、第1導電型(例えば、P型)のMOS型TFTを使用し、書込みトランジスタや画素プリチャージトランジスタ等として、第2導電型(例えば、N型)のMOSTFTを使用する。また、書込み電圧の交流成分によって、第1の保持コンデンサに電荷が生じ、その電荷によって発生する電圧が、直列に接続されているカップリングコンデンサと第1の保持コンデンサに分配されて分圧電圧が生じ、その分圧電圧が、予め調整されている、駆動トランジスタのしきい値電圧を反映した直流電位に重畳されて補償電圧が生成される。そして、その補償電圧が、駆動トランジスタによって電圧/電流変換されて駆動電流が生じ、その駆動電流が、発光制御トランジスタ(スイッチングTFT)を経由して発光素子に供給されて、その駆動電流に応じた輝度の発光が生じる。   The type of transistor used in the pixel circuit in the present invention is clarified, and a mechanism for generating a voltage (compensation voltage) that is applied to the gate of the driving transistor and compensates for variations in threshold voltage, and a light emitting element The procedure to drive is clarified. That is, a first conductivity type (for example, P type) MOS TFT is used as the drive transistor, and a second conductivity type (for example, N type) MOS TFT is used as the write transistor, the pixel precharge transistor, and the like. In addition, a charge is generated in the first holding capacitor due to the AC component of the write voltage, and the voltage generated by the charge is distributed to the coupling capacitor and the first holding capacitor connected in series, so that the divided voltage is As a result, the divided voltage is superimposed on a DC potential that reflects the threshold voltage of the driving transistor, which has been adjusted in advance, and a compensation voltage is generated. Then, the compensation voltage is converted into voltage / current by the drive transistor to generate a drive current, and the drive current is supplied to the light emitting element via the light emission control transistor (switching TFT), and according to the drive current. Luminous emission occurs.

(3)また、本発明のアクティブマトリクス型発光装置の他の態様では、前記データ線のプリチャージ電圧の値は、白画素電位よりも大きく、かつ、前記駆動トランジスタのしきい値電圧を反映した電圧値以下である。   (3) In another aspect of the active matrix light emitting device of the present invention, the value of the precharge voltage of the data line is larger than the white pixel potential and reflects the threshold voltage of the driving transistor. Below the voltage value.

本発明では、データ線のプリチャージが、画素内のカップリングコンデンサの初期化にも利用されることから、データ線のプリチャージ電圧は、カップリングコンデンサの初期化に適した値に設定される必要がある。駆動トランジスタとしてP型MOSTFTを使用し、白電位が例えば8〜9V、黒電位が13V〜13.5Vとすると、プリチャージ電圧は、白電位より低くなることはない。また、カップリングコンデンサのプリチャージ(初期化)の目的が、駆動トランジスタのゲート電位を、目標値である駆動トランジスタのしきい値電圧を反映した電圧値に予め近づけておき、その後の、目標値への電位の収束を高速化することにある点を考慮すれば、目標値(つまり、駆動トランジスタのしきい値電圧を反映した電圧値)を超えることはない。   In the present invention, since the precharge of the data line is also used to initialize the coupling capacitor in the pixel, the precharge voltage of the data line is set to a value suitable for the initialization of the coupling capacitor. There is a need. When a P-type MOSTFT is used as the drive transistor, and the white potential is 8 to 9 V, for example, and the black potential is 13 V to 13.5 V, the precharge voltage never becomes lower than the white potential. In addition, the purpose of precharging (initializing) the coupling capacitor is to bring the gate potential of the driving transistor close to a voltage value reflecting the threshold voltage of the driving transistor, which is the target value, and then set the target value thereafter. In consideration of the point of speeding up the convergence of the potential to the target value, the target value (that is, the voltage value reflecting the threshold voltage of the driving transistor) is not exceeded.

(4)また、本発明のアクティブマトリクス型発光装置の他の態様では、前記カップリングコンデンサの、前記書込みトランジスタ側の端に一端が接続され、他端が所定の直流電位に接続された第2の保持コンデンサを、さらに有する。   (4) Further, in another aspect of the active matrix light emitting device of the present invention, a second one in which one end is connected to the end on the write transistor side of the coupling capacitor and the other end is connected to a predetermined DC potential. The holding capacitor is further included.

カップリングコンデンサの駆動トランジスタ側の端のみならず、書込みトランジスタ側の端にも保持コンデンサ(電位安定化用の容量)を接続し、クロストークによる、カップリングコンデンサの両端の電位の揺れを効果的に抑制するものである。すなわち、電圧プログラミング方式の有機ELパネル等の場合、大規模化、高精細化の進展と共に、書込みトランジスタの寄生コンデンサを介したデータ線とのクロストークや、他のデータ線との電磁的なカップリングによるクロストークによって、駆動トランジスタのゲート電位が変動しやすくなる。そこで、カップリングコンデンサの両端の各々にコンデンサを接続して電位変動を抑制し、発光輝度の安定化を図るものである。   A holding capacitor (capacitor for stabilizing potential) is connected not only to the drive transistor end of the coupling capacitor but also to the end of the write transistor, so that the potential fluctuation at both ends of the coupling capacitor due to crosstalk is effective. It is to suppress. In other words, in the case of voltage-programming organic EL panels and the like, with the progress of larger scale and higher definition, crosstalk with the data line through the parasitic capacitor of the write transistor and electromagnetic coupling with other data lines The gate potential of the driving transistor is likely to fluctuate due to crosstalk due to the ring. Therefore, a capacitor is connected to each of both ends of the coupling capacitor to suppress potential fluctuations and stabilize light emission luminance.

(5)また、本発明のアクティブマトリクス型発光装置の他の態様では、前記カップリングコンデンサ、そのカップリングコンデンサの両端の各々に接続されている前記第1および第2の保持コンデンサの容量比は、1:1:1に設定される。   (5) In another aspect of the active matrix light-emitting device of the present invention, the capacitance ratio of the coupling capacitor and the first and second holding capacitors connected to both ends of the coupling capacitor is 1: 1: 1 is set.

この構成によって、カップリングコンデンサの両端の各々から見た、合成容量が最大となり、電位変動を抑制する効果を高めることができる。   With this configuration, the combined capacitance as viewed from both ends of the coupling capacitor is maximized, and the effect of suppressing potential fluctuation can be enhanced.

(6)また、本発明のアクティブマトリクス型発光装置の他の態様では、前記画素プリチャージトランジスタのオンによる前記カップリングコンデンサをプリチャージする動作、ならびに、前記補償トランジスタのオンによる前記カップリングコンデンサの、前記駆動トランジスタと接続される側の端の直流電位を、前記駆動トランジスタのしきい値電圧を反映した電圧値に収束させる動作を、複数の水平同期期間にわたって実施する。   (6) In another aspect of the active matrix light emitting device of the present invention, an operation of precharging the coupling capacitor by turning on the pixel precharge transistor, and an operation of the coupling capacitor by turning on the compensation transistor are provided. The operation of converging the DC potential at the end connected to the drive transistor to a voltage value reflecting the threshold voltage of the drive transistor is performed over a plurality of horizontal synchronization periods.

本発明では、プリチャージ期間が終了すると、画素プリチャージトランジスタをオフして画素をデータ線から切り離す。したがって、画素内における、しきい値電圧の補償動作は、データを経由した他の画素へのデータ書込み動作と並行して、自由に行うことができる。したがって、例えば、一つの画素が選択される期間の直前の、2つの水平同期期間(2H)を利用して、画素内のしきい値電圧の補償動作を実施すること(つまり、十分に時間をかけて、駆動トランジスタのゲート電位を目標値に収束させること)もでき、あるいは、一つの水平同期期間(1H)では、カップリングコンデンサの初期化(プリチャージ)のみを実施し、次の水平同期期間(1H)において、駆動トランジスタのゲート電位を目標値に収束させる、といった変則的な補償動作も可能である。   In the present invention, when the precharge period ends, the pixel precharge transistor is turned off to separate the pixel from the data line. Therefore, the threshold voltage compensation operation in the pixel can be freely performed in parallel with the data writing operation to other pixels via data. Accordingly, for example, the compensation operation of the threshold voltage in the pixel is performed using two horizontal synchronization periods (2H) immediately before the period in which one pixel is selected (that is, sufficient time is required). The gate potential of the driving transistor can be converged to the target value), or only one initialization (precharge) of the coupling capacitor is performed in one horizontal synchronization period (1H), and the next horizontal synchronization is performed. An irregular compensation operation in which the gate potential of the driving transistor is converged to the target value in the period (1H) is also possible.

(7)また、本発明のアクティブマトリクス型発光装置の他の態様では、前記発光素子は、有機EL素子である。   (7) In another aspect of the active matrix light-emitting device of the present invention, the light-emitting element is an organic EL element.

有機EL素子はカラー化が容易で、無機EL素子よりはるかに低電圧の直流電流で動作するなどの利点から、近年、大型の表示パネル等としての利用が期待されている。本発明によれば、駆動トランジスタの特性変動に起因する画素の輝度ばらつきを低減することができ、また、カップリングコンデンサの両端の各々に容量を接続する構成を採ることによって、さらに、クロストークやノイズにも強い有機ELパネルを実現することができる。   In recent years, the use of organic EL elements as large display panels and the like has been expected due to advantages such as easy colorization and operation with a DC current of a much lower voltage than inorganic EL elements. According to the present invention, it is possible to reduce the luminance variation of the pixel due to the characteristic variation of the driving transistor, and further, by adopting a configuration in which a capacitance is connected to each of both ends of the coupling capacitor, crosstalk and An organic EL panel resistant to noise can be realized.

(8)また、本発明のアクティブマトリクス型発光装置の他の態様では、このアクティブマトリクス型発光装置は、基板上に前記発光素子が形成され、かつ、その発光素子から、前記基板とは反対側に向けて光が出射される、トップエミッション型の構造を有する。   (8) According to another aspect of the active matrix light-emitting device of the present invention, the active matrix light-emitting device has the light-emitting element formed on a substrate and the side opposite to the substrate from the light-emitting element. It has a top emission type structure in which light is emitted toward.

本発明では、各画素に、画素プリチャージトランジスタ(データ線のプリチャージを利用してカップリングコンデンサを初期化するためのトランジスタ)を設ける必要があり、従来の画素回路に比べて素子数が増加する。また、クロストークによる電位変動の抑制のために、コンデンサを追加した場合には、素子数はさらに増加する。基板側に向けて光が出射されるボトムエミッション型の発光装置では、基板上に配置される素子の数の増加によって開口率が低下し、発光の光量が低下する場合も想定し得る。これに対し、基板の反対側に向けて光が出射されるトップエミッション型の構造を採用すると、基板上に配置される素子の数の増加によって、開口率が低下するような事態が生じないため、本発明の発光装置の構造としては、トップエミッション型の構造を採用するのが望ましいといえる(ただし、これに限定されるものではなく、ボトムエミッション型も使用可能である)。   In the present invention, it is necessary to provide each pixel with a pixel precharge transistor (a transistor for initializing a coupling capacitor using precharge of a data line), which increases the number of elements compared to a conventional pixel circuit. To do. In addition, when capacitors are added to suppress potential fluctuation due to crosstalk, the number of elements further increases. In a bottom emission type light emitting device in which light is emitted toward the substrate side, an increase in the number of elements arranged on the substrate may reduce the aperture ratio, and the amount of emitted light may be reduced. On the other hand, when a top emission type structure in which light is emitted toward the opposite side of the substrate is employed, a situation in which the aperture ratio decreases due to an increase in the number of elements arranged on the substrate does not occur. As a structure of the light emitting device of the present invention, it can be said that it is desirable to adopt a top emission type structure (however, it is not limited to this, and a bottom emission type can also be used).

(9)また、本発明の電子機器は、本発明のアクティブマトリクス型発光装置を搭載する。   (9) The electronic device of the present invention is equipped with the active matrix light emitting device of the present invention.

アクティブマトリクス型の発光装置は、大面積・高精細度のディスプレイパネルを実現するうえで有利である。また、各画素のしきい値電圧の補償期間において、発光制御トランジスタ(各画素に設けられているスイッチング素子)をオフにしておくことによって、カップリングコンデンサを初期化したり、あるいは、駆動トランジスタのゲート電位を目標値に収束させたりするときに、その補償動作に伴う電流が発光素子に流れ込むことがなく、何ら問題が生じない。   An active matrix light-emitting device is advantageous in realizing a display panel with a large area and high definition. Further, during the compensation period of the threshold voltage of each pixel, by turning off the light emission control transistor (switching element provided in each pixel), the coupling capacitor is initialized or the gate of the driving transistor is set. When the potential is converged to the target value, the current accompanying the compensation operation does not flow into the light emitting element, and no problem occurs.

(10)また、本発明の電子機器の一態様では、前記アクティブマトリクス型発光装置は、表示装置として、あるいは、光源として使用される。   (10) In one aspect of the electronic apparatus of the present invention, the active matrix light-emitting device is used as a display device or a light source.

本発明のアクティブマトリクス型発光装置は、例えば、携帯端末に搭載される表示パネルとして、あるいは、カーナビゲーション装置のような車載用機器のインジケータとして使用可能であり、高精彩で大画面の表示パネルとしても使用できる。また、例えば、プリンタにおける光源としても使用することができる。   The active matrix light-emitting device of the present invention can be used, for example, as a display panel mounted on a portable terminal or as an indicator of a vehicle-mounted device such as a car navigation device, and as a high-definition and large-screen display panel. Can also be used. For example, it can also be used as a light source in a printer.

(11)本発明のアクティブマトリクス型発光装置の画素駆動方法は、データの書込みに先立って、駆動トランジスタのゲート電位を、その駆動トランジスタのしきい値電圧を反映した電圧値に収束させるための処理が実施され、その後、データの書込みが実施され、そのデータの書込みに際しては、書込み時のデータ線の電位変化に伴う交流成分を、書込みトランジスタとカップリングコンデンサを介して駆動トランジスタのゲートに伝達し、その交流成分に対応して生じる電圧が、前記駆動トランジスタのしきい値電圧を反映した電圧値に重畳され、これによって前記駆動トランジスタを駆動するための補正されたゲート電圧が生成され、このゲート電圧によって、前記駆動トランジスタが駆動されて駆動電流が生成され、その駆動電流が発光制御トランジスタを介して発光素子に供給される、アクティブマトリクス型発光装置の画素駆動方法であって、前記駆動トランジスタのゲート電位を、その駆動トランジスタのしきい値電圧を反映した電圧値に収束させるための処理は、前記データ線のプリチャージを利用して、前記カップリングコンデンサをプリチャージし、これによって、前記駆動トランジスタのゲート電位を、目標値である前記駆動トランジスタのしきい値電圧を反映した電圧値に近づけ、かつ、前記データ線のプリチャージ期間が終了すると、画素を前記データ線から電気的に切り離す第1のステップと、前記データ線のプリチャージ期間の終了後、前記カップリングコンデンサを、ダイオード接続された前記駆動トランジスタを経由して充電し、これによって前記駆動トランジスタのゲート電圧を、目標値である前記駆動トランジスタのしきい値電圧を反映した電圧値に短期間に到達させる第2のステップと、を含む。   (11) In the pixel driving method of the active matrix light-emitting device of the present invention, the process for converging the gate potential of the driving transistor to a voltage value reflecting the threshold voltage of the driving transistor prior to data writing. After that, data writing is performed, and when writing the data, the AC component accompanying the change in potential of the data line at the time of writing is transmitted to the gate of the driving transistor via the writing transistor and the coupling capacitor. The voltage generated corresponding to the AC component is superimposed on the voltage value reflecting the threshold voltage of the driving transistor, thereby generating a corrected gate voltage for driving the driving transistor. The drive transistor is driven by the voltage to generate a drive current, and the drive current A pixel driving method for an active matrix light emitting device, which is supplied to a light emitting element via a light emission control transistor, wherein the gate potential of the driving transistor is converged to a voltage value reflecting the threshold voltage of the driving transistor. The processing for precharging the coupling capacitor using the precharge of the data line, thereby reflecting the gate potential of the drive transistor to the threshold voltage of the drive transistor, which is a target value. A first step of electrically disconnecting a pixel from the data line when the precharge period of the data line is finished, and after the precharge period of the data line is finished, the coupling capacitor Is charged via the diode-connected drive transistor, The gate voltage of the driving transistor, includes a second step to reach in a short period of time to a voltage value that reflects the threshold voltage of the driving transistor is a target value.

本発明の画素駆動方法では、駆動トランジスタのゲート電位を、その駆動トランジスタのしきい値電圧を反映した電圧値に収束させるための処理が、2段階(第1のステップと第2のステップ)に分かれている。第1のステップでは、データ線のプリチャージを利用してカップリングコンデンサを初期化し、これによって、駆動トランジスタのゲート電位を、目標値である駆動トランジスタのしきい値電圧を反映した電圧値に近づけておき、かつ、データ線のプリチャージ期間が終了すると、画素をデータ線から電気的に切り離す。第2のステップでは、カップリングコンデンサを、ダイオード接続された駆動トランジスタを経由して充電し、これによって駆動トランジスタのゲート電圧を、目標値(駆動トランジスタのしきい値電圧を反映した電圧値)に短期間に到達させる。データ線のプリチャージ回路は、長いデータ線をプリチャージできるように設計されており、電流駆動能力が高い。したがって、データ線のプリチャージ電流を利用すれば、第1のステップにおけるカップリングコンデンサの初期化時に、例えば、そのカップリングコンデンサの両端電位を急速に所定レベルに上昇させる(あるいは下降させる)ことができ、この点で、各画素における、しきい値電圧補償動作の高速化が実現される。   In the pixel driving method of the present invention, the process for converging the gate potential of the driving transistor to a voltage value reflecting the threshold voltage of the driving transistor is performed in two stages (first step and second step). I know. In the first step, the coupling capacitor is initialized using the precharge of the data line, whereby the gate potential of the driving transistor is brought close to a voltage value reflecting the threshold voltage of the driving transistor, which is the target value. In addition, when the precharge period of the data line ends, the pixel is electrically disconnected from the data line. In the second step, the coupling capacitor is charged via a diode-connected driving transistor, whereby the gate voltage of the driving transistor is set to a target value (a voltage value reflecting the threshold voltage of the driving transistor). Make it reach in a short time. The data line precharge circuit is designed to precharge a long data line and has a high current driving capability. Therefore, if the precharge current of the data line is used, when the coupling capacitor is initialized in the first step, for example, the potential at both ends of the coupling capacitor can be rapidly increased (or decreased) to a predetermined level. In this respect, speeding up of the threshold voltage compensation operation in each pixel is realized.

(12)また、本発明のアクティブマトリクス型発光装置の画素駆動方法の一態様では、前記カップリングコンデンサの両端の各々に、一端が固定電位に接続されているコンデンサの他端を接続し、これによって、前記カップリングコンデンサの両端の双方の電位変動を抑制する。   (12) Further, in one aspect of the pixel driving method of the active matrix light emitting device of the present invention, the other end of the capacitor, one end of which is connected to a fixed potential, is connected to each end of the coupling capacitor. Thus, potential fluctuations at both ends of the coupling capacitor are suppressed.

カップリングコンデンサの両端の各々にコンデンサを接続することによって、クロストークによる電位変動を効果的に抑制することができ、発光輝度を安定化させることができる。   By connecting capacitors to both ends of the coupling capacitor, potential fluctuation due to crosstalk can be effectively suppressed, and light emission luminance can be stabilized.

本発明では、データ線のプリチャージ機能を活用することによって、各画素のカップリングコンデンサの初期化のために、特別な電源ラインを各画素に設ける必要がなくなる。
つまり、画素回路の構成を複雑化させることなく、駆動トランジスタの特性ばらつきによる発光輝度のばらつきを低減することができる。
In the present invention, by utilizing the precharge function of the data line, it is not necessary to provide a special power supply line for each pixel in order to initialize the coupling capacitor of each pixel.
That is, variation in light emission luminance due to variation in characteristics of the drive transistor can be reduced without complicating the configuration of the pixel circuit.

また、プリチャージ期間の終了に合わせて、画素をデータ線から切り離してしまえば、それ以降は、画素内のしきい値電圧補償動作を、データ線を経由した他の画素へのデータの書込み動作とは無関係に、自由に行うことができる。つまり、データ線を経由した他の画素へのデータの書込み動作と並行して、しきい値電圧補償動作を実施することが可能となる。したがって、各画素におけるしきい値電圧補償動作を、複数の水平同期期間にわたって行うことも可能となる。   In addition, if the pixel is separated from the data line at the end of the precharge period, the threshold voltage compensation operation in the pixel is performed thereafter, and the data writing operation to other pixels via the data line is performed. It can be done freely regardless of That is, the threshold voltage compensation operation can be performed in parallel with the data write operation to other pixels via the data line. Therefore, the threshold voltage compensation operation in each pixel can be performed over a plurality of horizontal synchronization periods.

また、データ線プリチャージ回路は、長いデータ線を短時間にプリチャージすることができるように設計されており、電流駆動能力が高い。したがって、そのプリチャージ電流を利用して各画素内のカップリングコンデンサを初期化することによって、高速な初期化を無理なく達成することができる。   The data line precharge circuit is designed so that a long data line can be precharged in a short time, and has a high current driving capability. Therefore, by using the precharge current to initialize the coupling capacitor in each pixel, high-speed initialization can be achieved without difficulty.

また、カップリングコンデンサの両端の各々にコンデンサを接続する構成を採用した場合には、書込みトランジスタの寄生コンデンサを介したデータ線とのクロストークや、他のデータ線との電磁的なカップリングによるクロストークによる電位変動を効果的に抑制され、発光輝度の、さらなる安定化が実現される。   In addition, when a configuration in which a capacitor is connected to each of both ends of the coupling capacitor is adopted, the crosstalk with the data line through the parasitic capacitor of the write transistor or electromagnetic coupling with another data line is caused. Potential fluctuation due to crosstalk is effectively suppressed, and the light emission luminance is further stabilized.

次に、本発明の実施形態について、図面を参照して説明する。   Next, embodiments of the present invention will be described with reference to the drawings.

(第1の実施形態)
図1は、本発明のアクティブマトリクス型発光装置の一例(ここでは、有機EL表示パネルとする)の全体構成を示すブロック図である。
(First embodiment)
FIG. 1 is a block diagram showing the overall configuration of an example of an active matrix light-emitting device of the present invention (here, an organic EL display panel).

図1の有機EL表示パネルでは、発光素子として有機EL素子が用いられ、能動素子としてポリシリコン薄膜トランジスタ(TFT)が用いられる。以下の説明では、「ポリシリコン薄膜トランジスタ」を、「薄膜トランジスタ」、「TFT」あるいは、単に「トランジスタ」と記載する場合がある。   In the organic EL display panel of FIG. 1, an organic EL element is used as a light emitting element, and a polysilicon thin film transistor (TFT) is used as an active element. In the following description, “polysilicon thin film transistor” may be referred to as “thin film transistor”, “TFT”, or simply “transistor”.

なお、有機EL素子は、薄膜トランジスタ(TFT)が形成された基板上に形成される。また、有機EL素子は、発光層を含む有機層を2つの電極で挟み込んだ構造をもち、本発明においては、好ましくは、トップエミッション型の構造が採用される(この点については、図10を用いて後述する)。   The organic EL element is formed on a substrate on which a thin film transistor (TFT) is formed. In addition, the organic EL element has a structure in which an organic layer including a light emitting layer is sandwiched between two electrodes. In the present invention, a top emission type structure is preferably employed (for this point, refer to FIG. 10). Will be described later).

図1のアクティブマトリクス型発光装置は、マトリクス状に配置された、有機EL素子を含む画素(画素回路)100a〜100fと、データ線(DL1,DL2)と、複数本を一組とする走査線(WL1〜WL4)と、走査線ドライバ200と、データ線プリチャージ回路(M1)を備えるデータ線ドライバ300と、画素電源配線(SL1,SL2)と、を有する。   The active matrix light-emitting device of FIG. 1 includes pixels (pixel circuits) 100a to 100f including organic EL elements, data lines (DL1, DL2), and scanning lines each having a plurality of sets arranged in a matrix. (WL1 to WL4), a scanning line driver 200, a data line driver 300 including a data line precharge circuit (M1), and pixel power supply lines (SL1, SL2).

画素プリチャージ回路(M1)は、十分な電流駆動能力をもつN型の絶縁ゲート型TFT(MOSTFT)で構成される。このTFT(M1)は、データ線プリチャージ制御信号(NRG)によってオン/オフが制御され、ドレインが、データ線プリチャージ電圧(単に、プリチャージ電圧ということがある)VSTに接続され、ソースが、データ線(DL1,DL2)に接続されている。また、データ線プリチャージ電圧(VST)は、例えば、10V以上に設定される。   The pixel precharge circuit (M1) is composed of an N-type insulated gate TFT (MOSTFT) having sufficient current drive capability. This TFT (M1) is controlled to be turned on / off by a data line precharge control signal (NRG), its drain is connected to a data line precharge voltage (sometimes simply referred to as precharge voltage) VST, and its source is Are connected to the data lines (DL1, DL2). Further, the data line precharge voltage (VST) is set to 10 V or more, for example.

走査線(WL1)は、書込み制御信号GWRTによって、各画素(100a〜100f)内の書込みトランジスタ(図1では不図示)のオン/オフを制御する。   The scanning line (WL1) controls on / off of a writing transistor (not shown in FIG. 1) in each pixel (100a to 100f) by a writing control signal GWRT.

また、走査線(WL2)は、画素プリチャージ制御信号(GPRE)によって、各画素(100a〜100f)内の画素プリチャージトランジスタ(図1では不図示)を制御する。   The scanning line (WL2) controls pixel precharge transistors (not shown in FIG. 1) in each pixel (100a to 100f) by a pixel precharge control signal (GPRE).

また、走査線(WL3)は、補償制御信号(GINIT)によって、各画素(100a〜100f)内の補償トランジスタ(図1では不図示)を制御する。   The scanning line (WL3) controls compensation transistors (not shown in FIG. 1) in each pixel (100a to 100f) by a compensation control signal (GINIT).

また、走査線(WL4)は、発光制御信号(GEL)によって、各画素(100a〜100f)内の発光制御トランジスタ(図1では不図示)を制御する。   Further, the scanning line (WL4) controls light emission control transistors (not shown in FIG. 1) in each pixel (100a to 100f) by a light emission control signal (GEL).

走査線ドライバ200は、これらの4本の走査線(WL1〜WL4)を、所定のタイミングで周期的に駆動する。   The scanning line driver 200 periodically drives these four scanning lines (WL1 to WL4) at a predetermined timing.

また、画素電源配線(SL1)は、有機EL素子を発光させるための高レベル電源電圧(Vel:例えば13V)を、各画素に供給する。また、画素電源配線(SL2)は、低レベル電源電圧(VST:例えば接地電位)を各画素に供給する。   Further, the pixel power supply line (SL1) supplies a high level power supply voltage (Vel: for example, 13 V) for causing the organic EL element to emit light to each pixel. The pixel power supply line (SL2) supplies a low level power supply voltage (VST: for example, ground potential) to each pixel.

図2は、図1の有機EL表示パネルの要部(図1中、点線で囲まれるX部分)の具体的な回路構成例を示す回路図である。   FIG. 2 is a circuit diagram showing a specific circuit configuration example of a main part (X portion surrounded by a dotted line in FIG. 1) of the organic EL display panel of FIG.

図示されるように、画素(画素回路)100aは、書込みトランジスタ(M2)と、カップリングコンデンサ(Cc)と、第1および第2の保持容量(Ch1,ch2)と、駆動トランジスタ(M6)と、画素プリチャージトランジスタ(M3,M4)と、補償トランジスタ(M4,M5)と、発光制御トランジスタ(M7)と、発光素子としての有機EL素子(OELD)と、により構成される。   As illustrated, the pixel (pixel circuit) 100a includes a write transistor (M2), a coupling capacitor (Cc), first and second holding capacitors (Ch1, ch2), and a drive transistor (M6). The pixel precharge transistor (M3, M4), the compensation transistor (M4, M5), the light emission control transistor (M7), and an organic EL element (OELD) as a light emitting element.

書込みトランジスタ(M2)は、N型TFTからなり、一端がデータ線(DL1)に接続され、他端がカップリングコンデンサ(Cc)の一端に接続され、ゲートが走査線WL1に接続されている。この書込みトランジスタ(M2)は、書込み制御信号(GWRT)によって、データの書込み時にオン状態となる。   The write transistor (M2) is composed of an N-type TFT, and one end is connected to the data line (DL1), the other end is connected to one end of the coupling capacitor (Cc), and the gate is connected to the scanning line WL1. The write transistor (M2) is turned on when data is written by a write control signal (GWRT).

駆動トランジスタ(M6)はP型TFTからなり、一端が画素電源電圧(VEL)に接続され、ゲートがカップリングコンデンサ(Cc)の他端に接続されている。この駆動トランジスタ(M6)は、有機EL素子(OELD)の発光期間においてオンし、駆動電流を有機EL素子(OELD)に供給する。   The drive transistor (M6) is composed of a P-type TFT, and one end is connected to the pixel power supply voltage (VEL) and the gate is connected to the other end of the coupling capacitor (Cc). The drive transistor (M6) is turned on during the light emission period of the organic EL element (OELD), and supplies a drive current to the organic EL element (OELD).

カップリングコンデンサ(Cc)は、書込みトランジスタ(M2)の他端と、駆動トランジスタ(M6)のゲートとの間に介在する。データの書込み期間において、書込み電圧の変化成分(交流成分)が、このカップリングコンデンサ(Cc)を介して駆動トランジスタ(M6)のゲートに伝達される。   The coupling capacitor (Cc) is interposed between the other end of the write transistor (M2) and the gate of the drive transistor (M6). In the data write period, the change component (AC component) of the write voltage is transmitted to the gate of the drive transistor (M6) through the coupling capacitor (Cc).

第1の保持コンデンサ(ch1)は、その一端が、駆動トランジスタ(M6)とカップリングコンデンサ(Cc)の共通接続点に接続され、他端が画素電源電圧(VEL)に接続されている。ここで、第1の保持コンデンサ(ch1)の他端は、VELの代わりに、グランド(GND)に接続することも可能である。つまり、第1の保持コンデンサ(ch1)の他端は、安定した直流電位に接続されることになる。   One end of the first holding capacitor (ch1) is connected to the common connection point of the drive transistor (M6) and the coupling capacitor (Cc), and the other end is connected to the pixel power supply voltage (VEL). Here, the other end of the first holding capacitor (ch1) can be connected to the ground (GND) instead of the VEL. That is, the other end of the first holding capacitor (ch1) is connected to a stable DC potential.

この第1の保持コンデンサ(ch1)は、書込みデータ(書込み電圧)を保持して、非選択期間においても、有機EL素子(OELD)の発光を維持することを可能とする。また、この第1の保持コンデンサ(ch1)は、駆動トランジスタ(M6)のゲート電圧を安定化する機能も併せ持つ。   The first holding capacitor (ch1) holds write data (write voltage) and can maintain the light emission of the organic EL element (OELD) even in the non-selection period. The first holding capacitor (ch1) also has a function of stabilizing the gate voltage of the drive transistor (M6).

第2の保持コンデンサ(ch2)は、その一端が、書込みトランジスタ(M2)とカップリングコンデンサ(Cc)の共通接続点に接続され、他端が画素電源電圧(VEL)に接続されている。ここで、第2の保持コンデンサ(ch2)の他端は、VELの代わりに、グランド(GND)に接続することも可能である。つまり、第2の保持コンデンサ(ch1)の他端は、安定した直流電位に接続されることになる。   One end of the second holding capacitor (ch2) is connected to the common connection point of the write transistor (M2) and the coupling capacitor (Cc), and the other end is connected to the pixel power supply voltage (VEL). Here, the other end of the second holding capacitor (ch2) can be connected to the ground (GND) instead of the VEL. That is, the other end of the second holding capacitor (ch1) is connected to a stable DC potential.

この第2の保持コンデンサ(ch1)は、書込みトランジスタ(M2)のソース・ドレイン容量(寄生容量)に起因するデータ線(DL1)とのクロストークや、他のデータ線との電磁的なカップリングによるクロストークによって、カップリングコンデンサの一端の電位が変動することを抑制するために設けられている。これによって、駆動トランジスタ(M6)のゲートの電位が安定化されることになる。なお、この点については、図8を用いて後述する。   This second holding capacitor (ch1) is used for crosstalk with the data line (DL1) due to the source / drain capacitance (parasitic capacitance) of the write transistor (M2) and electromagnetic coupling with other data lines. It is provided in order to suppress fluctuations in the potential at one end of the coupling capacitor due to crosstalk. As a result, the potential of the gate of the driving transistor (M6) is stabilized. This point will be described later with reference to FIG.

画素プリチャージトランジスタ(M3)は、一端がデータ線DL1に接続され、ゲートが走査線(WL2)に接続される。この画素プリチャージトランジスタ(M3)は、画素プリチャージ制御信号(GPRE)によって、データ線プリチャージ期間(データ線プリチャージ回路M1がオンする期間)においてオンされ、カップリングコンデンサ(Cc)をプリチャージ(初期化)する。その結果として、カップリングコンデンサ(Cc)の両端の電位が、収束目標の電圧に近いレベルまで引き上げられる(この点は、図3を用いて説明する)。また、この画素プリチャージトランジスタ(M3)は、データ線プリチャージ期間が終了するとオフし、これによって、画素(具体的にはカップリングコンデンサCc)が、データ線(DL1)から切り離される。   One end of the pixel precharge transistor (M3) is connected to the data line DL1, and the gate is connected to the scanning line (WL2). The pixel precharge transistor (M3) is turned on in the data line precharge period (period in which the data line precharge circuit M1 is turned on) by the pixel precharge control signal (GPRE), and the coupling capacitor (Cc) is precharged. (initialize. As a result, the potential at both ends of the coupling capacitor (Cc) is raised to a level close to the convergence target voltage (this point will be described with reference to FIG. 3). Further, the pixel precharge transistor (M3) is turned off when the data line precharge period ends, whereby the pixel (specifically, the coupling capacitor Cc) is disconnected from the data line (DL1).

なお、補償トランジスタ(M4)も、カップリングコンデンサ(Cc)をプリチャージ(初期化)するのに貢献するため、補償トランジスタ(M4)は、画素プリチャージトランジスタの機能を兼ねているということができる。   Since the compensation transistor (M4) also contributes to precharging (initializing) the coupling capacitor (Cc), it can be said that the compensation transistor (M4) also functions as a pixel precharge transistor. .

また、補償トランジスタ(M4,M5)のゲートは走査線(WL3)に接続され、補償制御信号(GINIT)によって、しきい値電圧の補償期間においてオンされる。補償トランジスタ(M4,M5)は、カップリングコンデンサ(Cc)の書込みトランジスタ(M2)側の端の直流電位を、目標値(駆動トランジスタM6のしきい値電圧を反映した電圧値(すなわち、書込みデータに加えられる補償値(補正値)である))に収束させるための電流経路を形成する働きをする。つまり、駆動トランジスタ(M6)のしきい値電圧のばらつきを吸収するための、ゲート電圧の補償値(補正値)を発生させる働きをするのであり、この点に着目し、トランジスタ(M4,M5)を「補償トランジスタ」と称している。   The gates of the compensation transistors (M4, M5) are connected to the scanning line (WL3), and are turned on during the threshold voltage compensation period by the compensation control signal (GINIT). The compensation transistors (M4, M5) have a direct current potential at the end of the coupling capacitor (Cc) on the write transistor (M2) side as a target value (a voltage value reflecting the threshold voltage of the drive transistor M6 (that is, write data). It is a compensation value (correction value) that is added to (1))) and forms a current path for convergence. That is, it works to generate a compensation value (correction value) of the gate voltage for absorbing variations in the threshold voltage of the drive transistor (M6). Focusing on this point, the transistors (M4, M5) Is referred to as a “compensation transistor”.

また、上述のように、補償トランジスタ(M4)は、カップリングコンデンサ(Cc)のプリチャージ(初期化)のための電流経路を形成する機能も併せ持つ。   In addition, as described above, the compensation transistor (M4) also has a function of forming a current path for precharging (initializing) the coupling capacitor (Cc).

また、発光制御トランジスタ(M7)は、駆動トランジスタ(M6)と有機EL素子(OLED)との間に介在し、そのゲートは、走査線(WL4)に接続されている。この発光制御トランジスタ(M7)は、発光制御信号(GEL)によって、有機EL素子(OLED)の発光期間においてオンされ、駆動電流を有機EL素子発光制御トランジスタ(M7)(OLED)に供給して、有機EL素子(OLED)を発光させる。この発光制御トランジスタ(M7)が存在することから、画素(画素回路)100aは、アクティブマトリクス型の画素(画素回路)となる。   The light emission control transistor (M7) is interposed between the drive transistor (M6) and the organic EL element (OLED), and its gate is connected to the scanning line (WL4). The light emission control transistor (M7) is turned on in the light emission period of the organic EL element (OLED) by the light emission control signal (GEL), and supplies a drive current to the organic EL element light emission control transistor (M7) (OLED). An organic EL element (OLED) is caused to emit light. Since the light emission control transistor (M7) exists, the pixel (pixel circuit) 100a is an active matrix pixel (pixel circuit).

次に、図2の画素(画素回路)の動作について説明する。図3は、図2の画素(画素回路)の動作タイミングならびに駆動トラジスタのゲート電圧波形の変化を説明するための図である。   Next, the operation of the pixel (pixel circuit) in FIG. 2 will be described. FIG. 3 is a diagram for explaining the operation timing of the pixel (pixel circuit) of FIG. 2 and the change in the gate voltage waveform of the drive transistor.

図3において、時刻t1〜時刻t2,時刻t2〜時刻t6,時刻t6〜時刻t9,時刻t9〜時刻t10の各々は、1水平同期期間(図中、1Hと記載)に相当する。   In FIG. 3, each of time t1 to time t2, time t2 to time t6, time t6 to time t9, and time t9 to time t10 corresponds to one horizontal synchronization period (denoted as 1H in the figure).

図3の場合、時刻t2以前と、時刻t9以後は、有機EL素子(OLED)が発光する「発光期間」である。また、時刻t3〜時刻t5の期間は、駆動トランジスタ(M6)のしきい値電圧ばらつきを補償するための「補償期間」である。また、時刻t7〜時刻t8の期間は、データ線(DL1)から、書込みトランジスタならびにカップリングコンデンサを介してデータを書込む「書込み期間」である。   In the case of FIG. 3, before the time t2 and after the time t9 are “light emission periods” in which the organic EL elements (OLEDs) emit light. Further, the period from time t3 to time t5 is a “compensation period” for compensating for the threshold voltage variation of the drive transistor (M6). The period from time t7 to time t8 is a “writing period” in which data is written from the data line (DL1) through the writing transistor and the coupling capacitor.

各水平同期期間(1H)の開始直後の、極短い期間に、データ線プリチャージ信号(NRG)がハイレベルとなり、これによって、データ線プリチャージ回路(M1)がオンして、データ線のプリチャージが行われる。   In a very short period immediately after the start of each horizontal synchronization period (1H), the data line precharge signal (NRG) becomes a high level, thereby turning on the data line precharge circuit (M1) and precharging the data line. Charging is performed.

図2の画素100aに関しては、画素プリチャージ制御信号(GPRE)は、時刻t3〜t4にハイレベルとなる(つまり、データ線プリチャージ期間に同期してハイレベルとなる)。画素プリチャージ制御信号(GPRE)がハイレベルである期間において、画素プリチャージトランジスタ(M3)がオンし、画素100aは、この画素プリチャージトランジスタ(M3)を介してデータ線(DL1)と接続される。これにより、カップリングコンデンサ(Cc)のプリチャージ(初期化)が行われる。ただし、画素プリチャージトランジスタ(M3)がオンするのは、データ線(DL1)のプリチャージ期間のみであり、その期間が終了するとすぐにオフする。   For the pixel 100a in FIG. 2, the pixel precharge control signal (GPRE) becomes high level from time t3 to time t4 (that is, becomes high level in synchronization with the data line precharge period). During a period in which the pixel precharge control signal (GPRE) is at a high level, the pixel precharge transistor (M3) is turned on, and the pixel 100a is connected to the data line (DL1) via the pixel precharge transistor (M3). The As a result, the coupling capacitor (Cc) is precharged (initialized). However, the pixel precharge transistor (M3) is turned on only during the precharge period of the data line (DL1), and is turned off as soon as that period ends.

また、補償制御信号(GINIT)は、時刻t3〜時刻t5の期間(補償期間)においてハイレベルとなる。これによって、補償トランジスタ(M4,M5)がオンし、駆動トランジスタ(M6)がダイオード接続状態となると共に、そのダイオードのアノードと、カップリングコンデンサ(Cc)の両端の各々とを結ぶ電流経路が形成される。そして、カップリングコンデンサ(Cc)の両端の電位は、駆動トランジスタ(M6)のしきい値電圧(Vth)を反映した電圧値(VEL−Vth)に収束する。   Further, the compensation control signal (GINIT) is at a high level during the period (compensation period) from time t3 to time t5. As a result, the compensation transistors (M4, M5) are turned on, the drive transistor (M6) is in a diode connection state, and a current path is formed that connects the anode of the diode and both ends of the coupling capacitor (Cc). Is done. The potential across the coupling capacitor (Cc) converges to a voltage value (VEL−Vth) reflecting the threshold voltage (Vth) of the drive transistor (M6).

書込み制御信号(GWRT)は、時刻t7〜時刻t8の期間にハイレベルとなり、これによって、書込みトランジスタ(M2)がオンする。画素100aには、データ線(DL1)から、n番目のデータ(DATAn)が書込まれる。これによって、駆動トランジスタ(M6)がオンする。また、書き込まれたデータ(書込み電圧)は、第1の保持容量(ch1)が存在するために、画素100aの非選択期間においても保持される。   The write control signal (GWRT) is at a high level during the period from time t7 to time t8, whereby the write transistor (M2) is turned on. The nth data (DATAn) is written into the pixel 100a from the data line (DL1). As a result, the drive transistor (M6) is turned on. Further, the written data (write voltage) is held even during the non-selection period of the pixel 100a because the first holding capacitor (ch1) exists.

発光制御信号(GEL)は、データの書込みが終了した後の、時刻t9においてハイレベルとなり、これによって、発光制御トランジスタ(M7)がオンする。駆動トランジスタ(M6)からの駆動電流が有機EL素子(OLED)に供給され、有機EL素子(OLED)が発光する。   The light emission control signal (GEL) becomes a high level at time t9 after the data writing is completed, whereby the light emission control transistor (M7) is turned on. A drive current from the drive transistor (M6) is supplied to the organic EL element (OLED), and the organic EL element (OLED) emits light.

図3の下側には、駆動トランジスタ(M6)のゲート電圧の変化の様子が示されている。時刻t3に画素プリチャージ信号(GPRE)がハイレベルとなって画素プリチャージトランジスタ(M3)がオンし、また、その時刻t3には、補償制御信号(GINIT)もハイレベルに転じるために、補償トランジスタ(M4)も同時にオンする。これによって、データ線(DL1)と、カップリングコンデンサ(Cc)の両端の各々とが電気的に接続される。したがって、時刻t3〜時刻t4の期間において、データ線(DL1)のプリチャージ電流によって、カップリングコンデンサ(Cc)は急速にプリチャージされる。よって、駆動トランジスタ(M6)のゲート電位は、データ線のプリチャージ電圧(VST:データ線プリチャージ回路(M1)の一端に接続される電圧)まで急速に上昇する。データ線プリチャージ回路(M1)の電流駆動能力は高いため、カップリングコンデンサ(Cc)の高速なプリチャージが可能である。   The lower side of FIG. 3 shows how the gate voltage of the driving transistor (M6) changes. At time t3, the pixel precharge signal (GPRE) becomes high level and the pixel precharge transistor (M3) is turned on. At time t3, the compensation control signal (GINIT) also changes to high level. The transistor (M4) is also turned on at the same time. As a result, the data line (DL1) and each of both ends of the coupling capacitor (Cc) are electrically connected. Therefore, in the period from time t3 to time t4, the coupling capacitor (Cc) is rapidly precharged by the precharge current of the data line (DL1). Therefore, the gate potential of the driving transistor (M6) rapidly rises to the precharge voltage of the data line (VST: voltage connected to one end of the data line precharge circuit (M1)). Since the data line precharge circuit (M1) has a high current drive capability, the coupling capacitor (Cc) can be precharged at high speed.

時刻t4になると、画素プリチャージトランジスタ(M3)はオフするため、画素100aは、データ線(DL1)から切り離される。また、このとき、補償トランジスタM5がオンすることによって、駆動トランジスタのゲート・ドレイン間がショートされ、ダイオード接続状態となっている。   At time t4, since the pixel precharge transistor (M3) is turned off, the pixel 100a is disconnected from the data line (DL1). At this time, when the compensation transistor M5 is turned on, the gate and drain of the driving transistor are short-circuited, and the diode is connected.

したがって、時刻t4〜時刻t7においては、ダイオード接続状態の駆動トランジスタ(M6)からの順方向電流が直接的に、カップリングコンデンサ(Cc)の駆動トランジスタ(M6)側の端に供給され、また、その順方向電流が、オンしている補償トランジスタ(M4)を経由して、カップリングコンデンサ(Cc)の書込みトランジスタ(M2)側の端にも供給され、これによって、カップリングコンデンサ(Cc)の両端は充電され、時間の経過と共に上昇し、結果的に、駆動トランジスタ(M6)のしきい値電圧(Vth)を反映した電位(VEL−Vh)に収束する。プリチャージによって、駆動トランジスタ(M6)のゲート電位が、収束目標値に近い電位(VST)となっているため、(VEL−Vth)への収束が早められる。この収束した電圧値(VEL−Vth)が、正規の書込み電圧を補償(補正)するための補償(補正)電圧値となる。   Therefore, from time t4 to time t7, the forward current from the diode-connected driving transistor (M6) is directly supplied to the driving transistor (M6) side end of the coupling capacitor (Cc). The forward current is also supplied to the end of the coupling capacitor (Cc) on the side of the writing transistor (M2) via the compensation transistor (M4) which is turned on, and thereby the coupling capacitor (Cc) Both ends are charged and rise with time, and eventually converge to a potential (VEL−Vh) reflecting the threshold voltage (Vth) of the drive transistor (M6). Since the gate potential of the driving transistor (M6) is the potential (VST) close to the convergence target value due to the precharge, the convergence to (VEL−Vth) is accelerated. This converged voltage value (VEL−Vth) becomes a compensation (correction) voltage value for compensating (correcting) the normal write voltage.

また、駆動トランジスタ(M6)のゲート電圧を(VEL−Vth)に収束させるのには、ある程度の時間がかかるが、本発明では、画素プリチャージ期間後は、画素はデータ線(DL1)から電気的に切り離されるため、データ線(DL1)を介した他の画素へのデータ書込みと、画素100a内部における補償動作とを並行的に行うことができ、複数の水平同期期間にわたってその補償動作を行わせることも可能であり、したがって、十分な補償期間を確保することができる。   In addition, although it takes a certain amount of time for the gate voltage of the drive transistor (M6) to converge to (VEL−Vth), in the present invention, after the pixel precharge period, the pixel is electrically connected from the data line (DL1). Therefore, data writing to another pixel via the data line (DL1) and compensation operation inside the pixel 100a can be performed in parallel, and the compensation operation is performed over a plurality of horizontal synchronization periods. Therefore, a sufficient compensation period can be ensured.

そして、時刻t7にデータが書き込まれ、その書き込まれたデータは、時刻t8以降も保持される。   Data is written at time t7, and the written data is retained after time t8.

次に、図4〜図7を用いて、図3に示される一連の動作について具体的に説明する。   Next, a series of operations shown in FIG. 3 will be specifically described with reference to FIGS.

図4〜図7は、図2の画素(画素回路)の具体的な動作(特に、各トランジスタのオン/オフの状態と電流経路)を説明するための回路図である。なお、図4〜図7では、駆動トランジスタ(M6)を除いた他のトランジスタは、その開閉状態を明らかとするために、スイッチとして表現している。   4 to 7 are circuit diagrams for explaining specific operations (in particular, on / off states and current paths of the respective transistors) of the pixel (pixel circuit) in FIG. In FIG. 4 to FIG. 7, the other transistors except the drive transistor (M6) are expressed as switches in order to clarify their open / closed state.

(1)画素プリチャージ(初期化)動作(図3の時刻t2〜t3における動作)
図4に示されるように、電流経路(1)を経由して、カップリングコンデンサ(Cc)の両端がプリチャージ(初期化)される。これによって、カップリングコンデンサ(Cc)の両端の電位は、データ線プリチャージ電圧(VST)まで、急速に上昇する。
(1) Pixel precharge (initialization) operation (operation at times t2 to t3 in FIG. 3)
As shown in FIG. 4, both ends of the coupling capacitor (Cc) are precharged (initialized) via the current path (1). As a result, the potential across the coupling capacitor (Cc) rises rapidly to the data line precharge voltage (VST).

(2)補償電圧発生動作(図3の時刻t4〜t7における動作)
図5に示されるように、電流経路(2)を経由して、ダイオード接続された駆動トランジスタ(M6)から順方向電流が供給され、これによって、カップリングコンデンサ(Cc)の両端の電位は、駆動トランジスタ(M6)のしきい値電圧(Vth)を反映した電圧値(VEL−Vth)に収束する。
(2) Compensation voltage generation operation (operation at times t4 to t7 in FIG. 3)
As shown in FIG. 5, the forward current is supplied from the diode-connected driving transistor (M6) via the current path (2), whereby the potential across the coupling capacitor (Cc) is It converges to a voltage value (VEL−Vth) reflecting the threshold voltage (Vth) of the driving transistor (M6).

(3)書込み動作(図3の時刻t7〜t8における動作)
図6に示すように、データ線(DL1)の電位が変化し、その電位変化に伴う交流成分(VDATA)がカップリングコンデンサ(Cc)を介して(つまり、電流経路(3)を経由して)、駆動トランジスタ(M6)のゲートに伝達される。
(3) Write operation (operation at times t7 to t8 in FIG. 3)
As shown in FIG. 6, the potential of the data line (DL1) changes, and the alternating current component (VDATA) accompanying the potential change passes through the coupling capacitor (Cc) (that is, through the current path (3)). ), And is transmitted to the gate of the driving transistor (M6).

すると、その書込み電圧(VDATA)に相当する電荷が、第1の保持コンデンサ(Ch1)に生じる。第1の保持コンデンサ(Ch1)の一端が、画素電源電圧(VEL)に接続されているとすると、(VEL―VDATA)が第1の保持コンデンサ(Ch1)の両端に印加されて、これに応じた電荷が蓄積される。   Then, a charge corresponding to the write voltage (VDATA) is generated in the first holding capacitor (Ch1). Assuming that one end of the first holding capacitor (Ch1) is connected to the pixel power supply voltage (VEL), (VEL-VDATA) is applied to both ends of the first holding capacitor (Ch1), and accordingly Accumulated charge.

書込み電圧(VDATA)により生じたその電荷は、カップリングコンデンサ(Cc)と第1の保持コンデンサ(Ch1)によって分配され(図6の電流経路(4))、これによって、電圧が分圧される。   The charge generated by the write voltage (VDATA) is distributed by the coupling capacitor (Cc) and the first holding capacitor (Ch1) (current path (4) in FIG. 6), thereby dividing the voltage. .

この結果として生じる電圧は、({Cc/(Cc+Ch1)}・(VEL−VDATA))となる。これが、書込み動作に伴う交流成分によって生じた電圧である。そして、この電圧が、駆動トランジスタ(M6)のしきい値電圧を反映した電圧値(VEL−Vth)に重畳され、その結果として得られる補償電圧((VEL−Vth)−{Cc/(Cc+Ch1)}・(VEL−VDATA))が、駆動トランジスタ(M6)のゲートに供給されることになる。   The resulting voltage is ({Cc / (Cc + Ch1)} · (VEL−VDATA)). This is the voltage generated by the AC component accompanying the write operation. This voltage is superimposed on the voltage value (VEL−Vth) reflecting the threshold voltage of the drive transistor (M6), and the resulting compensation voltage ((VEL−Vth) − {Cc / (Cc + Ch1)}. (VEL-VDATA)) is supplied to the gate of the driving transistor (M6).

(4)発光動作(図3の時刻t9以降における動作)
図7に示すように、駆動トランジスタ(M6)は、ゲート電圧に応じた駆動電流を生成し、その駆動電流が、発光制御トランジスタ(M7)を介して有機EL素子(OLED)に供給される(電流経路(7))。これによって、有機EL素子(OLED)から、光(EM)が出射される。
(4) Light emission operation (operation after time t9 in FIG. 3)
As shown in FIG. 7, the drive transistor (M6) generates a drive current corresponding to the gate voltage, and the drive current is supplied to the organic EL element (OLED) via the light emission control transistor (M7) (see FIG. 7). Current path (7)). Thereby, light (EM) is emitted from the organic EL element (OLED).

次に、第2の保持容量(Ch2)を追加することによる、電位変動の抑制効果について説明する。   Next, the effect of suppressing potential fluctuation by adding the second storage capacitor (Ch2) will be described.

図8は、カップリングコンデンサの駆動トランジスタ側の端のみならず、書込みトランジスタ側の端にも保持コンデンサを接続することによる効果を説明するための回路図である。なお、図8の画素(画素回路)100aの構成は、図2に示される画素(画素回路)と同じであるが、図8では、図4〜図7と同様に、駆動トランジスタ(M6)以外のトランジスタをスイッチとして表現している。   FIG. 8 is a circuit diagram for explaining the effect of connecting the holding capacitor not only to the end on the drive transistor side of the coupling capacitor but also to the end on the write transistor side. The configuration of the pixel (pixel circuit) 100a in FIG. 8 is the same as that of the pixel (pixel circuit) shown in FIG. 2, but FIG. 8 is similar to FIGS. 4 to 7 except for the drive transistor (M6). This transistor is expressed as a switch.

図8において注目すべき点は、書込みトランジスタ(M2)のソース・ドレイン間に寄生容量(Cds)が介在しており、この寄生容量を介して、画素100aとデータ線(DL1)との間でクロストークが生じる場合があること(図中のAZ1,AZ2は、クロストークに起因するノイズ成分である)、ならびに、他のデータ線(DL2)との電磁的な結合によって、カップリングコンデンサ(Cc)の両端の各々の電位(A,B)が変動する可能性があること、である。図中、点線の矢印(AZ3)は、データ線(DL2)とカップリングコンデンサ(Cc)との電磁的な結合によるノイズを示している。   A point to be noted in FIG. 8 is that a parasitic capacitance (Cds) is interposed between the source and drain of the writing transistor (M2), and the pixel 100a and the data line (DL1) are interposed via this parasitic capacitance. Due to the occurrence of crosstalk (AZ1 and AZ2 in the figure are noise components due to crosstalk) and electromagnetic coupling with other data lines (DL2), the coupling capacitor (Cc ) Each potential (A, B) at both ends may fluctuate. In the figure, a dotted arrow (AZ3) indicates noise due to electromagnetic coupling between the data line (DL2) and the coupling capacitor (Cc).

すなわち、電圧プログラミング方式の有機ELパネル等の場合、大規模化、高精細化の進展と共に、他の画素(100b)へのデータ書込みの際、画素100aにおける書込みトランジスタ(M2)の寄生コンデンサ(Cds)を介したデータ線(DL1)とのクロストークが発生しやすくなる。また、他のデータ線(DL2)との電磁的なカップリングによるクロストークによって、カップリングコンデンサ(Cc)の端点の電位の変動が生じやすくなる。カップリングコンデンサ(Cc)の端点の電位変動は、駆動トランジスタ(M6)のゲート電位の変動に直結し、有機EL素子(OLED)の発光輝度にばらつきが生じる原因となる。   That is, in the case of a voltage programming type organic EL panel or the like, along with the progress of large scale and high definition, when writing data to another pixel (100b), the parasitic capacitor (Cds) of the writing transistor (M2) in the pixel 100a. ) Through the data line (DL1). Further, the potential of the end point of the coupling capacitor (Cc) is likely to vary due to crosstalk caused by electromagnetic coupling with another data line (DL2). The potential fluctuation at the end point of the coupling capacitor (Cc) is directly linked to the fluctuation of the gate potential of the driving transistor (M6), which causes variations in the light emission luminance of the organic EL element (OLED).

そこで、図8(図2)の画素(画素回路)100aでは、カップリングコンデンサ(Cc)の駆動トランジスタ(M6)側の端(B)のみならず、書込みトランジスタ(M2)側の端(A)にも第2の保持コンデンサ(電位安定化用の容量:Ch2)を接続し、クロストークによる、カップリングコンデンサの両端の電位の揺れを効果的に抑制している。   Therefore, in the pixel (pixel circuit) 100a in FIG. 8 (FIG. 2), not only the end (B) on the drive transistor (M6) side of the coupling capacitor (Cc) but also the end (A) on the write transistor (M2) side. In addition, a second holding capacitor (capacitor for stabilizing the potential: Ch2) is connected to effectively suppress the fluctuation of the potential at both ends of the coupling capacitor due to crosstalk.

つまり、第2の保持コンデンサ(Ch2)は、高周波ノイズを、安定した直流電位(VELやGND)に逃がし、また、低周波のノイズについては、ノイズによる電荷を吸収して電位変動を抑制する。これによって、駆動トランジスタ(M6)のゲート電位の変動を抑制する効果が高まる。   That is, the second holding capacitor (Ch2) releases high-frequency noise to a stable DC potential (VEL or GND), and, for low-frequency noise, absorbs charges due to noise and suppresses potential fluctuations. This enhances the effect of suppressing fluctuations in the gate potential of the drive transistor (M6).

ここで、カップリングコンデンサ(Cc)と、そのカップリングコンデンサ(Cc)の両端の各々に接続されている第1および第2の保持コンデンサ(Ch1,Ch2)の容量比は、1:1:1に設定されるのが好ましい。すなわち、この構成によって、カップリングコンデンサの両端の各々から見た、合成容量が最大となり、電位変動を抑制する効果をさらに高めることができる。   Here, the capacitance ratio between the coupling capacitor (Cc) and the first and second holding capacitors (Ch1, Ch2) connected to both ends of the coupling capacitor (Cc) is 1: 1: 1. Is preferably set. That is, with this configuration, the combined capacitance seen from both ends of the coupling capacitor is maximized, and the effect of suppressing potential fluctuation can be further enhanced.

次に、各画素における補償動作を、複数の水平同期期間にわたって実施する例について説明する。   Next, an example in which the compensation operation in each pixel is performed over a plurality of horizontal synchronization periods will be described.

図9(a),(b)は、各画素における補償動作を、複数の水平同期期間にわたって実施する場合の、実施態様を説明するための図である。   FIGS. 9A and 9B are diagrams for describing an embodiment when the compensation operation in each pixel is performed over a plurality of horizontal synchronization periods.

上述のとおり、本実施形態の有機ELパネルでは、画素のプリチャージ期間が終了すると、画素プリチャージトランジスタをオフして画素をデータ線から切り離す。したがって、画素内における、しきい値電圧の補償動作は、データを経由した他の画素へのデータ書込み動作と並行して、自由に行うことができる。したがって、各画素における補償動作を、複数の水平同期期間にわたって実施することも可能であり、十分な補償期間を確実に確保することができる。   As described above, in the organic EL panel of the present embodiment, when the pixel precharge period ends, the pixel precharge transistor is turned off to separate the pixel from the data line. Therefore, the threshold voltage compensation operation in the pixel can be freely performed in parallel with the data writing operation to other pixels via data. Accordingly, the compensation operation in each pixel can be performed over a plurality of horizontal synchronization periods, and a sufficient compensation period can be ensured with certainty.

図9(a)では、画素が選択される期間(t4〜t6)の直前の、2つの水平同期期間(t1〜t4)を利用して、画素内のしきい値電圧の補償動作を実施している。図9(a)の例では、時刻t1〜t2では、カップリングコンデンサ(Cc)のプリチャージを実施し、時刻t2〜t4において、駆動トランジスタのゲート電位を(VEL−Vth)に収束させる動作を実施している。   In FIG. 9A, the threshold voltage compensation operation in the pixel is performed using two horizontal synchronization periods (t1 to t4) immediately before the pixel selection period (t4 to t6). ing. In the example of FIG. 9A, the coupling capacitor (Cc) is precharged from time t1 to time t2, and the gate potential of the driving transistor is converged to (VEL−Vth) at time t2 to time t4. We are carrying out.

また、図9(b)では、最初の水平同期期間(時刻t1〜t3)では、カップリングコンデンサ(Cc)のプリチャージのみを実施する。そして、次の水平同期期間(時刻t3〜t4)において、駆動トランジスタのゲート電位を(VEL−Vth)に収束させる動作を実施する。このような変則的な補償動作も自由に実施可能である。   In FIG. 9B, only the coupling capacitor (Cc) is precharged in the first horizontal synchronization period (time t1 to t3). Then, in the next horizontal synchronization period (time t3 to t4), an operation of converging the gate potential of the driving transistor to (VEL−Vth) is performed. Such an irregular compensation operation can be performed freely.

次に、アクティブマトリクス型の有機ELパネルにおける画素の断面構造と採光方式について説明する。   Next, a cross-sectional structure of a pixel and a daylighting method in an active matrix organic EL panel will be described.

図10(a),図10(b)は、アクティブマトリクス型の有機ELパネルにおける画素の断面構造と採光方式について説明するためのデバイスの断面図であり、図10(a)はボトムエミッション型の構造を示す図であり、図10(b)はトップエミッション型の構造を示す図である。   10A and 10B are cross-sectional views of a device for explaining a cross-sectional structure of a pixel and a daylighting method in an active matrix type organic EL panel, and FIG. 10A is a bottom emission type. FIG. 10B is a diagram showing a structure, and FIG. 10B is a diagram showing a top emission type structure.

図10(a),図10(b)において、参照符号21は、透明なガラス基板であり、参照符号22は透明電極(ITO)であり、参照符号23は有機発光層(有機電子輸送層や有機ホール輸送層が積層形成される場合を含む)であり、参照符号24は、アルミニュウム等の金属電極であり、参照符号25は、TFT(ポリシリコン薄膜トランジスタ)回路である。   10 (a) and 10 (b), reference numeral 21 is a transparent glass substrate, reference numeral 22 is a transparent electrode (ITO), and reference numeral 23 is an organic light emitting layer (an organic electron transport layer or The reference numeral 24 is a metal electrode such as aluminum, and the reference numeral 25 is a TFT (polysilicon thin film transistor) circuit.

TFT回路25を構成するポリシリコン薄膜トランジスタとしては、製造時の最高温度が摂氏600度以下に抑えられた、いわゆる「低温ポリシリコン薄膜トランジスタ」を使用するのが好ましい。   As the polysilicon thin film transistor constituting the TFT circuit 25, it is preferable to use a so-called “low temperature polysilicon thin film transistor” in which the maximum temperature during manufacture is suppressed to 600 ° C. or less.

有機発光層23は、例えば、インクジェット式印字方法により形成することができる。また、透明電極22や金属電極24は、例えば、スパッタリング法により形成することができる。   The organic light emitting layer 23 can be formed by, for example, an ink jet printing method. Moreover, the transparent electrode 22 and the metal electrode 24 can be formed by sputtering method, for example.

図10(a)のボトムエミッション型構造では、基板21を介して光(EM)が出射される。これに対して、図10(b)のトップエミッション型構造では、基板21の反対側の方向に、光(EM)が出射される。   In the bottom emission type structure of FIG. 10A, light (EM) is emitted through the substrate 21. On the other hand, in the top emission type structure of FIG. 10B, light (EM) is emitted in the direction opposite to the substrate 21.

図10(a)のボトムエミッション構造の場合、画素回路を構成する素子数が増加してTFT回路25の占有面積が増大すれば、その分だけ発光部の開口率が低下し、その発光輝度が低下する場合があり得る。この点、図10(b)のトップエミッション型構造では、TFT回路25の占有面積が増大しても開口率の低下が生じる心配はない。本発明では、画素回路の素子数が若干増大することを考慮すると、本発明の有機ELパネルでは、図10(b)のトップエミッション型構造を採用するのが好ましいといえる。ただし、これに限定されるものではなく、開口率の若干の低下が問題とならない場合には、ボトムエミッション型構造を採用することもできる。
(第2の実施形態)
本実施形態では、本発明のアクティブマトリクス型発光装置を用いた電子機器について説明する。
In the case of the bottom emission structure of FIG. 10A, if the number of elements constituting the pixel circuit is increased and the occupied area of the TFT circuit 25 is increased, the aperture ratio of the light emitting portion is reduced accordingly, and the emission luminance is reduced. It may be reduced. In this regard, in the top emission type structure of FIG. 10B, there is no concern that the aperture ratio will decrease even if the area occupied by the TFT circuit 25 increases. In the present invention, considering that the number of elements of the pixel circuit is slightly increased, it can be said that the organic EL panel of the present invention preferably employs the top emission type structure of FIG. However, the present invention is not limited to this, and a bottom emission type structure can also be adopted when a slight decrease in the aperture ratio is not a problem.
(Second Embodiment)
In this embodiment, an electronic device using the active matrix light-emitting device of the present invention will be described.

なお、本発明の発光装置は、携帯電話、コンピュータ、CDプレーヤー、DVDプレーヤーなどの小型の、携帯電子機器に用いて、特に有効である。もちろんこれらに限られるものではない。   Note that the light-emitting device of the present invention is particularly effective when used in small portable electronic devices such as a mobile phone, a computer, a CD player, and a DVD player. Of course, it is not limited to these.

(1)表示パネル
図11は、本発明のアクティブマトリクス型発光装置を用いた表示パネルの全体のレイアウト構成を示す図である。
(1) Display Panel FIG. 11 is a diagram showing an overall layout configuration of a display panel using the active matrix light-emitting device of the present invention.

この表示パネルは、電圧プログラム式画素を有するアクティブマトリクス型有機EL素子200と、レベルシフタを内蔵した走査線ドライバ210と、フレキシブルTABテープ220と、RAM/コントローラ付き外部アナログドライバLSI230と、を有する。   This display panel includes an active matrix organic EL element 200 having voltage-programmed pixels, a scanning line driver 210 incorporating a level shifter, a flexible TAB tape 220, and an external analog driver LSI 230 with a RAM / controller.

(2)モバイルコンピュータ
図12は、図11の表示パネルを搭載したモバイルパーソナルコンピュータの外観を示す斜視図である。
(2) Mobile Computer FIG. 12 is a perspective view showing an appearance of a mobile personal computer equipped with the display panel of FIG.

図12において、パーソナルコンピュータ1100は、キーボード1102を含む本体1104と、表示ユニット1106と、を備える。   In FIG. 12, a personal computer 1100 includes a main body 1104 including a keyboard 1102 and a display unit 1106.

(3)携帯電話端末
図13は、本発明の表示パネルを搭載した携帯電話端末の概観を示す斜視図である。
(3) Mobile Phone Terminal FIG. 13 is a perspective view showing an overview of a mobile phone terminal equipped with the display panel of the present invention.

携帯電話1200は、複数の操作キー1202と、スピーカ1204と、マイク1206と、本発明の表示パネル100と、を備える。   The cellular phone 1200 includes a plurality of operation keys 1202, a speaker 1204, a microphone 1206, and the display panel 100 of the present invention.

(4)デジタルスチルカメラ
図14は、本発明の有機ELパネルをファインダーとして用いたデジタルスチルカメラの外観と使用態様を示す図である。
(4) Digital Still Camera FIG. 14 is a diagram showing the appearance and usage of a digital still camera using the organic EL panel of the present invention as a viewfinder.

このデジタルスチルカメラ1300は、ケース1302の後面に、CCDからの画像信号に基づき表示を行う有機ELパネル100を備える。そのため、この有機ELパネル100は、被写体を表示するファインダーとして機能する。光学レンズならびにCCDを有する受光ユニット1304が、ケース1302の前面(図の後方)に備わっている。   The digital still camera 1300 includes an organic EL panel 100 that performs display based on an image signal from a CCD on the rear surface of the case 1302. Therefore, the organic EL panel 100 functions as a finder that displays a subject. A light receiving unit 1304 having an optical lens and a CCD is provided on the front surface (rear of the drawing) of the case 1302.

撮影者が有機エレクトロルミネッセンス素子パネル100に表示された被写体画像を決定し、シャッターを開放するとCCDからの画像信号が伝送され、回路基板1308内のメモリに保存される。このデジタルスチルカメラ1300では、ケース1302の側面にビデオ信号出力端子1312及びデータ通信用入出力端子1314が設けられている。図示されるように、必要に応じて、TVモニタ1430及びパーソナルコンピュータ1440を、それぞれ、ビデオ信号端子1312及び入出力端子1314に接続する。所定の操作により、回路基板1308のメモリに保存された画像信号が、TVモニタ1430及びパーソナルコンピュータ1440への出力となる。   When the photographer determines the subject image displayed on the organic electroluminescence element panel 100 and releases the shutter, the image signal from the CCD is transmitted and stored in the memory in the circuit board 1308. In the digital still camera 1300, a video signal output terminal 1312 and a data communication input / output terminal 1314 are provided on the side surface of the case 1302. As shown, a TV monitor 1430 and a personal computer 1440 are connected to a video signal terminal 1312 and an input / output terminal 1314, respectively, as necessary. By a predetermined operation, an image signal stored in the memory of the circuit board 1308 is output to the TV monitor 1430 and the personal computer 1440.

本発明は、上述の電子機器の他、TVセット、ビューファインダー式及びモニタリング式のビデオテープ録画器、PDA端末、カーナビゲーションシステム、電子ノート、電卓、ワードプロセッサ、ワークステーション、TV電話、POSシステム端末、及びタッチパネル付きデバイス等における表示パネルとして使用可能である。   The present invention includes a TV set, a viewfinder type and a monitoring type video tape recorder, a PDA terminal, a car navigation system, an electronic notebook, a calculator, a word processor, a workstation, a TV phone, a POS system terminal, It can be used as a display panel in a device with a touch panel.

また、本発明の発光装置は、プリンタ等の光源としても使用可能である。また、本発明にかかる画素駆動回路は、例えば、磁気抵抗RAM、コンデンサセンサ(capacitance sensor)、電荷センサ(charge sensor)、DNAセンサ、暗視カメラ、及びその他多くの装置などに応用可能である。   The light emitting device of the present invention can also be used as a light source for a printer or the like. The pixel driving circuit according to the present invention can be applied to, for example, a magnetoresistive RAM, a capacitor sensor, a charge sensor, a DNA sensor, a night vision camera, and many other devices.

また、本発明にかかる画素駆動回路は、有機/無機EL素子の駆動のみならず、レーザダイオード(LD)や発光ダイオードの駆動にも利用可能である。   The pixel driving circuit according to the present invention can be used not only for driving organic / inorganic EL elements but also for driving laser diodes (LD) and light emitting diodes.

以上、説明したように、本発明によれば、回路構成や配線のレイアウトを複雑化させることなく、データ線を経由した他の画素へのデータの書込み動作と並行して、しきい値電圧補償動作を実施することを可能とすることができる。   As described above, according to the present invention, the threshold voltage compensation is performed in parallel with the data write operation to other pixels via the data line without complicating the circuit configuration and the wiring layout. It may be possible to perform the operation.

また、カップリングコンデンサの両端の各々にコンデンサを接続する構成を採用した場合には、書込みトランジスタの寄生コンデンサ(Cds)を介したデータ線とのクロストークや、他のデータ線との電磁的なカップリングによるクロストークによる電位変動を効果的に抑制され、発光輝度の、さらなる安定化が実現される
本発明のアクティブマトリクス型発光装置は、回路構成や配線のレイアウトを複雑化させることなく、データ線を経由した他の画素へのデータの書込み動作と並行して、しきい値電圧補償動作を実施することを可能にする、という効果を奏し、したがって、アクティブマトリクス型発光装置およびアクティブマトリクス型発光装置の画素駆動方法として有用であり、特に、エレクトロルミネセッセンス(EL)素子のような自己発光素子を駆動する駆動トランジスタの、しきい値変動を効率的に補償する技術として有用である。
Further, when a configuration in which a capacitor is connected to each of both ends of the coupling capacitor is employed, crosstalk with the data line via the parasitic capacitor (Cds) of the write transistor or electromagnetic connection with other data lines is possible. The potential fluctuation due to crosstalk due to coupling is effectively suppressed, and the light emission luminance is further stabilized. The active matrix light-emitting device of the present invention is capable of data without complicating the circuit configuration and wiring layout. It is possible to perform the threshold voltage compensation operation in parallel with the data write operation to other pixels via the line, and therefore the active matrix light emitting device and the active matrix light emission It is useful as a pixel driving method for an apparatus, and particularly for an electroluminescence (EL) element. This is useful as a technique for efficiently compensating for threshold fluctuations of a driving transistor for driving such a self-light emitting element.

本発明のアクティブマトリクス型発光装置の一例(ここでは、有機EL表示パネルとする)の全体構成を示すブロック図である。1 is a block diagram illustrating an overall configuration of an example of an active matrix light-emitting device of the present invention (here, an organic EL display panel). 図1の有機EL表示パネルの要部(図1中、点線で囲まれるX部分)の具体的な回路構成例を示す回路図である。FIG. 2 is a circuit diagram illustrating a specific circuit configuration example of a main part (X portion surrounded by a dotted line in FIG. 1) of the organic EL display panel of FIG. 図2の画素(画素回路)の動作タイミングならびに駆動トラジスタのゲート電圧波形の変化を説明するための図である。FIG. 3 is a diagram for explaining an operation timing of the pixel (pixel circuit) of FIG. 2 and a change in a gate voltage waveform of a drive transistor. 図2の画素(画素回路)における、プリチャージ時の具体的な動作(各トランジスタのオン/オフの状態と電流経路)を説明するための回路図2 is a circuit diagram for explaining a specific operation (on / off state and current path of each transistor) at the time of precharging in the pixel (pixel circuit) of FIG. 図2の画素(画素回路)における、補償電圧発生時の具体的な動作(各トランジスタのオン/オフの状態と電流経路)を説明するための回路図2 is a circuit diagram for explaining a specific operation (on / off state and current path of each transistor) when a compensation voltage is generated in the pixel (pixel circuit) of FIG. 図2の画素(画素回路)における、データ書込み時の具体的な動作(各トランジスタのオン/オフの状態と電流経路)を説明するための回路図FIG. 2 is a circuit diagram for explaining a specific operation (on / off state and current path of each transistor) at the time of data writing in the pixel (pixel circuit) of FIG. 図2の画素(画素回路)における、発光時の具体的な動作(各トランジスタのオン/オフの状態と電流経路)を説明するための回路図FIG. 2 is a circuit diagram for explaining a specific operation (on / off state and current path of each transistor) during light emission in the pixel (pixel circuit) of FIG. カップリングコンデンサの駆動トランジスタ側の端のみならず、書込みトランジスタ側の端にも保持コンデンサを接続することによる効果を説明するための回路図である。FIG. 6 is a circuit diagram for explaining the effect of connecting a holding capacitor not only to the end on the drive transistor side of the coupling capacitor but also to the end on the write transistor side. (a),(b)は各々、各画素における補償動作を、複数の水平同期期間にわたって実施する場合の、実施態様を説明するための図である。(A), (b) is a figure for demonstrating the embodiment in the case of implementing the compensation operation in each pixel over several horizontal synchronizing periods, respectively. 図10(a),(b)は、アクティブマトリクス型の有機ELパネルにおける画素の断面構造と採光方式について説明するためのデバイスの断面図であり、(a)はボトムエミッション型の構造を示す図であり、(b)はトップエミッション型の構造を示す図である。10A and 10B are cross-sectional views of a device for explaining a cross-sectional structure of a pixel and a daylighting method in an active matrix organic EL panel, and FIG. 10A is a view showing a bottom emission type structure. (B) is a diagram showing a top emission type structure. 本発明のアクティブマトリクス型発光装置を用いた表示パネルの全体のレイアウト構成を示す図である。1 is a diagram showing an overall layout configuration of a display panel using an active matrix light emitting device of the present invention. 図11の表示パネルを搭載したモバイルパーソナルコンピュータの外観を示す斜視図である。It is a perspective view which shows the external appearance of the mobile personal computer carrying the display panel of FIG. 本発明の表示パネルを搭載した携帯電話端末の概観を示す斜視図である。It is a perspective view which shows the external appearance of the mobile telephone terminal carrying the display panel of this invention. 本発明の有機ELパネルをファインダーとして用いたデジタルスチルカメラの外観と使用態様を示す図である。It is a figure which shows the external appearance and usage aspect of a digital still camera using the organic EL panel of this invention as a finder.

符号の説明Explanation of symbols

21 ガラス基板、 22 透明電極(ITO)、 23 有機発光層、
24 金属電極層、 25 TFT回路、
100(100a〜100f) 画素(画素回路)、 200 走査線ドライバ、
300 データ線ドライバ、 WL1〜WL4 走査線、 DL1,DL2 データ線、
M1 データ線プリチャージ回路(データ線プリチャージトランジスタ)、
M2 書込みトランジスタ、 M3 画素プリチャージトランジスタ、
M4,M5 補償トランジスタ(ただし、M4は画素プリチャージトランジスタを兼ねる)、 M6 駆動トランジスタ(駆動TFT)、 M7 発光制御トランジスタ、
OLED 有機EL素子等の発光素子、 Ch1 第1の保持コンデンサ、
Ch2 第2の保持コンデンサ(安定化容量)、 Cc カップリングコンデンサ、
VEL 画素電源電圧(高レベル)、 VCT 画素電源電圧(低レベル)、
SL1 SL2 画素電源ライン、 NRG データ線プリチャージ制御信号、
GWRT 書込み制御信号、 GPRE 画素プリチャージ制御信号、
GINIT 補償制御信号、 GEL 発光制御信号、
VDATA 書込みデータ(書込み電圧)
21 glass substrate, 22 transparent electrode (ITO), 23 organic light emitting layer,
24 metal electrode layer, 25 TFT circuit,
100 (100a to 100f) pixel (pixel circuit), 200 scanning line driver,
300 data line drivers, WL1-WL4 scan lines, DL1, DL2 data lines,
M1 data line precharge circuit (data line precharge transistor),
M2 write transistor, M3 pixel precharge transistor,
M4 and M5 compensation transistors (where M4 also serves as a pixel precharge transistor), M6 drive transistor (drive TFT), M7 light emission control transistor,
Light emitting elements such as OLED organic EL elements, Ch1 first holding capacitor,
Ch2 second holding capacitor (stabilizing capacity), Cc coupling capacitor,
VEL pixel power supply voltage (high level), VCT pixel power supply voltage (low level),
SL1 SL2 pixel power line, NRG data line precharge control signal,
GWRT write control signal, GPRE pixel precharge control signal,
GINIT compensation control signal, GEL emission control signal,
VDATA write data (write voltage)

Claims (10)

複数の走査線と、
プリチャージ回路を備えるデータ線ドライバによって選択される複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素と、を備え、
前記複数の画素の各々は、
発光素子と、
前記発光素子に駆動電流を供給するための駆動トランジスタと、
前記複数のデータ線の1本に一端が接続され、前記複数の走査線の1本によって選択される書込み期間にオンする書込みトランジスタと、
前記書込みトランジスタの他端と前記駆動トランジスタのゲートとの間に接続されたカップリングコンデンサと、
前記カップリングコンデンサと前記駆動トランジスタとの接続点に一端が接続され、他端が所定の直流電位に接続された第1の保持コンデンサと、
前記駆動トランジスタと前記発光素子との間に設けられ、前記発光素子の発光期間にオンする発光制御トランジスタと、
前記カップリングコンデンサと前記書込みトランジスタとの接続点と、前記データ線との間に接続され、前記プリチャージ回路による前記データ線のプリチャージタイミングに同期するプリチャージ期間にオンする第1トランジスタと、
前記カップリングコンデンサの両端に接続される第2トランジスタと、
前記駆動トランジスタをダイオード接続状態に設定する第3トランジスタと、
を有し、
前記第2トランジスタ及び前記第3トランジスタは、前記書込み期間の前であって、前記プリチャージ期間及びそれに続く期間を含む補償期間にオンされ、
前記書込み期間が一水平走査期間内に設定され、前記補償期間が複数の水平走査期間に亘って設けられることを特徴とする、アクティブマトリクス型発光装置。
A plurality of scan lines;
A plurality of data lines selected by a data line driver comprising a precharge circuit;
A plurality of pixels provided corresponding to intersections of the plurality of scanning lines and the plurality of data lines,
Each of the plurality of pixels is
A light emitting element;
A driving transistor for supplying a driving current to the light emitting element;
A write transistor having one end connected to one of the plurality of data lines and turned on in a write period selected by one of the plurality of scan lines;
A coupling capacitor connected between the other end of the write transistor and the gate of the drive transistor;
A first holding capacitor having one end connected to a connection point between the coupling capacitor and the driving transistor and the other end connected to a predetermined DC potential;
A light emission control transistor provided between the drive transistor and the light emitting element and turned on during a light emission period of the light emitting element;
A first transistor connected between a connection point of the coupling capacitor and the write transistor and the data line and turned on in a precharge period synchronized with a precharge timing of the data line by the precharge circuit;
A second transistor connected to both ends of the coupling capacitor;
A third transistor for setting the driving transistor in a diode connection state;
Have
The second transistor and the third transistor are turned on in a compensation period including the precharge period and the subsequent period before the write period .
The active matrix light emitting device, wherein the address period is set within one horizontal scanning period, and the compensation period is provided over a plurality of horizontal scanning periods .
請求項記載のアクティブマトリクス型発光装置であって、
前記第1トランジスタ及び前記第2トランジスタは、前記プリチャージ期間にオンして、前記データ線のプリチャージ電圧を利用して前記カップリングコンデンサをプリチャージする画素プリチャージトランジスタとして機能し、
前記第2トランジスタ及び前記第3トランジスタは、前記補償期間にオンして、前記駆動トランジスタをダイオード接続状態とし、プリチャージ後の前記カップリングコンデンサの直流電位を、前記駆動トランジスタのしきい値電圧を反映した電圧値に収束させる補償トランジスタとして機能する、
ことを特徴とする、アクティブマトリクス型発光装置。
The active matrix light-emitting device according to claim 1 ,
The first transistor and the second transistor are turned on during the precharge period and function as a pixel precharge transistor that precharges the coupling capacitor using a precharge voltage of the data line,
The second transistor and the third transistor are turned on during the compensation period to place the driving transistor in a diode connection state, and the DC potential of the coupling capacitor after precharging is set to the threshold voltage of the driving transistor. Functions as a compensation transistor that converges to the reflected voltage value,
An active matrix light-emitting device characterized by the above.
請求項1または2記載のアクティブマトリクス型発光装置であって、
前記駆動トランジスタは第1導電型の絶縁ゲート型薄膜トランジスタであり、
前記書込みトランジスタ、前記発光制御トランジスタ、前記第1トランジスタ、前記第2トランジスタ及び前記第3ランジスタの各々は、第2導電型の絶縁ゲート型薄膜トランジスタであり、
かつ、前記データ書込み期間において前記データ線の電位が変化すると、その電位変化に伴う交流成分が前記書込みトランジスタ及び前記カップリングコンデンサを介して前記駆動トランジスタのゲートに伝達され、前記交流成分により生じた電荷が前記カップリングコンデンサと前記第1の保持コンデンサによって分配された結果として生じる電位が、前記駆動トランジスタのしきい値電圧を反映した電圧値に重畳され、その結果として得られる補償電圧が、前記駆動トランジスタのゲートに供給され、当該駆動トランジスタは、前記ゲート電圧に応じた駆動電流を生成し、前記駆動電流が、前記発光制御トランジスタを介して前記発光素子に供給されることを特徴とする、アクティブマトリクス型発光装置。
The active matrix light-emitting device according to claim 1 or 2 ,
The driving transistor is a first conductivity type insulated gate thin film transistor,
Each of the write transistor, the light emission control transistor, the first transistor, the second transistor, and the third transistor is a second conductivity type insulated gate thin film transistor,
In addition, when the potential of the data line changes during the data write period, an AC component accompanying the potential change is transmitted to the gate of the drive transistor via the write transistor and the coupling capacitor, and is generated by the AC component. The potential generated as a result of the charge being distributed by the coupling capacitor and the first holding capacitor is superimposed on the voltage value reflecting the threshold voltage of the driving transistor, and the resulting compensation voltage is The drive transistor is supplied to a gate of the drive transistor, the drive transistor generates a drive current according to the gate voltage, and the drive current is supplied to the light emitting element through the light emission control transistor. Active matrix light emitting device.
請求項1〜のいずれか記載のアクティブマトリクス型発光装置であって、
前記データ線のプリチャージ電圧の値は、白画素電位よりも大きく、かつ、前記駆動トランジスタのしきい値電圧を反映した電圧値以下であることを特徴とする、アクティブマトリクス型発光装置。
An active matrix type light emitting device according to any one of claims 1 to 3,
The active matrix light emitting device according to claim 1, wherein a value of a precharge voltage of the data line is larger than a white pixel potential and not more than a voltage value reflecting a threshold voltage of the driving transistor.
請求項1〜のいずれか記載のアクティブマトリクス型発光装置であって、
前記カップリングコンデンサの、前記書込みトランジスタ側の端に一端が接続され、他端が所定の直流電位に接続された第2の保持コンデンサを、さらに有することを特徴とする、アクティブマトリクス型発光装置。
An active matrix type light emitting device according to any one of claims 1-4,
An active matrix light-emitting device, further comprising: a second holding capacitor having one end connected to the end of the coupling capacitor on the side of the writing transistor and the other end connected to a predetermined DC potential.
請求項記載のアクティブマトリクス型発光装置であって、
前記カップリングコンデンサ、そのカップリングコンデンサの両端の各々に接続されている前記第1および第2の保持コンデンサの容量比は、1:1:1に設定されることを特徴とする、アクティブマトリクス型発光装置。
The active matrix light-emitting device according to claim 5 ,
An active matrix type wherein a capacitance ratio of the coupling capacitor and the first and second holding capacitors connected to both ends of the coupling capacitor is set to 1: 1: 1 Light emitting device.
請求項1〜のいずれか記載のアクティブマトリクス型発光装置であって、
前記発光素子は、有機EL素子であることを特徴とする、アクティブマトリクス型発光装置。
An active matrix type light emitting device according to any one of claims 1 to 6,
The active matrix light-emitting device, wherein the light-emitting element is an organic EL element.
請求項1〜のいずれか記載のアクティブマトリクス型発光装置であって、
このアクティブマトリクス型発光装置は、基板上に前記発光素子が形成され、かつ、その発光素子から、前記基板とは反対側に向けて光が出射される、トップエミッション型の構造を有することを特徴とするアクティブマトリクス型発光装置。
An active matrix type light emitting device according to any one of claims 1-7,
The active matrix light-emitting device has a top emission type structure in which the light-emitting element is formed on a substrate and light is emitted from the light-emitting element toward the opposite side of the substrate. An active matrix light emitting device.
請求項1〜のいずれか記載のアクティブマトリクス型発光装置を搭載する電子機器。 Electronic device equipped with the active matrix light-emitting device according to any one of claims 1-8. 請求項記載の電子機器であって、
前記アクティブマトリクス型発光装置は、表示装置として、あるいは、光源として使用されることを特徴とする電子機器。
The electronic device according to claim 9 ,
The active matrix light-emitting device is used as a display device or as a light source.
JP2006210798A 2006-08-02 2006-08-02 Active matrix light emitting device and electronic device Active JP5082324B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006210798A JP5082324B2 (en) 2006-08-02 2006-08-02 Active matrix light emitting device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006210798A JP5082324B2 (en) 2006-08-02 2006-08-02 Active matrix light emitting device and electronic device

Publications (2)

Publication Number Publication Date
JP2008039893A JP2008039893A (en) 2008-02-21
JP5082324B2 true JP5082324B2 (en) 2012-11-28

Family

ID=39175009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006210798A Active JP5082324B2 (en) 2006-08-02 2006-08-02 Active matrix light emitting device and electronic device

Country Status (1)

Country Link
JP (1) JP5082324B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101893167B1 (en) * 2012-03-23 2018-10-05 삼성디스플레이 주식회사 Pixel circuit, method of driving the same, and method of driving a pixel circuit
KR102468659B1 (en) * 2016-01-28 2022-11-21 삼성디스플레이 주식회사 Method of testing organic light emitting display apparatus and organic light emitting display apparatus performing the same
CN105654901B (en) 2016-03-15 2018-05-25 深圳市华星光电技术有限公司 The compensation circuit of liquid crystal display device and its Organic Light Emitting Diode
CN115116396B (en) * 2022-07-28 2024-08-06 惠科股份有限公司 Pixel driving circuit and display panel

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4230744B2 (en) * 2001-09-29 2009-02-25 東芝松下ディスプレイテクノロジー株式会社 Display device
JP4048969B2 (en) * 2003-02-12 2008-02-20 セイコーエプソン株式会社 Electro-optical device driving method and electronic apparatus
JP3901105B2 (en) * 2003-02-14 2007-04-04 ソニー株式会社 Pixel circuit, display device, and driving method of pixel circuit
JP4536392B2 (en) * 2004-02-17 2010-09-01 シャープ株式会社 Display device and driving method of display device
JP4033166B2 (en) * 2004-04-22 2008-01-16 セイコーエプソン株式会社 Electronic circuit, driving method thereof, electro-optical device, and electronic apparatus
JP4855652B2 (en) * 2004-05-17 2012-01-18 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー Display device
JP2006078911A (en) * 2004-09-10 2006-03-23 Sharp Corp Active drive type display device and driving method thereof
KR100703500B1 (en) * 2005-08-01 2007-04-03 삼성에스디아이 주식회사 Data Driving Circuit and Driving Method of Light Emitting Display Using the same
JP2007225653A (en) * 2006-02-21 2007-09-06 Seiko Epson Corp Electrooptical device and its driving method, and electronic equipment
JP3988793B2 (en) * 2006-05-29 2007-10-10 ソニー株式会社 Driving method for active matrix display device and active matrix display device

Also Published As

Publication number Publication date
JP2008039893A (en) 2008-02-21

Similar Documents

Publication Publication Date Title
JP4281765B2 (en) Active matrix light emitting device, electronic device, and pixel driving method for active matrix light emitting device
KR102241704B1 (en) Pixel circuit and organic light emitting display device having the same
JP5804732B2 (en) Driving method, display device, and electronic apparatus
JP5917649B2 (en) Semiconductor device, display module, and electronic device
TWI405157B (en) Display device and a driving method thereof
JP5080733B2 (en) Display device and driving method thereof
US8823613B2 (en) Pixel circuit including initialization circuit and organic electroluminescent display including the same
US20110115835A1 (en) Pixel circuit and organic light- emitting diode display using the pixel circuit
US20110084947A1 (en) Pixel circuit and organic electroluminescent display including the same
JP2008242498A (en) Display panel, light emitting display device using the same and driving method thereof
JP2009169239A (en) Self-luminous type display, and driving method therefor
US20130120342A1 (en) Light-emitting component driving circuit and related pixel circuit and applications using the same
JP5143499B2 (en) Image display system
KR101202039B1 (en) Pixel Circuit of Organic Light Emitting Display
KR100646935B1 (en) Light emitting display
JP2010038928A (en) Display device, method for driving the same, and electronic device
JP5082324B2 (en) Active matrix light emitting device and electronic device
KR102171466B1 (en) Organic Light Emitting diode Display and Driving Method thereof
KR101102021B1 (en) Electro-Luminescence Display Device
JP5789585B2 (en) Display device and electronic device
JP2011221165A (en) Display device, electronic device, and driving method of display device
JP2010026118A (en) Display and method of driving the same, and electronic equipment
KR101361983B1 (en) OLED display apparatus and drive method thereof
JP4631837B2 (en) Active matrix light emitting device, pixel power supply switching method in active matrix light emitting device, and electronic apparatus
JP5239812B2 (en) Display device, display device driving method, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Ref document number: 5082324

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250