JP5053931B2 - Semiconductor device and manufacturing method of semiconductor device - Google Patents
Semiconductor device and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5053931B2 JP5053931B2 JP2008141055A JP2008141055A JP5053931B2 JP 5053931 B2 JP5053931 B2 JP 5053931B2 JP 2008141055 A JP2008141055 A JP 2008141055A JP 2008141055 A JP2008141055 A JP 2008141055A JP 5053931 B2 JP5053931 B2 JP 5053931B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- opening
- semiconductor device
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、基板上に搭載された半導体チップを封止樹脂により封止するようにした半導体装置に関する。とりわけ、半導体チップ周辺の封止樹脂中に存在する気泡の除去技術に関する。 The present invention relates to a semiconductor device in which a semiconductor chip mounted on a substrate is sealed with a sealing resin. In particular, the present invention relates to a technique for removing bubbles present in a sealing resin around a semiconductor chip.
近年、電子機器の薄型化、小型化に伴い、それを構成する半導体装置においても、軽量化、薄型化へのニーズが非常に高まっている。これらの要求を実現する為の半導体装置の実装方法の一つとしては、COB(Chip on Board)が挙げられる。 In recent years, with the thinning and miniaturization of electronic devices, there is a great need for lightening and thinning the semiconductor devices constituting the electronic devices. One example of a semiconductor device mounting method for realizing these requirements is COB (Chip on Board).
一般に、COB型の半導体装置は、配線パターンが形成された基板上に半導体チップを搭載固定し、半導体チップと配線パターンとを、金ワイヤー等によりボンディング接続し、半導体チップと金ワイヤーを覆う封止樹脂で封止保護した構造をとっている。 Generally, a COB type semiconductor device has a semiconductor chip mounted and fixed on a substrate on which a wiring pattern is formed, and the semiconductor chip and the wiring pattern are bonded and connected by a gold wire or the like, and the semiconductor chip and the gold wire are covered. The structure is sealed and protected with resin.
封止樹脂の形成方法としては、ディスペンサー方式や印刷方式を用いて半導体チップ上にエポキシ樹脂等を塗布した後、樹脂を硬化する手法がとられている。 As a method for forming the sealing resin, a method is adopted in which an epoxy resin or the like is applied onto a semiconductor chip using a dispenser method or a printing method, and then the resin is cured.
ディスペンサー方式や印刷方式を用いて封止樹脂を半導体チップ上に塗布した状態においては、封止樹脂内に各種気泡が内在している。 In a state where the sealing resin is applied onto the semiconductor chip using a dispenser method or a printing method, various bubbles are present in the sealing resin.
このような気泡の中には、そもそも樹脂の中に含まれた小さい気泡もあるが、ディスペンサー方式や印刷方式等の樹脂塗布工程によって、半導体チップの側面周辺部に比較的大きな気泡が形成されてしまうことが知られている。特に、チップの各辺の中央付近に大きな気泡が形成されることがよく見られる。 Among such bubbles, there are small bubbles contained in the resin in the first place, but relatively large bubbles are formed around the side surface of the semiconductor chip by the resin application process such as the dispenser method and the printing method. It is known that. In particular, it is often seen that large bubbles are formed near the center of each side of the chip.
上記半導体チップ周囲の気泡を除去する方法としては、特許文献1や特許文献2に開示されている。
特許文献1によれば、半導体チップの周囲近傍において、基板に透孔(貫通孔)を設けておくことで、重力の働きにより、基板の裏面から気泡を除去するという技術が開示されている。
According to
また、特許文献1及び特許文献2によれば、半導体チップの周囲近傍において、基板に透孔(貫通孔)を設けておくことで、樹脂を吸引することにより、基板の裏面から気泡を除去するという技術が開示されている。
しかしながら、上記従来技術においては、いずれも基板の表裏を貫通する透孔を用いて気泡を除去する技術である。そのため、気泡の通路が基板の裏面に通じており、気泡がはじけて消える消泡時に生じる樹脂の飛沫が、基板裏面や、基板を支持する基板裏面側の装置に付着する。 However, all of the above prior arts are techniques for removing bubbles using through holes penetrating the front and back of the substrate. For this reason, the bubble passage leads to the back surface of the substrate, and the splashes of the resin generated at the time of defoaming when the bubbles are repelled and disappear adhere to the back surface of the substrate and the device on the back surface side of the substrate that supports the substrate.
また、基板裏面を通じて積極的に樹脂を排出する方法も開示されているが、この場合は特に顕著に基板裏面や、基板を支持する基板裏面側の装置に樹脂が付着する。 In addition, a method of positively discharging the resin through the back surface of the substrate is also disclosed. In this case, however, the resin adheres to the back surface of the substrate and the device on the back surface side of the substrate that supports the substrate.
基板裏面に樹脂が付着した場合には、基板裏面に端子を有する形態においては端子が汚れて歩留りを落とすという問題がある。また、各種汎用の半導体製造装置においては、基板の裏面を加工基準とすることが多い為、基板裏面に樹脂が付着すると、加工精度がとれずに同様の歩留り低下という問題を生じていた。 In the case where the resin adheres to the back surface of the substrate, there is a problem that in the form having the terminals on the back surface of the substrate, the terminals become dirty and the yield is lowered. In various general-purpose semiconductor manufacturing apparatuses, since the back surface of the substrate is often used as a processing standard, if the resin adheres to the back surface of the substrate, the processing accuracy cannot be obtained and the same yield reduction occurs.
さらには、基板を支持する基板裏面側の装置に樹脂が付着した場合には、次に搬送されてきた新しい基板が、樹脂で汚れてしまい、同様の歩留り低下という問題を生じていた。また、それを防止する為には、1枚毎に装置を清掃することによって可能であるが、極端に稼働率が低下してしまう可能性があった。 Furthermore, when the resin adheres to the device on the back side of the substrate that supports the substrate, the new substrate transported next is contaminated with the resin, causing a similar problem of yield reduction. Further, in order to prevent this, it is possible to clean the apparatus one by one, but there is a possibility that the operating rate is extremely lowered.
また、半導体チップの側面周辺部の気泡は、公知の真空脱泡法を用いて除去できる場合もあるが、半導体チップ側面の大きな気泡は、封止樹脂の比較的内部に発生することが多い為、封止樹脂内に残留し易い。その理由は、封止樹脂の内部から気泡が抜ける表面までの移動距離が長いこと、大きい気泡ほど樹脂内の移動時に受ける抵抗が大きいために気泡の移動速度が遅くなることが考えられる。また、封止樹脂の粘度が高い場合には、封止樹脂内に残留する気泡が発生し易い。 In addition, the bubbles around the side surface of the semiconductor chip may be removed using a known vacuum defoaming method, but large bubbles on the side surface of the semiconductor chip are often generated relatively inside the sealing resin. It tends to remain in the sealing resin. The reason may be that the moving distance from the inside of the sealing resin to the surface through which the bubbles escape is long, and that the larger the bubbles, the greater the resistance received during movement in the resin, and therefore the moving speed of the bubbles is slowed. Further, when the sealing resin has a high viscosity, bubbles remaining in the sealing resin are likely to be generated.
封止樹脂内に気泡が発生している場合には、樹脂の塗布後に樹脂を加熱硬化する際、気泡内で封止樹脂内の低分子成分が気化して封止樹脂の表面に開口が発生し、チップや金ワイヤーが露出して歩留りが低下するという問題を生じていた。 When bubbles are generated in the sealing resin, when the resin is heated and cured after application of the resin, low molecular components in the sealing resin are vaporized in the bubbles and an opening is generated on the surface of the sealing resin. However, there is a problem that the yield is lowered due to exposure of the chip and the gold wire.
上述の問題点に鑑み、本発明においては、歩留りや稼働率を低下させることなく、半導体チップを封止する封止樹脂の半導体チップ周辺に存在する気泡の除去を可能とする半導体装置及び製造方法を提供することを目的とする。 In view of the above-described problems, in the present invention, a semiconductor device and a manufacturing method capable of removing bubbles present around a semiconductor chip of a sealing resin for sealing a semiconductor chip without reducing yield and operating rate The purpose is to provide.
上記課題を解決するために、本発明の半導体装置の製造方法は、
基板と、前記基板の一方の表面に搭載された半導体チップと、前記半導体チップを封止する封止樹脂と、を有する半導体装置の製造方法であって、
前記表面に搭載される前記半導体チップの搭載領域の外側に配置された前記半導体チップ搭載領域側の開口と前記開口より外側の開口とが前記基板内部で連通された孔を有する前記基板を準備する工程と、
前記半導体チップの搭載領域側の前記開口の内側に前記半導体チップを固定する工程と、
前記半導体チップ上に樹脂を供給し、前記半導体チップを前記樹脂で封止すると共に前記孔の前記半導体チップ側の前記開口を覆う封止樹脂の塗布工程と、
前記封止樹脂塗布工程後、半導体装置の周囲全体を減圧することにより、前記孔の空間を介して前記封止樹脂中の気泡を除去する工程と、
封止樹脂を硬化する工程と、
を有することを特徴とする。
In order to solve the above problems, a method for manufacturing a semiconductor device of the present invention includes:
A method for manufacturing a semiconductor device, comprising: a substrate; a semiconductor chip mounted on one surface of the substrate; and a sealing resin for sealing the semiconductor chip,
The substrate having a hole in which an opening on the semiconductor chip mounting region side disposed outside the mounting region of the semiconductor chip mounted on the surface and an opening outside the opening communicate with each other inside the substrate is prepared. Process,
Fixing the semiconductor chip inside the opening on the mounting region side of the semiconductor chip;
Applying a resin on the semiconductor chip, sealing the semiconductor chip with the resin, and applying a sealing resin to cover the opening of the hole on the semiconductor chip side;
After the sealing resin application step, the step of removing the bubbles in the sealing resin through the space of the hole by decompressing the entire periphery of the semiconductor device;
Curing the sealing resin;
It is characterized by having.
また、本発明の半導体装置は、
基板と、前記基板の一方の表面に搭載された半導体チップと、前記半導体チップを封止する封止樹脂と、を有する半導体装置であって、
前記表面は、前記半導体チップの端部より外側で、且つ、前記封止樹脂に覆われた第一領域と、前記第一領域より外側で、且つ、前記封止樹脂に覆われていない第二領域とを有し、前記第一領域と第二領域にそれぞれ配置された開口が前記基板内部で連通された孔を有することを特徴とする半導体装置。
を有することを特徴とする。
The semiconductor device of the present invention is
A semiconductor device having a substrate, a semiconductor chip mounted on one surface of the substrate, and a sealing resin for sealing the semiconductor chip,
The surface is outside the end portion of the semiconductor chip and covered with the sealing resin, and outside the first region and is not covered with the sealing resin. A semiconductor device, wherein the first region and the second region each have an opening communicating with the inside of the substrate.
It is characterized by having.
本発明の半導体装置によって、基板裏面や基板裏面側の基板を支持する装置を汚染することなく半導体チップの封止樹脂中の気泡を除去することが可能となり、歩留り、稼働率を向上させることが可能となった。 With the semiconductor device of the present invention, it becomes possible to remove bubbles in the sealing resin of the semiconductor chip without contaminating the substrate backside or the device supporting the substrate on the backside of the substrate, thereby improving yield and operating rate. It has become possible.
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(第一の実施の形態)
図1は本発明の第一の実施の形態を示す半導体装置の平面図及び断面図である。
(First embodiment)
FIG. 1 is a plan view and a sectional view of a semiconductor device showing a first embodiment of the present invention.
図1(a)の半導体装置は、基板101と、基板101の一方の表面に搭載された半導体チップ102と、半導体チップ102と基板表面に形成されている配線104とを接続する金属ワイヤー103と、半導体チップを封止する封止樹脂105と、を有する。基板101の半導体チップが搭載された表面には少なくとも2つの開口107を有している。図1(b)は図1(a)の断面図であり、基板101の一例を示している。基板101はプリント配線板としてのガラスエポキシ基板であり、孔106を有する。孔106は、チップ搭載側の表面の開口107から基板内部を通り、同じ表面の他の開口107に通じている。従って、孔106は基板101の表裏を貫通する孔ではない。
1A includes a
基板101は、一方の面に開口107を有する孔106が形成されたプリント配線板が用いられる。また、プリント配線板と、プリント配線板上にパターン形成されて配置された絶縁層とを基板101として用いることができる。後者の基板において、パターン形成された絶縁層がプリント配線板の開口に対応して貫通孔を有している。プリント配線板は、紙エポキシ基板、ガラスエポキシ基板、紙エポキシ基板とガラスエポキシ基板とを組み合わせたコンポジット基板、そしてアルミナ基板などを用いることができる。基板表面の2つの開口107が基板内部で連通する構成は、片面基板や両面基板等の単層基板でも作成可能であるが、特に多層基板を用いることによって、容易に作成可能である。図1(c)は基板101の他の例を示している。基板101はプリント配線板としてのガラスエポキシ基板とガラスエポキシ基板上に形成された絶縁層とを有する。絶縁層109は、例えばSiO2からなる無機絶縁層や、ソルダーレジスト等の有機絶縁層によって形成されている。図1(c)の基板101は絶縁層109がパターニングされて開口107が形成されている。ソルダーレジストによる開口107の形成は、ソルターレジストをプリント配線板110の表面に形成した後、フォトマスクを使用してパターニングする方法や、所望のパターンを有する印刷マスクを用いて直接プリント配線板110に印刷する方法などが用いられる。
As the
半導体チップ102は、ダイオード、トランジスタ等の各種ディスクリート半導体や、メモリー素子等のICや、LSI等、特に制限なく適用可能である。また、本発明は、LED等の発光素子や、受光素子等の半導体素子を有する半導体チップと透明樹脂を使用する半導体装置においても、気泡による光線の散乱が防止できることから非常に有効な技術である。
The
封止樹脂105は、半導体チップ102や金属ワイヤー103を確実に封止する目的から低粘度である要求がある。一方で封止樹脂105は、一定領域以上に樹脂が濡れ広がらないことが要求される。従って封止樹脂105は、粘度が10乃至400Pa・s、チキソ性が1.0乃至5.0程度の樹脂が用いられる。このような樹脂を用いることにより半導体装置は、図1に示すように封止樹脂が概ねドーム形状となっている。なお、封止樹脂105の広がりを抑制するため、基板101上に凸部を設けても良い。
The sealing
このような半導体装置が従来技術と相違しているのは、気泡を除去する為の構造として、基板表裏を貫通する孔ではなく、基板のチップ搭載側の表面に両端の開口107を有する孔106が形成されている点にある。すなわち、基板のチップ搭載側の表面の2つの開口107は、基板101の内部で連通している。
Such a semiconductor device differs from the prior art in that the structure for removing bubbles is not a hole penetrating the front and back of the substrate, but a
より詳細に説明するため、基板表面の、半導体チップの端部より外側で、且つ、封止樹脂に覆われた領域である第一領域(図中A)と、第一領域より外側で、且つ、前記封止樹脂に覆われていない領域を第二領域(図中B)と定義する。このように定義された第一領域と第二領域のそれぞれに開口107を基板101は有し、それぞれの開口107は基板内部で連通する。従って、基板101は、孔の両端の開口が基板の半導体チップ搭載側の表面に配置されている。基板表面の第一領域には、半導体チップの各辺に対応して少なくとも1つの開口107が配置されていればよい。気泡は半導体チップの各辺の中央付近で発生する頻度が多いことから、図1の半導体装置の基板においては、第一領域の開口107は半導体チップの各辺の中央部に対応する位置に配置されている。
In order to explain in more detail, a first area (A in the drawing) that is an area of the substrate surface outside the end of the semiconductor chip and covered with the sealing resin, outside the first area, and The region not covered with the sealing resin is defined as a second region (B in the figure). The
これにより、孔106の開口107の一端は封止樹脂の下であって半導体チップ近傍に位置することになる。すなわち、封止樹脂の塗布工程で生じる気泡の近傍に孔106の開口の一端を位置させることができる。また、孔106の開口の他端は封止樹脂の外に位置することになる為、後述の半導体装置の周囲を減圧して気泡を除去する工程の際には孔106の内部も減圧され、気泡は小さいコンダクタンス経路で確実に除去することが可能である。具体的には、封止樹脂中の半導体チップ周辺部に発生していた気泡は、図1(b)のC部で示す位置で消泡することになる。なお、気泡は小さいコンダクタンス経路で除去されるため、例えば封止樹脂中の気泡が孔部側とは離れた表面側の近くで発生していた場合は従来通りに表面側で消泡される。
Thereby, one end of the
よって、真空脱泡後に封止樹脂内に残留していた気泡が加熱膨張して半導体チップや金属ワイヤーが露出する問題や基板の透孔による基板の裏面の汚染や、装置類の汚染の問題を防止することが可能である。 Therefore, the problem is that bubbles remaining in the sealing resin after vacuum degassing are heated and expanded to expose semiconductor chips and metal wires, contamination of the backside of the substrate due to through holes in the substrate, and contamination of equipment. It is possible to prevent.
また、孔106は、封止樹脂中の気泡を除去するという目的から排気機能を有するとも言える。排気機能を得る為には、半導体装置の周囲を減圧した際に気泡内部の気体が通る路としての孔を介して排気されるように空間ができていればよい。また、封止樹脂を塗布した時点で基板の開口107を通じて孔106の内部が樹脂で充填されることなく、空間が形成されていることは排気機能を得るためには好ましい形態である必要がある。
It can also be said that the
空間が形成される為には、使用する樹脂に対して表面張力を十分に維持できる形状が必要となる。表面張力を得るための形状として、基板表面の開口の径を0.1mm以上0.5mm以下とすることが好適である。0.1mm以上とすることで排気経路を確保することができ、また、0.5mm以下とすることで、樹脂を塗布した時点での樹脂の充填を防止でき、空間を維持することが可能である。 In order to form the space, a shape that can sufficiently maintain the surface tension with respect to the resin to be used is required. As a shape for obtaining the surface tension, it is preferable that the diameter of the opening on the substrate surface is 0.1 mm or more and 0.5 mm or less. By setting it to 0.1 mm or more, an exhaust path can be secured, and by setting it to 0.5 mm or less, it is possible to prevent the resin from being filled when the resin is applied, and to maintain the space. is there.
基板の第一領域に配された開口107の形状としては、円形でも楕円形でも、あるいは矩形状でも構わない。また、基板の第二領域に配された開口の形状についても同様であり、特に限定は無い。また、基板内部の孔の断面形状についても同様である。そして、孔の経路は直線状や曲線状が含まれ、半導体チップの下方を通ってもよい。なお、孔の開口部の断面において、孔の基板表面側の隅部の形状は、R面ではなくC面や直角或いは鋭角であることが好ましい。
The shape of the
また、図1(b)において、dで示した部分は、半導体チップの端部から孔までの距離を示している。この距離dの部分をあまりに大きくしてしまうと、半導体チップ近傍に発生する気泡が残留する可能性が大きくなる。また、dの部分をあまりに小さくしてしまうと、半導体チップと大気の領域との間隔が小さくなる為、信頼性の低下につながってしまう。以上の兼ね合いから、距離dとしては、0.2mm以上2.0mm以下が好適であり、より好ましくは0.5mm以上1.0mm以下である。 In FIG. 1B, the part indicated by d indicates the distance from the end of the semiconductor chip to the hole. If the distance d is too large, there is a high possibility that bubbles generated near the semiconductor chip remain. On the other hand, if the portion d is made too small, the distance between the semiconductor chip and the atmospheric region becomes small, leading to a decrease in reliability. In view of the above balance, the distance d is preferably 0.2 mm or greater and 2.0 mm or less, and more preferably 0.5 mm or greater and 1.0 mm or less.
図2は、図1とは異なる凹部の形態を示した平面図である。 FIG. 2 is a plan view showing a form of a recess different from FIG.
図2は、半導体チップ102の各辺に対して複数の孔106が基板に設けられた半導体装置である。
FIG. 2 shows a semiconductor device in which a plurality of
孔106の開口107は、半導体チップの各辺の中央に気泡が発生する頻度が多いことを考慮すると、図1のように各辺の中央部に開口を1つ有していれば気泡は除去できる可能性は高く、歩留りを向上することができる。しかし、図2のように孔106を複数設けることによって、半導体チップ102の各辺の中央付近以外で発生した気泡を除去できるため、より歩留まりの向上が達成できる。また、孔106を複数設ける場合において、各辺に平行に開口107を複数配置することによって、半導体チップ102の各辺の中央付近以外で発生した気泡を除去できるため、より歩留まりの向上が達成できる。なお、基板は、第一領域に複数の開口を設け、第二領域に例えば1つの開口を設け、それぞれの開口が基板内部で連結された孔を有していても良い。
In consideration of the fact that air bubbles are frequently generated at the center of each side of the semiconductor chip, the
次に、図1及び図3を用いて以下の(a)〜(e)の工程を有する本発明の製造方法について詳述する。 Next, the manufacturing method of the present invention having the following steps (a) to (e) will be described in detail with reference to FIGS.
工程(a)は、表面に半導体チップ102を搭載するための基板101を準備する工程である。基板101の半導体チップが搭載される表面は、半導体チップ102が固定される搭載領域の端部より外側に、基板表面の2つの開口が基板内部で連通された孔を有する。一方の開口は半導体チップ搭載領域側に配置され、他方の開口は一方の開口より外側に配置される(図1(a)及び図1(b)参照)。
Step (a) is a step of preparing a
工程(b)は、基板101の孔の開口の内側である搭載領域上に半導体チップ102を固定する工程である。さらには、半導体チップ102と基板101の配線104とを電気的に接続を行う。まず、基板101の開口107の内側である半導体チップ搭載領域に半導体チップ102をエポキシ樹脂等の接着剤108を用いて固定する(図1(b)参照)。その後、金線等の金属ワイヤー103を用いて、半導体チップ102上の端子と基板上の配線104とを電気的に接続する((図1(a)参照))。接続方法としては、公知のワイヤーボンディング法等を用いることができる。
Step (b) is a step of fixing the
工程(c)は、半導体チップ102及び基板表面の一部を覆う封止樹脂105を塗布する工程である。まず、図3(a)に示すように、半導体チップ上にディスペンサ301から樹脂302を供給する。そして、図3(b)に示すように、半導体チップ102を樹脂で封止すると同時に、孔の開口のうち、半導体チップ側の開口を覆うように塗布を行う。また、気泡303が半導体チップの周辺部に発生している様子を示している。樹脂の塗布方法としては、ニードルを用いたディスペンス法や、印刷法を用いることが可能である。なお、基板表面の半導体チップの端部より外側で、且つ、封止樹脂に覆われた領域を基板の第一領域とし、第一領域より外側で、且つ、封止樹脂に覆われていない領域を基板の第二領域とする。
Step (c) is a step of applying a sealing
工程(d)は、封止樹脂塗布工程後、基板101に搭載された半導体チップ102に封止樹脂105が塗布された半導体装置の周囲全体を減圧することにより、半導体チップ周辺部の封止樹脂中の気泡を除去する工程である。封止樹脂105の塗布後、工程(a)乃至(c)にて形成された半導体装置の周囲をポンプなどによって減圧する。図3(c)に示すように、この減圧により、孔内部の空間も減圧される為、半導体チップ周囲の気泡は内部の気体が膨張するため拡大する。そして、図3(d)に示すように、気泡が開口107に到達し、図3(e)に示すように、気泡は消泡される。気泡内部の気体は孔106を通り排気される。すなわち、封止樹脂105から孔106を介して、半導体チップが搭載された基板表面側から気泡が除去される。なお、開口107の近傍に残留した気泡は、半導体装置の周囲が減圧された際に拡大すると共に気圧の差から孔106の開口側に移動するため、気泡の除去のために孔106は有効に機能する。また、減圧工程時に、封止樹脂105の硬化が始まらない程度の温度で加熱することも好適な方法である。封止樹脂105を加熱することによって、封止樹脂105の粘度を低下することができ、気泡が移動する場合の抵抗を減少することができる。その結果、気泡除去能力を高めることが可能である。
In the step (d), after the sealing resin application step, the entire periphery of the semiconductor device in which the sealing
なお、減圧工程開始時点では空間を形成している孔106は、減圧を実施した時の消泡に伴う樹脂の飛散によって孔106が樹脂で濡れてしまい、それを起点として孔106の一部が樹脂で埋まってしまう場合がある。また、硬化工程では、封止樹脂105の粘度が一時的に低下することによって、孔106が樹脂で埋まってしまう場合がある。しかしながら、本発明においては、半導体装置の周囲を減圧した際に気泡内部の気体が凹部を介して排気されるように空間ができていれば排気機能を有するものである。そのため、気泡除去後に孔が樹脂で埋まっていたとしても孔106の形状が排気機能を有すると推測される場合は本発明の技術的範囲に属すると考えられる。
In addition, the
工程(e)は、封止樹脂105を硬化する工程である。減圧工程の終了後、封止樹脂105を硬化することによって、本発明の半導体装置を完成することができる。
Step (e) is a step of curing the sealing
(第二の実施の形態)
図4は本発明の第二の実施の形態を示す半導体装置の平面図及び断面図である。
(Second embodiment)
FIG. 4 is a plan view and a cross-sectional view of a semiconductor device showing a second embodiment of the present invention.
図4(a)は本実施形態の半導体装置の平面図である。本実施形態が第一の実施形態と異なる点は、気泡を除去する為の構造として孔の開口が半導体チップ102の近傍で凹部を有している点である。なお、その他の構成は、図1に示すものと同様であるので、同一部材に同一符号を付して説明は省略する。
FIG. 4A is a plan view of the semiconductor device of this embodiment. This embodiment is different from the first embodiment in that a hole opening has a recess in the vicinity of the
より詳細に説明するために、基板表面の、半導体チップの端部より外側で、且つ、封止樹脂に覆われた領域である第一領域(図中G)と、第一領域より外側で、且つ、封止樹脂に覆われていない領域を第二領域(図中H)と定義する。このように定義された第一領域と第二領域とのそれぞれに開口を基板は有し、それぞれの開口は基板内部で連通する。従って、基板101は、孔の両端の開口が基板の半導体チップ搭載側の表面に配置されている。さらに、半導体チップ搭載領域の周囲には凹部408が配置され、凹部408は第一領域の開口107と連結されている。
In order to explain in more detail, a first surface (G in the figure) that is an area covered with a sealing resin on the substrate surface, outside the end of the semiconductor chip, and outside the first area, And the area | region which is not covered with sealing resin is defined as a 2nd area | region (H in a figure). The substrate has an opening in each of the first region and the second region defined as described above, and each opening communicates with the inside of the substrate. Therefore, in the
孔を設けた効果については、第一の実施の形態で説明を行ったが、さらに凹部を設けることによって、半導体チップ周囲がより広範囲に包囲される。 Although the effect of providing the holes has been described in the first embodiment, the periphery of the semiconductor chip is surrounded in a wider range by further providing the recesses.
その結果、従来技術のような表裏に孔を設ける方法では、孔の存在しない領域に発生した気泡が抜けないという問題が存在したが、半導体チップ近傍周囲のほとんどの部分に凹部を有する為、発生した気泡をより除去することができ、さらに好適である。 As a result, in the method of providing holes on the front and back as in the prior art, there was a problem that bubbles generated in the area where no holes existed, but this occurred because there were recesses in almost the vicinity of the semiconductor chip. It is possible to remove the air bubbles, which is more preferable.
図5は、図4とは異なる凹部の形態を示した平面図及び断面図である。 5A and 5B are a plan view and a cross-sectional view showing a form of a recess different from that in FIG.
図5で示す半導体装置は、半導体チップ102の全周を囲むように凹部508が基板501の表面に設けられている。図5の半導体装置の形態においては、半導体チップ近傍の全周を囲む部分に凹部を有する為、半導体チップ102の周囲のいずれの場所で発生する気泡に対応することが可能となり、さらに好適である。
In the semiconductor device shown in FIG. 5, a
従って、本実施形態においては、消泡時の樹脂飛散による基板の裏面の汚染の防止や基板を支持する装置の汚染の防止という効果に加え、半導体チップの周囲に発生した気泡を除去できる構造を提供することが可能となる。 Therefore, in this embodiment, in addition to the effect of preventing the contamination of the back surface of the substrate due to the scattering of the resin during defoaming and the contamination of the device supporting the substrate, a structure capable of removing bubbles generated around the semiconductor chip is provided. It becomes possible to provide.
孔106と凹部408あるいは508は全体で封止樹脂中の気泡を除去する排気機能を有すると言える。また、孔106は、封止樹脂中の気泡を除去するという目的から排気機能を有すると言え、凹部408、508は封止樹脂から脱泡された気体を孔106に導く導出機能を有するとも言える。導出機能を得る為には、半導体装置の周囲を減圧した際に気泡内部の気体が凹部、そして孔を介して排気されるように空間ができていればよい。封止樹脂を塗布した時点で、孔と凹部が樹脂で充填されることなく、空間が形成されていることは孔と凹部とで排気機能を得るためには好ましい形態である。
It can be said that the
よって、第一の実施形態と同様の理由で、凹部の幅や形状が決まる。すなわち、凹部の幅としては、0.1mm以上0.5mm以下であることが好適である。 Therefore, the width and shape of the recess are determined for the same reason as in the first embodiment. That is, the width of the recess is preferably 0.1 mm or more and 0.5 mm or less.
凹部408、508の形状としては、特に限定は無いが、最も加工しやすく表面張力が働きやすい形状としては、凹部が溝であることが好適である。凹部の溝は、角溝、U溝、V溝などのいずれも選択可能である。なお、溝の断面において、溝の基板表面側の隅部の形状は、R面ではなくC面や直角或いは鋭角であることが好ましい。
The shape of the
また、図4(b)において、d2で示した部分は、半導体チップの端部から凹部までの距離を示している。この距離d2の部分をあまりに大きくしてしまうと、半導体チップ近傍に発生する気泡が残留する可能性が大きくなる。また、d2の部分をあまりに小さくしてしまうと、半導体チップと大気の領域との間隔が小さくなる為、信頼性の低下につながってしまう。以上の兼ね合いから、距離d2としては、0.2mm以上2.0mm以下が好適であり、より好ましくは0.5mm以上1.0mm以下である。 In FIG. 4B, the part indicated by d2 indicates the distance from the end of the semiconductor chip to the recess. If the distance d2 is too large, there is a high possibility that bubbles generated near the semiconductor chip remain. On the other hand, if the portion d2 is made too small, the distance between the semiconductor chip and the atmospheric region becomes small, leading to a decrease in reliability. From the above balance, the distance d2 is preferably 0.2 mm or more and 2.0 mm or less, more preferably 0.5 mm or more and 1.0 mm or less.
図6及び図7は、図4とは異なる凹部の形態を示した平面図である。尚、図には、半導体チップと、半導体チップ周囲の孔と凹部の部分のみの構造を図示している。 6 and 7 are plan views showing the form of the recesses different from those in FIG. In the figure, only the structure of the semiconductor chip and the holes and recesses around the semiconductor chip is illustrated.
図6は、凹部608が二重に設けられた半導体装置である。
FIG. 6 shows a semiconductor device in which the
図4においては、凹部が一重の場合を示したが、図6のように凹部608を複数設けることができ、三重、四重などとすることができる。凹部608は孔106と連結されている。凹部608を複数設けることによって、半導体チップの周囲のより広範囲に発生した気泡を除去できるためより歩留まりの向上が達成できる。
Although FIG. 4 shows a case where the concave portion is single, a plurality of
図7は、凹部708の中に、凸部709を有する半導体装置である。図7においては、複数のアイランド状の凸部709について示したが、凸部709の形状や個数については特に限定はない。従って、気泡を除去するためには、凹部708の溝幅が上述の範囲内であることが必要な構成である。このような構成によって、塗布段階で樹脂が凹部に充填されることなく空間が形成され、気泡を除去することが可能となる。
FIG. 7 shows a semiconductor device having a
次に、図3及び図4を用いて以下の(a)〜(e)の工程を有する本発明の製造方法について詳述する。 Next, the manufacturing method of the present invention having the following steps (a) to (e) will be described in detail with reference to FIGS.
工程(a)は、表面に半導体チップ102を搭載するための基板401を準備する工程である。基板401の半導体チップが搭載される表面は、半導体チップが搭載される搭載領域の端部より外側に、基板表面の2つの開口が基板内部で連通された孔を有する。一方の開口は半導体チップ搭載領域側に配置され、他方の開口は一方の開口より外側に配置される。さらに、半導体チップ搭載領域の周囲には凹部が配置され、凹部は第一領域の開口と連結されている(図4(a)及び図4(b)参照)。
Step (a) is a step of preparing a
工程(b)は、基板401の搭載領域上に半導体チップ102を固定する工程である。さらには、半導体チップ102と基板401の配線104とを電気的に接続が行われ、第一の実施形態と同様である。
Step (b) is a step of fixing the
工程(c)は、半導体チップ102及び基板表面の一部を覆う封止樹脂を塗布する工程である。本工程は図3(a)及び図3(b)で示されるが、第一の実施形態と異なる点は、図4(a)で示されるように、封止樹脂に覆われた第一領域Gが孔と連結された凹部408を含む点である。
Step (c) is a step of applying a sealing resin that covers part of the
工程(d)は、封止樹脂塗布工程後、基板401に搭載された半導体チップ102に封止樹脂105が塗布された半導体装置の周囲全体を減圧することにより、半導体チップ周辺部の封止樹脂中の気泡を除去する工程である。本工程は図3(c)乃至図3(e)で示されるが、第一の実施形態と異なる点は、減圧の際に、半導体チップ周囲の気泡は図4(a)で示される第一領域内の凹部408に移動していき、凹部に到達した時点で消泡されるという点である。
In the step (d), after the sealing resin application step, the entire periphery of the semiconductor device in which the sealing
工程(e)は、封止樹脂105を硬化する工程であり、第一の実施形態と同様である。
Step (e) is a step of curing the sealing
以上、封止樹脂内の気泡を除去することを可能とする半導体装置を説明したが、本発明の特徴を損なわない限り、本発明は上記実施の形態に何ら限定されるものではない。 As described above, the semiconductor device capable of removing the bubbles in the sealing resin has been described. However, the present invention is not limited to the above embodiment as long as the characteristics of the present invention are not impaired.
101、401、501 基板
102 半導体チップ
103 金属ワイヤー
104 配線
105 封止樹脂
106 孔
107 開口
108 接着剤
109 絶縁層
110 プリント配線板
408、508、608、708 凹部
709 凸部
101, 401, 501
Claims (12)
前記基板の一方の表面に搭載された半導体チップと、
前記半導体チップを封止する封止樹脂と、を有する半導体装置の製造方法であって、
前記表面に搭載される前記半導体チップの搭載領域の外側に配置された前記半導体チップ搭載領域側の開口と前記開口より外側の開口とが前記基板内部で連通された孔を有する前記基板を準備する工程と、
前記半導体チップの搭載領域側の前記開口の内側に前記半導体チップを固定する工程と、
前記半導体チップ上に樹脂を供給し、前記半導体チップを前記樹脂で封止すると共に前記孔の前記半導体チップ側の前記開口を覆う封止樹脂の塗布工程と、
前記封止樹脂塗布工程後、半導体装置の周囲全体を減圧することにより、前記孔の空間を介して前記封止樹脂中の気泡を除去する工程と、
封止樹脂を硬化する工程と、
を有することを特徴とする半導体装置の製造方法。 A substrate,
A semiconductor chip mounted on one surface of the substrate;
A method of manufacturing a semiconductor device having a sealing resin for sealing the semiconductor chip,
The substrate having a hole in which an opening on the semiconductor chip mounting region side disposed outside the mounting region of the semiconductor chip mounted on the surface and an opening outside the opening communicate with each other inside the substrate is prepared. Process,
Fixing the semiconductor chip inside the opening on the mounting region side of the semiconductor chip;
Applying a resin on the semiconductor chip, sealing the semiconductor chip with the resin, and applying a sealing resin to cover the opening of the hole on the semiconductor chip side;
After the sealing resin application step, the step of removing the bubbles in the sealing resin through the space of the hole by decompressing the entire periphery of the semiconductor device;
Curing the sealing resin;
A method for manufacturing a semiconductor device, comprising:
封止樹脂を加熱することを特徴とする請求項1に記載の半導体装置の製造方法。 In the bubble removal step,
The method for manufacturing a semiconductor device according to claim 1, wherein the sealing resin is heated.
前記基板の一方の表面に搭載された半導体チップと、
前記半導体チップを封止する封止樹脂と、を有する半導体装置であって、
前記表面は、前記半導体チップの端部より外側で、且つ、前記封止樹脂に覆われた第一領域と、前記第一領域より外側で、且つ、前記封止樹脂に覆われていない第二領域とを有し、前記第一領域と第二領域にそれぞれ配置された開口が前記基板内部で連通された孔を有することを特徴とする半導体装置。 A substrate,
A semiconductor chip mounted on one surface of the substrate;
A semiconductor device having a sealing resin for sealing the semiconductor chip,
The surface is outside the end portion of the semiconductor chip and covered with the sealing resin, and outside the first region and is not covered with the sealing resin. A semiconductor device, wherein the first region and the second region each have an opening communicating with the inside of the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008141055A JP5053931B2 (en) | 2008-05-29 | 2008-05-29 | Semiconductor device and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008141055A JP5053931B2 (en) | 2008-05-29 | 2008-05-29 | Semiconductor device and manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009289985A JP2009289985A (en) | 2009-12-10 |
JP5053931B2 true JP5053931B2 (en) | 2012-10-24 |
Family
ID=41458916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008141055A Expired - Fee Related JP5053931B2 (en) | 2008-05-29 | 2008-05-29 | Semiconductor device and manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5053931B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6125317B2 (en) * | 2013-05-09 | 2017-05-10 | 東京応化工業株式会社 | Mold material processing method and structure manufacturing method |
-
2008
- 2008-05-29 JP JP2008141055A patent/JP5053931B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009289985A (en) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6110889B2 (en) | Chip package and manufacturing method thereof | |
US10103113B2 (en) | Method of manufacturing printed circuit board | |
JP5400094B2 (en) | Semiconductor package and mounting method thereof | |
KR20090037817A (en) | Semiconductor device and method of manufacturing the same | |
JP2009043857A (en) | Semiconductor device and manufacturing method thereof | |
US9478472B2 (en) | Substrate components for packaging IC chips and electronic device packages of the same | |
US20160066422A1 (en) | Printed wiring board, method for manufacturing the same and semiconductor device | |
US20140231995A1 (en) | Semiconductor device, and method of manufacturing device | |
JP2006128683A (en) | Manufacturing method for packaging substrate, and packaging method using the same | |
JP2005101125A (en) | Semiconductor device, method of manufacturing same, circuit board, and electronic equipment | |
JP2007287743A (en) | Wiring board and semiconductor device using the same, and method of manufacturing the same | |
JP5053931B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US7804169B2 (en) | Integrated circuit package and fabricating method thereof | |
JP2010067934A (en) | Semiconductor device | |
JP5335286B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
TW201919450A (en) | Support attached printed circuit board and manufacturing method therof | |
JP2003142632A (en) | Semiconductor device | |
CN218371758U (en) | Integrated circuit package and support substrate | |
JP6702410B2 (en) | module | |
JP2011086854A (en) | Semiconductor device | |
JP5408995B2 (en) | Semiconductor package | |
KR20100011941A (en) | Saw debris reduction in mems devices | |
JP2007067317A (en) | Mounting structure of semiconductor device, and mounting method of the semiconductor device | |
TW201705412A (en) | Process to produce a microelectronic component arrangement and microelectronic component arrangement | |
JP2004172587A (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100201 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100630 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120726 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5053931 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |