JP2011086854A

JP2011086854A - Semiconductor device

Info

Publication number: JP2011086854A
Application number: JP2009240245A
Authority: JP
Inventors: Mutsuo Saito; 睦男齋藤
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2009-10-19
Filing date: 2009-10-19
Publication date: 2011-04-28

Abstract

<P>PROBLEM TO BE SOLVED: To provide a means that prevents reliability of connection from lowering even when a ball grid array (BGA) package type semiconductor device is deformed into a convex or concave shape in a reflow processing and stress is generated between a multi-layer wiring board and a semiconductor chip. <P>SOLUTION: An external electrode section 10 of a semiconductor device has a land metal section 2, a solder ball 5, and solder 4. The land metal section 2 is provided on a substrate 1. An opening 2b is provided at the center of its surface 2a. The solder ball 5 is formed in the opening 2b. The solder 4 covers the surface 2a and opening 2b of the land metal section 2 to fix the land metal section 2 and soldering ball 5. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、多層配線基板に半導体チップを実装した半導体及びその製造方法に関する。 The present invention relates to a semiconductor in which a semiconductor chip is mounted on a multilayer wiring board and a manufacturing method thereof.

近年、高密度実装が可能な半導体装置として、ＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）パッケージ型半導体装置の重要性が高まっている。 In recent years, the importance of BGA (Ball Grid Array) package type semiconductor devices is increasing as a semiconductor device capable of high-density mounting.

一般に、ＢＧＡパッケージ型半導体装置としては２つの構造が知られている。これらの構造をそれぞれ第１、２従来例のＢＧＡパッケージ型半導体装置と称する。第１従来例のＢＧＡパッケージ型半導体装置（例えば特許文献１、２を参照）は、一般的に用いられ、第２従来例のＢＧＡパッケージ型半導体装置（例えば特許文献３を参照）は、例えば光モジュールに用いられる。 In general, two structures are known as a BGA package type semiconductor device. These structures are referred to as first and second conventional BGA package type semiconductor devices, respectively. The BGA package type semiconductor device of the first conventional example (see, for example, Patent Documents 1 and 2) is generally used, and the BGA package type semiconductor device of the second conventional example (see, for example, Patent Document 3) is, for example, an optical Used for modules.

図１は、第１従来例のＢＧＡパッケージ型半導体装置の断面図である。 FIG. 1 is a cross-sectional view of a first conventional BGA package type semiconductor device.

第１従来例のＢＧＡパッケージ型半導体装置は、半導体チップ（図示しない）と、多層配線基板１０１と、外部電極部１１０とを具備している。 The BGA package type semiconductor device of the first conventional example includes a semiconductor chip (not shown), a multilayer wiring substrate 101, and an external electrode portion 110.

多層配線基板１０１は、内部回路（図示しない）と、銅（Ｃｕ）層である配線層（図示しない）と、電極パッド（図示しない）とを備えている。内部回路は、多層配線基板１０１の内部に設けられている。配線層は、内部回路に接続され、内部回路から多層配線基板の表面まで延びる。電極パッドは、半導体チップのバンプと同一パターンに配列されている。電極パッドと半導体チップのバンプには、ワイヤーボンディングによりワイヤが接続される。 The multilayer wiring board 101 includes an internal circuit (not shown), a wiring layer (not shown) that is a copper (Cu) layer, and an electrode pad (not shown). The internal circuit is provided inside the multilayer wiring board 101. The wiring layer is connected to the internal circuit and extends from the internal circuit to the surface of the multilayer wiring board. The electrode pads are arranged in the same pattern as the bumps of the semiconductor chip. Wires are connected to the electrode pads and the bumps of the semiconductor chip by wire bonding.

外部電極部１１０は、多層配線基板１０１上に形成される。その外部電極部１１０は、ランドメタル部１０２と、ソルダーレジスト１０３と、半田ボール１０５と、半田１０４とを具備している。 The external electrode unit 110 is formed on the multilayer wiring board 101. The external electrode portion 110 includes a land metal portion 102, a solder resist 103, a solder ball 105, and solder 104.

ランドメタル部１０２は、多層配線基板１０１上に設けられ、配線層（Ｃｕ層）に接続されている。ソルダーレジスト１０３は、多層配線基板１０１上に設けられ、ランドメタル部１０２の周辺部分を覆っている。半田ボール１０５は、ランドメタル部１０２の表面１０２ａに形成されている。半田１０４は、ランドメタル部１０２の表面１０２ａを覆い、ランドメタル部１０２と半田ボール１０５とを固定する。半田ボール１０５には、回路基板（図示しない）が接続される。 The land metal part 102 is provided on the multilayer wiring board 101 and connected to a wiring layer (Cu layer). The solder resist 103 is provided on the multilayer wiring board 101 and covers the peripheral portion of the land metal portion 102. The solder ball 105 is formed on the surface 102 a of the land metal portion 102. The solder 104 covers the surface 102 a of the land metal portion 102 and fixes the land metal portion 102 and the solder ball 105. A circuit board (not shown) is connected to the solder ball 105.

第１従来例のＢＧＡパッケージ型半導体装置の外部電極部１１０の製造方法について説明する。 A method for manufacturing the external electrode portion 110 of the BGA package type semiconductor device of the first conventional example will be described.

まず、パターンニングにより多層配線基板１０１上にランドメタル部１０２を形成する（ランドメタル部形成処理）。 First, the land metal part 102 is formed on the multilayer wiring board 101 by patterning (land metal part forming process).

次に、多層配線基板１０１とランドメタル部１０２上にフォトレジストを覆う（フォトレジスト被覆処理）。 Next, a photoresist is covered on the multilayer wiring board 101 and the land metal portion 102 (photoresist coating process).

次に、フォトレジストにフォトマスクを介して露光して、ランドメタル部１０２の表面１０２ａの中央部分を露出する（露光処理）。 Next, the photoresist is exposed through a photomask to expose the central portion of the surface 102a of the land metal portion 102 (exposure processing).

次に、フォトレジストを除去する（フォトレジスト除去処理）。 Next, the photoresist is removed (photoresist removal process).

次に、ランドメタル部１０２の周辺部分を覆うように多層配線基板１０１上にソルダーレジスト１０３を塗布する（ソルダーレジスト形成処理）。 Next, a solder resist 103 is applied on the multilayer wiring substrate 101 so as to cover the peripheral portion of the land metal portion 102 (solder resist forming process).

その後、フラックスを使用したリフロー処理を施す。具体的には、ランドメタル部１０２の表面１０２ａにフラックスを塗布し、ランドメタル部１０２の表面１０２ａからソルダーレジスト１０３の表面まで達するように、半田１０４を流入し、半田ボール１０５を搭載する。その後、リフロー処理を施す。次にフラックスを除去する水洗処理を行う。これにより、ランドメタル部１０２と半田ボール１０５とが半田１０４により固定される。 Then, the reflow process using a flux is given. Specifically, flux is applied to the surface 102 a of the land metal portion 102, the solder 104 is introduced so as to reach the surface of the solder resist 103 from the surface 102 a of the land metal portion 102, and the solder balls 105 are mounted. Thereafter, a reflow process is performed. Next, the water washing process which removes a flux is performed. Thereby, the land metal part 102 and the solder ball 105 are fixed by the solder 104.

図２は、第２従来例のＢＧＡパッケージ型半導体装置の断面図である。 FIG. 2 is a cross-sectional view of the BGA package type semiconductor device of the second conventional example.

第２従来例のＢＧＡパッケージ型半導体装置の外部電極部１２０は、多層配線基板１０１と、ランドメタル部１０２と、半田マスク１０６と、半田ボール１０５と、半田１０４とを具備している。即ち、ソルダーレジスト１０３に代えて、半田マスク１０６を具備している。半田マスク１０６は、ランドメタル部１０２の周辺部分を覆う。 The external electrode portion 120 of the BGA package type semiconductor device of the second conventional example includes a multilayer wiring board 101, a land metal portion 102, a solder mask 106, solder balls 105, and solder 104. That is, a solder mask 106 is provided in place of the solder resist 103. The solder mask 106 covers the peripheral portion of the land metal portion 102.

第２従来例のＢＧＡパッケージ型半導体装置の外部電極部１２０の製造方法では、第１従来例におけるソルダーレジスト形成処理に代えて、半田マスク形成処理が実行される。 In the manufacturing method of the external electrode portion 120 of the BGA package type semiconductor device of the second conventional example, a solder mask forming process is executed instead of the solder resist forming process in the first conventional example.

まず、上述のランドメタル部形成処理、フォトレジスト被覆処理、露光処理、フォトレジスト除去処理が実行される。 First, the above-described land metal part forming process, photoresist coating process, exposure process, and photoresist removal process are executed.

次に、スパッタ法で例示される真空工程により、ランドメタル部１０２の周辺部分を覆うように半田マスク１０６が形成される（半田マスク形成処理）。半田マスク１０６としては、シリコン酸化膜が用いられる。 Next, the solder mask 106 is formed so as to cover the peripheral portion of the land metal portion 102 by a vacuum process exemplified by sputtering (solder mask forming process). A silicon oxide film is used as the solder mask 106.

その後、フラックスを使用したリフロー処理を施す。具体的には、ランドメタル部１０２の表面１０２ａにフラックスを塗布し、半田マスク１０６の下に入り込むように、半田１０４を流入し、半田ボール５を搭載する。その後、リフロー処理を施す。次にフラックスを除去する水洗処理を行う。これにより、ランドメタル部１０２と半田ボール１０５とが半田１０４により固定される。 Then, the reflow process using a flux is given. Specifically, flux is applied to the surface 102 a of the land metal portion 102, the solder 104 is introduced so as to enter under the solder mask 106, and the solder ball 5 is mounted. Thereafter, a reflow process is performed. Next, the water washing process which removes a flux is performed. Thereby, the land metal part 102 and the solder ball 105 are fixed by the solder 104.

特開２００１−２３０３３９号公報JP 2001-230339 A 特開２０００−２５２６１４号公報JP 2000-252614 A 特開平６−１２０２２５号公報JP-A-6-120225

第１、２従来例のＢＧＡパッケージ型半導体装置では、以下の問題点がある。 The BGA package type semiconductor devices of the first and second conventional examples have the following problems.

その問題点として、第１、２従来例のＢＧＡパッケージ型半導体装置では、回路基板に実装する際に行われる加熱処理（リフロー処理）において、多層配線基板と半導体チップとの間に応力（せん断応力）が発生し、ＢＧＡパッケージ型半導体装置が凸ないし凹の形状に変形することで接続の信頼性が低下する。その理由として、多層配線基板は、有機性材料として、比較的安価で、且つ、スルーホール形成の加工性に優れたガラスエポキシ系基材で形成されるが、ガラスエポキシ系基材と半導体チップとの熱膨張係数の差が大きいためである。このように、線膨張係数の差に起因するせん断応力を十分に考慮する必要がある。 As a problem, in the BGA package type semiconductor devices of the first and second conventional examples, stress (shear stress) is generated between the multilayer wiring board and the semiconductor chip in the heat treatment (reflow treatment) performed when mounting on the circuit board. ) Occurs, and the BGA package type semiconductor device is deformed into a convex or concave shape, thereby reducing connection reliability. The reason for this is that the multilayer wiring board is formed of a glass epoxy base material that is relatively inexpensive and excellent in workability for forming a through hole as an organic material. This is because there is a large difference in the thermal expansion coefficients. Thus, it is necessary to fully consider the shear stress resulting from the difference in linear expansion coefficient.

以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。 In the following, means for solving the problems will be described using the reference numerals used in the embodiments for carrying out the invention in parentheses. This symbol is added to clarify the correspondence between the description of the claims and the description of the mode for carrying out the invention, and the technical scope of the invention described in the claims. Must not be used to interpret

本発明の半導体装置の外部電極部（１０）は、ランドメタル部（２）と、半田ボール（５）と、半田（４）とを具備している。ランドメタル部（２）は、基板（１）上に設けられ、その表面（２ａ）の中央部分に開口部（２ｂ）が設けられる。半田ボール（５）は、開口部（２ｂ）に形成される。半田（４）は、ランドメタル部（２）の表面（２ａ）と開口部（２ｂ）とを覆い、ランドメタル部（２）と半田ボール（５）とを固定する。 The external electrode portion (10) of the semiconductor device of the present invention includes a land metal portion (2), a solder ball (5), and solder (4). The land metal part (2) is provided on the substrate (1), and an opening (2b) is provided at the center of the surface (2a). The solder ball (5) is formed in the opening (2b). The solder (4) covers the surface (2a) and the opening (2b) of the land metal part (2), and fixes the land metal part (2) and the solder ball (5).

以上により、本発明では、従来の問題点を解決する。 As described above, the present invention solves the conventional problems.

即ち、第１、２従来例では、半田（１０４）がランドメタル部（１０２）の表面（１０２ａ）にしか覆ってない構造である。このため、第１、２従来例では、その問題点として、回路基板に実装する際に行われるリフロー処理において、多層配線基板と半導体チップとの間に応力（せん断応力）が発生し、ＢＧＡパッケージ型半導体装置が凸ないし凹の形状に変形することで接続の信頼性が低下する。 That is, in the first and second conventional examples, the solder (104) covers only the surface (102a) of the land metal portion (102). For this reason, in the first and second conventional examples, as a problem, stress (shear stress) is generated between the multilayer wiring board and the semiconductor chip in the reflow process performed when mounting on the circuit board, and the BGA package The reliability of the connection is reduced by deforming the type semiconductor device into a convex or concave shape.

これに対して、本発明では、半田（４）がランドメタル部（２）の表面（２ａ）と開口部（２ｂ）とを覆う構造である。このように、本発明では、リフロー処理が行われた際にＢＧＡパッケージ型半導体装置が凸ないし凹の形状に変形したとしても、第１、２従来例に比べて接続の信頼性が向上しているため、上記の問題点を解決する。 In contrast, in the present invention, the solder (4) covers the surface (2a) and the opening (2b) of the land metal part (2). Thus, in the present invention, even when the BGA package type semiconductor device is deformed into a convex or concave shape when the reflow process is performed, the connection reliability is improved as compared with the first and second conventional examples. Therefore, the above problem is solved.

図１は、第１従来例のＢＧＡパッケージ型半導体装置の断面図である。FIG. 1 is a cross-sectional view of a first conventional BGA package type semiconductor device. 図２は、第２従来例のＢＧＡパッケージ型半導体装置の断面図である。FIG. 2 is a cross-sectional view of the BGA package type semiconductor device of the second conventional example. 図３は、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置の断面図である。FIG. 3 is a cross-sectional view of the BGA package type semiconductor device according to the first embodiment of the present invention. 図４は、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置の外部電極部１０の製造方法を示すフローチャートである。FIG. 4 is a flowchart showing a method of manufacturing the external electrode unit 10 of the BGA package type semiconductor device according to the first embodiment of the present invention. 図５Ａは、フォトレジスト被覆処理、露光処理、エッチング処理を説明するための図であり、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置の断面図である。FIG. 5A is a diagram for explaining a photoresist coating process, an exposure process, and an etching process, and is a cross-sectional view of the BGA package type semiconductor device according to the first embodiment of the present invention. 図５Ｂは、フォトレジスト被覆処理、露光処理、エッチング処理を説明するための図であり、図５Ａのランドメタル部２単体を上から見た図である。FIG. 5B is a view for explaining the photoresist coating process, the exposure process, and the etching process, and is a view of the land metal part 2 alone in FIG. 5A as viewed from above. 図６は、エッチング処理を説明するための図であり、図４の外部電極部１０の断面図である。FIG. 6 is a diagram for explaining the etching process, and is a cross-sectional view of the external electrode portion 10 of FIG. 図７は、本発明の第２実施形態によるＢＧＡパッケージ型半導体装置の断面図である。FIG. 7 is a cross-sectional view of a BGA package type semiconductor device according to a second embodiment of the present invention. 図８は、本発明の第２実施形態によるＢＧＡパッケージ型半導体装置の外部電極部１０の製造方法を示すフローチャートである。FIG. 8 is a flowchart illustrating a method of manufacturing the external electrode unit 10 of the BGA package type semiconductor device according to the second embodiment of the present invention.

以下に添付図面を参照して、本発明の実施形態による半導体装置として、ＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）パッケージ型半導体装置について詳細に説明する。 Hereinafter, a BGA (Ball Grid Array) package type semiconductor device will be described in detail as a semiconductor device according to an embodiment of the present invention with reference to the accompanying drawings.

（第１実施形態）
図３は、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置の断面図である。 (First embodiment)
FIG. 3 is a cross-sectional view of the BGA package type semiconductor device according to the first embodiment of the present invention.

本発明の第１実施形態によるＢＧＡパッケージ型半導体装置は、半導体チップ（図示しない）と、多層配線基板１と、外部電極部１０とを具備している。 The BGA package type semiconductor device according to the first embodiment of the present invention includes a semiconductor chip (not shown), a multilayer wiring board 1, and an external electrode unit 10.

多層配線基板１は、内部回路（図示しない）と、銅（Ｃｕ）層である配線層（図示しない）と、電極パッド（図示しない）とを備えている。内部回路は、多層配線基板１の内部に設けられている。配線層は、内部回路に接続され、内部回路から多層配線基板の表面まで延びる。電極パッドは、半導体チップのバンプと同一パターンに配列されている。電極パッドと半導体チップのバンプには、ワイヤーボンディングによりワイヤが接続される。 The multilayer wiring board 1 includes an internal circuit (not shown), a wiring layer (not shown) that is a copper (Cu) layer, and an electrode pad (not shown). The internal circuit is provided inside the multilayer wiring board 1. The wiring layer is connected to the internal circuit and extends from the internal circuit to the surface of the multilayer wiring board. The electrode pads are arranged in the same pattern as the bumps of the semiconductor chip. Wires are connected to the electrode pads and the bumps of the semiconductor chip by wire bonding.

外部電極部１０は、多層配線基板１上に形成される。その外部電極部１０は、ランドメタル部２と、ソルダーレジスト３と、半田ボール５と、半田４とを具備している。 The external electrode unit 10 is formed on the multilayer wiring board 1. The external electrode portion 10 includes a land metal portion 2, a solder resist 3, solder balls 5, and solder 4.

ランドメタル部２は、多層配線基板１上に設けられ、配線層（Ｃｕ層）に接続され、その表面２ａの中央部分に開口部２ｂが設けられている。ソルダーレジスト３は、多層配線基板１上に設けられ、ランドメタル部２の周辺部分を覆う。半田ボール５は、開口部２ｂに形成されている。半田４は、ランドメタル部２の表面２ａと開口部２ｂとを覆い、ランドメタル部２と半田ボール５とを固定する。半田ボール５には、回路基板（図示しない）が接続される。 The land metal part 2 is provided on the multilayer wiring board 1, is connected to a wiring layer (Cu layer), and an opening 2b is provided at the center of the surface 2a. The solder resist 3 is provided on the multilayer wiring board 1 and covers the peripheral portion of the land metal portion 2. The solder ball 5 is formed in the opening 2b. The solder 4 covers the surface 2 a and the opening 2 b of the land metal part 2 and fixes the land metal part 2 and the solder ball 5. A circuit board (not shown) is connected to the solder balls 5.

図４は、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置の外部電極部１０の製造方法を示すフローチャートである。図５Ａ、５Ｂは、フォトレジスト被覆処理、露光処理、エッチング処理を説明するための図であり、図５Ａは、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置の断面図であり、図５Ｂは、図５Ａのランドメタル部２単体を上から見た図である。図６は、エッチング処理を説明するための図であり、図４の外部電極部１０の断面図である。 FIG. 4 is a flowchart showing a method of manufacturing the external electrode unit 10 of the BGA package type semiconductor device according to the first embodiment of the present invention. 5A and 5B are diagrams for explaining the photoresist coating process, the exposure process, and the etching process, and FIG. 5A is a cross-sectional view of the BGA package type semiconductor device according to the first embodiment of the present invention. These are the figures which looked at the land metal part 2 single-piece | unit of FIG. 5A from the top. FIG. 6 is a diagram for explaining the etching process, and is a cross-sectional view of the external electrode portion 10 of FIG.

まず、パターンニングにより多層配線基板１上にランドメタル部２を形成する（ステップＳ１；ランドメタル部形成処理）。 First, the land metal part 2 is formed on the multilayer wiring board 1 by patterning (step S1; land metal part forming process).

次に、図５Ａに示されるように、多層配線基板１とランドメタル部２上にフォトレジスト７を覆う（ステップＳ２；フォトレジスト被覆処理）。 Next, as shown in FIG. 5A, a photoresist 7 is covered on the multilayer wiring board 1 and the land metal part 2 (step S2; photoresist coating process).

次に、図５Ａに示されるように、フォトレジスト７にフォトマスクを介して露光して、ランドメタル部２の表面２ａの中央部分を露出する（ステップＳ３；露光処理）。 Next, as shown in FIG. 5A, the photoresist 7 is exposed through a photomask to expose the central portion of the surface 2a of the land metal portion 2 (step S3; exposure processing).

次に、図５Ａ、５Ｂに示されるように、エッチングを施して、ランドメタル部２の表面２ａの中央部分に開口部２ｂを形成する（ステップＳ４；エッチング処理）。 Next, as shown in FIGS. 5A and 5B, etching is performed to form an opening 2b in the central portion of the surface 2a of the land metal portion 2 (step S4; etching process).

エッチング処理において、開口部２ｂの側面部分に窪みが形成されるように、複数種類のエッチングを施す。 In the etching process, a plurality of types of etching are performed so that a depression is formed in the side surface portion of the opening 2b.

まず、塩化第２銅や塩化第２鉄をエッチング液としたウェットエッチングを施す（ステップＳ１１；ウェットエッチング処理）。その後に、ＲＩＥ（リアクティブイオンエッチング）装置により異方性エッチングを施す（ステップＳ１２；異方性エッチング処理）。ＲＩＥ装置の中ではエッチングガスのイオン衝突により、エッチング膜とフォトレジスト７がエッチングされる。そのときに発生する反応生成物は真空排気されるが、一部はエッチング側面に付着するので、側面保護膜として横方向のエッチングを阻止する。このため、開口部２ｂの側面部分は、その窪み構造として、図６に示されるようなくさび状に形成される。 First, wet etching using cupric chloride or ferric chloride as an etchant is performed (step S11; wet etching process). Thereafter, anisotropic etching is performed by an RIE (reactive ion etching) apparatus (step S12; anisotropic etching process). In the RIE apparatus, the etching film and the photoresist 7 are etched by the ion collision of the etching gas. Although the reaction product generated at that time is evacuated, a part of the reaction product adheres to the side surface of the etching, so that lateral etching is prevented as a side surface protective film. For this reason, the side surface portion of the opening 2b is formed in a wedge shape as shown in FIG.

次に、フォトレジスト７を除去する（ステップＳ５；フォトレジスト除去処理）。 Next, the photoresist 7 is removed (step S5; photoresist removal process).

次に、ランドメタル部２の周辺部分を覆うように多層配線基板１上にソルダーレジスト３を塗布する（ステップＳ６；ソルダーレジスト形成処理）。 Next, a solder resist 3 is applied on the multilayer wiring board 1 so as to cover the peripheral portion of the land metal part 2 (step S6; solder resist forming process).

その後、フラックスを使用したリフロー処理を施す（ステップＳ７）。具体的には、ランドメタル部２の表面２ａと開口部２ｂとにフラックスを塗布し、開口部２ｂの底面部分からソルダーレジスト３の表面まで達するように、半田４を流入し、半田ボール５を搭載する。その後、リフロー処理を施す。次にフラックスを除去する水洗処理を行う。これにより、ランドメタル部２と半田ボール５とが半田４により固定される。 Then, the reflow process using a flux is performed (step S7). Specifically, flux is applied to the surface 2a and the opening 2b of the land metal portion 2, and the solder 4 is introduced so as to reach the surface of the solder resist 3 from the bottom surface portion of the opening 2b. Mount. Thereafter, a reflow process is performed. Next, the water washing process which removes a flux is performed. Thereby, the land metal part 2 and the solder ball 5 are fixed by the solder 4.

以上の説明により、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置では、従来の問題点を解決する。 As described above, the BGA package type semiconductor device according to the first embodiment of the present invention solves the conventional problems.

即ち、第１、２従来例のＢＧＡパッケージ型半導体装置では、半田１０４がランドメタル部１０２の表面１０２ａにしか覆ってなく、半田１０４がランドメタル部１０２の表面１０２ａからソルダーレジスト１０３又は半田マスク１０６の表面までしか達しない構造である。このため、第１、２従来例のＢＧＡパッケージ型半導体装置では、その問題点（第１の問題点と称する）として、半田の厚みが足りない場合、回路基板に実装する際に行われるリフロー処理において、多層配線基板と半導体チップとの間に応力（せん断応力）が発生し、ＢＧＡパッケージ型半導体装置が凸ないし凹の形状に変形することで接続の信頼性が低下する。 That is, in the BGA package type semiconductor devices of the first and second conventional examples, the solder 104 covers only the surface 102a of the land metal portion 102, and the solder 104 extends from the surface 102a of the land metal portion 102 to the solder resist 103 or the solder mask 106. The structure reaches only the surface of Therefore, in the BGA package type semiconductor devices of the first and second conventional examples, as a problem (referred to as a first problem), a reflow process performed when mounting on a circuit board when the solder thickness is insufficient In this case, stress (shear stress) is generated between the multilayer wiring board and the semiconductor chip, and the BGA package type semiconductor device is deformed into a convex or concave shape, so that the connection reliability is lowered.

これに対して、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置では、半田４がランドメタル部２の表面２ａと開口部２ｂとを覆う構造である。これにより、本発明では、リフロー処理が行われた際にＢＧＡパッケージ型半導体装置が凸ないし凹の形状に変形したとしても、第１、２従来例に比べて接続の信頼性が向上している。更に、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置では、開口部２ｂの底面部分からソルダーレジスト３の表面まで達する構造である。これにより、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置では、第１、２従来例に比べてランドメタル部と半田ボールとの接着強度が増している。このように、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置では、第１、２従来例に比べて、接続の信頼性が向上し、ランドメタル部と半田ボールとの接着強度が増すため、第１の問題点を解決する。 On the other hand, in the BGA package type semiconductor device according to the first embodiment of the present invention, the solder 4 covers the surface 2a and the opening 2b of the land metal portion 2. Accordingly, in the present invention, even when the BGA package type semiconductor device is deformed into a convex or concave shape when the reflow process is performed, the connection reliability is improved as compared with the first and second conventional examples. . Furthermore, the BGA package type semiconductor device according to the first embodiment of the present invention has a structure that reaches from the bottom surface of the opening 2b to the surface of the solder resist 3. Thereby, in the BGA package type semiconductor device according to the first embodiment of the present invention, the bond strength between the land metal portion and the solder ball is increased as compared with the first and second conventional examples. Thus, in the BGA package type semiconductor device according to the first embodiment of the present invention, the connection reliability is improved and the bond strength between the land metal portion and the solder ball is increased as compared with the first and second conventional examples. The first problem is solved.

また、第１、２従来例のＢＧＡパッケージ型半導体装置では、他の問題点（第２の問題点と称する）として、ランドメタル部と半田ボールとの接着強度が足りない場合、半導体集積回路を梱包状態にして搬送するときに生じる衝撃により、半田ボールがＢＧＡパッケージ型半導体装置から離脱する（ボール落ちが発生する）可能性がある。 Further, in the BGA package type semiconductor devices of the first and second conventional examples, as another problem (referred to as second problem), when the bond strength between the land metal part and the solder ball is insufficient, the semiconductor integrated circuit is formed. There is a possibility that the solder ball may be detached from the BGA package type semiconductor device (ball drop occurs) due to an impact generated when transported in a packaged state.

これに対して、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置では、上述の構造により、第１、２従来例に比べてランドメタル部と半田ボールとの接着強度が増すため、第２の問題点を解決する。 On the other hand, in the BGA package type semiconductor device according to the first embodiment of the present invention, the bonding strength between the land metal portion and the solder ball is increased by the above structure as compared with the first and second conventional examples. Solve the problem.

また、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置では、ランドメタル部２の開口部２ｂの側面部分の構造をくさび状にしている。これにより、フラックスを使用したリフロー処理にて半田ボール５を形成する際に、ランドメタル部２と半田ボール５との接着強度が増す。このように、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置では、第１、２従来例に比べてランドメタル部と半田ボールとの接着強度が増すため、第１、２の問題点を解決する。 Further, in the BGA package type semiconductor device according to the first embodiment of the present invention, the structure of the side surface portion of the opening 2b of the land metal portion 2 is wedge-shaped. Thereby, when forming the solder ball 5 by the reflow process using a flux, the adhesive strength of the land metal part 2 and the solder ball 5 increases. As described above, in the BGA package type semiconductor device according to the first embodiment of the present invention, since the adhesive strength between the land metal portion and the solder ball is increased as compared with the first and second conventional examples, the first and second problems are solved. Resolve.

（第２実施形態）
図７は、本発明の第２実施形態によるＢＧＡパッケージ型半導体装置の断面図である。図８は、本発明の第２実施形態によるＢＧＡパッケージ型半導体装置の外部電極部１０の製造方法を示すフローチャートである。第２実施形態では、第１実施形態と重複する説明を省略する。 (Second Embodiment)
FIG. 7 is a cross-sectional view of a BGA package type semiconductor device according to a second embodiment of the present invention. FIG. 8 is a flowchart illustrating a method of manufacturing the external electrode unit 10 of the BGA package type semiconductor device according to the second embodiment of the present invention. In the second embodiment, descriptions overlapping with those in the first embodiment are omitted.

まず、ステップＳ１〜Ｓ３が実行される。即ち、上述のランドメタル部形成処理、フォトレジスト被覆処理、露光処理が実行される。 First, steps S1 to S3 are executed. That is, the land metal part forming process, the photoresist coating process, and the exposure process are performed.

次に、エッチングを施して、ランドメタル部２の表面２ａの中央部分に開口部２ｂを形成する（ステップＳ４；エッチング処理）。 Next, etching is performed to form an opening 2b in the central portion of the surface 2a of the land metal portion 2 (step S4; etching process).

まず、ＲＩＥ（リアクティブイオンエッチング）装置により異方性エッチングを施す（ステップＳ１２；異方性エッチング処理）。ＲＩＥ装置の中ではエッチングガスのイオン衝突により、エッチング膜とフォトレジスト７がエッチングされる。そのときに発生する反応生成物は真空排気されるが、一部はエッチング側面に付着するので側面保護膜として横方向のエッチングを阻止する。その後に、塩化第２銅や塩化第２鉄をエッチング液としたウェットエッチングを施す（ステップＳ１１；ウェットエッチング処理）。その結果、開口部２ｂの側面部分は、その窪み構造として、図７に示されるような凹状に形成される。 First, anisotropic etching is performed by an RIE (reactive ion etching) apparatus (step S12; anisotropic etching process). In the RIE apparatus, the etching film and the photoresist 7 are etched by the ion collision of the etching gas. The reaction product generated at that time is evacuated, but a part of the reaction product adheres to the etching side surface, so that lateral etching is prevented as a side surface protective film. Thereafter, wet etching using cupric chloride or ferric chloride as an etchant is performed (step S11; wet etching process). As a result, the side surface portion of the opening 2b is formed in a concave shape as shown in FIG.

次に、ステップＳ５〜Ｓ７が実行される。即ち、上述のフォトレジスト除去処理、ソルダーレジスト形成処理、リフロー処理が実行される。 Next, steps S5 to S7 are executed. That is, the above-described photoresist removal processing, solder resist formation processing, and reflow processing are executed.

以上の説明により、本発明の第２実施形態によるＢＧＡパッケージ型半導体装置では、第１実施形態と同様に、第１、２従来例に比べてランドメタル部と半田ボールとの接着強度が増すため、第１、２の問題点を解決する。 As described above, in the BGA package type semiconductor device according to the second embodiment of the present invention, the bond strength between the land metal portion and the solder ball is increased as compared with the first and second conventional examples as in the first embodiment. The first and second problems are solved.

また、本発明の第２実施形態によるＢＧＡパッケージ型半導体装置では、ランドメタル部２の開口部２ｂの側面部分の構造を凹状にしている。これにより、フラックスを使用したリフロー処理にて半田ボール５を形成する際に、ランドメタル部２と半田ボール５との接着強度が増す。このように、本発明の第２実施形態によるＢＧＡパッケージ型半導体装置では、第１、２従来例に比べてランドメタル部と半田ボールとの接着強度が増すため、第１、２の問題点を解決する。 In the BGA package type semiconductor device according to the second embodiment of the present invention, the structure of the side surface portion of the opening 2b of the land metal portion 2 is concave. Thereby, when forming the solder ball 5 by the reflow process using a flux, the adhesive strength of the land metal part 2 and the solder ball 5 increases. As described above, in the BGA package type semiconductor device according to the second embodiment of the present invention, since the adhesive strength between the land metal portion and the solder ball is increased as compared with the first and second conventional examples, the first and second problems are solved. Resolve.

１多層配線基板、
２ランドメタル部、
２ａ表面、
２ｂ開口部、
３ソルダーレジスト、
４半田、
５半田ボール、
７フォトレジスト、
１０外部電極部、
１０１多層配線基板、
１０２ランドメタル部、
１０２ａ表面、
１０３ソルダーレジスト、
１０４半田、
１０５半田ボール、
１０６半田マスク、
１０７フォトレジスト、
１１０外部電極部、
１２０外部電極部 1 multilayer wiring board,
2 Land metal part,
2a surface,
2b opening,
3 Solder resist,
4 Solder,
5 Solder balls,
7 Photoresist,
10 External electrode section,
101 multilayer wiring board,
102 Land metal part,
102a surface,
103 solder resist,
104 Solder,
105 solder balls,
106 solder mask,
107 photoresist,
110 External electrode section,
120 External electrode

Claims

A land metal part provided on the substrate and having an opening in the center of the surface;
Solder balls formed in the opening;
An external electrode part of a semiconductor device comprising a solder covering the surface of the land metal part and the opening and fixing the land metal part and the solder ball.

The external electrode part of the semiconductor device according to claim 1, further comprising a solder resist provided on the substrate and covering a peripheral part of the land metal part.

The external electrode portion of the semiconductor device according to claim 2, wherein the solder reaches from the bottom portion of the opening to the surface of the solder resist.

The external electrode portion of the semiconductor device according to claim 1, wherein a side surface portion of the opening is recessed.

The external electrode part of the semiconductor device according to claim 4, wherein the side part of the opening has a wedge-shaped structure.

The external electrode portion of the semiconductor device according to claim 4, wherein a side surface portion of the opening has a concave structure.

A substrate,
A semiconductor device comprising the external electrode unit according to claim 1, wherein the circuit board is connected to the solder ball formed on the substrate.

Further comprising a semiconductor chip,
The semiconductor device according to claim 7, wherein the substrate is provided with an electrode pad connected to a bump of the semiconductor chip by a wire.

The substrate is a multilayer wiring substrate;
The multilayer wiring board includes an internal circuit provided therein, and a wiring layer extending from the internal circuit to the surface thereof,
The semiconductor device according to claim 7, wherein the wiring layer is connected to a land metal portion of the external electrode portion.

Forming a land metal portion on the substrate;
Covering a photoresist on the substrate and the land metal part;
Exposing the photoresist through a photomask to expose a central portion of the surface of the land metal portion;
Etching to form an opening in the central portion of the surface of the land metal part;
Removing the photoresist;
Forming a solder ball in the opening, and fixing the land metal part and the solder ball with solder so as to cover the surface of the land metal part and the opening; Part manufacturing method.

After the step of removing the photoresist,
The method of manufacturing an external electrode part of a semiconductor device according to claim 10, further comprising a step of forming a solder resist on the substrate so as to cover a peripheral part of the land metal part.

In the step of fixing with the solder,
The method of manufacturing an external electrode part of a semiconductor device according to claim 11, wherein the solder reaches from the bottom part of the opening to the surface of the solder resist.

Forming the opening comprises:
The manufacturing method of the external electrode part of the semiconductor device in any one of Claims 10-12 including the step which performs a multiple types of etching so that a hollow may be formed in the side part of the said opening part.

The step of performing the plurality of types of etching includes:
Applying wet etching;
The method for manufacturing an external electrode part of a semiconductor device according to claim 13, further comprising a step of performing anisotropic etching thereafter.

The step of performing the plurality of types of etching includes:
Applying anisotropic etching;
The method for manufacturing an external electrode portion of a semiconductor device according to claim 13, further comprising a step of performing wet etching.