JP5053687B2 - Adhesive sheet for semiconductor device manufacturing - Google Patents

Adhesive sheet for semiconductor device manufacturing Download PDF

Info

Publication number
JP5053687B2
JP5053687B2 JP2007100636A JP2007100636A JP5053687B2 JP 5053687 B2 JP5053687 B2 JP 5053687B2 JP 2007100636 A JP2007100636 A JP 2007100636A JP 2007100636 A JP2007100636 A JP 2007100636A JP 5053687 B2 JP5053687 B2 JP 5053687B2
Authority
JP
Japan
Prior art keywords
semiconductor device
adhesive sheet
adhesive
manufacturing
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007100636A
Other languages
Japanese (ja)
Other versions
JP2008258492A (en
Inventor
好夫 寺田
広行 近藤
卓司 桶結
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2007100636A priority Critical patent/JP5053687B2/en
Publication of JP2008258492A publication Critical patent/JP2008258492A/en
Application granted granted Critical
Publication of JP5053687B2 publication Critical patent/JP5053687B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Abstract

<P>PROBLEM TO BE SOLVED: To provide an adhesive sheet for manufacturing a semiconductor device, by which a sufficient tensile storage elastic modulus can be maintained even under an elevated temperature and a light peeling is possible and a problem of adhesive transfer is hard to occur. <P>SOLUTION: The adhesive sheet for manufacturing the semiconductor device according to this invention is used for manufacturing the semiconductor device in which at least a semiconductor element and a conductor unit are sealed by sealing resin. The adhesive sheet for manufacturing the semiconductor device is constituted by providing an adhesive layer with a thickness of at least 15 &mu;m or more on a base material, and a tensile ductility of the adhesive layer after curing resides is in a range of 4 to 15% under a condition of a tensile speed 200 mm/minute. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、半導体装置製造用接着シートに関し、より詳細には、半導体素子が封止樹脂により封止されたリードレス構造の半導体装置の製造に使用される半導体装置製造用接着シートに関する。   The present invention relates to an adhesive sheet for manufacturing a semiconductor device, and more particularly to an adhesive sheet for manufacturing a semiconductor device used for manufacturing a semiconductor device having a leadless structure in which semiconductor elements are sealed with a sealing resin.

近年、ＬＳＩの実装技術に於いては、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐａｃｋａｇｅ）技術が注目されており、このうち、リード端子がパッケージ内部に取り込まれた形態のＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）は、小型化と高集積の面で特に注目されるパッケージ形態のひとつである。この様なＱＦＮの製造方法としては、例えば、複数のＱＦＮ用チップをリードフレームのパッケージパターン領域のダイパッド上に整然と配列し、金型のキャビティ内で、封止樹脂にて一括封止したのち、切断によって個別のＱＦＮ構造物に切り分けることにより、リードフレーム面積あたりの生産性を飛躍的に向上させる方法がある。   In recent years, CSP (Chip Size / Scale Package) technology has attracted attention in LSI mounting technology. Among these, QFN (Quad Flat Non-Leaded Package) in which lead terminals are incorporated into the package is known. This is one of the package forms that are particularly noted in terms of miniaturization and high integration. As a method of manufacturing such QFN, for example, a plurality of QFN chips are arranged on a die pad in a package pattern region of a lead frame, and are collectively sealed with a sealing resin in a mold cavity. There is a method of dramatically improving productivity per lead frame area by cutting into individual QFN structures by cutting.

前記ＱＦＮの製造方法に於いて、樹脂封止時のモールド金型によってクランプされる領域はパッケージパターン領域より更に外側に広がった樹脂封止領域の外側だけである。従って、パッケージパターン領域、特にその中央部に於いては、アウターリード面をモールド金型に十分な圧力で押さえることができず、封止樹脂がアウターリード側に漏れ出すことを抑えることが非常に難しく、ＱＦＮの端子等が樹脂で被覆されるという問題が生じ易い。   In the QFN manufacturing method, the region clamped by the mold at the time of resin sealing is only the outside of the resin sealing region that spreads further outward than the package pattern region. Therefore, in the package pattern area, especially in the central part, the outer lead surface cannot be pressed against the mold with sufficient pressure, and it is very important to prevent the sealing resin from leaking to the outer lead side. It is difficult and the problem that the terminal of QFN etc. are coat | covered with resin tends to arise.

このため、前記ＱＦＮの製造方法に対しては、リードフレームのアウターリード側に粘着テープを貼り付け、この粘着テープの自着力（マスキング）を利用したシール効果により、樹脂封止時のアウターリード側への樹脂漏れを防ぐ製造方法が知られている（例えば、特許文献１参照）。   For this reason, for the QFN manufacturing method, an adhesive tape is applied to the outer lead side of the lead frame, and the sealing effect using the self-adhesive force (masking) of this adhesive tape allows the outer lead side during resin sealing. A manufacturing method for preventing resin leakage into the substrate is known (see, for example, Patent Document 1).

前記製造方法に於いては、耐熱性粘着テープは最初の段階でリードフレームのアウターパッド面に貼り合わせられ、その後、半導体チップの搭載工程やワイヤーボンディングの工程を経て、封止樹脂による封止工程まで貼り合わせられることが望ましい。従って、耐熱性粘着テープとしては、単に封止樹脂の漏れ出しを防止するだけでなく、半導体チップの搭載工程に耐える高度な耐熱性や、ワイヤーボンディング工程に於ける繊細な操作性に支障をきたさない、封止工程終了後に糊残り無く良好に剥離可能等、これらのすべての工程を満足する特性が要求される。   In the manufacturing method, the heat-resistant adhesive tape is bonded to the outer pad surface of the lead frame in the first stage, and then the semiconductor chip mounting process and the wire bonding process, followed by the sealing process with the sealing resin It is desirable that they are pasted together. Therefore, the heat-resistant adhesive tape not only prevents the sealing resin from leaking out, but also interferes with the high heat resistance that can withstand the mounting process of the semiconductor chip and the delicate operability in the wire bonding process. There is a need for characteristics satisfying all these processes, such as no peeling and good peeling after the sealing process is completed.

また、下記特許文献２では、更なる薄型化を目的として、粘着テープ上に銅箔を貼り合わせエッチングにより導体を形成する、リードレスの半導体装置の製造方法が開示されている。   Patent Document 2 below discloses a method for manufacturing a leadless semiconductor device in which a copper foil is bonded onto an adhesive tape and a conductor is formed by etching for the purpose of further thinning.

この様な用途に使用される粘着テープの特性としてはリードフレームを使用した場合と同様に、単に封止樹脂の漏れ出しを防止するだけでなく、半導体チップの搭載工程に耐える高度な耐熱性や、ワイヤーボンディング工程に於ける繊細な操作性に支障をきたさず、封止工程終了後に糊残り無く良好に剥離できる等、これらの全ての工程を満足する特性が要求される。   The characteristics of the adhesive tape used for such applications are not only preventing leakage of the sealing resin, but also high heat resistance that can withstand the mounting process of the semiconductor chip, as in the case of using a lead frame. In addition, there is a demand for characteristics satisfying all these steps, such as no hindrance to delicate operability in the wire bonding step, and good peeling without adhesive residue after completion of the sealing step.

特開２００２−１１０８８４号公報JP 2002-110844 A 特開平９−２５２０１４号公報Japanese Patent Laid-Open No. 9-252014 特開２００５−７２３４３号公報JP 2005-72343 A

本発明は、前記の問題点を考慮してなされたものであり、その目的は、高温下でも十分な引張貯蔵弾性率を維持でき、軽剥離可能で、糊残りの問題も生じにくい半導体装置製造用接着シートを提供することにある。   The present invention has been made in consideration of the above-mentioned problems, and its purpose is to manufacture a semiconductor device that can maintain a sufficient tensile storage modulus even at high temperatures, can be lightly peeled off, and is less likely to cause adhesive residue problems. It is to provide an adhesive sheet for use.

本願発明者等は、前記従来の問題点を解決すべく、半導体装置製造用接着シートについて検討した。その結果、封止体の下面から導電部の一部が表出しているスタンドオフ部に発生する糊残りが、接着剤層の凝集破壊に起因するものであることを見出して、本発明を完成させるに至った。   The inventors of the present application have studied an adhesive sheet for manufacturing a semiconductor device in order to solve the conventional problems. As a result, the present invention was completed by finding that the adhesive residue generated in the stand-off portion where a part of the conductive portion is exposed from the lower surface of the sealing body is caused by cohesive failure of the adhesive layer. I came to let you.

即ち、本発明に係る半導体装置製造用接着シートは、前記の課題を解決する為に、少なくとも半導体素子及び導電部を封止樹脂により封止された半導体装置の製造に使用する半導体装置製造用接着シートであって、前記半導体装置製造用接着シートは、基材上に少なくとも厚さ１５μｍ以上の接着剤層を有して構成され、前記接着剤層の硬化後の引張伸度は、引張速度２００ｍｍ／分の条件下で、４〜１５％の範囲内であることを特徴とする。   That is, the adhesive sheet for manufacturing a semiconductor device according to the present invention is an adhesive for manufacturing a semiconductor device used for manufacturing a semiconductor device in which at least a semiconductor element and a conductive part are sealed with a sealing resin in order to solve the above-described problems. The adhesive sheet for manufacturing a semiconductor device comprises an adhesive layer having a thickness of at least 15 μm on a substrate, and the tensile elongation after curing of the adhesive layer is a tensile speed of 200 mm. It is characterized by being in the range of 4 to 15% under the condition of / min.

本発明の接着シートは、接着剤層の硬化後の引張伸度を４％以上にすることにより、接着剤層が脆くなって凝集破壊を生じるのを防止する。その一方、引張伸度を１５％以下にすることにより重剥離となって凝集破壊や界面破壊を起こすのを防止する。その結果、封止体のスタンドオフ部に於ける糊残りの発生を防止することができる。また、本発明の接着剤層は少なくとも１５μｍ以上の厚さを有するので、導電部の一部等が表出した封止体に対しても、そのスタンドオフ部を埋め込んで隙間無く密着させることができる。即ち、本発明の接着シートは密着性に優れているので、接着面に於いて空隙が生じるのを防止することができる。   The adhesive sheet of the present invention prevents the adhesive layer from becoming brittle and causing cohesive failure by setting the tensile elongation after curing of the adhesive layer to 4% or more. On the other hand, by setting the tensile elongation to 15% or less, heavy peeling is prevented from causing cohesive failure and interface failure. As a result, it is possible to prevent the occurrence of adhesive residue at the stand-off portion of the sealing body. In addition, since the adhesive layer of the present invention has a thickness of at least 15 μm or more, it is possible to embed the stand-off portion and closely adhere to the sealing body in which a part of the conductive portion is exposed. it can. That is, since the adhesive sheet of the present invention is excellent in adhesion, it is possible to prevent the formation of voids on the adhesive surface.

前記構成に於いて、前記接着剤層は、ゴム成分及び下記一般式（１）で表されるジアセタール構造を分子内に有するエポキシ樹脂成分を含み構成されることが好ましい。   In the above configuration, the adhesive layer preferably includes a rubber component and an epoxy resin component having a diacetal structure represented by the following general formula (1) in the molecule.

Figure 0005053687
Figure 0005053687

前記接着剤層の構成材料として、ジアセタール構造をその分子内に有するエポキシ樹脂成分を用いたことにより、柔軟性と強靱性の双方に優れたものにできる。その結果、接着剤層での凝集破壊を防止し、封止体のスタンドオフ部に於ける糊残りの発生を一層低減できる。   By using an epoxy resin component having a diacetal structure in the molecule as a constituent material of the adhesive layer, the adhesive layer can be excellent in both flexibility and toughness. As a result, cohesive failure in the adhesive layer can be prevented, and the generation of adhesive residue at the standoff portion of the sealing body can be further reduced.

前記構成の接着シートは、前記エポキシ樹脂成分は、エポキシ当量１０００ｇ／ｅｑ以下であることが好ましい。これにより、架橋密度が適度になり、より確実に、剥離の際の糊残りの問題を生じにくくできる。   In the adhesive sheet having the above configuration, the epoxy resin component preferably has an epoxy equivalent of 1000 g / eq or less. Thereby, a crosslinking density becomes moderate and it can make it hard to produce the problem of the adhesive residue at the time of peeling more reliably.

前記構成の接着シートに於いては、前記基材の２００℃に於ける引張貯蔵弾性率が１ＧＰａ以上であり、硬化前１２０℃に於ける粘度が１×１０３Ｐａ・Ｓ以上、硬化後２００℃に於ける引張貯蔵弾性率が５０ＭＰａ以下であることが好ましい。接着剤層の硬化前１２０℃に於ける粘度が１×１０３Ｐａ・Ｓ以上にすることにより、接着剤層に流動性を付与する。その結果、封止体の下面から表出した導電体の一部を接着剤層に埋没させて、接着シートを封止体に貼り合わせることができる。また、基材の２００℃に於ける引張貯蔵弾性率を１ＧＰａ以上にし、かつ、硬化後２００℃に於ける引張貯蔵弾性率を０．５ＭＰａ以上にすることにより、例えばワイヤーボンディング工程が行われ、本発明の接着シートが高温条件下におかれた場合でも、接着剤層が軟化・流動するのを抑制し、その条件に十分耐え得る耐熱性を発揮することができる。その結果、安定したワイヤーボンディングが可能になり、歩留りの低下を抑制させることができる。 In the adhesive sheet having the above structure, the tensile storage elastic modulus at 200 ° C. of the base material is 1 GPa or more, the viscosity at 120 ° C. before curing is 1 × 10 3 Pa · S or more, and 200 ° C. after curing. The tensile storage modulus is preferably 50 MPa or less. By setting the viscosity at 120 ° C. before curing of the adhesive layer to 1 × 10 3 Pa · S or more, fluidity is imparted to the adhesive layer. As a result, a part of the conductor exposed from the lower surface of the sealing body can be buried in the adhesive layer, and the adhesive sheet can be bonded to the sealing body. In addition, for example, a wire bonding step is performed by setting the tensile storage elastic modulus at 200 ° C. of the base material to 1 GPa or more and setting the tensile storage elastic modulus at 200 ° C. after curing to 0.5 MPa or more. Even when the adhesive sheet of the present invention is placed under high temperature conditions, the adhesive layer can be suppressed from softening and flowing, and heat resistance that can sufficiently withstand the conditions can be exhibited. As a result, stable wire bonding is possible, and yield reduction can be suppressed.

更に、前記構成に於いては、前記接着剤層は、シリコーン成分を含まないことが好ましい。接着剤層がシリコーン成分を含有しないので、例えば、接着シートの剥離の際に、アウタ−パッド部へ移行してその表面を汚染することがない。その結果、半導体装置を実装基板にはんだ付けする際にも濡れ性を良好なものにし、実装の歩留りを工場させることができる。また、ワイヤーボンディング工程の際にシロキサン系ガスが発生することがないので、封止体へのシリコーン汚染やシリコーン成分の転写等でワイヤーボンディング及びハンダ付けの際の金属接合不良を防止することができる。   Furthermore, in the said structure, it is preferable that the said adhesive bond layer does not contain a silicone component. Since the adhesive layer does not contain a silicone component, for example, when the adhesive sheet is peeled off, it does not move to the outer pad portion and contaminate the surface thereof. As a result, when the semiconductor device is soldered to the mounting substrate, the wettability can be improved and the mounting yield can be increased. Also, since no siloxane-based gas is generated during the wire bonding process, it is possible to prevent metal bonding defects during wire bonding and soldering due to silicone contamination or transfer of silicone components to the sealing body. .

本発明は、前記に説明した手段により、以下に述べるような効果を奏する。
即ち、本発明によれば、半導体素子等が封止樹脂により封止された封止体の下面に、前記導電部の一部を表出させた半導体装置の製造に際して、ゴム成分及びエポキシ樹脂成分を含み構成された接着剤層を備える接着シートを用い、該エポキシ樹脂成分として前記一般式（１）で表されるジアセタール構造を分子内に有するものを用いることにより、接着剤層が凝集破壊を起こすのを防止する。これにより、スタンドオフ部に於ける糊残りの発生を防止することができ、その結果、剥離性に優れた半導体装置製造用接着シートを提供することができる。 The present invention has the following effects by the means described above.
That is, according to the present invention, in manufacturing a semiconductor device in which a part of the conductive portion is exposed on the lower surface of a sealing body in which a semiconductor element or the like is sealed with a sealing resin, a rubber component and an epoxy resin component By using an adhesive sheet comprising an adhesive layer that is configured to contain and having a diacetal structure represented by the general formula (1) in the molecule as the epoxy resin component, the adhesive layer is subjected to cohesive failure. Prevent it from waking up. Thereby, generation | occurrence | production of the adhesive residue in a standoff part can be prevented, As a result, the adhesive sheet for semiconductor device manufacture excellent in peelability can be provided.

以下に、本発明の半導体装置製造用接着シート及び半導体装置について、その実施の形態を、図面を参照しながら具体的に説明する。   Embodiments of an adhesive sheet for manufacturing a semiconductor device and a semiconductor device according to the present invention will be specifically described below with reference to the drawings.

まず、本発明の半導体装置製造用接着シート（以下、単に接着シートと言う。）について説明する。図１は、本実施の形態に係る接着シートを示す断面図である。同図に示すように、本発明の接着シート１は、基材層（基材）３上に接着剤層２が積層された構成を有する。尚、本発明の接着シート１は、シート状の他、テープ状及びラベル状等を含む。   First, the adhesive sheet for manufacturing a semiconductor device of the present invention (hereinafter simply referred to as an adhesive sheet) will be described. FIG. 1 is a cross-sectional view showing an adhesive sheet according to the present embodiment. As shown in the figure, the adhesive sheet 1 of the present invention has a configuration in which an adhesive layer 2 is laminated on a base material layer (base material) 3. In addition, the adhesive sheet 1 of this invention contains a tape form, a label form, etc. other than a sheet form.

前記接着剤層２は、ゴム成分及びエポキシ樹脂成分を含み構成される。接着剤層２の厚さは通常１〜５０μｍである。   The adhesive layer 2 includes a rubber component and an epoxy resin component. The thickness of the adhesive layer 2 is usually 1 to 50 μm.

前記ゴム成分としては特に限定されず、例えば、ＮＢＲ（アクリロニトリルブタジエンゴム）、アクリルゴム、酸末端ニトリルゴム、熱可塑性エラストマー等のエポキシ系接着剤に従来使用されるものが挙げられ、市販品としてはＮｉｐｏｌ１０７２（商品名、日本ゼオン（株）社製）、Ｎｉｐｏｌ−ＡＲ５１（商品名、日本ゼオン（株）社製）等が挙げられる。なかでも、エポキシ樹脂との相溶性の点から、ＮＢＲが好ましく用いられ、かつ、アクリロニトリル量は３０〜７０重量％であることが特に好ましい。   The rubber component is not particularly limited, and examples thereof include those conventionally used for epoxy adhesives such as NBR (acrylonitrile butadiene rubber), acrylic rubber, acid-terminated nitrile rubber, and thermoplastic elastomer. Nipol 1072 (trade name, manufactured by Nippon Zeon Co., Ltd.), Nipol-AR51 (trade name, manufactured by Nippon Zeon Co., Ltd.) and the like. Of these, NBR is preferably used from the viewpoint of compatibility with the epoxy resin, and the amount of acrylonitrile is particularly preferably 30 to 70% by weight.

ゴム成分は、接着剤に柔軟性を与えるために添加されるが、含有量が多くなると耐熱性が低下する。この観点から、接着剤層２の有機物に占めるゴム成分の割合は４０重量％を超えることが好ましく、更には４５〜７０重量％がより好ましい。ゴム成分の割合が４０重量％以下であると、接着剤層２の柔軟性が低下し、熱処理時に於ける引張強度が低下し、接着シート１の剥離の際に半導体パッケージの接続端子（導電部）、及び封止樹脂面に糊残りが発生しやすくなる。尚、７０重量％を超えると、引張貯蔵弾性率が低下し、ワイヤーボンディング性が低下する場合がある。   The rubber component is added to give flexibility to the adhesive, but the heat resistance decreases as the content increases. From this viewpoint, the ratio of the rubber component in the organic matter of the adhesive layer 2 is preferably more than 40% by weight, and more preferably 45 to 70% by weight. When the ratio of the rubber component is 40% by weight or less, the flexibility of the adhesive layer 2 is lowered, the tensile strength during heat treatment is lowered, and the connection terminal (conductive portion) of the semiconductor package is removed when the adhesive sheet 1 is peeled off. ) And adhesive residue is likely to occur on the sealing resin surface. In addition, when it exceeds 70 weight%, a tensile storage elastic modulus may fall and wire bonding property may fall.

エポキシ樹脂成分としては、下記一般式（１）で示されるジアセタール構造を分子内に含有するものを必須の構成材料とする。当該構造を分子内に有するエポキシ樹脂成分を含有することで、接着剤層２に柔軟性と強靱性を付与する。その結果、スタンドオフ部での糊残りの発生を防止することができる。   As an epoxy resin component, what contains the diacetal structure shown by following General formula (1) in a molecule | numerator is made into an essential structural material. By containing an epoxy resin component having the structure in the molecule, the adhesive layer 2 is given flexibility and toughness. As a result, it is possible to prevent generation of adhesive residue at the stand-off portion.

Figure 0005053687
Figure 0005053687

ジアセタール構造を分子内に含有するエポキシ樹脂は、多価フェノール類と多価ビニルアルコール類とをアセタール化反応させて得られる変性多価フェノール類に、更にエピハロヒドリン類によってグリシジルエーテル化したものである。   The epoxy resin containing a diacetal structure in the molecule is a modified polyphenol obtained by acetalizing a polyhydric phenol and a polyhydric vinyl alcohol, and further glycidyl etherified with an epihalohydrin.

本発明に於ける前記エポキシ樹脂に於いては、用いられる多価フェノール類、多価ビニルアルコール類、エピハロヒドリン類は特に限定されない。   In the epoxy resin of the present invention, the polyhydric phenols, polyhydric vinyl alcohols, and epihalohydrins used are not particularly limited.

前記多価フェノール類としては、１分子中に１個より多い芳香族性水酸基を含有する芳香族系化合物であれば、特に限定されないが、例えば、ハイドロキノン、レゾルシン、カテコール、それらの置換基含有体のようなジヒドロキシベンゼン類；１，６−ジヒドロキシナフタレン、２，７−ジヒドロキシナフタレン、１，４−ジヒドロキシナフタレン、１，５−ジヒドロキシナフタレン、２，３−ジヒドロキシナフタレン、２，６−ジヒドロキシナフタレン、それらの置換基含有体のようなジヒドロキシナフタレン類；ビス（４−ヒドロキシフェニル）メタン（ビスフェノールＦ）、２，２−ビス（４−ヒドロキシフェニル）プロパン（ビスフェノールＡ）、２，２−ビス（３−メチル−４−ヒドロキシフェニル）プロパン（ビスフェノールＣ）、１，１−ビス（４−ヒドロキシフェニル）シクロヘキサン（ビスフェノールＺ）、１，１−ビス（４−ヒドロキシフェニル）−１−フェニルエタン（ビスフェノールＡＰ）、ビス（４−ヒドロキシフェニル）スルホン（ビスフェノールＳ）及びこれらの置換基含有体等のビスフェノール類；ビス（２−ヒドロキシ−１−ナフチル）メタン、ビス（２−ヒドロキシ−１−ナフチル）プロパン等のビスナフトール類；フェノール／ホルムアルデヒド重縮合物、オルソクレゾール／ホルムアルデヒド重縮合物、１−ナフトール／ホルムアルデヒド重縮合物、２−ナフトール／ホルムアルデヒド重縮合物、フェノール／アセトアルデヒド重縮合物、オルソクレゾール／アセトアルデヒド重縮合物、１−ナフトール／アセトアルデヒド重縮合物、２−ナフトール／アセトアルデヒド重縮合物、フェノール／サリチルアルデヒド重縮合物、オルソクレゾール／サリチルアルデヒド重縮合物、１−ナフトール／サリチルアルデヒド重縮合物、２−ナフトール／サリチルアルデヒド重縮合物等とこれらの置換基含有体等のフェノール類（ナフトール類）／アルデヒド類重縮合物類；フェノール／ジシクロペンタジエン重付加物、フェノール／テトラヒドロインデン重付加物、フェノール／４−ビニルシクロヘキセン重付加物、フェノール／５−ビニルノボルナ−２−エン重付加物、フェノール／α−ピネン重付加物、フェノール／β−ピネン重付加物、フェノール／リモネン重付加物、オルソクレゾール／ジシクロペンタジエン重付加物、オルソクレゾール／テトラヒドロインデン重付加物、オルソクレゾール／４−ビニルシクロヘキセン重付加物、オルソクレゾール／５−ビニルノボルナ−２−エン重付加物、オルソクレゾール／α−ピネン重付加物、１−ナフトール／ジシクロペンタジエン重付加物、１−ナフトール／４−ビニルシクロヘキセン重付加物、１−ナフトール／５−ビニルノルボルナジエン重付加物、１−ナフトール／α−ピネン重付加物、１−ナフトール／β−ピネン重付加物、１−ナフトール／リモネン重付加物、オルソクレゾール／β−ピネン重付加物、オルソクレゾール／リモネン重付加物等とこれらの置換基含有体等のフェノール類（ナフトール類）／ジエン類重付加物類；フェノール／ｐ−キシレンジクロライド重縮合物、１−ナフトール／ｐ−キシレンジクロライド重縮合物、２−ナフトール／ｐ−キシレンジクロライド重縮合物、フェノール／ビスクロロメチルビフェニル重縮合物、オルトクレゾール／ビスクロロメチルビフェニル重縮合物、１−ナフトール／ビスクロロメチルビフェニル重縮合物、２−ナフトール／ビスクロロメチルビフェニル重縮合物とこれらの置換基含有体等のフェノール類／アラルキル樹脂類との重縮合物類が挙げられる。   The polyhydric phenol is not particularly limited as long as it is an aromatic compound containing more than one aromatic hydroxyl group in one molecule. For example, hydroquinone, resorcin, catechol, and their substituent-containing compounds. 1,6-dihydroxynaphthalene, 2,7-dihydroxynaphthalene, 1,4-dihydroxynaphthalene, 1,5-dihydroxynaphthalene, 2,3-dihydroxynaphthalene, 2,6-dihydroxynaphthalene, and the like Dihydroxynaphthalenes such as bis (4-hydroxyphenyl) methane (bisphenol F), 2,2-bis (4-hydroxyphenyl) propane (bisphenol A), 2,2-bis (3- Methyl-4-hydroxyphenyl) propane (bisphenol) ), 1,1-bis (4-hydroxyphenyl) cyclohexane (bisphenol Z), 1,1-bis (4-hydroxyphenyl) -1-phenylethane (bisphenol AP), bis (4-hydroxyphenyl) sulfone (bisphenol) S) and bisphenols such as those containing substituents; bisnaphthols such as bis (2-hydroxy-1-naphthyl) methane and bis (2-hydroxy-1-naphthyl) propane; phenol / formaldehyde polycondensates; Orthocresol / formaldehyde polycondensate, 1-naphthol / formaldehyde polycondensate, 2-naphthol / formaldehyde polycondensate, phenol / acetaldehyde polycondensate, orthocresol / acetaldehyde polycondensate, 1-naphthol / acetaldehyde polycondensate, -Naphthol / acetaldehyde polycondensate, phenol / salicylaldehyde polycondensate, orthocresol / salicylaldehyde polycondensate, 1-naphthol / salicylaldehyde polycondensate, 2-naphthol / salicylaldehyde polycondensate and their substituents Phenols (naphthols) / aldehyde polycondensates such as inclusions; phenol / dicyclopentadiene polyadducts, phenol / tetrahydroindene polyadducts, phenol / 4-vinylcyclohexene polyadducts, phenol / 5-vinyl noborna 2-ene polyadduct, phenol / α-pinene polyadduct, phenol / β-pinene polyadduct, phenol / limonene polyadduct, orthocresol / dicyclopentadiene polyadduct, orthocresol / tetrahydroindene polyaddition Thing Socresol / 4-vinylcyclohexene polyadduct, orthocresol / 5-vinyl noborna-2-ene polyadduct, orthocresol / α-pinene polyadduct, 1-naphthol / dicyclopentadiene polyadduct, 1-naphthol / 4 -Vinylcyclohexene polyadduct, 1-naphthol / 5-vinylnorbornadiene polyadduct, 1-naphthol / α-pinene polyadduct, 1-naphthol / β-pinene polyadduct, 1-naphthol / limonene polyadduct, Orthocresol / β-pinene polyadducts, orthocresol / limonene polyadducts, etc. and phenols (naphthols) / dienes polyadducts such as those containing these substituents; phenol / p-xylene dichloride polycondensates 1-naphthol / p-xylene dichloride polycondensate, 2-naphthol / p-xylene Dichloride polycondensate, phenol / bischloromethylbiphenyl polycondensate, orthocresol / bischloromethylbiphenyl polycondensate, 1-naphthol / bischloromethylbiphenyl polycondensate, 2-naphthol / bischloromethylbiphenyl polycondensate Examples thereof include polycondensates with phenols / aralkyl resins such as those containing a substituent.

また、これらの置換基含有体の置換基例としては、アルキル基、アリール基、シクロアルキル基、アルコキシ基、アルコキシカルボニル基、アシル基、ハロゲン原子などが挙げられる。   Examples of substituents in these substituent-containing products include alkyl groups, aryl groups, cycloalkyl groups, alkoxy groups, alkoxycarbonyl groups, acyl groups, and halogen atoms.

これらのなかでも、ビニルエーテル変性率を高めても液状の低粘度エポキシ樹脂が得られることから、２価フェノール類が好ましい。２価フェノール類のなかでも、靭性等の性能に優れることから、ビスフェノールＡ、ビスフェノールＦ等のビスフェノール類が好ましく、流動性を強く鑑みるとハイドロキノン、レゾルシン、カテコールなどのジヒドロキベンゼン類、１，６−ジヒドロキシナフタレンなどのジヒドロキシナフタレン類が特に好ましい。   Of these, dihydric phenols are preferred because a liquid low-viscosity epoxy resin can be obtained even when the vinyl ether modification rate is increased. Among dihydric phenols, bisphenols such as bisphenol A and bisphenol F are preferable because of their excellent toughness and the like. From the viewpoint of strong fluidity, dihydroxybenzenes such as hydroquinone, resorcin, and catechol, 1,6 Particularly preferred are dihydroxynaphthalenes such as dihydroxynaphthalene.

前記多価ビニルエーテル類としては、１分子中に１個より多いビニルエーテル基を含有する化合物であれば、特に限定されないが、例えば、エチレングリコールジビニルエーテル、ジエチレングリコールジビニルエーテル、トリエチレングリコールジビニルエーテル、テトラエチレングリコールジビニルエーテル、ポリエチレングリコールジビニルエーテル、プロピレンレングリコールジビニルエーテル、ジプロピレンレングリコールジビニルエーテル、トリプロピレングリコールジビニルエーテル、テトラプロピレンレングリコールジビニルエーテル、ポリプロピレンレングリコールジビニルエーテル、ポリテトラメチレングリコールジビニルエーテル等の（ポリ）オキシアルキレン基を含有するジビニルエーテル類；グリセロールジビニルエーテル、トリグリセロールジビニルエーテル、１，３−ブチレングリコールジビニルエーテル、１，４−ブタンジジオールジビニルエーテル、１，６−ヘキサンジオールジビニルエーテル、１，９−ノナンジオールジビニルエーテル、１，１０−デカンジオールジビニルエーテル、ネオペンチルグリコールジビニルエーテル、ヒドロキシピバリン酸ネオペンチルグリコールジビニルエーテル等のアルキレン基を有するジビニルエーテル類；１，４−シクロヘキサンジオールジビニルエーテル、１，４−シクロヘキサンジメタノールジビニルエーテル、トリシクロデカンジオールジビニルエーテル、トリシクロデカンジメタノールジビニルエーテル、ペンタシクロペンタデカンジメタノールジビニルエーテル、ペンタシクロペンタデカンジオールジビニルエーテル等のシクロアルカン構造を含有するジビニルエーテル類；ビスフェノールＡジビニルエーテル、エチレンオキサイド変性ビスフェノールＡジビニルエーテル、プロピレンオキサイド変性ビスフェノールＡジビニルエーテル、ビスフェノールＦジビニルエーテル、エチレンオキサイド変性ビスフェノールＦジビニルエーテル、プロピレンオキサイド変性ビスフェノールＦジビニルエーテルのようなジビニルエーテル類；トリメチロールプロパントリビニルエーテル、エチレンオキサイド変性トリメチロールプロパントリビニルエーテル、プロピレンオキサイド変性トリメチロールプロパントリビニルエーテル、ペンタエリスリトールトリビニルエーテルのような３価ビニルエーテル類；ペンタエリスリトールテトラビニルエーテル、ペンタエリスリトールエトキシテトラビニルエーテル、ジトリメチロールプロパンテトラビニルエーテルのような４価ビニルエーテル類；ジペンタエリスリトールヘキサ（ペンタ）ビニルエーテル等の多価ビニルエーテル類などが挙げられる。これらは一種単独で、又は二種以上を混合して用いることができる。これらの中でも、ビニルエーテル類変性率を高めても低粘度のエポキシ樹脂が得られることから、ジビニルエーテル類が好ましい。   The polyvalent vinyl ether is not particularly limited as long as it is a compound containing more than one vinyl ether group in one molecule. For example, ethylene glycol divinyl ether, diethylene glycol divinyl ether, triethylene glycol divinyl ether, tetraethylene Glycol divinyl ether, polyethylene glycol divinyl ether, propylene glycol divinyl ether, dipropylene glycol divinyl ether, tripropylene glycol divinyl ether, tetrapropylene glycol divinyl ether, polypropylene glycol glycol divinyl ether, polytetramethylene glycol divinyl ether, etc. Divinyl ethers containing poly) oxyalkylene groups; glycerol divinyl Ether, triglycerol divinyl ether, 1,3-butylene glycol divinyl ether, 1,4-butanedidiol divinyl ether, 1,6-hexanediol divinyl ether, 1,9-nonanediol divinyl ether, 1,10-decanediol Divinyl ethers having an alkylene group such as divinyl ether, neopentyl glycol divinyl ether, and hydroxypivalate neopentyl glycol divinyl ether; 1,4-cyclohexanediol divinyl ether, 1,4-cyclohexanedimethanol divinyl ether, tricyclodecanediol Divinyl ether, tricyclodecane dimethanol divinyl ether, pentacyclopentadecane dimethanol divinyl ether, pentacyclopentadecane di Divinyl ethers containing a cycloalkane structure such as divinyl ether; bisphenol A divinyl ether, ethylene oxide modified bisphenol A divinyl ether, propylene oxide modified bisphenol A divinyl ether, bisphenol F divinyl ether, ethylene oxide modified bisphenol F divinyl ether, propylene Divinyl ethers such as oxide-modified bisphenol F divinyl ether; trivalent vinyl ethers such as trimethylolpropane trivinyl ether, ethylene oxide-modified trimethylolpropane trivinyl ether, propylene oxide-modified trimethylolpropane trivinyl ether, pentaerythritol trivinyl ether; penta Erythritol tetravinyl And tetravalent vinyl ethers such as ether, pentaerythritol ethoxytetravinyl ether and ditrimethylolpropane tetravinyl ether; and polyvalent vinyl ethers such as dipentaerythritol hexa (penta) vinyl ether. These can be used individually by 1 type or in mixture of 2 or more types. Among these, divinyl ethers are preferable because a low-viscosity epoxy resin can be obtained even if the vinyl ethers modification rate is increased.

ジアセタール構造を分子内に有するエポキシ樹脂は、例えば、次のようにして製造される。すなわち、多価フェノール類と多価ビニルアルコール類とを反応させる方法としては特に限定されず、公知の方法を用いることができる。例えば、多価フェノール類と多価ビニルエーテル類とを仕込み、室温から２００℃の温度で攪拌混合すれば、目的の変性多価フェノールを得ることができる。この場合、必要に応じて、有機溶媒や触媒を使用することができる。使用できる有機溶媒としては、特に限定されるものではないが、ベンゼン、トルエン、キシレンなどの芳香族性有機溶媒や、アセトン、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノンなどのケトン系有機溶媒、メタノール、エタノール、イソプロピルアルコール、ノルマルブタノールなどのアルコール系有機溶媒等が挙げられる。   The epoxy resin which has a diacetal structure in a molecule | numerator is manufactured as follows, for example. That is, the method for reacting polyhydric phenols with polyhydric vinyl alcohols is not particularly limited, and a known method can be used. For example, when a polyhydric phenol and a polyvalent vinyl ether are charged and stirred and mixed at a temperature of room temperature to 200 ° C., the target modified polyhydric phenol can be obtained. In this case, an organic solvent and a catalyst can be used as needed. The organic solvent that can be used is not particularly limited, but aromatic organic solvents such as benzene, toluene, xylene, ketone organic solvents such as acetone, methyl ethyl ketone, methyl isobutyl ketone, cyclohexanone, methanol, ethanol, Examples thereof include alcohol-based organic solvents such as isopropyl alcohol and normal butanol.

次に、前記で得られた変性多価フェノール類とエピクロルヒドリン、エピブロムヒドリン等のエピハロヒドリンの混合物の反応によりエポキシ化させることで、ジアセタール構造を分子内に有するエポキシ樹脂を作製することができる。エポキシ化の方法としては特に限定されず、公知の方法を用いることができる。例えば、前記混合物に水酸化ナトリウム、水酸化カリウム等のアルカリ金属水酸化物を添加し、２０〜１２０℃で１〜１０時間反応させる方法や、テトラメチルアンモニウムクロライド、テトラメチルアンモニウムブロマイド、トリメチルベンジルアンモニウムクロライド等の４級アンモニウム塩を触媒として添加し５０〜１５０℃で１〜５時間反応させて得られる該フェノール樹脂のハロヒドリンエーテル化物にアルカリ金属水酸化物の固体または水溶液を加え、再び２０〜１２０℃で１〜１０時間反応させ脱ハロゲン化水素（閉環）させる方法でもよい。   Next, the epoxy resin which has a diacetal structure in a molecule | numerator is producible by making it epoxidize by reaction of the mixture of modified polyphenols obtained above, and epihalohydrins, such as epichlorohydrin and epibromohydrin. The epoxidation method is not particularly limited, and a known method can be used. For example, a method of adding an alkali metal hydroxide such as sodium hydroxide or potassium hydroxide to the mixture and reacting at 20 to 120 ° C. for 1 to 10 hours, tetramethylammonium chloride, tetramethylammonium bromide, trimethylbenzylammonium Add a solid or aqueous solution of an alkali metal hydroxide to the halohydrin etherified product of the phenol resin obtained by adding a quaternary ammonium salt such as chloride as a catalyst and reacting at 50 to 150 ° C. for 1 to 5 hours. A method of reacting at ˜120 ° C. for 1 to 10 hours to dehydrohalogenate (ring closure) may be used.

本発明に於いては、前記エポキシ樹脂以外にも他のエポキシ樹脂を併用することができる。併用される他のエポキシ樹脂成分としては特に限定されず、従来公知のものを用いることができる。具体的には、例えば、分子内に２個以上のエポキシ基を含有する化合物であり、グリシジルアミン型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、脂肪族工ポキシ樹脂、脂環族エポキシ樹脂、複素環式エポキシ樹脂、スピロ環含有エポキシ樹脂、ハロゲン化エポキシ樹脂等が挙げられる。これらの樹脂成分は単独で、又は２種以上を混合して用いることができる。なかでも、封止工程後の封止樹脂に対する剥離性の点から、ビスフェノールＡ型エポキシ樹脂を用いるのが好ましい。   In the present invention, other epoxy resins can be used in combination with the epoxy resin. It does not specifically limit as another epoxy resin component used together, A conventionally well-known thing can be used. Specifically, for example, a compound containing two or more epoxy groups in the molecule, glycidylamine type epoxy resin, bisphenol F type epoxy resin, bisphenol A type epoxy resin, phenol novolac type epoxy resin, cresol novolak type Examples include epoxy resins, biphenyl type epoxy resins, naphthalene type epoxy resins, aliphatic engineering epoxy resins, alicyclic epoxy resins, heterocyclic epoxy resins, spiro ring-containing epoxy resins, and halogenated epoxy resins. These resin components can be used alone or in admixture of two or more. Especially, it is preferable to use a bisphenol A type epoxy resin from the point of peelability with respect to the sealing resin after a sealing process.

ジアセタール構造を分子内に含有するエポキシ樹脂成分の使用割合は、接着剤層２の有機物１００重量部に対し、好適には５５重量部以下であり、更に好適には４０〜５０重量部である。含有量が５５重量部を超えると、柔軟性の劣化により加工性が低下する場合がある。尚、含有量が４０重量部未満であると、接着剤層２の硬化が不十分になり、耐熱性が不足する傾向がある。尚、当該含有量は、前記他のエポキシ樹脂と併用する場合は、他のエポキシ樹脂の含有量も合わせた総含有量を意味する。   The use ratio of the epoxy resin component containing a diacetal structure in the molecule is preferably 55 parts by weight or less, more preferably 40 to 50 parts by weight with respect to 100 parts by weight of the organic substance in the adhesive layer 2. If the content exceeds 55 parts by weight, the workability may decrease due to the deterioration of flexibility. In addition, when content is less than 40 weight part, hardening of the adhesive bond layer 2 becomes inadequate, and there exists a tendency for heat resistance to run short. In addition, the said content means the total content also combining the content of other epoxy resins, when using together with the said other epoxy resin.

また、接着剤層２に於けるエポキシ樹脂のエポキシ当量は１０００ｇ／ｅｑ以下であることが好ましく、５００ｇ／ｅｑ以下であることがより好ましい。エポキシ当量が１０００ｇ／ｅｑを超えると、架橋密度が小さくなることから硬化後の接着強度が大きくなり、封止工程後の剥離の際に糊残りが発生しやすくなる。   The epoxy equivalent of the epoxy resin in the adhesive layer 2 is preferably 1000 g / eq or less, and more preferably 500 g / eq or less. When the epoxy equivalent exceeds 1000 g / eq, the crosslink density is reduced, and thus the adhesive strength after curing is increased, and adhesive residue is liable to occur at the time of peeling after the sealing step.

また、接着剤層２に於いては、硬化成分であるエポキシ樹脂を硬化させるための硬化剤を添加することが好ましい。前記硬化剤としてはフェノール樹脂、各種イミダゾール系化合物及びその誘導体、ヒドラジド化合物、ジシアンジアミド、又はこれらをマイクロカプセル化したものが使用できる。特に、フェノール樹脂を硬化剤とした場合は、硬化促進剤としてトリフェニルフォスフィン等のリン系化合物等も使用できる。   Moreover, in the adhesive layer 2, it is preferable to add a curing agent for curing the epoxy resin as a curing component. As the curing agent, phenol resins, various imidazole compounds and derivatives thereof, hydrazide compounds, dicyandiamide, or those obtained by microencapsulating them can be used. In particular, when a phenol resin is used as a curing agent, a phosphorus compound such as triphenylphosphine can also be used as a curing accelerator.

この様な硬化剤の使用割合は、硬化剤としてフェノール樹脂を選択した場合、エポキシ樹脂とほぼ等しい当量となるようにエポキシ樹脂の添加量の一部をフェノール樹脂に置き換えることが出来る。その他の硬化剤及び硬化促進剤の使用割合は、有機物１００重量部に対し０．５〜５重量部、好ましくは０．５〜３重量部である。   When the phenol resin is selected as the curing agent, a part of the addition amount of the epoxy resin can be replaced with the phenol resin so that the use ratio of such a curing agent is substantially equal to the epoxy resin. The use ratio of the other curing agent and curing accelerator is 0.5 to 5 parts by weight, preferably 0.5 to 3 parts by weight with respect to 100 parts by weight of the organic matter.

また、接着剤層２の構成材料にはシリコーン成分が含有されないことが好ましい。これにより、はんだ付けの際に、シリコーン成分の表面汚染に起因した濡れ性の低下、ワイヤーボンディング工程の際のボンディングワイヤーの接合不良等の発生を抑制することができる。   Moreover, it is preferable that the constituent material of the adhesive layer 2 does not contain a silicone component. As a result, it is possible to suppress the occurrence of deterioration in wettability due to surface contamination of the silicone component, bonding failure of the bonding wire during the wire bonding process, and the like during soldering.

ここで、本発明の接着シートは、例えば、ワイヤーボンディング等が施される半導体装置の製造工程に於いては、１５０〜２００℃の高温下に置かれる。従って、接着剤層２及び基材層３に対しては、これに耐えうる耐熱性が要求される。   Here, the adhesive sheet of the present invention is placed at a high temperature of 150 to 200 ° C., for example, in a manufacturing process of a semiconductor device to which wire bonding or the like is performed. Therefore, the adhesive layer 2 and the base material layer 3 are required to have heat resistance that can withstand this.

更に、前記観点から、接着剤層２の硬化後２００℃に於ける引張貯蔵弾性率は０．５ＭＰａ以上であることが好ましく、１ＭＰａ以上であることがより好ましい。例えばワイヤーボンディング工程が行われ、接着シート１が高温条件下におかれた場合でも、接着剤層２が軟化・流動するのを抑制する。これにより、ワイヤーボンディング工程の条件に十分耐え得る耐熱性を発揮することができる。その結果、安定したワイヤーボンディングが可能になり、歩留りの低下を抑制させることができる。   Furthermore, from the above viewpoint, the tensile storage elastic modulus at 200 ° C. after curing of the adhesive layer 2 is preferably 0.5 MPa or more, and more preferably 1 MPa or more. For example, even when a wire bonding process is performed and the adhesive sheet 1 is placed under a high temperature condition, the adhesive layer 2 is prevented from softening and flowing. Thereby, the heat resistance which can fully endure the conditions of a wire bonding process can be exhibited. As a result, stable wire bonding is possible, and yield reduction can be suppressed.

また、本発明に於いて、熱硬化性の接着シートの２００℃での加熱によるシロキサン系の発生ガス量は１０００ｎｇ／ｇ以下、好ましくは５００ｎｇ／ｇ以下、更に好ましくは１００ｎｇ／ｇ以下であることが好ましい。１０００ｎｇ／ｇより多くなると、表面へのシリコーン汚染、アウターパッド側へのシリコーン成分の転写等でワイヤーボンド時及びハンダ付け時の金属接合不良を起こす可能性が大きい。   In the present invention, the amount of siloxane-based gas generated by heating the thermosetting adhesive sheet at 200 ° C. is 1000 ng / g or less, preferably 500 ng / g or less, more preferably 100 ng / g or less. Is preferred. When it exceeds 1000 ng / g, there is a high possibility of causing metal bonding failure at the time of wire bonding and soldering due to silicone contamination on the surface, transfer of the silicone component to the outer pad side, and the like.

前記接着剤層２の硬化後の引張伸度は、引張速度２００ｍｍ／分の条件下で、４〜１５％の範囲内であることが好ましく、４〜１０％の範囲内であることがより好ましく、５〜８％の範囲内であることが特に好ましい。硬化後の引張伸度が４％未満であると、接着剤層２が脆く凝集破壊を起こす場合がある。その一方、１５％を超えると、接着剤層２の柔軟性が大きくなり過ぎ、例えば、剥離の際に重剥離となって、凝集破壊や基材層３との界面破壊を起こし得る。これにより、糊残りが発生する場合がある。   The tensile elongation after curing of the adhesive layer 2 is preferably in the range of 4 to 15%, more preferably in the range of 4 to 10% under the condition of a tensile speed of 200 mm / min. Is particularly preferably within the range of 5 to 8%. If the tensile elongation after curing is less than 4%, the adhesive layer 2 may be brittle and cause cohesive failure. On the other hand, if it exceeds 15%, the flexibility of the adhesive layer 2 becomes too large. For example, the peeling may occur during heavy peeling, causing cohesive failure or interfacial failure with the base material layer 3. As a result, adhesive residue may occur.

また、導電体の一部が封止体の裏面側から一部表出した、いわゆるスタンドオフを有する半導体装置を製造する場合には、封止体の裏面に接着シート１を貼り合わせる際に、該導電体の表出部分を接着剤層に埋没させることが必要になる。かかる観点から、接着剤層２の厚さは１５μｍ以上であることが必要であり、更に好ましい範囲としては、２０〜５０μｍである。封止体の下面から表出する導電部の高さは、通常５〜１５μｍ程度である。この為、接着剤層２の厚さが１５μｍ未満であると、封止体の封止樹脂に対して隙間無く密着して貼り合わせることが困難になる場合がある。その結果、スタンドオフ部やその他の部分に於いて糊残りを発生する場合がある。   Further, when manufacturing a semiconductor device having a so-called standoff in which a part of the conductor is partially exposed from the back side of the sealing body, when the adhesive sheet 1 is bonded to the back surface of the sealing body, It is necessary to bury the exposed portion of the conductor in the adhesive layer. From this viewpoint, the thickness of the adhesive layer 2 needs to be 15 μm or more, and a more preferable range is 20 to 50 μm. The height of the conductive part exposed from the lower surface of the sealing body is usually about 5 to 15 μm. For this reason, when the thickness of the adhesive layer 2 is less than 15 μm, it may be difficult to adhere and adhere to the sealing resin of the sealing body without a gap. As a result, adhesive residue may occur in the stand-off part and other parts.

また、導電体の一部が封止体の裏面側から一部表出した、いわゆるスタンドオフを有する半導体装置を製造する場合には、封止体の裏面に接着シート１を貼り合わせる際に、該導電体の表出部分を接着剤層に埋没させることが必要になる。この為、製造工程温度（例えば、１１０〜１３０℃）での接着剤層２には一定程度の流動性を有していることが必要になる。かかる観点から、接着剤層２の１２０℃における粘度は１×１０３Ｐａ・ｓ以上であることが好ましい。但し、上限値としては１×１０５Ｐａ・ｓ以下であることが好ましい。尚、粘度の測定方法については後述する。 Further, when manufacturing a semiconductor device having a so-called standoff in which a part of the conductor is partially exposed from the back side of the sealing body, when the adhesive sheet 1 is bonded to the back surface of the sealing body, It is necessary to bury the exposed portion of the conductor in the adhesive layer. For this reason, it is necessary for the adhesive layer 2 at a manufacturing process temperature (for example, 110 to 130 ° C.) to have a certain degree of fluidity. From this viewpoint, the viscosity of the adhesive layer 2 at 120 ° C. is preferably 1 × 10 3 Pa · s or more. However, the upper limit is preferably 1 × 10 5 Pa · s or less. The viscosity measurement method will be described later.

また、接着剤層２には、接着シート１の諸特性を劣化させない範囲で、無機充填剤、有機充填剤、顔料、老化防止剤、シランカップリング剤、粘着付与剤などの公知の各種の添加剤を、必要により添加する事が出来る。特に、老化防止剤の添加は高温での劣化を防止する上で有効である。   Further, the adhesive layer 2 has various known additions such as an inorganic filler, an organic filler, a pigment, an anti-aging agent, a silane coupling agent, and a tackifier, as long as various properties of the adhesive sheet 1 are not deteriorated. An agent can be added if necessary. In particular, the addition of an anti-aging agent is effective in preventing deterioration at high temperatures.

本発明においては、このように調製される組成物を用いて、一般的な製造方法にて接着シート１とすることができる。すなわち溶剤へ溶解し基材フィルムへ塗布し加熱乾燥により接着シートを形成する方法、組成物を水系のディスパージョン溶液とし基材フィルムへ塗布し加熱乾燥により接着シートを形成する方法が挙げられる。ここで、溶剤としては特に限定はないが、メチルエチルケトン等のケトン系溶剤が溶解性が良好であり好適に用いられる。   In this invention, it can be set as the adhesive sheet 1 with a general manufacturing method using the composition prepared in this way. That is, a method of forming an adhesive sheet by dissolving in a solvent and applying to a base film and drying by heating, and a method of forming an adhesive sheet by applying the composition as a water-based dispersion solution to the base film and drying by heating are exemplified. Here, the solvent is not particularly limited, but a ketone solvent such as methyl ethyl ketone has good solubility and is preferably used.

基材層３としては、耐熱性基材が好ましく、例えばポリエステル、ポリアミド、ポリフェニレンスルフィド、ポリエーテルイミド、ポリイミド等のプラスチック基材及びその多孔質基材、グラシン紙、上質紙、和紙等の紙基材、セルロース、ポリアミド、ポリエステル、アラミド等の不織布基材、アルミ箔、ＳＵＳ箔、Ｎｉ箔等の金属フィルム基材等が含まれる。   The base material layer 3 is preferably a heat-resistant base material, for example, a plastic base material such as polyester, polyamide, polyphenylene sulfide, polyetherimide, or polyimide, and a paper base such as a porous base material, glassine paper, fine paper, or Japanese paper. Materials, nonwoven fabric base materials such as cellulose, polyamide, polyester, and aramid, and metal film base materials such as aluminum foil, SUS foil, and Ni foil are included.

基材層３の厚みとしては通常１０〜２００μｍ、好ましくは２５〜１００μｍである。１０μｍより薄くなるとハンドリング性が低下し、２００μｍより厚くなるとコストアップになる。本発明の半導体装置製造工程用接着シートは、このようにして製造される接着剤層を基材層３上に設けたものであり、シート状やテープ状などとして使用する。   As thickness of the base material layer 3, it is 10-200 micrometers normally, Preferably it is 25-100 micrometers. When the thickness is less than 10 μm, the handling property is lowered, and when the thickness is more than 200 μm, the cost increases. The adhesive sheet for manufacturing a semiconductor device according to the present invention is obtained by providing the adhesive layer thus manufactured on the base material layer 3, and is used as a sheet or tape.

また、基材層３についても、前述の通り、本発明の接着シートはその使用の際に高温下に置かれる為、これに耐えうる耐熱性が要求される。かかる観点から、基材層３の２００℃に於ける引張貯蔵弾性率は、１ＧＰａ以上、より好ましくは１０ＧＰａ以上、更に好ましくは２０〜１２０ＧＰａである。これにより、例えばワイヤーボンディング工程が行われ、接着シート１が高温条件下におかれた場合でも、接着剤層２が軟化・流動するのを抑制し、その条件に十分耐え得る耐熱性を発揮することができる。その結果、安定したワイヤーボンディングが可能になり、歩留りの低下を抑制させることができる。   As for the base material layer 3, as described above, the adhesive sheet of the present invention is placed at a high temperature during its use, and therefore heat resistance that can withstand this is required. From this viewpoint, the tensile storage elastic modulus at 200 ° C. of the base material layer 3 is 1 GPa or more, more preferably 10 GPa or more, and further preferably 20 to 120 GPa. Thereby, for example, even when a wire bonding step is performed and the adhesive sheet 1 is placed under a high temperature condition, the adhesive layer 2 is suppressed from softening and flowing, and exhibits heat resistance that can sufficiently withstand the condition. be able to. As a result, stable wire bonding is possible, and yield reduction can be suppressed.

本実施の形態の接着シート１は、一般的な製造方法により製造することができる。即ち、接着剤層２の構成材料を所定の溶剤に溶解させて塗布液を調製し、この塗布液を基材層３上に塗布した後、その塗布層を所定条件下で加熱・乾燥する。これにより本実施の形態の接着シート１を形成することができる。ここで、溶剤としては特に限定されないが、接着剤層２の構成材料の溶解性が良好な点を考慮すると、メチルエチルケトン等のケトン系溶剤が好適に用いられる。また、前記構成材料を水系のディスパージョン溶液とし、これを基材層３上に塗布して加熱乾燥する工程を繰り返すことにより、接着剤層２を積層して、接着シート１を形成する方法も挙げられる。   The adhesive sheet 1 of this Embodiment can be manufactured with a general manufacturing method. That is, the constituent material of the adhesive layer 2 is dissolved in a predetermined solvent to prepare a coating solution, and this coating solution is applied onto the base material layer 3, and then the coating layer is heated and dried under predetermined conditions. Thereby, the adhesive sheet 1 of this Embodiment can be formed. Here, the solvent is not particularly limited, but a ketone solvent such as methyl ethyl ketone is preferably used in view of good solubility of the constituent material of the adhesive layer 2. Also, a method of forming the adhesive sheet 1 by laminating the adhesive layer 2 by repeating the steps of applying the constituent material as an aqueous dispersion solution, applying the solution onto the base material layer 3 and heating and drying it. Can be mentioned.

また接着シート１には、必要に応じて静電防止機能を設けることができる。静電防止機能を付与する方法としては、接着剤層２、基材層３中に帯電防止剤、導電性フィラーを混合する方法が挙げられる。また基材層３と接着剤層２との界面１２や、基材層３の裏面１３に帯電防止剤を塗布する方法が挙げられる。当該静電防止機能により、接着シート１を半導体装置から分離する時に発生する静電気を抑制することができる。帯電防止剤としては、上記静電防止機能を有するものであれば特に制限はない。具体例としては、例えば、アクリル系両性、アクリル系カチオン、無水マレイン酸−スチレン系アニオン等の界面活性剤等が使用できる。   The adhesive sheet 1 can be provided with an antistatic function as required. Examples of a method for imparting an antistatic function include a method of mixing an antistatic agent and a conductive filler in the adhesive layer 2 and the base material layer 3. Moreover, the method of apply | coating an antistatic agent to the interface 12 of the base material layer 3 and the adhesive bond layer 2, and the back surface 13 of the base material layer 3 is mentioned. With the antistatic function, static electricity generated when the adhesive sheet 1 is separated from the semiconductor device can be suppressed. The antistatic agent is not particularly limited as long as it has the above-described antistatic function. Specific examples include surfactants such as acrylic amphoteric, acrylic cation, maleic anhydride-styrene anion, and the like.

帯電防止層用の材料としては、具体的には、ボンディップＰＡ、ボンディップＰＸ、ボンディップＰ（コニシ（株）製）などがあげられる。また、前記導電性フィラーとしては、慣用のものを使用でき、例えば、Ｎｉ、Ｆｅ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｂ、Ｍｏ、Ｃｕ、Ａｇ、Ｐｔ、Ａｕなどの金属、これらの合金または酸化物、カーボンブラックなどのカーボンなどが例示できる。これらは単独で又は２種以上を組み合わせて使用できる。導電性フィラーは、粉体状、繊維状の何れであってもよい。   Specific examples of the material for the antistatic layer include Bondip PA, Bondip PX, Bondip P (manufactured by Konishi Co., Ltd.), and the like. Further, as the conductive filler, conventional ones can be used, for example, metals such as Ni, Fe, Cr, Co, Al, Sb, Mo, Cu, Ag, Pt, Au, alloys or oxides thereof, Examples thereof include carbon such as carbon black. These can be used alone or in combination of two or more. The conductive filler may be powdery or fibrous.

この様に、本実施の形態に係る接着シート１は、耐熱性に優れ、封止樹脂及び金属との離型性も良好であり、尚且つ接着シート１中にシリコーン成分を含有しない為、シリコーン成分による被着体への表面汚染、該汚染によるはんだ付けの際の濡れ性不良、ワイヤーボンディング工程時の接合不良等を抑制することができる。また、本実施の形態の接着シート１は、少なくとも半導体素子及び導電部が封止樹脂により封止された封止体に於いて、その下面側に前記導電部の一部が張出部分として表出したリードレス構造の半導体装置の製造に、特に好適に使用することができる。具体的には、以下のような製造工程に使用できる。   As described above, the adhesive sheet 1 according to the present embodiment is excellent in heat resistance, has a good releasability from the sealing resin and the metal, and does not contain a silicone component in the adhesive sheet 1. It is possible to suppress surface contamination of the adherend due to components, poor wettability during soldering due to the contamination, poor bonding during the wire bonding process, and the like. Further, the adhesive sheet 1 of the present embodiment is a sealed body in which at least a semiconductor element and a conductive part are sealed with a sealing resin, and a part of the conductive part is displayed as an overhanging part on the lower surface side. The present invention can be particularly suitably used for manufacturing a semiconductor device having a leadless structure. Specifically, it can be used in the following manufacturing process.

かかる半導体装置の製造方法としては、例えば、リードフレームを用いた半導体装置の製造方法（Ｉ）が挙げられる。リードフレームを用いた半導体装置の製造方法（Ｉ）では、前記半導体装置製造用接着シートの接着剤層に、平行に配列した導体部を有するリードフレームが積層され、かつ当該導体部と半導体素子を結線した状態で、封止樹脂による封止を少なくとも行う。かかる半導体装置の製造方法（Ｉ）に於いて、前記リードフレームは、半導体装置製造用接着シートの接着剤層に予め積層したリードフレーム積層物として用いることができる。   An example of such a semiconductor device manufacturing method is a semiconductor device manufacturing method (I) using a lead frame. In the manufacturing method (I) of a semiconductor device using a lead frame, a lead frame having conductor portions arranged in parallel is laminated on the adhesive layer of the adhesive sheet for manufacturing a semiconductor device, and the conductor portion and the semiconductor element are stacked. In the connected state, at least sealing with a sealing resin is performed. In the semiconductor device manufacturing method (I), the lead frame can be used as a lead frame laminate that is previously laminated on an adhesive layer of an adhesive sheet for manufacturing a semiconductor device.

半導体装置の製造方法（Ｉ）の一例（Ｉａ）を、図２、図３を参照しながら説明する。図２はリードフレームの例を示すものであって、図２（ａ）は全体を示す斜視図であり、図２（ｂ）はその１ユニット分を示す平面図である。リードフレーム４は、半導体チップ（半導体素子）５を配置して接続を行うための開口４ａを有しており、その開口４ａには複数の端子部（導体部）４ｂを配列している。リードフレーム４は、少なくとも端子部４ｂが導体であればよく、全体が導体となっていてもよい。   An example (Ia) of the semiconductor device manufacturing method (I) will be described with reference to FIGS. FIG. 2 shows an example of a lead frame, FIG. 2 (a) is a perspective view showing the whole, and FIG. 2 (b) is a plan view showing one unit thereof. The lead frame 4 has an opening 4a for placing and connecting a semiconductor chip (semiconductor element) 5, and a plurality of terminal portions (conductor portions) 4b are arranged in the opening 4a. The lead frame 4 only needs to have at least the terminal portion 4b as a conductor, and may be a conductor as a whole.

半導体チップ５は端子部４ｂにワイヤーボンディング等によって電気的に接続されるが、リードフレーム積層物とした状態で半導体チップ５を接続してもよく、また積層物とする前に接続を行ってもよい。従って、リードフレーム積層物は、予め半導体チップ５を接続してあるものも包含される。   The semiconductor chip 5 is electrically connected to the terminal portion 4b by wire bonding or the like. However, the semiconductor chip 5 may be connected in the state of a lead frame laminate, or may be connected before the laminate is made. Good. Therefore, the lead frame laminate includes those in which the semiconductor chip 5 is connected in advance.

端子部４ｂの形状や配列は特に制限されず、長方形に限らず、パターン化した形状や円形部を有する形状等でもよい。また開口４ａの全周に配列されたものに限らず、開口４ａの全面や対向する２辺に配列したもの等でもよい。   The shape and arrangement of the terminal portion 4b are not particularly limited, and are not limited to a rectangle, but may be a patterned shape or a shape having a circular portion. Moreover, it is not limited to those arranged on the entire circumference of the opening 4a, but may be arranged on the entire surface of the opening 4a or on two opposing sides.

半導体装置の製造方法（Ｉａ）は、開口に配列した端子部が銅製であるリードフレームを使用して、その端子部に半導体素子を接続した状態で樹脂封止を行う成型工程（図３参照）を行う。   The semiconductor device manufacturing method (Ia) uses a lead frame in which the terminal portions arranged in the openings are made of copper, and performs a resin sealing in a state where the semiconductor elements are connected to the terminal portions (see FIG. 3). I do.

例えば、接着シート１を、半導体チップ５の電極と端子部４ｂとの間をボンディングワイヤー６でボンディングしたリードフレーム４に貼着して積層物を得る。この積層物を使用して、図３（ａ）〜３（ｃ）に示すように、半導体チップ５が下金型７のキャビティ１０内に位置するように配置し、上金型８で型閉し、トランスファー成型によりキャビティ１０内に封止樹脂９を注入・硬化させ、次いで型開する。必要に応じて、接着シート１を貼着した状態で加熱装置内でＰＭＣ（ポストモールドキュア）工程を行う。その後、接着シート１を剥離除去する。その後には、更に端子部４ｂにはんだをメッキするメッキ工程を行うことができる。その後又はそれまでの適当な時期に、端子部４ｂを残してリードフレーム４をトリミングによりカットする。   For example, the adhesive sheet 1 is adhered to the lead frame 4 bonded between the electrode of the semiconductor chip 5 and the terminal portion 4b with the bonding wire 6 to obtain a laminate. Using this laminate, as shown in FIGS. 3 (a) to 3 (c), the semiconductor chip 5 is arranged so as to be positioned in the cavity 10 of the lower mold 7, and the mold is closed by the upper mold 8. Then, the sealing resin 9 is injected and cured in the cavity 10 by transfer molding, and then the mold is opened. If necessary, a PMC (post mold cure) process is performed in the heating device with the adhesive sheet 1 adhered. Thereafter, the adhesive sheet 1 is peeled and removed. Thereafter, it is possible to further perform a plating step of plating the terminal portion 4b with solder. Thereafter or at an appropriate time until then, the lead frame 4 is cut by trimming while leaving the terminal portion 4b.

また、半導体装置の製造方法（Ｉ）の一例（Ｉｂ）を、図４〜図６を参照しながら説明する。図４は、本発明の半導体装置の製造方法（Ｉｂ）の一例の工程図であり、リードフレームに予め接着シートを貼り合わせたリードフレーム積層物を用いて、半導体チップの搭載・結線と封止樹脂による封止とを少なくとも行うものである。図４（ａ）〜４（ｅ）に示すように、半導体チップ１５の搭載工程と、ボンディングワイヤー６による結線工程と、封止樹脂９による封止工程と、封止された構造物２１を切断する切断工程とを含むＱＦＮの一括封止による製造方法の例を示す。   Further, an example (Ib) of the semiconductor device manufacturing method (I) will be described with reference to FIGS. FIG. 4 is a process diagram of an example of a semiconductor device manufacturing method (Ib) according to the present invention, in which a semiconductor chip is mounted, connected, and sealed using a lead frame laminate in which an adhesive sheet is previously bonded to the lead frame. At least sealing with resin is performed. As shown in FIGS. 4A to 4E, the semiconductor chip 15 mounting process, the bonding process using the bonding wires 6, the sealing process using the sealing resin 9, and the sealed structure 21 are cut. The example of the manufacturing method by collective sealing of QFN including the cutting process to perform is shown.

搭載工程は、図４（ａ）〜４（ｂ）に示すように、アウターパッド側（図の下側）に接着シート１を貼り合わせた金属製のリードフレーム１４のダイパッド１４ｃ上に半導体チップ１５をボンディングする工程である。   As shown in FIGS. 4A to 4B, the mounting process includes a semiconductor chip 15 on a die pad 14c of a metal lead frame 14 in which the adhesive sheet 1 is bonded to the outer pad side (lower side of the figure). Is a step of bonding.

リードフレーム１４とは、例えば銅等の金属を素材としてＱＦＮの端子パターンが刻まれたものであり、その電気接点部分には、銀、ニッケル、パラジウム、金等の素材で被覆（めっき）されている場合もある。   The lead frame 14 is formed by engraving a terminal pattern of QFN using a metal such as copper, for example, and the electrical contact portion is coated (plated) with a material such as silver, nickel, palladium, or gold. There may be.

リードフレーム１４は、後の切断工程にて切り分けやすいよう、個々のＱＦＮの配置パターンが整然と並べられているものが好ましい。例えば図５に示すように、リードフレーム１４上に縦横のマトリックス状に配列された形状等は、マトリックスＱＦＮあるいはＭＡＰ−ＱＦＮ等と呼ばれ、もっとも好ましいリードフレーム形状のひとつである。   The lead frame 14 preferably has an arrangement pattern of individual QFNs arranged in an orderly manner so that it can be easily separated in a subsequent cutting step. For example, as shown in FIG. 5, a shape or the like arranged in a vertical and horizontal matrix on the lead frame 14 is called a matrix QFN or MAP-QFN, and is one of the most preferable lead frame shapes.

図５（ａ）及び５（ｂ）に示すように、リードフレーム１４のパッケージパターン領域２０には、隣接した複数の開口１４ａに端子部１４ｂを複数配列した、ＱＦＮの基板デザインが整然と配列されている。一般的なＱＦＮの場合、各々の基板デザイン（図５（ａ）の格子で区分された領域）は、開口１４ａの周囲に配列された、アウターリード面を下側に有する端子部１４ｂと、開口１４ａの中央に配置されるダイパッド１４ｃと、ダイパッド１４ｃを開口１４ａの４角に支持させるダイバー１４ｄとで構成される。   As shown in FIGS. 5A and 5B, in the package pattern region 20 of the lead frame 14, a QFN substrate design in which a plurality of terminal portions 14b are arranged in a plurality of adjacent openings 14a is arranged in an orderly manner. Yes. In the case of a general QFN, each board design (region divided by the lattice in FIG. 5A) is arranged around the opening 14a, the terminal portion 14b having the outer lead surface on the lower side, and the opening The die pad 14c is arranged at the center of the opening 14a, and the diver 14d supports the die pad 14c at the four corners of the opening 14a.

接着シート１は、開口１４ａと端子部１４ｂとを含むパッケージパターン領域２０より外側に少なくとも貼着され、樹脂封止される樹脂封止領域の外側の全周を含む領域に貼着するのが好ましい。リードフレーム１４は、通常、樹脂封止時の位置決めを行うための、ガイドピン用孔１７を端辺近傍に有しており、それを塞がない領域に貼着するのが好ましい。また、樹脂封止領域はリードフレーム１４の長手方向に複数配置されるため、それらの複数領域を渡るように連続して接着シート１を貼着するのが好ましい。   The adhesive sheet 1 is preferably attached at least to the outside of the package pattern region 20 including the opening 14a and the terminal portion 14b, and attached to a region including the entire circumference outside the resin sealing region to be resin-sealed. . The lead frame 14 usually has a guide pin hole 17 for positioning at the time of resin sealing in the vicinity of the end side, and it is preferable that the lead frame 14 is adhered to an area where it is not blocked. Further, since a plurality of resin sealing regions are arranged in the longitudinal direction of the lead frame 14, it is preferable to continuously adhere the adhesive sheet 1 across the plurality of regions.

前記のようなリードフレーム１４上に、半導体チップ１５、即ち半導体集積回路部分であるシリコンウエハ・チップが搭載される。リードフレーム１４上にはこの半導体チップ１５を固定するためダイパッド１４ｃと呼ばれる固定エリアが設けられており、このダイパッド１４ｃヘのボンディング（固定）の方法は導電性ペースト１６を使用したり、接着テープ、接着剤等各種の方法が用いられる。導電性ペーストや熱硬化性の接着剤等を用いてダイボンドする場合、一般的に１５０〜２００℃程度の温度で３０分〜９０分程度加熱キュアする。   On the lead frame 14 as described above, a semiconductor chip 15, that is, a silicon wafer chip as a semiconductor integrated circuit portion is mounted. A fixing area called a die pad 14c is provided on the lead frame 14 to fix the semiconductor chip 15. A bonding (fixing) method to the die pad 14c uses a conductive paste 16, an adhesive tape, Various methods such as an adhesive are used. When die bonding is performed using a conductive paste, a thermosetting adhesive, or the like, generally heat curing is performed at a temperature of about 150 to 200 ° C. for about 30 to 90 minutes.

結線工程は、図４（ｃ）に示すように、リードフレーム１４の端子部１４ｂ（インナーリード）の先端と半導体チップ１５上の電極パッド１５ａとをボンディングワイヤー６で電気的に接続する工程である。ボンディングワイヤー６としては、例えば金線あるいはアルミ線等が用いられる。一般的には１６０〜２３０℃に加熱された状態で、超音波による振動エネルギーと印加加圧による圧着エネルギーの併用により結線される。その際、リードフレーム１４に貼着した接着シート１面を真空吸引することで、ヒートブロックに確実に固定することができる。   As shown in FIG. 4C, the connection process is a process of electrically connecting the tip of the terminal portion 14 b (inner lead) of the lead frame 14 and the electrode pad 15 a on the semiconductor chip 15 with the bonding wire 6. . For example, a gold wire or an aluminum wire is used as the bonding wire 6. In general, in a state heated to 160 to 230 ° C., the wire is connected by a combination of vibration energy by ultrasonic waves and pressure energy by applying pressure. At that time, the adhesive sheet 1 surface adhered to the lead frame 14 can be securely fixed to the heat block by vacuum suction.

封止工程は、図４（ｄ）に示すように、封止樹脂９により半導体チップ側を片面封止する工程である。封止工程は、リードフレーム１４に搭載された半導体チップ１５やボンディングワイヤー６を保護するために行われ、とくにエポキシ系の樹脂をはじめとした封止樹脂９を用いて金型中で成型されるのが代表的である。その際、図６に示すように、複数のキャビティ１８ｃを有する上金型１８ａと下金型１８ｂからなる金型１８を用いて、複数の封止樹脂９にて同時に封止工程が行われるのが一般的である。具体的には、例えば樹脂封止時の加熱温度は１７０〜１８０℃であり、この温度で数分間キュアされた後、更に、ポストモールドキュアが数時間行われる。尚、接着シート１はポストモールドキュアの前に剥離するのが好ましい。   As shown in FIG. 4D, the sealing step is a step of sealing one side of the semiconductor chip side with a sealing resin 9. The sealing process is performed to protect the semiconductor chip 15 and the bonding wire 6 mounted on the lead frame 14, and is molded in a mold using a sealing resin 9 including an epoxy resin in particular. Is typical. At that time, as shown in FIG. 6, a sealing process is simultaneously performed with a plurality of sealing resins 9 using a mold 18 composed of an upper mold 18a having a plurality of cavities 18c and a lower mold 18b. Is common. Specifically, for example, the heating temperature at the time of resin sealing is 170 to 180 ° C. After curing at this temperature for several minutes, post mold curing is further performed for several hours. The adhesive sheet 1 is preferably peeled before post mold curing.

切断工程は、図４（ｅ）に示すように、封止された構造物２１を個別の半導体装置２１ａに切断する工程である。一般的にはダイサー等の回転切断刃を用いて封止樹脂９の切断部９ａをカットする切断工程が挙げられる。   The cutting step is a step of cutting the sealed structure 21 into individual semiconductor devices 21a as shown in FIG. Generally, there is a cutting step of cutting the cutting portion 9a of the sealing resin 9 using a rotary cutting blade such as a dicer.

接着シート１とリードフレーム１４との貼り合わせは、ニップ圧で両者を貼着させるニップロール等を備える各種ラミネータ等を用いることができる。   For laminating the adhesive sheet 1 and the lead frame 14, various laminators equipped with a nip roll or the like for adhering them with a nip pressure can be used.

尚、前述の実施形態では、ＱＦＮの一括封止による製造方法の例を示したが、製造方法（Ｉｂ）は、ＱＦＮを個別に封止する方法であってもよい。その場合、個々の半導体チップが各々のキャビティ内に配置されて、封止樹脂による封止工程が行われる。また前述の実施形態では、半導体チップの搭載・結線を、ダイパッド上へのボンディングと、ワイヤーボンディングとにより行う例を示したが、パッケージの種類に応じて搭載工程や結線工程を変えることができ、搭載と結線を同時に行うものでもよい。   In the above-described embodiment, the example of the manufacturing method by batch sealing of QFN is shown. However, the manufacturing method (Ib) may be a method of sealing QFN individually. In that case, individual semiconductor chips are arranged in the respective cavities, and a sealing step using a sealing resin is performed. In the above-described embodiment, an example in which mounting and connection of a semiconductor chip is performed by bonding onto a die pad and wire bonding has been described, but the mounting process and the connection process can be changed according to the type of package, It is possible to perform mounting and wiring at the same time.

以上は、リードフレームを用いた半導体装置の製造方法（Ｉ）について説明したが、本発明の半導体装置製造用接着シートは、本発明の半導体装置製造用接着シートは、薄型化が可能な、リードレス構造の半導体装置の製造方法（II）、（III）に適用できる。   The semiconductor device manufacturing method (I) using the lead frame has been described above. However, the adhesive sheet for manufacturing a semiconductor device of the present invention is a lead that can be thinned. The present invention can be applied to the manufacturing methods (II) and (III) of a semiconductor device having a less structure.

半導体装置の製造方法（II）は、半導体装置製造用接着シートの接着剤層に、部分的に複数の導電部を形成する工程（１）、電極が形成されている少なくとも１つの半導体素子を、当該半導体素子の電極が形成されていない側が前記接着剤層側となるように、当該半導体素子を前記導電部の所定位置に固着する工程（２ａ）、前記半導体素子を固着していない導電部と前記半導体素子の電極とをワイヤーにより電気的に接続する工程（３）、前記半導体素子等を封止樹脂で封止して、前記接着シート上に半導体装置を形成する工程（４）、次いで、半導体装置から接着シートを分離する工程（５）、を有する。   The semiconductor device manufacturing method (II) includes a step (1) of partially forming a plurality of conductive portions on an adhesive layer of an adhesive sheet for manufacturing a semiconductor device, and at least one semiconductor element on which an electrode is formed, A step (2a) of fixing the semiconductor element to a predetermined position of the conductive part such that the side on which the electrode of the semiconductor element is not formed is the adhesive layer side; and a conductive part to which the semiconductor element is not fixed Electrically connecting the electrodes of the semiconductor element with a wire (3), sealing the semiconductor element or the like with a sealing resin, and forming a semiconductor device on the adhesive sheet (4); And (5) separating the adhesive sheet from the semiconductor device.

かかる半導体装置の製造方法（II）は、例えば、特開平９−２５２０１４号公報に記載されている。製造方法（II）により得られた半導体装置の一例を図７に示す。当該半導体装置の製造方法（II）は、まず、接着シート１（より詳細には、接着剤層２）に金属箔を貼り付け、所定部分に金属箔を残すように当該金属箔のエッチングを行う（工程（１））。これにより、半導体チップ１５と同等の大きさを有するダイパッド部２４ａや、端子部２４ｂを形成する。次いで、ダイパッド部２４ａの上に接着剤２６を用いて半導体チップ１５を固着する（工程（２ａ））。更に、ボンディングワイヤー６によって半導体チップ１５と端子部２４ｂとの電気的接合を行う（工程（３））。次いで、金型を用い封止樹脂９でトランスファーモールドを行い（工程（４））、最後に成形された封止樹脂を接着シート１から分離する（工程（５））ことによって半導体素子をパッケージとして完成する。   Such a semiconductor device manufacturing method (II) is described, for example, in JP-A-9-252014. An example of the semiconductor device obtained by the manufacturing method (II) is shown in FIG. In the manufacturing method (II) of the semiconductor device, first, a metal foil is attached to the adhesive sheet 1 (more specifically, the adhesive layer 2), and the metal foil is etched so as to leave the metal foil in a predetermined portion. (Step (1)). Thereby, the die pad portion 24a and the terminal portion 24b having the same size as the semiconductor chip 15 are formed. Next, the semiconductor chip 15 is fixed on the die pad portion 24a using the adhesive 26 (step (2a)). Further, the semiconductor chip 15 and the terminal portion 24b are electrically joined by the bonding wire 6 (step (3)). Next, transfer molding is performed with a sealing resin 9 using a mold (step (4)), and finally the sealing resin formed is separated from the adhesive sheet 1 (step (5)), thereby forming a semiconductor element as a package. Complete.

他のリードレス構造の半導体装置の製造方法（III）は、半導体装置製造用接着シートの接着剤層に、部分的に複数の導電部を形成する工程（１）、電極が形成されている少なくとも１つの半導体素子を、当該半導体素子の電極が形成されていない側が前記接着剤層側となるように、当該半導体素子を前記接着剤層上に固着する工程（２ｂ）、前記複数の導電部と前記半導体素子の電極とをワイヤーにより電気的に接続する工程（３）、前記半導体素子等を封止樹脂で封止して、前記接着シート上に半導体装置を形成する工程（４）、次いで、半導体装置から接着シートを分離する工程（５）、を有する。かかる半導体装置の製造方法（III）は、特願２００２−２１７６８０号に記載されている。   In another method (III) for manufacturing a semiconductor device having a leadless structure, a step (1) of partially forming a plurality of conductive portions on an adhesive layer of an adhesive sheet for manufacturing a semiconductor device, at least an electrode is formed A step (2b) of fixing one semiconductor element on the adhesive layer such that the side on which the electrode of the semiconductor element is not formed is the adhesive layer side, the plurality of conductive portions; Electrically connecting the electrodes of the semiconductor element with a wire (3), sealing the semiconductor element or the like with a sealing resin, and forming a semiconductor device on the adhesive sheet (4); And (5) separating the adhesive sheet from the semiconductor device. This semiconductor device manufacturing method (III) is described in Japanese Patent Application No. 2002-217680.

以下、本発明の半導体装置の製造方法（III）について、その実施の形態を、図面を参照しながら具体的に説明する。まず、製造方法（III）により得られる半導体装置の構造について説明する。図８（ａ）及び８（ｂ）に、その半導体装置の断面図を示す。   Embodiments of the semiconductor device manufacturing method (III) of the present invention will be specifically described below with reference to the drawings. First, the structure of the semiconductor device obtained by the manufacturing method (III) will be described. 8A and 8B are cross-sectional views of the semiconductor device.

半導体チップ１５は、導電部３４とを電気的に接続するために、ボンディングワイヤー６で結線されている。半導体チップ１５には上側に電極が形成されている（図示せず） 。半導体チップ１５及びボンディングワイヤー６等は外部環境から保護するため封止樹脂９で封止されている。また、半導体チップ１５、導電部３４の下面は封止樹脂９で成形された樹脂表面に露出する構成となっており、半導体チップ１５の電極が形成されていない側と導電部３４のボンディングワイヤー６に接続していない側が同一面上に形成されている。この様に本発明の半導体装置では、ダイパッドや半導体素子固着用の接着剤層を有しない構造になっている。   The semiconductor chip 15 is connected by a bonding wire 6 in order to electrically connect the conductive portion 34. An electrode is formed on the upper side of the semiconductor chip 15 (not shown). The semiconductor chip 15 and the bonding wire 6 are sealed with a sealing resin 9 to protect them from the external environment. Further, the lower surfaces of the semiconductor chip 15 and the conductive portion 34 are exposed on the surface of the resin molded with the sealing resin 9, and the bonding wire 6 of the conductive portion 34 and the side where the electrodes of the semiconductor chip 15 are not formed. The side which is not connected to is formed on the same surface. Thus, the semiconductor device of the present invention has a structure that does not have a die pad or an adhesive layer for fixing a semiconductor element.

尚、図８（ａ）と８（ｂ）との相違点の詳細は後述するが、図８（ａ）に於いては導電部３４の側面３４ａが露出する構造であるのに対し、図８（ｂ）に於いては導電部３４の側面３４ａは封止樹脂９に埋設されている点が異なる。   Although details of the difference between FIGS. 8A and 8B will be described later, in FIG. 8A, the side surface 34a of the conductive portion 34 is exposed, whereas FIG. In (b), the side surface 34 a of the conductive portion 34 is different in that it is embedded in the sealing resin 9.

従来の半導体装置では、ダイパッドの厚みが概略１００〜２００μｍ、半導体素子の固着用接着剤層の厚みは概略１０〜５０μｍである。そのため、半導体素子の厚さ及び半導体素子の上に覆われる封止樹脂の厚みが同じ場合には、本発明の半導体装置によれば、厚み１１０〜２５０μｍの薄層化が可能となる。半導体装置の構造例として、製造方法（II）により得られる半導体装置（図７）の様に半導体装置を回路基板に実装する電極が半導体装置の下側にある型の半導体装置に於いては、その厚みＴ１は概略３００〜７００μｍであり、本発明による薄層化効果の影響は非常に大きい。   In the conventional semiconductor device, the die pad has a thickness of approximately 100 to 200 μm, and the semiconductor element fixing adhesive layer has a thickness of approximately 10 to 50 μm. Therefore, when the thickness of the semiconductor element and the thickness of the sealing resin covered on the semiconductor element are the same, according to the semiconductor device of the present invention, the thickness can be reduced to 110 to 250 μm. As an example of the structure of a semiconductor device, in a semiconductor device of a type in which an electrode for mounting a semiconductor device on a circuit board is on the lower side of the semiconductor device, such as a semiconductor device (FIG. 7) obtained by the manufacturing method (II), The thickness T1 is approximately 300 to 700 μm, and the influence of the thinning effect according to the present invention is very large.

次いで、本発明の半導体装置の製造方法の各工程（１）〜（５）の概略の一例を、図９に示す。   Next, FIG. 9 shows an example of an outline of each step (1) to (5) of the method for manufacturing a semiconductor device of the present invention.

まず、基材層３及び接着剤層２を有する接着シート１の当該接着剤層２上に部分的に複数の導電部３４を形成する工程（１）について説明する。前記導電部３４を形成する工程（１）は特に制限されず、各種方法を採用できる。例えば、図９（ａ）に示すように、接着シート１の接着剤層２に金属箔を貼り付け金属層４１を形成する。次いで、図９（ｂ）に示すように、一般的に用いられているフォトリソグラフを用いたパターンエッチング法により導電部３４を形成するがことができる。金属層４１は、特に制限されず、通常、半導体業界で用いられているものを使用でき、例えば、銅箔、銅−ニッケル合金箔、Ｆｅ−ニッケル合金箔、Ｆｅ−ニッケル−コバルト合金箔等を用いることができる。尚、金属層４１と接着剤層２とが接する面４２は、半導体装置を基板等へ実装する時の実装形態に適した表面処理を必要に応じて施しておくことができる。   First, the process (1) which forms the some electroconductive part 34 partially on the said adhesive bond layer 2 of the adhesive sheet 1 which has the base material layer 3 and the adhesive bond layer 2 is demonstrated. The step (1) for forming the conductive portion 34 is not particularly limited, and various methods can be adopted. For example, as shown in FIG. 9 (a), a metal layer 41 is formed by attaching a metal foil to the adhesive layer 2 of the adhesive sheet 1. Next, as shown in FIG. 9B, the conductive portion 34 can be formed by a pattern etching method using a photolithography that is generally used. The metal layer 41 is not particularly limited, and those usually used in the semiconductor industry can be used. For example, copper foil, copper-nickel alloy foil, Fe-nickel alloy foil, Fe-nickel-cobalt alloy foil, etc. Can be used. It should be noted that the surface 42 where the metal layer 41 and the adhesive layer 2 are in contact with each other can be subjected to a surface treatment suitable for a mounting form when the semiconductor device is mounted on a substrate or the like, if necessary.

前記導電部４０を形成した時点の導電部４０の配置平面図を模式的に示したのが図１０である。半導体チップ１５の電極数に対応した導電部４０が複数個形成されているが、複数個の導電部４０は電解メッキ用のメッキリード４７で電気的に導通させることができる。図１０で破線で示す線ａ−ｂ部分の断面図が図９（ｂ）である。   FIG. 10 schematically shows an arrangement plan view of the conductive portion 40 when the conductive portion 40 is formed. Although a plurality of conductive portions 40 corresponding to the number of electrodes of the semiconductor chip 15 are formed, the plurality of conductive portions 40 can be electrically connected by a plating lead 47 for electrolytic plating. FIG. 9B is a cross-sectional view taken along a line ab indicated by a broken line in FIG.

次いで、電極が形成されている少なくとも１つの半導体チップ１５を、当該半導体チップ１５の電極が形成されていない側が前記接着剤層２側となるように、当該半導体チップ１５を前記接着剤層２上に固着する工程（２ｂ）を施す。更に、前記複数の導電部４０と前記半導体チップ１５の電極とをボンディングワイヤー６により電気的に接続する工程（３）を施す。これら工程（２ｂ）、（３）が図９（ｅ）に示されている。   Next, the semiconductor chip 15 is placed on the adhesive layer 2 so that the side on which the electrode of the semiconductor chip 15 is not formed is the adhesive layer 2 side. A step (2b) of fixing to the substrate is performed. Furthermore, a step (3) of electrically connecting the plurality of conductive portions 40 and the electrodes of the semiconductor chip 15 by the bonding wires 6 is performed. These steps (2b) and (3) are shown in FIG. 9 (e).

尚、工程（２ｂ）の前には、前記したメッキリード４７を利用し、導電部４０の表面４４にワイヤーボンディングに最適な電解メッキを施すことができる。一般的にはＮｉメッキを施し、その上に金メッキが施されるが、これらに制限されるものではない。   In addition, before the step (2b), the above-described plating lead 47 can be used to perform electroplating optimal for wire bonding on the surface 44 of the conductive portion 40. In general, Ni plating is applied, and gold plating is applied thereon, but is not limited thereto.

次いで、前記半導体チップ１５等を封止樹脂９で封止して、前記接着シート１の接着剤層２上に半導体装置を形成する工程（４）を施す。封止樹脂９による封止は、通常のトランスファーモールド法により、金型を用いて行うことができる。この工程（４）が図９（ｆ）に示されている。尚、トランスファーモールド後には、必要に応じてモールド樹脂の後硬化加熱を行うことができる。後硬化加熱は、後述する、接着シート１を分離する工程（５）の前であってもよく、後であってもよい。   Next, a step (4) of forming the semiconductor device on the adhesive layer 2 of the adhesive sheet 1 by sealing the semiconductor chip 15 and the like with the sealing resin 9 is performed. Sealing with the sealing resin 9 can be performed using a mold by a normal transfer molding method. This step (4) is shown in FIG. In addition, after the transfer molding, post-curing heating of the mold resin can be performed as necessary. The post-curing heating may be performed before or after the step (5) for separating the adhesive sheet 1 described later.

次いで、半導体装置から接着シート１を分離する工程（５）を施す。これにより、半導体装置を得る。この工程（５）が図９（ｇ）に示されている。尚、前記メッキリード４７を利用した場合には、メッキリード部分を切断し、半導体装置を得る（図９（ｈ））。この様にして得られた半導体装置が図８（ａ）である。尚、メッキリード４７の切断は、接着シート１を分離する前に行ってもよいし、接着シート１を分離した後に行ってもよい。   Next, a step (5) of separating the adhesive sheet 1 from the semiconductor device is performed. Thereby, a semiconductor device is obtained. This step (5) is shown in FIG. 9 (g). When the plated lead 47 is used, the plated lead portion is cut to obtain a semiconductor device (FIG. 9 (h)). The semiconductor device obtained in this way is shown in FIG. The plating lead 47 may be cut before separating the adhesive sheet 1 or after separating the adhesive sheet 1.

本発明の半導体装置の製造は、図９（ａ）、９（ｂ）、９（ｅ）〜９（ｈ）の順に行うことができるが、図９（ｃ）のように、工程（２ｂ）の以前に於いては、半導体チップ１５を固着する領域の接着剤層２に保護層４５を形成しておくのが好ましい。前記保護層４５の付設により、半導体チップ１５と接着剤層２との間に異物が付着するのを防止できる利点がある。   The semiconductor device of the present invention can be manufactured in the order of FIGS. 9A, 9B, 9E to 9H, but as shown in FIG. Before the above, it is preferable to form a protective layer 45 on the adhesive layer 2 in the region where the semiconductor chip 15 is fixed. The provision of the protective layer 45 has an advantage that foreign matter can be prevented from adhering between the semiconductor chip 15 and the adhesive layer 2.

前記保護層４５の形成は、例えば、金属層４１のパターンエッチングにより、導電部４０と共に形成することができる。前記図９に於ける、前記工程（１）に係わる図９（ｂ）では、金属層４１のパターンエッチングの工程で、半導体チップ１５を固着する領域の金属箔もエッチングで除去したが、図９（ｃ）のように、金属層４１のパターンエッチング工程に於いて、半導体チップ１５を固着する領域の保護層４５はエッチングで除去することなく残しておくことで、該領域の保護が可能になる。その後、工程（２ｂ）に際しては保護層４５を剥離する（ｄ）。保護層４５の剥離手段は特に制限されず各種手段を採用できる。その後は前記同様に図９（ｅ）乃至９（ｆ）により半導体装置を得ることができる。   The protective layer 45 can be formed together with the conductive portion 40 by pattern etching of the metal layer 41, for example. In FIG. 9B related to the step (1) in FIG. 9, the metal foil in the region where the semiconductor chip 15 is fixed is also removed by etching in the pattern etching step of the metal layer 41. As shown in (c), in the pattern etching process of the metal layer 41, the protective layer 45 in the region to which the semiconductor chip 15 is fixed is left without being removed by etching, so that the region can be protected. . Thereafter, in the step (2b), the protective layer 45 is peeled off (d). The peeling means for the protective layer 45 is not particularly limited, and various means can be adopted. After that, the semiconductor device can be obtained as shown in FIGS. 9E to 9F.

尚、導電部４０の表面４４を電解メッキする際、半導体チップ１５を固着する領域を保護している保護層４５は電解メッキが可能なようにメッキリードを電気的に導通していてもよく、またメッキリードとは導通していなくてもよい。電解メッキ工程で電位が付与されていない場合には、メッキ液に保護層４５の成分が溶出する可能性もあるので、メッキすることが好ましい。   Note that when the surface 44 of the conductive portion 40 is electrolytically plated, the protective layer 45 that protects the region to which the semiconductor chip 15 is fixed may be electrically connected to the plating lead so that electrolytic plating is possible. Moreover, it does not need to be electrically connected to the plating lead. When no potential is applied in the electrolytic plating process, it is preferable to perform plating because the components of the protective layer 45 may be eluted in the plating solution.

また、工程（２ｂ）の以前に於いて、前記保護層４５を形成する方法としては、前記エッチング法の他に、図９（ｂ）の後に、接着剤層２に保護皮膜を印刷する方法等を採用することもできる。しかし、当該方法では工程数が増えることから、保護層４５の形成は、前記金属層４１のエッチングを利用するのが好ましい。   Further, as a method of forming the protective layer 45 before the step (2b), in addition to the etching method, a method of printing a protective film on the adhesive layer 2 after FIG. Can also be adopted. However, since the number of steps is increased in the method, it is preferable to use the etching of the metal layer 41 to form the protective layer 45.

図９、図１０の説明では、導電部４０の表面４４をメッキ処理する方法として電解メッキ法を用いた場合を説明したが、メッキ処理は電解メッキに限らず、無電解メッキ法も採用できる。無電解メッキ法では前述したメッキリード４７は不要であり、導電部４０は電気的に個々に独立して存在する。そのため工程（４）のモールド樹脂形成後には、メッキリードを切断することが不要になる。この様にして得られた半導体装置が図８（ｂ）である。尚、無電解メッキ法は、一般的にメッキ皮膜を形成したくない部分については、別途メッキが付着しないように保護しておく必要が有り、工程が増加するため電解メッキ法が好ましい。   In the description of FIGS. 9 and 10, the case where the electrolytic plating method is used as the method for plating the surface 44 of the conductive portion 40 has been described. However, the plating treatment is not limited to electrolytic plating, and an electroless plating method can also be employed. In the electroless plating method, the above-described plating lead 47 is unnecessary, and the conductive portions 40 exist electrically and independently. Therefore, it is not necessary to cut the plating lead after forming the mold resin in the step (4). The semiconductor device obtained in this way is shown in FIG. In the electroless plating method, it is generally necessary to protect a portion where a plating film is not desired to be formed so that the plating does not adhere, and the electrolytic plating method is preferable because the number of steps increases.

前記図９に示す半導体装置の製造方法では、接着シート１の接着剤層２上に部分的に複数の導電部を形成する工程（１）として、接着剤層２上に金属箔を貼り付ける方法を示したが、接着剤層２への金属層４１の形成方法は、メッキ法を採用することもできる。例えば、接着剤層２の全面に無電解メッキで金属を薄くメッキし（一般的には無電解メッキ厚さは０．０５〜３μｍ程度）、その後、金属層の必要厚さ分を電解メッキで形成することにより、金属層４１を形成できる。その他に、接着剤層２上に、蒸着法やスパッタ法で薄く金属層を形成し（通常は０．０５〜３μｍ程度の厚さ）、その後、金属層の必要厚さ分を電解メッキで形成する方法で金属層４１を形成することもできる。   In the method of manufacturing the semiconductor device shown in FIG. 9, a method of attaching a metal foil on the adhesive layer 2 as the step (1) of partially forming a plurality of conductive portions on the adhesive layer 2 of the adhesive sheet 1. However, the method for forming the metal layer 41 on the adhesive layer 2 may be a plating method. For example, a metal is thinly plated on the entire surface of the adhesive layer 2 by electroless plating (generally, the electroless plating thickness is about 0.05 to 3 μm), and then the necessary thickness of the metal layer is electrolytically plated. By forming, the metal layer 41 can be formed. In addition, a thin metal layer is formed on the adhesive layer 2 by vapor deposition or sputtering (usually about 0.05 to 3 μm in thickness), and then the required thickness of the metal layer is formed by electrolytic plating. The metal layer 41 can also be formed by the method.

また、接着シート１の接着剤層２に感光性レジスト層を形成し、通常のフォトリソグラフ工法を用い、必要な形状及び数の導電部形状の露光マスクを用い、露光・現像を経て必要な形状及び数の導電部形状をレジスト層に形成することができる。この時、各導電部４０は電解メッキが可能なように、メッキリードで電気的に接続可能なように露光マスクを形成しておく。その後、無電解メッキにより薄くメッキする（一般的には無電解メッキ厚さは０．０５〜３μｍ程度）。無電解メッキ後、レジスト層を剥離し、前記のメッキリードを用いて、必要な厚みまで電解メッキを施し、導電部４０を形成できる。   In addition, a photosensitive resist layer is formed on the adhesive layer 2 of the adhesive sheet 1, and a necessary shape is obtained through exposure / development using an exposure mask having a necessary shape and the number of conductive portions using a normal photolithographic method. And several conductive part shapes can be formed in the resist layer. At this time, an exposure mask is formed so that each conductive part 40 can be electrically connected by a plating lead so that electroplating is possible. Thereafter, it is thinly plated by electroless plating (generally, the electroless plating thickness is about 0.05 to 3 μm). After the electroless plating, the resist layer is peeled off, and the conductive portion 40 can be formed by performing electrolytic plating to the required thickness using the plating lead.

また、接着シート１の接着剤層２に、蒸着法やスパッタ法で薄く金属層４１を形成し（通常は０．０５〜３μｍ程度の厚さ）、当該金属層４１の上に感光性レジスト層を形成し、通常のフォトリソグラフ工法を用い、必要な形状及び数の導電部形状の露光マスクを用い、露光・現像を経て必要な形状及び数の導電部形状をレジスト層に形成することができる。この時、各導電部４０は電解メッキが可能なように、メッキリードで電気的に接続されている。その後、メッキリードを用い、必要な厚みまで電解メッキを施しレジスト層を剥離し、ソフトエッチングにより蒸着法やスパッタ法で形成された薄い金属層４１を除去して導電部を得る方法を採用することもできる。この方法では蒸着法やスパッタ法で極薄い金属層４１を得る方法の代わりに、例えば三井金属鉱業（株）製の商品名（ＭｉｃｒｏＴｈｉｎ）等のような薄い銅箔（三井金属鉱業（株）製，銅箔では厚さ３μｍ）を接着シート１の接着剤層２に貼り付けて代用することもできる。   Further, a thin metal layer 41 is formed on the adhesive layer 2 of the adhesive sheet 1 by vapor deposition or sputtering (usually about 0.05 to 3 μm), and a photosensitive resist layer is formed on the metal layer 41. Using a normal photolithographic method, an exposure mask having the required shape and the number of conductive portions can be formed on the resist layer by exposure and development. . At this time, each conductive portion 40 is electrically connected by a plating lead so that electrolytic plating is possible. Then, using a plating lead, electrolytic plating is performed to the required thickness, the resist layer is peeled off, and the thin metal layer 41 formed by vapor deposition or sputtering is removed by soft etching to obtain a conductive part. You can also. In this method, instead of a method of obtaining the ultrathin metal layer 41 by vapor deposition or sputtering, a thin copper foil such as a trade name (MicroThin) manufactured by Mitsui Metal Mining Co., Ltd. (manufactured by Mitsui Metal Mining Co., Ltd.) is used. In the case of copper foil, a thickness of 3 μm) can be applied to the adhesive layer 2 of the adhesive sheet 1 for substitution.

また、接着シート１の接着剤層２上に部分的に複数の導電部を形成する工程（１）として、プレス加工法により導電部４０を形成する方法を、図１１に示す。図１１（ａ）、１１（ｂ）、１１（ｄ）、１１（ｇ）は、接着剤層２上に、工程（２ｂ）以前に保護層を形成していない場合の例であり、図１１（ａ）、１１（ｃ）、１１（ｅ）、１１（ｆ）、１１（ｈ）は、接着剤層２上に、工程（２ｂ）以前に保護層を形成した場合の例である。   Moreover, the method of forming the electroconductive part 40 by the press work method as a process (1) which forms a some electroconductive part partially on the adhesive bond layer 2 of the adhesive sheet 1 is shown in FIG. 11 (a), 11 (b), 11 (d), and 11 (g) are examples when the protective layer is not formed on the adhesive layer 2 before the step (2b). (A), 11 (c), 11 (e), 11 (f), and 11 (h) are examples in which a protective layer is formed on the adhesive layer 2 before the step (2b).

まず図１１（ａ）では、工程フィルム７０に金属箔を貼り付け、金属層４１を形成する。次いで、図１１（ｂ）、１１（ｃ）で金属層４１を所定のパターンにプレス加工する。その後、図１１（ｄ）、１１（ｅ）で接着シート１の接着剤層２にパターニング後の金属層４１側を貼り付ける。その後、工程フィルム７０を剥離し、導電部４０を形成する（図１１（ｇ）、１１（ｈ））。尚、図１１（ｆ）に示される金属箔４５は、工程（２ｂ）以前に於いて、導体素子の固着領域を保護するための保護層である。   First, in FIG. 11A, a metal foil is attached to the process film 70 to form the metal layer 41. Next, the metal layer 41 is pressed into a predetermined pattern in FIGS. 11 (b) and 11 (c). Thereafter, the patterned metal layer 41 side is attached to the adhesive layer 2 of the adhesive sheet 1 in FIGS. 11 (d) and 11 (e). Thereafter, the process film 70 is peeled off to form the conductive portion 40 (FIGS. 11 (g) and 11 (h)). Note that the metal foil 45 shown in FIG. 11F is a protective layer for protecting the fixed area of the conductor element before the step (2b).

工程フィルム７０としては、プレス加工後、導電部４０や金属箔４５を接着シート１へ転写するため、弱接着性を有する接着シート又は加熱、電子線、紫外線等により接着性が低下する接着シートが好ましい。特に、微細加工等を行う場合は、接着面積が小さくなるため、加工時は強接着性を有し、転写時は弱接着性であることが好ましい。この様な接着シートとしては、加熱発泡剥離テープ〔日東電工（株）製：商品名リバアルファ（登録商標）〕、紫外線硬化型接着シート〔日東電工（株）製：エレップホルダー（登録商標）〕等が挙げられる。   As the process film 70, there is an adhesive sheet having weak adhesiveness or an adhesive sheet whose adhesiveness is lowered by heating, electron beam, ultraviolet ray, or the like in order to transfer the conductive portion 40 or the metal foil 45 to the adhesive sheet 1 after press working. preferable. In particular, when fine processing or the like is performed, since the bonding area is small, it is preferable to have strong adhesiveness during processing and weak adhesiveness during transfer. As such an adhesive sheet, a heat-foaming release tape [manufactured by Nitto Denko Corporation: trade name Riva Alpha (registered trademark)], an ultraviolet curable adhesive sheet [manufactured by Nitto Denko Corporation: ELEP Holder (registered trademark)] ] Etc. are mentioned.

上述した本発明の半導体装置の製造方法は、理解容易のために半導体装置１個の場合を例にあげて説明したが、本発明の半導体装置の製造方法は、半導体素子を複数個単位で製造するのが実用的である。図１２に例を示す。図１２（ａ）は接着シート１の平面図を模式的に示す。接着シート１の上面には１つの半導体素子を固着する領域とその周囲に形成された導電部を一つのブロック８０として表し、そのブロック８０が支持体面上に升目状に多数形成されている。一方、図１２（ｂ）は前記の一つのブロック８０の拡大図である。半導体素子を固着する領域８１の周囲に導電部４０が必要な数だけ形成されている。   The semiconductor device manufacturing method of the present invention described above has been described by taking the case of one semiconductor device as an example for easy understanding. However, the semiconductor device manufacturing method of the present invention manufactures a plurality of semiconductor elements. It is practical to do. An example is shown in FIG. FIG. 12A schematically shows a plan view of the adhesive sheet 1. On the upper surface of the adhesive sheet 1, a region where one semiconductor element is fixed and a conductive portion formed around the region are represented as one block 80, and a large number of blocks 80 are formed in a grid shape on the support surface. On the other hand, FIG. 12B is an enlarged view of the one block 80. A necessary number of conductive portions 40 are formed around the region 81 to which the semiconductor element is fixed.

図１２（ａ）に於いて、例えば、接着シートの幅（Ｗ１）が５００ｍｍ幅であり、この例では通常のフォトリソグラフ工程と金属箔エッチング装置により連続的にロール状に巻かれた複数個のブロック８０が得られる。この様にして得られた幅５００ｍｍの接着シート１を、次の半導体素子の固着工程（２ｂ）、ワイヤーボンディング工程（３）、トランスファーモールド法等による樹脂封止工程（４）に必要なブロック数になるように適時切断して使用される。この様に複数個の半導体素子をトランスファーモールド法で樹脂封止する場合には、樹脂モールド後、所定の寸法に切断し半導体装置を得る。   In FIG. 12A, for example, the width (W1) of the adhesive sheet is 500 mm, and in this example, a plurality of rolls continuously wound in a roll shape by a normal photolithography process and a metal foil etching apparatus are used. Block 80 is obtained. The adhesive sheet 1 having a width of 500 mm obtained in this manner is used for the following semiconductor element fixing step (2b), wire bonding step (3), number of blocks necessary for the resin sealing step (4) by the transfer molding method, etc. It is used by cutting in a timely manner. When a plurality of semiconductor elements are resin-sealed by transfer molding as described above, a semiconductor device is obtained by cutting into a predetermined dimension after resin molding.

図１３は、導体の少なくとも一部を接着フィルムに埋没させて導体を形成する、いわゆるスタンドオフを有する半導体装置の製造例を示す工程図である。   FIG. 13 is a process diagram illustrating an example of manufacturing a semiconductor device having a so-called standoff in which a conductor is formed by burying at least a part of a conductor in an adhesive film.

図１３（ａ）に示す工程は、熱硬化性の接着剤層２と耐熱性の基材層３からなる本実施の形態の接着シート１上に、導体４８の少なくとも一部を接着シート１の接着剤層２中に埋没させて導体４８を形成する工程である。   In the step shown in FIG. 13A, at least a part of the conductor 48 is formed on the adhesive sheet 1 on the adhesive sheet 1 of the present embodiment including the thermosetting adhesive layer 2 and the heat-resistant base material layer 3. In this step, the conductor 48 is formed by being buried in the adhesive layer 2.

前記工程に於いて用いられる導体としては、例えば、開口部を設け縦横マトリックス状に導電部が配置されたリードフレームを用いることができる。リードフレームとは、銅、銅を含む合金等の金属を素材として、ＣＳＰの端子パターンが刻まれたものであり、その電気接点部分は、銀、ニッケル、パラジウム、金等の素材により被覆（めっき）されている場合もある。リードフレームの厚みは、通常、５〜３００μｍ程度が好ましい。   As a conductor used in the above process, for example, a lead frame in which openings are provided and conductive portions are arranged in a vertical and horizontal matrix can be used. A lead frame is made of copper, a metal such as an alloy containing copper, and engraved with a CSP terminal pattern. The electrical contact portion is covered with a material such as silver, nickel, palladium, or gold (plating). ) May have been. The thickness of the lead frame is usually preferably about 5 to 300 μm.

リードフレームは、後の切断工程にて切り分けやすいよう、個々のＱＦＮの配置パターンが整然と並べられているものが好ましい。例えば、リードフレーム上に導電部が縦横のマトリックス状に配列された形状等の、マトリックスＱＦＮあるいはＭＡＰ−ＱＦＮ等と呼ばれている形状は、本発明に於いて好ましいリードフレームの形状の一つである。   The lead frame preferably has an arrangement pattern of individual QFNs arranged in an orderly manner so that the lead frame can be easily separated in a later cutting step. For example, a shape called a matrix QFN or MAP-QFN or the like, such as a shape in which conductive portions are arranged in a matrix of vertical and horizontal directions on a lead frame, is one of the preferred lead frame shapes in the present invention. is there.

一般的なＱＦＮの場合、リードフレーム上の各々の基板デザインは、例えば、開口部の周囲に配列された端子部と、開口部の中央に配置されるダイパッドと、ダイパッドを開口部の４角に支持させるダイバーとで構成されている。   In the case of a general QFN, each board design on the lead frame is, for example, a terminal portion arranged around the opening, a die pad arranged at the center of the opening, and a die pad at the four corners of the opening. It consists of a diver to be supported.

接着シート１に埋没させる導体４８の厚みは、スタンドオフを有する半導体装置の実装信頼性を高める観点から、導体４８全体の厚みの５〜３０％程度が好ましい。   The thickness of the conductor 48 embedded in the adhesive sheet 1 is preferably about 5 to 30% of the thickness of the entire conductor 48 from the viewpoint of improving the mounting reliability of the semiconductor device having a standoff.

接着フィルムにその一部を埋没させて形成した導体は、熱硬化接着材層を加熱硬化することにより、固定することができる。   A conductor formed by burying a part of it in an adhesive film can be fixed by heat-curing the thermosetting adhesive layer.

図１３（ｂ）に示す工程は、導体４８上に半導体チップ５を搭載する工程である。半導体チップ１５の搭載は、例えば、半導体チップ１５の電極が形成されていない面を、導体４８のダイパッド面に、接着剤２６等を用いて固着させて、行うことができる。   The process shown in FIG. 13B is a process for mounting the semiconductor chip 5 on the conductor 48. The semiconductor chip 15 can be mounted, for example, by fixing the surface of the semiconductor chip 15 on which no electrode is formed to the die pad surface of the conductor 48 using the adhesive 26 or the like.

図１３（ｃ）に示す工程は、半導体チップ１５と導体４８とを結線する工程である。これは、導体４８の導電部と半導体チップ１５の電極とをボンディングワイヤー６等により、電気的に接続する工程である。   The step shown in FIG. 13C is a step of connecting the semiconductor chip 15 and the conductor 48. This is a step of electrically connecting the conductive portion of the conductor 48 and the electrode of the semiconductor chip 15 by the bonding wire 6 or the like.

図１３（ｄ）に示す工程は、封止樹脂９により半導体チップ１５を封止する工程である。半導体チップ１５を封止樹脂９による封止する方法は、特に限定されないが、例えば、通常のトランスファー成型法により、金型を用いて行うことができる。尚、トランスファー成型後、必要に応じてモールド樹脂の後硬化加熱を行ってもよい。後硬化加熱は、後述の図１３（ｅ）に示す工程の前であっても、後であってもよい。   The step shown in FIG. 13D is a step of sealing the semiconductor chip 15 with the sealing resin 9. The method for sealing the semiconductor chip 15 with the sealing resin 9 is not particularly limited, but for example, it can be performed by a normal transfer molding method using a mold. Note that after the transfer molding, post-curing heating of the mold resin may be performed as necessary. The post-curing heating may be before or after the step shown in FIG.

図１３（ｅ）に示す工程は、接着シート１を除去する工程である。接着シート１を除去する方法は、特に限定されないが、ピーリング等の方法により行うことができる。   The step shown in FIG. 13E is a step of removing the adhesive sheet 1. Although the method of removing the adhesive sheet 1 is not particularly limited, it can be performed by a method such as peeling.

以上の工程を経て得られる半導体装置の一例を図１４に示す。かかる半導体装置は、導体４８の一部が封止樹脂９から突出した、いわゆるスタンドオフを有する半導体装置である。   An example of a semiconductor device obtained through the above steps is shown in FIG. Such a semiconductor device is a semiconductor device having a so-called standoff in which a part of the conductor 48 protrudes from the sealing resin 9.

以下に、この発明の好適な実施例を例示的に詳しく説明する。但し、この実施例に記載されている材料や配合量等は、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではなく、単なる説明例に過ぎない。尚、各例中、部は特記がない限りいずれも重量基準である。   Hereinafter, preferred embodiments of the present invention will be described in detail by way of example. However, the materials, blending amounts, and the like described in the examples are not intended to limit the scope of the present invention only to them, but are merely illustrative examples, unless otherwise specified. In each example, all parts are based on weight unless otherwise specified.

（実施例１）
アクリロニトリルブタジエンゴム（日本ゼオン（株）製、商品名；Ｎｉｐｏｌ １０７２Ｊ）２３．５部、多官能型エポキシ樹脂（日本化薬（株）製、商品名；ＥＰＰＮ５０１ＨＹ；エポキシ当量１７０ｇ／ｅｑ）２７部、ジアセタール構造を分子内に有するエポキシ樹脂（大日本インキ化学工業（株）製、ＥＰＩＣＲＯＮ ＥＸＡ−４８５０−１５０、エポキシ当量４５０ｇ／ｅｑ）２７部、フェノール樹脂（明和化成（株）製、商品名；ＭＥＨ７５００；ＯＨ当量９７ｇ／ｅｑ）２２部、トリフェニルフォスフィン（北興化成（株）製、商品名；ＴＰＰ）０．５部を配合し、濃度３５重量％となるようにＭＥＫ溶媒に溶解し、接着剤溶液を作製した。 Example 1
Acrylonitrile butadiene rubber (manufactured by Nippon Zeon Co., Ltd., trade name: Nipol 1072J) 23.5 parts, multifunctional epoxy resin (manufactured by Nippon Kayaku Co., Ltd., trade name: EPPN501HY; epoxy equivalent 170 g / eq) 27 parts, Epoxy resin having a diacetal structure in the molecule (manufactured by Dainippon Ink and Chemicals, EPICRON EXA-4850-150, epoxy equivalent 450 g / eq) 27 parts, phenol resin (Maywa Kasei Co., Ltd., trade name: MEH7500) ; OH equivalent 97g / eq) 22 parts, triphenylphosphine (made by Hokuko Kasei Co., Ltd., trade name; TPP) 0.5 part, blended in MEK solvent to a concentration of 35% by weight and bonded An agent solution was prepared.

次に、この接着剤溶液を、基材として厚さが３５μｍの銅箔上に塗布した後、１２０℃で３分間乾燥させることにより、厚さ２５μｍの接着剤層を有する接着シートを作製した。   Next, this adhesive solution was applied as a base material on a copper foil having a thickness of 35 μm, and then dried at 120 ° C. for 3 minutes, thereby producing an adhesive sheet having an adhesive layer having a thickness of 25 μm.

（実施例２）
アクリロニトリルブタジエンゴム（日本ゼオン（株）製、商品名；Ｎｉｐｏｌ １０７２Ｊ）２３．５部、多官能型エポキシ樹脂（日本化薬（株）製、ＥＰＰＮ５０１ＨＹ；エポキシ当量１７０ｇ／ｅｑ）２７部、ジアセタール構造を分子内に有するエポキシ樹脂（大日本インキ化学工業（株）製、ＥＰＩＣＲＯＮ ＥＸＡ−４８５０−１０００、エポキシ当量３５０ｇ／ｅｑ）２７部、フェノール樹脂（明和化成（株）製、商品名；ＭＥＨ７５００；ＯＨ当量９７ｇ／ｅｑ）２３部、トリフェニルフォスフィン（北興化成（株）製、商品名；ＴＰＰ）０．５部を配合し、濃度３５重量％となるようにＭＥＫ溶媒に溶解し、接着剤溶液を作製した。 (Example 2)
Acrylonitrile butadiene rubber (manufactured by Nippon Zeon Co., Ltd., trade name; Nipol 1072J) 23.5 parts, polyfunctional epoxy resin (manufactured by Nippon Kayaku Co., Ltd., EPPN501HY; epoxy equivalent 170 g / eq) 27 parts, diacetal structure Epoxy resin in the molecule (Dainippon Ink Chemical Co., Ltd., EPICRON EXA-4850-1000, epoxy equivalent 350 g / eq) 27 parts, phenol resin (Maywa Kasei Co., Ltd., trade name; MEH7500; OH equivalent) 97 g / eq) 23 parts, triphenylphosphine (Hokukosei Co., Ltd., trade name: TPP) 0.5 part was blended and dissolved in MEK solvent to a concentration of 35% by weight. Produced.

次に、この接着剤溶液を用いて、前記実施例１と同様にして、厚さ３５μｍの銅箔上に厚さ２５μｍの接着剤層を形成し、本実施例に係る接着シートを作製した。   Next, using this adhesive solution, an adhesive layer having a thickness of 25 μm was formed on a copper foil having a thickness of 35 μm in the same manner as in Example 1 to produce an adhesive sheet according to this example.

（実施例３）
アクリロニトリルブタジエンゴム（日本ゼオン（株）製、商品名；Ｎｉｐｏｌ １０７２Ｊ）２３．５部、ビスフェノールＡ型エポキシ樹脂（ジャパンエポキシレジン（株）製、商品名；ＹＬ９８０；エポキシ当量１８０ｇ／ｅｑ）２７部、ジアセタール構造を分子内に有するエポキシ樹脂（大日本インキ化学工業（株）製、ＥＰＩＣＲＯＮ ＥＸＡ−４８５０−１０００、エポキシ当量３５０ｇ／ｅｑ）２７部、フェノール樹脂（明和化成（株）製、商品名；ＭＥＨ７５００；ＯＨ当量９７ｇ／ｅｑ）２２部、トリフェニルフォスフィン（北興化成（株）製、商品名；ＴＰＰ）０．５部を配合し、濃度３５重量％となるようにＭＥＫ溶媒に溶解し、接着剤溶液を作製した。 (Example 3)
Acrylonitrile butadiene rubber (manufactured by Nippon Zeon Co., Ltd., trade name: Nipol 1072J) 23.5 parts, bisphenol A type epoxy resin (manufactured by Japan Epoxy Resin Co., Ltd., trade name: YL980; epoxy equivalent 180 g / eq) 27 parts, Epoxy resin having a diacetal structure in the molecule (manufactured by Dainippon Ink and Chemicals, EPICRON EXA-4850-1000, epoxy equivalent 350 g / eq) 27 parts, phenol resin (Maywa Kasei Co., Ltd., trade name: MEH7500) ; OH equivalent 97g / eq) 22 parts, triphenylphosphine (made by Hokuko Kasei Co., Ltd., trade name; TPP) 0.5 part, blended in MEK solvent to a concentration of 35% by weight and bonded An agent solution was prepared.

次に、この接着剤溶液を用いて、前記実施例１と同様にして、厚さ３５μｍの銅箔上に厚さ２５μｍの接着剤層を形成し、本実施例に係る接着シートを作製した。   Next, using this adhesive solution, an adhesive layer having a thickness of 25 μm was formed on a copper foil having a thickness of 35 μm in the same manner as in Example 1 to produce an adhesive sheet according to this example.

（比較例１）
アクリロニトリルブタジエンゴム（日本ゼオン（株）製、商品名；Ｎｉｐｏｌ １０７２Ｊ）２３．５部、多官能型エポキシ樹脂（日本化薬（株）製、商品名；ＥＰＰＮ５０１ＨＹ；エポキシ当量１７０ｇ／ｅｑ）３８部、ビスフェノールＡ型エポキシ樹脂（ジャパンエポキシレジン（株）製、商品名；ＹＬ９８０；エポキシ当量１８０ｇ／ｅｑ）１０部、フェノール樹脂（明和化成（株）製、商品名；ＭＥＨ７５００；ＯＨ当量９７ｇ／ｅｑ）２７部、トリフェニルフォスフィン（北興化成（株）製、商品名；ＴＰＰ）０．５部を配合し、濃度３５重量％となるようにＭＥＫ溶媒に溶解し、接着剤溶液を作製した。 (Comparative Example 1)
Acrylonitrile butadiene rubber (manufactured by Nippon Zeon Co., Ltd., trade name: Nipol 1072J) 23.5 parts, polyfunctional epoxy resin (manufactured by Nippon Kayaku Co., Ltd., trade name: EPPN501HY; epoxy equivalent 170 g / eq) 38 parts, Bisphenol A type epoxy resin (Japan Epoxy Resin Co., Ltd., trade name; YL980; epoxy equivalent 180 g / eq) 10 parts, phenol resin (Maywa Kasei Co., Ltd., trade name; MEH7500; OH equivalent 97 g / eq) 27 Part, 0.5 parts of triphenylphosphine (manufactured by Kitakosei Chemical Co., Ltd., trade name: TPP) was mixed and dissolved in a MEK solvent to a concentration of 35% by weight to prepare an adhesive solution.

次に、この接着剤溶液を、基材として厚さが３５μｍの銅箔上に塗布した後、１２０℃で３分間乾燥させることにより、厚さ２５μｍの接着剤層を有する接着シートを作製した。   Next, this adhesive solution was applied as a base material on a copper foil having a thickness of 35 μm, and then dried at 120 ° C. for 3 minutes, thereby producing an adhesive sheet having an adhesive layer having a thickness of 25 μm.

（比較例２）
アクリロニトリルブタジエンゴム（日本ゼオン（株）製、商品名；Ｎｉｐｏｌ ＤＮ１２０１Ｌ）２３．５部、ビスフェノールＡ型エポキシ樹脂（ジャパンエポキシレジン（株）製、商品名；ＹＬ９８０；エポキシ当量１８０ｇ／ｅｑ）２７．５部、ジアセタール構造を分子内に有するエポキシ樹脂（大日本インキ化学工業（株）製、ＥＰＩＣＲＯＮ ＥＸＡ−４８５０−１５０、エポキシ当量４５０ｇ／ｅｑ）２７．５部、フェノール樹脂（明和化成（株）製、商品名；ＭＥＨ７５００；ＯＨ当量９７ｇ／ｅｑ）２１部、トリフェニルフォスフィン（北興化成（株）製、商品名；ＴＰＰ）０．５部を配合し、濃度３５重量％となるようにＭＥＫ溶媒に溶解し、接着剤溶液を作製した。 (Comparative Example 2)
Acrylonitrile butadiene rubber (manufactured by Nippon Zeon Co., Ltd., trade name; Nipol DN1201L) 23.5 parts, bisphenol A type epoxy resin (manufactured by Japan Epoxy Resin Co., Ltd., trade name; YL980; epoxy equivalent 180 g / eq) 27.5 Part, epoxy resin having a diacetal structure in the molecule (Dainippon Ink Chemical Co., Ltd., EPICRON EXA-4850-150, epoxy equivalent 450 g / eq), 27.5 parts, phenol resin (Maywa Kasei Co., Ltd., Trade name: MEH7500; OH equivalent 97 g / eq) 21 parts, triphenylphosphine (manufactured by Hokukosei Co., Ltd., trade name: TPP) 0.5 part is blended in the MEK solvent to a concentration of 35% by weight. Dissolve to make an adhesive solution.

次に、この接着剤溶液を、基材として厚さが３５μｍの銅箔上に塗布した後、１２０℃で３分間乾燥させることにより、厚さ２５μｍの接着剤層を有する接着シートを作製した。   Next, this adhesive solution was applied as a base material on a copper foil having a thickness of 35 μm, and then dried at 120 ° C. for 3 minutes, thereby producing an adhesive sheet having an adhesive layer having a thickness of 25 μm.

（結果）
前記の実施例１、２及び比較例１、２の接着シートについて、以下の方法により、引張貯蔵弾性率、引張伸度、投錨力、剥離力、糊残り性の各評価を行った。これらの結果は表１に示される通りであった。 (result)
The adhesive sheets of Examples 1 and 2 and Comparative Examples 1 and 2 were evaluated for tensile storage modulus, tensile elongation, anchoring force, peeling force, and adhesive residue by the following methods. These results were as shown in Table 1.

［引張貯蔵弾性率］
離型処理を施した剥離ライナ上に、各実施例又は各比較例で使用した接着剤組成物の溶液を塗布して乾燥し、厚さ１００μｍの接着剤層を形成した。この接着剤層を１５０℃で１ｈｒオーブン中に放置した後、粘弾性測定装置（レオメトリックス社製：形式：ＲＳＡ−ＩＩ）を用いて、各接着剤層の硬化後に於ける２００℃での引張貯蔵弾性率を測定した。より詳細にはサンプルサイズを長さ３０．０×幅５．０×厚さ０．１ｍｍとし、測定試料をフィルム引っ張り測定用治具にセットし、５０℃〜２５０℃の温度域で周波数１．０Ｈｚ、歪み０．０２５％、昇温速度１０℃／分の条件下で測定した。 [Tensile storage modulus]
On the release liner subjected to the mold release treatment, the adhesive composition solution used in each example or each comparative example was applied and dried to form an adhesive layer having a thickness of 100 μm. After this adhesive layer was left in an oven at 150 ° C. for 1 hr, tensile at 200 ° C. after curing of each adhesive layer was performed using a viscoelasticity measuring device (Rheometrics: model: RSA-II). The storage modulus was measured. More specifically, the sample size is set to length 30.0 × width 5.0 × thickness 0.1 mm, the measurement specimen is set in a film tensile measurement jig, and the frequency is set in the temperature range of 50 ° C. to 250 ° C. The measurement was performed under the conditions of 0 Hz, a strain of 0.025%, and a heating rate of 10 ° C./min.

［引張伸度］
離型処理を施した剥離ライナ上に、各実施例又は各比較例で使用した接着剤組成物の溶液を塗布して乾燥し、厚さ１００μｍの接着剤層を形成した。この接着剤層を１５０℃で１ｈｒオーブン中に放置した後、万能引張試験機を用いて、大気圧下、２５℃での各接着剤層の引張伸度を測定した。より詳細にはサンプルサイズを長さ１５０ｍｍ×幅１０ｍｍ×厚さ２０μｍとし、破断時の変位量より引張伸度（単位：％）を測定した。 [Tensile elongation]
On the release liner subjected to the mold release treatment, the adhesive composition solution used in each example or each comparative example was applied and dried to form an adhesive layer having a thickness of 100 μm. After this adhesive layer was left in an oven at 150 ° C. for 1 hr, the tensile elongation of each adhesive layer at 25 ° C. was measured under atmospheric pressure using a universal tensile tester. More specifically, the sample size was 150 mm long × 10 mm wide × 20 μm thick, and the tensile elongation (unit:%) was measured from the amount of displacement at break.

［投錨力］
各実施例又は各比較例で得られた各接着シートを被着体としての銅箔に貼り合わせ、ＪＩＳ Ｋ ６８５４−２に準じて投錨力を測定した。具体的には、万能引張試験機を用いて、大気圧下、２５℃での１８０°引き剥がし投錨力（単位：Ｎ／１０ｍｍ）を測定した。また、引き剥がし速度は５０ｍｍ／ｍｉｎとした。 [Throwing power]
Each adhesive sheet obtained in each example or each comparative example was bonded to a copper foil as an adherend, and the anchoring force was measured according to JIS K 6854-2. Specifically, a 180 ° peel-off throwing force (unit: N / 10 mm) at 25 ° C. under atmospheric pressure was measured using a universal tensile tester. The peeling speed was 50 mm / min.

［剥離力の測定］
剥離性の評価は、前記の各接着シートを銅製のリードフレーム（Ｃｕ−Ｌ／Ｆ）のアウターパッド側に貼り合わせた。リードフレームとしては、端子部に一辺１６ｐｉｎタイプのＱＦＮが４個×４個に配列されたものを用いた。また、ラミネート条件としては、温度１２０℃、圧力０．５ＭＰａ、５０ｍｍ／ｍｉｎとした。 [Measurement of peel force]
For evaluation of peelability, the above adhesive sheets were bonded to the outer pad side of a copper lead frame (Cu-L / F). As the lead frame, a terminal frame having 4 × 4 16-pin side QFNs was used. The lamination conditions were a temperature of 120 ° C., a pressure of 0.5 MPa, and 50 mm / min.

次に、各接着シートを１５０℃、１時間の条件下で熱処理をして硬化させた。更に、エポキシ系封止樹脂（日東電工（株）製、ＨＣ−３００）により、モールドマシン（ＴＯＷＡ製、Ｍｏｄｅｌ−Ｙ−ｓｅｒｉｅｓ）を用いてモールドを行った。モールド条件としては、１７５℃、プレヒート４０秒、Ｉｎジェクション時間１１．５秒、キュア時間１２０秒とした。   Next, each adhesive sheet was cured by heat treatment at 150 ° C. for 1 hour. Further, molding was performed with an epoxy-based sealing resin (manufactured by Nitto Denko Corporation, HC-300) using a molding machine (manufactured by TOWA, Model-Y-series). The molding conditions were 175 ° C., preheating 40 seconds, In injection time 11.5 seconds, and curing time 120 seconds.

続いて、温度１８０℃で３時間の加熱を行った後、各接着シートを剥離速度５０ｍｍ／ｍｉｎ、９０度で剥離したときの剥離力を５０ｍｍ幅にて測定した。結果を下記表１に示す。   Subsequently, after heating at a temperature of 180 ° C. for 3 hours, the peeling force when peeling off each adhesive sheet at a peel rate of 50 mm / min and 90 degrees was measured at a width of 50 mm. The results are shown in Table 1 below.

［糊残り性］
前記剥離力の測定で各接着シートを剥離したときの封止樹脂面及びリードフレーム面に対する糊残りの有無を確認した。 [Adhesive residue]
The presence or absence of adhesive residue on the sealing resin surface and the lead frame surface when each adhesive sheet was peeled was measured by measuring the peeling force.

［粘度］
離型処理を施した剥離ライナー上に、各実施例又は各比較例で使用した接着剤溶液をそれぞれ塗布して、１２０℃で３分間乾燥させた。これにより、厚さ１００μｍの接着剤層を形成した。更に、総厚みが２ｍｍになる様に接着剤層を積層し、直径８ｍｍの粘弾性測定用試料を作製した。次に、粘弾性測定装置（レオメトリックス社製、商品名；ＡＲＥＳ）を用いて、周波数１Ｈｚ、歪む５％、昇温速度５℃／分として５０〜１５０℃に於ける粘弾性を測定した。 [viscosity]
The adhesive solution used in each Example or each Comparative Example was applied on the release liner that had been subjected to the mold release treatment, and dried at 120 ° C. for 3 minutes. As a result, an adhesive layer having a thickness of 100 μm was formed. Further, an adhesive layer was laminated so that the total thickness was 2 mm, and a viscoelasticity measurement sample having a diameter of 8 mm was produced. Next, the viscoelasticity in 50-150 degreeC was measured as a frequency 1Hz, 5% of distortion, and a temperature increase rate of 5 degree-C / min using the viscoelasticity measuring apparatus (Rheometrics company make, brand name; ARES).

Figure 0005053687
Figure 0005053687

表１から明らかなように、本発明の実施例１〜３の各接着シートは良好な投錨力、剥離力、糊残り性を示した。これにより、ジアセタール構造を分子内に有するエポキシ樹脂を用いたことにより、剥離性の向上が図れることが確認された。また、接着剤層中にはシリコーン成分が含まれていなかったことから、加熱時等に於いてシロキサン系ガスが発生することがなく、封止体へのシリコーン汚染が無いことが確認された。これに対して、比較例１、２の接着シートでは、それぞれ剥離の際に凝集破壊が起こり、封止樹脂及びリードフレームに対して糊残りが発生した。   As is clear from Table 1, each of the adhesive sheets of Examples 1 to 3 of the present invention exhibited good anchoring force, peeling force, and adhesive residue. Thereby, it was confirmed that the peelability could be improved by using an epoxy resin having a diacetal structure in the molecule. Further, since no silicone component was contained in the adhesive layer, it was confirmed that no siloxane-based gas was generated during heating and the like, and there was no silicone contamination on the sealing body. On the other hand, in the adhesive sheets of Comparative Examples 1 and 2, cohesive failure occurred at the time of peeling, and adhesive residue was generated on the sealing resin and the lead frame.

本発明の実施の一形態に係る半導体装置製造用接着シートを示す断面模式図である。It is a cross-sectional schematic diagram which shows the adhesive sheet for semiconductor device manufacture which concerns on one Embodiment of this invention. 前記半導体装置製造用接着シートを用いた半導体装置の製造方法（Ｉａ）に用いるリードフレームの一例である。It is an example of the lead frame used for the manufacturing method (Ia) of the semiconductor device using the said adhesive sheet for semiconductor device manufacture. 前記半導体装置の製造方法（Ｉａ）を説明するための工程図である。It is process drawing for demonstrating the manufacturing method (Ia) of the said semiconductor device. 前記半導体装置製造用接着シートを用いた半導体装置の製造方法（Ｉｂ）を説明するための工程図である。It is process drawing for demonstrating the manufacturing method (Ib) of the semiconductor device using the said adhesive sheet for semiconductor device manufacture. 前記半導体装置の製造方法（Ｉｂ）に用いるリードフレームの一例である。It is an example of the lead frame used for the manufacturing method (Ib) of the semiconductor device. 前記半導体装置の製造方法（Ｉｂ）に於ける樹脂封止工程の一例を示す断面図である。It is sectional drawing which shows an example of the resin sealing process in the manufacturing method (Ib) of the said semiconductor device. 前記半導体装置製造用接着シートを用いた半導体装置の製造方法（II）により得られる半導体装置の断面図である。It is sectional drawing of the semiconductor device obtained by the manufacturing method (II) of the semiconductor device using the said adhesive sheet for semiconductor device manufacture. 前記半導体装置製造用接着シートを用いた半導体装置の製造方法（III）により得られる半導体装置の断面図である。It is sectional drawing of the semiconductor device obtained by the manufacturing method (III) of the semiconductor device using the said adhesive sheet for semiconductor device manufacture. 前記半導体装置の製造方法（III）を説明するための工程図である。It is process drawing for demonstrating the manufacturing method (III) of the said semiconductor device. 前記半導体装置の製造方法（III）により得られた半導体装置の上面図の概略図である。It is the schematic of the top view of the semiconductor device obtained by the manufacturing method (III) of the said semiconductor device. 前記半導体装置の製造方法（III）における工程（１）の他の一例である。It is another example of the process (1) in the manufacturing method (III) of the semiconductor device. 前記半導体装置の製造方法（III）における工程（１）で、接着シートに導電部を形成した状態の上面図である。It is a top view of the state which formed the electroconductive part in the adhesive sheet at the process (1) in the manufacturing method (III) of the said semiconductor device. 前記半導体装置製造用接着シートを用いた半導体装置の製造方法を説明するための工程図である。It is process drawing for demonstrating the manufacturing method of the semiconductor device using the said adhesive sheet for semiconductor device manufacture. 前記半導体装置の製造方法で得られたスタンドオフを有する半導体装置を示す断面模式図である。It is a cross-sectional schematic diagram which shows the semiconductor device which has the standoff obtained by the manufacturing method of the said semiconductor device.

符号の説明Explanation of symbols

１ 半導体装置製造用接着シート（接着シート）
２ 接着剤層
３ 基材層（基材）
４ リードフレーム
４ａ 開口
４ｂ 端子部
５ 半導体チップ
６ ボンディングワイヤー
７ 下金型
８ 上金型
９ 封止樹脂
９ａ 切断部
１０ キャビティ
１２ 界面
１３ 裏面
１４ リードフレーム
１４ａ 開口
１４ｂ 端子部
１４ｃ ダイパッド
１４ｄ ダイバー
１５ 半導体チップ
１５ａ 電極パッド
１６ 導電性ペースト
１７ ガイドピン用孔
１８ 金型
１８ａ 上金型
１８ｂ 下金型
１８ｃ キャビティ
２０ パッケージパターン領域
２１ 構造物
２１ａ 半導体装置
２４ａ ダイパッド部
２４ｂ 端子部
２６ 接着剤
３４ 導電部
３４ａ 側面
４０ 導電部
４１ 金属層
４２ 面
４４ 表面
４５ 保護層
４７ メッキリード
４８ 導体
７０ 工程フィルム
８０ ブロック
８１ 領域
1 Semiconductor device manufacturing adhesive sheet (adhesive sheet)
2 Adhesive layer 3 Base material layer (base material)
4 Lead frame 4a Opening 4b Terminal part 5 Semiconductor chip 6 Bonding wire 7 Lower mold 8 Upper mold 9 Sealing resin 9a Cutting part 10 Cavity 12 Interface 13 Back surface 14 Lead frame 14a Opening 14b Terminal part 14c Die pad 14d Diver 15 Semiconductor chip 15a Electrode pad 16 Conductive paste 17 Guide pin hole 18 Mold 18a Upper mold 18b Lower mold 18c Cavity 20 Package pattern area 21 Structure 21a Semiconductor device 24a Die pad section 24b Terminal section 26 Adhesive 34 Conductive section 34a Side surface 40 Conductive part 41 Metal layer 42 Surface 44 Surface 45 Protective layer 47 Plating lead 48 Conductor 70 Process film 80 Block 81 Area

Claims (5)

少なくとも半導体素子及び導電部を封止樹脂により封止された半導体装置の製造に使用する半導体装置製造用接着シートであって、
前記半導体装置製造用接着シートは、前記封止樹脂による封止前に前記導電部に貼り付けられ、封止後に剥離されるものであり、
前記半導体装置製造用接着シートは、基材上に少なくとも厚さ１５μｍ以上の接着剤層を有して構成され、
前記接着剤層の硬化後の引張伸度は、引張速度２００ｍｍ／分の条件下で、４〜１５％の範囲内であることを特徴とする半導体装置製造用接着シート。 A semiconductor device manufacturing adhesive sheet used for manufacturing a semiconductor device in which at least a semiconductor element and a conductive portion are sealed with a sealing resin,
The semiconductor device manufacturing adhesive sheet is affixed to the conductive portion before sealing with the sealing resin, and is peeled off after sealing.
The adhesive sheet for manufacturing a semiconductor device is configured to have an adhesive layer having a thickness of at least 15 μm on a substrate,
The adhesive sheet for manufacturing a semiconductor device, wherein the tensile elongation after curing of the adhesive layer is in the range of 4 to 15% under the condition of a tensile speed of 200 mm / min. 前記接着剤層は、ゴム成分及び下記一般式（１）で表されるジアセタール構造を分子内に有するエポキシ樹脂成分を含み構成されることを特徴とする請求項１に記載の半導体装置製造用接着シート。
Figure 0005053687
 2. The semiconductor device manufacturing adhesive according to claim 1, wherein the adhesive layer includes a rubber component and an epoxy resin component having a diacetal structure represented by the following general formula (1) in a molecule. Sheet.
Figure 0005053687
 前記エポキシ樹脂成分は、エポキシ当量１０００ｇ／ｅｑ以下であることを特徴とする請求項２に記載の半導体装置製造用接着シート。 The adhesive sheet for manufacturing a semiconductor device according to claim 2, wherein the epoxy resin component has an epoxy equivalent of 1000 g / eq or less. 前記基材の２００℃に於ける引張貯蔵弾性率が１ＧＰａ以上であり、硬化前１２０℃に於ける粘度が１×１０３Ｐａ・Ｓ以上、硬化後２００℃に於ける引張貯蔵弾性率が５０ＭＰａ以下であることを特徴とする請求項１〜３の何れか１項に記載の半導体装置製造用接着シート。 The substrate has a tensile storage modulus at 200 ° C. of 1 GPa or more, a viscosity at 120 ° C. before curing of 1 × 10 3 Pa · S or more, and a tensile storage modulus at 200 ° C. of 50 MPa after curing. The adhesive sheet for manufacturing a semiconductor device according to any one of claims 1 to 3, wherein the adhesive sheet is for manufacturing a semiconductor device. 前記接着剤層は、シリコーン成分を含まないことを特徴とする請求項１〜４の何れか１項に記載の半導体装置製造用接着シート。 The adhesive sheet for manufacturing a semiconductor device according to claim 1, wherein the adhesive layer does not contain a silicone component.
JP2007100636A 2007-04-06 2007-04-06 Adhesive sheet for semiconductor device manufacturing Expired - Fee Related JP5053687B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007100636A JP5053687B2 (en) 2007-04-06 2007-04-06 Adhesive sheet for semiconductor device manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007100636A JP5053687B2 (en) 2007-04-06 2007-04-06 Adhesive sheet for semiconductor device manufacturing

Publications (2)

Publication Number Publication Date
JP2008258492A JP2008258492A (en) 2008-10-23
JP5053687B2 true JP5053687B2 (en) 2012-10-17

Family

ID=39981747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007100636A Expired - Fee Related JP5053687B2 (en) 2007-04-06 2007-04-06 Adhesive sheet for semiconductor device manufacturing

Country Status (1)

Country Link
JP (1) JP5053687B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5034913B2 (en) * 2007-12-07 2012-09-26 住友金属鉱山株式会社 Semiconductor device manufacturing substrate and manufacturing method thereof
JP6321910B2 (en) * 2013-03-26 2018-05-09 日東電工株式会社 Sealing sheet, method for manufacturing semiconductor device, and substrate with sealing sheet
JP7070559B2 (en) * 2017-04-28 2022-05-18 昭和電工マテリアルズ株式会社 Encapsulating film and encapsulation structure, and methods for manufacturing these
US20230174828A1 (en) * 2020-04-06 2023-06-08 Showa Denko Materials Co., Ltd. Temporary protective film for semiconductor encapsulation molding, lead frame provided with temporary protective film, encapsulation molded body, and method for manufacturing semiconductor package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4397653B2 (en) * 2003-08-26 2010-01-13 日東電工株式会社 Adhesive sheet for semiconductor device manufacturing
JP4125668B2 (en) * 2003-12-19 2008-07-30 日東電工株式会社 Manufacturing method of semiconductor device
JP2004339520A (en) * 2004-05-31 2004-12-02 Sony Chem Corp Thermosetting adhesive material
JP2006257137A (en) * 2005-03-15 2006-09-28 Dainippon Ink & Chem Inc Epoxy resin composition and cured product thereof
JP2006319087A (en) * 2005-05-12 2006-11-24 Mitsui Chemicals Inc Manufacturing method of box-shaped resin molding

Also Published As

Publication number Publication date
JP2008258492A (en) 2008-10-23

Similar Documents

Publication Publication Date Title
JP4397653B2 (en) Adhesive sheet for semiconductor device manufacturing
JP5137937B2 (en) Heat-resistant pressure-sensitive adhesive sheet for manufacturing a semiconductor device, pressure-sensitive adhesive used for the sheet, and method for manufacturing a semiconductor device using the sheet
JP2005340746A (en) Semiconductor sealing expoxy resin composition, semiconductor device using the same and manufacturing method of semiconductor device
JP2007053240A (en) Sheet shared by dicing and die bonding, and manufacturing method of semiconductor device using the same
JP4125668B2 (en) Manufacturing method of semiconductor device
JP5053687B2 (en) Adhesive sheet for semiconductor device manufacturing
JP2011089048A (en) Multilayer adhesive sheet and method for manufacturing the same
JP2006318999A (en) Adhesive film for manufacturing semiconductor device
JP2008244095A (en) Adhesive film for manufacturing semiconductor device
JP2007129016A (en) Adhesive sheet for manufacturing semiconductor device
JP6409390B2 (en) Wiring board, semiconductor package, electronic device, manufacturing method of wiring board, and manufacturing method of semiconductor package
JP2004075853A (en) Adhesive sheet for producing semiconductor device and method for producing semiconductor device
KR101991378B1 (en) Resin sheet
JP4494912B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6960459B2 (en) Manufacturing method of semiconductor devices
JP2013016763A (en) Semiconductor element mounting member and semiconductor device
WO2024064046A1 (en) Method for producing a die attach adhesive film sheet
JP2019131746A (en) Adhesive tape
TWI758451B (en) Manufacturing method and laminated sheet of semiconductor device
JP2005142208A (en) Adhesive sheet for manufacturing semiconductor device
JP4140963B2 (en) Manufacturing method of semiconductor device, adhesive tape used in the method, and semiconductor device manufactured by the method
JP2005150630A (en) Adhesive film for manufacturing semiconductor device
JP2021161274A (en) Adhesive tape
JP6413437B2 (en) Wiring board manufacturing method and semiconductor package manufacturing method
JP2014116458A (en) Member for mounting semiconductor element and semiconductor device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091116

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120726

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees